JP4227274B2 - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- JP4227274B2 JP4227274B2 JP2000054138A JP2000054138A JP4227274B2 JP 4227274 B2 JP4227274 B2 JP 4227274B2 JP 2000054138 A JP2000054138 A JP 2000054138A JP 2000054138 A JP2000054138 A JP 2000054138A JP 4227274 B2 JP4227274 B2 JP 4227274B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- output
- pixels
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 20
- 238000012937 correction Methods 0.000 claims description 4
- 230000002596 correlated effect Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 23
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複数の画素から出力される信号の各々を増幅する複数の増幅器を備えた固体撮像装置に関するものである。
【0002】
【従来の技術】
近年、ディジタルスチルカメラ、ディジタルビデオカメラ等の画像入力機器において、撮影画像の高画質化のためセンサの多画素化が進んでおり、そのため、画素サイズの縮小化や、読み出し時間の高速化などが求められている。これらの要求に対してこれまでには画素信号を複数個の読み出しチャンネルに分割して読み出す方式が開発されてきた。この従来方式について図13、図14を用いて概説する。
【0003】
図13は、従来の固体撮像装置の内部構成図である。図13に示す固体撮像装置は、2次元に配列され遮光膜等によって遮光されたOB(optical black)画素と遮光膜のない有効画素とを有する複数の画素101と、垂直走査回路102からの制御信号に基づいて選択された複数の画素101の各々から画素信号等を読み出す読み出しチャンネル3071,3072と、読み出しチャンネル3071,3072によって読み出された後にバッファ回路119によってタイミングが調整された画素信号等を出力する出力端子120とを備えている。
【0004】
また、読み出しチャンネル3071,3072は、複数の画素101の各々から読み出した画素信号等を記憶するラインメモリ回路104,109と、入力端子122,123から入力した水平シフトパルスに応じて記憶している画素信号等を転送する水平走査回路105,110とを具備する読み出し回路106,111と、読み出された信号を増幅する増幅器107,112と、増幅された信号を所定の電位にクランプするクランプ手段124,125とを備えている。
【0005】
つぎに、図13に示す固体撮像装置の動作について説明する。まず、複数の画素101の各々に光が入射されると、複数の画素101の各々は、入射光の光量に基づいたレベルの画素信号を生成する。つぎに、垂直走査回路102により選択された行の奇数列の画素101から読み出された画素信号が、ラインメモリ回路104に格納され、つづいて、その行の偶数列の画素101から読み出された画素信号がラインメモリ回路109に格納される。
【0006】
つづいて、水平走査回路105は、チップ外部もしくは内部からの水平シフトパルスを、入力端子122から入力する。そして、入力した水平シフトパルスに基づいて、ラインメモリ回路104に読み出された画素信号を順次選択して、増幅器107へ出力する。増幅器107では、入力された画素信号を増幅して、出力端子108より図示しない処理回路へ出力する。
【0007】
一方、水平走査回路110においても同様に、入力端子123から入力した水平シフトパルスに基づいて、ラインメモリ回路109に読み出された画素信号を順次選択して、増幅器112へ出力する。増幅器112では、入力された画素信号を増幅して、出力端子113より図示しない処理回路へ出力する。
【0008】
また、複数の画素101のうち、OB(optical black)画素から出力されるダークレベル信号を、クランプ手段124,125を用いて所望の電位にクランプする。さらに、出力端子108、出力端子113の各々に、並列に接続されたスイッチ116、スイッチ117のオン/オフを交互に切り替えることによって、奇数列の画素と偶数列の画素とからの各画素信号を、出力バッファ回路119を介して出力端子120から出力する。
【0009】
このとき、クランプ手段124、クランプ手段125によってクランプされる電位が同一であるとすれば、出力端子120からはオフセットが除去された出力信号を得ることができる。
【0010】
図14は、図13の入力端子122及び入力端子123に入力する各水平シフトパルス1,2、出力端子108及び出力端子113に出力されるダークレベル信号及び画素信号、スイッチ116及びスイッチ117のオン/オフの状態、出力端子120に出力されるダークレベル信号及び画素信号並びにクランプ動作を行うクランプパルスを示す図である。図14には、入力端子122、入力端子123に、たとえば6クロック分づつのパルス波を入力した様子を示している。
【0011】
なお、図14において、出力端子120から出力される信号のうち、1列目〜12列目の任意の行の画素から読み出される画素信号又はダークレベル信号に(1)〜(12)の番号を付している。また、出力端子108、出力端子113の画素信号には、出力端子120に対応する番号を付している。なお、 (1)〜(6)はOB画素から得られるダークレベル信号を示し、(7)〜(12)までは有効画素から得られる画像信号を示している。
【0012】
図14によれば、水平シフトパルス1に同期したダークレベル信号 (1),(3),(5)及び画素信号(7),(9),(11)が出力端子108に順次出力され、水平シフトパルス2に同期した ダークレベル信号(2),(4),(6)及び画素信号(8),(10),(12)が出力端子113に順次出力されている。出力端子108、出力端子113よりダークレベル信号(1),(2)が出力される時点においてクランプ手段124,125を動作させることによってダークレベル信号を所望の電位にクランプする。
【0013】
つづいて、スイッチ116及びスイッチ117のオン/オフを交互に切り替えることによって、ダークレベル信号(1)〜(6)及び画素信号(7)〜(12)が順に出力端子120に出力される。このように、出力端子120のクロックレートに対して出力端子108、出力端子113は1/2のクロックレートでよいため、読み出し時間の高速化が比較的容易になる。
【0014】
【発明が解決しようとする課題】
しかし、従来の技術は、各増幅器ごとにゲイン設定がなされていない。そのため、各増幅器ごとにオフセット誤差が存在し、出力端子から出力される画素信号は、たとえば図14に示すように、読み出しチャンネルによって異なるレベルであった。そのため、この画素信号に基づいて得られる撮影画像は、画質が劣化する場合があった。
【0015】
そこで、オフセット誤差のない最適なゲインで増幅された信号を得ることができる固体撮像装置を提供することを課題とする。
【0016】
【課題を解決するための手段】
上記課題を解決するために、本発明の固体撮像装置は、行列状に配列された複数の画素と、前記複数の画素の列毎に設けられた、前記画素からの信号を読み出す複数の読み出しチャンネルと、を備え、前記複数の読み出しチャンネルの各々は、前記画素から読み出した信号を受けてノイズを低減する相関二重サンプリング回路と、ノイズが低減された信号を増幅するゲインが可変な増幅器と、前記増幅器を介して出力された信号にオフセット補正処理を施すオフセット除去手段と、を有することを特徴とする。
【0017】
【発明の実施の形態】
以下、本発明の具体的な実施形態について、図面を参照しながら説明する。
【0018】
(第1の実施形態)
図1は、本発明の第1の実施形態の固体撮像装置の画素及びその周辺の概略構成図である。図1に示す固体撮像装置は、2次元に配列され遮光膜等によって遮光されたOB(optical black)画素と遮光膜のない有効画素とを有する複数の画素101と、入力端子303から入力する垂直パルスに基づいて複数の画素101の各々から画素信号等を読み出される画素を選択する垂直走査回路102とを備えている。
【0019】
また、図1に示す固体撮像装置は、垂直走査回路102からの制御信号に基づいて選択された複数の画素101の各々から画素信号等を読み出す読み出しチャンネル3071〜3075と、読み出しチャンネル3071〜3075によって読み出されバッファ回路119によってタイミングが調整された画素信号等を出力する出力端子120と、画素信号等を読み出す読み出しチャンネル3071〜3075を選択するスイッチ3081〜3085とを備えている。
【0020】
さらに、読み出しチャンネル3071〜3075は、複数の画素101の各々から読み出した画素信号等を記憶する図示しないラインメモリ回路及び記憶した画素信号等を転送する相関二重サンプリング(CDS)回路等を有する読み出し回路3041〜3045と、転送された信号を増幅するゲインを可変して調整できる可変ゲイン増幅器3051〜3055と、増幅された信号を所定の電位にクランプするクランプ手段3061〜3065とを備えている。
【0021】
つぎに、図1に示す固体撮像装置の動作について説明する。まず、複数の画素101の各々に光が入射されると、複数の画素101の各々は、入射光の光量に基づいたレベルの画素信号を生成する。画像信号は、垂直走査回路102によって選択された任意の行の各画素に接続されている読み出しチャンネル3071〜3075にそれぞれ読み出される。垂直走査回路102は、チップ外部もしくは内部より入力端子303を介して入力される垂直シフトパルスに応じて、上記行を選択する。
【0022】
また、2次元に配列された画素101のうち、OB画素から得られるダークレベル信号は、読み出し回路3041〜3045のそれぞれによって読み出された後に、出力端子120から出力される画像信号のレベルが同様となるようにゲイン調整されている可変ゲイン増幅器3051〜3055へ出力される。可変ゲイン増幅器3051〜3055では、入力した画像信号を増幅し、クランプ手段3061〜3065へ出力する。
【0023】
クランプ手段3061〜3065では、増幅された画素信号等にオフセット補正を施して、その後、スイッチ3081〜3085及び出力バッファ回路119を介して、出力端子120から出力される。
【0024】
図2は、本実施形態に係る可変ゲイン増幅器3051及びクランプ手段3061の内部構成図である。本実施形態では、バッファ回路97の出力及び抵抗98に基づいて、可変ゲイン増幅器3051のゲインを可変している。なお、本実施形態に係る可変ゲイン増幅器3052〜3055及びクランプ手段3062〜3065も、図2と同様の構成としている。
【0025】
図2において、可変ゲイン増幅器3051は、電源90に接続される正極端子と、読み出し回路3041に抵抗91を介して接続される負極端子と、抵抗92を介して負極端子に接続される出力端子とを有するアンプ93を備えている。
【0026】
また、クランプ手段3061は、入力されたダークレベル信号を、可変ゲイン増幅器3051側へフィードバックすることによってオフセット量が調整される電圧帰還形クランプ手段であり、基準電圧源504に接続される負極端子と、可変ゲイン増幅器3051の出力端子と接続される正極端子と、スイッチ95に接続される出力端子とを有するトランスコンダクタンス増幅器94を備えている。さらに、クランプ手段3061は、たとえばグランドに接続されている容量96と、抵抗98を介してアンプ93に接続されるバッファ回路97とを備えている。
【0027】
図2に示す可変ゲイン増幅器3051では、読み出し回路3041から出力されるダークレベル信号と、クランプ手段3061からフィードバックされる信号とを入力してこれらを加算した信号を増幅するようにしている。
【0028】
また、クランプ手段3061では、ダークレベル信号を出力する前に、スイッチ95をONして、負帰還ループを形成する。この状態で、トランスコンダクタンス増幅器94に、可変ゲイン増幅器3051からの増幅信号と基準電圧源504の基準電圧とを入力する。トランスコンダクタンス増幅器94は、これらの電位差を電流値に変換して出力する。そして、容量96に生じる電圧を、バッファ回路97を介して可変ゲイン増幅器3051にフィードバックしている。
【0029】
その後、可変ゲイン増幅器3051の出力信号が、基準電圧源504の基準電圧のレベルと一致すると、負帰還ループが安定する。負帰還ループが安定したときに、スイッチ95をOFFする。スイッチ95をOFFしたときに、クランプ手段3061の各々の出力側のインピーダンスを十分高く設定することにより、クランプ動作によってオフセット量が容量96に電荷として保持され、以降オフセットが除去された画素信号が出力端子120から出力される。
【0030】
なお、クランプ手段3061〜3065の構成は、図2に示したものに限定されず、たとえば図3,図4に示すような構成であってもよい。ちなみに、図3,図4に示すようにクランプ手段3061〜3065を構成した場合には、可変ゲイン増幅器3051〜3055からのダークレベル信号を入力した後に、各スイッチ805をONすることによって、各カップリング容量806にダークレベル信号のレベルと基準電圧源504の基準電位のレベルとによって発生する電荷が保持される。その後、所定時間の経過後にスイッチ805をOFFすればよい。
【0031】
また、本実施形態では、図3,図4に示すように、クランプ手段3061〜3065を基準電圧源504に共通に接続して、基準電圧源504に基づいて画素信号のダークレベルをクランプしている。さらに、出力端子120に接続される図示しない処理回路に印加する基準電圧を基準電圧源504と共通にしてもよい。
【0032】
図5は、図1の入力端子303に入力する垂直シフトパルス、スイッチ3081〜3085のオン/オフの状態、出力端子120に出力されるダークレベル信号及び画素信号並びに読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。垂直シフトパルスの立ち上がり及び立ち下がりエッジにおいて、垂直走査回路102によって選択される行が切り替わり、行が選択された後にスイッチ3081〜3085を順番に選択して一括した画素信号を出力端子120から出力している。
【0033】
なお、図5において、出力端子120から出力される信号のうち、(1)〜(5)の番号を付しているものは、それぞれ読み出しチャンネル3071〜3075に対応したOB画素から読み出されたダークレベル信号であり、出力端子120から出力される信号のうち、(6)〜(10)の番号を付しているものは、それぞれ読み出しチャンネル3071〜3075に対応した画素から読み出された画素信号である。また、クランプパルスがハイレベルのときに、各クランプ手段3061〜3065がクランプ動作をしている状態を示している。
【0034】
ダークレベル信号が出力端子120に出力されている間、クランプ手段3061〜3065を動作させることで、ダークレベル信号をクランプしている。そのため、画素信号(6)〜(10)は、すでにクランプ動作によってオフセット補正された状態で出力される。
【0035】
なお、複数の画素101の各行にOB画素を配置すれば、図6に示すように、クランプパルス1〜5をハイレベルにしている期間を長くすることができる。これにより、各読み出しチャンネル3071〜3075において、複数のOB画素から出力されるダークレベル信号の平均値を所望の電位にクランプするようにすることができる。
【0036】
こうすると、たとえば各画素101でバラついた暗電流が発生したり、各読み出しチャンネル3071〜3075で異なる大きさのノイズ等が発生することにより、垂直シフトパルスのハイレベル/ローレベルの切り替えの度に出力端子120から出力されるダークレベル信号のレベルにバラつきが生じても、そのばらつきが平均化され信頼性が高いダークレベル信号を得ることができる。
【0037】
このように、本実施形態では、可変ゲイン増幅器3051〜3055のゲインを調整しているため、出力端子120から出力する画素信号のレベルを同様にすることができる。そのため、たとえば各画素101にR,B,Gなどのカラーフィルタが設けた場合には、被写体からの光の波長により各カラーフィルタを透過する光量が相違することが知られているが、係る場合であっても、画素101からのダークレベル信号に応じてゲインが可変されるため、出力端子120から出力する出力信号のレベルを同様にすることができる。
【0038】
(第2の実施形態)
図7は、本発明の第2の実施形態に係る可変ゲイン増幅器3051及びクランプ手段3061の内部構成図である。なお、本実施形態に係る可変ゲイン増幅器3052〜3055及びクランプ手段3062〜3065も、図7と同様の構成としている。また、本実施形態の固体撮像装置の他の部分は、図1と同様の構成としている。ちなみに、クランプ手段3061は、図2に示したものと同様である。
【0039】
図7に示す可変ゲイン増幅器3051は、各画素101から出力される画素信号と、各画素101から出力されるノイズ信号とを差分できるように構成しており、電圧−電流変換回路と電流−電圧変換回路とを備えている。
【0040】
電圧−電流変換回路は、各画素101から出力される画素信号を入力する入力端子11を有し入力電圧VDD1に接続されるバッファ回路21と、各画素101から出力されるノイズ信号を入力する入力端子12を有し入力電圧VDD2に接続されるバッファ回路22とを有する差動入力構成を備えている。バッファ回路21とバッファ回路22とは、抵抗R41を介して接続されており、入力電圧VDD1,VDD2の差電圧を抵抗R41によって電流に変換している。
【0041】
また、電流−電圧変換回路は、アンプ23及び抵抗R42を備えており、電圧−電流変換回路側から、カレントミラー回路CM41,CM42,CM43によって伝達された電流を、再び電圧に変換している。
【0042】
本実施形態によると、各画素101から種々の大きさのノイズ信号が読み出されても、光信号からノイズ信号分を除去することができるため、ノイズ信号による影響が少ない画像信号を得ることができる。
【0043】
(第3の実施形態)
図8は、本発明の第3の実施形態に係る可変ゲイン増幅器3051及びクランプ手段3061の内部構成図である。なお、本実施形態に係る可変ゲイン増幅器3052〜3055及びクランプ手段3062〜3065も、図8と同様の構成としている。また、本実施形態の固体撮像装置の他の部分は、図1と同様の構成としている。ちなみに、クランプ手段3061は、図2に示したものと同様である。
【0044】
図8に示す可変ゲイン増幅器3051は、各画素101から出力される画素信号を抵抗91を介して入力する正極端子と、各画素101から出力されるノイズ信号を抵抗99を介して入力する負極端子と、抵抗92を介して負極端子に接続される出力端子とを有するアンプ93を備えている。
【0045】
アンプ93は、正極端子から入力する画素101の画素信号と負極端子から入力する画素101のノイズ信号との電位差を、調整されているゲインに応じて増幅した後に、出力端子から出力している。このため、第2の実施形態と同様に、光信号からノイズ信号分を除去することができるため、ノイズ信号による影響が少ない画像信号を得ることができる。
【0046】
(第4の実施形態)
図9は、本発明の第4の実施形態に係るサンプルホールド回路807及びクランプ手段3062〜3065の構成図である。本実施形態では、読み出しチャンネル3071のクランプ手段3061に変えて設けたサンプルホールド回路807によってサンプリングされた信号を、クランプ手段3062〜3065の基準電圧としている。なお、本実施形態の固体撮像装置の他の部分は、図1と同様としている。
【0047】
図9に示すサンプルホールド回路807は、ダークレベル信号が出力される前に、ダークレベル信号をサンプリングし、サンプリングされたダークレベル信号をクランプ手段3062〜3065に基準電圧として供給している。また、サンプルホールド回路807及びクランプ手段3062〜3065のクランプ時の電位を同一としているため、読み出しチャンネル3072〜3075は読み出しチャンネル3071のダークレベル信号に一致するように動作する。
【0048】
(第5の実施形態)
図10は、本発明の第5の実施形態の固体撮像装置の構成図である。本実施形態では、2つの読み出しチャンネル3071,3072を備えており、たとえば画素101の奇数列からの画素信号を読み出しチャンネル3071によって読み出し、画素101の偶数列からの画素信号を読み出しチャンネル3072によって読み出すようにしている。
【0049】
そのため、各読み出しチャンネル3071,3072内の読み出し回路3041,3042は、ラインメモリ回路104,109と、水平走査回路105,110とを備えている。なお、図10において、図1と同様の部分には、同一の符号を付している。
【0050】
また、本実施形態では、可変ゲイン増幅器3051,3052及びクランプ手段3061,3062を、第1〜第3の実施形態で説明したものを種々組み合わせて用いるようにしているがこれに限定されるものではなく、たとえば第4の実施形態で説明したように、クランプ手段3061にサンプルホールド回路807を用いれば、クランプ精度を高めることができる。
【0051】
図11は、図10の入力端子122及び入力端子123に入力する各水平シフトパルス1,2、出力端子108及び出力端子113に出力されるダークレベル信号及び画素信号、スイッチ116及びスイッチ117のオン/オフの状態、出力端子120に出力されるダークレベル信号及び画素信号並びにクランプ動作を行うクランプパルスを示す図である。図11には、入力端子122、入力端子123に、たとえば6クロック分づつのパルス波を入力した様子を示している。
【0052】
なお、図11において、出力端子120から出力される信号のうち、1列目〜12列目の任意の行の画素から読み出される画素信号又はダークレベル信号に(1)〜(12)の番号を付している。また、出力端子108、出力端子113の画素信号には、出力端子120に対応する番号を付している。なお、 (1)〜(6)はOB画素から得られるダークレベル信号を示し、(7)〜(12)までは有効画素から得られる画像信号を示している。
【0053】
図11によれば、水平シフトパルス1に同期したダークレベル信号 (1),(3),(5)及び画素信号(7),(9),(11)が出力端子108に順次出力され、水平シフトパルス2に同期した ダークレベル信号(2),(4),(6)及び画素信号(8),(10),(12)が出力端子113に順次出力されている。出力端子108、出力端子113よりダークレベル信号(1),(2)が出力される時点においてクランプ手段3061,3062を動作させることによってダークレベル信号を所望の電位にクランプする。
【0054】
つづいて、スイッチ116及びスイッチ117のオン/オフを交互に切り替えることによって、ダークレベル信号(1)〜(6)及び画素信号(7)〜(12)が順に出力端子120に出力される。このように、出力端子120のクロックレートに対して出力端子108、出力端子113は1/2のクロックレートでよいため、読み出し時間の高速化が比較的容易になる。
【0055】
本実施形態では、2つの読み出しチャンネル3071,3072を設けているため、ラインメモリ回路104,109を2画素分のピッチで配置すればよく、画素サイズの縮小化を行う場合に画素101とラインメモリ回路104,109との間の配線が容易になる。
【0056】
なお、図12に示すように、クランプパルスのハイレベルの期間を長くすることによって、各読み出しチャンネル3071〜3075において、複数のOB画素から出力されるダークレベル信号の平均値を所望の電位にクランプするようにすることができる。そのため、図6で説明したように、信頼性が高いダークレベル信号を得ることができる。
【0057】
【発明の効果】
以上説明したように、本発明によれば、オフセット誤差のない最適なゲインで増幅された信号を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の固体撮像装置の画素及びその周辺の概略構成図である。
【図2】図1の可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図3】図1の可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図4】図1の可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図5】図1の垂直シフトパルスの入力端子、各スイッチ、出力端子の7ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【図6】図1の垂直シフトパルスの入力端子、各スイッチ、出力端子の7ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【図7】本発明の第2の実施形態に係る可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図8】本発明の第3の実施形態に係る可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図9】本発明の第4の実施形態に係るサンプルホールド回路及びクランプ手段の構成図である。
【図10】本発明の第5の実施形態の固体撮像装置の構成図である。
【図11】図10の水平シフトパルスの入力端子、各スイッチ、出力端子の7ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【図12】図10の水平シフトパルスの入力端子、各スイッチ、出力端子の7ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【図13】従来の固体撮像装置の内部構成図である。
【図14】図13の水平シフトパルスの入力端子、各スイッチ、出力端子の7ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【符号の説明】
101 画素
108,113,120 出力端子
116,117,3081〜3085 スイッチ
119 バッファ回路
122,123 入力端子
3041〜3045 読み出し回路
3051〜3055 可変ゲイン増幅器
3061〜3065 クランプ手段
3071〜3075 読み出しチャンネル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device including a plurality of amplifiers that amplify signals output from a plurality of pixels.
[0002]
[Prior art]
In recent years, in image input devices such as a digital still camera and a digital video camera, the number of pixels of a sensor has been increased in order to improve the quality of a photographed image. Therefore, the pixel size has been reduced and the readout time has been increased. It has been demanded. In response to these requirements, a method of reading out a pixel signal divided into a plurality of readout channels has been developed so far. This conventional method will be outlined with reference to FIGS.
[0003]
FIG. 13 is an internal configuration diagram of a conventional solid-state imaging device. The solid-state imaging device shown in FIG. 13 includes a plurality of
[0004]
The
[0005]
Next, the operation of the solid-state imaging device shown in FIG. 13 will be described. First, when light is incident on each of the plurality of
[0006]
Subsequently, the
[0007]
On the other hand, in the
[0008]
In addition, among the plurality of
[0009]
At this time, if the potential clamped by the clamping unit 124 and the clamping unit 125 is the same, an output signal from which the offset is removed can be obtained from the
[0010]
14 shows the
[0011]
In FIG. 14, among the signals output from the
[0012]
According to FIG. 14, dark level signals (1), (3), (5) and pixel signals (7), (9), (11) synchronized with the
[0013]
Subsequently, the dark level signals (1) to (6) and the pixel signals (7) to (12) are sequentially output to the
[0014]
[Problems to be solved by the invention]
However, the conventional technique does not set the gain for each amplifier. Therefore, there is an offset error for each amplifier, and the pixel signal output from the output terminal has a level that differs depending on the readout channel, as shown in FIG. 14, for example. For this reason, the captured image obtained based on this pixel signal may deteriorate in image quality.
[0015]
It is an object of the present invention to provide a solid-state imaging device capable of obtaining a signal amplified with an optimum gain without an offset error.
[0016]
[Means for Solving the Problems]
In order to solve the above problems, the solid-state imaging device of the present invention is A plurality of pixels arranged in a matrix, and a plurality of readout channels that are provided for each column of the plurality of pixels and that read signals from the pixels, and each of the plurality of readout channels includes the pixels A correlated double sampling circuit that receives the signal read from the signal to reduce noise, an amplifier with variable gain that amplifies the signal with reduced noise, and an offset that performs offset correction processing on the signal output through the amplifier Removing means It is characterized by that.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
[0018]
(First embodiment)
FIG. 1 is a schematic configuration diagram of a pixel and its periphery of the solid-state imaging device according to the first embodiment of the present invention. The solid-state imaging device shown in FIG. 1 includes a plurality of
[0019]
In addition, the solid-state imaging device illustrated in FIG. 1 includes
[0020]
Further, the
[0021]
Next, the operation of the solid-state imaging device shown in FIG. 1 will be described. First, when light is incident on each of the plurality of
[0022]
Further, among the
[0023]
The
[0024]
FIG. 2 is an internal configuration diagram of the
[0025]
In FIG. 2, a
[0026]
The
[0027]
In the
[0028]
In the
[0029]
Thereafter, when the output signal of the
[0030]
The configuration of the clamping means 3061 to 3065 is not limited to that shown in FIG. 2, and for example, the configuration shown in FIGS. Incidentally, when the clamp means 3061 to 3065 are configured as shown in FIGS. 3 and 4, the dark level signals from the
[0031]
In this embodiment, as shown in FIGS. 3 and 4, the clamp means 3061 to 3065 are commonly connected to the
[0032]
5 performs the vertical shift pulse input to the
[0033]
In FIG. 5, among the signals output from the
[0034]
While the dark level signal is output to the
[0035]
If an OB pixel is arranged in each row of the plurality of
[0036]
In this way, for example, a dark current that varies in each
[0037]
Thus, in this embodiment, since the gains of the
[0038]
(Second Embodiment)
FIG. 7 is an internal configuration diagram of the
[0039]
The
[0040]
The voltage-current conversion circuit has an
[0041]
The current-voltage conversion circuit includes an
[0042]
According to this embodiment, even if noise signals of various sizes are read from each
[0043]
(Third embodiment)
FIG. 8 is an internal configuration diagram of the
[0044]
A
[0045]
The
[0046]
(Fourth embodiment)
FIG. 9 is a configuration diagram of the
[0047]
The
[0048]
(Fifth embodiment)
FIG. 10 is a configuration diagram of a solid-state imaging device according to the fifth embodiment of the present invention. In this embodiment, two
[0049]
Therefore, the
[0050]
In this embodiment, the
[0051]
11 shows the
[0052]
In FIG. 11, among the signals output from the
[0053]
According to FIG. 11, dark level signals (1), (3), (5) and pixel signals (7), (9), (11) synchronized with the
[0054]
Subsequently, the dark level signals (1) to (6) and the pixel signals (7) to (12) are sequentially output to the
[0055]
In this embodiment, since the two
[0056]
As shown in FIG. 12, the average value of dark level signals output from a plurality of OB pixels is clamped to a desired potential in each
[0057]
【The invention's effect】
As described above, according to the present invention, it is possible to obtain a signal amplified with an optimum gain without an offset error.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a pixel and its periphery of a solid-state imaging device according to a first embodiment of the present invention.
FIG. 2 is an internal configuration diagram of the variable gain amplifier and clamp means of FIG. 1;
3 is an internal configuration diagram of the variable gain amplifier and clamp means of FIG. 1. FIG.
4 is an internal configuration diagram of the variable gain amplifier and clamp means of FIG. 1; FIG.
5 is a diagram illustrating a clamp pulse for performing a clamp operation for each readout channel and waveforms of 7 nodes of the input terminal, each switch, and the output terminal of the vertical shift pulse of FIG. 1;
FIG. 6 is a diagram illustrating a clamp pulse for performing a clamp operation for each read channel and waveforms of seven nodes of the input terminal, each switch, and the output terminal of the vertical shift pulse of FIG. 1;
FIG. 7 is an internal configuration diagram of a variable gain amplifier and clamping means according to a second embodiment of the present invention.
FIG. 8 is an internal configuration diagram of a variable gain amplifier and clamping means according to a third embodiment of the present invention.
FIG. 9 is a configuration diagram of a sample and hold circuit and clamp means according to a fourth embodiment of the present invention.
FIG. 10 is a configuration diagram of a solid-state imaging apparatus according to a fifth embodiment of the present invention.
11 is a diagram illustrating a waveform of 7 nodes of the input terminal, each switch, and an output terminal of the horizontal shift pulse in FIG. 10 and a clamp pulse for performing a clamp operation for each readout channel.
12 is a diagram illustrating a waveform of 7 nodes of the input terminal, each switch, and the output terminal of the horizontal shift pulse of FIG. 10 and a clamp pulse for performing a clamp operation for each readout channel.
FIG. 13 is an internal configuration diagram of a conventional solid-state imaging device.
14 is a diagram illustrating a waveform of 7 nodes of the input terminal, each switch, and output terminal of the horizontal shift pulse in FIG. 13 and a clamp pulse for performing a clamp operation for each readout channel.
[Explanation of symbols]
101 pixels
108, 113, 120 Output terminal
116, 117, 3081-3085 switch
119 Buffer circuit
122,123 input terminals
3041 to 3045 Read circuit
3051-3055 Variable Gain Amplifier
3061-3065 Clamping means
3071-3075 Read channel
Claims (2)
前記画素の列毎に設けられた、前記画素からの信号が読み出される複数の読み出しチャンネルと、を備え、
前記複数の読み出しチャンネルの各々は、
前記画素から読み出された信号を受けてノイズを低減する相関二重サンプリング回路と、 ノイズが低減された信号を増幅する、ゲインが可変な増幅器と、
前記増幅器を介して出力された信号にオフセット補正処理を施すオフセット除去手段と、を有することを特徴とする固体撮像装置。 Pixels arranged in a matrix,
A plurality of readout channels provided for each column of the pixels, from which signals from the pixels are read out,
Each of the plurality of readout channels is
A correlated double sampling circuit that receives a signal read from the pixel and reduces noise, an amplifier that amplifies the signal with reduced noise, and a variable gain;
And a solid-state imaging device , comprising: offset removing means for performing an offset correction process on the signal output through the amplifier .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000054138A JP4227274B2 (en) | 2000-02-29 | 2000-02-29 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000054138A JP4227274B2 (en) | 2000-02-29 | 2000-02-29 | Solid-state imaging device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001245221A JP2001245221A (en) | 2001-09-07 |
JP2001245221A5 JP2001245221A5 (en) | 2005-12-22 |
JP4227274B2 true JP4227274B2 (en) | 2009-02-18 |
Family
ID=18575431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000054138A Expired - Lifetime JP4227274B2 (en) | 2000-02-29 | 2000-02-29 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4227274B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8427558B2 (en) | 2000-02-29 | 2013-04-23 | Canon Kabushiki Kaisha | Image pickup apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3833125B2 (en) | 2002-03-01 | 2006-10-11 | キヤノン株式会社 | Imaging device |
JP6539157B2 (en) * | 2015-09-01 | 2019-07-03 | キヤノン株式会社 | Solid-state imaging device and imaging system |
-
2000
- 2000-02-29 JP JP2000054138A patent/JP4227274B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8427558B2 (en) | 2000-02-29 | 2013-04-23 | Canon Kabushiki Kaisha | Image pickup apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2001245221A (en) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8427558B2 (en) | Image pickup apparatus | |
US9438841B2 (en) | Solid-state imaging apparatus and imaging system | |
JP4609428B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
KR100279959B1 (en) | The motion detection solid- | |
EP2144433B1 (en) | Image sensing apparatus and imaging system | |
US8982252B2 (en) | Image sensing device using a photoelectric converter and a control method therefor | |
US7652702B2 (en) | Solid state imaging device and imaging device | |
US20100214463A1 (en) | Solid state imaging apparatus and method of driving the same | |
JP4315032B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
JP3890207B2 (en) | Imaging apparatus and imaging system | |
TWI760285B (en) | Pixel cell of image sensor, imaging system and method of reading image signal | |
US10560653B2 (en) | Image sensing apparatus and control method for performing analog-to-digital conversion | |
JP6245856B2 (en) | Photoelectric conversion device, photoelectric conversion system | |
JP2004165913A (en) | Solid-state imaging unit and its signal reading method | |
JP4227274B2 (en) | Solid-state imaging device | |
JP4566013B2 (en) | Imaging device | |
JP3967906B2 (en) | Correlated double sampling circuit and amplification type solid-state imaging device using the same | |
JP4386296B2 (en) | Semiconductor solid-state imaging device | |
EP2254330A1 (en) | Method and system for operating an image data collection device | |
JP2023111020A (en) | Control method of image pick-up device, the image pick-up device, and program | |
JPH0630262A (en) | Image signal processing circuit | |
JPS63122357A (en) | Color original reader | |
JPH04144363A (en) | Multi-chip type opto-electric transducer | |
JPH05110844A (en) | Picture reader |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4227274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |