JP4216605B2 - ギルバート型ミキサのための偶数次非線形性補正フィードバック - Google Patents
ギルバート型ミキサのための偶数次非線形性補正フィードバック Download PDFInfo
- Publication number
- JP4216605B2 JP4216605B2 JP2002574289A JP2002574289A JP4216605B2 JP 4216605 B2 JP4216605 B2 JP 4216605B2 JP 2002574289 A JP2002574289 A JP 2002574289A JP 2002574289 A JP2002574289 A JP 2002574289A JP 4216605 B2 JP4216605 B2 JP 4216605B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- bias voltage
- transistor
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0047—Offset of DC voltage or frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Description
本発明は、概して無線周波数(RF)ミキサに関し、特に二重平衡ミキサに関する。
アナログ回路の偶数次(even−order)非線形性は、望ましくない偶数次ひずみを生じ、これにより信号依存直流(DC)オフセットを生じる。二重平衡ミキサ機能トランジスタ(ギルバートセルミキサ等)が差動的であるため、偶数次高調波が回路不整合の望ましくない影響として現れる。この回路不整合は、所望されたDC信号をマスクし得る偶数次ひずみおよび顕著な信号依存DCオフセットを生じるコアトランジスタのオンおよびオフサイクルのシフトにおいて見られる。所定の種類のトランジスタ不整合(面積不整合等)は、信号依存DCオフセットを生じる。RF信号からベースバンド信号までの直接変換を実行する二重平衡ミキサは、所望された出力信号を崩壊させる偶数次ひずみによって生成されたDCオフセットの影響を受ける。さらに、DCオフセットは、周波数に依存せず、ブロッキング信号が存在し、所望された信号を効果的にマスクし得るセルラー電話用途(GSMセルラー電話用途)においてさらなる問題を生成する。
広く概念化すれば、本発明は、ミキサコアトランジスタ間の面積不整合を補償するために、二重平衡ミキサ(例えばギルバートセルミキサ)のトランジスタ対のコアトランジスタの内の1つへのバイアス電圧調整である。任意のバイポーラ接合トランジスタ(BJT)間の面積不整合の比は、ミキサコアトランジスタのベース−エミッタ電圧に直接関係付けられる。従って、面積不整合は、ミキサコアにおけるトランジスタの1つのトランジスタバイアス電圧を調整することによって補償される。二重平衡ミキサコアの全ての4つのトランジスタ間で整合させることは、典型的には要求されないが、ミキサコアを構成するトランジスタの2つの対間の整合が所定の環境で必要とされることが示され得る。
図1では、ギルバートセルミキサ100における偶数次非線形補正電圧フィードバックループの図が示される。このギルバートセルミキサ100は、正のRF入力端子104および負のRF入力端子106を有するRF入力102を有する。この正のRF入力端子104は、BJT108のベースに接続される。このBJT108のエミッタは、抵抗器110に接続され、BJT108のコレクタは、抵抗器110に接続され、そしてBJT108のコレクタは、BJT112およびBJT114のコレクタに接続される。抵抗器110は電流源116および別の抵抗器118に接続される。他の抵抗器118は、BJT120のエミッタに接続される。BJT120のベースは、負のRF入力端子106に接続され、BJT120のコレクタは、BJT122およびBJT124のエミッタに接続される。
ΔVbe=Vtln[Δ(A)]
ここで、Vbe=コレクタ電流、A=トランジスタ面積、Vbe=ベースおよびエミッタ間の電圧、Vt=閾値電圧である。従って、BJT面積不整合(コアBJTトランジスタ112、114、122、および124の不整合)は、BJT112、114、122、および124の内の1つの入力においてさらなる電源としてモデル化され得る。
負の出力端子における電圧(第2のバイアス電圧)が検知(306)または測定される。この検知(304、306)は、所定の順序で発生するとして図3に示されるが、実際の実施では、この検知は、好適には同時に発生する。検知は演算増幅器162の利用によって達成され、デルタバイアス電圧を生じる(308)。測定はあまり望ましいアプローチではない。なぜなら、さらなる回路が2つの電圧を測定するために必要とされ、次いで2つの電圧を比較するためである。
Claims (20)
- 信号をミキシングする装置であって、
第1のトランジスタ面積比と、第1の出力分枝に電気的に接続された第1のバイアス電圧とを有する第1のセットのトランジスタと、
第2のトランジスタ面積比と、第2の出力分枝に電気的に接続された第2のバイアス電圧とを有する第2のセットのトランジスタと、
該第1のセットのトランジスタのうちの1つのトランジスタに接続された動作可能な補正ループであって、該補正ループは、該第1の出力分枝における電流および該第2の出力分枝の別の電流からデルタバイアス電圧を決定し、該補正ループは、該第1の出力分枝における該電流が該第2の出力分枝における該別の電流と等しいように、該デルタバイアス電圧に基づいて、該第1のセットのトランジスタのうちの該1つのトランジスタによって受け取られた電圧を調整することによって、該第1のセットのトランジスタのうちの該1つのトランジスタの該第1のバイアス電圧を調整する、補正ループと
を含み、
該デルタバイアス電圧は、該第1のバイアス電圧と該第2のバイアス電圧との電圧差である、装置。 - 前記第1のセットのトランジスタは、第1の面積不整合を有し、前記第2のセットのトランジスタは、第2の面積不整合を有し、該第1のセットのトランジスタの該第1の面積不整合が前記電流に与える影響が該第2のセットのトランジスタの該第2の面積不整合が前記別の電流に与える影響に等しいように、前記第1のバイアス電圧が前記デルタバイアス電圧に結合される、請求項1に記載の装置。
- 前記第1のセットのトランジスタは、第1の面積不整合を有し、前記第2のセットのトランジスタは、第2の面積不整合を有し、該第2のセットのトランジスタの該第2の面積不整合が前記別の電流に与える影響が該第1のセットのトランジスタの該第1の面積不整合が前記電流に与える影響に等しいように、前記第2のバイアス電圧が前記デルタバイアス電圧に結合される、請求項1に記載の装置。
- 前記補正ループは、演算増幅器である、請求項1に記載の装置。
- 前記デルタバイアス電圧によって前記第1のバイアス電圧を調整するトランジスタをさらに含む、請求項4に記載の装置。
- 前記トランジスタは、FETである、請求項5に記載の装置。
- RF入力を受信する正のRF入力端子および負のRF入力端子と、別の信号入力を受信する正の入力端子および負の入力端子とをさらに含む、請求項1に記載の装置。
- 前記正の入力端子および前記負の入力端子は、ローカル発振器信号を受信する、請求項7に記載の装置。
- 信号をミキシングする方法であって、
第1の対のトランジスタに電気的に接続された第1の出力分枝における電流を検知することと、
第2の対のトランジスタに電気的に接続された第2の出力分枝における別の電流を検知することと、
該電流および該別の電流に基づいて、該第1の出力分枝における電圧と該第2の出力分枝における電圧との電圧差を決定することであって、該電圧差は、該第2の対のトランジスタの第2の面積に対する該第1の対のトランジスタの第1の面積の比を表す、ことと、
該電圧差に基づいて、該第1の対のトランジスタにおけるトランジスタによって受け取られた電圧を調整することによって、該第1の対のトランジスタにおける該トランジスタのバイアス電流を調整することと
を含む、方法。 - 前記バイアス電流を初期化することをさらに含む、請求項9に記載の方法。
- 前記第1の対のトランジスタおよび前記第2の対のトランジスタを含む回路が初期化されるときに、前記バイアス電流が初期化される、請求項10に記載の方法。
- データの損失が起こったときに、前記バイアス電流が初期化される、請求項10に記載の方法。
- 信号をミキシングする装置であって、
第1のトランジスタ面積比および第1のバイアス電圧を有する第1のセットのトランジスタと、
第2のトランジスタ面積比および第2のバイアス電圧を有する第2のセットのトランジスタと、
該第1のセットのトランジスタに接続された動作可能な補正ループであって、該補正ループは、該第1のバイアス電圧および該第2のバイアス電圧からデルタバイアス電圧を決定し、該デルタバイアス電圧によって、該第1のセットのトランジスタのうちの1つのトランジスタの該第1のバイアス電圧を調整し、該デルタバイアス電圧は、式ΔVbe=Vtln[Δ(A)]によって、該第1のトランジスタ面積比および該第2のトランジスタ面積比の変動に関係付けられ、ここで、ΔVbeは、該デルタバイアス電圧であり、Vtは、該第1のセットのトランジスタおよび該第2のセットのトランジスタに印加される等しいコレクタ電流であり、Δ(A)は、該第1のトランジスタ面積比および該第2のトランジスタ面積比の差である、補正ループと、
該デルタバイアス電圧に基づいて、該第1のセットのトランジスタのうちの該1つのトランジスタによって受け取られた電圧を調整することによって該第1のバイアス電圧を調整するトランジスタと
を含み、
該デルタバイアス電圧は、該第1のバイアス電圧と該第2のバイアス電圧との電圧差である、装置。 - 信号をミキシングする装置であって、
第1のトランジスタ面積比および第1のバイアス電圧を有する第1のセットのトランジスタと、
第2のトランジスタ面積比および第2のバイアス電圧を有する第2のセットのトランジスタと、
該第1のバイアス電圧および該第2のバイアス電圧から該第1のセットのトランジスタに接続された動作可能なデルタバイアス電圧を決定する手段であって、該デルタバイアス電圧は、該第1のバイアス電圧と該第2のバイアス電圧との電圧差である、手段と、
該デルタバイアス電圧によって、該第1のセットのトランジスタのうちの1つのトランジスタによって受け取られた電圧を調整することによって該第1のセットのトランジスタのうちの該1つのトランジスタの該第1のバイアス電圧を調整する手段と
を含む、装置。 - 前記デルタバイアス電圧は、式ΔVbe=Vtln[Δ(A)]によって、前記第1のトランジスタ面積比および前記第2のトランジスタ面積比の変動に関係付けられ、ここで、ΔVbeは、前記デルタバイアス電圧であり、Vtは、前記第1のセットのトランジスタおよび前記第2のセットのトランジスタに印加される等しいコレクタ電流であり、Δ(A)は、該第1のトランジスタ面積比および該第2のトランジスタ面積比の差である、請求項14に記載の装置。
- 前記決定する手段は、演算増幅器である、請求項14に記載の装置。
- 前記デルタバイアス電圧によって前記第1のバイアス電圧を調整するトランジスタをさらに含む、請求項16に記載の装置。
- 前記トランジスタは、FETである、請求項17に記載の装置。
- RF入力を受信する正のRF入力端子および負のRF入力端子と、別の信号入力を受信する正の入力端子および負の入力端子とをさらに含む、請求項14に記載の装置。
- 前記正の入力端子および前記負の入力端子は、ローカル発振器信号を受信する、請求項19に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/811,133 US6785530B2 (en) | 2001-03-16 | 2001-03-16 | Even-order non-linearity correction feedback for Gilbert style mixers |
PCT/US2002/008486 WO2002075991A2 (en) | 2001-03-16 | 2002-03-18 | Even-order non-linearity correction feedback for gilbert style mixers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005503690A JP2005503690A (ja) | 2005-02-03 |
JP4216605B2 true JP4216605B2 (ja) | 2009-01-28 |
Family
ID=25205667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002574289A Expired - Fee Related JP4216605B2 (ja) | 2001-03-16 | 2002-03-18 | ギルバート型ミキサのための偶数次非線形性補正フィードバック |
Country Status (9)
Country | Link |
---|---|
US (1) | US6785530B2 (ja) |
EP (1) | EP1382142B1 (ja) |
JP (1) | JP4216605B2 (ja) |
KR (1) | KR100711563B1 (ja) |
CN (1) | CN100454769C (ja) |
AT (1) | ATE395751T1 (ja) |
AU (1) | AU2002306770A1 (ja) |
DE (1) | DE60226591D1 (ja) |
WO (1) | WO2002075991A2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6795843B1 (en) * | 2000-11-08 | 2004-09-21 | Sequoia Communications | Low-distortion differential circuit |
WO2002084859A1 (en) | 2001-04-18 | 2002-10-24 | Nokia Corporation | Balanced circuit arrangement and method for linearizing such an arrangement |
JP4167852B2 (ja) * | 2001-10-22 | 2008-10-22 | 富士通株式会社 | ミキサ回路、受信回路、及び周波数比較回路 |
US6999744B2 (en) * | 2002-09-26 | 2006-02-14 | Broadcom Corp | Measurement of local oscillation leakage in a radio frequency integrated circuit |
KR100483848B1 (ko) * | 2003-05-29 | 2005-04-15 | 삼성전자주식회사 | 평형 임피던스 소자의 편차 보상회로 및 이를 이용한주파수 혼합회로 |
EP1557949A1 (en) * | 2004-01-23 | 2005-07-27 | Matsushita Electric Industrial Co., Ltd. | Low-noise differential bias circuit and differential signal processing apparatus |
US7421259B2 (en) * | 2004-04-16 | 2008-09-02 | Broadcom Corporation | RF mixer with high local oscillator linearity using multiple local oscillator phases |
KR101165485B1 (ko) * | 2004-07-06 | 2012-07-13 | 에이씨피 어드밴스드 써킷 퍼슛 에이지 | 균형 혼합기를 사용하는 장비 일체 |
US7356317B2 (en) * | 2004-07-14 | 2008-04-08 | Silicon Storage Technology, Inc. | Adaptive-biased mixer |
JP4335089B2 (ja) * | 2004-08-04 | 2009-09-30 | パナソニック株式会社 | Dcオフセット調整装置およびdcオフセット調整方法 |
JP2006060456A (ja) * | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | Dcオフセットキャリブレーションシステム |
FR2876528A1 (fr) * | 2004-10-12 | 2006-04-14 | St Microelectronics Sa | Melangeur de signaux pour modulation numerique |
JP4752272B2 (ja) * | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
KR100638669B1 (ko) * | 2005-01-17 | 2006-10-30 | 삼성전기주식회사 | 전압 제어 발진기 |
US7299028B2 (en) * | 2005-01-21 | 2007-11-20 | United States Of America As Represented By The Secretary Of The Air Force | Low power, low noise figure, latch driver circuit |
US7542751B2 (en) * | 2005-12-12 | 2009-06-02 | Mediatek Inc. | Down-converter and calibration method thereof |
US7554380B2 (en) * | 2005-12-12 | 2009-06-30 | Icera Canada ULC | System for reducing second order intermodulation products from differential circuits |
US7856221B1 (en) * | 2005-12-22 | 2010-12-21 | Maxim Integrated Products, Inc. | Mixer topologies having improved second order intermodulation suppression |
US20080041445A1 (en) * | 2006-04-18 | 2008-02-21 | Miller John J Jr | Energy capture system |
KR101284943B1 (ko) * | 2006-06-30 | 2013-07-10 | 엘지디스플레이 주식회사 | 몰드의 제조방법 |
US7653372B2 (en) * | 2006-12-29 | 2010-01-26 | Mediatek Singapore Pte Ltd | Communication device, mixer and method thereof |
JP4789870B2 (ja) * | 2007-06-05 | 2011-10-12 | 三菱電機株式会社 | ミクサ回路 |
US8045944B2 (en) * | 2007-09-14 | 2011-10-25 | Qualcomm Incorporated | Offset correction for passive mixers |
US8260227B2 (en) * | 2008-06-10 | 2012-09-04 | Mediatek Inc. | Direct conversion receiver and DC offset concellation method |
US8412143B2 (en) * | 2009-10-16 | 2013-04-02 | Qualcomm, Incorporated | Doubled balanced mixer with improved component matching |
CN105281760B (zh) * | 2015-10-28 | 2020-05-08 | 东南大学 | 一种基于偶次非线性幅度反馈的压控振荡器 |
US10673411B2 (en) * | 2018-01-30 | 2020-06-02 | Qualcomm Incorporated | Large-signal GM3 cancellation technique for highly-linear active mixers |
US10404212B1 (en) | 2018-08-06 | 2019-09-03 | Futurewei Technologies, Inc. | Programmable driver for frequency mixer |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4464631A (en) * | 1981-12-01 | 1984-08-07 | Harris Corporation | Circuit for trimming FET differential pair offset voltage without increasing the offset voltage temperature coefficient |
JPH0831478B2 (ja) * | 1990-12-06 | 1996-03-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイポーラ・トランジスタおよびその製造方法 |
US5097156A (en) * | 1991-04-11 | 1992-03-17 | The United States Of America As Represented By The Secretary Of The Navy | Circuitry for compensating for transistor parameter mismatches in a CMOS analog four-quadrant multiplier |
JP3068278B2 (ja) * | 1991-10-09 | 2000-07-24 | 東洋アルミニウム株式会社 | 包装材 |
WO1993015560A1 (en) * | 1992-02-03 | 1993-08-05 | Motorola, Inc. | Balanced mixer circuit |
US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
US6138000A (en) * | 1995-08-21 | 2000-10-24 | Philips Electronics North America Corporation | Low voltage temperature and Vcc compensated RF mixer |
US6040731A (en) * | 1997-05-01 | 2000-03-21 | Raytheon Company | Differential pair gain control stage |
FI119214B (fi) * | 1998-04-17 | 2008-08-29 | Nokia Corp | Menetelmä harhasignaalien vaimentamista varten ja vastaanotin |
US6393260B1 (en) * | 1998-04-17 | 2002-05-21 | Nokia Mobile Phones Limited | Method for attenuating spurious signals and receiver |
US6057714A (en) * | 1998-05-29 | 2000-05-02 | Conexant Systems, Inc. | Double balance differential active ring mixer with current shared active input balun |
US6438365B1 (en) * | 1998-06-02 | 2002-08-20 | Philsar Semiconductor Inc. | Balanced mixer with feedback pre-amplifier |
US6140849A (en) * | 1998-08-07 | 2000-10-31 | Trask; Christopher | Active double-balanced mixer with embedded linearization amplifiers |
US6205325B1 (en) * | 1998-12-31 | 2001-03-20 | Nokia Mobile Phones, Limited | Active radio frequency mixer circuit with feedback |
US6342804B1 (en) * | 1999-02-04 | 2002-01-29 | Agere Systems Guardian Corp. | Low-noise mixer |
US6393267B1 (en) * | 1999-07-07 | 2002-05-21 | Christopher Trask | Lossless feedback double-balance active mixers |
JP3386019B2 (ja) * | 1999-10-27 | 2003-03-10 | 日本電気株式会社 | ミキサ回路 |
US6255889B1 (en) * | 1999-11-09 | 2001-07-03 | Nokia Networks Oy | Mixer using four quadrant multiplier with reactive feedback elements |
US6400936B1 (en) * | 1999-11-15 | 2002-06-04 | Christopher Trask | Low-noise lossless feedback double-balanced active mixers |
US6249170B1 (en) * | 2000-04-14 | 2001-06-19 | Motorola, Inc. | Logarithmic gain control circuit and method |
-
2001
- 2001-03-16 US US09/811,133 patent/US6785530B2/en not_active Expired - Lifetime
-
2002
- 2002-03-18 JP JP2002574289A patent/JP4216605B2/ja not_active Expired - Fee Related
- 2002-03-18 WO PCT/US2002/008486 patent/WO2002075991A2/en active Application Filing
- 2002-03-18 KR KR1020037012072A patent/KR100711563B1/ko not_active IP Right Cessation
- 2002-03-18 DE DE60226591T patent/DE60226591D1/de not_active Expired - Lifetime
- 2002-03-18 EP EP02753665A patent/EP1382142B1/en not_active Expired - Lifetime
- 2002-03-18 AU AU2002306770A patent/AU2002306770A1/en not_active Abandoned
- 2002-03-18 CN CNB02809526XA patent/CN100454769C/zh not_active Expired - Fee Related
- 2002-03-18 AT AT02753665T patent/ATE395751T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2002075991A3 (en) | 2003-03-20 |
CN100454769C (zh) | 2009-01-21 |
WO2002075991A2 (en) | 2002-09-26 |
CN1507697A (zh) | 2004-06-23 |
ATE395751T1 (de) | 2008-05-15 |
AU2002306770A1 (en) | 2002-10-03 |
EP1382142A4 (en) | 2004-12-01 |
KR100711563B1 (ko) | 2007-04-27 |
US20020193089A1 (en) | 2002-12-19 |
KR20030086309A (ko) | 2003-11-07 |
JP2005503690A (ja) | 2005-02-03 |
EP1382142B1 (en) | 2008-05-14 |
US6785530B2 (en) | 2004-08-31 |
EP1382142A2 (en) | 2004-01-21 |
DE60226591D1 (de) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4216605B2 (ja) | ギルバート型ミキサのための偶数次非線形性補正フィードバック | |
US7002394B1 (en) | Low supply current RMS-to-DC converter | |
US4379267A (en) | Low power differential amplifier | |
US20110285463A1 (en) | Output circuits with class d amplifier | |
US20060145706A1 (en) | Calibration circuit and method thereof | |
US7295068B2 (en) | Increasing the linearity of a transconductance cell | |
EP1444777B1 (en) | A power amplifier module with distortion compensation | |
TWI445300B (zh) | 具有寬廣動態範圍的平方單元及實施平方單元的電力偵測器 | |
JPH08250941A (ja) | 低歪差動増幅回路 | |
US7167056B2 (en) | High performance analog charge pumped phase locked loop (PLL) architecture with process and temperature compensation in closed loop bandwidth | |
Nauta et al. | Analog line driver with adaptive impedance matching | |
JPH0697726B2 (ja) | トランジスタ又はダイオードの模擬回路 | |
US8274320B2 (en) | Signal processing circuit with improved linearity | |
US20050007198A1 (en) | Power amplifier module | |
US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
Krabbenborg et al. | Closed-loop class-D amplifier with nonlinear loop integrators | |
US6980052B1 (en) | Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells | |
US7668526B2 (en) | Frequency mixer using current feedback amplifiers | |
Maidique | A high precision monolithic super-beta operational amplifier | |
JP2896029B2 (ja) | 電圧電流変換回路 | |
JPH10224152A (ja) | バランス型ミキサのミキシング方法と回路 | |
US20050218981A1 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
US6529047B2 (en) | Mixer driver circuit | |
JP4075127B2 (ja) | 位相シフト回路 | |
JP2812744B2 (ja) | 三角波発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081015 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |