JP4200568B2 - Electronic device and manufacturing method thereof - Google Patents

Electronic device and manufacturing method thereof

Info

Publication number
JP4200568B2
JP4200568B2 JP36114398A JP36114398A JP4200568B2 JP 4200568 B2 JP4200568 B2 JP 4200568B2 JP 36114398 A JP36114398 A JP 36114398A JP 36114398 A JP36114398 A JP 36114398A JP 4200568 B2 JP4200568 B2 JP 4200568B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36114398A
Other languages
Japanese (ja)
Other versions
JP2000183059A (en )
Inventor
充 田口
利昭 長谷川
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は電子装置およびその製造方法に関し、さらに詳しくは、易酸化性の金属配線上に窒化シリコン系絶縁膜を形成する際の金属配線の酸化を防止し、密着性を向上した電子装置およびその製造方法に関する。 The present invention relates to an electronic device and a manufacturing method thereof, and more particularly, to prevent oxidation of the metal wire for forming the silicon nitride insulation film on oxidizable metal wire, electronic equipment and its improved adhesion It relates to a method for manufacturing.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
ULSI(Ultra Large Scale Integrated Circuits) 等の半導体装置の高集積度化が進展するに伴い、配線幅および配線ピッチの微細化が必要となっている。 With the ULSI (Ultra Large Scale Integrated Circuits) high integration of semiconductor devices such progresses, miniaturization of the wiring width and the wiring pitch is required. これら配線幅および配線ピッチの縮小は、同時に配線断面のアスペクト比および配線間スペースのアスペクト比を増大する。 Reduction of the wiring width and the wiring pitch increases the aspect ratio and the aspect ratio of the space between the wirings of the wiring cross section at the same time. この結果、微細で高アスペクト比の配線を加工するエッチング技術や、同じく微細で高アスペクト比の配線間スペースを層間絶縁層で埋め込む技術等に負担が集中し、製造工程の複雑化や工程数の増大を招いている。 As a result, and an etching technique for processing a wire having a high aspect ratio fine, also the space between the wirings of the high aspect ratio concentrated strain on technologies like embedded in the interlayer insulating layer in a fine, the manufacturing process complicated and the number of steps It has led to an increase.
【0003】 [0003]
また微細化と同時に、特に高速ロジック系の半導体装置をはじめとする各種半導体装置の低消費電力化、動作速度の高速化等の要求に応えるためには、低誘電率の層間絶縁膜材料とともに、低抵抗な電極配線材料の選択およびそのプロセス技術が要素技術として重要性を増している。 At the same time a fine, especially low power consumption of various semiconductor devices such as semiconductor devices of the high-speed logic system, in order to meet the demand for high-speed or the like of the operating speed, with the interlayer insulating film material of low dielectric constant, selection and process technology low resistance electrode wiring material is increasingly important as an element technology. これは、半導体装置以外の各種高周波微細電子装置においても同様に重要な問題である。 This is equally important issue in various high frequency microelectronic devices other than semiconductor devices.
【0004】 [0004]
従来より半導体装置等の電極配線材料として、比較的低抵抗なAl−SiやAl−Si−Cu等のアルミニウム系金属が用いられてきた。 As an electrode wiring material of a semiconductor device such as a conventionally, a relatively low resistance Al-Si and an aluminum-based metal such as Al-Si-Cu has been used. しかしながら、次世代の電極配線材料としては、Alより比抵抗が小さく、エレクトロマイグレーションやストレスマイグレーション耐性にも優れるCuが有力視されている。 However, as the next generation of the electrode wiring material, the resistivity of Al is small, the Cu is also excellent in electro-migration and stress migration resistance are promising. Cuの比抵抗は1.72μΩ−cmであり、Alの比抵抗2.7μΩ−cmの約60%である。 The specific resistance of Cu is 1.72-cm, about 60% of the specific resistance 2.7μΩ-cm of Al. Cuの成膜方法は、スパッタリング法やCVD (Chemical Vapor Deposition)法等の他に、電解めっき法も適用できる。 Method of forming a Cu, besides such as sputtering method or a CVD (Chemical Vapor Deposition) method can be applied electroless plating method.
【0005】 [0005]
一方の低誘電率層間絶縁膜として、従来のSiO 2 (比誘電率4)にフッ素を導入したSiOFが知られている。 As one of the low dielectric constant interlayer insulating film, SiOF introduced fluorine is known a conventional SiO 2 (relative dielectric constant of 4). SiOFは、SiO 2を構成するSi−O−Si結合をF原子により終端することで、その密度が低下すること、およびSi−F結合やO−F結合の分極率が小さいこと等により、SiO 2より低誘電率が達成される。 SiOF, by terminating a SiO-Si bonds constituting the SiO 2 by F atoms, by the fact that density decreases, and Si-F bonds and that O-F bond polarizability is small or the like, SiO a low dielectric constant can be achieved than two. このSiOFは、その成膜やエッチングのプロセスが従来のSiO 2に類似したものであるので、現用の製造装置でも容易に採用できる。 The SiOF, since the deposition or etching process being similar to the conventional SiO 2, can be easily adopted in the manufacturing apparatus working. また無機系材料であるので耐熱性にも優れる。 Also excellent heat resistance since it is an inorganic material. しかしながら、SiOFの比誘電率は3.7〜3.2程度にとどまる。 However, the dielectric constant of SiOF is only about 3.7 to 3.2.
【0006】 [0006]
低誘電率層間絶縁層として、炭素原子を含む有機系絶縁膜材料も知られている。 As a low dielectric constant interlayer insulating layer, also known organic insulating film material containing carbon atoms. すなわち、有機SOG(Spin On Glass)、ポリアリールエーテル、ポリイミド、ポリパラキシリレン(商標名パリレン)、ベンゾシクロブテン、ポリナフタレン等、比誘電率が2.5〜3.5程度の有機高分子材料である。 That is, the organic SOG (Spin On Glass), polyaryl ethers, polyimides, poly-para-xylylene (trade name Parylene), benzocyclobutene, poly naphthalene, a relative dielectric constant of about 2.5 to 3.5 organic polymer it is a material. これらの材料は炭素原子を含有することでその密度が低減され、また分子(モノマ)自体の分極率を小さくすることで低誘電率を達成している。 These materials have achieved a low dielectric constant by reducing the reduced its density by containing carbon atoms and molecules (monomers) polarizability itself. またシロキサン結合、イミド結合、あるいはベンゼン環やナフタレン環を導入することにより、ある程度の耐熱性を得ている。 The siloxane bond, an imide bond, or by introducing a benzene ring or a naphthalene ring, to obtain a certain degree of heat resistance.
【0007】 [0007]
これら炭化水素系の有機系材料に、さらにフッ素原子を導入したフロロカーボンポリマは、比誘電率が1.5〜2.5程度と一層の低誘電率化と耐熱性の向上が得られる。 The organic material of these hydrocarbon, further fluorocarbon polymer obtained by introducing a fluorine atom, a relative dielectric constant of a further improvement of the low dielectric constant and heat resistance of about 1.5 to 2.5 is obtained. かかるフッ素系樹脂の有機系材料としては、パーフルオロ基含有ポリイミドやフッ化ポリアリールエーテル、テフロン(商標名)あるいはフレア(商標名)等が知られている。 As such a organic material fluororesin, perfluoro group-containing polyimide, fluorinated polyaryl ether, Teflon (trade name) or flared (trade name) and the like are known. これら有機低誘電率材料は、例えば「日経マイクロデバイス」誌1995年7月号105〜112頁に紹介されている。 These organic low dielectric constant material is introduced, for example, to "Nikkei Microdevices" magazine July issue, pp. 105-112, 1995.
【0008】 [0008]
有機系低誘電率層間絶縁膜は、従来の酸化シリコン系層間絶縁膜とは膜質が大きく異なる。 Organic low dielectric constant interlayer insulating film, the film quality from the conventional silicon oxide-based interlayer dielectric film is different. 特に0.18μmの最小デザインルールの半導体装置に導入が検討されている比誘電率2.5以下の有機系低誘電率層間絶縁膜は、下地層との密着性の向上が求められている。 Preferably, the minimum design rule organic low-dielectric-constant interlayer insulating film dielectric constant of 2.5 or less which introduced into the semiconductor device has been studied in 0.18μm is improved adhesion to the underlying layer is desired.
【0009】 [0009]
さて、これら低抵抗の電極配線材料を、望ましくは低誘電率の層間絶縁膜と組み合わせて高集積度半導体装置等に適用する際のプロセスとして、Damascene あるいは Dual Damascene と呼称される方法がある。 Now, these low-resistance electrode wiring material, desirably as a process when applied in combination with a low dielectric constant interlayer insulating film in highly integrated semiconductor devices, etc., there is a method called a Damascene or Dual Damascene. これらは、層間絶縁膜に予め形成した配線溝、あるいは配線溝および接続孔に、金属配線材料をリフロースパッタリング法や電解めっき法等で埋め込み、CMP (Chemical mechanical polishing)法により表面を平坦化する技術である。 These wiring groove was previously formed in the interlayer insulating film or the wiring groove and the connection hole, the metal wiring material embedded in a reflow sputtering or electroless plating method, the surface is planarized by CMP (Chemical mechanical polishing) method Technology it is. Damascene あるいは Dual Damascene プロセスは、高アスペクト比の配線をエッチングでパターニングする必要も、配線間のスペースを層間絶縁膜で埋め込む必要もない。 Damascene or Dual Damascene process also necessary to pattern the wiring of the high aspect ratio etching, is not necessary to embed a space between wirings with an interlayer insulating film. したがって、このプロセスは、配線アスペクト比が大きくなるほど、また配線の層数が増加するほど、製造工程数の低減率に寄与するようになる。 Therefore, this process is, the greater the wiring aspect ratio, or as the number of wiring layers increases, so contributes to the reduction ratio of the number of manufacturing steps.
【0010】 [0010]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
Damascene あるいは Dual Damascene プロセスを含め、Cu等の易酸化性金属配線形成プロセスにおいて問題となるのは、金属配線上に絶縁膜を形成する際の酸化による配線抵抗値の増大、および絶縁膜との密着性の低下の問題である。 Including Damascene or Dual Damascene process, in The problem is easily oxidizable metal wiring formation process such as Cu, increase in wiring resistance due to oxidation at the time of forming the insulating film on the metal wiring, and the adhesion between the insulating film it is the sex of the reduction of the problem. 特にCu配線は不動態被膜を形成しないため、酸化の進行を防止できない。 In particular, since the Cu wiring it does not form a passive film can not prevent the progress of oxidation. したがって、金属配線上に絶縁膜を形成する工程においては、下地の金属配線の酸化を極力防止する必要があり、また絶縁膜形成後も、絶縁膜を透過する酸素による酸化に配慮する必要がある。 Accordingly, in the step of forming an insulating film on the metal wiring, it is necessary to prevent oxidation of the underlying metal wiring as much as possible, also after the insulating film forming, it is necessary to consider the oxidation by oxygen transmitted through the insulating film .
【0011】 [0011]
金属配線上に絶縁膜をCVD(Chemical Vapor Deposition) 法で形成する場合、通常200℃以上に被処理基体温度を設定するが、この温度範囲での金属配線の酸化反応速度は、常温の10倍以上と極めて酸化し易い。 When forming an insulating film on the metal wiring by a CVD (Chemical Vapor Deposition) method, it sets the target substrate temperature usually 200 ° C. or higher, oxidation reaction rate of the metal wiring in this temperature range, normal temperature 10 times easy to extremely oxidation and more. また通常のCVD装置に付随するドライポンプの到達真空度は1×10 -3 Torr程度である。 The ultimate vacuum dry pump associated with conventional CVD apparatus is approximately 1 × 10 -3 Torr. 仮に、大気中に酸素が20%含まれているとして、その分圧比のまま1×10 -3 Torrに真空引きすると、酸素濃度は約260ppbとなる。 If, as is contained oxygen 20% in the atmosphere, when evacuated to 1 × 10 -3 Torr while the partial pressure ratio, the oxygen concentration is about 260Ppb. このように微量酸素濃度となっても、200℃以上ではCu配線の酸化の進行を防止することはできない。 Even this way a trace oxygen concentration, it is not possible to prevent the progress of oxidation of Cu wiring at 200 ° C. or higher. スパッタリング装置の場合には、排気量が大きく到達真空度も1×10 -7 Torr以下となるクライオポンプが使用でき、この真空度では酸素濃度も低く、金属配線の酸化防止が可能である。 In the case of the sputtering apparatus, cryopump exhaust amount is also less than 1 × 10 -7 Torr greater ultimate vacuum can be used, in this vacuum oxygen concentration is low, it is possible antioxidant of the metal wiring. しかしながら、CVD装置では反応ガスを用いる関係、あるいは副反応生成物の関係でクライオポンプは使用できない。 However, the cryopump in relation relationships, or side reaction products using a reactive gas in a CVD apparatus can not be used.
【0012】 [0012]
このように、Cuをはじめとする易酸化性金属配線上のCVD法による絶縁膜形成は、酸素ガスを導入して酸化シリコン系絶縁膜を形成することはもちろん不都合であり、酸素ガスを用いない、窒化シリコン系絶縁膜を形成する際にも、注意が必要である。 Thus, the insulating film formed by CVD on the oxidizable metal wire, including Cu is that by introducing oxygen gas to form a silicon oxide insulating film is of course disadvantageous, not using oxygen gas even when forming the silicon nitride insulation film, care must be taken.
【0013】 [0013]
本発明はこのような従来技術の問題点に鑑みなされたものである。 The present invention has been made in view of such problems of the prior art. すなわち、本発明の課題は、Cu等、易酸化性の金属配線上に窒化シリコン系絶縁膜を形成するに際し、金属配線の酸化および密着性の低下を防止しうる方法を提供することである。 That is, an object of the present invention is to provide a method of Cu or the like, in forming a silicon nitride insulation film on oxidizable metal wire, it can prevent a decrease in oxidation and adhesion of the metal wire.
【0014】 [0014]
また本発明の別の課題は、かかる方法により製造された、低抵抗配線を有する信頼性の高い高集積度半導体装置をはじめとする電子装置を提供することである。 It is another object of the present invention, such is manufactured by the method is to provide an electronic device including a highly integrated semiconductor device having high reliability with low resistance wiring.
【0015】 [0015]
【課題を解決するための手段】 In order to solve the problems]
上述した課題を達成するため、本発明の電子装置の製造方法は、低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を気相成長法により形成する工程を有する電子装置の製造方法であって、この金属配線上に接して、Si の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜を形成する工程と、この下層窒化シリコン系絶縁膜に接して、この下層窒化シリコン系絶縁膜の組成よりNリッチで化学論組成に近い上層窒化シリコン系絶縁膜を形成する工程を有することを特徴とする。 To achieve the above object, a method of manufacturing an electronic device of the present invention, a silicon nitride insulation film on the metal wiring embedded in the wiring trench formed in the low dielectric constant insulating film formed by a vapor deposition method a method of manufacturing an electronic device having a step, in contact with the metal wiring, Si 3 the steps of from the stoichiometric composition of N 4 to form a Si-rich lower silicon nitride insulation film, the lower silicon nitride in contact with the insulating film, characterized by having a step of forming an upper silicon nitride insulation film close to the stoichiometric composition with N richer than the composition of the lower silicon nitride insulation film.
【0016】 [0016]
本発明の別の電子装置の製造方法は、低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に気相成長法により窒化シリコン系絶縁膜を形成する工程を有する電子装置の製造方法であって、この金属配線上に接して、Si の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜を形成する工程と、この下層窒化シリコン系絶縁膜に接して、この下層窒化シリコン系絶縁膜の組成より、膜表面方向に向け漸次Nリッチとなり、最表層において化学論組成に近くなる上層窒化シリコン系絶縁膜を形成する工程を有することを特徴とする。 Another method of producing an electronic device of the present invention, an electronic device having a step of forming a silicon nitride insulation film by vapor deposition in a low-dielectric constant metal wiring embedded in the formed wiring trench in the insulating film a manufacturing method, in contact with the metal wiring, a step of forming a Si 3 N 4 stoichiometry Si-rich lower silicon nitride insulation film than the composition, in contact with the lower silicon nitride insulation film, than the composition of the lower silicon nitride insulation film, it becomes gradually N-rich towards the membrane surface direction, and having a step of forming an upper silicon nitride insulation film becomes closer to the stoichiometric composition in the outermost layer.
【0017】 [0017]
いずれの電子装置の製造方法においても、この窒化シリコン系絶縁膜を気相成長法により形成する工程においては、 In the manufacturing method of any electronic device, in the step of forming the silicon nitride insulation film by a vapor deposition method,
気相成長チャンバ内の酸素濃度を、100ppb (parts per billion)以下に制御しつつ形成することが望ましい。 The oxygen concentration in the vapor deposition chamber, it is preferable to form while controlling the following 100ppb (parts per billion).
【0018】 [0018]
さらに、この窒化シリコン系絶縁膜を気相成長法により形成する工程に先立ち、 Furthermore, prior to the silicon nitride insulation film forming by vapor deposition,
下地の金属配線表面を、非酸化性減圧雰囲気中で逆スパッタリングすることが望ましい。 The metal wire surface of the base, it is desirable to reverse sputtering in a non-oxidizing reduced pressure atmosphere. 非酸化性減圧雰囲気とは、H 2等の還元性ガスあるいはAr等の不活性ガスの減圧雰囲気のことである。 The non-oxidizing reduced pressure atmosphere is that of reduced pressure atmosphere of an inert gas of the reducing gas or Ar such as H 2.
【0019】 [0019]
さらに、この窒化シリコン系絶縁膜を気相成長法により形成する工程に引き続き、 Further, subsequently the silicon nitride insulation film forming by vapor deposition,
形成されたこの窒化シリコン系絶縁膜表面を逆スパッタリングし、 The formed silicon nitride insulation film surface reverse sputtering,
この後、この窒化シリコン系絶縁膜上に接してさらに絶縁膜を形成することが望ましい。 After this, it is desirable to form a further insulating film in contact with the silicon nitride insulation film.
いずれの段階における逆スパッタリング処理も、ECRプラズマCVD装置、ICP−CVD装置、あるいはヘリコン波プラズマCVD装置のように、1〜10mTorr台の高真空でのプラズマCVDが可能な装置で窒化シリコン系絶縁膜の成膜をおこなう場合には、残留酸素濃度が低い条件であるので、必ずしも必要としない。 Even reverse sputtering process in any stage, ECR plasma CVD apparatus, ICP-CVD apparatus, or as in the helicon wave plasma CVD apparatus, silicon nitride insulation film device capable plasma CVD at a high vacuum of 1~10mTorr stand when performing the film formation, the residual oxygen concentration is low condition, does not necessarily require. 逆に、平行平板型プラズマCVD装置を用いて窒化シリコン系絶縁膜の成膜をおこなう場合には、残留酸素濃度が比較的多いので、逆スパッタリング処理を施すことが望ましい。 Conversely, in the case of forming the silicon nitride insulation film by using a parallel plate type plasma CVD apparatus, the residual oxygen concentration is relatively high, it is desirable to perform reverse sputtering process. この場合、窒素等の不活性ガスでチャンバ内をパージした後に、逆スパッタリングを施すことがさらに望ましい。 In this case, after purging the chamber with an inert gas such as nitrogen, it is further desirable to apply a reverse sputtering.
【0020】 [0020]
つぎに本発明の電子装置は、低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を有する電子装置であって、この金属配線上に接する、Si の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜と、この下層窒化シリコン系絶縁膜に接する、この下層窒化シリコン系絶縁膜の組成よりNリッチで化学論組成に近い上層窒化シリコン系絶縁膜を有することを特徴とする。 Then the electronic device of the present invention is an electronic device having a silicon nitride insulation film on the low dielectric constant insulating film formed in the wiring groove embedded metal wiring, in contact with the metal wiring, Si 3 and Si-rich lower silicon nitride insulation film from the stoichiometric composition of N 4, in contact with the lower silicon nitride insulation film, the upper nitride near stoichiometric composition with N richer than the composition of the lower silicon nitride insulation film It characterized by having a silicon-based insulating film.
【0021】 [0021]
本発明の別の電子装置は、低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を有する電子装置であって、この金属配線上に接する、Si の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜と、この下層窒化シリコン系絶縁膜に接する、この下層窒化シリコン系絶縁膜の組成より、膜表面方向に向け漸次Nリッチとなり、最表層において化学論組成に近くなる上層窒化シリコン系絶縁膜を有することを特徴とする。 Another electronic device of the present invention is an electronic device having a silicon nitride insulation film on the low dielectric constant insulating film formed in the wiring groove embedded metal wiring, in contact with the metal wiring, Si 3 and Si-rich lower silicon nitride insulation film from the stoichiometric composition of N 4, in contact with the lower silicon nitride insulation film, than the composition of the lower silicon nitride insulation film, becomes gradually N-rich towards the membrane surface direction, characterized in that it has a upper silicon nitride insulation film becomes closer to the stoichiometric composition in the outermost layer.
【0022】 [0022]
いずれの電子装置においても、窒化シリコン系絶縁膜の厚さは、30nm以上150nm以下であることが望ましく、50nm以上100nm以下であることがさらに望ましい。 In any of the electronic devices, the thickness of the silicon nitride insulation film is desirably from 30nm or 150nm or less, and more desirably at 50nm or more 100nm or less.
【0023】 [0023]
またいずれの電子装置においても、窒化シリコン系絶縁膜上に接して、さらに絶縁膜を有することが望ましい。 Also in any of the electronic device, in contact on the silicon nitride insulation film, it is desirable to further include an insulating film.
【0024】 [0024]
本発明が対象とする電子装置は、Cu等の易酸化性金属配線を用いる高集積度半導体装置をはじめ、薄膜磁気ヘッド装置、薄膜コイル、薄膜インダクタあるいはマイクロマシン等が例示される。 Electronic apparatus to which the present invention is directed, including highly integrated semiconductor device using the oxidizable metal wires such as Cu, the thin-film magnetic head device, the thin film coil, thin film inductor or a micromachine, and the like.
【0025】 [0025]
(作用) (Action)
金属配線上に形成する絶縁膜として窒化シリコン系絶縁膜を採用し、成膜雰囲気から可及的に酸素を排除することにより、金属配線の酸化を防止する。 The silicon nitride insulation film as an insulating film formed on the metal wiring is adopted, by eliminating oxygen as possible from the deposition atmosphere to prevent oxidation of the metal wiring. この際、成膜装置に付随する真空ポンプとしてタ−ボ分子ポンプを採用することにより、金属配線の酸化をより効果的に防止することができる。 In this case, data as a vacuum pump associated with the deposition device - by employing a turbomolecular pump, it is possible to prevent oxidation of metal wiring more effectively. タ−ボ分子ポンプの到達真空度は1×10 -6 Torr以下であり、理論的には1ppb以下の酸素濃度とすることができる。 Data - ultimate vacuum turbomolecular pump is less 1 × 10 -6 Torr, in theory can be less than the oxygen concentration 1 ppb.
【0026】 [0026]
このような低酸素濃度として窒化シリコン系絶縁膜を成膜しても、なお金属配線が酸化される可能性は残る。 Such be deposited silicon nitride insulation film as a low oxygen concentration, it noted metal wiring remains likely to be oxidized. この場合には、基板バイアスを印加できる成膜装置を用い、金属配線表面の酸化膜を逆スパッタリングで除去してから窒化シリコン系絶縁膜を成膜すれば、金属配線の酸化は一層効果的に防止できる。 In this case, using the film forming apparatus capable of applying a substrate bias, if oxide film is removed to forming a silicon nitride insulation film from a reverse sputtering of metal wires surface oxidation of the metal wire is more effectively It can be prevented.
【0027】 [0027]
金属配線に接する窒化シリコン系絶縁膜は、両者の密着性に影響を与える。 Silicon nitride insulation film in contact with the metal wire affects the adhesion therebetween. このため、この部分の窒化シリコン系絶縁膜は、Si 34の化学量論組成よりSiリッチな組成としておくことにより、反応活性が高まり密着性の向上が図れる。 Therefore, the silicon nitride insulation film in this portion, Si 3 by keeping the N 4 stoichiometry Si-rich composition than the composition, the reaction activity can be improved adhesion increases. 上層の窒化シリコン系絶縁膜は、絶縁性等の確保の観点から、Si 34の化学量論組成とすることが望ましい。 Upper silicon nitride insulation film, from the viewpoint of ensuring such insulation, it is desirable that the stoichiometric composition of Si 3 N 4. 下層と上層の窒化シリコン系絶縁膜は、界面で急峻に組成が変化しても、傾斜組成でなめらかに変動してもよい。 Lower layer and the upper silicon nitride insulation film, even sharply composition changes at the interface may vary smoothly with graded composition.
【0028】 [0028]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、電子装置の一例として高集積度半導体装置を採りあげ、Damascene プロセスにより形成されたCu金属配線上に窒化シリコン系絶縁膜を含む層間絶縁膜を形成する方法を例にとり説明する。 Hereinafter, taking the highly integrated semiconductor device as an example of an electronic device, it will be described as an example a method of forming an interlayer insulating film containing silicon nitride insulation film on the Cu metal wiring formed by the Damascene process. なお電子装置としては、半導体装置に限らず、薄膜磁気ヘッド、磁気抵抗効果型ヘッド、薄膜インダクタ、薄膜コイル、マイクロマシン等の各種電子装置、特に低抵抗のCu配線を採用したものに適用することができる。 Note that the electronic apparatus is not limited to a semiconductor device, a thin film magnetic head, a magnetoresistive head, a thin film inductor, a thin film coil, various electronic devices micromachines, be applied particularly to those employing a Cu wiring having a low resistance it can.
【0029】 [0029]
図1は本発明の電子装置の一例として、高集積度半導体装置の要部を示す概略断面図である。 Figure 1 is an example of an electronic apparatus of the present invention, is a schematic sectional view showing the main part of a high integrated semiconductor device.
すなわち、Si等の半導体基体1上の層間絶縁膜2には、配線溝3が形成され、この配線溝3内には金属配線4が埋め込まれている。 That is, the interlayer insulating film 2 on a semiconductor substrate 1 of Si or the like, are formed wiring groove 3, the metal wire 4 is embedded in the wiring trench 3. この金属配線4上には、窒化シリコン系絶縁膜5および絶縁膜6が形成されている。 On this metal wire 4, the silicon nitride insulation film 5 and the insulating film 6 is formed.
なお図1に示す構造は、本発明に関連する要部のみを示してあり、半導体基体1に形成されているMOSトランジスタや素子分離領域、あるいはさらに上層の配線等は図示を省略している。 Incidentally structure shown in FIG. 1 are indicated only essential parts related to the present invention, MOS transistors and the element isolation region formed in the semiconductor substrate 1 or an upper layer such as wiring, it is not shown. また各構成部分の寸法は、実際の半導体装置に比例したものではない。 The dimensions of the components are not proportional to the actual semiconductor device.
【0030】 [0030]
層間絶縁膜2は、一般的には酸化シリコン系絶縁膜で構成される。 Interlayer insulating film 2 is generally composed of a silicon oxide insulating film. 酸化シリコン系絶縁膜は、例えばSiH 4とO 2ガスを原料ガスとする減圧CVD法や、TEOS (Tetraethyl Orthosilicate) を原料ガスとするプラズマCVD法等で形成される。 Silicon oxide insulating film, for example, SiH 4 and the low pressure CVD method and the O 2 gas as a raw material gas, is formed of TEOS (Tetraethyl Orthosilicate) by a plasma CVD method or the like as a raw material gas. 層間絶縁膜2は、低誘電率絶縁膜や、低誘電率絶縁膜とSiO 2等の無機絶縁膜の積層で構成してもよい。 Interlayer insulating film 2, and the low dielectric constant insulating film may be constituted by laminating low dielectric constant insulating film and the SiO 2 or the like of the inorganic insulating film. 無機絶縁膜との積層構造とすることにより、一般的に機械強度が小さい低誘電率絶縁膜を補強し、半導体装置の信頼性を高めることができる。 By a stacked structure of an inorganic insulating film, generally it reinforces the mechanical strength is small low dielectric constant insulating film, it is possible to enhance the reliability of the semiconductor device. もちろん、低誘電率絶縁膜の採用により、配線間容量を低減することができる。 Of course, it is possible by adopting the low dielectric constant insulating film, to reduce the inter-wiring capacitance.
【0031】 [0031]
低誘電率絶縁膜としては、SiOFやキセロゲル(多孔質シリコン酸化膜)等の無機系絶縁膜の他に、有機SOG、ポリアリールエーテル、ポリイミド、ポリパラキシリレン(商標名パリレン)、ベンゾシクロブテン、ポリナフタレン、フッ素樹脂等を用いることができる。 The low dielectric constant insulating film, in addition to the inorganic insulating film such as SiOF or xerogel (a porous silicon oxide film), an organic SOG, polyaryl ether, polyimide, polyparaxylylene (trade name Parylene), benzocyclobutene , it can be used polynaphthalene, fluorine resin or the like.
【0032】 [0032]
金属配線4は、溝配線であっても、半導体基体1に形成されている不純物拡散層(不図示)とのコンタクトプラグであってもよい。 Metal wire 4 may be a trench wiring may be a contact plug between the impurity diffusion layer (not shown) formed in the semiconductor body 1. また溝配線とコンタクトプラグを一体化した構造であってもよい。 Or it may be a structure that integrates groove wiring and a contact plug. なおコンタクトプラグの場合は、不図示の下層配線に臨むビアコンタクトプラグであってもよい。 Note If the contact plugs may be via contact plugs facing the lower wiring (not shown).
金属配線4は、バリアメタル構造でもよく、この場合はTaNとCuの積層構造、TaとCuの積層構造、あるいはTiNとAl−Cu合金との積層構造等が採用される。 Metal wire 4 may be a barrier metal structure, a laminated structure in this case is TaN and Cu stacked structure of Ta and Cu or a stacked structure of TiN and Al-Cu alloy or the like, is employed. Cuを用いれば低抵抗配線となり、Al−Cu合金を用いれば比較的低抵抗でしかも低コストの配線を提供できる。 The use of Cu a low resistance wiring can provide a relatively low resistance yet low-cost wiring by using the Al-Cu alloy. 金属配線4の材料としては、W、MoあるいはAg等を採用してもよい。 As a material of the metal wire 4, W, may be adopted Mo or Ag or the like.
バリアメタルの材料としては、この他にW 2 N,Ta 2 NあるいはMo 2 N等を採用してもよい。 As the material of the barrier metal, the addition to the W 2 N, it may be employed Ta 2 N or Mo 2 N, or the like. すなわち、高融点金属の低次窒化物であり、その中でも柱状あるいは粒状の結晶組織を形成せず、アモルファスあるいはアモルファス状態に近い微結晶として成膜されるものが望ましい。 That is, a low-order nitride of a refractory metal, it does not form a columnar or granular crystal structure among them, those deposited as microcrystalline close to amorphous or amorphous state is preferred.
バリアメタルはスパッタリング法や反応性スパッタリング法の他、CVD法やプラズマCVD法でも形成される。 The barrier metal Other sputtering or reactive sputtering method, is also formed by a CVD method or a plasma CVD method. この場合採用される原料ガスとしては、WF 6 ,WCl 6 ,TaBr 5 ,MoF 6 ,MoCl 5等の比較的蒸気圧が高く気化しやすいフッ化物、塩化物あるいは臭化物等の金属ハロゲン化物や、有機金属化合物が採用される。 In this case as the raw material gas to be employed, and WF 6, WCl 6, TaBr 5 , MoF 6, MoCl 5 relatively vapor pressure higher vaporized easily fluoride such, such as a chloride or bromide metal halides, organic metal compound is employed. 混合して用いられる窒化剤ガスとしては、N 2 ,NH 3あるいはN 22等が例示される。 The nitriding agent gas used as a mixture, N 2, NH 3 or N 2 H 2 and the like.
【0033】 [0033]
金属配線4は、スパッタリング法、CVD法あるいは電解めっき法等で形成することができる。 Metal wire 4 can be formed by a sputtering method, CVD method or electroless plating method. いずれの方法によっても、層間絶縁膜2上にも形成された余分の配線材料をCMP (Chemical Mechanical Polishing)法により除去し、その表面は平坦に形成される。 By any of the methods, the excess wiring material formed also is removed by CMP (Chemical Mechanical Polishing) on ​​the interlayer insulating film 2, the surface is flat.
【0034】 [0034]
さて、窒化シリコン系絶縁膜5は2層で構成されており、これらはSi 34の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜5aと、この下層窒化シリコン系絶縁膜5aよりNリッチな上層窒化シリコン系絶縁膜5bとから構成される。 Now, a silicon nitride insulation film 5 is composed of two layers, these are the Si-rich lower silicon nitride insulation film 5a from the stoichiometric composition of Si 3 N 4, from the lower silicon nitride insulation film 5a N consists of a rich upper silicon nitride insulation film 5b. 上層窒化シリコン系絶縁膜5bは、表面に向けて漸次Nリッチとなる傾斜組成であってもよい。 Upper silicon nitride insulation film 5b may be a gradual gradient composition comprising a N-rich toward the surface. 窒化シリコン系絶縁膜5は、本発明方法により製造されたものである。 Silicon nitride insulation film 5 are those prepared by the method of the present invention.
【0035】 [0035]
下層窒化シリコン系絶縁膜5aの膜厚は10nm以上であることが望ましい。 The film thickness of the silicon underlying nitride insulation film 5a is desirably 10nm or more. 10nm未満の膜厚では、上層窒化シリコン系絶縁膜5bを形成する際に金属配線4が窒化し、両者の密着性が低下する虞がある。 The film thickness of less than 10 nm, the metal wire 4 is nitrided in forming the silicon layer nitride insulation film 5b, both adhesiveness may be lowered. 窒化シリコン系絶縁膜5の全厚は、30nm以上150nm以下が望ましく、50nm以上100nm以下がさらに望ましい。 The total thickness of the silicon nitride insulation film 5 is desirably 30nm or 150nm or less, more desirably 50nm or 100nm or less. 30nmに満たないと、金属配線4中の金属の拡散を防止する効果が乏しい。 If less than 30 nm, is poor effect of preventing diffusion of metal of the metal wire 4. 特にCuは拡散しやすく、金属配線4に採用する場合には、その拡散を確実に抑制する必要がある。 Particularly Cu is likely to diffuse, when adopting the metal wiring 4, the diffusion is necessary reliably suppress. 逆に150nmを超えると、配線間容量の増大を招き、デバイス特性を劣化させる。 Exceeds 150nm Conversely, causes an increase of the wiring capacitance deteriorates the device characteristics.
【0036】 [0036]
窒化シリコン系絶縁膜5の形成方法は、低温度で形成できるプラズマCVD法、スパッタリング法等の気相成長法が採用される。 Method of forming a silicon nitride insulating film 5, a plasma CVD method can be formed at a low temperature, vapor deposition method is employed. スパッタリング法は、窒化シリコンをターゲットとする方法の他、シリコンをターゲットとし、ArにN 2やNH 3を添加した反応性スパッタリング法が採用される。 Sputtering method, other methods of silicon nitride as a target, a silicon as a target, a reactive sputtering method with the addition of N 2 and NH 3 in Ar is employed. このとき、N 2やNH 3の添加量を制御することにより、窒化シリコン系絶縁膜5の組成を制御することができる。 At this time, by controlling the amount of N 2 and NH 3, it is possible to control the composition of the silicon nitride insulation film 5.
【0037】 [0037]
窒化シリコン系絶縁膜5は、プラズマCVD法によっても形成できる。 Silicon nitride insulation film 5 can be formed by a plasma CVD method. プラズマ発生源として、1×10 10 /cm 3程度以上の電子密度が得られる高密度プラズマ発生源を有するプラズマCVD装置の使用が特に好ましい。 As the plasma generating source, the use of a plasma CVD apparatus with a high density plasma source electron density of not less than about 1 × 10 10 / cm 3 is obtained are particularly preferred. 高密度プラズマCVD装置は、1×10 -3 Torr程度の高真空度でのプラズマ生成が可能であり、ターボ分子ポンプの到達真空度(1×10 -6 Torr程度)との整合性がよい。 High-density plasma CVD apparatus, 1 × 10 -3 Torr about plasma generation in high vacuum are possible, it is consistent with the ultimate vacuum of the turbo molecular pump (about 1 × 10 -6 Torr). これら高密度プラズマCVD装置としては、ECR (Electron Cyclotron Resonance) プラズマCVD装置、ICP (Inductively Coupled Plasma) CVD装置、ヘリコン波プラズマCVD装置等が例示される。 These high-density plasma CVD apparatus, ECR (Electron Cyclotron Resonance) plasma CVD apparatus, ICP (Inductively Coupled Plasma) CVD apparatus, helicon wave plasma CVD apparatus and the like. さらにプラズマ生成用の電源と、基板バイアス印加用の電源を独立に制御しうるプラズマCVD装置の使用が望ましい。 Further a power source for plasma generation, use of a plasma CVD apparatus capable of independently controlling the power supply for the substrate bias is desirable. これにより、同一の成膜チャンバ内で逆スパッタリングを施すことができる。 Thus, it can be subjected to reverse sputtering in the same deposition chamber.
【0038】 [0038]
プラズマCVD装置として、通常の平行平板型プラズマCVD装置を用いることもできる。 As the plasma CVD apparatus, it is also possible to use a conventional parallel plate type plasma CVD apparatus. 平行平板型プラズマCVD装置は、1×10 -2 Torr程度の真空度でのプラズマ生成であるので、成膜チャンバを高純度窒素等の残留酸素が少ない不活性ガスでパージ後に真空引きを行い、100ppb以下の酸素濃度としてから窒化シリコン系絶縁膜を成膜することが望ましい。 Parallel plate type plasma CVD apparatus, 1 because × 10 is the plasma generation in -2 Torr vacuum of about performs vacuuming after purging the deposition chamber at residual oxygen is less inert gas such as high purity nitrogen, it is desirable to deposit the silicon nitride insulation film after the following oxygen concentration 100 ppb.
【0039】 [0039]
下層窒化シリコン系絶縁膜5aを形成するに先立ち、金属配線4表面に形成される酸化膜(不図示)を逆スパッタリングにより除去することが望ましい。 Prior to forming the silicon underlying nitride insulation film 5a, it is desirable to remove by reverse sputtering an oxide film (not shown) formed on the metal wiring 4 surface. 逆スパッタリングは、He,Ar,Xe,KrあるいはNe等の希ガスが用いられる。 Reverse sputtering is, He, Ar, Xe, rare gas such as Kr or Ne is used. これら希ガスにH 2あるいはSiH 4等の還元性ガスを添加してもよい。 A reducing gas such as H 2 or SiH 4 to these rare gases may be added.
逆スパッタリングは、窒化シリコン系絶縁膜の形成装置の同一成膜チャンバ内で施してもよいが、逆スパッタリング専用の前処理チャンバを設け、ここで施してもよい。 Reverse sputtering may be performed in the same deposition chamber of a forming apparatus of a silicon nitride insulation film, but the reverse sputtering dedicated pretreatment chamber provided may be subjected here. この場合は、前処理チャンバと成膜チャンバとを真空ゲートバルブで連接し、搬送途中での再酸化を防止する。 In this case, the pre-treatment chamber and the deposition chamber and connected with vacuum gate valves, preventing re-oxidation of the way conveyance.
【0040】 [0040]
絶縁膜6は、窒化シリコン系絶縁膜5の膜厚が薄い場合に必要に応じて形成する。 Insulating film 6 is formed as necessary when the thickness of the silicon nitride insulation film 5 is thin. 絶縁膜6の材料は酸化シリコンや、前述した低誘電率絶縁膜が採用される。 Material of the insulating film 6 and silicon oxide, the low dielectric constant insulating film is employed as described above. 酸化シリコンは信頼性に問題はないが誘電率の点で問題がある。 Silicon oxide is not a problem in reliability is a problem in terms of the dielectric constant. 低誘電率絶縁膜はその逆で、信頼性が低下する可能性がある。 Low dielectric constant insulating film in the reverse, there is a possibility that the reliability is lowered.
絶縁膜6を形成する前に、下地の上層窒化シリコン系絶縁膜5b表面を逆スパッタリングしてもよい。 Before forming the insulating film 6 may be reverse sputtering the upper silicon nitride insulation film 5b surface of the base. この際の逆スパッタリングは、絶縁膜6の密着性を向上するために施される。 Reverse sputtering in this case are made to improve the adhesion of the insulating film 6.
【0041】 [0041]
窒化シリコン系絶縁膜5あるいは絶縁膜6上に、必要に応じてさらに層間絶縁膜や上層の金属配線を形成し、最終的にパシベーション膜を形成して半導体装置を完成する。 Silicon nitride on the insulating film 5 or the insulating film 6, further forming an interlayer insulating film and an upper metal wiring as necessary, finally completing the semiconductor device by forming a passivation film.
【0042】 [0042]
【実施例】 【Example】
以下、本発明の電子装置の製造方法につき、高集積度半導体装置の製造方法を例にとり、図2〜図3を参照しつつ実施例によりさらに詳しく説明を加える。 Hereinafter, a method of manufacturing an electronic device of the present invention, a method for manufacturing a highly integrated semiconductor device as an example, adding more fully described by way of example with reference to FIGS. 2-3. ただしこの実施例は単なる例示であり、本発明はこの実施例に限定されるものではない。 However, this embodiment is merely illustrative, the present invention is not limited to this embodiment.
【0043】 [0043]
〔実施例1〕 Example 1
本実施例は、金属配線上の下層窒化シリコン系絶縁膜5aとしてSi 34の化学量論組成よりSiリッチな窒化シリコンを、また上層窒化シリコン系絶縁膜5bとして、この下層窒化シリコン系絶縁膜5aよりNリッチな窒化シリコンを形成した例である。 This embodiment, the Si-rich silicon nitride stoichiometric composition the Si 3 N 4 as a lower silicon nitride insulation film 5a on the metal wiring, and as upper silicon nitride insulation film 5b, the lower silicon nitride insulation it is an example of forming an N-rich silicon nitride than film 5a.
【0044】 [0044]
図2(a): Si等の半導体基体1上に層間絶縁膜2をSiO 2等で形成し、この層間絶縁膜2に、半導体基体1に作り込まれたMOSトランジスタ等所定の素子の不純物拡散層(不図示)に臨む配線溝3を形成した状態を示す。 Figure 2 (a): the interlayer insulating film 2 is formed of SiO 2 or the like on a semiconductor substrate 1 of Si or the like, in the interlayer insulating film 2, the impurity diffusion of the MOS transistor or the like predetermined element manufactured in the semiconductor substrate 1 showing a state of forming a wiring groove 3 facing the layer (not shown).
【0045】 [0045]
層間絶縁膜2はSiH 4とO 2を原料ガスとするCVD法で形成した。 Interlayer insulating film 2 is formed by a CVD method using SiH 4 and O 2 as a source gas.
配線溝3の形成工程は、まず層間絶縁膜2上にフォトレジストをコーティングし、配線溝の開口形状にパタ−ニングしてレジストマスク(不図示)を形成する。 Process of forming the wiring groove 3, coating a photoresist is first on the interlayer insulating film 2, pattern to the shape of the opening of the wiring groove - forming a training to resist mask (not shown). この被エッチング基板を例えばマグネトロンRIE装置に搬入し、つぎのエッチング条件でパタ−ニングした。 Carried the to-be-etched substrate in, for example, a magnetron RIE apparatus, patterns in etching conditions: - the training.
配線溝形成のエッチング条件C 48 14 sccm Etching conditions for forming wiring grooves C 4 F 8 14 sccm
CO 250 sccm CO 250 sccm
Ar 100 sccm Ar 100 sccm
2 2 sccm O 2 2 sccm
圧力 5.3 Pa Pressure 5.3 Pa
RFパワー 1.6 kW RF power 1.6 kW
温度 20 ℃ Temperature 20 ℃
なお配線溝3はコンタクトプラグ用の接続孔の他に、単なる溝配線形成用のものでも、またビアコンタクトプラグ用のものであってもよい。 Note that the wiring groove 3 is other connection holes for the contact plugs may be those for merely trench wiring formation, or may be of a via contact plugs.
配線溝3の形状は、例えばその開口径が0.2μm、深さが1.0μm、アスペクト比は5である。 The shape of the wiring groove 3, for example, the opening diameter of 0.2 [mu] m, is 1.0 .mu.m, the aspect ratio depth of 5.
【0046】 [0046]
図2(b): 図2(a)に示す被処理基体をECRプラズマ処理装置に搬入し、TaNからなるバリアメタルを形成する。 Figure 2 (b): the target substrate shown in FIG. 2 (a) is carried into an ECR plasma processing apparatus, a barrier metal made of TaN.
原料ガスとしてはTaBr 5およびN 2の混合ガスを導入した。 As the raw material gas was a mixed gas of TaBr 5 and N 2. TaBr 5はmp=265℃、bp=348.8℃の常温では固体であるので、加熱気化してプラズマ生成室に導入する。 TaBr 5 is mp = 265 ° C., since at the normal temperature of bp = 348.8 ° C. is solid, then heated and vaporized introduced into the plasma generation chamber.
TaBr 5 2〜10 sccm TaBr 5 2~10 sccm
2 5〜20 sccm N 2 5~20 sccm
2 100〜300 sccm H 2 100~300 sccm
Ar 100〜200 sccm Ar 100~200 sccm
圧力 1〜10 mTorr Pressure 1~10 mTorr
μ波パワー 1〜3 kW μ wave power 1~3 kW
温度 200〜400 ℃ Temperature 200~400 ℃
バリアメタル形成前に、被処理基体表面を逆スパッタリングしてもよい。 Before the barrier metal formation may be reversed sputtering target substrate surface.
【0047】 [0047]
この後、Cuを電解めっき法等により形成し、金属配線4とする。 Thereafter, the Cu is formed by electrolytic plating or the like, a metal wiring 4. 金属配線4は層間絶縁膜2上にも形成される。 Metal wire 4 is also formed on the interlayer insulating film 2. この層間絶縁膜2上の金属配線4は不要である。 Metal wire 4 on the interlayer insulating film 2 is not necessary.
【0048】 [0048]
図2(c): そこで、層間絶縁膜2上の金属配線4を公知のCMP (Chemical Mechanical Polishing)法あるいは全面エッチバック法により除去して平坦化し、配線溝3内に埋め込む。 Figure 2 (c): Then, a metal wiring 4 on the interlayer insulating film 2 is flattened to remove by known CMP (Chemical Mechanical Polishing) method or the total etch-back method, embedded in the wiring groove 3.
【0049】 [0049]
図2(c)に示す被処理基体をECRプラズマCVD装置に搬入し、逆スパッタリングを施す。 The substrate to be processed shown in FIG. 2 (c) is carried into an ECR plasma CVD apparatus, subjected to reverse sputtering. このECRプラズマCVD装置は、ターボ分子ポンプにより到達真空度が1×10 -6 Torr以下が達成できるものである。 The ECR plasma CVD apparatus is that the ultimate vacuum by the turbo molecular pump can be achieved is 1 × 10 -6 Torr or less. この真空度まで真空引きし、この後処理ガス導入および被処理基体を加熱する。 Evacuated to the vacuum degree, heating the aftertreatment gas introduction and the substrate to be processed.
2 200〜500 sccm H 2 200~500 sccm
Ar 100〜300 sccm Ar 100~300 sccm
圧力 1〜10 mTorr Pressure 1~10 mTorr
μ波パワー 1〜3 kW μ wave power 1~3 kW
バイアスパワー 500 W Bias power 500 W
温度 200〜400 ℃ Temperature 200~400 ℃
Arのみによる逆スパッタリングも可能であるが、この場合は還元作用はないので化学反応による自然酸化膜除去、あるいは残留酸素濃度低減効果は期待できず、処理時間は長くなる。 Although reverse sputtering is possible only by Ar, in this case a natural oxide film is removed by a chemical reaction because no reducing action, or the residual oxygen concentration reducing effect can not be expected, the processing time becomes long. 2ガス単体では、プラズマを安定して生成および持続することが困難である。 The H 2 gas alone, it is difficult to generate and persist the plasma stably.
【0050】 [0050]
この逆スパッタリング処理は金属配線4表面の自然酸化膜を除去し、また後工程の下層窒化シリコン系絶縁膜形成時のチャンバ内残留酸素濃度を低減するために施す。 This reverse sputtering process to remove a natural oxide film of the metal wiring 4 surface and subjected to reducing chamber residual oxygen concentration in the lower silicon nitride insulation film formed in a later step. これにより、下層窒化シリコン系絶縁膜の密着性も向上する。 Thus, also improved adhesion of the silicon underlying nitride insulation film. この逆スパッタリング処理は、ECRプラズマCVD装置のように1〜10mTorrの高真空でのプラズマCVDが可能な場合には必ずしも施さなくてもよい。 This reverse sputtering process may not necessarily be subjected to if possible plasma CVD at a high vacuum of 1~10mTorr as ECR plasma CVD apparatus. ただし平行平板型プラズマCVD装置を使用する場合には、施すことが望ましい。 However when using the parallel plate type plasma CVD apparatus, it is desirable to perform.
【0051】 [0051]
図3(d): この後、清浄化された金属配線4上に下層窒化シリコン系絶縁膜5aを10nm形成する。 Figure 3 (d): Then, to 10nm a silicon lower nitride insulation film 5a on the metal wiring 4 that is cleaned.
SiH 4 25〜50 sccm SiH 4 25~50 sccm
2 25〜50 sccm N 2 25~50 sccm
圧力 1〜10 mTorr Pressure 1~10 mTorr
μ波パワー 1〜3 kW μ wave power 1~3 kW
温度 200〜400 ℃ Temperature 200~400 ℃
この成膜条件はSiH 4とN 2の流量比が1であり、Si 34の化学量論組成よりSi量が多い窒化シリコン系絶縁膜が形成される。 The film forming conditions are the flow rate ratio of SiH 4 and N 2 are 1, Si 3 N 4 stoichiometry Si content than the composition is often silicon nitride insulation film is formed. 成膜レートは100nm/min程度であり、膜厚制御は比較的容易である。 The film formation rate was about 100 nm / min, the film thickness control is relatively easy.
【0052】 [0052]
図3(e): 続けて、上層窒化シリコン系絶縁膜5bを連続的に形成する。 Figure 3 (e): Subsequently, to continuously form a silicon layer nitride insulation film 5b.
SiH 4 25〜50 sccm SiH 4 25~50 sccm
2 50〜150 sccm N 2 50~150 sccm
圧力 1〜10 mTorr Pressure 1~10 mTorr
μ波パワー 1〜3 kW μ wave power 1~3 kW
温度 200〜400 ℃ Temperature 200~400 ℃
この成膜条件はSiH 4とN 2の流量比が2以上であり、下地の下層窒化シリコン系絶縁膜5aよりNリッチな、すなわちSi 34の化学量論組成に近い窒化シリコン系絶縁膜が形成される。 The film forming conditions are a flow ratio of SiH 4 and N 2 is 2 or more, N rich than the lower silicon nitride insulation film 5a of the base, i.e., Si 3 N 4 stoichiometry silicon nitride insulation film close to the composition There is formed. 上層窒化シリコン系絶縁膜5bは、70nmの膜厚とした。 Upper silicon nitride insulation film 5b has a thickness of 70 nm. したがって、窒化シリコン系絶縁膜5の全厚は80nmである。 Accordingly, the total thickness of the silicon nitride insulation film 5 is 80 nm.
【0053】 [0053]
窒化剤ガスとしてN 2に換えてNH 3を用いることも可能であるが、NH 3は窒化作用が強いので金属配線4を窒化する虞がある。 While in place of the N 2 as a nitriding agent gas is also possible to use NH 3, NH 3 is a possibility of nitriding the metal wire 4 because nitride action is strong. したがって、下層窒化シリコン系絶縁膜5aの膜厚が薄い場合は窒化剤ガスとしてN 2を用いることが望ましい。 Therefore, when the film thickness of the silicon underlying nitride insulation film 5a is thin it is preferable to use N 2 as a nitriding agent gas.
【0054】 [0054]
この後、同じECRプラズマCVD装置内で上層窒化シリコン系絶縁膜5b表面の逆スパッタリング処理を施す。 Thereafter, subjected to reverse sputtering treatment of the upper silicon nitride insulation film 5b surface in the same ECR plasma CVD apparatus. この逆スパッタリングはArガス単体で施してよい。 The reverse sputtering may be subjected in Ar gas alone. また逆スパッタリングは、窒化シリコン系絶縁膜5上にさらに絶縁膜を形成する際にその密着性を高めるために施す。 The reverse sputtering is performed in order to increase the adhesion when forming a further insulating film on the silicon nitride insulation film 5. 特に、有機系の低誘電率膜や、SOG等を塗布法で形成する際には逆スパッタリングを施すことが望ましい。 In particular, and low dielectric constant organic film, when forming a SOG or the like by a coating method it is desirable to perform reverse sputtering.
この逆スパッタリング処理も、ECRプラズマCVD装置のように1〜10mTorrの高真空でのプラズマCVDが可能な場合には必ずしも施さなくてもよい。 The sputter etching process also, it is not necessarily subjected to the case capable of plasma CVD in a high vacuum 1~10mTorr as ECR plasma CVD apparatus. ただし平行平板型プラズマCVD装置を使用する場合には、施すことが望ましい。 However when using the parallel plate type plasma CVD apparatus, it is desirable to perform.
【0055】 [0055]
図3(f): 窒化シリコン系絶縁膜5上に、必要に応じてさらに絶縁膜6を形成する。 Figure 3 (f): silicon nitride on the insulating film 5, further forming an insulating film 6 as necessary. この絶縁膜6は、窒化シリコン系絶縁膜5の膜厚が薄く、層間絶縁膜としての絶縁耐圧の不足や配線容量が増大する場合には必要である。 The insulating film 6, the film thickness of the silicon nitride insulation film 5 is thin, it is necessary when insufficient or wiring capacitance of the dielectric strength of the interlayer insulating film is increased.
絶縁膜としては、層間絶縁膜2の材料と同じくSiO 2や各種低誘電率膜が採用され、その成膜方法も前述した層間絶縁膜2の成膜方法に準じてよい。 As the insulating film, the material and also SiO 2 and various low dielectric constant film of the interlayer insulating film 2 is employed, the film forming method may also according to the method of forming the interlayer insulating film 2 described above.
【0056】 [0056]
この後の工程は、さらに上層の金属配線構造を形成する場合には、図2(a)に戻って図2(a)〜図3(f)の工程を反復すればよい。 The subsequent steps, in the case of further forming a layer of metal interconnect structure may be repeated to the step of FIG. Returning to FIG. 2 (a) (a) ~ FIG 3 (f). 最終的にファイナルパシベーション膜の形成およびパッド電極の形成等を経て、半導体装置を完成する。 Via formation like the formation and the pad electrode of the finally final passivation film, completing the semiconductor device.
【0057】 [0057]
〔実施例2〕 Example 2
窒化シリコン系絶縁膜5を構成する上層窒化シリコン系絶縁膜5bは、表面に向け漸次Nリッチとなる傾斜組成としてもよい。 Upper silicon nitride insulation film 5b constituting the silicon nitride insulation film 5 may be a gradient composition to be gradually N rich toward the surface. 本実施例ではこの窒化シリコン系絶縁膜5の形成工程のみを、同じ図2〜図3を参照して説明する。 In this embodiment only the step of forming the silicon nitride insulation film 5 will be described with reference to the same FIGS. 2-3.
【0058】 [0058]
図2(a)〜図2(c)に示す金属配線の形成工程からCMP工程までは前実施例1と同様であり重複する説明は省略する。 2 (a) is to 2 from step of forming the metal wiring shown in (c) until the CMP process overlaps is the same as the previous Example 1 description thereof will be omitted.
【0059】 [0059]
図3(d): この後、清浄化された金属配線4上に下層窒化シリコン系絶縁膜5aを10nm形成する。 Figure 3 (d): Then, to 10nm a silicon lower nitride insulation film 5a on the metal wiring 4 that is cleaned.
SiH 4 30 sccm SiH 4 30 sccm
2 30 sccm N 2 30 sccm
圧力 1〜10 mTorr Pressure 1~10 mTorr
μ波パワー 1〜3 kW μ wave power 1~3 kW
温度 200〜400 ℃ Temperature 200~400 ℃
この成膜条件はSiH 4とN 2の流量比が1であり、Si 34の化学量論組成よりSi量が多い窒化シリコン系絶縁膜が形成される。 The film forming conditions are the flow rate ratio of SiH 4 and N 2 are 1, Si 3 N 4 stoichiometry Si content than the composition is often silicon nitride insulation film is formed. 成膜レートは同じく100nm/min程度であり、膜厚制御は比較的容易である。 Deposition rate is also approximately 100 nm / min, the film thickness control is relatively easy.
【0060】 [0060]
図3(e): 続けて、上層窒化シリコン系絶縁膜5bを連続的に形成する。 Figure 3 (e): Subsequently, to continuously form a silicon layer nitride insulation film 5b.
SiH 4 30 sccm SiH 4 30 sccm
2 30→100 sccm N 2 30 → 100 sccm
圧力 1〜10 mTorr Pressure 1~10 mTorr
μ波パワー 1〜3 kW μ wave power 1~3 kW
温度 200〜400 ℃ Temperature 200~400 ℃
この成膜条件は、N 2流量を徐々に高め、最終的にはSiH 4とN 2の流量比を2以上とするものである。 The film forming conditions, gradually increased N 2 flow, ultimately it is an 2, the flow ratio of SiH 4 and N 2. これにより、表面に向けN濃度が漸増し、最表層においてはSi 34の化学量論組成に近い上層窒化シリコン系絶縁膜5bが形成される。 Thus, N concentration toward the surface is gradually increased, upper silicon nitride insulation film 5b close to the stoichiometric composition the Si 3 N 4 in the outermost layer is formed. 上層窒化シリコン系絶縁膜5bは、70nmの膜厚とした。 Upper silicon nitride insulation film 5b has a thickness of 70 nm. したがって、窒化シリコン系絶縁膜5の全厚は80nmである。 Accordingly, the total thickness of the silicon nitride insulation film 5 is 80 nm.
上層窒化シリコン系絶縁膜5bの傾斜組成は、上層窒化シリコン系絶縁膜5bの全厚にわたって傾斜していても、上層窒化シリコン系絶縁膜5bの下方の一部のみであってもよい。 Gradient composition of upper silicon nitride insulation film 5b is be inclined over the entire thickness of the silicon layer nitride insulation film 5b, it may be only a part of the lower upper silicon nitride insulation film 5b.
【0061】 [0061]
上層窒化シリコン系絶縁膜5bを傾斜組成とすることにより、窒化シリコン系絶縁膜5全体としては界面での急峻な組成変動が排除でき、密着性の向上、膜応力の低減等の効果が得られる。 By silicon upper nitride insulation film 5b and graded composition, steep composition variations in the interface as a whole silicon nitride insulation film 5 can be eliminated, improvement in adhesion, the effect of reduction of film stress obtained .
この後の工程は前実施例1に準じてよい。 The subsequent steps may according to the previous Example 1.
【0062】 [0062]
本実施例においても、窒化シリコン系絶縁膜5成膜前後の逆スパッタリング処理は、ECRプラズマCVD装置のように1〜10mTorrの高真空でのプラズマCVDが可能な場合には必ずしも施さなくてもよい。 In this embodiment, the reverse sputtering treatment before and after the insulating film 5 deposited silicon nitride, if capable of plasma CVD in a high vacuum of 1~10mTorr as ECR plasma CVD apparatus is not necessarily subjected . ただし平行平板型プラズマCVD装置を使用する場合には、施すことが望ましい。 However when using the parallel plate type plasma CVD apparatus, it is desirable to perform.
【0063】 [0063]
以上本発明を2例の実施例により説明したが、窒化シリコン系絶縁膜の形成工程はECRプラズマCVD法の他に各種プラズマCVD法や減圧CVD法、あるいは反応性スパッタリング法等を採用することができる。 It is not limited to these embodiments of the second example of the present invention above, but that step of forming the silicon nitride insulation film employing an ECR other various plasma CVD, low pressure CVD plasma CVD method or reactive sputtering method, or the like it can. いずれの方法においても、成膜前および成膜中の気相成長チャンバ内の酸素濃度を、100ppb以下に制御することが望ましい。 In either method, the oxygen concentration in the gas phase growth chamber during pre-deposition and the deposition, it is desirable to control below 100 ppb.
【0064】 [0064]
本発明は、金属配線として易酸化性のCu等を採用した電子装置に特に好適に適用されるが、Al合金や高融点金属、あるいはAg等の金属配線を用いた電子装置に適用しても好結果を納めることができる。 The present invention is particularly suitably applied to an electronic device employing a readily oxidizable such as Cu as a metal wiring may be applied to an electronic device using the Al alloy and a refractory metal or a metal wire such as Ag, it is possible to pay a good result.
【0065】 [0065]
また密着性が問題となる、低誘電率の絶縁膜あるいは層間絶縁膜と窒化シリコン系絶縁膜とを組み合わせた電子装置における適合性に優れる。 The adhesion becomes a problem, excellent compatibility in the electronic device that combines the insulating film or interlayer insulating film and a silicon nitride insulation film having a low dielectric constant. かかる有機高分子材料としては、ポリアリールエーテル、ポリイミド、有機SOG、ベンゾシクロブテン、ポリナフタレン、ポリパラキシリレン、テフロン(商標名)、サイトップ(商標名)等が例示される。 Such organic polymeric materials, polyaryl ether, polyimide, an organic SOG, benzocyclobutene, polynaphthalene, poly-para-xylylene, Teflon (trade name), etc. Cytop (TM) is exemplified. これらはいずれも高集積度の電子装置の絶縁膜として望ましい低誘電率材料である。 These are low-dielectric constant materials desirable as an insulating film of any highly integrated electronic devices.
【0066】 [0066]
本発明の電子装置およびその製造方法は、高集積度の半導体装置の多層配線等に好適に用いられるが、配線間容量や配線抵抗の低減が望まれる、高周波信号処理対応の薄膜磁気ヘッド、磁気抵抗効果型ヘッド、薄膜インダクタ、薄膜コイル、マイクロマシン等の各種電子装置の製造方法に適用できる。 The method of an electronic device and a manufacturing the present invention is suitably used for a multilayer wiring and the like of the high integration of semiconductor devices, reduction of inter-wiring capacitance and wiring resistance is desired, the high-frequency signal processing corresponding thin-film magnetic heads, magnetic resistance effect type head, a thin film inductor, a thin film coil can be applied to the production method of various electronic devices micromachines.
【0067】 [0067]
【発明の効果】 【Effect of the invention】
以上の説明から明らかなように、本発明の電子装置の製造方法によれば、金属配線の不所望の酸化を防止し、配線抵抗の低減および密着性の向上等の効果を奏する。 As apparent from the above description, according to the manufacturing method of the electronic apparatus of the present invention to prevent undesired oxidation of the metal wire, the effect of improvement of reduction and adhesion of the wiring resistance.
【0068】 [0068]
また本発明の電子装置によれば、Cu等易酸化性の金属配線本来の低抵抗性能を有効に実現でき、また密着性が問題となる有機低誘電率絶縁膜と組み合わせることにより、密着性を向上し、信頼性の高い各種電子装置を提供することが可能となる。 According to the electronic apparatus of the present invention, Cu, etc. oxidizable metal wiring inherent low resistance performance can be effectively realized, also by combining the organic low dielectric constant insulating film adhesion becomes a problem, the adhesion improved, it is possible to provide a highly reliable various electronic devices.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の電子装置の一例である、高集積度半導体装置の要部を示す概略断面図である。 1 is an example of an electronic apparatus of the present invention, it is a schematic sectional view showing the main part of a high integrated semiconductor device.
【図2】本発明の電子装置の一例である、高集積度半導体装置の製造工程を示す概略断面図である。 FIG. 2 is an example of an electronic apparatus of the present invention, it is a schematic cross-sectional views showing a manufacturing process of highly integrated semiconductor device.
【図3】本発明の電子装置の一例である、高集積度半導体装置の製造工程を示す概略断面図であり、図2に続く工程を示す。 Figure 3 is an example of an electronic apparatus of the present invention, a schematic cross-sectional views showing a manufacturing process of highly integrated semiconductor device, showing a step subsequent to FIG.
【符号の説明】 DESCRIPTION OF SYMBOLS
1…半導体基体、2…層間絶縁膜、3…配線溝、4…金属配線、5…窒化シリコン系絶縁膜、5a…下層窒化シリコン系絶縁膜、5b…上層窒化シリコン系絶縁膜、6…絶縁膜 1 ... semiconductor substrate, 2 ... interlayer insulation film, 3 ... wiring trench 4 ... metal wiring, 5 ... silicon dielectric film nitride, 5a ... lower silicon nitride-based insulating film, 5b ... upper silicon nitride insulation film, 6 ... insulation film

Claims (16)

  1. 低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を気相成長法により形成する工程を有する電子装置の製造方法であって、 The silicon nitride insulation film on the low dielectric constant insulating film formed in the wiring groove embedded in the metal wiring A method for manufacturing an electronic device having a step of forming by vapor deposition,
    前記金属配線上に接して、Si の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜を形成する工程と、 In contact on the metal interconnection, forming a Si-rich lower silicon nitride insulation film from the stoichiometric composition of Si 3 N 4,
    前記下層窒化シリコン系絶縁膜に接して、該下層窒化シリコン系絶縁膜の組成よりNリッチで化学論組成に近い上層窒化シリコン系絶縁膜を形成する工程を有する 電子装置の製造方法。 The contact with the lower silicon nitride insulation film, method for manufacturing an electronic device having a step of forming an upper silicon nitride insulation film close to the stoichiometric composition with N-rich than the composition of the lower layer silicon nitride insulation film.
  2. 低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を気相成長法により形成する工程を有する電子装置の製造方法であって、 The silicon nitride insulation film on the low dielectric constant insulating film formed in the wiring groove embedded in the metal wiring A method for manufacturing an electronic device having a step of forming by vapor deposition,
    前記金属配線上に接して、Si の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜を形成する工程と、 In contact on the metal interconnection, forming a Si-rich lower silicon nitride insulation film from the stoichiometric composition of Si 3 N 4,
    前記下層窒化シリコン系絶縁膜に接して、該下層窒化シリコン系絶縁膜の組成より、膜表面方向に向け漸次Nリッチとなり、最表層において化学論組成に近くなる上層窒化シリコン系絶縁膜を形成する工程を有する 電子装置の製造方法。 In contact with the lower silicon nitride insulation film, formed from the composition of the lower layer silicon nitride insulation film, becomes gradually N-rich towards the membrane surface direction, the upper silicon nitride insulation film becomes closer to the stoichiometric composition in the outermost layer method of manufacturing an electronic device comprising the step of.
  3. 前記低誘電率絶縁膜を、SiOF、キセロゲル(多孔質シリコン酸化膜)、有機SOG(Spin On Glass)、ポリアリールエーテル、ポリイミド、ポリパラキシリレン、ベンゾシクロブテン、ポリナフタレン、フッ素樹脂のいずれか一つとする請求項1または2記載の電子装置の製造方法。 The low dielectric constant insulating film, SiOF, xerogel (a porous silicon oxide film), an organic SOG (Spin On Glass), polyaryl ethers, polyimides, poly-para-xylylene, benzocyclobutene, poly-naphthalene, either a fluorine resin the method of manufacturing an electronic device according to claim 1 or 2, wherein one.
  4. 前記金属配線が易酸化性金属より形成する請求項1または2記載の電子装置の製造方法。 The method of manufacturing an electronic device according to claim 1 or 2, wherein the metal wiring is formed of easily oxidizable metals.
  5. 前記易酸化性金属をCu、Al−Cu合金、W、Mo、Agまたはこれらとバリアメタルとの積層構造として形成する請求項4記載の電子装置の製造方法。 The easily oxidizable metals Cu, Al-Cu alloy, W, Mo, Ag, or method of claim 4 electronic apparatus according to form a laminated structure of these and the barrier metal.
  6. 前記窒化シリコン系絶縁膜を気相成長法により形成する工程においては、気相成長チャンバ内の酸素濃度を、100ppb以下に制御しつつ形成する請求項1または2記載の電子装置の製造方法。 Wherein in the step of silicon nitride insulating film formed by a vapor deposition method, an oxygen concentration in the gas phase growth chamber, the manufacturing method of an electronic device according to claim 1 or 2 wherein forming while controlling below 100 ppb.
  7. 前記窒化シリコン系絶縁膜を気相成長法により形成する工程に先立ち、前記金属配線表面を、非酸化性減圧雰囲気中で逆スパッタリングする請求項1または2記載の電子装置の製造方法。 Said silicon nitride insulating film prior to the step of forming by vapor deposition, the metal wire surface, a method of manufacturing an electronic device of a non-oxidizing to reverse sputtering in a reduced pressure atmosphere according to claim 1 or 2 wherein.
  8. 前記窒化シリコン系絶縁膜を気相成長法により形成する工程に引き続き、前記窒化シリコン系絶縁膜表面を逆スパッタリングし、 Subsequently the silicon nitride insulation film forming by vapor phase growth method, and reverse sputtering the silicon nitride insulation film surface,
    この後、前記窒化シリコン系絶縁膜上に接してさらに絶縁膜を形成する請求項1または2記載の電子装置の製造方法。 Thereafter, a method of manufacturing an electronic device according to claim 1, wherein forming a further insulating film in contact on the silicon nitride insulation film.
  9. 低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を有する電子装置であって、 On the metal wires embedded in the formed wiring trench in the low dielectric constant insulating film an electronic device having a silicon nitride insulation film,
    前記金属配線上に接する、Si の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜と、 Contact on the metal wiring, and Si-rich lower silicon nitride insulation film from the stoichiometric composition of Si 3 N 4,
    前記下層窒化シリコン系絶縁膜に接する、該下層窒化シリコン系絶縁膜の組成よりNリッチで化学論組成に近い上層窒化シリコン系絶縁膜を有する 電子装置。 The lower silicon nitride in contact with the insulating film, an electronic device having upper silicon nitride insulation film close to the stoichiometric composition with N-rich than the composition of the lower layer silicon nitride insulation film.
  10. 低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を有する電子装置であって、 On the metal wires embedded in the formed wiring trench in the low dielectric constant insulating film an electronic device having a silicon nitride insulation film,
    前記金属配線上に接する、Si の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜と、 Contact on the metal wiring, and Si-rich lower silicon nitride insulation film from the stoichiometric composition of Si 3 N 4,
    前記下層窒化シリコン系絶縁膜に接する、該下層窒化シリコン系絶縁膜の組成より、膜表面方向に向け漸次Nリッチとなり、最表層において化学論組成に近くなる上層窒化シリコン系絶縁膜を有する 電子装置。 In contact with the lower silicon nitride insulation film, than the composition of the lower layer silicon nitride insulation film, becomes gradually N-rich towards the membrane surface direction, electrons having upper silicon nitride insulation film becomes closer to the stoichiometric composition in the outermost layer apparatus.
  11. 前記低誘電率絶縁膜が、SiOF、キセロゲル(多孔質シリコン酸化膜)、有機SOG(Spin On Glass)、ポリアリールエーテル、ポリイミド、ポリパラキシリレン、ベンゾシクロブテン、ポリナフタレン、フッ素樹脂のいずれか一つより成る請求項9または10記載の電子装置。 The low dielectric constant insulating film, SiOF, xerogel (a porous silicon oxide film), an organic SOG (Spin On Glass), polyaryl ethers, polyimides, poly-para-xylylene, benzocyclobutene, poly-naphthalene, either a fluorine resin the electronic device according to claim 9 or 10, wherein comprising than one.
  12. 前記金属配線が易酸化性金属より成る請求項9または10記載の電子装置。 The metal wiring is made of easily oxidizable metals claim 9 or 10 The electronic device according.
  13. 前記易酸化性金属がCu、Al−Cu合金、W、Mo、Agまたはこれらとバリアメタルとの積層構造とされる請求項12記載の電子装置。 The easily oxidizable metal is Cu, Al-Cu alloy, W, Mo, Ag or electronic device according to claim 12 which is a laminated structure of these and the barrier metal.
  14. 前記窒化シリコン系絶縁膜の厚さは、30nm以上150nm以下である請求項9または10記載の電子装置。 The thickness of the silicon nitride insulation film, electronic apparatus according to claim 9 or 10, wherein at 30nm or more 150nm or less.
  15. 前記窒化シリコン系絶縁膜の厚さは、50nm以上100nm以下である請求項9または10記載の電子装置。 The thickness of the silicon nitride insulation film, electronic apparatus according to claim 9 or 10, wherein at 50nm or more 100nm or less.
  16. 前記窒化シリコン系絶縁膜上に接して、さらに絶縁膜を有する請求項9または10記載の電子装置。 In contact on the silicon nitride insulation film, further electronic device according to claim 9 or 10, wherein an insulating film.
JP36114398A 1998-12-18 1998-12-18 Electronic device and manufacturing method thereof Expired - Fee Related JP4200568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36114398A JP4200568B2 (en) 1998-12-18 1998-12-18 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36114398A JP4200568B2 (en) 1998-12-18 1998-12-18 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000183059A true JP2000183059A (en) 2000-06-30
JP4200568B2 true JP4200568B2 (en) 2008-12-24

Family

ID=18472378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36114398A Expired - Fee Related JP4200568B2 (en) 1998-12-18 1998-12-18 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4200568B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017564A (en) 2001-07-04 2003-01-17 Fujitsu Ltd Semiconductor device and method of manufacturing same
JP4489345B2 (en) 2002-12-13 2010-06-23 株式会社ルネサステクノロジ A method of manufacturing a semiconductor device
JP4279195B2 (en) 2004-05-18 2009-06-17 ソニー株式会社 Semiconductor device
JP4731984B2 (en) * 2005-05-10 2011-07-27 株式会社フジクラ Semiconductor device and manufacturing method thereof
JP5787251B2 (en) * 2011-02-28 2015-09-30 住友電工デバイス・イノベーション株式会社 A method of manufacturing a semiconductor device
JP5795970B2 (en) * 2012-03-01 2015-10-14 Nttエレクトロニクス株式会社 Bonding pad electrode forming method
CN103579089B (en) * 2012-07-31 2016-09-28 中芯国际集成电路制造(上海)有限公司 And a method of forming a semiconductor structure
CN103681596B (en) * 2012-09-26 2016-08-31 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and manufacturing method

Also Published As

Publication number Publication date Type
JP2000183059A (en) 2000-06-30 application

Similar Documents

Publication Publication Date Title
US6352921B1 (en) Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
US6919266B2 (en) Copper technology for ULSI metallization
US6136680A (en) Methods to improve copper-fluorinated silica glass interconnects
US6093966A (en) Semiconductor device with a copper barrier layer and formation thereof
US6566283B1 (en) Silane treatment of low dielectric constant materials in semiconductor device manufacturing
US20050110147A1 (en) Method for forming a multi-layer seed layer for improved Cu ECP
US6522013B1 (en) Punch-through via with conformal barrier liner
US20020167089A1 (en) Copper dual damascene interconnect technology
US6605549B2 (en) Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US6159851A (en) Borderless vias with CVD barrier layer
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
US6368967B1 (en) Method to control mechanical stress of copper interconnect line using post-plating copper anneal
US6525428B1 (en) Graded low-k middle-etch stop layer for dual-inlaid patterning
US6656840B2 (en) Method for forming silicon containing layers on a substrate
US7727882B1 (en) Compositionally graded titanium nitride film for diffusion barrier applications
US6737747B2 (en) Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US20050170642A1 (en) Methods for improving metal-to-metal contact in a via, devices made according to the methods, and systems including the same
US20050275941A1 (en) Metal-filled openings for submicron devices and methods of manufacture thereof
US5893752A (en) Process for forming a semiconductor device
US20070020953A1 (en) Method for forming a high density dielectric film by chemical vapor deposition
US7239017B1 (en) Low-k B-doped SiC copper diffusion barrier films
US20070037388A1 (en) Method of forming an insulating capping layer for a copper metallization layer
US6836017B2 (en) Protection of low-k ILD during damascene processing with thin liner
US6974768B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US6794311B2 (en) Method and apparatus for treating low k dielectric layers to reduce diffusion

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Effective date: 20050404

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A621 Written request for application examination

Effective date: 20050804

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A131 Notification of reasons for refusal

Effective date: 20080610

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080718

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20080916

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees