JP4164565B2 - 電力増幅段を備えた回路装置 - Google Patents

Description

本発明は、
信号入力と信号出力との間に配設された順方向利得経路に配置された電力増幅段と、
上記信号出力を上記信号入力に接続し、上記電力増幅段から出力する上記出力信号の一部を抽出する抽出段と、帰還機能段とを備えた帰還経路と、
上記帰還経路から出力する帰還信号を外部からの入力信号と再結合し、その出力が上記電力増幅段の信号入力に結合する再結合段と、
上記順方向利得経路に備えられた第１の利得制御素子であって、総和段の入力に入力が接続され、前記電力増幅段の入力に出力が接続された調整可能な減衰素子を有する第１の利得制御素子と、
上記帰還経路に備えられた第２の利得制御素子と、
前記調整可能な減衰素子および第２の利得制御素子を制御する制御回路とを備えた回路装置であって、
前記順方向利得経路は一定の利得係数を有し、前記総和手段の入力に接続された前記低雑音増幅段を有し、
前記電力増幅段は前記制御回路により供給される利得調整信号用の入力を有しており、
前記制御回路は前記調整可能な減衰素子、および前記第２の利得制御素子と前記電力増幅段の利得をこれらの積が一定となるように制御するものであり、
前記回路装置は、カルテシアンループアーキテクチャを有し、
前記順方向利得経路は、前記再結合手段に接続され、信号の直交成分を増幅する第１及び第２のアップコンバータを有し、
前記低雑音増幅段はそれぞれ前記第１及び第２のアップコンバータに接続された第１および第２の低雑音増幅器を有し、
前記総和段は前記低雑音増幅器の出力に接続され、調整可能な減衰素子の入力に接続されていることを特徴とする回路装置に関する。
本願の請求の範囲第1項で開示された種類の回路装置は、その全開示内容がこれにより特に言及される欧州特許出願０６３８９９４から知られている。この回路装置は、電力増幅段の伝達特性の線形化を達成するものである。利得制御素子の利得係数は、それぞれの積が実質的に一定値を維持するように逆方向に変化させられるので、この回路装置が形成する帰還ループ（順方向利得経路と帰還経路と再結合段とで形成される）もまた、電力増幅段を介して信号入力側で一定の信号レベルで伝達される異なる電力で作動され、これにより最適に設計された信号レベルで作動することができるということがさらに達成される。
本発明は、上述の回路装置を、特に雑音に関してその動作がより改善するように、構成することを目的とする。
本発明によれば、この目的は、順方向利得経路中において、実質的に一定の利得係数を有する低雑音増幅段の前段に備えられた調整可能な減衰素子が第1の利得制御素子を構成することにより達成される。順方向利得経路の下流にある素子における損失は、低雑音増幅段の利得係数により充分に補償される。低雑音増幅段における信号レベルが低雑音のまま増大するので、順方向利得経路のこの部分における信号対雑音比は向上する。
この回路装置をカルテシアンループ（Ｃａｒｔｅｓｉａｎ ｌｏｏｐ）として具体化すると、本発明は特に有益である。ＥＰ０６３８９９４の公報に示されるように、順方向利得経路内で、信号のデカルト成分を増幅するアップコンバータと電力増幅段との間に総和段が挿入される。この総和段で発生する損失は、信号の直交成分を増幅するミクサと総和段との間に、順方向利得経路における低雑音増幅段を構成する低雑音増幅器を挿入するという本発明に従って充分に補償される。これにより、総和段の領域における雑音特性が改善される。
本発明のより具体的な実施形態によれば、制御回路は、第1および第2の利得制御素子の利得係数の積を一定の値に維持するのみならず、電力増幅段の利得係数をこの一定値に維持される積に組み込む。結果として、例えば、温度変化や経年の原因により電力増幅段の利得が変化しても、回路装置の伝送動作が全体としてより安定するように、これを補償することができる。
本発明にかかる回路装置は、送信機器の送信電力増幅器のなかで用いることが好ましい。このような送信器は、通信機器の中で有利に用いることができる。
実施の一形態を単一の図面に示し、以下においてより詳細に説明する。この図面は、ＥＰ０６３８９９４Ａ１に添付した図面の一部を示したものであり、その出願書類からわかる素子については、そこで用いた符号で参照する。本発明による実施形態が用いられる図面の部分のみを示す。順方向利得経路は、信号の直交成分を増幅するアップコンバータであるミクサ４４および４６を備えている。ミクサ４４および４６の出力信号は、本発明に従い、低雑音増幅器４４１．４６１をそれぞれ介して総和段５２に供給され、この総和段により加算的に結合される。総和段５２からは、調整可能な減衰素子５４１を介して合計信号が電力増幅段２８の入力３０に進み、また、この増幅段からは、結合器５６を介して出力３２が一部はアンテナに接続することができる出力２４に進み、また、一部は第２の利得制御素子５８に進む。
調整可能な減衰素子５４１と第２の利得制御素子５８は、制御回路６によりＥＰ０６３８９９４Ａ１で知られた方法で逆方向に変化する。この制御回路６６は、マイクロプロセサを備えることが好ましい。
図面に示された改良された実施形態においては、電力増幅段２８もまた制御回路６６で制御することができる。この制御回路は、減衰素子５４１（第１の利得制御素子）の利得係数と第２の利得制御素子５８の利得係数と電力増幅段２８の利得係数とをその積が実質的に一定になるように変化させる。制御回路は、電力増幅段の利得係数の測定、即ち、出力３２における信号と入力３０における信号の振幅比率の評価をもできることが好ましい。従って、電力増幅段のこのように確定した利得係数の実際値は、２つの利得制御素子の利得係数を設定する基礎として用いることができる。

Claims (5)

1. 信号入力と信号出力との間に配設された順方向利得経路に配置された電力増幅段と、
   上記信号出力を上記信号入力に接続し、上記電力増幅段から出力する上記出力信号の一部を抽出する抽出段と、帰還機能段とを備えた帰還経路と、
   上記帰還経路から出力する帰還信号を外部からの入力信号と再結合し、その出力が上記電力増幅段の信号入力に結合する再結合段と、
   上記順方向利得経路に備えられた第１の利得制御素子であって、総和段の入力に入力が接続され、前記電力増幅段の入力に出力が接続された調整可能な減衰素子を有する第１の利得制御素子と、
   上記帰還経路に備えられた第２の利得制御素子と、
   前記調整可能な減衰素子および第２の利得制御素子を制御する制御回路とを備えた回路装置であって、
   前記順方向利得経路は一定の利得係数を有し、前記総和手段の入力に接続された前記低雑音増幅段を有し、
   前記電力増幅段は前記制御回路により供給される利得調整信号用の入力を有しており、
   前記制御回路は前記調整可能な減衰素子、および前記第２の利得制御素子と前記電力増幅段の利得をこれらの積が一定となるように制御するものであり、
   前記回路装置は、カルテシアンループアーキテクチャを有し、
   前記順方向利得経路は、前記再結合手段に接続され、信号の直交成分を増幅する第１及び第２のアップコンバータを有し、
   前記低雑音増幅段はそれぞれ前記第１及び第２のアップコンバータに接続された第１および第２の低雑音増幅器を有し、
   前記総和段は前記低雑音増幅器の出力に接続され、調整可能な減衰素子の入力に接続されていることを特徴とする回路装置。
2. 前記制御回路は、出力における信号と入力における信号の振幅比率を評価することにより、２つの利得制御素子の利得係数を設定する基礎として用いることができる電力増幅段の利得係数を測定するものであることを特徴とする請求の範囲第１項に記載の回路装置。
3. 請求の範囲第１項または第２項に記載の回路装置を備えたことを特徴とする送信電力増幅器。
4. 請求の範囲第３項に記載の送信電力増幅器を備えたことを特徴とする送信機。
5. 請求の範囲第４項に記載の送信機を備えたことを特徴とする通信装置。

Images