JP4151644B2 - Memory card drive - Google Patents

Memory card drive Download PDF

Info

Publication number
JP4151644B2
JP4151644B2 JP2004343485A JP2004343485A JP4151644B2 JP 4151644 B2 JP4151644 B2 JP 4151644B2 JP 2004343485 A JP2004343485 A JP 2004343485A JP 2004343485 A JP2004343485 A JP 2004343485A JP 4151644 B2 JP4151644 B2 JP 4151644B2
Authority
JP
Japan
Prior art keywords
memory card
address
memory
command
conversion information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004343485A
Other languages
Japanese (ja)
Other versions
JP2006155129A (en
Inventor
健 大塚
成悟 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004343485A priority Critical patent/JP4151644B2/en
Publication of JP2006155129A publication Critical patent/JP2006155129A/en
Application granted granted Critical
Publication of JP4151644B2 publication Critical patent/JP4151644B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、不揮発メモリを内蔵したメモリカードにアクセスするためのメモリカードドライブに関し、特に複数のメモリカードに動画像データ等を書き込むための方式に関する。   The present invention relates to a memory card drive for accessing a memory card having a built-in nonvolatile memory, and more particularly to a method for writing moving image data or the like to a plurality of memory cards.

近年、不揮発性メモリを用いたメモリカードは、音声のみならず、映像信号の記録メディアとしても民生ディジタル機器に拡がりつつある。しかしながら、現在発売されているメモリカードの記録最大容量は1ギガバイト(GB)であり、実効記録レートは2メガバイト(MB)/secである。上記のようなメモリカードに、DV(ディジタルビデオ)の映像信号と音声信号を記録するには、約4MB/secの帯域が必要であり、1GBのメモリカードには約4分程度しか記録することができない。そこで、複数のメモリカードに並行してデータを記録することで、帯域と容量を増加させる方法が提案されている。特許文献1には、外部インタフェイスを有するメモリカードドライブ本体に、複数のメモリカードの装着部を設け、これらの装着部に複数のメモリカードを装着することによって、1枚のメモリカードドライブで大容量の情報を記録可能にする技術が開示されている。   In recent years, memory cards using a non-volatile memory are spreading to consumer digital devices not only as audio but also as video signal recording media. However, the maximum recording capacity of memory cards currently on the market is 1 gigabyte (GB), and the effective recording rate is 2 megabytes (MB) / sec. In order to record DV (digital video) video and audio signals on the memory card as described above, a bandwidth of about 4 MB / sec is required, and only about 4 minutes are recorded on a 1 GB memory card. I can't. Therefore, a method for increasing the bandwidth and capacity by recording data in parallel on a plurality of memory cards has been proposed. In Patent Document 1, a memory card drive main body having an external interface is provided with a plurality of memory card mounting portions, and a plurality of memory cards are mounted on these mounting portions, so that a single memory card drive can be used. A technology for enabling recording of capacity information is disclosed.

一方、メモリカードは年率50%以上で大容量化が進んでいる。しかしながら、不揮発性メモリで構成されるメモリカードでは、書き換え回数が約10万回に制限される。よって、特定の記録ページに書き換えが集中するのを避けるため、メモリカードにアクセスするホスト機器が発行する論理アドレスを、メモリカード内部で物理アドレスに変換して書き換えを行う。つまり、同一の論理アドレスを発行しても、メモリカード上では別の物理アドレスにライトされるような処理が行われる。上記のように、記録する物理アドレスを循環させながら記録していく手法をレベリングという。   On the other hand, the capacity of memory cards is increasing at an annual rate of 50% or more. However, in a memory card composed of a nonvolatile memory, the number of rewrites is limited to about 100,000. Therefore, in order to avoid rewriting concentrated on a specific recording page, the logical address issued by the host device accessing the memory card is converted into a physical address inside the memory card for rewriting. That is, even if the same logical address is issued, processing is performed on the memory card so that it is written to another physical address. As described above, the method of recording while circulating the physical address to be recorded is called leveling.

このように、レベリングを実施しながら記録する場合は、論理アドレスと物理アドレスの変換テーブル(以下、ATテーブルと略す。)を、メモリカード内部の不揮発性メモリに記録していくことが必要になってくる。上記のようなメモリカードの記録ステップは、以下のようになる。
(1) 不揮発性メモリに格納されているATテーブルをリードし、ホスト機器内の揮発性メモリに格納する。
(2) ホスト機器から発行される論理アドレスを、ATテーブルを参照して物理アドレスに変換し、物理アドレスで示される不揮発性メモリの記録ページにデータをライトする。オーバーライトを繰り返す等によりレベリングが必要な場合は、揮発性メモリ上で、ATテーブルを更新する。
(3) 所定のタイミングで揮発性メモリ上のATテーブルを不揮発性メモリに反映する。
Thus, when recording while performing leveling, it is necessary to record a conversion table of logical addresses and physical addresses (hereinafter abbreviated as AT table) in a nonvolatile memory inside the memory card. Come. The recording steps of the memory card as described above are as follows.
(1) Read the AT table stored in the nonvolatile memory and store it in the volatile memory in the host device.
(2) The logical address issued from the host device is converted into a physical address with reference to the AT table, and the data is written to the recording page of the nonvolatile memory indicated by the physical address. When leveling is necessary due to repeated overwriting or the like, the AT table is updated on the volatile memory.
(3) The AT table on the volatile memory is reflected in the nonvolatile memory at a predetermined timing.

メモリカードの大容量化に比例して、このATテーブルも大きくなっていく。例えば、記録ページが512バイト(B)で構成されている1GBのメモリカードの場合、記録ページは約2,000,000個であるが、4GBのメモリカードでは8,000,000個の記録ページになり、記録ページ数に比例してATテーブルも増大していくので、前記の(1)および(3)に要する時間も長くなっていく。なお、前記(1)はATテーブルの初期化に要する時間であり、(3)はATテーブルへのライトに要する時間である。   In proportion to the increase in the capacity of the memory card, this AT table also increases. For example, in the case of a 1 GB memory card having 512 bytes (B) of recording pages, there are about 2,000,000 recording pages, but in the case of a 4 GB memory card, 8,000,000 recording pages. Thus, since the AT table increases in proportion to the number of recorded pages, the time required for the above (1) and (3) also becomes longer. Note that (1) is the time required to initialize the AT table, and (3) is the time required to write to the AT table.

また、特許文献2では、複数個に分割されたATテーブルと、前記ATテーブルを書き込む物理アドレスを示す情報であるATI情報を不揮発性メモリに記録し、ATテーブルの更新が所定回数実施される毎にATI情報を更新することにより、ATテーブルを書き込む物理アドレスを適宜遷移していくことで、同じ物理アドレスに対するATテーブルの書き換え回数の増加を防止している。
特開2002−189992号公報 特開2004−199605号公報
Also, in Patent Document 2, an AT table divided into a plurality of pieces and ATI information that is information indicating a physical address to which the AT table is written are recorded in a nonvolatile memory, and each time an AT table is updated a predetermined number of times. By updating the ATI information at the same time, the physical address to which the AT table is written is changed appropriately, thereby preventing an increase in the number of rewrites of the AT table for the same physical address.
JP 2002-189992 A Japanese Patent Laid-Open No. 2004-199605

従来のメモリカードでは、記録容量の増加に比例して、論理アドレスと物理アドレスの変換テーブル(ATテーブル)が増大していくため、ATテーブルやATI情報の更新が記録レートに与える影響が無視できなくなってくる。この特性に加えて、大容量のメモリカードを複数個使用して並列動作させる従来のメモリカードドライブでは、メモリカード毎にATテーブルやATI情報の更新が発生するために、より一層これらの更新処理が記録レートに与える影響が大きくなるという問題点があった。   In the conventional memory card, the logical address / physical address conversion table (AT table) increases in proportion to the increase in recording capacity, so the influence of the update of the AT table and ATI information on the recording rate can be ignored. It will disappear. In addition to this characteristic, the conventional memory card drive that operates in parallel using a plurality of large-capacity memory cards causes the AT table and ATI information to be updated for each memory card. There is a problem that the influence on the recording rate becomes large.

例えば、ATテーブルの管理を揮発性メモリでおこない、タイマーや書き込み回数等の条件で不揮発性メモリ上のATテーブルを更新するようなメモリカードを並列動作させた場合は、各メモリカードが同一の動作をするとは限らないため、不揮発性メモリ上のATテーブルの更新が同時に行われない可能性が高い。よって、4枚のメモリカードで構成されたメモリカードドライブでは、最悪ATテーブルの更新が別々の時間に発生するため、ATテーブル更新による記録レートの劣化量は4倍になってしまう。   For example, when the AT table is managed in a volatile memory and a memory card that updates the AT table on the nonvolatile memory under conditions such as a timer or the number of times of writing is operated in parallel, each memory card has the same operation. Therefore, there is a high possibility that the AT table in the nonvolatile memory is not updated at the same time. Therefore, in a memory card drive composed of four memory cards, the worst AT table is updated at different times, so the amount of degradation of the recording rate due to the AT table update is quadrupled.

また、従来のメモリカードドライブでは、電源の瞬断または予期せぬメモリカードの取り外し等においても書き込まれたデータを保証するために、ATテーブルの更新をデータの書き込み毎におこない、ATテーブルを書き込む物理アドレスを示すATI情報を不揮発性メモリに記録し、ATテーブルの更新が所定回数実施されるとATI情報を更新することにより、ATテーブルを書き込む物理アドレスを適宜遷移していく手法がとられている。しかしながらこの方法では、ATI情報の更新によって一時的に書き込みに遅延が発生する。このため、メモリカードを並列動作させた場合は、各メモリカードのATテーブルの更新回数が同一とは限らないため、各メモリカードのATI情報の更新が非同期で発生する。ゆえに、4枚のメモリカードで構成されたメモリカードドライブでは、最悪ATI情報の更新が別々の時間に発生しATI情報の更新による書き込みの遅延は4倍になってしまう。   Also, in the conventional memory card drive, the AT table is updated every time data is written in order to guarantee the written data even when the power is interrupted or the memory card is unexpectedly removed, and the AT table is written. A method is adopted in which ATI information indicating a physical address is recorded in a non-volatile memory, and when the AT table is updated a predetermined number of times, the ATI information is updated to appropriately change the physical address to which the AT table is written. Yes. However, in this method, the writing is temporarily delayed due to the update of the ATI information. For this reason, when the memory cards are operated in parallel, the number of updates of the AT table of each memory card is not always the same, so the update of the ATI information of each memory card occurs asynchronously. Therefore, in the memory card drive constituted by four memory cards, the worst ATI information is updated at different times, and the write delay due to the update of the ATI information is quadrupled.

このような問題点に鑑み本発明の目的は、複数枚のメモリカードで構成され、メモリカードを並列動作させて高速化したメモリカードドライブにおいて、ATテーブルまたはATテーブルを管理するATI情報の更新による記録レートの劣化を最小限に抑えるメモリカードドライブ及びメモリカードシステムを提供することである。   In view of such problems, an object of the present invention is to update an AT table or an ATI information for managing an AT table in a memory card drive that is composed of a plurality of memory cards and is accelerated by operating the memory cards in parallel. To provide a memory card drive and a memory card system that minimize deterioration of a recording rate.

上記課題を解決するため、本発明のメモリカードドライブは、外部インタフェイス手段と、複数枚のメモリカードと、前記外部インタフェイス手段からのコマンドに基づいて、前記複数のメモリカードの各々にアドレス変換情報更新コマンドを同時に発行する制御手段を備え、前記複数のメモリカードの各々は、記録すべきデータと共に、前記メモリカードに発行された前記データの記録先の論理アドレスと前記メモリカードが内蔵する不揮発性メモリの物理アドレスの対応関係を示すアドレス変換情報と前記アドレス変換情報の記録先アドレスとを前記不揮発性メモリに保持し、前記アドレス変換情報更新コマンドが発行されると、前記アドレス変換情報の記録先アドレスの更新を行い、前記制御手段は、前記アドレス変換情報更新コマンド発行以後の前記複数のメモリカードの各々への書き込みデータ量を計数し、前記書き込みデータ量の最大値が所定量に到達すると、前記アドレス変換情報更新コマンドを前記複数のメモリカードの各々に同時に発行することを特徴としている。 In order to solve the above problems, the memory card drive according to the present invention converts an address to each of the plurality of memory cards based on an external interface means, a plurality of memory cards, and a command from the external interface means. and a control means for issuing an information update commands simultaneously, each of the plurality of memory cards, as well as data to be recorded, the memory card is built with the logical address of the recording destination of the data issued to the memory card When the address translation information indicating a correspondence relationship with the physical address of the nonvolatile memory and the recording destination address of the address translation information are held in the nonvolatile memory and the address translation information update command is issued, the address translation information The recording destination address is updated, and the control means updates the address conversion information update code. Counting the write data amount to each of the plurality of memory cards command issued after, the maximum value of the write data amount reaches a predetermined amount, at the same time the address translation information update command to each of the plurality of memory cards It is characterized by issuing.

上記の構成により、各メモリカードのアドレス変換情報更新を同期化することができるので、書き込み転送レートの劣化を最小限にすることが可能である。   With the above configuration, the address conversion information update of each memory card can be synchronized, so that the deterioration of the write transfer rate can be minimized.

また、メモリカードの制御手段は、メモリカードを認識する初期化工程において、前記アドレス変換情報更新コマンドを搭載された全てのメモリカードに発行し、以後ホスト機器が本メモリカードに発行する書き込みコマンドを、各メモリカードへの書き込みコマンドの発行回数を均一になるように制限すれば、各メモリカードのアドレス変換情報更新を同期化することができるので書き込み転送レートの劣化を最小限にすることができる。   In addition, the memory card control means issues an address conversion information update command to all the installed memory cards in an initialization process for recognizing the memory card, and then issues a write command that the host device issues to the memory card. If the number of times of issuing the write command to each memory card is limited to be uniform, the address conversion information update of each memory card can be synchronized, so that the deterioration of the write transfer rate can be minimized. .

さらに、アドレス変換情報更新コマンド発行以後の各メモリカードの書き込みコマンド発行回数を計数し、前記書き込みコマンド発行回数の最大値が所定回数に到達すると、前記アドレス変換情報更新コマンドを搭載された全てのメモリカードに発行すれば、ホスト機器のコマンドに制限を与えることなく、各メモリカードのアドレス変換情報更新を同期化することができるので書き込み転送レートの劣化を最小限にすることができる。   Further, the number of write commands issued for each memory card after issuing the address translation information update command is counted, and when the maximum value of the number of write command issuance reaches a predetermined number, all the memories on which the address translation information update command is mounted If issued to the card, it is possible to synchronize the address conversion information update of each memory card without limiting the command of the host device, so that the deterioration of the write transfer rate can be minimized.

以下、本発明に係るメモリカードドライブの実施形態について説明する。先ず始めに、本発明に係るメモリカードドライブの実施行為のうち、使用行為についての形態を説明する。図1は、本発明に係るメモリカードドライブの、使用行為についての形態を示す図である。図1において、本発明に係るメモリカードドライブの使用形態は、ホスト機器1、メモリカードドライブ2により形成される映像信号の記録再生装置において、映像信号をメモリカードドライブ内部のメモリカード(5a,5b,5c,5d)に記録するという用途に供される。   Embodiments of a memory card drive according to the present invention will be described below. First, among the implementation actions of the memory card drive according to the present invention, the mode of use action will be described. FIG. 1 is a diagram showing a form of usage of a memory card drive according to the present invention. In FIG. 1, the memory card drive according to the present invention is used in a video signal recording / reproducing apparatus formed by a host device 1 and a memory card drive 2, and the video signal is sent to a memory card (5a, 5b) inside the memory card drive. , 5c, 5d).

同図において、1aは映像信号の入出力手段である。1bは信号処理手段で、映像信号入出力手段1aを介して送受信する映像信号の圧縮および伸長を行う。1cはドライブ制御手段で、メモリカードドライブ2を制御し、また、メモリカードドライブ2に対するデータの読み書きを行う。一方、メモリカードドライブ2は、外部インタフェイス手段3、メモリカードに対する制御手段としてのメモリカードコントローラ4及びメモリカード5a,b,c,dを有する。外部インタフェイス手段3は、ホスト機器1からのコマンドを受け付け、また、ホスト機器とのデータの入出力を行う。メモリカードコントローラ4は、ホスト機器からのコマンドに基づいて各メモリカードを制御し、また、各メモリカードに対するデータの読み書きを行う。記録再生装置の用途では、デジタルビデオテープ(DV)並みの映像品質、音声品質が要求される。かかる品質の実現には、25Mbpsの帯域が確保されねばならず、本記録再生装置には、かかる帯域確保のために4枚のメモリカード5a,b,c,dを並列動作させる。   In the figure, reference numeral 1a denotes a video signal input / output means. A signal processing unit 1b compresses and decompresses a video signal transmitted and received via the video signal input / output unit 1a. Reference numeral 1c denotes a drive control means for controlling the memory card drive 2 and reading / writing data from / to the memory card drive 2. On the other hand, the memory card drive 2 includes an external interface unit 3, a memory card controller 4 as a control unit for the memory card, and memory cards 5a, b, c, and d. The external interface unit 3 receives commands from the host device 1 and inputs / outputs data to / from the host device. The memory card controller 4 controls each memory card based on a command from the host device, and reads / writes data from / to each memory card. In the use of a recording / reproducing apparatus, video quality and audio quality equivalent to those of a digital video tape (DV) are required. In order to realize such quality, a bandwidth of 25 Mbps must be ensured, and this recording / reproducing apparatus operates four memory cards 5a, b, c, and d in parallel to ensure such bandwidth.

メモリカードの並列動作については、ストライピングにてなされる。ストライピングとは、書き込むべきデータを記録ブロック単位に分割して複数の記録媒体に並列に書き込むことである。本実施の形態においては、連装されているメモリカードは4枚なので、書き込むべきデータはブロック単位毎に4分割される。例えば、書き込むべきセクタ番号において、(セクタ番号)%4(%は剰余を示す)をメモリカード番号として(メモリカード0、メモリカード1、メモリカード2、メモリカード3)、各々のメモリカードにデータを書き込んでいく。読み出し時は、(セクタ番号)%4をメモリカード番号として、当該メモリカードからデータを読み出す。   The parallel operation of memory cards is done by striping. Striping is to divide data to be written into recording blocks and write them in parallel on a plurality of recording media. In this embodiment, since four memory cards are connected in series, the data to be written is divided into four for each block. For example, in a sector number to be written, (sector number)% 4 (% indicates a remainder) is used as a memory card number (memory card 0, memory card 1, memory card 2, memory card 3), and data is stored in each memory card. Will be written. At the time of reading, data is read from the memory card with (sector number)% 4 as the memory card number.

かかるストライピングにより、メモリカード5a,b,c,dは1つの仮想ドライブを構成することになる。かかるストライピングでは、書き込むべきセクタ数が分割数以上であれば(つまり分割数が4なら4ブロック以上)、書き込み効率は高くなり、3以下であれば書き込み効率は低下することになる。以上が、メモリカードドライブの実施形態の一例である。   By such striping, the memory cards 5a, b, c, d constitute one virtual drive. In such striping, if the number of sectors to be written is equal to or greater than the number of divisions (that is, 4 blocks or more if the number of divisions is 4), the write efficiency increases, and if it is 3 or less, the write efficiency decreases. The above is an example of an embodiment of a memory card drive.

次に、メモリカードの書き込み動作について説明する。書き込み時には、メモリカードコントローラ4は、ホスト機器1によりデータの記録先として指定された論理アドレスを各メモリカードに内蔵された不揮発性メモリの論理アドレスにアドレス変換し、メモリカードに対する書き込み命令とともに、各メモリカードの書き込み先頭の論理アドレスをアサートし、書き込みデータを順次各メモリカードに転送していく。   Next, the writing operation of the memory card will be described. At the time of writing, the memory card controller 4 converts the logical address designated as the data recording destination by the host device 1 into the logical address of the nonvolatile memory built in each memory card, The logical address at the beginning of writing in the memory card is asserted, and write data is sequentially transferred to each memory card.

次に、メモリカードの内部動作について図5を参照しながら説明する。図5はメモリカード内部のアドレスマップを示している。メモリカードに内蔵された不揮発性メモリは、管理領域101とデータ領域102によって構成される。データ領域102はホスト機器1から読み書きされるデータを格納する領域であり、例えば1024ブロック毎に4つの領域(データ領域0〜データ領域3)に分割される。管理領域101は、後述するアドレス変換テーブル等の管理情報を格納する領域であり、アドレス変換情報としてのアドレス変換テーブル(以下、ATテーブルと略す)とアドレス変換テーブルの記録先アドレスとしてのインデックス(以下、ATI情報と略す)とが記録されている。メモリカードコントローラ4は、ATテーブル及びATIテーブルを用いてアドレス変換を行う。   Next, the internal operation of the memory card will be described with reference to FIG. FIG. 5 shows an address map inside the memory card. The nonvolatile memory built in the memory card is composed of a management area 101 and a data area 102. The data area 102 is an area for storing data read / written from the host device 1, and is divided into, for example, four areas (data area 0 to data area 3) every 1024 blocks. The management area 101 is an area for storing management information such as an address conversion table to be described later, an address conversion table (hereinafter abbreviated as AT table) as address conversion information and an index (hereinafter referred to as a recording destination address) of the address conversion table. Are abbreviated as ATI information). The memory card controller 4 performs address conversion using the AT table and the ATI table.

ここでATテーブル及びATI情報について、簡単に説明する。メモリの論理アドレスと物理アドレスの管理はATI情報と、複数のATテーブル群によって行われる。各ATテーブルには、所定の範囲における論理アドレスと物理アドレスの対応関係を示す変換テーブルが記載されている。ATI情報には、各ATテーブルが記録されている物理アドレスが格納されている。例えば、論理アドレス0にアクセスする場合、まずATI情報をリードし、論理アドレス0に対応する物理アドレス変換テーブルが格納されているATテーブルが存在する位置情報を得、その後ATテーブルを読み出し実際に論理アドレス0に対応する物理アドレス情報を得るようにする。   Here, the AT table and ATI information will be briefly described. The logical address and physical address of the memory are managed by ATI information and a plurality of AT table groups. Each AT table describes a conversion table indicating the correspondence between logical addresses and physical addresses in a predetermined range. The ATI information stores a physical address where each AT table is recorded. For example, when accessing the logical address 0, first, ATI information is read to obtain position information where the AT table storing the physical address conversion table corresponding to the logical address 0 is obtained, and then the AT table is read to actually perform the logical operation. The physical address information corresponding to address 0 is obtained.

ATテーブル104は上記データ領域0〜3を夫々管理するためにAT0〜AT3から構成される。AT0〜AT3が管理するエントリ数はブロック数と一致し、各論理アドレスに対応する物理アドレスとアロケーションフラグを持つ。アロケーションフラグとは、当該物理アドレスに有効なデータが割り当てられているか否かを識別するフラグである。
ATI情報103は、AT0〜AT3が記録されている物理アドレスとそのアロケーションフラグを持つ。
The AT table 104 includes AT0 to AT3 to manage the data areas 0 to 3, respectively. The number of entries managed by AT0 to AT3 matches the number of blocks, and has a physical address and an allocation flag corresponding to each logical address. The allocation flag is a flag for identifying whether valid data is allocated to the physical address.
The ATI information 103 has a physical address in which AT0 to AT3 are recorded and its allocation flag.

以上のように構成されたメモリカードの書き込み動作について説明する。例えば、ホスト機器から論理アドレス0の書き込みが指定されると、ATI情報103を読み出し、ATテーブル104の格納されている物理アドレス情報を得る。論理アドレス0〜論理アドレス1023はデータ領域0に書き込まれるので、論理アドレス0に対応するアドレス変換テーブルはAT0に格納されていることがわかる。そこで次に、AT0を読み出し、データ領域0に対応するアドレス変換テーブルを得る。論理アドレス0に対応するアロケーションフラグが未アロケートの場合は、当該論理アドレスに対応するデータ領域0の物理ブロックにデータを書き込み、アロケーションフラグをアロケートする。また、論理アドレス0に対応するアロケーションフラグがアロケートされている場合は、論理アドレス0〜1023に対応する全物理ブロックから、未アロケートの物理アドレス番号をサーチし(例えば物理アドレス10番)、物理アドレス番号10に対応する領域0の物理ブロックにデータを書き込む。さらに、AT0の論理アドレス0に対応する物理アドレス番号を更新し(物理アドレス0を物理アドレス10に更新)、データ領域0において既にアロケートされていた論理アドレス0に対応する物理ブロックを消去する。このような処理をおこなうことでレベリングの機能が実現できる。以上が、メモリカードの書き込みの基本動作であり、オーバーライトの際はATテーブルの更新とデータの書き込みが発生する。   A write operation of the memory card configured as described above will be described. For example, when writing of the logical address 0 is designated from the host device, the ATI information 103 is read and the physical address information stored in the AT table 104 is obtained. Since logical address 0 to logical address 1023 are written in data area 0, it can be seen that the address conversion table corresponding to logical address 0 is stored in AT0. Therefore, next, AT0 is read, and an address conversion table corresponding to the data area 0 is obtained. When the allocation flag corresponding to the logical address 0 is not allocated, data is written to the physical block of the data area 0 corresponding to the logical address, and the allocation flag is allocated. If the allocation flag corresponding to the logical address 0 is allocated, the physical address number not allocated is searched from all the physical blocks corresponding to the logical addresses 0 to 1023 (for example, the physical address 10), and the physical address Data is written to the physical block in area 0 corresponding to number 10. Further, the physical address number corresponding to the logical address 0 of AT0 is updated (the physical address 0 is updated to the physical address 10), and the physical block corresponding to the logical address 0 already allocated in the data area 0 is erased. By performing such processing, a leveling function can be realized. The above is the basic operation of writing to the memory card. At the time of overwriting, updating of the AT table and writing of data occur.

しかしながら、不揮発性メモリは書き換え回数に制限があるメモリであり、データ容量の増大に従い、ATテーブルの書き換え回数が無視できなくなる。例えば、1GBのカードに対して1MB単位でデータを書き込んだ場合、1GBのカード全てに書き込むのに要するATテーブルの書き換え回数は1000回であるのに対して、4GBのカードの場合は4000回になる。したがってこの方法では、メモリカード内でATテーブルの領域が最初に寿命を迎え、それによりメモリカード自体が使用不能になってしまう。そこで、ATテーブルの書き換えが所定回数発生するごとに、ATテーブルの格納されている物理アドレスを示すATI情報を更新してATテーブルの格納位置を変更していくことによって、ATテーブルの記録領域に対する書き換え回数の増加を抑制する。   However, the nonvolatile memory is a memory with a limited number of rewrites, and the number of rewrites of the AT table cannot be ignored as the data capacity increases. For example, when data is written in units of 1 MB to a 1 GB card, the number of rewrites of the AT table required to write to all 1 GB cards is 1000 times, whereas in the case of 4 GB cards, it is 4000 times. Become. Therefore, in this method, the area of the AT table first reaches the end of its life in the memory card, thereby making the memory card itself unusable. Therefore, every time the AT table is rewritten a predetermined number of times, the ATI information indicating the physical address stored in the AT table is updated to change the storage position of the AT table. Reduces the number of rewrites.

以上のアルゴリズムによると、1回の書き込みコマンドで、
(a)データの書き込みとATテーブルの更新
(b)データの書き込みとATテーブルの更新、及びATI情報の更新
のいずれかが発生する。例えば、ATテーブルの更新が20回発生する毎にATI情報を更新する場合は、1/20の割合でATテーブルのみの更新と比較してATI情報更新の分だけ遅延が発生する。本発明のメモリカードは、上記(b)、すなわちATI情報更新のタイミングを外部から制御可能なアドレス変換情報更新コマンドを有する。前記アドレス変換情報更新コマンドがメモリカードコントローラ4から発行されると、各メモリカードのATI情報が同時に強制的に更新される。
According to the above algorithm, with one write command,
(A) Data write and AT table update (b) Data write, AT table update, and ATI information update occur. For example, when the ATI information is updated every time the AT table is updated 20 times, a delay corresponding to the update of the ATI information occurs at a rate of 1/20 compared to the update of the AT table alone. The memory card of the present invention has the above-described (b), that is, an address conversion information update command capable of controlling the timing of ATI information update from the outside. When the address conversion information update command is issued from the memory card controller 4, the ATI information of each memory card is forcibly updated simultaneously.

図2は本発明のメモリカードドライブ2の内部構成図であり、同図では、図1におけるメモリカードコントローラ4の内部を詳細に示す。同図の4aはコマンド解析・変換手段で、外部インタフェイス手段3を介して発行されたコマンドを解析してメモリカード用のコマンドに変換する。4bはライトコマンド数計測手段で、メモリカード(5a〜5d)に発行されたライトコマンド数(書き込みコマンド発行回数)を計数する。4cは発行ライトコマンド数比較手段で、ライトコマンド数計測手段4bで計数された各メモリカードに発行されたライトコマンド数の最大値を予め設定された数と比較する。アドレス変換情報更新コマンド発行手段4dは、発行ライトコマンド数比較手段4cの比較結果に従って、アドレス変換情報更新コマンドを、搭載された全てのメモリカード(5a〜5d)に同時に発行する。アドレス変換情報更新コマンドが発行されると、各メモリカードのATI情報が同時に強制的に更新され、その結果、ATテーブルを格納する物理アドレスが変更される。また、これと同時に、ライトコマンド数計測手段4bで計数しているライトコマンド数は各々0にリセットされる。   FIG. 2 is a diagram showing the internal configuration of the memory card drive 2 of the present invention. In FIG. 2, the inside of the memory card controller 4 in FIG. 1 is shown in detail. 4a in the figure is command analysis / conversion means for analyzing a command issued via the external interface means 3 and converting it into a command for a memory card. 4b is a write command number measuring means for counting the number of write commands issued to the memory cards (5a to 5d) (number of write command issuances). 4c is an issued write command number comparing means for comparing the maximum value of the number of write commands issued to each memory card counted by the write command number measuring means 4b with a preset number. The address translation information update command issuing means 4d issues an address translation information update command simultaneously to all the mounted memory cards (5a to 5d) according to the comparison result of the issued write command number comparison means 4c. When the address conversion information update command is issued, the ATI information of each memory card is forcibly updated at the same time, and as a result, the physical address for storing the AT table is changed. At the same time, the number of write commands counted by the write command number measuring means 4b is reset to zero.

上記の構成を有するメモリカードドライブの動作について、以下説明する。メモリカードドライブ2に電源が供給されると、メモリカードコントローラ4は各メモリカード(5a〜5d)の認識をするとともにメモリカードの初期化を行い、各メモリカードにアドレス変換情報更新コマンドを発行すると共に、各メモリカードのライトコマンド数を初期状態に遷移させる。すなわち、ライトコマンド数計測手段4bが各々0にリセットされる。上記初期化工程終了後、ホスト機器1はメモリカードドライブ2に対してデータの書き込み・読み出しを行う。外部インタフェイス手段3を介してメモリカードコントローラ4に発行されたコマンドは、コマンド解析・変換手段4aにより、コマンドを解析後、メモリカード毎のコマンドに変換される。本実施の形態では、(セクタ番号)%4をメモリカード番号に対応させ、(セクタ番号)/4をメモリカードの論理アドレスとしている。例えば、ホスト機器1からの発行コマンドがセクタ番号0から連続する6セクタのライトであれば、各メモリカードに以下のような書き込みコマンドに変換される。
セクタ番号0とセクタ番号4への書き込み → メモリカード0の論理アドレス0からの連続2セクタの書き込み
セクタ番号1とセクタ番号5の書き込み → メモリカード1の論理アドレス0からの連続2セクタの書き込み
セクタ番号2の書き込み → メモリカード2の論理アドレス0への書き込み
セクタ番号3の書き込み → メモリカード3の論理アドレス0への書き込み
次にホスト機器1がセクタ番号6から連続2セクタの書き込みを発行すれば、各メモリカードへのコマンドは、
セクタ番号6の書き込み → メモリカード2の論理アドレス1への書き込み
セクタ番号7の書き込み → メモリカード3の論理アドレス1への書き込み
となり、メモリカード0とメモリカード1にはコマンドは発行されない。
The operation of the memory card drive having the above configuration will be described below. When power is supplied to the memory card drive 2, the memory card controller 4 recognizes each memory card (5a to 5d), initializes the memory card, and issues an address conversion information update command to each memory card. At the same time, the number of write commands for each memory card is shifted to the initial state. That is, each of the write command number measuring means 4b is reset to 0. After the initialization process, the host device 1 writes / reads data to / from the memory card drive 2. The command issued to the memory card controller 4 via the external interface means 3 is converted into a command for each memory card after the command is analyzed by the command analysis / conversion means 4a. In the present embodiment, (sector number)% 4 is associated with the memory card number, and (sector number) / 4 is the logical address of the memory card. For example, if the issuance command from the host device 1 is a six-sector write starting from sector number 0, it is converted into the following write command for each memory card.
Writing to sector number 0 and sector number 4 → Writing two consecutive sectors from logical address 0 of memory card 0 Writing sector number 1 and sector number 5 → Writing two consecutive sectors from logical address 0 of memory card 1 Write of number 2 → Write to logical address 0 of memory card 2 Write of sector number 3 → Write to logical address 0 of memory card 3 Next, if host device 1 issues continuous sector write from sector number 6 The command to each memory card is
Writing sector number 6 → Writing to logical address 1 of memory card 2 Writing sector number 7 → Writing to logical address 1 of memory card 3, and no command is issued to memory card 0 and memory card 1.

さらにホスト機器1がセクタ番号11への書き込みを発行すれば、各メモリカードへのコマンドは、メモリカード3の論理アドレス2への書き込みとなる。   Further, if the host device 1 issues a write to the sector number 11, the command to each memory card is a write to the logical address 2 of the memory card 3.

ホスト機器1から上記3個のコマンドが発行された場合、ライトコマンド数計測手段4bは、
メモリカード0へのライトコマンド数 = 1、
メモリカード1へのライトコマンド数 = 1、
メモリカード2へのライトコマンド数 = 2、
メモリカード3へのライトコマンド数 = 3、
と計測する。
When the above three commands are issued from the host device 1, the write command number measuring means 4b
Number of write commands to memory card 0 = 1,
Number of write commands to memory card 1 = 1,
Number of write commands to memory card 2 = 2,
Number of write commands to memory card 3 = 3,
And measure.

上記各メモリカードへのライトコマンド数は発行ライトコマンド数比較手段4cに入力され、ここで最大値が求められる。上記のように現在の最大値は3であり、メモリカードのATI情報の更新周期を20回とすると、3<20となり、アドレス変換情報更新コマンドは発行されない。この後書き込みを繰り返すことにより前記最大値が20に到達すれば、アドレス変換情報更新コマンド発行手段4dによって、アドレス変換情報更新コマンドが搭載された全てのメモリカード(5a〜5d)に対して発行される。アドレス変換情報更新コマンドが発行されると、ライトコマンド数は各々0にリセットされる。   The number of write commands to each memory card is input to the issued write command number comparison means 4c, where the maximum value is obtained. As described above, the current maximum value is 3, and if the update period of the ATI information of the memory card is 20, 3 <20, and the address translation information update command is not issued. Thereafter, when the maximum value reaches 20 by repeating writing, it is issued to all the memory cards (5a to 5d) on which the address translation information update command is mounted by the address translation information update command issuing means 4d. The When an address translation information update command is issued, the number of write commands is reset to zero.

図3は、ホスト機器が上記3個のコマンドを発行後に、セクタ0から連続4セクタのライトコマンドを20回発行した場合のタイミング図である。同図(a)はアドレス変換情報更新コマンドの発行タイミング、同図(b)はホスト機器1が発行する書き込みコマンドのタイミングで、W18、W19,W20,W21,W22,W23は夫々18回目、19回目、20回目、21回目、22回目、23回目の書き込みコマンドの発行タイミングであることを示す。同図(c)はメモリカード0の書き込みに要するタイミングであり、図中の符号はメモリカード0に発行されたライトコマンド数を示し、上述のようにライトコマンド数計測手段4bに記憶されている。このライトコマンド数は、アドレス変換情報更新コマンドが発行されると0にリセットされ、メモリカードに書き込みコマンドが発行される毎に+1される。同図(d)はメモリカード1の書き込みに要するタイミングであり、図中の符号は同図(c)と同様に付している。同図(e)はメモリカード2の書き込みに要するタイミングであり、図中の符号は同図(c)と同様に付している。同図(f)はメモリカード3の書き込みに要するタイミングであり、図中の符号は同図(c)と同様に付している。   FIG. 3 is a timing chart when the host device issues 20 consecutive 4 sector write commands from sector 0 after issuing the above three commands. (A) is the timing of issuing the address translation information update command, (b) is the timing of the write command issued by the host device 1, and W18, W19, W20, W21, W22, and W23 are the 18th and 19th, respectively. This indicates that the write command is issued at the 20th, 21st, 22nd, and 23rd times. FIG. 4C shows the timing required for writing to the memory card 0. The reference numeral in the drawing indicates the number of write commands issued to the memory card 0 and is stored in the write command number measuring means 4b as described above. . The number of write commands is reset to 0 when an address conversion information update command is issued, and is incremented by 1 every time a write command is issued to the memory card. FIG. 4D shows the timing required for writing to the memory card 1, and the reference numerals in the figure are given in the same manner as in FIG. FIG. 4E shows the timing required for writing to the memory card 2, and the reference numerals in the figure are given in the same manner as in FIG. FIG. 8F shows the timing required for writing to the memory card 3, and the reference numerals in the figure are given in the same manner as in FIG.

本タイミング図に示すように、20回目の書き込みにおいてメモリカード3へのライトコマンド数が最初に20回に到達し、メモリカードへのライトコマンド数の最大値が20になると、アドレス変換情報更新コマンドが発行される。その結果、次回(21回目)の書き込みにおいて、ATI情報の更新が全てのメモリカード同時に実施されるため、4つのメモリカードすべてにおいて書き込みに遅延が発生する。しかしながら、この遅延は同時に発生するために、ATI情報の更新にかかる書き込み遅延による書き込みレートの劣化を最小限にすることができる。   As shown in this timing diagram, when the number of write commands to the memory card 3 first reaches 20 times in the 20th write, and the maximum value of the number of write commands to the memory card reaches 20, the address conversion information update command Is issued. As a result, in the next (21st) writing, the ATI information is updated at the same time for all the memory cards, so that writing delay occurs in all four memory cards. However, since this delay occurs at the same time, it is possible to minimize the deterioration of the write rate due to the write delay for updating the ATI information.

図4は、アドレス変換情報更新コマンドを発行しない場合のタイミング図であり、同図の(a)〜(f)は図3と同一要素のタイミングを示す。同図では、ATI情報の更新を示す(c)〜(f)の1の符号を付された書き込みが4枚のメモリカードで同時には行われない。例えば21回目の書き込みにおいては、メモリカード3で遅延が発生するため、他の3つのメモリカードでは書き込みが完了した後で待ち時間が発生している。このため、図3と比較してATI情報の書き込みによる遅延の影響が大きい。転送レートで計算すると、通常の書き込みに要する時間をt、ATI情報の更新を伴う書き込みに要する時間を2tとすると、図3では20回の書き込みに21tを要するのに対して、図4では23tを要することになる。最悪の場合はメモリカード0とメモリカード1のATI情報の更新タイミングも異なるので24tの時間を要することになり、それと比較すると、本実施の形態によれば約14%(24t/21t=1.14)転送レートを改善することができる。   FIG. 4 is a timing chart when no address translation information update command is issued, and (a) to (f) in FIG. 4 show timings of the same elements as those in FIG. In the figure, writing with the reference numerals 1 to (f) indicating the update of the ATI information is not performed simultaneously on the four memory cards. For example, in the 21st writing, a delay occurs in the memory card 3, and a waiting time occurs after the writing is completed in the other three memory cards. For this reason, the influence of the delay due to the writing of ATI information is larger than that in FIG. When calculating with the transfer rate, if the time required for normal writing is t, and the time required for writing with the update of ATI information is 2t, 21t is required for 20 writes in FIG. 3, whereas 23t in FIG. Will be required. In the worst case, the update timing of the ATI information of the memory card 0 and the memory card 1 is also different, so that 24 t is required. Compared with this, according to the present embodiment, about 14% (24 t / 21 t = 1. 14) The transfer rate can be improved.

以上説明したように、本実施の形態で示した構成により、各メモリカードのアドレス変換情報更新を同期化することができるので、書き込み転送レートを改善することができる。   As described above, the configuration shown in the present embodiment can synchronize the address conversion information update of each memory card, so that the write transfer rate can be improved.

なお、本実施の形態のメモリカードは書き込みコマンドの発行回数が20回に到達するとアドレス変換情報を更新する場合について説明したが、更新の周期は20回に限らないことはいうまでもない。   In the memory card according to the present embodiment, the case where the address conversion information is updated when the number of times of issuing the write command reaches 20 has been described. Needless to say, the update cycle is not limited to 20 times.

また、論理アドレスと物理アドレスの変換テーブル(ATテーブル)は、書き込みコマンドが実施されると、不揮発性メモリのATテーブルを更新するようなメモリカードを例にとって説明したが、電源投入後にATテーブルを揮発性メモリに展開し、所定のタイミングで揮発性メモリに展開されたATテーブルを不揮発性メモリに書き戻して反映するようなメモリカードであってもよい。この場合は、ATテーブルを不揮発性メモリに反映するタイミングの決定はメモリカードへの書き込みコマンド発行回数に基づくとは限らない。   The logical address / physical address conversion table (AT table) has been described with an example of a memory card that updates the AT table of the nonvolatile memory when a write command is executed. The memory card may be a memory card that is developed in a volatile memory and the AT table developed in the volatile memory at a predetermined timing is written back to the nonvolatile memory and reflected. In this case, the determination of the timing for reflecting the AT table in the nonvolatile memory is not necessarily based on the number of write commands issued to the memory card.

例えば、不揮発性メモリに、ATテーブルの差分情報のみを書き込んで、前記差分データが所定量に到達すると、ATテーブルを更新するようなメモリカードであれば、ATテーブルの更新タイミングは書き込みデータ量によって管理される。よって、メモリカードコントローラで、各メモリカードに書き込んだデータ量を管理し、データ量が所定数に到達すると、全てのメモリカードに同時にアドレス変換情報更新コマンドを発行してもよい。   For example, if the memory card is such that only the AT table difference information is written in the nonvolatile memory and the AT data is updated when the difference data reaches a predetermined amount, the AT table update timing depends on the write data amount. Managed. Therefore, the memory card controller may manage the amount of data written to each memory card, and when the amount of data reaches a predetermined number, the address conversion information update command may be issued simultaneously to all the memory cards.

さらに、本実施の形態では各メモリカードへのライトコマンド数をメモリカードコントローラが管理するようにしたが、各メモリカードが管理するようにしても同様の効果が得られる。すなわち、メモリカード自体が、アドレス変換情報更新コマンド受信後のライトコマンド数を更新位相(本実施の形態では図3(c)〜(f)に付した符号に相当する)として記憶すると共に、この更新位相を外部に通知する位相検出コマンドを備えるようにし、メモリカードコントローラが、位相検出コマンドにより検出された各メモリカードの更新位相の最大値が所定値(例えば20回)に到達したときに、搭載されたすべてのメモリカードに前記アドレス変換情報更新コマンドを同時発行するようにしてもよい。   Further, in this embodiment, the memory card controller manages the number of write commands to each memory card, but the same effect can be obtained even if each memory card manages. That is, the memory card itself stores the number of write commands after receiving the address conversion information update command as an update phase (corresponding to the reference numerals shown in FIGS. 3C to 3F in this embodiment). A phase detection command for notifying the update phase to the outside is provided, and when the memory card controller reaches a predetermined value (for example, 20 times) when the maximum value of the update phase of each memory card detected by the phase detection command is reached. The address conversion information update command may be issued simultaneously to all mounted memory cards.

本発明に係るメモリカードドライブは、メモリカードへの書き込み時における転送レートを高めることができるため、動画データの記録という用途にメモリカードを用いる場合等に最適である。動画データの記録という用途に適していることから、本発明に係るメモリカードドライブは、映像機器の製造に関連する映像機器産業にて利用される可能性が高い。   Since the memory card drive according to the present invention can increase the transfer rate at the time of writing to the memory card, it is optimal for the case where the memory card is used for recording moving image data. The memory card drive according to the present invention is highly likely to be used in the video equipment industry related to the manufacture of video equipment because it is suitable for use in recording moving image data.

本発明に係るメモリカードドライブの、使用行為についての形態を示す図The figure which shows the form about the usage act of the memory card drive based on this invention メモリカードドライブ2の内部構成を示す図The figure which shows the internal structure of the memory card drive 2 本発明のメモリカードドライブの書き込みにおけるタイミング図Timing diagram in writing of memory card drive of the present invention 従来のメモリカードドライブの書き込みにおけるタイミング図Timing diagram for writing to a conventional memory card drive メモリカード内部のアドレスマップを示す図Figure showing the address map inside the memory card

符号の説明Explanation of symbols

1 ホスト機器
1a 映像信号入出力手段
1b 信号処理手段
1c ドライブ制御手段
2 メモリカードドライブ
3 外部インタフェイス手段
4 メモリカードコントローラ
4a コマンド解析・変換手段
4b ライトコマンド数計測手段
4c 発行ライトコマンド数比較手段
4d アドレス変換情報更新コマンド発行手段
5a〜5d メモリカード
DESCRIPTION OF SYMBOLS 1 Host apparatus 1a Video signal input / output means 1b Signal processing means 1c Drive control means 2 Memory card drive 3 External interface means 4 Memory card controller 4a Command analysis / conversion means 4b Write command number measurement means 4c Issued write command number comparison means 4d Address translation information update command issuing means 5a to 5d Memory card

Claims (2)

ホスト機器とデータの入出力を行う外部インタフェイス手段と、
複数のメモリカードと、
前記外部インタフェイス手段からのコマンドに基づいて前記複数のメモリカードの各々にアドレス変換情報更新コマンドを同時に発行する制御手段とを備え、
前記複数のメモリカードの各々は、記録すべきデータと共に、前記メモリカードに発行された前記データの記録先の論理アドレスと前記メモリカードが内蔵する不揮発性メモリの物理アドレスとの対応関係を示すアドレス変換情報と前記アドレス変換情報の記録先アドレスとを前記不揮発性メモリに保持し、前記アドレス変換情報更新コマンドが発行されると、前記アドレス変換情報の記録先アドレスの更新を行い、
前記制御手段は、前記アドレス変換情報更新コマンド発行以後の前記複数のメモリカードの各々への書き込みデータ量を計数し、前記書き込みデータ量の最大値が所定量に到達すると、前記アドレス変換情報更新コマンドを前記複数のメモリカードの各々に同時に発行するメモリカードドライブ。
An external interface means for inputting / outputting data to / from the host device;
Multiple memory cards,
Based on the command from said external interface means, and control means for issuing an address translation information update command simultaneously to each of the plurality of memory cards,
Each of the plurality of memory cards includes data to be recorded and an address indicating a correspondence relationship between a logical address of a recording destination of the data issued to the memory card and a physical address of a nonvolatile memory built in the memory card The conversion information and the recording destination address of the address conversion information are held in the nonvolatile memory, and when the address conversion information update command is issued, the recording destination address of the address conversion information is updated,
The control means counts the amount of write data to each of the plurality of memory cards after the address conversion information update command is issued, and when the maximum value of the write data amount reaches a predetermined amount, the address conversion information update command A memory card drive for simultaneously issuing the memory card to each of the plurality of memory cards .
ホスト機器とデータの入出力を行う外部インタフェイス手段と、
複数のメモリカードと、
前記外部インタフェイス手段からのコマンドに基づいて前記複数のメモリカードの各々にアドレス変換情報更新コマンドを同時に発行する制御手段とを備え、
前記複数のメモリカードの各々は、記録すべきデータと共に、前記メモリカードに発行された前記データの記録先の論理アドレスと前記メモリカードが内蔵する不揮発性メモリの物理アドレスとの対応関係を示すアドレス変換情報と前記アドレス変換情報の記録先アドレスとを前記不揮発性メモリに保持し、前記アドレス変換情報更新コマンドが発行されると、前記アドレス変換情報の記録先アドレスの更新を行い、
前記制御手段は、位相検出コマンドを前記複数のメモリカードの各々に発行し、
前記複数のメモリカードの各々は、前記アドレス変換情報更新コマンド受信後の書き込みコマンド発行回数を更新位相として記憶し、前記位相検出コマンドが発行されると、前記更新位相を外部に通知し、
前記制御手段は、前記複数のメモリカードの各々から通知された前記更新位相に基づいて前記アドレス変換情報更新コマンドを前記複数のメモリカードに同時発行するメモリカードドライブ。
An external interface means for inputting / outputting data to / from the host device;
Multiple memory cards,
Based on the command from said external interface means, and control means for issuing an address translation information update command simultaneously to each of the plurality of memory cards,
Each of the plurality of memory cards includes data to be recorded and an address indicating a correspondence relationship between a logical address of a recording destination of the data issued to the memory card and a physical address of a nonvolatile memory built in the memory card The conversion information and the recording destination address of the address conversion information are held in the nonvolatile memory, and when the address conversion information update command is issued, the recording destination address of the address conversion information is updated,
The control means issues a phase detection command to each of the plurality of memory cards,
Each of the plurality of memory cards stores the write command issuance count after receiving the address conversion information update command as an update phase, and when the phase detection command is issued, notifies the update phase to the outside,
The control means is a memory card drive that simultaneously issues the address translation information update command to the plurality of memory cards based on the update phase notified from each of the plurality of memory cards .
JP2004343485A 2004-11-29 2004-11-29 Memory card drive Expired - Fee Related JP4151644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004343485A JP4151644B2 (en) 2004-11-29 2004-11-29 Memory card drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004343485A JP4151644B2 (en) 2004-11-29 2004-11-29 Memory card drive

Publications (2)

Publication Number Publication Date
JP2006155129A JP2006155129A (en) 2006-06-15
JP4151644B2 true JP4151644B2 (en) 2008-09-17

Family

ID=36633366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343485A Expired - Fee Related JP4151644B2 (en) 2004-11-29 2004-11-29 Memory card drive

Country Status (1)

Country Link
JP (1) JP4151644B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4997798B2 (en) * 2006-03-15 2012-08-08 ソニー株式会社 Nonvolatile semiconductor memory device and memory system
CN100547566C (en) * 2007-06-28 2009-10-07 忆正存储技术(深圳)有限公司 Control method based on multi-passage flash memory apparatus logic strip
WO2009013877A1 (en) * 2007-07-20 2009-01-29 Panasonic Corporation Memory controller, memory card, and nonvolatile memory system
KR101412524B1 (en) 2008-01-31 2014-06-25 삼성전자주식회사 Memory card system and identification method thereof
JP2012173778A (en) * 2011-02-17 2012-09-10 Sony Corp Management device and management method

Also Published As

Publication number Publication date
JP2006155129A (en) 2006-06-15

Similar Documents

Publication Publication Date Title
JP3825465B2 (en) Memory card and memory card system
JP4511576B2 (en) Memory system
JP4688584B2 (en) Storage device
EP0712067B1 (en) Flash disk card
KR100877448B1 (en) Nonvolatile storage system
US8161225B2 (en) Semiconductor memory card, access device and method
US20080192546A1 (en) Flash EEprom System With Simultaneous Multiple Data Sector Programming and Storage of Physical Block Characteristics in Other Designated Blocks
JP3421581B2 (en) Storage device using nonvolatile semiconductor memory
WO2001008014A1 (en) Recording system, data recording device, memory device, and data recording method
US20100232048A1 (en) Disk storage device
JP4347707B2 (en) Information recording medium formatting method and information recording medium
JP4151644B2 (en) Memory card drive
US7120766B2 (en) Apparatus and method to initialize information disposed in an information storage and retrieval system
JP2010237907A (en) Storage device and recording method
US8447922B2 (en) Memory controller, nonvolatile storage device, accessing device, and nonvolatile storage system
US20110022774A1 (en) Cache memory control method, and information storage device comprising cache memory
CN110427161B (en) Data storage method for serial flash memory
WO2009090692A1 (en) Semiconductor memory device and semiconductor memory system
JP2009282836A (en) Memory card and memory card drive
JP4219299B2 (en) Recording device cache method and data recording apparatus
KR100538338B1 (en) Method for Uniformly Distributing Memory Blocks of Flash Memory and Data Storage Device Using The Method
CN103038753B (en) By the method that the buffering based on daily record writes to the file system based on NAND storage block
JPH11203885A (en) Storage device
TWI389001B (en) File system and file system transforming method
JP5471311B2 (en) Recording device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees