JP4139034B2 - スイッチ入力回路 - Google Patents
スイッチ入力回路 Download PDFInfo
- Publication number
- JP4139034B2 JP4139034B2 JP2000032484A JP2000032484A JP4139034B2 JP 4139034 B2 JP4139034 B2 JP 4139034B2 JP 2000032484 A JP2000032484 A JP 2000032484A JP 2000032484 A JP2000032484 A JP 2000032484A JP 4139034 B2 JP4139034 B2 JP 4139034B2
- Authority
- JP
- Japan
- Prior art keywords
- logic level
- switch
- cpu
- operation switch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bidet-Like Cleaning Device And Other Flush Toilet Accessories (AREA)
- Keying Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチ入力回路に関し、特にＣＰＵ（演算処理装置）で操作スイッチの押下を検出して処理を行うスイッチ入力回路に関するものである。
【０００２】
【従来の技術】
従来、スイッチ入力回路としては、押しボタンスイッチなどの操作スイッチを操作して、利用者が動作を指示入力するものがある。
このような操作スイッチの押下を検出する操作スイッチ検出方法として、所定のプログラムにしたがって制御処理を行うＣＰＵの入力ポートを利用して、操作スイッチの押下有無を検出する方法がある。
【０００３】
この種の操作スイッチ検出方法では、操作スイッチをＣＰＵの入力ポートとロー論理レベル電位（例えば、接地電位）との間に直列接続するとともに、その入力ポートへ高インピーダンスの抵抗素子を介してハイ論理レベル電位（例えば、ＣＰＵの＋電源電位）を印加し、入力ポートへ入力される論理レベル電位で操作スイッチの押下有無を検出するものとなっている。
【０００４】
例えば、操作スイッチが押下されていない状態では、入力ポートとロー論理レベル電位とが短絡されないことから、入力ポートはハイ論理レベル電位となる。また、押下スイッチが押下されている状態では、入力ポートとロー論理レベル電位とが短絡されて、入力ポートはロー論理レベル電位となる。したがって、ＣＰＵでは、入力ポートからハイ論理レベル電位が入力されている場合は、操作スイッチが押下されておらず、ロー論理レベル電位が入力された場合は、操作スイッチが押下されたと判断できる。
【０００５】
【発明が解決しようとする課題】
一般に、スイッチ入力回路では、操作スイッチの短絡故障発生時についても十分考慮する必要がある。
ここで、前述した従来の操作スイッチ検出方法では、操作スイッチが短絡故障した場合、抵抗素子を介してハイ論理レベル電位からロー論理レベル電位へ定常的に電流が流れるため、不具合が発生しているにもかかわらず電力を無駄に消費してしまうという問題点があった。
【０００６】
また、スイッチ入力回路では、商用電源のない場所への設置や電力消費の削減などを目的として電池を動作電源とするものもあり、このように操作スイッチ検出方法を用いている装置自体が電池で動作している場合は、元々少ない電源容量が無駄に消費されてしまい、操作スイッチを修理したにも関わらず、電池が消費されてしまっていて本来の動作を行えない場合も考えられる。
本発明はこのような課題を解決するためのものであり、操作スイッチが短絡故障した場合には電源消費を削減できるスイッチ入力回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】
このような目的を達成するために、本発明は、時間を計時する計時手段を内蔵し、かつ操作スイッチの入力判定処理を行うＣＰＵを備えるスイッチ入力回路であって、操作スイッチの状態を検出するＣＰＵの入力ポートと、この入力ポートと直列に接続された操作スイッチと、この操作スイッチと直列に接続されたＣＰＵの出力ポートとを有するとともに、ＣＰＵの出力ポートを第１の論理レベルに出力して、ＣＰＵの入力ポートへ入力される論理レベルが第１の論理レベルあるいは第１の論理レベルとは逆の第２の論理レベルのいずれかに応じて操作スイッチの押下有無を検出し、操作スイッチの押下が所定の時間以上連続して検出されると、所定のプログラムに応じた制御処理を行う通常動作モードから、制御処理を停止し、さらに操作スイッチによる押下がない論理レベルに対応する電位をＣＰＵ出力ポートから出力する低消費動作モードへ移行するとともに、低消費動作モードへ移行した後に低消費動作モードから通常動作モードへ移行する際には、操作スイッチの押下検出結果に応じて再度低消費動作モードへの移行要否を判断するようにしたものである。
【０００８】
また、所定の割り込み動作で、低消費動作モードから通常動作モードへ移行するようにしたものである。
【００１０】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
図１は本発明の一実施の形態である操作スイッチ検出方法を用いた制御回路のブロック図であり、ここでは電池で動作するＣＰＵ（演算処理装置）で複数の操作スイッチの押下を検出する衛生洗浄装置の制御回路を例に説明する。
同図において、ＣＰＵ１では、電源回路６で電池５から生成された電源ＶCCを動作電源として、振動子７およびコンデンサ７１，７２で発生するクロックに基づき動作し、所定のプログラムに応じた制御処理を行う。
【００１１】
ＣＰＵ１は、ハイ論理レベルまたはロー論理レベルのいずれかの電位で任意の制御信号を出力する出力ポート２１〜２４と、外部からハイ論理レベルまたはロー論理レベルの電位の入力信号を論理データとして取り込む入力ポート１１〜１４を有している。入力ポート１１〜１４および出力ポート２１〜２４は、それぞれ対として用いられており、対をなす入力ポートおよび出力ポート間に操作スイッチ３１〜３４が直列接続されている。
【００１２】
操作スイッチ３１〜３４は、押下時に回路接続端両端を短絡（ショート）し、非押下時に開放（オープン）する。入力ポート１１〜１４には、高抵抗の抵抗素子４１〜４４を介して、常時、ハイ論理レベルの電位ここでは電源ＶCCが印加されている。ここで、例えば出力ポート２１からロー論理レベル（接地電位）の電位を出力すると、対応する入力ポート１１には、操作スイッチ３１の非押下時にハイ論理レベルの電位（ＶCC）が入力され、操作スイッチ３１の押下時にロー論理レベル（接地電位）の電位が入力されるため、操作スイッチ３１の押下状態が論理データとしてＣＰＵ１で検出される。なお、他の操作スイッチ３２〜３４についても同様である。
【００１３】
また、ＣＰＵ１には、入力ポート１５が設けられており、この入力ポート１５と接地電位との間に着座検出スイッチ３５が直列接続されている。入力ポート１５には、高抵抗の抵抗素子４５を介して、常時、ハイ論理レベルの電位ここでは電源ＶCCが印加されている。着座検出スイッチ３５は、利用者が便座に着座した場合にオンし、非着座となった場合にオフするスイッチである。したがって、非着座の場合には入力ポート１５へハイ論理レベルの電位が入力され、非着座の場合にはロー論理レベルの電位が入力されるため、着座検出スイッチ３５の押下状態が論理データとしてＣＰＵ１で検出される。
【００１４】
次に、図２を参照して、本発明の動作を説明する。図２は本発明の動作を示すタイミングチャートであり、ここでは衛生洗浄装置を例として操作スイッチ３１，３２について説明する。
ＣＰＵ１には、動作モードとして、通常動作モードと低消費動作モードとが設けられている。通常動作モードとは、クロックに基づき所定のプログラムにしたがって、順次、制御処理を行う動作モードである。低消費動作モードとは、クロックに基づく制御処理を停止し、外部からの割り込み信号に応じて通常動作モードへ移行する動作モードであり、通常動作モードより消費電力が小さい。
【００１５】
時刻Ｔ1以前の期間では、利用者が着座しておらず、着座検出スイッチ３５がオフとなりＣＰＵ１では非着座が検出されている。これにより、ＣＰＵ１は低消費動作モードで動作している。このとき、各操作スイッチ３１，３２に対応する出力ポート２１，２２からはロー論理レベルの電位が出力されている。また、操作スイッチ３１，３２は非押下状態にあるため、入力ポート１１，１２には、ハイ論理レベルの電位が入力されている。
【００１６】
時刻Ｔ1において、利用者が着座した場合、それが着座検出スイッチ３５がオンする。ＣＰＵ１は入力ポート１５がロー論理レベルの電位へ変化したことを割り込み信号として、低消費動作モードから通常動作モードへ復帰する。
その後、時刻Ｔ2に操作スイッチ３１がオンして入力ポート１１へロー論理レベルの電位が入力された場合、操作スイッチ３１の押下を検出する。ここで、ＣＰＵ１はその入力ポート１１のロー論理レベルの電位が所定の判定期間ｔH以上継続した場合、操作スイッチ３１で短絡故障が発生したと判断し、時刻Ｔ2から判定期間ｔH経過した時刻Ｔ3に、操作スイッチ３１に対応する出力ポート２１からハイ論理レベルの電位を出力する。
【００１７】
これにより、短絡故障と判断された操作スイッチ３１の両端にハイ論理レベルの電位が印加されることになる。したがって、従来のように、操作スイッチが短絡故障した場合、抵抗素子を介してハイ論理レベル電位からロー論理レベル電位へ定常的に電流が流れることがなくなり、操作スイッチの短絡故障という不具合による無駄な電力消費を回避できる。
【００１８】
また、時刻Ｔ3において、操作スイッチ３１で短絡故障が発生したと判断された場合、その後ＣＰＵ１は正常な制御処理を行うことができない。したがって、ＣＰＵ１は出力ポート２１からハイ論理レベルの電位を出力した後、自ら低消費動作モードへ移行する。これにより、短絡故障した操作スイッチ３１での電力消費だけではなく、ＣＰＵ１での無駄な電力消費も削減できる。
【００１９】
操作スイッチの短絡故障により低消費動作モードへ移行した後、ＣＰＵ１は外部からの割り込み信号により、通常動作モードへ復帰する。この割り込み信号としては、各操作スイッチ３１，３２に対応する入力ポート１１，１２への入力信号を用いてもよい。例えば、時刻Ｔ3で低消費動作モードへ移行する際、短絡故障していない操作スイッチ３２の出力ポート２２からは正常時のロー論理レベルの電位を出力しておく。したがって、時刻Ｔ4に操作スイッチ３２が押下された場合、入力ポート１２への入力信号はロー論理レベルの電位へ変化する。
【００２０】
ＣＰＵ１はこれを割り込み信号として通常動作へ復帰する。そして、短絡故障中の操作スイッチ３１に対応する出力ポート２１からロー論理レベルの電位を一時的に出力する。ここで、対応する入力ポート１１へロー論理レベルの電位が入力された場合は、短絡故障が継続していると判断し、前述の時刻Ｔ3と同様に、再度、低消費動作モードへ移行する。
【００２１】
一方、時刻Ｔ5に示すように、出力ポート２１からロー論理レベルの電位を一時的に出力した場合に、入力ポート１１へハイ論理レベルの電位が入力された場合、ＣＰＵ１は短絡故障が復旧して正常に戻ったと判断し、出力ポート２１からのロー論理レベルの電位の出力を継続する。また、短絡故障が復旧して正常動作が可能となったことから、着座検出スイッチ３５により着座状態にある場合は、自己の動作モードを通常動作モードのまま維持する。
その後、時刻Ｔ6に非着座が検出された場合は、非使用状態となったと判断して、低消費動作モードへ移行し消費電力を低減する。
【００２２】
以上で説明した図２では、操作スイッチが２つの場合が例として示されているが、これに限定されるものではない。また、本発明の適用は操作スイッチに限定されるものではなく、例えば着座検出スイッチ３５にも適用できる。すなわち図１では、着座検出スイッチ３５の一方が接地電位に接続されているが、これをＣＰＵ１の出力ポートに接続すればよい。
【００２３】
【発明の効果】
以上説明したように、本発明は、操作スイッチの状態を検出するＣＰＵの入力ポートと、この入力ポートと直列に接続された操作スイッチと、この操作スイッチと直列に接続されたＣＰＵの出力ポートとを有するとともに、ＣＰＵの出力ポートを第１の論理レベルに出力して、ＣＰＵの入力ポートへ入力される論理レベルが第１の論理レベル（例えばロー論理レベル）あるいは第１の論理レベルとは逆の第２の論理レベル（例えばハイ論理レベル）のいずれかに応じて操作スイッチの押下有無を検出し、操作スイッチの押下が所定の時間以上連続して検出されると、所定のプログラムに応じた制御処理を行う通常動作モードから、制御処理を停止し、さらに操作スイッチによる押下がない論理レベルに対応する電位をＣＰＵ出力ポートから出力する低消費動作モードへ移行するとともに、低消費動作モードへ移行した後に低消費動作モードから通常動作モードへ移行する際には、操作スイッチの押下検出結果に応じて再度低消費動作モードへの移行要否を判断するようにしたので、従来のように、操作スイッチが短絡故障した場合、抵抗素子を介してハイ論理レベル電位から第１の論理レベル電位へ定常的に電流が流れることがなくなり、操作スイッチの短絡故障という不具合による無駄な電力消費を回避できる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態によるスイッチ入力回路のブロック図である。
【図２】 本発明の動作を示すタイミングチャートである。
【符号の説明】
１…ＣＰＵ、１１〜１４…入力ポート、２１〜２４…出力ポート、３１〜３４…操作スイッチ、３５…着座検出スイッチ、４１〜４５…抵抗素子、５…電池、６…電源回路、７…振動子、７１，７２…コンデンサ。
【発明の属する技術分野】
本発明は、スイッチ入力回路に関し、特にＣＰＵ（演算処理装置）で操作スイッチの押下を検出して処理を行うスイッチ入力回路に関するものである。
【０００２】
【従来の技術】
従来、スイッチ入力回路としては、押しボタンスイッチなどの操作スイッチを操作して、利用者が動作を指示入力するものがある。
このような操作スイッチの押下を検出する操作スイッチ検出方法として、所定のプログラムにしたがって制御処理を行うＣＰＵの入力ポートを利用して、操作スイッチの押下有無を検出する方法がある。
【０００３】
この種の操作スイッチ検出方法では、操作スイッチをＣＰＵの入力ポートとロー論理レベル電位（例えば、接地電位）との間に直列接続するとともに、その入力ポートへ高インピーダンスの抵抗素子を介してハイ論理レベル電位（例えば、ＣＰＵの＋電源電位）を印加し、入力ポートへ入力される論理レベル電位で操作スイッチの押下有無を検出するものとなっている。
【０００４】
例えば、操作スイッチが押下されていない状態では、入力ポートとロー論理レベル電位とが短絡されないことから、入力ポートはハイ論理レベル電位となる。また、押下スイッチが押下されている状態では、入力ポートとロー論理レベル電位とが短絡されて、入力ポートはロー論理レベル電位となる。したがって、ＣＰＵでは、入力ポートからハイ論理レベル電位が入力されている場合は、操作スイッチが押下されておらず、ロー論理レベル電位が入力された場合は、操作スイッチが押下されたと判断できる。
【０００５】
【発明が解決しようとする課題】
一般に、スイッチ入力回路では、操作スイッチの短絡故障発生時についても十分考慮する必要がある。
ここで、前述した従来の操作スイッチ検出方法では、操作スイッチが短絡故障した場合、抵抗素子を介してハイ論理レベル電位からロー論理レベル電位へ定常的に電流が流れるため、不具合が発生しているにもかかわらず電力を無駄に消費してしまうという問題点があった。
【０００６】
また、スイッチ入力回路では、商用電源のない場所への設置や電力消費の削減などを目的として電池を動作電源とするものもあり、このように操作スイッチ検出方法を用いている装置自体が電池で動作している場合は、元々少ない電源容量が無駄に消費されてしまい、操作スイッチを修理したにも関わらず、電池が消費されてしまっていて本来の動作を行えない場合も考えられる。
本発明はこのような課題を解決するためのものであり、操作スイッチが短絡故障した場合には電源消費を削減できるスイッチ入力回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】
このような目的を達成するために、本発明は、時間を計時する計時手段を内蔵し、かつ操作スイッチの入力判定処理を行うＣＰＵを備えるスイッチ入力回路であって、操作スイッチの状態を検出するＣＰＵの入力ポートと、この入力ポートと直列に接続された操作スイッチと、この操作スイッチと直列に接続されたＣＰＵの出力ポートとを有するとともに、ＣＰＵの出力ポートを第１の論理レベルに出力して、ＣＰＵの入力ポートへ入力される論理レベルが第１の論理レベルあるいは第１の論理レベルとは逆の第２の論理レベルのいずれかに応じて操作スイッチの押下有無を検出し、操作スイッチの押下が所定の時間以上連続して検出されると、所定のプログラムに応じた制御処理を行う通常動作モードから、制御処理を停止し、さらに操作スイッチによる押下がない論理レベルに対応する電位をＣＰＵ出力ポートから出力する低消費動作モードへ移行するとともに、低消費動作モードへ移行した後に低消費動作モードから通常動作モードへ移行する際には、操作スイッチの押下検出結果に応じて再度低消費動作モードへの移行要否を判断するようにしたものである。
【０００８】
また、所定の割り込み動作で、低消費動作モードから通常動作モードへ移行するようにしたものである。
【００１０】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
図１は本発明の一実施の形態である操作スイッチ検出方法を用いた制御回路のブロック図であり、ここでは電池で動作するＣＰＵ（演算処理装置）で複数の操作スイッチの押下を検出する衛生洗浄装置の制御回路を例に説明する。
同図において、ＣＰＵ１では、電源回路６で電池５から生成された電源ＶCCを動作電源として、振動子７およびコンデンサ７１，７２で発生するクロックに基づき動作し、所定のプログラムに応じた制御処理を行う。
【００１１】
ＣＰＵ１は、ハイ論理レベルまたはロー論理レベルのいずれかの電位で任意の制御信号を出力する出力ポート２１〜２４と、外部からハイ論理レベルまたはロー論理レベルの電位の入力信号を論理データとして取り込む入力ポート１１〜１４を有している。入力ポート１１〜１４および出力ポート２１〜２４は、それぞれ対として用いられており、対をなす入力ポートおよび出力ポート間に操作スイッチ３１〜３４が直列接続されている。
【００１２】
操作スイッチ３１〜３４は、押下時に回路接続端両端を短絡（ショート）し、非押下時に開放（オープン）する。入力ポート１１〜１４には、高抵抗の抵抗素子４１〜４４を介して、常時、ハイ論理レベルの電位ここでは電源ＶCCが印加されている。ここで、例えば出力ポート２１からロー論理レベル（接地電位）の電位を出力すると、対応する入力ポート１１には、操作スイッチ３１の非押下時にハイ論理レベルの電位（ＶCC）が入力され、操作スイッチ３１の押下時にロー論理レベル（接地電位）の電位が入力されるため、操作スイッチ３１の押下状態が論理データとしてＣＰＵ１で検出される。なお、他の操作スイッチ３２〜３４についても同様である。
【００１３】
また、ＣＰＵ１には、入力ポート１５が設けられており、この入力ポート１５と接地電位との間に着座検出スイッチ３５が直列接続されている。入力ポート１５には、高抵抗の抵抗素子４５を介して、常時、ハイ論理レベルの電位ここでは電源ＶCCが印加されている。着座検出スイッチ３５は、利用者が便座に着座した場合にオンし、非着座となった場合にオフするスイッチである。したがって、非着座の場合には入力ポート１５へハイ論理レベルの電位が入力され、非着座の場合にはロー論理レベルの電位が入力されるため、着座検出スイッチ３５の押下状態が論理データとしてＣＰＵ１で検出される。
【００１４】
次に、図２を参照して、本発明の動作を説明する。図２は本発明の動作を示すタイミングチャートであり、ここでは衛生洗浄装置を例として操作スイッチ３１，３２について説明する。
ＣＰＵ１には、動作モードとして、通常動作モードと低消費動作モードとが設けられている。通常動作モードとは、クロックに基づき所定のプログラムにしたがって、順次、制御処理を行う動作モードである。低消費動作モードとは、クロックに基づく制御処理を停止し、外部からの割り込み信号に応じて通常動作モードへ移行する動作モードであり、通常動作モードより消費電力が小さい。
【００１５】
時刻Ｔ1以前の期間では、利用者が着座しておらず、着座検出スイッチ３５がオフとなりＣＰＵ１では非着座が検出されている。これにより、ＣＰＵ１は低消費動作モードで動作している。このとき、各操作スイッチ３１，３２に対応する出力ポート２１，２２からはロー論理レベルの電位が出力されている。また、操作スイッチ３１，３２は非押下状態にあるため、入力ポート１１，１２には、ハイ論理レベルの電位が入力されている。
【００１６】
時刻Ｔ1において、利用者が着座した場合、それが着座検出スイッチ３５がオンする。ＣＰＵ１は入力ポート１５がロー論理レベルの電位へ変化したことを割り込み信号として、低消費動作モードから通常動作モードへ復帰する。
その後、時刻Ｔ2に操作スイッチ３１がオンして入力ポート１１へロー論理レベルの電位が入力された場合、操作スイッチ３１の押下を検出する。ここで、ＣＰＵ１はその入力ポート１１のロー論理レベルの電位が所定の判定期間ｔH以上継続した場合、操作スイッチ３１で短絡故障が発生したと判断し、時刻Ｔ2から判定期間ｔH経過した時刻Ｔ3に、操作スイッチ３１に対応する出力ポート２１からハイ論理レベルの電位を出力する。
【００１７】
これにより、短絡故障と判断された操作スイッチ３１の両端にハイ論理レベルの電位が印加されることになる。したがって、従来のように、操作スイッチが短絡故障した場合、抵抗素子を介してハイ論理レベル電位からロー論理レベル電位へ定常的に電流が流れることがなくなり、操作スイッチの短絡故障という不具合による無駄な電力消費を回避できる。
【００１８】
また、時刻Ｔ3において、操作スイッチ３１で短絡故障が発生したと判断された場合、その後ＣＰＵ１は正常な制御処理を行うことができない。したがって、ＣＰＵ１は出力ポート２１からハイ論理レベルの電位を出力した後、自ら低消費動作モードへ移行する。これにより、短絡故障した操作スイッチ３１での電力消費だけではなく、ＣＰＵ１での無駄な電力消費も削減できる。
【００１９】
操作スイッチの短絡故障により低消費動作モードへ移行した後、ＣＰＵ１は外部からの割り込み信号により、通常動作モードへ復帰する。この割り込み信号としては、各操作スイッチ３１，３２に対応する入力ポート１１，１２への入力信号を用いてもよい。例えば、時刻Ｔ3で低消費動作モードへ移行する際、短絡故障していない操作スイッチ３２の出力ポート２２からは正常時のロー論理レベルの電位を出力しておく。したがって、時刻Ｔ4に操作スイッチ３２が押下された場合、入力ポート１２への入力信号はロー論理レベルの電位へ変化する。
【００２０】
ＣＰＵ１はこれを割り込み信号として通常動作へ復帰する。そして、短絡故障中の操作スイッチ３１に対応する出力ポート２１からロー論理レベルの電位を一時的に出力する。ここで、対応する入力ポート１１へロー論理レベルの電位が入力された場合は、短絡故障が継続していると判断し、前述の時刻Ｔ3と同様に、再度、低消費動作モードへ移行する。
【００２１】
一方、時刻Ｔ5に示すように、出力ポート２１からロー論理レベルの電位を一時的に出力した場合に、入力ポート１１へハイ論理レベルの電位が入力された場合、ＣＰＵ１は短絡故障が復旧して正常に戻ったと判断し、出力ポート２１からのロー論理レベルの電位の出力を継続する。また、短絡故障が復旧して正常動作が可能となったことから、着座検出スイッチ３５により着座状態にある場合は、自己の動作モードを通常動作モードのまま維持する。
その後、時刻Ｔ6に非着座が検出された場合は、非使用状態となったと判断して、低消費動作モードへ移行し消費電力を低減する。
【００２２】
以上で説明した図２では、操作スイッチが２つの場合が例として示されているが、これに限定されるものではない。また、本発明の適用は操作スイッチに限定されるものではなく、例えば着座検出スイッチ３５にも適用できる。すなわち図１では、着座検出スイッチ３５の一方が接地電位に接続されているが、これをＣＰＵ１の出力ポートに接続すればよい。
【００２３】
【発明の効果】
以上説明したように、本発明は、操作スイッチの状態を検出するＣＰＵの入力ポートと、この入力ポートと直列に接続された操作スイッチと、この操作スイッチと直列に接続されたＣＰＵの出力ポートとを有するとともに、ＣＰＵの出力ポートを第１の論理レベルに出力して、ＣＰＵの入力ポートへ入力される論理レベルが第１の論理レベル（例えばロー論理レベル）あるいは第１の論理レベルとは逆の第２の論理レベル（例えばハイ論理レベル）のいずれかに応じて操作スイッチの押下有無を検出し、操作スイッチの押下が所定の時間以上連続して検出されると、所定のプログラムに応じた制御処理を行う通常動作モードから、制御処理を停止し、さらに操作スイッチによる押下がない論理レベルに対応する電位をＣＰＵ出力ポートから出力する低消費動作モードへ移行するとともに、低消費動作モードへ移行した後に低消費動作モードから通常動作モードへ移行する際には、操作スイッチの押下検出結果に応じて再度低消費動作モードへの移行要否を判断するようにしたので、従来のように、操作スイッチが短絡故障した場合、抵抗素子を介してハイ論理レベル電位から第１の論理レベル電位へ定常的に電流が流れることがなくなり、操作スイッチの短絡故障という不具合による無駄な電力消費を回避できる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態によるスイッチ入力回路のブロック図である。
【図２】 本発明の動作を示すタイミングチャートである。
【符号の説明】
１…ＣＰＵ、１１〜１４…入力ポート、２１〜２４…出力ポート、３１〜３４…操作スイッチ、３５…着座検出スイッチ、４１〜４５…抵抗素子、５…電池、６…電源回路、７…振動子、７１，７２…コンデンサ。
Claims (2)
- 時間を計時する計時手段を内蔵し、かつ操作スイッチの入力判定処理を行うＣＰＵを備えるスイッチ入力回路であって、
操作スイッチの状態を検出するＣＰＵの入力ポートと、
この入力ポートと直列に接続された前記操作スイッチと、
この操作スイッチと直列に接続されたＣＰＵの出力ポートとを有するとともに、
前記ＣＰＵの出力ポートを第１の論理レベルに出力して、前記ＣＰＵの入力ポートへ入力される論理レベルが前記第１の論理レベルあるいは前記第１の論理レベルとは逆の第２の論理レベルのいずれかに応じて前記操作スイッチの押下有無を検出し、前記操作スイッチの押下が所定の時間以上連続して検出されると、所定のプログラムに応じた制御処理を行う通常動作モードから、前記制御処理を停止し、さらに前記操作スイッチによる押下がない論理レベルに対応する電位を前記ＣＰＵ出力ポートから出力する低消費動作モードへ移行するとともに、低消費動作モードへ移行した後に前記低消費動作モードから前記通常動作モードへ移行する際には、前記操作スイッチの押下検出結果に応じて再度前記低消費動作モードへの移行要否を判断することを特徴とするスイッチ入力回路。 - 請求項１記載のスイッチ入力回路において、
所定の割り込み動作で、前記低消費動作モードから前記通常動作モードへ移行することを特徴とするスイッチ入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000032484A JP4139034B2 (ja) | 2000-02-09 | 2000-02-09 | スイッチ入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000032484A JP4139034B2 (ja) | 2000-02-09 | 2000-02-09 | スイッチ入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001222923A JP2001222923A (ja) | 2001-08-17 |
| JP4139034B2 true JP4139034B2 (ja) | 2008-08-27 |
Family
ID=18557080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000032484A Expired - Fee Related JP4139034B2 (ja) | 2000-02-09 | 2000-02-09 | スイッチ入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4139034B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2480348C2 (ru) * | 2008-12-22 | 2013-04-27 | Тойота Дзидося Кабусики Кайся | Гибридное транспортное средство |
| JP6434851B2 (ja) | 2015-04-13 | 2018-12-05 | アルプス電気株式会社 | 入力装置 |
-
2000
- 2000-02-09 JP JP2000032484A patent/JP4139034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001222923A (ja) | 2001-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102402190A (zh) | 控制装置、电子设备、钟表装置以及控制方法 | |
| JP4701898B2 (ja) | 外部信号検出回路およびリアルタイムクロック | |
| JP4139034B2 (ja) | スイッチ入力回路 | |
| TW591371B (en) | Electronic apparatus and power control method | |
| JP3801247B2 (ja) | 電気装置再起動回路 | |
| JP2008090642A (ja) | キー入力装置 | |
| JP2010140364A (ja) | 処理装置 | |
| JPH07236180A (ja) | 論理装置を活性化するための装置 | |
| JP4240657B2 (ja) | 計数装置及びその駆動方法 | |
| JP3910321B2 (ja) | 突入電流抑制装置及び電源装置 | |
| JP3711849B2 (ja) | マイクロコンピュータ | |
| JP5436976B2 (ja) | 測定装置の電源制御方法および測定装置 | |
| JP2004021747A (ja) | 電源電流監視回路 | |
| JP4629908B2 (ja) | 負荷制御装置 | |
| JP2021027421A (ja) | 情報処理装置、情報処理方法及びプログラム | |
| JP4953161B2 (ja) | 電子装置 | |
| JP2003197083A (ja) | 漏電遮断器用テスタ | |
| JP5909720B2 (ja) | インタフェース装置 | |
| JPH10333923A (ja) | マイクロコンピュータの割込み制御回路 | |
| JP2010256262A (ja) | 半導体集積回路装置 | |
| JP2003303042A (ja) | キースキャン回路 | |
| JPH11145804A (ja) | インターフェイス回路 | |
| JPH021006A (ja) | マイクロコンピュータ | |
| JPH11161629A (ja) | マイクロコンピュータ | |
| JP2000194437A (ja) | クロック二重化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |