JP4129219B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4129219B2 JP4129219B2 JP2003346725A JP2003346725A JP4129219B2 JP 4129219 B2 JP4129219 B2 JP 4129219B2 JP 2003346725 A JP2003346725 A JP 2003346725A JP 2003346725 A JP2003346725 A JP 2003346725A JP 4129219 B2 JP4129219 B2 JP 4129219B2
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- connection terminal
- circuit pattern
- semiconductor device
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 239000000758 substrate Substances 0.000 claims description 43
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 34
- 239000000919 ceramic Substances 0.000 description 24
- 229910000679 solder Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
本発明は、半導体装置に係る発明であって、特に、半導体装置に用いられるケースの構造に関するものである。 The present invention relates to a semiconductor device, and particularly relates to a structure of a case used in the semiconductor device.
従来の半導体パワーモジュールでは、絶縁基板上に回路パターンが形成され、その上に半導体素子が実装されている。さらに、絶縁基板を取り囲むようにケースが形成され、このケースには、外部から半導体素子への入力又は半導体素子から外部への出力のための外部接続用端子が設けられている。外部接続用端子と回路パターンとの間には、アルミワイヤで接合することで電気的に接続している。なお、ケースには樹脂が注入され、ケース内の各構成が封止されている。 In a conventional semiconductor power module, a circuit pattern is formed on an insulating substrate, and a semiconductor element is mounted thereon. Further, a case is formed so as to surround the insulating substrate, and this case is provided with an external connection terminal for input to the semiconductor element from the outside or output from the semiconductor element to the outside. The external connection terminal and the circuit pattern are electrically connected by bonding with an aluminum wire. In addition, resin is inject | poured into the case and each structure in a case is sealed.
特許文献1に示されている従来の半導体パワーモジュールでは、アルミワイヤを介さず外部接続用端子と回路パターンとを直接接続している。ケースにインサート成形された外部接続用端子は、ケース内部の絶縁基板上に形成された回路パターンに接合材を介して接合している。そのため、特許文献1の半導体パワーモジュールは、多数のアルミワイヤをボンディングする必要なしに、大きな電流を流すことができる。
In the conventional semiconductor power module disclosed in
従来の半導体パワーモジュールでは、外部接続用端子と回路パターンとの間をアルミワイヤで接合するので、ワイヤボンディング作業に多くの時間を要するなど組立性に問題があった。また、外部接続用端子に傷や割れなどの不具合がある場合、絶縁基板上の回路パターンと外部接続用端子とを接続するアルミワイヤの接合強度が劣化する問題があった。 In the conventional semiconductor power module, since the external connection terminal and the circuit pattern are joined by the aluminum wire, there is a problem in assemblability because a long time is required for the wire bonding work. Further, when the external connection terminal has a defect such as a scratch or a crack, there is a problem that the bonding strength of the aluminum wire connecting the circuit pattern on the insulating substrate and the external connection terminal deteriorates.
さらに、特許文献1に示されている従来の半導体パワーモジュールでは、接合材を介して外部接続用端子と回路パターンとを接合している。そのため、外部接続用端子と回路パターンとを接合する作業が必要となり、組立作業に多くの時間必要となる問題があった。また、外部接続用端子と回路パターンとの間に接合部分を有することは、この部分で接合不良を生じる可能性があった。
Further, in the conventional semiconductor power module disclosed in
そこで、本発明は、組立が簡単で生産性が向上し、接合不良による信頼性低下が生じない半導体装置を提供することを目的とする。 In view of the above, an object of the present invention is to provide a semiconductor device that is easy to assemble, improves productivity, and does not cause a decrease in reliability due to poor bonding.
本発明に係る解決手段は、絶縁基板と、絶縁基板の表面に形成される回路パターンと、回路パターン上に実装される半導体素子と、絶縁基板及び半導体素子を取り囲む側壁を有するケースと、半導体素子に対して入出力を行い、回路パターンの一部を延在して形成される外部接続用端子とを備え、外部接続用端子は、延在する回路パターンの一部を折り返して形成された2層構造で、且つ外部接続用端子の一部は、ケースの側壁内に配設され、絶縁基板を支持することを特徴とする。 The solution according to the present invention includes an insulating substrate, a circuit pattern formed on the surface of the insulating substrate, a semiconductor element mounted on the circuit pattern, a case having a sidewall surrounding the insulating substrate and the semiconductor element, and a semiconductor element The external connection terminal is formed by extending a part of the circuit pattern , and the external connection terminal is formed by folding back a part of the extended circuit pattern. in the layer structure, and a portion of the external connection terminal is disposed within the side wall of the case, characterized by supporting the insulating substrate.
本発明に記載の半導体装置は、絶縁基板と、絶縁基板の表面に形成される回路パターンと、回路パターン上に実装される半導体素子と、絶縁基板及び半導体素子を取り囲む側壁を有するケースと、半導体素子に対して入出力を行い、回路パターンの一部を延在して形成される外部接続用端子とを備え、外部接続用端子は、延在する回路パターンの一部を折り返して形成された2層構造で、且つ外部接続用端子の一部は、ケースの前記側壁内に配設され、絶縁基板を支持するので、回路パターンと外部接続用端子との間に接合部が存在しないため、組立が簡単で生産性が向上し、接合不良による信頼性低下が生じない効果がある。また、本発明に記載の半導体装置は、回路パターンが形成される面と平行な方向に移動することを規制しているため、絶縁基板をケースに強固に固定することができる効果がある。さらに、本発明に記載の半導体装置は、外部接続用端子の折り曲げ部分が自由に変更できるため、半導体装置のパッケージを容易に縮小化することが可能である効果がある。
A semiconductor device according to the present invention includes an insulating substrate, a circuit pattern formed on the surface of the insulating substrate, a semiconductor element mounted on the circuit pattern, a case having a sidewall surrounding the insulating substrate and the semiconductor element, and a semiconductor And an external connection terminal formed by extending a part of the circuit pattern and performing input / output with respect to the element, and the external connection terminal is formed by folding a part of the extended circuit pattern Since the two-layer structure and a part of the external connection terminal are disposed in the side wall of the case and support the insulating substrate, there is no junction between the circuit pattern and the external connection terminal. Assembling is simple and productivity is improved, and there is an effect that reliability is not lowered due to poor bonding. In addition, since the semiconductor device described in the present invention restricts movement in a direction parallel to the surface on which the circuit pattern is formed, there is an effect that the insulating substrate can be firmly fixed to the case. Further, the semiconductor device according to the present invention has an effect that the package of the semiconductor device can be easily reduced because the bent portion of the external connection terminal can be freely changed.
(実施の形態1)
図1に、本実施の形態に係る半導体装置の一部の断面図を示す。図1では、銅ベース板1上に絶縁基板であるセラミック基板2を半田3で固定している。このセラミック基板2の表面には、銅の回路パターン5が形成されている。図1では、セラミック基板2の上下の表面に回路パターン5が形成されている。この回路パターン5は、半導体装置の種類により様々なパターンが形成される。さらに、回路パターン5上には半導体素子6が実装される。半導体素子6と回路パターン5とは、半田7により接合されている。半導体素子6と回路パターン5との間には、必要に応じてアルミワイヤ8が設けられ、半導体素子6と回路パターン5とを電気的に接続している。
(Embodiment 1)
FIG. 1 is a cross-sectional view of a part of the semiconductor device according to this embodiment. In FIG. 1, a
本実施の形態に係る半導体装置では、回路パターン5の一部を延在して外部接続用端子9を形成する。図1では、セラミック基板2の上側表面に形成された回路パターン5の一部が、左右方向に延在している。この延在する回路パターン5が、外部接続用端子9として用いられる。ここで、延在する回路パターン5とは、セラミック基板2の端部から外側へ延びた回路パターン5の一部をいう。なお、図1では、半導体素子6が実装される側を半導体装置の内側、その反対側を外側とする。
In the semiconductor device according to the present embodiment, a part of the
図2に、外部接続用端子9の一部が折り曲げられた半導体装置の断面図を示す。図2では、外部接続用端子9の一部が、回路パターン5の形成される面に対し略直角に折り曲げられる。なお、外部接続用端子9が折り曲げられる部分は、セラミック基板2の端部から少し外側である。また、折り曲げられた外部接続用端子9は、銅ベース板1の端よりも内側に存在する。
FIG. 2 is a cross-sectional view of a semiconductor device in which a part of the
図3に、本実施の形態に係る半導体装置の断面図を示す。図3では、銅ベース板1を底面として、セラミック基板2及び半導体素子6を取り囲むように側壁を有する例えば樹脂製のケース10が形成されている。このケース10の側壁内には、外部接続用端子9の一部が埋め込まれている。埋め込む方法は、インサート成形であってもアウトサート形成であっても良い。外部接続用端子9の一部をケース10の側壁内に埋め込む(配設する)ことにより、回路パターン5が形成される面と平行な方向に対して、外部接続用端子9がセラミック基板2及び半導体素子6を支持することになる。そのため、セラミック基板2及び半導体素子6は、回路パターン5が形成される面と平行な方向への移動が規制される。図3では、直角に折り曲げられた外部接続用端子9が、セラミック基板2及び半導体素子6を支持し、移動を規制している。
FIG. 3 is a cross-sectional view of the semiconductor device according to the present embodiment. In FIG. 3, for example, a
直角に折り曲げられた外部接続用端子9は、ケース10の上面でさらに折り曲げられ回路パターン5が形成される面と平行になっている。このケース10の上面でさらに折り曲げられた外部接続用端子9の部分が、ケース10から露出し、外部との間で入出力を行う。本実施の形態では、延在する回路パターン5が外部接続用端子9を形成しているので、回路パターン5と外部接続用端子9との間でアルミワイヤ8をボンディングする必要も、接合材で接合する必要もない。なお、本実施の形態では、絶縁特性を向上させるために、ケース9内のセラミック基板2及び半導体素子6上にゲル11が充填され、ケース9の開口部が樹脂12及びフタ13で封止されている。
The
以上のように、本実施の形態に記載の半導体装置では、セラミック基板2とセラミック基板2の表面に形成される回路パターン5と、回路パターン5上に実装される半導体素子6と、セラミック基板2及び半導体素子6を取り囲むケース10側壁を有すると、半導体素子6に対して入出力を行い、回路パターン5の一部を延在して形成される外部接続用端子9とを備え、外部接続用端子9の一部が、ケース10の側壁内に配設され、セラミック基板2を支持するので、回路パターン5が形成される面と平行な方向に移動することを規制し、セラミック基板2をケース9に強固に固定することができる。また、本実施の形態に記載の半導体装置では、回路パターン5と外部接続用端子9との間でアルミワイヤ8による接合がないので、組立が簡単で生産性が向上し、接合不良による信頼性低下が生じない。さらに、外部接続用端子9の折り曲げ部分は自由に変更できるため、半導体装置のパッケージを容易に縮小化することが可能である。
As described above, in the semiconductor device described in the present embodiment, the
(実施の形態2)
図4に、本実施の形態に係る半導体装置の一部の断面図を示す。本実施の形態は、図4に示すように、実施の形態1とほぼ同じ構造である。具体的には、銅ベース板1上に絶縁基板であるセラミック基板2を半田3で固定している。このセラミック基板2の表面には、銅の回路パターン5が形成されている。図4では、セラミック基板2の上下の表面に回路パターン5が形成されている。さらに、回路パターン5上には半導体素子6が実装される。半導体素子6と回路パターン5とは、半田7により接合されている。半導体素子6と回路パターン5との間には、必要に応じてアルミワイヤ8が設けられ、半導体素子6と回路パターン5とを電気的に接続している。
(Embodiment 2)
FIG. 4 is a partial cross-sectional view of the semiconductor device according to this embodiment. As shown in FIG. 4, the present embodiment has substantially the same structure as the first embodiment. Specifically, a
しかし、本実施の形態では、実施の形態1と比べて外部接続用端子9の形状が異なる。実施の形態1では、延在する回路パターン5を単に外部接続用端子9として用いている。本実施の形態では、延在する回路パターン5を折り返して2層構造の外部接続用端子9として用いている。図4では、実施の形態1の場合に比べほぼ2倍に延在した回路パターン5を外側に折り返して外部接続用端子9を形成している。図4でも、半導体素子6が実装される側を半導体装置の内側、その反対側を外側とする。なお、延在する回路パターン5の先端は、折り返すことによりセラミック基板2の近傍に位置している。また、図4でも、外部接続用端子9の一部が、回路パターン5の形成される面に対し略直角に折り曲げられている。
However, in the present embodiment, the shape of the
図5に、本実施の形態に係る半導体装置の断面図を示す。図5では、実施の形態1同様、銅ベース板1を底面として、セラミック基板2及び半導体素子6を取り囲むように側壁を有する例えば樹脂製のケース10が形成されている。このケース10の側壁内には、外部接続用端子9の一部が埋め込まれている。埋め込む方法は、インサート成形であってもアウトサート形成であっても良い。本実施の形態でも、外部接続用端子9の一部をケース10の側壁内に埋め込む(配設する)ことにより、回路パターン5が形成される面と平行な方向に対して、外部接続用端子9がセラミック基板2及び半導体素子6を支持し、移動を規制している。
FIG. 5 shows a cross-sectional view of the semiconductor device according to the present embodiment. In FIG. 5, as in the first embodiment, for example, a
直角に折り曲げられた外部接続用端子9は、ケース10の上面でさらに折り曲げられ回路パターン5が形成される面と平行になっている。このケース10の上面でさらに折り曲げられた外部接続用端子9の部分が、ケース10から露出し、外部との間で入出力を行う。本実施の形態は、実施の形態1と比べて2層構造の外部接続用端子9以外は同じである。そのため、実施の形態1で示した効果は、本実施の形態も全て有している。
The
さらに、本実施の形態に記載の半導体装置は、外部接続用端子9が、延在する回路パターン5の一部を折り返して形成された2層構造であるので、外部接続用端子9が薄板であっても電流容量を増加させることができる。
Further, in the semiconductor device described in this embodiment, since the
(変形例)
上記で説明した本実施の形態では、図4に示すように実施の形態1の場合に比べほぼ2倍に延在した回路パターン5を外側に折り返して外部接続用端子9を形成していた。しかし、本変形例では、図6に示すように実施の形態1の場合に比べほぼ2倍に延在した回路パターン5を内側に折り返して外部接続用端子9を形成している。この点以外に、本実施の形態と本変形例との間に異なる点はない。そのため、図6についての詳細な説明は省略する。なお、図6でも、半導体素子6が実装される側を半導体装置の内側、その反対側を外側とする。
(Modification)
In the present embodiment described above, as shown in FIG. 4, the
図7に、本変形例の形態に係る半導体装置の断面図を示す。図7に示す半導体装置は、図5に示す半導体装置と比べて延在する回路パターン5を内側に折り返している点以外は同じである。そのため、図7についての詳細な説明は省略する。本変形例では、本実施の形態で示した効果を全て含む。
FIG. 7 is a cross-sectional view of a semiconductor device according to this modification. The semiconductor device shown in FIG. 7 is the same as the semiconductor device shown in FIG. 5 except that the extending
さらに、本変形例に記載の半導体装置は、延在する回路パターン5の一部が半導体素子6側に折り返されるので、延在する回路パターン5を外側に折り返す場合に比べ、外部接続用端子9と銅ベース板1との絶縁距離を大きく取ることができ、半導体装置の絶縁性を向上させることができる。
Further, in the semiconductor device described in the present modification, a part of the extended
(実施の形態3)
図8(a)に、本実施の形態に係る半導体装置の断面図を示す。図8(a)でも、延在する回路パターン5を折り返して2層構造の外部接続用端子9としている。この2層の間に導電性接着剤20が充填され、外部接続用端子9の2層が貼り合わされている。図8(a)に示す半導体装置は、導電性接着剤20で貼り合わされた外部接続用端子9以外、図5に示した半導体装置の断面図と基本的に同じである。そのため、図5に示す半導体装置と同じ符号を付した部分については詳細な説明を省略する。
(Embodiment 3)
FIG. 8A shows a cross-sectional view of the semiconductor device according to the present embodiment. Also in FIG. 8A, the extended
延在する回路パターン5を折り返して2層の外部接続用端子9を形成する場合、折り返しによる復元力が延在する回路パターン5に生じることがある。そのため、折り返した回路パターン5の先端を導電性接着剤などで固着していた。しかし、単に先端を導電性接着剤などで固着するだけでは、折り返しによる復元力により固着部分が外れる場合があり、電流容量が低下する問題があった。そこで、本実施の形態では、外部接続用端子9の2層の間に導電性接着剤20を充填して貼り合わせている。その結果、本実施の形態では、折り返しによる復元力に対しても貼り合わせ部分が外れ難く、電流容量が低下する不具合を回避することができる。
When the extended
本実施の形態では、外部接続用端子9の先端部近傍の1層に充填孔21を設け、この充填孔21から導電性接着剤20を外部接続用端子9の2層の間に充填している。図8(b)に、外部接続用端子9の先端部近傍の平面図を示す。充填孔21は、ほぼ直角に折り曲げられた2層の外部接続用端子9の間と直接繋がる貫通孔として2層のうちの1層(ケース10と反対側の層)に設けられる。図8(b)に示す外部接続用端子9の先端部近傍の1層に充填孔21を設け、この充填孔21から導電性接着剤20を充填することで、外部接続用端子9の2層の間に導電性接着剤20を容易に充填することができ生産性の向上を図れる。なお、図8(b)では、外部からの配線を接続するためのネジ穴22が記載されている。
In this embodiment, a filling
また、本実施の形態では、図8(c)に示すように導電性接着剤溜まり23が外部接続用端子9の基部近傍(セラミック基板2近傍)に設けられている。この導電性接着剤溜まり23は、延在する回路パターン5の折り返し前の先端部分に溝を形成して設けられている。そして、この導電性接着剤溜まり23は、充填孔21から充填し過ぎた導電性接着剤20を溜めることができ、外部接続用端子9外部への導電性接着剤20の流出を防いでいる。流出した導電性接着剤20が回路パターン5やアルミワイヤ8に付着することにより半導体装置の絶縁性が劣化する場合がある。本実施の形態に示した導電性接着剤溜まり23は、この絶縁性の劣化を防ぐことができる。
Further, in the present embodiment, as shown in FIG. 8C, the conductive
以上まとめると、本実施の形態に記載の半導体装置は、外部接続用端子9の2層が、導電性接着剤20で貼り合わされているので、外部接続用端子9の2層を安定して固着することができ、外部接続用端子9の電気容量を増加させることができる。
In summary, in the semiconductor device described in this embodiment, since the two layers of the
また、本実施の形態に記載の半導体装置は、外部接続用端子9の先端部近傍の1層に充填孔21をさらに備え、導電性接着剤21が、充填孔21から外部接続用端子9の2層の間に充填されるので、外部接続用端子9の2層の間に導電性接着剤20を容易に充填することができ生産性の向上を図れる。
In addition, the semiconductor device described in the present embodiment further includes a filling
(実施の形態4)
図9(a)に、本実施の形態に係る半導体装置の一部の断面図を示す。図9(a)でも、延在する回路パターン5を内側に折り返して2層構造の外部接続用端子9としている。本実施の形態では、この2層の間に導電性接着剤20を充填せずに、延在する回路パターン5の折り返し前の先端近傍(折り返し後は外部接続用端子9の基部に位置する)に設けた長孔25に固着材である半田26を充填して2層を固定している。図9(b)に、長孔25を半田26で固定する外部接続用端子9の拡大図を示す。図9(b)では、外部接続用端子9の基部近傍の1層に設けられた長孔25に半田26が充填されている様子が示されている。
(Embodiment 4)
FIG. 9A shows a partial cross-sectional view of the semiconductor device according to this embodiment. Also in FIG. 9A, the extending
図9(a)に示す半導体装置では、長孔25を半田26で固定している以外、図7に示した半導体装置の断面図と基本的に同じである。そのため、図7に示す半導体装置と同じ符号を付した部分については、詳細な説明を省略する。図10に、長孔25を半田26で固定する外部接続用端子9の一部の平面図を示す。図10では、長孔25の形状が外部接続用端子9の幅方向に長い。しかし、本発明では長孔25の形状及び設ける位置については特に制限はない。
The semiconductor device shown in FIG. 9A is basically the same as the cross-sectional view of the semiconductor device shown in FIG. 7 except that the
折り返した回路パターン5の先端を単に半田などで固着しようとすると、半田が流れ回路パターン5やアルミワイヤ8に付着する場合があった。半田が流れ不必要な部分に付着した場合、半導体装置の絶縁性が劣化することもあった。そこで、本実施の形態では、延在する回路パターン5の折り返し前の先端近傍(折り返し後は外部接続用端子9の基部に位置する)に設けた長孔25に半田26を充填して固定することで、外部接続用端子9の2層を貼り合わせている。その結果、本実施の形態では、半田26が長孔25から流れ出すことなく、半導体装置の絶縁性劣化を生じさせる不具合を回避することができる。
If the tip of the folded
なお、本実施の形態では、延在する回路パターン5を内側に折り返す場合を示したが、本発明は、延在する回路パターン5を外側に折り返す場合であっても良い。さらに、長孔25を設ける数は、作業効率から考えると1つであることが好ましいが、外部接続用端子9の2層を安定して接合させる点から考えると長孔25を複数設けても良い。
In the present embodiment, the case where the extending
以上のように、本実施の形態に記載の半導体装置は、外部接続用端子9の基部近傍の1層に長孔25をさらに備え、外部接続用端子9の2層が、長孔25に半田26を充填することで貼り合わされるので、半田26が長孔25から流れ出すことなく、半導体装置の絶縁性劣化を生じさせる不具合を回避することができる。また、1つの長孔25で接合する場合は、作業効率が高くなり生産性を向上させることができる。
As described above, the semiconductor device described in the present embodiment further includes the
(実施の形態5)
図11に、本実施の形態に係る半導体装置の一部の断面図を示す。本実施の形態では、延在する回路パターン5を折り返して2層構造の外部接続用端子9とするのではなく、外部接続用端子9とは別に形成した外部接続用補助端子30を貼り合わせることで2層構造としている。図11では、延在する回路パターン5で1層の外部接続用端子9を形成し、その上に別で形成した外部接続用補助端子30を貼り合わせている。なお、外部接続用端子9と外部接続用補助端子30との貼り合わせは、導電性接着剤20を2層の間に充填しても良いし、長孔に固着材を充填して固定しても良い。
(Embodiment 5)
FIG. 11 is a cross-sectional view of a part of the semiconductor device according to this embodiment. In the present embodiment, the extended
図11に示す半導体装置は、外部接続用補助端子30を貼り合わせる以外、図3に示した半導体装置の断面図と基本的に同じである。そのため、図3に示す半導体装置と同じ符号を付した部分については、詳細な説明を省略する。
The semiconductor device shown in FIG. 11 is basically the same as the cross-sectional view of the semiconductor device shown in FIG. 3 except that the
以上のように、本実施の形態に記載の半導体装置では、外部接続用端子9が、外部接続用端子9とは別に形成された外部接続用補助端子30を貼り合わせることで2層構造を形成するので、延在する回路パターン5を折り返す工程が不要となり、単純な形状である外部接続用補助端子30を貼り合わせるだけで製造が容易になり、生産性が向上する。
As described above, in the semiconductor device described in the present embodiment, the
なお、外部接続用補助端子30の形状は、延在する回路パターン5(1層の外部接続用端子9)の形状と同じであっても良いが、延在する回路パターン5の形状より大きくすることで、さらに電流容量を増加させることも可能である。
The shape of the external connection
1 銅ベース板、2 セラミック基板、3,7,26 半田、5 回路パターン、6 半導体素子、8 アルミワイヤ、9 外部接続用端子、10 ケース、11 ゲル、12 樹脂、13 フタ、20 導電性接着剤、21 充填孔、22 ネジ穴、23 導電性接着剤溜まり、25 長孔、30 外部接続用補助端子。
1 Copper base plate, 2 Ceramic substrate, 3, 7, 26 Solder, 5 Circuit pattern, 6 Semiconductor element, 8 Aluminum wire, 9 External connection terminal, 10 Case, 11 Gel, 12 Resin, 13 Lid, 20 Conductive adhesion Agent, 21 filling hole, 22 screw hole, 23 conductive adhesive reservoir, 25 long hole, 30 auxiliary terminal for external connection.
Claims (5)
前記絶縁基板の表面に形成される回路パターンと、
前記回路パターン上に実装される半導体素子と、
前記絶縁基板及び前記半導体素子を取り囲む側壁を有するケースと、
前記半導体素子に対して入出力を行い、前記回路パターンの一部を延在して形成される外部接続用端子とを備え、
前記外部接続用端子は、延在する前記回路パターンの一部を折り返して形成された2層構造で、且つ前記外部接続用端子の一部は、前記ケースの前記側壁内に配設され、前記絶縁基板を支持することを特徴とする、半導体装置。 An insulating substrate;
A circuit pattern formed on the surface of the insulating substrate;
A semiconductor element mounted on the circuit pattern;
A case having a side wall surrounding the insulating substrate and the semiconductor element;
Input / output to and from the semiconductor element, and an external connection terminal formed by extending a part of the circuit pattern,
The external connection terminal has a two-layer structure formed by folding a part of the extending circuit pattern, and a part of the external connection terminal is disposed in the side wall of the case, A semiconductor device which supports an insulating substrate.
延在する前記回路パターンの一部は、前記半導体素子側に折り返されることを特徴とする、半導体装置。 A part of the extending circuit pattern is folded back to the semiconductor element side.
前記外部接続用端子の2層は、導電性接着剤で貼り合わされていることを特徴とする、半導体装置。 2. The semiconductor device according to claim 2, wherein the two layers of the external connection terminals are bonded together with a conductive adhesive.
前記外部接続用端子の先端部近傍の1層に充填孔をさらに備え、 Further provided with a filling hole in one layer near the tip of the external connection terminal,
前記導電性接着剤は、前記充填孔から前記外部接続用端子の2層の間に充填され得ることを特徴とする、半導体装置。 The semiconductor device according to claim 1, wherein the conductive adhesive can be filled between the two layers of the external connection terminal through the filling hole.
前記外部接続用端子の基部近傍の1層に孔をさらに備え、 A hole is further provided in one layer near the base of the external connection terminal,
前記外部接続用端子の2層は、前記孔に固着剤を充填することで貼り合わされていることを特徴とする、半導体装置。 The semiconductor device according to claim 2, wherein the two layers of the external connection terminal are bonded together by filling the hole with a fixing agent.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003346725A JP4129219B2 (en) | 2003-10-06 | 2003-10-06 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003346725A JP4129219B2 (en) | 2003-10-06 | 2003-10-06 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116662A JP2005116662A (en) | 2005-04-28 |
JP4129219B2 true JP4129219B2 (en) | 2008-08-06 |
Family
ID=34539558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003346725A Expired - Lifetime JP4129219B2 (en) | 2003-10-06 | 2003-10-06 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4129219B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6988345B2 (en) * | 2017-10-02 | 2022-01-05 | 株式会社デンソー | Semiconductor device |
-
2003
- 2003-10-06 JP JP2003346725A patent/JP4129219B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005116662A (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970010678B1 (en) | Lead frame and the package thereof | |
JP5183642B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH09260538A (en) | Resin sealed semiconductor device manufacturing method and its mounting structure | |
JPH10200043A (en) | Laminated semiconductor package | |
CN103035542A (en) | Method for producting a power semiconductor arrangement | |
JP2007335632A (en) | Semiconductor device | |
JPH0570316B2 (en) | ||
JP5799974B2 (en) | Electronic equipment | |
JP5685880B2 (en) | Wire bond bonding structure | |
JP7067255B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP2002064224A (en) | Light-emitting diode and its manufacturing method | |
KR101644913B1 (en) | Semiconductor package by using ultrasonic welding and methods of fabricating the same | |
JP4129219B2 (en) | Semiconductor device | |
CN107818963A (en) | The manufacture method of semiconductor device and semiconductor device | |
JP2011023458A (en) | Semiconductor device and method of manufacturing the same | |
JP2007234696A (en) | Semiconductor module | |
JP4208490B2 (en) | Semiconductor power module and manufacturing method thereof | |
KR19990049144A (en) | Chip size semiconductor package and manufacturing method thereof | |
JP4435074B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4622646B2 (en) | Semiconductor device | |
JP3172393B2 (en) | Hybrid integrated circuit device | |
JP2011003631A (en) | Power semiconductor device | |
JP2004343146A (en) | Thermoelectric module | |
JP2003008085A (en) | Thermoelectric module | |
JP4150508B2 (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4129219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |