JP4125465B2 - Magnetic memory device - Google Patents

Magnetic memory device Download PDF

Info

Publication number
JP4125465B2
JP4125465B2 JP2000072579A JP2000072579A JP4125465B2 JP 4125465 B2 JP4125465 B2 JP 4125465B2 JP 2000072579 A JP2000072579 A JP 2000072579A JP 2000072579 A JP2000072579 A JP 2000072579A JP 4125465 B2 JP4125465 B2 JP 4125465B2
Authority
JP
Japan
Prior art keywords
ferromagnetic
film
ferromagnetic layer
layer
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000072579A
Other languages
Japanese (ja)
Other versions
JP2000331473A (en
Inventor
島 健太郎 中
俣 浩一郎 猪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000072579A priority Critical patent/JP4125465B2/en
Publication of JP2000331473A publication Critical patent/JP2000331473A/en
Application granted granted Critical
Publication of JP4125465B2 publication Critical patent/JP4125465B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Description

【0001】
【発明の属する技術分野】
本発明は強磁性多重トンネル接合を利用した多値記憶可能な磁気メモリ装置に関する。
【0002】
【従来の技術】
磁気ランダムアクセスメモリ(以下MRAMともいう)とは、情報の記録担体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。
【0003】
MRAMセルは、メモリセルを構成する強磁性体の磁化方向が、ある基準方向に対して平行か、反平行であるかを2進の情報“1”“0”に対応させて情報を記録する。記録情報の書き込みは、各セルの強磁性体の磁化方向を、クロスストライプ状に配置された書き込み線に電流を流して生じる電流磁界によって反転させることによって行われる。記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。記録情報の読み出しは、メモリセルの電気抵抗が、セルを構成する強磁性体の磁化方向とセンス電流との相対角、または複数の強磁性層間の磁化の相対角によって変化する現象、いわゆる磁気抵抗効果を利用して行う。
【0004】
MRAMは、従来の誘電体を用いた半導体メモリとその機能を比較すると、(1)完全な不揮発性であり、また1015回以上の書き換え回数が可能であること。(2)非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であること。(3)電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。MRAMの単位面積あたりの集積度、書き込み、読み出し時間は、おおむねDRAMと同程度となりうることが予想される。従って不揮発性という大きな特色を生かし、携帯型ディジタルオーディオ機器用の外部記録装置、さらにはモバイルPC用の主記憶メモリへの応用が期待されている。
【0005】
しかしながら現在実用化されている記録容量4kb程度のMRAMでは、セル記録情報の読み出しに、異方性磁気抵抗効果(Anisotoropic Magneto−Resistance:以下AMR効果と略記)を用いている。(例えばFerroelectrics,116,175(1991)参照)AMR効果による抵抗変化率は2%前後であり、さらに電流磁界を用いた記録情報読み出し時に実効的に得られる抵抗変化率は、その20〜30%程度である。従って、数十mAのセンス電流に対するセル読み出し電圧は数百μVとなり、対ノイズ比を向上させるためには、様々な補償回路が必要となる。従って、補償回路駆動のため数μs〜数十μs程度のサイクルタイムしか得られないだけでなく、セル集積度を向上させることが難しいという欠点があった。
【0006】
この点を解決するために、記録情報読み出しに、巨大磁気抵抗効果(Giant Magneto−Resistance:以下GMR効果と略記)を用いようとする取り組みがなされている。GMR効果の場合、セルには複数の強磁性層が存在し、セルの抵抗値は各強磁性層の磁化の相対角に依存して変化する。GMR効果を示す素子(以下GMR素子と略記)を用いたMRAMセルとしては、Pseudo Spin−Valve構造(例えばIEEE Trans.Mag.,33,3289(1997)参照)、反強磁性層間結合を有する三層膜を用いたもの(例えばIEEE Trans.Comp.Pac.Manu.Tech.pt.A,17,373(1994)参照)、また硬質磁性体をピン止め層に用いたSpin−Valve構造を有するもの(例えばIEEE Trans.Mag.33.3295(1997)参照)が知られている。
【0007】
現在GMR素子として多く用いられている非結合型NiFe/Cu/Coからなる三層膜のGMR効果の値は、概ね6〜8%程度である。例えば前述のPseudo Spin−Valve構造を用いたMRAMセルでは、記録情報読み出し時の磁化分布を制御することにより、実効的に5%以上の抵抗変化率を実現している。これは、AMR効果を用いた場合に比べ10倍程度大きな値である。
【0008】
しかしながら一般にGMR素子のシート抵抗は数十Ω/□程度である。したがって5%の抵抗変化率を仮定した場合でも、数十mAのセンス電流に対するセル読み出し信号は、数mV程度である。これに対し、例えばセル駆動用のトランジスタにおける電圧降下は、セルサイズの微細化とともに上昇し、0.25μmルールでは数百mVに達する。すなわち、トランジスタの抵抗値に10%のばらつきが存在すると、それにより数十mVのノイズが現れる。すなわち現在得られているGMR素子の抵抗変化率、及びシート抵抗値では、セル読み出し信号が小さいため、今後一層の高集積化を図った場合にメモリとして安定した動作が難しいという問題を有している。
【0009】
この点を解決するため、GMR効果に代わり、強磁性トンネル効果(Tunnel Magneto−Resistance;以下TMR効果と略記)を応用しようとする提案がなされている。TMR効果を示す素子(以下TMR素子と略記)は、主として第1強磁性層/絶縁層/第2強磁性層からなる三層膜で構成され、電流は絶縁層をトンネルして流れる。トンネル抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えば第1強磁性層がNiFe/Coからなっており、絶縁層がAl23 からなっており、第2強磁性層がCo/NiFeからなるトンネル接合では、50Oe以下の低磁界において25%を越える抵抗変化率が見いだされている。(IEEE Trans.Mag.,33,3553(1997)参照)すなわち、TMR素子は、GMR素子に比べより大きな抵抗変化率を有するという利点を持つ。さらに、TMR素子においては、電流は絶縁層をトンネルして流れるため、GMR素子に比べ高いセル抵抗が得られる。したがってより小さなセンス電流にしておいても、より大きなセル読み出し信号が得られるという利点を有している。
【0010】
現在、TMR素子を用いたMRAMセルの構造としては、一つのTMR素子に一つのトランジスタを配置したもの、複数のTMR素子を一行に並列に接続したもの、また複数のTMR素子をマトリックス上に配置し、行、列毎に選択トランジスタを配置したもの(例えばJ.Appl.Phys.,81,3758(1997)参照)が提案されている。これらの構造は、単純にその1セルの面積を比較しても、誘電体キャパシタを用いたダイナミックランダムアクセスメモリ(以下DRAMと略記)と同程度の集積度が可能である。また、抵抗変化率30%以上、セル抵抗10kΩ程度を仮定すると、概ねDRAMと同程度の信号−ノイズ比が得られる。このような抵抗変化率、セル抵抗のスペックは、材料的には達成できる範囲内である。
【0011】
しかしながら、今後より一層の高集積化を進める上では、TMR素子を用いたMRAMにも多くの問題点が存在する。その一つは、トンネル接合面積の減少に伴うセル抵抗増大の問題である。セル抵抗の増大は、配線間浮遊容量を通じて信号遅延時間の増加にもつながる。もう一つは微細構造磁性体に特有な不均一磁化分布の問題である。すなわち、サブミクロンサイズの強磁性体を膜面内に磁化した場合、その膜面内の磁化状態が膜の形状に依存して不均一となるという問題が生じる。例えば端面に生じる磁極により自己減磁が生じ、膜端面部分の磁化方向が中心部のそれとは異なる、いわゆるエッジドメインが発生することが知られている(J.Appl.Phys.81,5471(1997).)。エッジドメインの存在は、(1)ヒステリシスの角形比の低下を招き、実効的な抵抗変化率の減少が生じる。(2)膜の磁化過程が不安定となり、膜の保磁力の上昇が生じる等の問題を引き起こす。特に保磁力の増大は、書き込み時の消費電力の増大につながり、好ましくない。この不均一磁化分布の問題は、強磁性体のサイズが減少することにより顕著になると予想される。
【0012】
これらのメモリセルの微細化により生じる諸問題は、DRAM、フラッシュメモリ等半導体メモリが抱える課題と類似しており、生産コスト的な問題も含めると、セル構造の工夫、材料探索だけでは解決が困難であることが予想される。
【0013】
【発明が解決しようとする課題】
上述のように、TMR素子をメモリセルに応用することにより、従来用いられているAMR効果、GMR効果を用いたメモリセルに比べセル読み出し信号を大きくすることができ、MRAMとして安定な動作を実現することが可能である。しかしながら、高集積化を目指したメモリセルの微細化により生じる諸問題は未解決なままであり、今後、DRAMと同程度の記録密度を得ようとして、メモリセルの加工寸法をさらに微細化させると、十分な信号−ノイズ比が得られないとともに素子の磁化状態の制御がより困難になるといった要因から、速度、消費電力等の性能劣化が生じると予想される。
【0014】
本発明は上記事情を考慮してなされたものであって、可及的に大きな容量を有する高速、低消費電力の磁気メモリ装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明による磁気メモリ装置の第1の態様は 強磁性導電層とトンネルバリア層とが交互に積層された強磁性多重トンネル接合を有する素子を各々が有する複数のメモリセルと、前記強磁性多重トンネル接合に磁界を印加する磁界印加手段と、を備え、前記強磁性多重トンネル接合を構成する複数の強磁性導電層のうち、少なくとも3つの強磁性導電層が各々異なる保持力を有しており、これらの3つの強磁性導電層のうち、少なくも2つの強磁性導電層の磁化方向が前記磁界印加手段により独立に反転可能なように構成されていることを特徴とする。
【0016】
また本発明による磁気メモリ装置の第2の態様は、強磁性導電層とトンネルバリア層とが交互に積層された強磁性多重トンネル接合を有する素子を各々が有する複数のメモリセルと、前記強磁性多重トンネル接合に磁界を印加する磁界印加手段と、を備え、前記強磁性多重トンネル接合は、この強磁性多重トンネル接合を構成する複数の強磁性導電層の磁化配列に応じて少なくとも4個以上の異なる抵抗値を有することを特徴とする。
【0017】
なお、前記強磁性多重トンネル接合を構成する複数のトンネルバリア層のうち、少なくとも2つのトンネルバリア層が、異なるトンネルコンダクタンスを有していることが好ましい。
【0018】
なお、前記強磁性多重トンネル接合を構成する複数の強磁性導電層のうち、少なくとも1つの強磁性導電層が他の強磁性導電層とは、形状または接合面積が異なるように構成されていることが好ましい。
【0019】
本発明の構成によれば、一つの記憶セルに多値情報を記憶させることが可能となるため、強磁性多重トンネル接合の加工寸法を減少させることなく、高集積化を実現できる。従って、微細構造磁性体に特有な不均一磁化分布の問題を軽減することが可能となるため、同集積度の従来型のメモリと比較して、高速化、低消費電力化を図ることができる。
【0020】
また、同集積度の従来型のメモリと比較して、接合部だけでなくトランジスタ部、およびデータ線、書き込み線等の配線部の加工寸法も大きく保つことが可能となる。従って、トランジスタ部、配線部での電圧降下を軽減させることができ、一層の低消費電力化を図ることが出来る。また、配線部断面積を大きく保つことが出来るため、エレトクロマイグレーションに起因する配線寿命を延ばすことが可能となり、一層の信頼性向上を図ることが出来る。
【0021】
また、本発明の構成では、強磁性多重トンネル接合を用いているため、複数の単一接合を直列接続した構成に比べ、全体の膜厚を小さく抑えることが可能となる。従って、微細加工時における制御性が高く、製造がより容易となるという利点を有する。また、各強磁性導電層と書き込み線との距離を小さく保つことが可能となるため、より効率的に電流磁界を印加することが可能となり、一層の低消費電力化を図ることが出来る。
【0022】
また強磁性多重トンネル接合においてトンネルバリア層に挟まれた中間強磁性導電層は、連続膜であっても良いし、また誘電体層中に不連続な微粒子が分散したいわゆるグラニュラー膜であってもよい。中間強磁性導電層が十分に薄い連続膜である場合、また十分に小さな体積の微粒子である場合には、量子閉じこめ効果により層中に離散した電子スピンの向きに依存した離散準位が形成される。このようなスピン方向に依存した離散準位が形成されると、離散準位が存在しない場合に比べ大きな抵抗変化率が得られる。また中間強磁性導電層が不連続な微粒子の集合体からなり、個々の微粒子の体積が十分小さく、微粒子の帯電エネルギーが常温において観測可能な値となる場合には、いわゆるクーロンブロッケード効果により、抵抗変化率の増大が生じる。さらに微粒子中のスピン緩和時間が、トンネル時間に比べ十分長い場合には、微粒子中にスピン偏極した電子が非平衡的に蓄積されるスピン蓄積効果が生じる。スピン蓄積効果が生じると、抵抗変化率の増大が生じる。すなわち本発明では、記憶セルに強磁性多重トンネル接合を用いるため、上述の量子閉じこめ効果、クーロンブロッケード効果またスピン蓄積効果を積極的に利用してセル出力電圧の増大を図ることができ、より一層の高速化を図ることが出来る。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【0024】
(第1の実施の形態)
本発明による磁気メモリ装置の第1の実施の形態を図1乃至図4を参照して説明する。図1は本実施の形態の磁気メモリ装置のメモリセルに用いられる強磁性多重トンネル接合素子10(以下、多重TMR素子ともいう)の構造を模式的に示す図である。この多重TMR素子10は、上部強磁性層11と、上部絶縁層12と、中間強磁性層13と、下部絶縁層14と、下部強磁性層15とからなる積層膜で構成されている。中間強磁性層13は2つの薄い誘電体からなる上部絶縁層12、下部絶縁層14によって挟まれており、各絶縁層12、14を介して上部強磁性層11と中間強磁性層13との間および中間強磁性層13と下部強磁性層15との間にそれぞれトンネル電流が流れるように構成されている。すなわち各々がトンネルバリア層となる上部絶縁層12、 下部絶縁層14を介して、上部強磁性層11、中間強磁性層13および下部強磁性層15の間に、二重のトンネル接合が形成されている。
【0025】
中間強磁性層13が十分に薄い連続膜である場合、量子閉じこめ効果により中間強磁性層13に離散した電子スピンの向きに依存した離散準位が形成される。このようなスピン方向に依存した離散準位が形成されると、離散準位が存在しない場合に比べ大きな抵抗変化率が得られる。
【0026】
次に本実施の形態の多重TMR素子10の製造方法について述べる。下部強磁性層15は膜厚6nmのFe膜と、膜厚3nmのCoFe膜との2層膜からなる。下部絶縁層14はAl酸化膜からなり、下部強磁性層12上に膜厚1.0nmのAl膜を直接スパッタして形成される。次いで膜厚3nmのCo80Pt20合金膜からなる中間強磁性層13と、膜厚1.4nmのAlスパッタ膜である上部絶縁層12が形成される。上部強磁性層11は膜6nmのCoFe膜と膜厚12nmのNi82Fe18合金膜との2層膜からなる。下部強磁性層15と上部強磁性層11とで材質、膜厚が異なるのは、両者の保磁力差をより大きくするためである。成膜後、真空熱処理炉を用いて、5kOeの磁界中で1時間、300℃の磁界中熱処理を行った。熱処理の目的は、絶縁層中また絶縁層/強磁性層界面部分での酸素分布を安定化させるため、成膜時に生じる結晶歪みを解放し軟磁気特性を向上させるため、さらに膜に一軸異方性を付与し、急峻な磁化反転を実現させるためである。
【0027】
各強磁性層に用いる材料としては、例えばパーマロイに代表されるFe−Ni合金、強磁性を示すFe、Ni、Co及びそれらを含む合金、NiMnSb,PtMnSb等のハーフメタル、CrO 、 マグネタイト等の酸化物ハーフメタル、アモルファス合金等の種々の軟磁性材料から、Co−Pt合金、Fe−Pt合金、遷移金属−希土類合金等の硬磁性材料まで、種々の強磁性材料を使用することができる。高い抵抗変化率を得るためには、伝導電子のスピン偏極度が高い材料を用いることが望ましい。例えばハーフメタルは一方のスピンバンドにエネルギーギャップが存在するので、一方向のスピンを持つ電子しか伝導に寄与しない。従って、このような材料を各々の強磁性層に使用することで、より大きな磁気抵抗比を得ることができる。強磁性層の成膜は、スパッタ、真空蒸着、CVD等の公知の成膜技術によって実現できる。
【0028】
各々の強磁性層は単層膜に限られるものではなく、本実施の形態のように複数層からなる構成を有していても良い。例えば上述のように各絶縁層に接する部分にスピン偏極度が高いCoFe膜を配し、さらにそれに接して軟磁気特性に優れたNiFe合金膜を配置すると、高いスピン偏極度と軟磁気特性とを両立させることができ、好ましい形態であるといえる。なお各々の強磁性層は、膜内に一軸磁気異方性を有していることが望ましい。これによって、急峻な磁化反転を起こすことができるだけでなく、磁化方向を安定して保持することができる。強磁性層への一軸異方性の付与は、例えば磁界中成膜、磁界中熱処理等の方法で実現できる。
【0029】
絶縁層に用いる材料としては、Al、SiO、MgO、B、AlN、CaF等の誘電体材料を使用することができる。絶縁層の成膜は、スパッタ、真空蒸着、CVD等の直接成膜法に依っても良いし、例えばAl−Hf等の金属を酸素プラズマ、自然酸化等により酸化して形成しても良い。また、スパッタ等の直接成膜法に酸化処理を組み合わせても良い。
【0030】
次に本実施の形態の磁気メモリ装置における記録情報の書き込み動作について説明する。
【0031】
以下の説明では、説明を容易にするため図1に示すところの上部強磁性層11/上部絶縁層12/中間強磁性層13からなる強磁性単一トンネル接合を第1トンネル接合、中間強磁性層13/下部絶縁層14/下部強磁性層15からなる強磁性単一トンネル接合を第2トンネル接合と表記する。さらに第1、第2トンネル接合において両強磁性層の磁化が平行なときの抵抗値を各々R 、R とし、反平行なときの抵抗値を各々R AP、R APと定義する。ここでR >R 、R AP>R である。ΔR=R AP−R 、ΔR=R AP−R はそれぞれの強磁性トンネル接合の磁気抵抗変化量である。
【0032】
図2は、図1に示す多重TMR素子からの出力電圧の磁界応答の測定結果を示している。この多重TRM素子の外形寸法は0.5μm角の矩形である。外部磁界を素子全面に均一に印加し、10μAの定電流を流した際の出力電圧を磁界の関数として測定した。測定は、多重TMR素子に−500Oeの外部磁界を印加して上部強磁性層11、中間強磁性層13及び下部強磁性層15の磁化方向をすべて平行にそろえた後に行った。図2の電圧曲線上に矢印で示すように、磁界Hを負側から正側に掃引する際の電圧−磁界特性には3つの異なった状態が存在する。異なる状態の境界では電圧が大きく変化し、それぞれの境界に対応する磁界の値はそれぞれ15、50、120Oeである。この磁界の値は、メモリセルを構成する多重TMR素子のそれぞれ上部強磁性層11、下部強磁性層15および中間強磁性層13の保磁力(以下順にHc1、Hc2、Hc3と略記)に相当する。すなわち、図2に3本の矢印の組み合わせで示すように印加磁界Hが、H<Hc1では各強磁性層の磁化は紙面左向きに平行に揃っているが、Hc1<H<Hc2では上部強磁性層11の磁化が反転し、さらにHc2<H<Hc3では、下部強磁性層15の磁化も反転する。Hc3<Hでは全ての強磁性層の磁化が紙面右向きに平行に揃う。図2に示すように、各強磁性層間の磁化配列の変化によって、多重TMR素子の抵抗値は、R +R →R AP+R →R AP+R AP→R +R の順に変化する。すなわち電圧特性は、磁化配列に依存した三つの異なるセル抵抗値を反映している。
【0033】
図3、図4は、図1に示す多重TMR素子の低磁界での電圧−磁界特性を示している。図3、図4に示す破線は図2に示す電圧−磁界特性をそのまま掲載したものである。図3の実線で示す電圧−磁界特性は、磁界Hを−500Oeから40Oe(<Hc2)まで掃引した後、−Hc2<H<Hc2の範囲で掃引を繰り返して得られた。この磁界領域では、図3に示すように、中間強磁性層13及び下部強磁性層15の磁化は紙面左向きに揃っており、上部強磁性層11の磁化方向のみが変化する。電圧−磁界特性にみられるヒステリシスは上部強磁性層11の磁化過程を反映している。電圧−磁界特性の異なる二つの残留状態は、それぞれ上部強磁性層11の磁化方向が紙面右向きか左向きかに対応している。一方、図4の実線で示す電圧−磁界特性は、磁界Hを−500Oeから100Oe(<Hc3)まで掃引した後、−Hc2<H<Hc2の範囲で掃引を繰り返して得られた。この磁界領域では、図4に示すように、中間強磁性層13の磁化は紙面左向きに、下部強磁性層15の磁化は紙面右向きに配列しおり、図3に示す場合とは下部強磁性層15の磁化方向が異なる。電圧−磁界特性の異なる二つの残留状態は、図3に示す場合と同様それぞれ上部強磁性層11の磁化方向が紙面右向きか左向きかに対応している。ただし二つの残留状態での電圧値は図3の場合とは異なっている。
【0034】
便宜的に、磁化が紙面左方向を向いている場合を2進数字の“1”、右方向を向いている場合を“0”と定義し、更に上部強磁性層11の磁化方向を2ビット2進数字の上位ビット、下部強磁性層15を下位ビットに対応させて磁化配列を表す。図3、図4で得られた4つの異なる残留磁化状態での磁化配列とセル抵抗値の対応は以下のようになる。
【0035】
“11”:R +R
“10”:R +R AP
“01”:R AP+R
“00”:R AP+R AP
すなわち、本実施の形態の磁気メモリ装置では、多重TMR素子10に異なる4つの磁化配列が存在し、これらの4つの磁化配列に4つの異なるセル抵抗値が一意に対応する。多重TMR素子の4つの磁化配列はいずれも残留磁化状態であり、不揮発性である。このような異なる4つの磁化配列はこれに対応した抵抗状態を実現するためには、多重TMR素子10を構成する上部強磁性層11、中間強磁性層13、下部強磁性層15の間にそれぞれ保磁力差が生じていることが必要である。本実施の形態では、上部強磁性層11、下部強磁性層15が書き込み時にその磁化方向が変化する記録層、中間強磁性層13が書き込み時にその磁化方向が変化しない固着層である。なお本発明はこれに限られるものではなく、上部強磁性層11、中間強磁性層13、下部強磁性層15のうちいずれか2つを情報の記録層とすればよい。この場合、残る1つの強磁性層を固着層として用いる。各強磁性層の保磁力の制御は、強磁性層を構成する材料を変える他、例えば軟質磁性体、若しくは硬質磁性体との積層構造を用いる、膜厚を変える、磁気異方性を付与する、形状磁気異方性を用いる等の様々な手段で実現可能である。
【0036】
中間状態である磁化配列“10”の抵抗値と磁化配列“01”の抵抗値の差は、(R +R AP)−(R AP+R )=ΔR−ΔR、であり、第1トンネル接合と第2トンネル接合の磁気抵抗変化量ΔR、ΔRの差を反映する。すなわち、ΔR、ΔRがほぼ等しい場合には、磁化配列“10”と、磁化配列“01”の判別は困難となる。従って、異なる4つの磁化配列に対応したセル抵抗値を判別するためには、第1、第2トンネル接合の磁気抵抗変化量ΔR、ΔRが異なることが必要である。例えば、ΔR〜2ΔRであれば、上述の4つの磁化配列に対応したセル抵抗値の差をほぼ均等することができ、好ましい形態である。このような各トンネル接合の磁気抵抗変化量ΔR、ΔRの制御は、各トンネル接合の接合面積、トンネル接合を構成する絶縁層の厚さ、性質、また強磁性層の性質を変化させることにより制御可能である。
【0037】
なお本実施の形態の多重TMR素子では、磁化配列“10”の抵抗値に比べ磁化配列“01”の抵抗値が低い特性が得られた。これは、本発明における必要条件ではなく、“10”の抵抗値が“01”の抵抗値に比べ高い特性を有していても良い。
【0038】
記録情報の書き込みは、上述したように、TMR素子をある所定方向に初期磁化した後に、記録情報に対応する磁化配列ができるように正負の磁界掃引を組み合わせて用いればよい。例えば、磁化配列“10”の状態は、負の磁界方向にH<−Hc3となる磁界Hを印加して初期磁化を行った後、Hc2<H<Hc3の正磁界Hを印加、さらに−Hc2<H<−Hc1の負磁界Hを印加して磁界を0に戻すことによって得られる。2回目以降の書き換えでは初期磁化は不要である。例えば磁化配列“10”から磁化配列“01”に書き換えるためには−Hc3<H<−Hc2の負磁界Hを印加して、下部強磁性層15の磁化を紙面左向きにそろえた後、Hc1<H<Hc2の正磁界Hを印加して磁界を0に戻せばよい。
【0039】
本実施の形態では、中間強磁性層13の磁化方向は紙面左向きにあるとして説明したが、これは、素子の初期磁化状態に依存する。初期磁化後に中間強磁性層13の磁化方向が紙面右向きである場合には、上述の書き込み操作において印加磁界の符号を逆転すればよい。
【0040】
以上説明したように、本実施の形態によれば、多重TMR素子10に異なる4つの磁化配列が存在し、これらの4つの磁化配列に4つの異なるセル抵抗値が一意に対応する。この多重TMR素子を各メモリセルに用いれば、1メモリセルに2ビットの記録情報を書込み、保持することが可能である。このため、メモリセルを微細化することなく大きな容量を得ることが可能となる。これにより、高速、低消費電力を実現することができる。
【0041】
(第2の実施の形態)
本発明による磁気メモリ装置の第2の実施の形態を図5を参照して説明する。図は、本実施の形態の磁気メモリ装置のメモリセルに用いられる多重TMR素子10の構造を模式的に示した図である。この図に示す多重TMR素子10は図1に示す多重TMR素子の連続膜からなる中間強磁性層13を、図5に示すように層状に配列した不連続な強磁性微粒子の集合体からなる中間強磁性層13に置換えた構成となっている。
【0042】
本実施の形態のように中間強磁性層13が十分に小さな体積の強磁性微粒子から構成されている場合には、量子閉じこめ効果により中間強磁性層13に離散した電子スピンの向きに依存した離散準位が形成される。このようなスピン方向に依存した離散準位が形成されると、離散準位が存在しない場合に比べ大きな抵抗変化率が得られる。また強磁性微粒子の体積が十分小さく、微粒子の帯電エネルギーが常温において観測可能な値となる場合には、いわゆるクーロンブロッケード効果により、抵抗変化率の増大が生じる。さらに帯電エネルギーが常温より大きい場合、微粒子中にスピン偏極した電子が非平衡的に蓄積されるスピン蓄積効果が生じることが理論的に研究されている。スピン蓄積効果が生じると、抵抗変化率の増大が期待される。このように量子閉じこめ効果、クーロンブロッケード効果またスピン蓄積効果を積極的に利用できることは大きな利点である。
【0043】
次に本実施の形態による多重TMR素子10の製造方法について述べる。下部強磁性層15は膜厚6nmのFe膜と、膜厚3nmのCoFe膜との2層膜からなる。下部絶縁層14はAl酸化膜からなり、下部強磁性層15上に膜厚1.0nmのAl膜を直接スパッタして形成される。次いで設計質量膜厚1.8nmのCo30Pt20合金膜からなる中間強磁性層13と、膜厚2.5nmのAlスパッタ膜である上部絶縁層12が形成される。下部絶縁層14、中間強磁性層13、上部強磁性層は交互スパッタにより一貫して成膜した。中間強磁性層13を粒子状に分断するためには、下部絶縁層14上へ中間強磁性層13を3次元核成長させる必要がある。本実施の形態では、中間強磁性層13の3次元核成長を促進する目的で、成膜時に400Wの高周波バイアス電圧を印加した。また上部絶縁層12によって粒子間を分断させるため、実施例1に比べ上部絶縁層12を厚く堆積している。
【0044】
中間強磁性層13を構成する粒子の粒径は、スパッタ時の質量膜厚により制御できる。本実施の形態では、質量膜厚2.3nm以上で中間強磁性層13は連続膜になり、質量膜厚1.8nmで平均粒径5nmの粒子が、質量膜厚1.2nmで平均粒径3nmの粒子がそれぞれ得られた。ただし、後者の平均粒径3nmとした場合、中間強磁性層13は室温では強磁性を示さず、超常磁性的な振る舞いを示した。このため、本実施の形態では上述のように中間強磁性層13の設計質量膜厚を1.8nmとした。
【0045】
上部強磁性層11は膜厚6nmのCoFe膜と膜厚12nmのNi82Fe18
合金膜との2層膜からなる。上部強磁性層11の成膜後、真空熱処理炉を用いて、5kOeの磁界中で1時間、300℃の磁界中熱処理を行った。
【0046】
本実施の形態では、中間強磁性層13が粒子状に分断されているため、(1)第1の実施の形態のように同膜厚の連続膜からなる中間強磁性層13を用いる場合に比べより大きな保磁力、異方性磁界の値が得られるとともに(2)電極のシート抵抗に比べ、接合部の抵抗が小さい場合に生じる電流分布効果を低減することが出来る、等の利点を有している。また粒子状に分断したことにより、粒子の帯電エネルギーを増加させることができ、クーロンブロッケード効果による磁気抵抗変化率の増大が期待できる。
【0047】
また本実施の形態も可及的に大きな容量を得ることができるとともに高速、低消費電力を実現できる。
【0048】
(第3の実施の形態)
次に本発明による磁気メモリ装置の第3の実施の形態を図6および図7を参照して説明する。図6は本実施の形態の磁気メモリ装置のメモリセルに用いられる多重TMR素子10の構成を模式的に示す図である。
【0049】
この図6に示す多重TMR素子10は、上部強磁性層11と、上部絶縁層12と、中間強磁性層13と、下部絶縁層14と、下部強磁性層15とから構成されている。中間強磁性層13は2つの薄い誘電体からなる上部絶縁層12、下部絶縁層14によって挟まれており、各絶縁層12、14を介して上部強磁性層11と中間強磁性層13との間および中間強磁性層13と下部強磁性層15との間にそれぞれトンネル電流が流れるように構成されている。本実施の形態では、図6に示すように、下部強磁性層15の磁化方向が書き込み動作時に一方向に固定されており、固着層の役割を果たしている。
【0050】
次に本実施の形態の多重TMR素子10の製造方法について述べる。下部強磁性層15は膜厚5nmのNi82Fe18膜と、膜厚12nmのIrMn膜と、膜厚3nmのCoFe膜との3層膜からなる。下部絶縁層14はAl酸化膜からなり、下部強磁性層15上に膜厚1.0nmのAl膜を直接スパッタして形成される。次いで膜厚3nmのCo80Pt20合金膜からなる中間強磁性層13と、膜厚1.4nmのAlスパッタ膜である上部絶縁層12が形成される。上部強磁性層11は膜厚3nmのCoFe膜と、膜厚6nmのNi82Fe18合金膜との2層膜からなる。上部強磁性層11の成膜後、真空熱処理炉を用いて、5kOeの磁界中で1時間、300℃の磁界中熱処理を行った。
【0051】
図7は、図6に示す構造を有する多重TMR素子からの出力電圧の磁界応答を示している。素子の外形寸法は0.5μm角の矩形である。外部磁界を素子全面に均一に印加し、10μAの定電流を流した際の出力電圧を磁界の関数として測定した。
【0052】
本実施の形態では、下部強磁性層15に反強磁性体薄膜を含んだ3層膜を用いているため、図7のメモリ動作上、接合に印加される磁界範囲では、下部強磁性層15の磁化は一方向に固定される。従って、(1)下部強磁性層15の磁化が反強磁性体との交換結合により強制的に一方向に整列しているため、残留磁化状態で、逆磁区がほとんど存在しない。これにより、より高い抵抗変化率を得ることが出来る。(2)書き込み時において、下部強磁性層15の磁化が回転することがなく、多数回書き込みによって下部強磁性層15の磁化方向が不安定となり出力が低下する問題を防止することが出来る。(3)下部強磁性層の反転磁界を数kOe以上とすることが容易であり、万が一、製品としての磁気メモリ装置が外部磁界にさらされた場合でも固着層の磁化方向が破壊されないため、その機能を回復させることが出来る、といった利点を有する。また下部強磁性層15の反転磁界の値は、下部強磁性層15を構成する強磁性体膜と反強磁性体膜との交換磁界の強さを制御することにより設計することが可能である。
【0053】
なお、本実施の形態では、下部強磁性層15を固着層としたが、上部強磁性層11を固着層としても良いことは言うまでもない。また下部強磁性層15を構成する反強磁性体膜にIrMn膜を用いたが、この薄膜は同等の機能を有する他の材料膜で置き換えることが可能である。そのような材料膜としては例えばFeMn、PtMn、NiMn膜等のMn合金膜の他、NiO、Feが知られている。
【0054】
この第3の実施の形態も、可及的に大きな容量を得ることができるとともに、高速、低消費電力を実現することができる。
(第4の実施の形態)
次に本発明による磁気メモリ装置の第4の実施の形態を図8を参照して説明する。図8は本実施の形態の磁気メモリ装置のメモリセルに用いられる多重TMR素子10の構成を模式的に示す図である。
【0055】
この図8に示す多重TMR素子10は、上部強磁性層11と、上部絶縁層12と、中間強磁性層13と、下部絶縁層14と、下部強磁性層15とから構成されている。中間強磁性層13は2つの薄い誘電体からなる上部絶縁層12、下部絶縁層14によって挟まれており、各絶縁層12,14を介して上部強磁性層11と中間強磁性層13との間および中間強磁性層13と下部強磁性層15との間にそれぞれトンネル電流が流れるように構成されている。本実施の形態では、図8に示すように、中間強磁性層13は、その磁化方向が反平行結合した3層の強磁性薄膜と2層の非磁性導電体膜からなる5層膜で構成されており、固着層の役割を果たしている。
【0056】
次に本実施の形態の多重TMR素子10の製造方法について詳述する。下部強磁性層15は膜厚6nmのFe膜と、膜厚3nmのCoFe膜との2層膜からなる。下部絶縁膜14はAl酸化膜からなり、下部強磁性層15上に膜厚0.8nmのAl膜をスバッタ後、分圧1Torr、投入電力200Wの酸素プラズマで60秒間酸化して形成される。酸化後のAl酸化膜厚は断面を透過電子顕微鏡による観察の結果、1.0nmであった。中間強磁性層13は、膜厚3nmのCo膜と、膜厚0.7nmのRu膜と、膜厚3nmのCo膜と、膜厚0.7nmのRu膜と、膜厚3nmのCo膜との5層膜からなり、交互スパッタ法により成膜した。この5層膜は、その磁化が図8に示すように互いに反平行に結合しており、その反転磁界が室温で500Oe以上であることを振動試料型磁力計による測定で確認した。中間強磁性層13の成膜に続いて、下部絶縁層14と同様にスパッタ法によって膜厚1.1nmのAl膜を形成後酸化して膜厚1.4nmの上部絶縁膜12が形成される。上部強磁性層11は膜厚3nmのCoFe膜と、膜厚6nmのNi82Fe18合金膜との2層膜からなる。上部強磁性層11の成膜後、真空熱処理炉を用いて、5kOeの磁界中で1時間、300℃の磁界中熱処理を行った。
【0057】
本実施の形態では、反強磁性結合した強磁性多層膜を用いているため、中間強磁性層13を固着層とすることが出来る。その効果は第3の実施形態とほぼ同等である。しかし、第3の実施形態と比べ、(1)Mn合金膜からなる反強磁性体膜を用いる必要がないため、昇温時におけるMnの拡散の心配がない。(2)反強磁性体膜を用いる場合に比べ、全体の膜厚をより低減することが出来る、等の利点を有している。
【0058】
反強磁性結合した強磁性多層膜としては、上記Co膜とRu膜との積層膜の他、CoFe膜と、Ru、CoFe膜と、Ir膜等の積層膜が挙げられる。
【0059】
なお本実施の形態は、中間強磁性層13に反強磁性結合した強磁性多層膜を用いたが、この強磁性多層膜は例えば下部強磁性層15または上部強磁性層11に用いても差し支えない。上下強磁性層15,11に反強磁性多層膜を用いる場合は、これらの多層膜中に含まれる強磁性層は二つでよい。
【0060】
この第4の実施の形態も、可及的に大きな容量を得ることが出来るとともに、高速かつ低消費電力を実現することが出来る。
【0061】
(第5の実施の形態)
次に本発明による磁気メモリ装置の第5の実施の形態を図9および図10を参照して説明する。図9は本実施の形態の磁気メモリ装置のメモリセルに用いられる多重TMR素子10の構成を模式的に示す図である。
【0062】
この多重TMR素子10は上部強磁性層11と、上部絶縁膜12と、中間強磁性層13と、下部絶縁層14と、下部強磁性層15とを備えている。
【0063】
下部強磁性層15は膜厚6nmのNi82Fe18合金膜と、膜厚3nmのCoFe膜との2層膜からなる。下部絶縁層14はAl酸化膜からなり、下部強磁性層15上に膜厚1.0nmのAl膜を直接スパッタすることにより形成される。次いで膜厚3nmのCo80Pt20合金膜からなる中間強磁性層13と、スパッタ法により形成された膜厚1.0nmのAl膜である上部絶縁層12が形成される。上部強磁性層11の成膜後、真空熱処理炉を用いて、5kOeの磁界中で1時間、300℃の磁界中熱処理を行った。上部強磁性層11は膜3nmのCoFe膜と、膜厚6nmのNi82Fe18合金膜との2層膜からなる。前述の実施例と異なり、上部絶縁層12、下部絶縁層14の膜厚、また上部強磁性層11、下部強磁性層15の材質、膜厚が等しく製造されていることが大きな特徴である。
【0064】
一般にトンネル接合の実効的な接合面積は、トンネルバリア層を挟む二つの電極のうち、どちらか小さい方の面積で決まる。そして接合の抵抗値は接合面積に反比例して増大する。本実施の形態では、上部強磁性層11/上部絶縁層12/中間強磁性層13/下部絶縁層14/下部強磁性層15のうち、上部強磁性層11の面積を他の強磁性層の面積に比べ小さくしている。これにより上、下絶縁層12,14の膜厚が等しい場合にも、上部強磁性層11/上部絶縁層12/中間強磁性層13からなる第1トンネル接合の抵抗値R 、R APに比べ、中間強磁性層13/下部絶縁層14/下部強磁性層15からなる第2トンネル接合の抵抗値R 、R APが小さい素子が得られる。本実施の形態では、多重TMR素子10を構成する多層膜構造を成膜後、上部強磁性層11のみをフォトリソグラフィとイオンミリングの組み合わせにより加工して0.25μm角の矩形に加工し図に示すような素子形状を得た。
【0065】
トンネル接合の抵抗値の制御は、接合面積、絶縁層の厚さ、材質を変えることによって行うことが出来る。ただし、抵抗値は絶縁層の厚さ(バリア厚さ)、絶縁層の材質(バリア高さ)に対して指数関数的に変化するのに比べ、接合面積に対しては反比例して変化する。従って、より正確に抵抗値を制御する目的では、本実施の形態はより好ましい形態であるといえる。
【0066】
図10は図9に示す構造を持つ多重TMR素子からの出力電圧の磁界応答を示している。素子の外形寸法は0.5μm角の矩形である。外部磁界を素子全面に均一に印加し、10μAの定電流を流した際の出力電圧を磁界の関数として測定した。
【0067】
本実施の形態では、図10に示すように下部強磁性層15の保持力Hc2に比べ上部強磁性層11の保磁力Hc1が大きい特性が得られた。これは図9に示すように、上部強磁性層11の一辺が下部強磁性層15に比べ小さく加工されているためである。ミクロンからサブミクロンの加工寸法を持つ微小磁性体では、保磁力は加工寸法と材質から決まる磁壁幅との兼ね合いで決まり、一般に寸法の減少とともに保磁力は増加する。また、磁性体の3次元的な形状は、形状磁気異方性定数を通じて磁壁幅を変化させる。従って、本実施の形態のように、多重TMR素子を構成する複数の強磁性層に膜厚、材質、構成が等しいものを用いた場合でも、その形状を制御することで、異なる保磁力を得ることが出来る。
【0068】
この第5の実施の形態も、可及的に大きな容量を得ることが出来るとともに、高速・低消費電力を実現することが出来る。
【0069】
なお、上記第1乃至第5の実施の形態に係る多重TMR素子は強磁性2重トンネル接合であったが、3重以上の強磁性多重トンネル接合であっても良いことは云うまでもない。
【0070】
また上記第1乃至第5の実施の形態においては多重TMR素子の構造を中心にして説明したがこれらの多重TMR素子を用いた磁気メモリ装置の構成を第6の実施の形態として説明する。
【0071】
(第6の実施の形態)
次に本発明による磁気メモリ装置の第6の実施の形態を図11および図12を参照して説明する。図12は本実施の形態の磁気メモリ装置の一つのメモリセルのレイアウトを示す図であり、図11は図12に示す切断線A−A′でメモリセルを切断したときの断面図を示す。
【0072】
この実施の形態の磁気メモリ装置は、複数のメモリセル2を有し、各メモリセルは強磁性多重トンネル接合を有する多重TMR素子10と、選択トランジスタ3とを備えている。
【0073】
この選択トランジスタ3と多重TMR素子10は、半導体基板1の主面上に形成される。選択トランジスタ3のゲートとなるワード線4が半導体基板2上に形成されている。そしてこのワード線4の両側の半導体基板1の領域には、選択トランジスタ3のドレイン領域5aおよびソース領域5bが形成されている。なお、ソース領域5bは隣接するセルの選択トランジスタのソース領域にもなっている。
【0074】
この選択トランジスタ3上に層間絶縁膜6が形成されており、この層間絶縁膜6内に金属層(セルプレート)9および書き込み線8が形成されている。セルプレート9は層間絶縁膜6に設けられたコンタクト7を介して選択トランジスタ3のドレイン領域5aに接続される。
【0075】
セルプレート9上には一端がこのセルプレート9と電気的に接続するように多重TMR素子10が設けられている。この多重TMR素子10の他端は層間絶縁膜6内に設けられたコンタクト19を介してデータ線20に接続されている。したがって、多重TMR素子10はセルプレート9とデータ線20が交差する、層間絶縁膜6の領域に設けられている。また、データ線20は層間絶縁膜22に覆われている。
【0076】
なお図11,12では、書き込み線8を除いた書き込み/読み出し回路は省略されている。ここで省略した書き込み/読み出し回路とそれに付随した周辺回路の構成については、周知の半導体技術、例えばDRAM、強誘電体メモリ等に用いられる公知技術を利用することが出来る。
【0077】
また、TMR素子10を除く半導体回路部、周辺回路部の製造に関しては、従来公知の半導体製造技術を利用することができ、その詳細な説明は省略する。
【0078】
多重TMR素子への磁界印加は、図11に示す書き込み線8、及びデータ線20に一定電流を流し、これによって両者の交差部分に生じる合成された電流磁界を用いる。書き込み時には、多重TMR素子を経由した短絡電流を防ぐため、選択トランジスタを非導通状態とすることが必要である。電流磁界の値及び極性を変化させるには、書き込み線8、及びデータ線20に流す電流値及びその極性を変化させればよい。
【0079】
記録情報の書き込みは、前述したように、多重TMR素子をある所定方向に初期磁化した後に、記録情報に対応する磁化配列ができるように正負の磁界掃引を組み合わせて用いればよい。例えば、“10”の状態は、負の磁界方向にH<−Hc3となる磁界を印加して初期磁化を行った後、H<Hc3の正磁界を印加、さらに−Hc2<Hの負磁界を印加して磁界を0に戻すことによって得られる。2回目以降の書き換えでは初期磁化は不要である。例えば“10”から“01”に書き換えるためには−Hc3<H<−Hc2の負磁界を印加して、下部強磁性層15の磁化を紙面左向きにそろえた後、H<Hc2の正磁界を印加して磁界を0に戻せばよい。
【0080】
次に記録情報の読み出し動作について説明する。本実施の形態の磁気メモリ装置におけるメモリセル記録情報の読み出しは、図11のデータ線20から多重TMR素子10にセンス電流を流して、トンネル接合における電圧降下をセル出力電圧として検出することによって行う。2ビット記録情報の判別は、記録情報に対応したセル出力電圧の大きさの違いを判別すればよい。
【0081】
以下、本実施の形態における2ビット記録情報の判別方法について詳述する。図13は本実施の形態の磁気メモリ装置におけるメモリセル2の配置図を模式的に示したものである。各メモリセル2には、データ線DL0、/DL0(DL0バー)に一方の端子が接続している。データ線DL0、/DL0には同数のメモリセルが接続されており、対線を構成し、差動アンプ31に接続されている。各々のデータ線には定電流源32,33が接続されている。各メモリセルは各々一つの多重TMR素子10と、一つの選択トランジスタ3とを有しており、選択トランジスタ3の一方の電極は図13のPLで示したプレート線に接続している。プレート線の電位はグランド電位でも良いが、他の値を用いることも可能である。選択トランジスタ3のゲートはワード線WLに接続されている。なお図13に示す構造では選択トランジスタ3とデータ線の間に多重TMR素子10が配置されているが、選択トランジスタ3とプレート線の間にTMR素子10を配置することも可能である。
【0082】
メモリセル2の記録情報を読み出す際には、まずデータ線DL0及びデータ線/DL0に接続された定電流源32,33をオンし、データ線DL0及び/DL0を一定電圧にプリチャージする。プリチャージ電位Vpは、例えばダミーセル2a及びダミーセル2bの選択トランジスタを導通させ、ダミーセルにセンス電流を流すことで実現できる。続いてワード線WLD、/WLDをオフ、ワード線WL1をオンすることで、ダミーセル2aが開放されると同時に、セル2の選択トランジスタが導通し、データ線DL0の電位は、メモリセル2の多重TMR素子の出力電圧値と等しくなる。図14は、データ線DL0及びデータ線/DL0の電位を比較して示す。本実施の形態では、ダミーセルのセル抵抗値を調整し、プリチャージ電位Vpが、記録情報“01”と“10”に対応した出力電圧の中間値となるように設定した。ダミーセル中の抵抗素子は、記憶セルと同じ多重TMR素子を用いても良いし、半導体薄膜、金属薄膜からなる抵抗素子を用いても良い。ダミーセルはデータ線に一つあればよく、高集積化の妨げになるものではない。ワード線WL1がオンし、読み出しが開始されると、データ線DL0の電位はセル2の記録情報に対応して4つの異なる電圧値を取る。一方、データ線/DL0の電位はプリチャージ電位Vpのまま保たれており、結果的に差動アンプ31の出力には、プリチャージ電位Vpとデータ線DL0の電位との差の電圧が増幅され現れる。このような対線構成と差動アンプを用いた検出法は、DRAMなどで差動センス方式として多く用いられており、差動アンプ部回路等の周辺回路は公知技術で実現できる。差動センス方式を用いることで、データ線に結合した同相雑音は相殺され、信号−ノイズ比の高い検出が実現可能である。
【0083】
(第7の実施の形態)
また記録情報の読み出しには、電流磁界による磁化反転を併用することも可能である。この場合を第7の実施の形態として図15を参照して説明する。図15には、磁化反転を併用した記録情報読み出し時における、多重TMR素子の磁化配列の変化を示す。本実施の形態では、中間強磁性層13及び下部強磁性層15が情報の記録層である。また多重TMR素子としては、図2に示す電圧−磁界特性を有するものを用いた。本実施の形態では、多重TMR素子の基準方位を定めるのは上部強磁性層11であり、上述の第6の実施の形態と異なり、書き込み/読み出し時の磁化が電流磁界により反転する。従って読み出し動作完了後には所定のリフレッシュ動作が必要となる。図15(a)にはプリチャージ時の磁化配列を示す。磁化反転は図15(b)に示すように書き込み線8に電流を流し電流磁界を生じさせて行う。読み出し動作完了後には、図15(c)に示すように逆方向の電流磁界により磁化方向を初期状態にリフレッシュする。図16は、この上部強磁性層11の磁化反転に伴うデータ線DL0の電圧変化をデータ線/DL0と比較して示した模式図である。プリチャージ電位Vpは、上部強磁性層11の磁化反転前の“10”、“01”の中間電位とした。磁化反転前には、データ線DL0の電位は、記録情報に対応した4つの異なる電圧値を示す。磁化反転を生じさせると、トンネル接合1の磁化配列が平行から反平行へまたは反平行から平行へ変化する。これによりデータ線DL0には、立ち上がりまたは立ち下がりの電圧パルスが生じる。ここでパルスの立ち上がり、立ち下がりと、そのプリチャージ電位Vpに対する極性を組み合わせると、以下に示すように記録情報に対応して4つの異なるパルスが生じていることが分かる。
【0084】
“11”:極性 負、立ち上がり
“01”: 負、立ち下がり
“10”: 正、立ち上がり
“00”: 正、立ち下がり
すなわち、本実施の形態では記録情報判別に電圧を定量的に検出する必要がなく、その極性弁別と、立ち上がり/立ち下がりの区別を行えばよい。従って、例えば電源電圧、データ線電位の変動に対する動作マージンを大きく取ることが可能となり、信号−ノイズ比の高い検出が可能となる。
【0085】
第6の実施の形態では、一つの多重TMR素子に一つ選択トランジスタを配した構成を説明した。しかし、本発明の磁気メモリ装置の構成は上記実施の形態に限定されるものではない。すなわち多値記憶を実現させるために必要な絶対要素は、強磁性多重トンネル接合を用いた多重TMR素子であり、多重TMR素子の配列方法、記憶データの読み出し方法、電流磁界の印加方法は、多重TMR素子の出力特性、製造法との整合が取れる範囲で従来公知の技術を用いても何ら差し支えない。図17には、複数の多重TMR素子10を一つのデータ線24に並列に配置した場合のメモリセル配置図を模式的に示したものである。この場合には、個々の多重TMR素子には選択トランジスタが設けられていないため、セル面積を低減させることができる利点を持つ。セル記憶情報の読み出し方法としては、第7の実施の形態で説明した電流磁界併用読み出しを用いればよい。
【0086】
また、第6の実施の形態の磁気メモリ装置においては、書き込み線8はセルプレート9の下に設けられていたが、図18に示すようにデータ線20の上に層間絶縁膜22を介して設けても良い。なお、図18において、6aは層間絶縁膜を表わしている。
【0087】
【発明の効果】
以上、述べたように本発明によれば、素子加工寸法を微細化することなく、メモリ容量を可及的に大きくすることが可能となり、これにより、素子微細化に伴うTMR素子の素子抵抗の増大、および微細寸法磁性体に特有な不均一な磁化分布による抵抗変化率の減少を防ぐことができ、高速でかつ低消費電力を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態にかかる多重TMR素子の構造を示す模式図。
【図2】 図1に示す多重TMR素子の磁界−電圧特性を示すグラフ。
【図3】図1に示す多重TMR素子の磁界−電圧特性を示すグラフ。
【図4】図1に示す多重TMR素子の磁界−電圧特性を示すグラフ。
【図5】本発明の第2の実施の形態にかかる多重TMR素子の構造を示す模式図。
【図6】本発明の第3の実施の形態にかかる多重TMR素子の構造を示す模式図。
【図7】図6に示す多重TMR素子の磁界−電圧特性を示すグラフ。
【図8】本発明の第4の実施の形態にかかる多重TMR素子の構造を示す模式図。
【図9】本発明の第5の実施の形態にかかる多重TMR素子の構造を示す模式図。
【図10】図9に示す多重TMR素子の磁界−電圧特性を示すグラフ。
【図11】本発明による磁気メモリ装置の第6の実施の形態の構成を示す断面図。
【図12】第6の実施の形態の磁気メモリ装置のレイアウトを示す平面図。
【図13】本発明による磁気メモリ装置にかかるメモリセル配置を模式的に示した平面図。
【図14】本発明による磁気メモリ装置における記録情報読み出し時における電圧応答を模式的に示した図。
【図15】本発明による磁気メモリ装置における電流磁界を併用した記録情報読み出し時における多重TMR素子の磁化配列を説明した図。
【図16】本発明による磁気メモリ装置における電流磁界を併用した記録情報読み出し時における電圧応答を模式的に示した図。
【図17】本発明の磁気メモリ装置におけるメモリセル配置の一変形例を示した平面図。
【図18】本発明による磁気メモリ装置の第6の実施の形態の変形例を示す断面図。
【符号の説明】
1 半導体基板
2 メモリセル
2a,2b ダミーセル
3 選択トランジスタ
4 ゲート電極(ワード線)
5a ドレイン領域
5a ソース領域
6 層間絶縁膜
7 コンタクト
8 書き込み線
9 セルプレート
10 多重TMR素子
11 上部強磁性層
12 上部絶縁層
13 中間強磁性層
14 下部絶縁層
15 下部強磁性層
19 コンタクト
20 データ線
22 層間絶縁膜
31 差動アンプ
32,33 定電流源
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a magnetic memory device capable of multi-value storage using a ferromagnetic multiple tunnel junction.
[0002]
[Prior art]
Magnetic random access memory (hereinafter also referred to as MRAM) is a general term for solid-state memories that use the magnetization direction of a ferromagnetic material as a record carrier for information and can rewrite, hold, and read recorded information at any time.
[0003]
The MRAM cell records information by associating whether the magnetization direction of the ferromagnetic material constituting the memory cell is parallel or antiparallel to a certain reference direction with binary information “1” “0”. . The recording information is written by reversing the magnetization direction of the ferromagnetic material of each cell by a current magnetic field generated by passing a current through a write line arranged in a cross stripe shape. In principle, the power consumption during recording and holding is zero, and this is a non-volatile memory that holds recording even when the power is turned off. Reading recorded information is a phenomenon in which the electrical resistance of a memory cell changes depending on the relative angle between the magnetization direction of the ferromagnetic material constituting the cell and the sense current, or the relative angle of magnetization between a plurality of ferromagnetic layers, so-called magnetoresistance. Use the effect.
[0004]
When comparing the function of a MRAM with a conventional semiconductor memory using a dielectric, (1) it is completely non-volatile and can be rewritten more than 1015 times. (2) Non-destructive reading is possible and a refresh operation is not required, so that the read cycle can be shortened. (3) Compared to the charge storage type memory cell, it has many advantages such as high resistance to radiation. It is expected that the degree of integration per unit area, write time, and read time of MRAM can be approximately the same as DRAM. Therefore, taking advantage of the great feature of non-volatility, application to an external recording device for portable digital audio equipment and further to a main memory for a mobile PC is expected.
[0005]
However, an MRAM having a recording capacity of about 4 kb that is currently in practical use uses an anisotropic magnetoresistive effect (hereinafter abbreviated as an AMR effect) for reading cell recording information. (See, for example, Ferroelectrics, 116, 175 (1991)) The rate of change in resistance due to the AMR effect is about 2%, and the rate of change in resistance effectively obtained when reading recorded information using a current magnetic field is 20-30%. Degree. Therefore, the cell read voltage for a sense current of several tens of mA is several hundred μV, and various compensation circuits are required to improve the noise-to-noise ratio. Therefore, not only a cycle time of about several μs to several tens of μs can be obtained for driving the compensation circuit, but it is also difficult to improve the cell integration degree.
[0006]
In order to solve this point, efforts have been made to use the giant magneto-resistance (hereinafter abbreviated as GMR effect) for reading recorded information. In the case of the GMR effect, there are a plurality of ferromagnetic layers in the cell, and the resistance value of the cell changes depending on the relative angle of magnetization of each ferromagnetic layer. As an MRAM cell using an element exhibiting the GMR effect (hereinafter abbreviated as GMR element), a Pseudo Spin-Valve structure (see, for example, IEEE Trans. Mag., 33, 3289 (1997)), three layers having antiferromagnetic interlayer coupling. Using a layer film (see, for example, IEEE Trans. Comp. Pac. Manu. Tech. Pt. A, 17, 373 (1994)), or having a Spin-Valve structure using a hard magnetic material as a pinned layer (See, for example, IEEE Trans. Mag. 33.3295 (1997)).
[0007]
The value of the GMR effect of a three-layer film made of unbonded NiFe / Cu / Co that is currently widely used as a GMR element is about 6 to 8%. For example, in the MRAM cell using the above-mentioned Pseudo Spin-Valve structure, the resistance change rate of 5% or more is effectively realized by controlling the magnetization distribution at the time of reading recorded information. This is a value about 10 times larger than when the AMR effect is used.
[0008]
However, in general, the sheet resistance of the GMR element is about several tens of Ω / □. Therefore, even when a resistance change rate of 5% is assumed, the cell read signal for a sense current of several tens of mA is about several mV. On the other hand, for example, the voltage drop in the cell driving transistor increases as the cell size is reduced, and reaches several hundred mV in the 0.25 μm rule. That is, if there is a variation of 10% in the resistance value of the transistor, noise of several tens mV appears due to this. That is, since the cell read signal is small with the resistance change rate and sheet resistance value of the GMR element obtained at present, there is a problem that stable operation as a memory is difficult when further integration is achieved in the future. Yes.
[0009]
In order to solve this point, proposals have been made to apply a ferromagnetic tunnel effect (hereinafter referred to as TMR effect) instead of the GMR effect. An element exhibiting the TMR effect (hereinafter abbreviated as a TMR element) is mainly composed of a three-layer film including a first ferromagnetic layer / an insulating layer / a second ferromagnetic layer, and current flows through the insulating layer. The tunnel resistance value changes in proportion to the cosine of the relative angle of magnetization of both ferromagnetic metal layers, and takes a maximum value when both magnetizations are antiparallel. For example, the first ferromagnetic layer is made of NiFe / Co and the insulating layer is made of Al.2 OThree In a tunnel junction in which the second ferromagnetic layer is made of Co / NiFe, a resistance change rate exceeding 25% is found in a low magnetic field of 50 Oe or less. (See IEEE Trans. Mag., 33, 3553 (1997)) That is, the TMR element has an advantage that it has a larger resistance change rate than the GMR element. Furthermore, in the TMR element, since the current flows through the insulating layer, a higher cell resistance can be obtained than in the GMR element. Therefore, there is an advantage that a larger cell read signal can be obtained even with a smaller sense current.
[0010]
Currently, the structure of an MRAM cell using TMR elements includes one TMR element with one transistor, multiple TMR elements connected in parallel in one row, and multiple TMR elements arranged on a matrix. However, a transistor in which selection transistors are arranged for each row and column (see, for example, J. Appl. Phys., 81, 3758 (1997)) has been proposed. These structures can be integrated to the same extent as a dynamic random access memory (hereinafter abbreviated as DRAM) using dielectric capacitors, even if the areas of one cell are simply compared. Further, assuming a resistance change rate of 30% or more and a cell resistance of about 10 kΩ, a signal-noise ratio substantially equal to that of a DRAM can be obtained. Such resistance change rate and cell resistance specifications are within the range that can be achieved in terms of materials.
[0011]
However, there are many problems in the MRAM using the TMR element for further higher integration in the future. One of the problems is an increase in cell resistance due to a decrease in tunnel junction area. The increase in cell resistance also leads to an increase in signal delay time through inter-wiring stray capacitance. The other is a problem of non-uniform magnetization distribution unique to the fine-structure magnetic material. That is, when a submicron-sized ferromagnetic material is magnetized in the film surface, there arises a problem that the magnetization state in the film surface becomes non-uniform depending on the shape of the film. For example, it is known that self-demagnetization occurs due to magnetic poles generated at the end face, and so-called edge domains are generated in which the magnetization direction of the film end face portion is different from that at the center (J. Appl. Phys. 81, 5471 (1997). ).). The presence of the edge domain causes (1) a decrease in the squareness ratio of hysteresis, and an effective resistance change rate is reduced. (2) The film magnetization process becomes unstable, causing problems such as an increase in the coercivity of the film. In particular, an increase in coercive force leads to an increase in power consumption during writing, which is not preferable. This problem of non-uniform magnetization distribution is expected to become more prominent as the size of the ferromagnetic material decreases.
[0012]
The problems caused by the miniaturization of these memory cells are similar to those of semiconductor memories such as DRAM and flash memory. Including production cost problems, it is difficult to solve them only by devising the cell structure and searching for materials. It is expected that
[0013]
[Problems to be solved by the invention]
As described above, by applying the TMR element to the memory cell, the cell read signal can be increased as compared with the memory cell using the AMR effect and the GMR effect which are conventionally used, and stable operation as an MRAM is realized. Is possible. However, various problems caused by miniaturization of memory cells aiming at high integration remain unsolved, and in the future, if the processing size of memory cells is further miniaturized in order to obtain a recording density comparable to DRAM. Therefore, it is expected that performance degradation such as speed and power consumption will occur due to factors that a sufficient signal-noise ratio cannot be obtained and control of the magnetization state of the element becomes more difficult.
[0014]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a high-speed, low-power consumption magnetic memory device having as large a capacity as possible.
[0015]
[Means for Solving the Problems]
According to a first aspect of the magnetic memory device of the present invention, there is provided a plurality of memory cells each including an element having a ferromagnetic multiple tunnel junction in which ferromagnetic conductive layers and tunnel barrier layers are alternately stacked, and the ferromagnetic multiple tunnel. Magnetic field applying means for applying a magnetic field to the junction, and among the plurality of ferromagnetic conductive layers constituting the ferromagnetic multi-tunnel junction, at least three ferromagnetic conductive layers have different holding forces, Of these three ferromagnetic conductive layers, the magnetization directions of at least two ferromagnetic conductive layers can be independently reversed by the magnetic field applying means.
[0016]
According to a second aspect of the magnetic memory device of the present invention, there is provided a plurality of memory cells each including an element having a ferromagnetic multiple tunnel junction in which ferromagnetic conductive layers and tunnel barrier layers are alternately stacked; Magnetic field applying means for applying a magnetic field to the multiple tunnel junction, wherein the ferromagnetic multiple tunnel junction includes at least four or more magnetic conductive layers according to the magnetization arrangement of the plurality of ferromagnetic conductive layers constituting the ferromagnetic multiple tunnel junction. It has different resistance values.
[0017]
In addition, it is preferable that at least two tunnel barrier layers among the plurality of tunnel barrier layers constituting the ferromagnetic multiple tunnel junction have different tunnel conductances.
[0018]
Of the plurality of ferromagnetic conductive layers constituting the ferromagnetic multi-tunnel junction, at least one of the ferromagnetic conductive layers is configured to have a different shape or junction area from the other ferromagnetic conductive layers. Is preferred.
[0019]
According to the configuration of the present invention, multi-value information can be stored in one memory cell, so that high integration can be realized without reducing the processing dimension of the ferromagnetic multiple tunnel junction. Therefore, the problem of non-uniform magnetization distribution peculiar to the fine structure magnetic material can be reduced, so that higher speed and lower power consumption can be achieved as compared with the conventional memory of the same integration degree. .
[0020]
Further, as compared with a conventional memory having the same integration degree, it is possible to keep the processing dimensions of not only the junction part but also the transistor part and the wiring part such as the data line and the writing line large. Accordingly, a voltage drop in the transistor portion and the wiring portion can be reduced, and power consumption can be further reduced. In addition, since the wiring section cross-sectional area can be kept large, it is possible to extend the wiring life caused by electrochromic migration, and further improve the reliability.
[0021]
Further, in the configuration of the present invention, since the ferromagnetic multiple tunnel junction is used, the entire film thickness can be suppressed smaller than the configuration in which a plurality of single junctions are connected in series. Therefore, there is an advantage that the controllability at the time of microfabrication is high and the manufacture becomes easier. In addition, since the distance between each ferromagnetic conductive layer and the write line can be kept small, a current magnetic field can be applied more efficiently, and power consumption can be further reduced.
[0022]
The intermediate ferromagnetic conductive layer sandwiched between the tunnel barrier layers in the ferromagnetic multiple tunnel junction may be a continuous film or a so-called granular film in which discontinuous fine particles are dispersed in a dielectric layer. Good. When the intermediate ferromagnetic conductive layer is a sufficiently thin continuous film or a sufficiently small volume of fine particles, a discrete level depending on the direction of discrete electron spins is formed in the layer due to the quantum confinement effect. The When such a discrete level depending on the spin direction is formed, a large resistance change rate can be obtained as compared with the case where there is no discrete level. In addition, when the intermediate ferromagnetic conductive layer is composed of discontinuous fine particle aggregates, the volume of each fine particle is sufficiently small, and the charge energy of the fine particles becomes an observable value at room temperature, the resistance is caused by the so-called Coulomb blockade effect. An increase in the rate of change occurs. Further, when the spin relaxation time in the fine particles is sufficiently longer than the tunnel time, a spin accumulation effect is generated in which spin-polarized electrons are accumulated in a non-equilibrium manner in the fine particles. When the spin accumulation effect occurs, the resistance change rate increases. That is, in the present invention, since the ferromagnetic multi-tunnel junction is used for the memory cell, the cell output voltage can be increased by actively utilizing the above-described quantum confinement effect, Coulomb blockade effect, and spin accumulation effect. Can be speeded up.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0024]
(First embodiment)
A first embodiment of a magnetic memory device according to the present invention will be described with reference to FIGS. FIG. 1 is a diagram schematically showing the structure of a ferromagnetic multiple tunnel junction element 10 (hereinafter also referred to as a multiple TMR element) used in the memory cell of the magnetic memory device of the present embodiment. The multiple TMR element 10 is composed of a laminated film including an upper ferromagnetic layer 11, an upper insulating layer 12, an intermediate ferromagnetic layer 13, a lower insulating layer 14, and a lower ferromagnetic layer 15. The intermediate ferromagnetic layer 13 is sandwiched between an upper insulating layer 12 and a lower insulating layer 14 made of two thin dielectrics, and the upper ferromagnetic layer 11 and the intermediate ferromagnetic layer 13 are interposed between the insulating layers 12 and 14. A tunnel current flows between the intermediate ferromagnetic layer 13 and the lower ferromagnetic layer 15. That is, a double tunnel junction is formed between the upper ferromagnetic layer 11, the intermediate ferromagnetic layer 13, and the lower ferromagnetic layer 15 via the upper insulating layer 12 and the lower insulating layer 14, each of which serves as a tunnel barrier layer. ing.
[0025]
When the intermediate ferromagnetic layer 13 is a sufficiently thin continuous film, discrete levels depending on the direction of discrete electron spins are formed in the intermediate ferromagnetic layer 13 due to the quantum confinement effect. When such a discrete level depending on the spin direction is formed, a large resistance change rate can be obtained as compared with the case where there is no discrete level.
[0026]
Next, a method for manufacturing the multiplex TMR element 10 of the present embodiment will be described. The lower ferromagnetic layer 15 includes a 6 nm thick Fe film and a 3 nm thick Co film.1Fe1It consists of a two-layer film with a film. The lower insulating layer 14 is made of an Al oxide film, and has a thickness of 1.0 nm on the lower ferromagnetic layer 12.2O3The film is formed by direct sputtering. Next, 3 nm thick Co80Pt20An intermediate ferromagnetic layer 13 made of an alloy film and a 1.4 nm thick Al film2O3An upper insulating layer 12 that is a sputtered film is formed. The upper ferromagnetic layer 11 is a Co film having a film thickness of 6 nm.1Fe1Film and Ni with a thickness of 12 nm82Fe18It consists of a two-layer film with an alloy film. The reason why the lower ferromagnetic layer 15 and the upper ferromagnetic layer 11 are different in material and film thickness is to increase the difference in coercive force between them. After film formation, heat treatment was performed in a magnetic field at 300 ° C. for 1 hour in a magnetic field of 5 kOe using a vacuum heat treatment furnace. The purpose of the heat treatment is to stabilize the oxygen distribution in the insulating layer and at the interface between the insulating layer and the ferromagnetic layer, to release crystal distortion that occurs during film formation and to improve soft magnetic properties. This is in order to provide the characteristics and realize a sharp magnetization reversal.
[0027]
As a material used for each ferromagnetic layer, for example, Fe-Ni alloy represented by permalloy, Fe, Ni, Co exhibiting ferromagnetism and alloys containing them, NiMnSb, PtMnSb and other half metals, CrO2 A variety of ferromagnetic materials are used, from various soft magnetic materials such as magnetite and other oxide half metals and amorphous alloys to hard magnetic materials such as Co-Pt alloys, Fe-Pt alloys and transition metal-rare earth alloys. be able to. In order to obtain a high rate of resistance change, it is desirable to use a material having a high degree of spin polarization of conduction electrons. For example, half metal has an energy gap in one spin band, so only electrons having spins in one direction contribute to conduction. Therefore, a larger magnetoresistance ratio can be obtained by using such a material for each ferromagnetic layer. The formation of the ferromagnetic layer can be realized by a known film formation technique such as sputtering, vacuum deposition, or CVD.
[0028]
Each ferromagnetic layer is not limited to a single layer film, and may have a configuration composed of a plurality of layers as in the present embodiment. For example, as described above, Co having a high spin polarization at the portion in contact with each insulating layer1Fe1Ni with excellent soft magnetic properties in contact with the film8Fe2When an alloy film is disposed, it is possible to achieve both high spin polarization and soft magnetic properties, which is a preferable mode. Each ferromagnetic layer preferably has uniaxial magnetic anisotropy in the film. As a result, not only steep magnetization reversal can be caused, but also the magnetization direction can be stably maintained. The application of uniaxial anisotropy to the ferromagnetic layer can be realized by a method such as film formation in a magnetic field or heat treatment in a magnetic field.
[0029]
The material used for the insulating layer is Al.2O3, SiO2, MgO, B2O3, AlN, CaF2Dielectric materials such as can be used. The insulating layer may be formed by a direct film formation method such as sputtering, vacuum deposition, or CVD, or may be formed by oxidizing a metal such as Al-Hf by oxygen plasma, natural oxidation, or the like. Further, an oxidation treatment may be combined with a direct film formation method such as sputtering.
[0030]
Next, the recording information writing operation in the magnetic memory device of this embodiment will be described.
[0031]
In the following description, the ferromagnetic single tunnel junction composed of the upper ferromagnetic layer 11 / upper insulating layer 12 / intermediate ferromagnetic layer 13 shown in FIG. A ferromagnetic single tunnel junction composed of layer 13 / lower insulating layer 14 / lower ferromagnetic layer 15 is referred to as a second tunnel junction. Furthermore, the resistance values when the magnetizations of both ferromagnetic layers are parallel in the first and second tunnel junctions are respectively R1 P, R2 PAnd the resistance value when antiparallel is R1 AP, R2 APIt is defined as Where R1 A P> R1 P, R2 AP> R2 PIt is. ΔR1= R1 AP-R1 P, ΔR2= R2 AP-R2 PIs the amount of change in magnetoresistance of each ferromagnetic tunnel junction.
[0032]
FIG. 2 shows the measurement result of the magnetic field response of the output voltage from the multiple TMR element shown in FIG. The external dimension of this multiple TRM element is a 0.5 μm square. An external magnetic field was uniformly applied to the entire surface of the element, and the output voltage when a constant current of 10 μA was passed was measured as a function of the magnetic field. The measurement was performed after applying an external magnetic field of −500 Oe to the multiplex TMR element and aligning the magnetization directions of the upper ferromagnetic layer 11, the intermediate ferromagnetic layer 13, and the lower ferromagnetic layer 15 in parallel. As indicated by arrows on the voltage curve of FIG. 2, there are three different states in the voltage-magnetic field characteristics when the magnetic field H is swept from the negative side to the positive side. The voltage changes greatly at the boundary between different states, and the values of the magnetic field corresponding to each boundary are 15, 50, and 120 Oe, respectively. The value of this magnetic field depends on the coercive force (hereinafter, HH in the order of the upper ferromagnetic layer 11, the lower ferromagnetic layer 15, and the intermediate ferromagnetic layer 13 of the multiple TMR elements constituting the memory cell).c1, Hc2, Hc3Abbreviation). That is, as shown by a combination of three arrows in FIG.c1Then, the magnetization of each ferromagnetic layer is aligned parallel to the left direction of the page, but Hc1<H <Hc2Then, the magnetization of the upper ferromagnetic layer 11 is reversed, and further Hc2<H <Hc3Then, the magnetization of the lower ferromagnetic layer 15 is also reversed. Hc3At <H, the magnetizations of all the ferromagnetic layers are aligned in parallel in the right direction on the page. As shown in FIG. 2, due to the change in the magnetization arrangement between the ferromagnetic layers, the resistance value of the multiple TMR element becomes R1 P+ R2 P→ R1 AP+ R2 P→ R1 AP+ R2 AP→ R1 P+ R2 PIt changes in order. That is, the voltage characteristic reflects three different cell resistance values depending on the magnetization arrangement.
[0033]
3 and 4 show the voltage-magnetic field characteristics in the low magnetic field of the multiple TMR element shown in FIG. The broken lines shown in FIGS. 3 and 4 show the voltage-magnetic field characteristics shown in FIG. 2 as they are. The voltage-magnetic field characteristic indicated by the solid line in FIG. 3 indicates that the magnetic field H is changed from −500 Oe to 40 Oe (<Hc2) To -Hc2<H <Hc2It was obtained by repeating the sweep in the range of. In this magnetic field region, as shown in FIG. 3, the magnetizations of the intermediate ferromagnetic layer 13 and the lower ferromagnetic layer 15 are aligned leftward in the drawing, and only the magnetization direction of the upper ferromagnetic layer 11 changes. Hysteresis in the voltage-magnetic field characteristic reflects the magnetization process of the upper ferromagnetic layer 11. The two remaining states having different voltage-magnetic field characteristics respectively correspond to whether the magnetization direction of the upper ferromagnetic layer 11 is rightward or leftward on the paper surface. On the other hand, the voltage-magnetic field characteristic indicated by the solid line in FIG.c3) To -Hc2<H <Hc2It was obtained by repeating the sweep in the range of. In this magnetic field region, as shown in FIG. 4, the magnetization of the intermediate ferromagnetic layer 13 is arranged in the left direction of the drawing, and the magnetization of the lower ferromagnetic layer 15 is arranged in the right direction of the drawing. Have different magnetization directions. The two remaining states having different voltage-magnetic field characteristics respectively correspond to whether the magnetization direction of the upper ferromagnetic layer 11 is rightward or leftward in the drawing as in the case shown in FIG. However, the voltage values in the two remaining states are different from those in FIG.
[0034]
For convenience, the case where the magnetization is directed leftward on the page is defined as a binary number “1”, the case where the magnetization is directed rightward is defined as “0”, and the magnetization direction of the upper ferromagnetic layer 11 is defined by 2 bits. The upper order bit of the binary number and the lower ferromagnetic layer 15 are associated with the lower order bit to represent the magnetization arrangement. The correspondence between the magnetization arrangement and the cell resistance value in the four different remanent magnetization states obtained in FIGS. 3 and 4 is as follows.
[0035]
“11”: R1 P+ R2 P
“10”: R1 P+ R2 AP
“01”: R1 AP+ R2 P
“00”: R1 AP+ R2 AP
That is, in the magnetic memory device of the present embodiment, there are four different magnetization arrays in the multiple TMR element 10, and four different cell resistance values uniquely correspond to these four magnetization arrays. All of the four magnetization arrays of the multiple TMR element are in a residual magnetization state and are non-volatile. In order to realize a resistance state corresponding to these four different magnetization arrangements, each of the upper ferromagnetic layer 11, the intermediate ferromagnetic layer 13, and the lower ferromagnetic layer 15 constituting the multiple TMR element 10 is provided. A difference in coercive force is required. In the present embodiment, the upper ferromagnetic layer 11 and the lower ferromagnetic layer 15 are a recording layer whose magnetization direction changes during writing, and the intermediate ferromagnetic layer 13 is a fixed layer whose magnetization direction does not change during writing. The present invention is not limited to this, and any two of the upper ferromagnetic layer 11, the intermediate ferromagnetic layer 13, and the lower ferromagnetic layer 15 may be used as information recording layers. In this case, the remaining one ferromagnetic layer is used as a fixed layer. For controlling the coercive force of each ferromagnetic layer, in addition to changing the material constituting the ferromagnetic layer, for example, using a soft magnetic material or a laminated structure with a hard magnetic material, changing the film thickness, and imparting magnetic anisotropy It can be realized by various means such as using shape magnetic anisotropy.
[0036]
The difference between the resistance value of the magnetization array “10” and the resistance value of the magnetization array “01” in the intermediate state is (R1 P+ R2 AP)-(R1 AP+ R2 P) = ΔR1-ΔR2, And magnetoresistance change ΔR between the first tunnel junction and the second tunnel junction1, ΔR2Reflect the difference. That is, ΔR1, ΔR2Are substantially equal, it is difficult to discriminate between the magnetization array “10” and the magnetization array “01”. Therefore, in order to discriminate cell resistance values corresponding to four different magnetization arrangements, the magnetoresistance change ΔR of the first and second tunnel junctions is determined.1, ΔR2Need to be different. For example, ΔR1~ 2ΔR2If so, the difference in cell resistance value corresponding to the above-described four magnetization arrangements can be substantially equalized, which is a preferable mode. Magnetoresistive change ΔR of each tunnel junction1, ΔR2This can be controlled by changing the junction area of each tunnel junction, the thickness and properties of the insulating layer constituting the tunnel junction, and the properties of the ferromagnetic layer.
[0037]
In the multiple TMR element of the present embodiment, the resistance value of the magnetization array “01” is lower than the resistance value of the magnetization array “10”. This is not a necessary condition in the present invention, and the resistance value “10” may have higher characteristics than the resistance value “01”.
[0038]
As described above, the recording information may be written by combining positive and negative magnetic field sweeps so that a magnetization arrangement corresponding to the recording information is formed after the TMR element is initially magnetized in a predetermined direction. For example, the state of the magnetization array “10” is H <−H in the negative magnetic field direction.c3After applying initial magnetic field H and performing initial magnetization, Hc2<H <Hc3Apply positive magnetic field H and -Hc2<H <-Hc1The negative magnetic field H is applied to return the magnetic field to zero. The initial magnetization is not necessary for the second and subsequent rewrites. For example, in order to rewrite the magnetization array “10” to the magnetization array “01”, −Hc3<H <-Hc2The negative magnetic field H is applied to align the magnetization of the lower ferromagnetic layer 15 leftward in the drawing, and then Hc1<H <Hc2The positive magnetic field H can be applied to return the magnetic field to zero.
[0039]
In the present embodiment, it has been described that the magnetization direction of the intermediate ferromagnetic layer 13 is leftward in the drawing, but this depends on the initial magnetization state of the element. When the magnetization direction of the intermediate ferromagnetic layer 13 is rightward on the paper surface after the initial magnetization, the sign of the applied magnetic field may be reversed in the writing operation described above.
[0040]
As described above, according to the present embodiment, there are four different magnetization arrays in the multiple TMR element 10, and four different cell resistance values uniquely correspond to these four magnetization arrays. If this multiple TMR element is used for each memory cell, it is possible to write and hold 2-bit recording information in one memory cell. For this reason, it is possible to obtain a large capacity without downsizing the memory cell. As a result, high speed and low power consumption can be realized.
[0041]
  (Second Embodiment)
  A second embodiment of the magnetic memory device according to the present invention will be described with reference to FIG. Figure5These are the figures which showed typically the structure of the multiple TMR element 10 used for the memory cell of the magnetic memory device of this Embodiment. This figure5The multi-TMR element 10 shown in FIG. 1 has an intermediate ferromagnetic layer 13 made of an aggregate of discontinuous ferromagnetic fine particles 13 arranged in layers as shown in FIG. The structure is replaced with the layer 13.
[0042]
In the case where the intermediate ferromagnetic layer 13 is composed of a sufficiently small volume of ferromagnetic fine particles as in the present embodiment, the discreteness depends on the direction of the electron spin dispersed in the intermediate ferromagnetic layer 13 due to the quantum confinement effect. A level is formed. When such a discrete level depending on the spin direction is formed, a large resistance change rate can be obtained as compared with the case where there is no discrete level. Further, when the volume of the ferromagnetic fine particles is sufficiently small and the charging energy of the fine particles becomes a value that can be observed at room temperature, the resistance change rate increases due to the so-called Coulomb blockade effect. Furthermore, it has been theoretically studied that when the charging energy is higher than room temperature, a spin accumulation effect is generated in which spin-polarized electrons are accumulated non-equilibrium in the fine particles. When the spin accumulation effect occurs, an increase in resistance change rate is expected. Thus, it is a great advantage that the quantum confinement effect, the Coulomb blockade effect and the spin accumulation effect can be positively utilized.
[0043]
Next, a method for manufacturing the multiple TMR element 10 according to the present embodiment will be described. The lower ferromagnetic layer 15 includes a 6 nm thick Fe film and a 3 nm thick Co film.1Fe1It consists of a two-layer film with a film. The lower insulating layer 14 is made of an Al oxide film, and has a thickness of 1.0 nm on the lower ferromagnetic layer 15.2O3The film is formed by direct sputtering. Next, Co with a design mass film thickness of 1.8 nm30Pt20Intermediate ferromagnetic layer 13 made of an alloy film and Al with a thickness of 2.5 nm2O3An upper insulating layer 12 that is a sputtered film is formed. The lower insulating layer 14, the intermediate ferromagnetic layer 13, and the upper ferromagnetic layer were formed consistently by alternate sputtering. In order to divide the intermediate ferromagnetic layer 13 into particles, the intermediate ferromagnetic layer 13 needs to be three-dimensionally grown on the lower insulating layer 14. In the present embodiment, a high frequency bias voltage of 400 W is applied during film formation for the purpose of promoting the three-dimensional nucleus growth of the intermediate ferromagnetic layer 13. In addition, since the upper insulating layer 12 separates the particles, the upper insulating layer 12 is deposited thicker than in the first embodiment.
[0044]
The particle diameter of the particles constituting the intermediate ferromagnetic layer 13 can be controlled by the mass film thickness during sputtering. In the present embodiment, the intermediate ferromagnetic layer 13 becomes a continuous film with a mass film thickness of 2.3 nm or more, and particles with a mass film thickness of 1.8 nm and an average particle diameter of 5 nm have an average particle diameter of 1.2 nm with a mass film thickness of 1.2 nm. Each 3 nm particle was obtained. However, when the latter average particle diameter was 3 nm, the intermediate ferromagnetic layer 13 did not exhibit ferromagnetism at room temperature, and exhibited superparamagnetic behavior. For this reason, in the present embodiment, the design mass film thickness of the intermediate ferromagnetic layer 13 is set to 1.8 nm as described above.
[0045]
The upper ferromagnetic layer 11 is 6 nm thick Co1Fe1Film and Ni with a thickness of 12 nm82Fe18
It consists of a two-layer film with an alloy film. After the upper ferromagnetic layer 11 was formed, heat treatment was performed in a magnetic field at 300 ° C. for 1 hour in a magnetic field of 5 kOe using a vacuum heat treatment furnace.
[0046]
In this embodiment, since the intermediate ferromagnetic layer 13 is divided into particles, (1) when the intermediate ferromagnetic layer 13 made of a continuous film having the same film thickness is used as in the first embodiment. Compared with the electrode sheet resistance, the coercive force and anisotropic magnetic field values can be obtained. (2) Compared with the electrode sheet resistance, the current distribution effect that occurs when the joint resistance is small can be reduced. is doing. Moreover, by dividing | segmenting into a particle form, the charging energy of particle | grains can be increased and the increase in the magnetoresistance change rate by the Coulomb blockade effect can be anticipated.
[0047]
In addition, this embodiment can obtain as large a capacity as possible and can realize high speed and low power consumption.
[0048]
(Third embodiment)
Next, a third embodiment of the magnetic memory device according to the present invention will be described with reference to FIGS. FIG. 6 is a diagram schematically showing the configuration of the multiple TMR element 10 used in the memory cell of the magnetic memory device of the present embodiment.
[0049]
The multiple TMR element 10 shown in FIG. 6 includes an upper ferromagnetic layer 11, an upper insulating layer 12, an intermediate ferromagnetic layer 13, a lower insulating layer 14, and a lower ferromagnetic layer 15. The intermediate ferromagnetic layer 13 is sandwiched between an upper insulating layer 12 and a lower insulating layer 14 made of two thin dielectrics, and the upper ferromagnetic layer 11 and the intermediate ferromagnetic layer 13 are interposed between the insulating layers 12 and 14. A tunnel current flows between the intermediate ferromagnetic layer 13 and the lower ferromagnetic layer 15. In the present embodiment, as shown in FIG. 6, the magnetization direction of the lower ferromagnetic layer 15 is fixed in one direction during the write operation, and serves as a fixed layer.
[0050]
Next, a method for manufacturing the multiplex TMR element 10 of the present embodiment will be described. The lower ferromagnetic layer 15 is made of Ni with a thickness of 5 nm.82Fe18A film, a 12 nm thick IrMn film, and a 3 nm thick Co1Fe1It consists of a three-layer film with a film. The lower insulating layer 14 is made of an Al oxide film, and has a thickness of 1.0 nm on the lower ferromagnetic layer 15.2O3The film is formed by direct sputtering. Next, 3 nm thick Co80Pt20An intermediate ferromagnetic layer 13 made of an alloy film and a 1.4 nm thick Al film2O3An upper insulating layer 12 that is a sputtered film is formed. The upper ferromagnetic layer 11 is a Co film having a thickness of 3 nm.1Fe1Film and Ni with a thickness of 6 nm82Fe18It consists of a two-layer film with an alloy film. After the upper ferromagnetic layer 11 was formed, heat treatment was performed in a magnetic field at 300 ° C. for 1 hour in a magnetic field of 5 kOe using a vacuum heat treatment furnace.
[0051]
FIG. 7 shows the magnetic field response of the output voltage from the multiple TMR element having the structure shown in FIG. The external dimension of the element is a 0.5 μm square. An external magnetic field was uniformly applied to the entire surface of the element, and the output voltage when a constant current of 10 μA was passed was measured as a function of the magnetic field.
[0052]
In the present embodiment, since the lower ferromagnetic layer 15 uses a three-layer film including an antiferromagnetic thin film, the lower ferromagnetic layer 15 has a magnetic field applied to the junction in the memory operation of FIG. Is fixed in one direction. Therefore, (1) since the magnetization of the lower ferromagnetic layer 15 is forcibly aligned in one direction by exchange coupling with the antiferromagnetic material, there is almost no reverse magnetic domain in the residual magnetization state. Thereby, a higher resistance change rate can be obtained. (2) At the time of writing, the magnetization of the lower ferromagnetic layer 15 does not rotate, and it is possible to prevent the problem that the magnetization direction of the lower ferromagnetic layer 15 becomes unstable and the output decreases due to multiple writing. (3) The reversal magnetic field of the lower ferromagnetic layer can be easily set to several kOe or more, and even if the magnetic memory device as a product is exposed to an external magnetic field, the magnetization direction of the pinned layer is not destroyed. It has the advantage that the function can be restored. The value of the reversal magnetic field of the lower ferromagnetic layer 15 can be designed by controlling the strength of the exchange magnetic field between the ferromagnetic film and the antiferromagnetic film constituting the lower ferromagnetic layer 15. .
[0053]
In this embodiment, the lower ferromagnetic layer 15 is a fixed layer, but it goes without saying that the upper ferromagnetic layer 11 may be a fixed layer. Further, although an IrMn film is used as the antiferromagnetic material film constituting the lower ferromagnetic layer 15, this thin film can be replaced with another material film having an equivalent function. Examples of such a material film include NiO, FeMn, Mn alloy films such as FeMn, PtMn, and NiMn films.2O3It has been known.
[0054]
The third embodiment can obtain as large a capacity as possible, and can realize high speed and low power consumption.
(Fourth embodiment)
Next, a fourth embodiment of the magnetic memory device according to the present invention will be described with reference to FIG. FIG. 8 is a diagram schematically showing the configuration of the multiple TMR element 10 used in the memory cell of the magnetic memory device of the present embodiment.
[0055]
The multiple TMR element 10 shown in FIG. 8 includes an upper ferromagnetic layer 11, an upper insulating layer 12, an intermediate ferromagnetic layer 13, a lower insulating layer 14, and a lower ferromagnetic layer 15. The intermediate ferromagnetic layer 13 is sandwiched between an upper insulating layer 12 and a lower insulating layer 14 made of two thin dielectrics, and the upper ferromagnetic layer 11 and the intermediate ferromagnetic layer 13 are interposed between the insulating layers 12 and 14. A tunnel current flows between the intermediate ferromagnetic layer 13 and the lower ferromagnetic layer 15. In the present embodiment, as shown in FIG. 8, the intermediate ferromagnetic layer 13 is composed of a five-layer film composed of three layers of ferromagnetic thin films whose magnetization directions are antiparallel coupled and two layers of nonmagnetic conductor films. It plays the role of a pinned layer.
[0056]
Next, a method for manufacturing the multiple TMR element 10 of the present embodiment will be described in detail. The lower ferromagnetic layer 15 includes a 6 nm thick Fe film and a 3 nm thick Co film.1Fe1It consists of a two-layer film with a film. The lower insulating film 14 is made of an Al oxide film, and is formed by sputtering an Al film having a thickness of 0.8 nm on the lower ferromagnetic layer 15 and then oxidizing it with oxygen plasma having a partial pressure of 1 Torr and an input power of 200 W for 60 seconds. The Al oxide film thickness after oxidation was 1.0 nm as a result of observing the cross section with a transmission electron microscope. The intermediate ferromagnetic layer 13 includes a Co film having a thickness of 3 nm, a Ru film having a thickness of 0.7 nm, a Co film having a thickness of 3 nm, a Ru film having a thickness of 0.7 nm, and a Co film having a thickness of 3 nm. The film was formed by an alternate sputtering method. As shown in FIG. 8, the five-layer films were coupled antiparallel to each other, and it was confirmed by measurement with a vibrating sample magnetometer that the reversal magnetic field was 500 Oe or more at room temperature. Subsequent to the formation of the intermediate ferromagnetic layer 13, an Al film having a thickness of 1.1 nm is formed by sputtering as in the case of the lower insulating layer 14 and then oxidized to form an upper insulating film 12 having a thickness of 1.4 nm. . The upper ferromagnetic layer 11 is a Co film having a thickness of 3 nm.1Fe1Film and Ni with a thickness of 6 nm82Fe18It consists of a two-layer film with an alloy film. After the upper ferromagnetic layer 11 was formed, heat treatment was performed in a magnetic field at 300 ° C. for 1 hour in a magnetic field of 5 kOe using a vacuum heat treatment furnace.
[0057]
In this embodiment, since the antiferromagnetically coupled ferromagnetic multilayer film is used, the intermediate ferromagnetic layer 13 can be a fixed layer. The effect is almost the same as that of the third embodiment. However, compared with the third embodiment, (1) since there is no need to use an antiferromagnetic film made of a Mn alloy film, there is no fear of Mn diffusion at the time of temperature rise. (2) Compared to the case of using an antiferromagnetic material film, there is an advantage that the entire film thickness can be further reduced.
[0058]
Examples of the antiferromagnetically coupled ferromagnetic multilayer film include a multilayer film such as a CoFe film, a Ru, CoFe film, and an Ir film in addition to the multilayer film of the Co film and the Ru film.
[0059]
In this embodiment, a ferromagnetic multilayer film antiferromagnetically coupled to the intermediate ferromagnetic layer 13 is used. However, this ferromagnetic multilayer film may be used for the lower ferromagnetic layer 15 or the upper ferromagnetic layer 11, for example. Absent. When antiferromagnetic multilayer films are used for the upper and lower ferromagnetic layers 15 and 11, two ferromagnetic layers may be included in these multilayer films.
[0060]
In the fourth embodiment, as much capacity as possible can be obtained, and high speed and low power consumption can be realized.
[0061]
(Fifth embodiment)
Next, a fifth embodiment of the magnetic memory device according to the present invention will be described with reference to FIGS. FIG. 9 is a diagram schematically showing the configuration of the multiple TMR element 10 used in the memory cell of the magnetic memory device of the present embodiment.
[0062]
The multiple TMR element 10 includes an upper ferromagnetic layer 11, an upper insulating film 12, an intermediate ferromagnetic layer 13, a lower insulating layer 14, and a lower ferromagnetic layer 15.
[0063]
The lower ferromagnetic layer 15 is made of Ni with a thickness of 6 nm.82Fe18Alloy film and 3nm thick Co1Fe1It consists of a two-layer film with a film. The lower insulating layer 14 is made of an Al oxide film, and has a thickness of 1.0 nm on the lower ferromagnetic layer 15.2O3It is formed by directly sputtering the film. Next, 3 nm thick Co80Pt20An intermediate ferromagnetic layer 13 made of an alloy film and a 1.0 nm thick Al film formed by sputtering.2O3An upper insulating layer 12 that is a film is formed. After the upper ferromagnetic layer 11 was formed, heat treatment was performed in a magnetic field at 300 ° C. for 1 hour in a magnetic field of 5 kOe using a vacuum heat treatment furnace. The upper ferromagnetic layer 11 is a Co film having a film thickness of 3 nm.1Fe1Film and Ni with a thickness of 6 nm82Fe18It consists of a two-layer film with an alloy film. Unlike the embodiment described above, the main feature is that the thicknesses of the upper insulating layer 12 and the lower insulating layer 14 and the materials and thicknesses of the upper ferromagnetic layer 11 and the lower ferromagnetic layer 15 are equal.
[0064]
In general, the effective junction area of a tunnel junction is determined by the smaller of the two electrodes sandwiching the tunnel barrier layer. The resistance value of the junction increases in inverse proportion to the junction area. In the present embodiment, among the upper ferromagnetic layer 11 / upper insulating layer 12 / intermediate ferromagnetic layer 13 / lower insulating layer 14 / lower ferromagnetic layer 15, the area of the upper ferromagnetic layer 11 is set to be equal to that of other ferromagnetic layers. It is smaller than the area. As a result, even when the film thicknesses of the upper and lower insulating layers 12 and 14 are equal, the resistance value R of the first tunnel junction comprising the upper ferromagnetic layer 11 / upper insulating layer 12 / intermediate ferromagnetic layer 131 P, R1 APThe resistance value R of the second tunnel junction comprising the intermediate ferromagnetic layer 13 / the lower insulating layer 14 / the lower ferromagnetic layer 15 is compared with2 P, R2 APCan be obtained. In the present embodiment, after forming a multilayer film structure that constitutes the multiple TMR element 10, only the upper ferromagnetic layer 11 is processed by a combination of photolithography and ion milling to be processed into a rectangle of 0.25 μm square. An element shape as shown was obtained.
[0065]
The resistance value of the tunnel junction can be controlled by changing the junction area, the thickness of the insulating layer, and the material. However, the resistance value varies in inverse proportion to the junction area as compared to the exponential function that varies with the thickness of the insulating layer (barrier thickness) and the material of the insulating layer (barrier height). Therefore, for the purpose of controlling the resistance value more accurately, this embodiment is a more preferable embodiment.
[0066]
FIG. 10 shows the magnetic field response of the output voltage from the multiple TMR element having the structure shown in FIG. The external dimension of the element is a 0.5 μm square. An external magnetic field was uniformly applied to the entire surface of the element, and the output voltage when a constant current of 10 μA was passed was measured as a function of the magnetic field.
[0067]
In the present embodiment, the holding force H of the lower ferromagnetic layer 15 as shown in FIG.c2Compared to the coercive force H of the upper ferromagnetic layer 11c1A large characteristic was obtained. This is because one side of the upper ferromagnetic layer 11 is processed smaller than the lower ferromagnetic layer 15 as shown in FIG. In a micro magnetic material having a processing dimension from micron to submicron, the coercive force is determined by the balance between the processing dimension and the domain wall width determined by the material, and generally the coercive force increases as the size decreases. The three-dimensional shape of the magnetic material changes the domain wall width through the shape magnetic anisotropy constant. Therefore, even when a plurality of ferromagnetic layers constituting the multiple TMR element having the same film thickness, material and configuration are used as in the present embodiment, different coercive forces can be obtained by controlling the shape. I can do it.
[0068]
In the fifth embodiment, as much capacity as possible can be obtained, and high speed and low power consumption can be realized.
[0069]
Although the multiple TMR elements according to the first to fifth embodiments are ferromagnetic double tunnel junctions, it is needless to say that triple or more ferromagnetic multiple tunnel junctions may be used.
[0070]
In the first to fifth embodiments, the structure of the multiple TMR elements has been mainly described. The structure of a magnetic memory device using these multiple TMR elements will be described as the sixth embodiment.
[0071]
(Sixth embodiment)
Next, a sixth embodiment of the magnetic memory device according to the present invention will be described with reference to FIGS. FIG. 12 is a diagram showing a layout of one memory cell of the magnetic memory device of the present embodiment, and FIG. 11 is a cross-sectional view when the memory cell is cut along a cutting line AA ′ shown in FIG.
[0072]
The magnetic memory device of this embodiment has a plurality of memory cells 2, and each memory cell includes a multiple TMR element 10 having a ferromagnetic multiple tunnel junction and a selection transistor 3.
[0073]
The selection transistor 3 and the multiple TMR element 10 are formed on the main surface of the semiconductor substrate 1. A word line 4 serving as a gate of the selection transistor 3 is formed on the semiconductor substrate 2. A drain region 5 a and a source region 5 b of the selection transistor 3 are formed in regions of the semiconductor substrate 1 on both sides of the word line 4. Note that the source region 5b is also a source region of a select transistor in an adjacent cell.
[0074]
An interlayer insulating film 6 is formed on the selection transistor 3, and a metal layer (cell plate) 9 and a write line 8 are formed in the interlayer insulating film 6. The cell plate 9 is connected to the drain region 5 a of the selection transistor 3 through a contact 7 provided on the interlayer insulating film 6.
[0075]
Multiple TMR elements 10 are provided on the cell plate 9 so that one end thereof is electrically connected to the cell plate 9. The other end of the multiple TMR element 10 is connected to the data line 20 through a contact 19 provided in the interlayer insulating film 6. Therefore, the multiple TMR element 10 is provided in the region of the interlayer insulating film 6 where the cell plate 9 and the data line 20 intersect. The data line 20 is covered with an interlayer insulating film 22.
[0076]
In FIGS. 11 and 12, the write / read circuit excluding the write line 8 is omitted. As for the configuration of the write / read circuit omitted here and the peripheral circuits associated therewith, a well-known semiconductor technology, for example, a well-known technology used in a DRAM, a ferroelectric memory, or the like can be used.
[0077]
Moreover, with respect to the manufacture of the semiconductor circuit portion and the peripheral circuit portion excluding the TMR element 10, a conventionally known semiconductor manufacturing technique can be used, and detailed description thereof is omitted.
[0078]
In applying a magnetic field to the multiple TMR element, a constant current is applied to the write line 8 and the data line 20 shown in FIG. At the time of writing, it is necessary to make the selection transistor nonconductive in order to prevent a short-circuit current passing through the multiple TMR elements. In order to change the value and polarity of the current magnetic field, the value of the current passed through the write line 8 and the data line 20 and the polarity thereof may be changed.
[0079]
As described above, the recording information may be written by combining positive and negative magnetic field sweeps so as to form a magnetization arrangement corresponding to the recording information after the multiple TMR element is initially magnetized in a predetermined direction. For example, a state of “10” indicates that H <−H in the negative magnetic field direction.c3After applying initial magnetic field and performing initial magnetization, H <Hc3Apply a positive magnetic field of -Hc2It is obtained by applying a negative magnetic field of <H and returning the magnetic field to zero. The initial magnetization is not necessary for the second and subsequent rewrites. For example, to rewrite from “10” to “01”, -Hc3<H <-Hc2After applying the negative magnetic field to align the magnetization of the lower ferromagnetic layer 15 leftward in the drawing, H <Hc2The positive magnetic field may be applied to return the magnetic field to zero.
[0080]
Next, the read operation of recorded information will be described. Reading of memory cell record information in the magnetic memory device of the present embodiment is performed by passing a sense current from the data line 20 of FIG. 11 to the multiple TMR element 10 and detecting a voltage drop at the tunnel junction as a cell output voltage. . The determination of the 2-bit recording information may be performed by determining the difference in the cell output voltage corresponding to the recording information.
[0081]
Hereinafter, a method for discriminating 2-bit recording information in the present embodiment will be described in detail. FIG. 13 schematically shows the layout of the memory cells 2 in the magnetic memory device of the present embodiment. Each memory cell 2 has one terminal connected to data lines DL0 and / DL0 (DL0 bar). The same number of memory cells are connected to the data lines DL0 and / DL0, form a pair of lines, and are connected to the differential amplifier 31. Constant current sources 32 and 33 are connected to each data line. Each memory cell has one multiple TMR element 10 and one select transistor 3, and one electrode of the select transistor 3 is connected to a plate line indicated by PL in FIG. The plate line potential may be the ground potential, but other values may be used. The gate of the selection transistor 3 is connected to the word line WL. In the structure shown in FIG. 13, the multiple TMR element 10 is arranged between the selection transistor 3 and the data line. However, the TMR element 10 can be arranged between the selection transistor 3 and the plate line.
[0082]
When reading the recording information of the memory cell 2, first, the constant current sources 32 and 33 connected to the data line DL0 and the data line / DL0 are turned on to precharge the data lines DL0 and / DL0 to a constant voltage. The precharge potential Vp can be realized, for example, by turning on the selection transistors of the dummy cell 2a and the dummy cell 2b and causing a sense current to flow through the dummy cell. Subsequently, when the word lines WLD and / WLD are turned off and the word line WL1 is turned on, the dummy cell 2a is released, and at the same time, the selection transistor of the cell 2 is turned on, and the potential of the data line DL0 is multiplexed with the memory cell 2. It becomes equal to the output voltage value of the TMR element. FIG. 14 shows the comparison between the potentials of the data line DL0 and the data line / DL0. In the present embodiment, the cell resistance value of the dummy cell is adjusted, and the precharge potential Vp is set to be an intermediate value of the output voltage corresponding to the recording information “01” and “10”. As the resistance element in the dummy cell, the same multiple TMR element as that of the memory cell may be used, or a resistance element made of a semiconductor thin film or a metal thin film may be used. One dummy cell is sufficient for the data line, and does not hinder high integration. When the word line WL1 is turned on and reading is started, the potential of the data line DL0 takes four different voltage values corresponding to the recording information of the cell 2. On the other hand, the potential of the data line / DL0 is maintained at the precharge potential Vp, and as a result, the difference voltage between the precharge potential Vp and the potential of the data line DL0 is amplified in the output of the differential amplifier 31. appear. Such a detection method using a pair configuration and a differential amplifier is often used as a differential sense method in a DRAM or the like, and peripheral circuits such as a differential amplifier circuit can be realized by a known technique. By using the differential sensing method, the common-mode noise coupled to the data line is canceled and detection with a high signal-to-noise ratio can be realized.
[0083]
(Seventh embodiment)
For reading out recorded information, it is possible to use magnetization reversal by a current magnetic field in combination. This case will be described as a seventh embodiment with reference to FIG. FIG. 15 shows a change in the magnetization arrangement of the multiple TMR element at the time of reading recorded information using magnetization reversal. In the present embodiment, the intermediate ferromagnetic layer 13 and the lower ferromagnetic layer 15 are information recording layers. As the multiple TMR element, one having the voltage-magnetic field characteristics shown in FIG. 2 was used. In the present embodiment, it is the upper ferromagnetic layer 11 that determines the reference orientation of the multiple TMR element. Unlike the above-described sixth embodiment, the magnetization at the time of writing / reading is reversed by the current magnetic field. Therefore, a predetermined refresh operation is required after the read operation is completed. FIG. 15A shows a magnetization arrangement at the time of precharging. The magnetization reversal is performed by causing a current to flow through the write line 8 and generating a current magnetic field as shown in FIG. After the read operation is completed, the magnetization direction is refreshed to the initial state by the reverse current magnetic field as shown in FIG. FIG. 16 is a schematic diagram showing a voltage change of the data line DL0 accompanying the magnetization reversal of the upper ferromagnetic layer 11 in comparison with the data line / DL0. The precharge potential Vp was an intermediate potential between “10” and “01” before the magnetization reversal of the upper ferromagnetic layer 11. Before the magnetization reversal, the potential of the data line DL0 shows four different voltage values corresponding to the recording information. When magnetization reversal occurs, the magnetization arrangement of the tunnel junction 1 changes from parallel to antiparallel or from antiparallel to parallel. As a result, a rising or falling voltage pulse is generated on the data line DL0. Here, when the rise and fall of the pulse and the polarity with respect to the precharge potential Vp are combined, it can be seen that four different pulses are generated corresponding to the recording information as shown below.
[0084]
“11”: Polarity negative, rising
“01”: Negative, falling
“10”: Positive, rising
“00”: Positive, falling
That is, in the present embodiment, it is not necessary to quantitatively detect the voltage for recording information discrimination, and it is only necessary to distinguish between polarity discrimination and rising / falling. Therefore, for example, it is possible to increase an operation margin with respect to fluctuations in power supply voltage and data line potential, and detection with a high signal-noise ratio is possible.
[0085]
In the sixth embodiment, the configuration in which one selection transistor is arranged in one multiplex TMR element has been described. However, the configuration of the magnetic memory device of the present invention is not limited to the above embodiment. That is, an absolute element necessary for realizing multi-level storage is a multiple TMR element using a ferromagnetic multiple tunnel junction. Multiple array TMR elements, a storage data read method, and a current magnetic field application method are multiple Conventionally known techniques can be used as long as the output characteristics of the TMR element and the manufacturing method can be matched. FIG. 17 schematically shows a memory cell arrangement diagram when a plurality of multiple TMR elements 10 are arranged in parallel on one data line 24. In this case, since the selection transistor is not provided in each of the multiple TMR elements, there is an advantage that the cell area can be reduced. As a reading method of the cell storage information, the current magnetic field combined reading described in the seventh embodiment may be used.
[0086]
In the magnetic memory device of the sixth embodiment, the write line 8 is provided under the cell plate 9, but as shown in FIG. 18, the data line 20 is interposed via an interlayer insulating film 22. It may be provided. In FIG. 18, 6a represents an interlayer insulating film.
[0087]
【The invention's effect】
As described above, according to the present invention, it is possible to increase the memory capacity as much as possible without miniaturizing the element processing dimension, thereby reducing the element resistance of the TMR element accompanying the element miniaturization. It is possible to prevent the increase and the decrease in the rate of change in resistance due to the non-uniform magnetization distribution unique to the fine dimension magnetic material, and to realize high speed and low power consumption.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing the structure of a multiple TMR element according to a first embodiment of the present invention.
FIG. 2 is a graph showing magnetic field-voltage characteristics of the multiple TMR element shown in FIG.
FIG. 3 is a graph showing magnetic field-voltage characteristics of the multiple TMR element shown in FIG. 1;
4 is a graph showing magnetic field-voltage characteristics of the multiple TMR element shown in FIG.
FIG. 5 is a schematic diagram showing a structure of a multiple TMR element according to a second embodiment of the present invention.
FIG. 6 is a schematic diagram showing the structure of a multiple TMR element according to a third embodiment of the present invention.
7 is a graph showing the magnetic field-voltage characteristics of the multiplex TMR element shown in FIG.
FIG. 8 is a schematic diagram showing the structure of a multiple TMR element according to a fourth embodiment of the present invention.
FIG. 9 is a schematic diagram showing the structure of a multiple TMR element according to a fifth embodiment of the present invention.
10 is a graph showing the magnetic field-voltage characteristics of the multiplex TMR element shown in FIG.
FIG. 11 is a sectional view showing the configuration of a sixth embodiment of the magnetic memory device according to the present invention;
FIG. 12 is a plan view showing a layout of a magnetic memory device according to a sixth embodiment.
FIG. 13 is a plan view schematically showing a memory cell arrangement in a magnetic memory device according to the present invention.
FIG. 14 is a diagram schematically showing a voltage response when reading recorded information in the magnetic memory device according to the present invention.
FIG. 15 is a diagram for explaining the magnetization arrangement of multiple TMR elements when reading recorded information using a current magnetic field in the magnetic memory device according to the present invention.
FIG. 16 is a diagram schematically showing a voltage response at the time of reading recorded information using a current magnetic field in the magnetic memory device according to the present invention.
FIG. 17 is a plan view showing a modification of the memory cell arrangement in the magnetic memory device of the present invention.
FIG. 18 is a cross-sectional view showing a modification of the sixth embodiment of the magnetic memory device according to the present invention.
[Explanation of symbols]
1 Semiconductor substrate
2 Memory cells
2a, 2b Dummy cell
3 Select transistor
4 Gate electrode (word line)
5a Drain region
5a Source area
6 Interlayer insulation film
7 Contact
8 Write line
9 Cell plate
10 Multiple TMR elements
11 Upper ferromagnetic layer
12 Upper insulation layer
13 Intermediate ferromagnetic layer
14 Lower insulation layer
15 Lower ferromagnetic layer
19 Contacts
20 data lines
22 Interlayer insulation film
31 Differential amplifier
32, 33 Constant current source

Claims (4)

強磁性導電層とトンネルバリア層とが交互に積層された強磁性多重トンネル接合を有する素子を各々が有する複数のメモリセルを備え
前記強磁性多重トンネル接合を構成する複数の強磁性導電層のうち、少なくとも3つの強磁性導電層が各々異なる保磁力を有しており、これらの3つの強磁性導電層のうち、少なくも2つの強磁性導電層の磁化方向が独立に反転可能なように構成され、各々が異なる保磁力を有している前記3つの強磁性導電層に挟まれた2つのトンネルバリア層はそれぞれ材料が異なるとともに異なるトンネルコンダクタンスを有していることを特徴とする磁気メモリ装置。
Comprising a ferromagnetic conductive layer and the tunnel barrier layer a plurality of memory cells each having an element having a ferromagnetic multiple tunnel junction stacked alternately,
Among the plurality of ferromagnetic conductive layers constituting the ferromagnetic multi-tunnel junction, at least three ferromagnetic conductive layers have different coercive forces , and among these three ferromagnetic conductive layers, at least 2 one of the magnetization direction of the ferromagnetic conductive layer is configured to be inverted independently each two tunnel barrier layer sandwiched between the three ferromagnetic conductive layer have different coercive forces materials differ each the magnetic memory device, characterized in that with have different tunnel conductance.
強磁性導電層とトンネルバリア層とが交互に積層された強磁性多重トンネル接合を有する素子を各々が有する複数のメモリセルを備え
前記強磁性多重トンネル接合を構成する複数の強磁性導電層のうち、少なくとも3つの強磁性導電層が各々異なる保磁力を有しており、これらの3つの強磁性導電層のうち、少なくも2つの強磁性導電層の磁化方向が独立に反転可能なように構成され、各々が異なる保磁力を有している前記3つの強磁性導電層のうち、少なくとも1つの強磁性導電層が他の強磁性導電層とは、形状または接合面積が異なるように構成されていることを特徴とする磁気メモリ装置。
Comprising a ferromagnetic conductive layer and the tunnel barrier layer a plurality of memory cells each having an element having a ferromagnetic multiple tunnel junction stacked alternately,
Among the plurality of ferromagnetic conductive layers constituting the ferromagnetic multi-tunnel junction, at least three ferromagnetic conductive layers have different coercive forces , and among these three ferromagnetic conductive layers, at least 2 Among the three ferromagnetic conductive layers, each of which is configured so that the magnetization directions of the two ferromagnetic conductive layers can be independently reversed, and each has a different coercive force , at least one ferromagnetic conductive layer has another strong magnetic layer. A magnetic memory device, wherein the magnetic conductive layer is configured to have a different shape or bonding area.
強磁性導電層とトンネルバリア層とが交互に積層された強磁性多重トンネル接合を有する素子を各々が有する複数のメモリセルを備え、
前記強磁性多重トンネル接合を構成する複数の強磁性導電層のうち、少なくとも3つの強磁性導電層が各々異なる保磁力を有しており、これらの3つの強磁性導電層のうち、少なくも2つの強磁性導電層の磁化方向が独立に反転可能なように構成され、各々が異なる保磁力を有している前記3つの強磁性導電層に挟まれた2つのトンネルバリア層はそれぞれ膜厚が異なるとともに異なるトンネルコンダクタンスを有していることを特徴とする磁気メモリ装置。
A plurality of memory cells each having an element having a ferromagnetic multiple tunnel junction in which ferromagnetic conductive layers and tunnel barrier layers are alternately stacked;
Among the plurality of ferromagnetic conductive layers constituting the ferromagnetic multi-tunnel junction, at least three ferromagnetic conductive layers have different coercive forces , and among these three ferromagnetic conductive layers, at least 2 The two tunnel barrier layers sandwiched between the three ferromagnetic conductive layers are configured such that the magnetization directions of the two ferromagnetic conductive layers can be independently reversed, and each has a different coercive force. A magnetic memory device having different and different tunnel conductances.
前記トンネルバリア層に挟まれた強磁性導電層は、誘電体中に不連続な強磁性微粒子が分散した構成であることを特徴とする請求項1乃至3のいずれかに記載の磁気メモリ装置。The tunnel barrier layer sandwiched by ferromagnetic conductive layer, a magnetic memory device according to any one of claims 1 to 3, wherein the discontinuous ferromagnetic particles in the dielectric is configured dispersed.
JP2000072579A 1999-03-15 2000-03-15 Magnetic memory device Expired - Fee Related JP4125465B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000072579A JP4125465B2 (en) 1999-03-15 2000-03-15 Magnetic memory device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6832599 1999-03-15
JP11-68325 1999-03-15
JP2000072579A JP4125465B2 (en) 1999-03-15 2000-03-15 Magnetic memory device

Publications (2)

Publication Number Publication Date
JP2000331473A JP2000331473A (en) 2000-11-30
JP4125465B2 true JP4125465B2 (en) 2008-07-30

Family

ID=26409545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000072579A Expired - Fee Related JP4125465B2 (en) 1999-03-15 2000-03-15 Magnetic memory device

Country Status (1)

Country Link
JP (1) JP4125465B2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217382A (en) * 2001-01-18 2002-08-02 Sharp Corp Magnetic memory and method for manufacturing the same
JP2002208682A (en) * 2001-01-12 2002-07-26 Hitachi Ltd Magnetic semiconductor memory device and manufacturing method therefor
US6771473B2 (en) 2001-01-22 2004-08-03 Matsushita Electric Industrial Co., Ltd. Magnetoresistive element and method for producing the same
JP2002246567A (en) 2001-02-14 2002-08-30 Toshiba Corp Magnetic random access memory
KR100399436B1 (en) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 A Magnetic random access memory and a method for manufacturing the same
JP5300959B2 (en) * 2001-04-26 2013-09-25 ルネサスエレクトロニクス株式会社 Thin film magnetic memory device
JP2002334585A (en) * 2001-05-02 2002-11-22 Sony Corp Semiconductor memory
JP2002334971A (en) * 2001-05-09 2002-11-22 Nec Corp Magnetic random access memory (mram) and operating method therefor
WO2002099906A1 (en) 2001-06-04 2002-12-12 Matsushita Electric Industrial Co., Ltd. Magnetoresistance element and magnetoresistance storage element and magnetic memory
JP3879518B2 (en) 2002-01-21 2007-02-14 ソニー株式会社 Magnetic storage device and manufacturing method thereof
KR100506932B1 (en) * 2002-12-10 2005-08-09 삼성전자주식회사 Magnetic random access memory device having reference cells and structure thereof
JP2006148039A (en) * 2004-03-03 2006-06-08 Toshiba Corp Magneto-resistance effect element and magnetic memory
US7476945B2 (en) 2004-03-17 2009-01-13 Sanyo Electric Co., Ltd. Memory having reduced memory cell size
US7502248B2 (en) 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
JP2007005580A (en) 2005-06-24 2007-01-11 Sanyo Electric Co Ltd Memory
JP2008078379A (en) * 2006-09-21 2008-04-03 Alps Electric Co Ltd Manufacturing method of tunnel-type magnetism detecting element
WO2010041719A1 (en) * 2008-10-10 2010-04-15 株式会社アルバック Storage element
JP6069705B2 (en) * 2013-05-20 2017-02-01 富士通株式会社 Memory device

Also Published As

Publication number Publication date
JP2000331473A (en) 2000-11-30

Similar Documents

Publication Publication Date Title
US6473336B2 (en) Magnetic memory device
JP3913971B2 (en) Magnetic memory device
US7018725B2 (en) Magneto-resistance effect element magneto-resistance effect memory cell, MRAM, and method for performing information write to or read from the magneto-resistance effect memory cell
US8173447B2 (en) Magnetoresistive element and magnetic memory
JP4896341B2 (en) Magnetic random access memory and operating method thereof
JP3942930B2 (en) Tunnel junction memory cell
JP4125465B2 (en) Magnetic memory device
JP2002314164A (en) Magnetic tunnel element and its manufacturing method, thin film magnetic head, magnetic memory and magnetic sensor
JP2005294376A (en) Magnetic recording element and magnetic memory
US6778425B1 (en) Magnetoresistance effect memory device and method for producing the same
JP3868699B2 (en) Magnetic memory device
JP2000187976A (en) Magnetic thin film memory and its recording and reproducing method
US6898115B2 (en) Magnetoresistive element, and magnetic memory using the same
JP2000076844A (en) Magnetic thin-film memory element and its recording and reproducing method as well as image video-recording and reproducing apparatus
JP3891511B2 (en) Magnetic thin film memory and recording / reproducing method thereof
JP2003229544A (en) Magnetic storage
JPH11154389A (en) Magnetoresistive element, magnetic thin film memory element, and recording and reproducing method for the memory element
TWI447725B (en) Magnetic memory
JP3872962B2 (en) Magnetoresistive element and magnetic storage device
JP4065486B2 (en) Method for manufacturing magnetoresistive film
JP3810048B2 (en) Magnetic storage
KR100436671B1 (en) Magnetic memory device
JP2004023015A (en) Magnetoresistive effect element and method of manufacturing the same, and magnetic memory device
KR100418537B1 (en) Magnetic memory device
JP2003124539A (en) Magnetoresistive effect film and memory using the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080425

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees