JP4092955B2 - 映像信号処理装置および方法 - Google Patents
映像信号処理装置および方法 Download PDFInfo
- Publication number
- JP4092955B2 JP4092955B2 JP2002162423A JP2002162423A JP4092955B2 JP 4092955 B2 JP4092955 B2 JP 4092955B2 JP 2002162423 A JP2002162423 A JP 2002162423A JP 2002162423 A JP2002162423 A JP 2002162423A JP 4092955 B2 JP4092955 B2 JP 4092955B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- addition
- color difference
- video signal
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Color Television Systems (AREA)
Description
【発明の属する技術分野】
本発明は、映像信号処理装置および方法に関し、特に、複合映像信号のサンプリングレートを変換する場合に用いて好適な映像信号処理装置および方法に関する。
【0002】
【従来の技術】
複合映像信号(CVBS信号等)に対し、例えば、走査線の数を増加して解像度を上げるようなディジタル画像処理を施す場合、当該ディジタル画像処理を施す前処理として、複合映像信号に含まれる輝度信号Y、および色差信号Cb,Crが交互に配置されたオルタネート信号Cb/Crのサンプリングレートを、クロマロックされている状態(カラーバースト信号にロックしているバーストロッククロック信号に同期した状態)から、ラインロックされている状態(水平あるいは垂直同期信号にロックしているラインロッククロック信号に同期した状態)に変換する処理が必要となる。
【0003】
図1は、複合映像信号に含まれる輝度信号Y、およびオルタネート信号Cb/Crのサンプリングレートを、クロマロックされている状態からラインロックされている状態に変換するサンプリングレートコンバータ(以下、SRCと記述する)の従来の構成例を示している。
【0004】
このSRCは、オルタネート信号Cb/Crのサンプリングレートを変換するCb/Cr用SRC1、および輝度信号Yのサンプリングレートを変換する輝度信号用SRC29から構成される。
【0005】
オルタネート信号Cb/Crは、Cb/Cr用SRC1により、そのサンプリングレートが変換される。一方、輝度信号Yは、輝度信号用SRC29により、そのサンプリングレートが変換される。
【0006】
Cb/Cr用SRC1の動作について説明する。Cb/Cr用SRC1に入力されたオルタネート信号Cb/Crは、スイッチ2により、色差信号Cbと色差信号にCrに分離され、色差信号Cbが遅延部(Z-1)3に振り分けられ、色差信号Crが遅延部7に振り分けられる。
【0007】
遅延部3に振り分けられた色差信号Cbは、次の色差信号Cbが入力されるまで保持され、次の色差信号Cbが入力された場合、後段の遅延部4およびスイッチ11の端子11aに出力される。同様に、遅延部4乃至6に入力された色差信号Cbは、次の色差信号Cbが入力されるまで保持され、次の色差信号Cbが入力された場合、それぞれ、後段の遅延部5およびスイッチ12の端子12a、後段の遅延部6およびスイッチ13の端子13a、またはスイッチ14の端子14aに出力される。
【0008】
したがって、遅延部3から出力される色差信号をCb(t)とすれば、遅延部4乃至6から出力される色差信号は、それぞれCb(t−2τ),Cb(t−4τ),Cb(t−6τ)となる。ただし、τはサンプリング間隔である。
【0009】
一方、遅延部7に振り分けられた色差信号Crは、次の色差信号Crが入力されるまで保持され、次の色差信号Crが入力された場合、後段の遅延部8およびスイッチ11の端子11bに出力される。同様に、遅延部8乃至10に入力された色差信号Crは、次の色差信号Crが入力されるまで保持され、次の色差信号Crが入力された場合、それぞれ、後段の遅延部9およびスイッチ12の端子12b、後段の遅延部10およびスイッチ13の端子13b、またはスイッチ14の端子14bに出力される。
【0010】
したがって、遅延部7から出力される色差信号をCr(t−τ)とすれば、遅延部8乃至10から出力される色差信号は、それぞれCr(t−3τ),Cr(t−5τ),Cr(t−7τ)となる。
【0011】
スイッチ11乃至14は、同時に、ラインロッククロック信号に同期してスイッチングされる。これにより、スイッチ11乃至14は、同時に、4つの色差信号Cb(t),Cb(t−2τ),Cb(t−4τ)およびCb(t−6τ)、または4つの色差信号Cr(t),Cr(t−τ),Cr(t−3τ),Cr(t−5τ)およびCr(t−7τ)を交互に出力することになる。
【0012】
スイッチ11乃至14から出力された4つの色差信号Cb(t),Cb(t−2τ),Cb(t−4τ)およびCb(t−6τ)、または色差信号Cr(t),Cr(t−τ),Cr(t−3τ),Cr(t−5τ)およびCr(t−7τ)は、それぞれ乗算部15乃至18によって所定の係数が乗算された後、加算器19乃至21によって加算されることにより、色差信号Cb’またはCr’に変換されてスイッチ22に入力される。
【0013】
スイッチ22は、ラインロッククロック信号に同期してスイッチングされる。これにより、色差信号Cb’は遅延部23に入力される。一方、色差信号Cr’は遅延部24に入力される。
【0014】
遅延部23に入力された色差信号Cb’は、次の色差信号Cb’が入力されるまで保持された後、図2Aに示すタイミングで、スイッチ29の端子29aに出力される。一方、遅延部24に入力された色差信号Cr’は、次の色差信号Cr’が入力されるまで保持された後、色差信号Cb’と時間的位相を揃えるため、図2Bに示すタイミングで、補間フィルタ25に出力されて直線補間され(具体的には、先行する色差信号Cr’と加算された後に1/2が乗算され)、図2Cに示すタイミングで、スイッチ29の端子29aに出力される。スイッチ29は、ラインロッククロック信号に同期したタイミングでスイッチングされる。
【0015】
これにより、図2Dに示すように、遅延部23に保持された色差信号Cb’と、補間フィルタ25が出力する色差信号Cr’が交互に配置された、サンプリングレートがラインロックされた状態のオルタネート信号Cb’/Cr’が生成されることとなる。
【0016】
【発明が解決しようとする課題】
上述したように、従来のSRCでは、オルタネート信号Cb/Crを色差信号Cb,Crに分離し、サンプリングレートを変換した後、再び合成してオルタネート信号Cb’/Cr’に戻しているので、この分離と合成に係る処理が無駄である課題があった。
【0017】
また、オルタネート信号Cb/Cr用SRC1の他、輝度信号Y用SRC29を設ける必要があるので、回路規模が大きくなってしまう課題があった。
【0018】
さらに、サンプリングレートが変化された色差信号Cb’,Cr’の一方(図1の場合、色差信号Cr’)に、他方との時間的位相を揃えるための直線補間処理を施す必要がある。このために、補間フィルタ25が必要となるだけでなく、サンプリングレートが変化された色差信号Cb’,Cr’の一方にだけ直線補間処理を施すことに起因して、特性に偏りが生じてしまう課題があった。
【0019】
本発明はこのような状況に鑑みてなされたものであり、オルタネート信号Cb/Crを分離することなく、そのサンプリングレートを変換することができ、かつ、輝度信号Yのサンプリングレートも変換することができるSRCを実現することを目的とする。
【0020】
【課題を解決するための手段】
本発明の映像信号処理装置は、映像信号に含まれるオルタネート色差信号の構成要素を所定の数だけ保持し、それらを同時に出力する第1の保持手段と、映像信号に含まれる輝度信号の構成要素を所定の数だけ保持し、それらを同時に出力する第2の保持手段と、第1の保持手段によって同時に出力されたオルタネート色差信号の構成要素、または第2の保持手段によって同時に出力された輝度信号の構成要素を、所定の周期で交互に後段に供給する供給手段と、供給手段を介して供給される、オルタネート色差信号の構成要素または輝度信号の構成要素のうち、奇数番目の構成要素に対し、第1の係数群を乗算する第1の乗算手段と、供給手段を介して供給される、オルタネート色差信号の構成要素または輝度信号の構成要素のうち、偶数番目の構成要素に対し、第2の係数群を乗算する第2の乗算手段と、第1の乗算手段の乗算結果を加算する第1の加算手段と、第2の乗算手段の乗算結果を加算する第2の加算手段と、第1の加算手段の加算結果と第2の加算手段の加算結果とを交互に配置することによりサンプリングレート変換後のオルタネート色差信号を生成する配置手段と、第1の加算手段の加算結果と第2の加算手段の加算結果とを加算する第3の加算手段と、第3の加算手段の加算結果をビットシフトすることによりサンプリングレート変換後の輝度信号を生成するビットシフト手段とを含むことを特徴とする。
前記供給手段は、第1の保持手段によって同時に出力されたオルタネート色差信号の構成要素、または第2の保持手段によって同時に出力された輝度信号の構成要素を、映像信号のラインロッククロック信号の2倍の周期で交互に後段に供給するようにすることができる。
【0021】
前記第1および第2の係数群のそれぞれの合計は1であるようにすることができる。
【0023】
前記配置手段は、映像信号の水平同期信号を初期化のトリガとして、第1の加算手段の加算結果と第2の加算手段の加算結果とを交互に配置することによりサンプリングレート変換後のオルタネート色差信号を生成するようにすることができる。
【0024】
本発明の映像信号処理方法は、第1の保持手段によって同時に出力されたオルタネート色差信号の構成要素、または第2の保持手段によって同時に出力された輝度信号の構成要素を、所定の周期で交互に後段に供給する供給ステップと、供給される、オルタネート色差信号の構成要素または輝度信号の構成要素のうち、奇数番目の構成要素に対し、第1の係数群を乗算する第1の乗算ステップと、供給される、オルタネート色差信号の構成要素または輝度信号の構成要素のうち、偶数番目の構成要素に対し、第2の係数群を乗算する第2の乗算ステップと、第1の乗算ステップの処理での乗算結果を加算する第1の加算ステップと、第2の乗算ステップの処理での乗算結果を加算する第2の加算ステップと、第1の加算ステップの処理での加算結果と第2の加算ステップの処理での加算結果とを交互に配置することによりサンプリングレート変換後のオルタネート色差信号を生成する配置ステップと、第1の加算ステップの処理での加算結果と第2の加算ステップの処理での加算結果とを加算する第3の加算ステップと、第3の加算ステップの処理での加算結果をビットシフトすることによりサンプリングレート変換後の輝度信号を生成するビットシフトステップとを含むことを特徴とする。
【0025】
本発明の映像信号処理装置および方法においては、第1の保持手段によって同時に出力されたオルタネート色差信号の構成要素、または第2の保持手段によって同時に出力された輝度信号の構成要素が、所定の周期で交互に後段に供給され、供給される、オルタネート色差信号の構成要素または輝度信号の構成要素のうち、奇数番目の構成要素に対し、第1の係数群が乗算されて加算される。また、供給される、オルタネート色差信号の構成要素または輝度信号の構成要素のうち、偶数番目の構成要素に対し、第2の係数群が乗算されて加算される。そして、2つの加算結果が交互に配置されることによりサンプリングレート変換後のオルタネート色差信号が生成されるとともに、2つの加算結果が加算されてビットシフトされることによりサンプリングレート変換後の輝度信号が生成される。
【0026】
【発明の実施の形態】
本発明を適用したSRCの構成例について、図3を参照して説明する。このSRC51は、複合映像信号に含まれる輝度信号Yおよび色差信号Cb,Crからなるオルタネート信号Cb/Crのサンプリングレートを、クロマロックされている状態から、ラインロックされている状態に変換するものである。
【0027】
SRC51には、複合映像信号を元にして復号された輝度信号Yおよびオルタネート信号Cb/Cr、並びに、所定の瞬間に入力されたオルタネート信号Cb/Crが色差信号Cbであるか、あるいは色差信号Crであるかを判別するためのCb/Cr判別信号が入力される。
【0028】
遅延部52は、前段から入力される輝度信号Yを、次の輝度信号Yが入力されるまで保持した後、遅延部53およびスイッチ68−1の端子68−1aに出力する。遅延部53は、遅延部52から入力される輝度信号Yを、次の輝度信号Yが入力されるまで保持した後、遅延部54およびスイッチ68−2の端子68−1aに出力する。遅延部54は、遅延部53から入力される輝度信号Yを、次の輝度信号Yが入力されるまで保持した後、遅延部55およびスイッチ68−3の端子68−3aに出力する。遅延部55は、遅延部54から入力される輝度信号Yを、次の輝度信号Yが入力されるまで保持した後、遅延部56およびスイッチ68−4の端子68−4aに出力する。
【0029】
遅延部56は、遅延部55から入力される輝度信号Yを、次の輝度信号Yが入力されるまで保持した後、遅延部57およびスイッチ68−5の端子68−5aに出力する。遅延部57は、遅延部56から入力される輝度信号Yを、次の輝度信号Yが入力されるまで保持した後、遅延部58およびスイッチ68−6の端子68−6aに出力する。遅延部58は、遅延部57から入力される輝度信号Yを、次の輝度信号Yが入力されるまで保持した後、遅延部59およびスイッチ68−7の端子68−7aに出力する。遅延部59は、遅延部58から入力される輝度信号Yを、次の輝度信号Yが入力されるまで保持した後、スイッチ68−8の端子68−8aに出力する。
【0030】
遅延部60は、前段から入力されるオルタネート信号Cb/Crを、次のオルタネート信号Cb/Crが入力されるまで保持した後、遅延部61およびスイッチ68−1の端子68−1bに出力する。遅延部61は、遅延部60から入力されるオルタネート信号Cb/Crを、次のオルタネート信号Cb/Crが入力されるまで保持した後、遅延部62およびスイッチ68−2の端子68−2bに出力する。遅延部62は、遅延部61から入力されるオルタネート信号Cb/Crを、次のオルタネート信号Cb/Crが入力されるまで保持した後、遅延部63およびスイッチ68−3の端子68−3bに出力する。遅延部63は、遅延部62から入力されるオルタネート信号Cb/Crを、次のオルタネート信号Cb/Crが入力されるまで保持した後、遅延部64およびスイッチ68−4の端子68−4bに出力する。
【0031】
遅延部64は、遅延部63から入力されるオルタネート信号Cb/Crを、次のオルタネート信号Cb/Crが入力されるまで保持した後、遅延部65およびスイッチ68−5の端子68−5bに出力する。遅延部65は、遅延部64から入力されるオルタネート信号Cb/Crを、次のオルタネート信号Cb/Crが入力されるまで保持した後、遅延部66およびスイッチ68−6の端子68−6bに出力する。遅延部66は、遅延部65から入力されるオルタネート信号Cb/Crを、次のオルタネート信号Cb/Crが入力されるまで保持した後、遅延部67およびスイッチ68−7の端子68−7bに出力する。遅延部67は、遅延部66から入力されるオルタネート信号Cb/Crを、次のオルタネート信号Cb/Crが入力されるまで保持した後、スイッチ68−8の端子68−8bに出力する。
【0032】
スイッチ68−1乃至68−8は、それぞれ、ラインロッククロック信号の2倍の速さでスイッチングし、出力を対応する乗算部69−1乃至69−8に供給する。
【0033】
乗算部69−1乃至69−8は、それぞれ対応するスイッチ68−1乃至68−8の出力にフィルタ係数T1乃至T8を乗算する。
【0034】
フィルタ係数T1乃至T8は、それぞれ、例えば256ポイントの位相に対応して256種類用意されており、乗りかえる位相に対応するものが選択されるようになされている。
【0035】
なお、フィルタ係数T1乃至T8が選択される際、フィルタ係数T1,T3,T5およびT7の合計が1となり、フィルタ係数T2,T4,T6およびT8の合計が1となるように選択される。
【0036】
図3に戻る。加算部70は、乗算部69−1の出力と乗算部69−3の出力を加算して加算部72に出力する。加算部71は、乗算部69−5の出力と乗算部69−7の出力を加算して加算部72に出力する。加算部72は、加算部70の出力と乗算部71の出力を加算してレジスタ73および加算部78に出力する。スイッチ80の端子80bに接続されているレジスタ73は、加算部72の出力を順次上書きして記憶する。
【0037】
加算部74は、乗算部69−2の出力と乗算部69−4の出力を加算して加算部76に出力する。加算部75は、乗算部69−6の出力と乗算部69−8の出力を加算して加算部76に出力する。加算部76は、加算部74の出力と乗算部75の出力を加算してレジスタ77および加算部78に出力する。スイッチ80の端子80aに接続されているレジスタ77は、加算部76の出力を順次上書きして記憶する。
【0038】
加算部78は、加算部72の出力と加算部76の出力を加算して、レジスタ79に出力する。レジスタ79は、加算部78の出力を順次上書きして記憶する。
【0039】
スイッチ80は、コントローラ81からのスイッチング制御信号に従ってスイッチングすることにより、レジスタ73,77が記憶している値を、交互に後段に出力する。コントローラ81は、Cb/Cr判別信号に基づき、スイッチング制御信号を生成してスイッチ80に出力する。なお、コントローラ81は、映像信号の水平同期信号に同期したfhトリガでスイッチング制御信号をリセットするようにする(例えば、端子a側にスイッチングするようにする)。
【0040】
ビットシフト部82は、レジスタ79が記憶している値を読み出し、1ビットシフトすることによって、2で除算して後段に出力する。この出力が、サンプリングレートが変換された輝度信号Y’となる。
【0041】
次に、SRC51の動作について説明する。
【0042】
SRC51に入力された輝度信号Yは、遅延部52乃至59によって遅延された後、スイッチ68−1乃至68−8それぞれの端子68−1a乃至68−8aに供給される。これにより、遅延部52が出力する輝度信号をY[t]とすれば、端子68−1a乃至68−8aには、それぞれ輝度信号Y[t]乃至Y[t+7Δ]が同時に供給されることになる。ただし、Δは輝度信号Yのサンプリング間隔である。
【0043】
一方、SRC51に入力されたオルタネート信号Cb/Crは、遅延部52乃至59によって遅延された後、スイッチ68−1乃至68−8それぞれの端子68−1b乃至68−8bに供給される。
【0044】
これにより、あるタイミングにおける遅延部52が出力するオルタネート信号Cb/Crを色差信号Cb[t]とすれば、端子68−1b乃至68−8bには、それぞれ色差信号Cb[t],Cr[t−τ],Cb[t−2τ],Cr[t−3τ],Cb[t−4τ],Cr[t−5τ],Cb[t−6τ]またはCr[t−7τ]が同時に供給されることになる。ただし、τは色差信号のサンプリング間隔である。
【0045】
また、次のタイミングにおいて、端子68−1b乃至68−8bには、それぞれ色差信号Cr[t+τ],Cb[t],Cr[t−τ],Cb[t−2τ],Cr[t−3τ],Cb[t−4τ],Cr[t−5τ]またはCb[t−6τ]が同時に供給されることになる。
【0046】
このように、端子aには輝度信号Yが供給され、端子bには色差信号CbまたはCrが供給されたスイッチ68−1乃至68−8は、それぞれ同時に、ラインロッククロック信号の2倍の速さでスイッチングされる。
【0047】
スイッチ68−1乃至68−8が端子aにスイッチングされたとき、それぞれからは、輝度信号Y[t]乃至Y[t−7Δ]が同時に出力されることになる。
【0048】
スイッチ68−1乃至68−8が端子bにスイッチングされたとき、それぞれからは、色差信号Cb[t],Cr[t−τ],Cb[t−2τ],Cr[t−3τ],Cb[t−4τ],Cr[t−5τ],Cb[t−6τ]およびCr[t−7τ]が同時に出力されることになる。この後、端子aにスイッチングされ、再び端子bにスイッチングされたとき、それぞれからは、色差信号Cr[t+τ],Cb[t],Cr[t−τ],Cb[t−2τ],Cr[t−3τ],Cb[t−4τ],Cr[t−5τ]およびCb[t−6τ]が同時に出力されることになる。
【0049】
スイッチ68−1乃至68−8が端子aにスイッチングされたときに出力された輝度信号Y[t]乃至Y[t−7Δ]には、乗算部69−1乃至69−8によって対応するフィルタ係数T1乃至T8が乗算され、それらの積が加算部70乃至72,74乃至76および78によって加算され、レジスタ79に保持される。レジスタ79に保持された値は、フィルタ係数T1乃至T2の合計が2であるので、ビットシフト部82によって2で除算された後、サンプリングレート変換後の輝度信号Y’として後段に出力される。
【0050】
スイッチ68−1乃至68−8が端子bにスイッチングされたときに出力された色差信号Cb[t],Cr[t−τ],Cb[t−2τ],Cr[t−3τ],Cb[t−4τ],Cr[t−5τ],Cb[t−6τ]およびCr[t−7τ]には、それぞれ乗算部69−1乃至69−8によって対応するフィルタ係数T1乃至T8が乗算される。
【0051】
ここで、オルタネート信号Cb/Crの連続した色差信号Cr,Cb(例えば、色差信号Cr[t−3τ],Cb[t−4τ])の乗算結果(いまの場合、T4・Cr[t−3τ],T5・Cb[t−4τ])について検討する。
【0052】
いま、サンプリング間隔τだけ位相差がある色差信号Cr[t−3τ],Cb[t−4τ]を、図4に示すように、タイミングt’を基準として色差信号Cr[t’−τ2],Cb[t’+τ1]と表記する。ただし、τ1とτ2には次式(1)の関係がある。
τ1+τ2=τ ・・・(1)
【0053】
ここで、Cr(t’)に対応する周波数成分をCR(f)とすれば、Cr(t’+τ)に対応する周波数成分はCR(f)・EXP(j2πfτ)である。したがって、乗算部69−5が出力するT4・Cr[t’−τ2]の周波数成分は、次式(2)のように表すことができる。
CR(f)・EXP(j2πf(τ−τ2))
=CR(f)・EXP(j2πfτ1) ・・・(2)
【0054】
また、Cb(t’)に対応する周波数成分をCB(f)とすれば、Cb(t’+τ)に対応する周波数成分はCB(f)・EXP(j2πfτ)である。したがって、乗算部69−6が出力するT5・Cb[t’+τ1]の周波数成分は、次式(3)のように表すことができる。
CB(f)・EXP(i2πfτ1) ・・・(3)
【0055】
式(2),(3)を比較して明らかなように、乗算部69−4および乗算部69−5の出力が同位相となっていることがわかる。
【0056】
乗算部69−1乃至69−8の積のうち、T1・Cb[t],T3・Cb[t−2τ],T5・Cb[t−4τ]およびT7・Cb[t−6τ]は、加算部70乃至72によって加算され、レジスタ73に保持される。この場合、レジスタ73には、サンプリングレート変換後の色差信号Cb’が保持されたことになる。
【0057】
乗算部69−1乃至69−8の積のうち、T2・Cr[t−τ],T4・Cr[t−3τ],T6・Cr[t−5τ]およびT8・Cr[t−7τ]は、加算部74乃至76によって加算され、レジスタ77に保持される。この場合、レジスタ77には、サンプリングレート変換後の色差信号Cr’が保持されたことになる。
【0058】
また、スイッチ68−1乃至68−8が端子bにスイッチングされたときに出力されたCr[t+τ],Cb[t],Cr[t−τ],Cb[t−2τ],Cr[t−3τ],Cb[t−4τ],Cr[t−5τ]およびCb[t−6τ]には、それぞれ乗算部69−1乃至69−8によって対応するフィルタ係数T1乃至T8が乗算される。
【0059】
乗算部69−1乃至69−8の積のうち、T1・Cr[t+τ],T3・Cr[t−τ],T5・Cr[t−3τ]およびT7・Cr[t−5τ]は、加算部70乃至72によって加算され、レジスタ73に保持される。この場合、レジスタ73には、サンプリングレート変換後の色差信号Cr’が保持されたことになる。
【0060】
乗算部69−1乃至69−8の積のうち、T2・Cb[t],T4・Cb[t−2τ],T6・Cb[t−4τ]およびT8・Cb[t−6τ]は、加算部74乃至76によって加算され、レジスタ77に保持される。この場合、レジスタ77には、サンプリングレート変換後の色差信号Cb’が保持されたことになる。
【0061】
レジスタ79に保持されている信号は、ビットシフト部82によって2で除算された後、サンプリングレートが変換された輝度信号Y’として後段に出力される。
【0062】
レジスタ73,77に保持されている値は、スイッチ80がコントローラ81からのスイッチング制御信号に従ってスイッチングされることにより、サンプリングレートが変換されたオルタネート信号Cr’/Cb’として後段に出力される。
【0063】
以上説明したように、本発明を適用したSRC51によれば、輝度信号Yとオルタネート信号Cb/Crのサンプリングレートを変換することができる。
【0064】
また、輝度信号Y用のフィルタ係数を追加して用意するようにすれば場合、それをオルタネート信号Cb/Cr用のフィルタ係数としても使用することができるので、使用可能なフィルタ係数の選択技が広がることになる。
【0065】
本発明を適用したSRC51によれば、乗算部69−1乃至69−8から出力された段階で、フィルタ係数が乗算された色差信号Cb,Crの位相が揃っているので、位相を揃えるための回路が不要となる。
【0066】
さらに、本発明を適用したSRC51によれば、色差信号Cb,Crに対して同一の処理を施すので、変換後の色差信号Cb’,Cr’の特性が均一化される。
【0067】
なお、本発明は、映像信号に所定のディジタル画像処理を施すあらゆる電子機器に適用することが可能である。
【0068】
【発明の効果】
以上のように、本発明によれば、オルタネート信号Cb/Crを分離することなく、そのサンプリングレートを変換することが可能となる。また、輝度信号Yのサンプリングレートも変換することが可能となる。
【図面の簡単な説明】
【図1】従来のSRCの構成例を示すブロック図である。
【図2】図1のCb/Cr用SRC1の動作を説明するための図である。
【図3】本発明の一実施の形態であるSRC51の構成例を示すブロック図である。
【図4】乗算部69−1乃至69−8によって乗算されるフィルタ係数T1乃至T8について説明するための図である。
【符号の説明】
51 SRC, 52乃至67 遅延部, 68 スイッチ, 69 乗算部,70乃至72 加算部, 73 レジスタ, 74乃至76 加算部, 77レジスタ, 78 加算部, 79 レジスタ, 80 スイッチ, 81 コントローラ, 82 ビットシフト部
Claims (5)
- 映像信号のサンプリングレートを変換する映像信号処理装置において、
前記映像信号に含まれるオルタネート色差信号の構成要素を所定の数だけ保持し、それらを同時に出力する第1の保持手段と、
前記映像信号に含まれる輝度信号の構成要素を前記所定の数だけ保持し、それらを同時に出力する第2の保持手段と、
前記第1の保持手段によって同時に出力された前記オルタネート色差信号の構成要素、または前記第2の保持手段によって同時に出力された前記輝度信号の構成要素を、所定の周期で交互に後段に供給する供給手段と、
前記供給手段を介して供給される、前記オルタネート色差信号の構成要素または前記輝度信号の構成要素のうち、奇数番目の構成要素に対し、第1の係数群を乗算する第1の乗算手段と、
前記供給手段を介して供給される、前記オルタネート色差信号の構成要素または前記輝度信号の構成要素のうち、偶数番目の構成要素に対し、第2の係数群を乗算する第2の乗算手段と、
前記第1の乗算手段の乗算結果を加算する第1の加算手段と、
前記第2の乗算手段の乗算結果を加算する第2の加算手段と、
前記第1の加算手段の加算結果と前記第2の加算手段の加算結果とを交互に配置することによりサンプリングレート変換後の前記オルタネート色差信号を生成する配置手段と、
前記第1の加算手段の加算結果と前記第2の加算手段の加算結果とを加算する第3の加算手段と、
前記第3の加算手段の加算結果をビットシフトすることによりサンプリングレート変換後の前記輝度信号を生成するビットシフト手段と
を含むことを特徴とする映像信号処理装置。 - 前記供給手段は、前記第1の保持手段によって同時に出力された前記オルタネート色差信号の構成要素、または前記第2の保持手段によって同時に出力された前記輝度信号の構成要素を、前記映像信号のラインロッククロック信号の2倍の周期で交互に後段に供給する
ことを特徴とする請求項1に記載の映像信号処理装置。 - 前記第1および第2の係数群のそれぞれの合計は1である
ことを特徴とする請求項1に記載の映像信号処理装置。 - 配置手段は、前記映像信号の水平同期信号を初期化のトリガとして、前記第1の加算手段の加算結果と前記第2の加算手段の加算結果とを交互に配置することによりサンプリングレート変換後の前記オルタネート色差信号を生成する
ことを特徴とする請求項1に記載の映像信号処理装置。 - 映像信号に含まれるオルタネート色差信号の構成要素を所定の数だけ保持し、それらを同時に出力する第1の保持手段と、
映像信号に含まれる輝度信号の構成要素を前記所定の数だけ保持し、それらを同時に出力する第2の保持手段とを備え、前記映像信号のサンプリングレートを変換する映像信号処理装置の映像信号処理方法において、
前記第1の保持手段によって同時に出力された前記オルタネート色差信号の構成要素、または前記第2の保持手段によって同時に出力された前記輝度信号の構成要素を、所定の周期で交互に後段に供給する供給ステップと、
供給される、前記オルタネート色差信号の構成要素または前記輝度信号の構成要素のうち、奇数番目の構成要素に対し、第1の係数群を乗算する第1の乗算ステップと、
供給される、前記オルタネート色差信号の構成要素または前記輝度信号の構成要素のうち、偶数番目の構成要素に対し、第2の係数群を乗算する第2の乗算ステップと、
前記第1の乗算ステップの処理での乗算結果を加算する第1の加算ステップと、
前記第2の乗算ステップの処理での乗算結果を加算する第2の加算ステップと、
前記第1の加算ステップの処理での加算結果と前記第2の加算ステップの処理での加算結果とを交互に配置することによりサンプリングレート変換後の前記オルタネート色差信号を生成する配置ステップと、
前記第1の加算ステップの処理での加算結果と前記第2の加算ステップの処理での加算結果とを加算する第3の加算ステップと、
前記第3の加算ステップの処理での加算結果をビットシフトすることによりサンプリングレート変換後の前記輝度信号を生成するビットシフトステップと
を含むことを特徴とする映像信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002162423A JP4092955B2 (ja) | 2002-06-04 | 2002-06-04 | 映像信号処理装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002162423A JP4092955B2 (ja) | 2002-06-04 | 2002-06-04 | 映像信号処理装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004015144A JP2004015144A (ja) | 2004-01-15 |
JP4092955B2 true JP4092955B2 (ja) | 2008-05-28 |
Family
ID=30431167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002162423A Expired - Fee Related JP4092955B2 (ja) | 2002-06-04 | 2002-06-04 | 映像信号処理装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4092955B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7831530B2 (en) | 2006-08-03 | 2010-11-09 | Panasonic Electric Works Co., Ltd. | Optimizing method of learning data set for signal discrimination apparatus and signal discrimination apparatus capable of optimizing learning data set by using a neural network |
-
2002
- 2002-06-04 JP JP2002162423A patent/JP4092955B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7831530B2 (en) | 2006-08-03 | 2010-11-09 | Panasonic Electric Works Co., Ltd. | Optimizing method of learning data set for signal discrimination apparatus and signal discrimination apparatus capable of optimizing learning data set by using a neural network |
Also Published As
Publication number | Publication date |
---|---|
JP2004015144A (ja) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2696901B2 (ja) | サンプリング周波数変換回路 | |
US5680335A (en) | Rate converter using a register postfix type transversal filter | |
CN100593343C (zh) | 过采样a/d转换电路 | |
JPS61224577A (ja) | ビデオ信号処理装置 | |
EP0100678B1 (en) | Reduced data rate signal separation system | |
EP0690632B1 (en) | Digital decoder for video signals and video signal digital decoding method | |
JPH05335888A (ja) | デジタルフィルタ装置とそれを用いたサンプリング周波数変換装置およびmuseデコーダ | |
JP4092955B2 (ja) | 映像信号処理装置および方法 | |
US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
US5784378A (en) | Method and apparatus for time shaped finite impulse response filter with multiple signal stream capability | |
JPH0458609A (ja) | 入力加重形トランスバーサルフィルタ | |
KR100297530B1 (ko) | 레이트컨버터 | |
KR0172486B1 (ko) | 샘플링율 변환방법 및 그 장치 | |
KR0141117B1 (ko) | 신호 보간방법 및 장치 | |
JPH06178315A (ja) | Pal方式における動き検出およびy/c分離の方法およびその装置 | |
US4847679A (en) | Multiplex chrominance gain control and matrix using a single multiplier and a coefficient shift register | |
JPH10322723A (ja) | 映像信号マトリクス変換装置 | |
KR930000463B1 (ko) | 휘도 및 색신호 분리에 의한 고정밀 영상처리회로 | |
JP2633428B2 (ja) | 色信号の線順次内挿装置 | |
JP3257145B2 (ja) | 撮像装置 | |
JP2004048088A (ja) | 信号処理装置 | |
JP3271443B2 (ja) | 撮像装置 | |
JP3349835B2 (ja) | サンプリングレート変換装置 | |
JPH0228955B2 (ja) | ||
JP4423980B2 (ja) | 映像信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |