JP4048749B2 - Display unit having RAM built-in driver IC and electronic device using the same - Google Patents
Display unit having RAM built-in driver IC and electronic device using the same Download PDFInfo
- Publication number
- JP4048749B2 JP4048749B2 JP2001294064A JP2001294064A JP4048749B2 JP 4048749 B2 JP4048749 B2 JP 4048749B2 JP 2001294064 A JP2001294064 A JP 2001294064A JP 2001294064 A JP2001294064 A JP 2001294064A JP 4048749 B2 JP4048749 B2 JP 4048749B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- command
- still image
- image data
- moving image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、一画面内に静止画および動画を分割表示する表示ユニットおよびそれを用いた電子機器に関する。
【0002】
【背景技術および発明が解決しようとする課題】
例えば携帯電話機を例に挙げれば、MPEG(Moving Picture Experts Group)の規格により圧縮して符号化された画像データを受信または送信する技術が提案されている。
【0003】
この場合、携帯電話機の液晶パネルには、受信された動画が動画表示領域に表示され、静止画表示領域には、例えばその動画に関する説明、操作情報などの静止画が表示される。
【0004】
動画表示領域に動画を表示するためには、液晶ドライバ内のRAMの記憶領域のうち、動画表示領域対応する動画記憶領域にて、リアルタイムで動画データを書き換える必要がある。
【0005】
一方、静止画表示領域に表示される静止画は、携帯電話機のキー操作時等に応じて変更され、RAMの記憶領域のうち、静止画表示領域と対応する静止画記憶領域の静止画データを書き換える必要が生じる。
【0006】
しかし、動画データと静止画データの制御を同一の表示パネルにおいて行なおうとすると、制御が複雑になり、そのための装置、バスラインなどが増えるといったことになる。
【0007】
本発明の目的は、動画データの表示中の走査戻りのためのタイミングである水平帰線期間を利用して、静止画データを書き換えることが可能なRAM内蔵ドライバICを有する表示ユニットおよび電子機器を提供することにある。
【0008】
【課題を解決するための手段】
本発明の一態様に係る表示ユニットは、コマンドデータ、静止画データ及び動画データを時分割で出力するMPUと、前記静止画データ及び前記動画データの少なくとも一方を含む表示データが記憶される表示用RAMを内蔵したドライバICと、前記ドライバICにより表示駆動される表示部と、前記MPUと前記ドライバICとの間に設けられ、前記コマンドデータ、前記静止画データまたは前記動画データを時分割で伝送する第1のバスラインと、前記MPUと前記ドライバICとの間に設けられ、前記第1のバスラインを伝送されるデータが、前記動画データであるか、前記コマンドデータまたは前記静止画データであるかを判別するデータ判別信号を伝送する第2のバスラインとを有する。前記MPUは、一水平走査期間中の水平帰線期間の電位を第1の電位とし、それ以外のフィールド期間の電位を第2の電位とする前記データ判別信号を前記第2のバスラインに出力するデータ判別信号出力回路と、前記コマンドデータを生成するコマンド生成回路と、前記データ判別信号が前記第1の電位である時に前記コマンドデータまたは前記静止画データを出力し、前記データ判別信号が前記第2の電位である時に前記動画データを出力するデータ出力回路とを有する。
【0009】
このように、本発明の一態様によれば、データ判別信号の電位レベルにより区別された期間毎に、コマンドまたは静止画データと、動画データとを、時分割にて伝送することができる。しかも、表示フィールド期間に動画データを伝送する時には、水平帰線期間内にコマンドまたは静止画データを伝送するので、動画データをリアルタイムで更新しながら、その隙間の期間を利用して静止画データを伝送することが可能となる。
【0010】
本発明の一態様では、前記MPUから送出される水平同期信号を、前記データ判別信号として兼用することができる。すなわち、水平同期信号は、元々、水平帰線期間とフィールドへ期間とで電位が異なるので、それをそのままデータ判別信号として利用できる。
【0011】
本発明の一態様では、前記コマンド生成回路により生成される前記コマンドデータは、前記動画データの送出を停止する動画ストップコマンドを含むことができる。この場合、前記データ判別信号出力回路は、前記動画ストップコマンドに基づいて、前記データ判別信号中の前記フィールド期間の電位を前記第2の電位から前記第1の電位に変更することができる。
【0012】
このように、動画ストップコマンドによって、動画伝送が中断されたら、フィールド期間を利用して、コマンドまたは静止画データを伝送することが可能となる。
【0013】
本発明の一態様では、前記コマンド生成回路は、前記動画ストップコマンドに続いて、前記静止画データの書き込みを指示する静止画ライトコマンドを前記第1のバスラインに出力することができる。この場合、前記データ出力回路は、前記静止画ライトコマンドに基づいて、前記データ判別信号の電位が前記第1の電位に変更された前記フィールド期間中に、前記静止画データを前記第1のバスラインに送出する。
【0014】
本発明の一態様では、前記ドライバICは、前記データ判別信号中の前記フィールド期間の電位が前記第1の電位に変更された後に、前記MPUに対して前記静止画データの受け入れを要求する要求信号を出力することができる。この場合、前記コマンド生成回路は、前記要求信号の受信後に前記静止画ライトコマンドを送出する。
【0015】
本発明の一態様では、前記MPUは、前記静止画ライトコマンドの送出後、前記静止画データが出力される前に、送出される前記静止画データの書き込みアドレスを生成して前記ドライバICに送出することができる。
【0016】
本発明の一態様では、前記コマンド生成回路は、前記動画データの書き込みを指示する動画ライトコマンドを生成することができる。この場合、前記データ判別信号出力回路は、前記コマンド生成回路より前記動画ライトコマンドが出力される以前は、前記データ判別信号の前記フィールド期間の電位を前記第1の電位に設定する。動画が伝送されないときには、水平帰線期間、フィールド期間に拘わらず、常時コマンドまたは静止画データを伝送させるためである。
【0017】
本発明の一態様によれば、前記ドライバICは、前記コマンドデータ、前記静止画データ及び前記動画データの伝送に共用される共通ポートを有することができる。この場合、この共通ポートが第1のバスラインに接続される。これらの各データが同時に伝送されることはなく、必ず時分割にて伝送されるので、1ポートでの伝送が可能である。こうすると、ドライバICの端子数を低減することができる。
【0018】
本発明の一態様では、前記ドライバICは、前記動画データの伝送に専用される第1ポートと、前記コマンドデータ及び前記静止画データの伝送に共用される第2ポートとを有するものでも良い。この場合、第1のバスラインは、前記第1のポートに接続される動画用バスラインと、前記第2のポートに接続されるコマンド/静止画用バスラインとに分離される。
【0019】
本発明の一態様では、前記ドライバICは、前記表示用RAMのカラムアドレスを指定するカラムアドレス制御回路と、前記表示用RAMのページアドレスを指定するページアドレス制御回路と、前記MPUからの前記コマンドデータに基づいて、前記カラムアドレス制御回路および前記ページアドレス制御回路を制御するMPU系制御回路と、前記表示用RAMに記憶された前記静止画データまたは前記動画データを、前記表示データとして読み出し制御する表示アドレス制御回路と、前記MPU系制御回路とは独立して、前記表示アドレス制御回路を制御して、前記表示部へ前記表示データを出力するドライバ系制御回路とを有することができる。
【0020】
本発明の他の態様は、上述した表示ユニットを有する電子機器を定義している。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態について、図1〜図5を参照して説明する。
【0022】
(電子機器の説明)
図1は、本発明が適用される電子機器の概略ブロック図である。図1において、この電子機器は、MPU(マイクロプロセッサユニット)10と、表示用ドライバIC20と、表示部22とから構成される。表示部22は、電気光学素子例えば液晶を有するマトリクスパネル例えばカラー液晶パネルである。表示用ドライバIC20は、この液晶パネル22を駆動するために、RAM160を内蔵した表示制御部24と、Xドライバ26と、Yドライバ28とを有する。なお、Yドライバ28は別個のICとしてもよい。
【0023】
マトリクスパネル22は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。液晶パネル22としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極(第1の電極)が形成された第1基板と、コモン電極(第2の電極)が形成された第2基板との間に、液晶が封入される。液晶パネル22は薄膜トランジスタ(TFT)、薄膜ダイオード(TFD)等の三端子素子、二端子素子を用いたアクティブマトリクスパネルであっても良い。これらのアクティブマトリクスパネルも、RAM内蔵表示制御部24により制御されるXドライバ26により駆動される複数の信号電極(第1の電極)と、Yドライバ28により走査駆動される複数の走査電極(第2の電極)を有する。
【0024】
液晶パネル22には静止画と動画とを同時に表示可能である。この場合、図1に示すように、動画表示領域22Aと、それ以外の静止画表示領域(テキストデータ表示領域)22Bの各領域が液晶パネル22に設定される。
【0025】
MPU10から表示用ドライバIC20には、コマンド/データの区別を示す信号A0、反転リセット信号XRES、反転チップセレクト信号XCS、反転リード信号XRDおよび反転ライト信号XWR等が伝送される。加えて、MPU10から表示用ドライバIC20には、図1に示すように、表示コマンド/静止画データ(D0〜D7)と、動画データ(RGB)とが、図1に示す第1のバスライン1を介して供給される。すなわち、データD7〜D0は、それぞれ8ビットのコマンドデータ、アドレスデータまたは静止画データであり、コマンド/データ識別信号A0の論理によって区別されている。動画データは例えば各6ビットのR,G,B信号である。クロック信号CLK、水平・垂直同期信号H・Vsync等も、MPU10からドライバIC20に供給される。本実施形態では、水平同期信号Hsyncを、詳細を後述するデータ判別信号として兼用しており、この水平同期信号Hsyncを伝送するラインを第2のバスライン2と定義する。
【0026】
MPU10は、図1に示すように、データ判別信号出力回路12と、コマンド生成回路14と、データ出力回路16とを含んでいる。
【0027】
データ判別信号出力回路12は、一水平走査期間中の水平帰線期間の電位を第1の電位とし、それ以外のフィールド期間の電位を第2の電位とするデータ判別信号(本実施形態では水平同期信号Hsyncを兼用する)を第2のバスライン2に出力する。コマンド生成回路14は、動画ストップコマンド、静止画ライトコマンドなどを含むコマンドデータを生成する。データ出力回路16は、データ判別信号(水平同期信号Hsync)が第1の電位(例えばHIGH)である時にコマンドデータまたは静止画データを出力し、データ判別信号(水平同期信号Hsync)が第2の電位(例えばLOW)である時に動画データを出力する。
【0028】
図2は、図1のMPU10および表示用ドライバIC20を携帯電話機30に搭載した例を示している。図2に示すMPU10は、携帯電話機30の制御を司るCPU40を有し、このCPU40には静止画用メモリ42、DSP(ディジタル・シグナル・プロセッサ)44が接続されている。また、DSP44には動画用メモリ46が接続されている。なお、図1に示すデータ判別信号出力回路12は、図2に示すDSP44に含まれている。また、図1に示すコマンド生成回路14は、図2に示すCPU40に含まれている。また、図1に示すデータ出力回路16は、図2に示すCPU40及びDSP44の双方に含まれている。
【0029】
この携帯電話機30には、アンテナ32を介して受信された信号を復調し、あるいはアンテナ32を介して送信される信号を変調する変復調回路34が設けられている。そして、アンテナ32からは、例えばMPEG(Moving Picture Experts Group)のレイヤーIVの規格にて符号化された動画データを送受信可能となっている。
【0030】
この携帯電話機30には、例えばディジタルビデオカメラ36を設けることもできる。このディジタルビデオカメラ36を介して動画データを取り込むことができる。携帯電話機30でのデータ送受信、ディジタルビデオカメラ36での撮影などに必要な操作情報は、操作入力部38を介して入力される。
【0031】
MPU10に設けられたCPU40は、液晶パネル22の動画表示領域22Aに動画を表示する際には、その動画のサイズを動画情報から決定する。図1に示すように動画表示領域22Aと静止画表示領域22Bとが例えば上下でライン分割され、スタートアドレスSA1,エンドアドレスEA1が動画のサイズから決定される。
【0032】
この動画表示領域22Aに表示される動画は、本実施の形態ではアンテナ32またはディジタルビデオカメラ36から供給される。アンテナ32から入力される信号は、変復調回路34を介して復調されてDSP44にて信号処理される。このDSP44は動画処理用メモリ46と接続され、アンテナ32、変復調回路34を介して入力される圧縮データを伸張し、またMPEGのレイヤーIVの規格にて符号化されているデータについてはデコードする。変復調回路34、アンテナ32を介して送信されるデータはDSP44にて圧縮され、MPEGのレイヤーIVの規格にて符号化して送信する場合にはエンコードされる。このようにDSP44は、MPEGの例えばレイヤーIVのデコーダ、エンコーダとしての機能を有することができる。
【0033】
このDSP44にはディジタルビデオカメラ36からの信号も入力され、アンテナ32またはディジタルビデオカメラ36より入力された信号は、DSP44にてRGB信号に処理される。
【0034】
こうして、アンテナ32またはディジタルビデオカメラ36から供給された動画は、RGB情報として、第1のバスライン1を介して表示用ドライバIC20に供給される。
【0035】
CPU40は、操作入力部38からの情報等に基づき、必要により静止画用メモリ42を用いて、液晶パネル22に表示される静止画の表示に必要なコマンド、静止画データを、第1のバスライン1を介して表示用ドライバIC20に出力する。
【0036】
例えば、動画はインターネットを経由して配信された映画情報であり、その劇場チケットを予約するための情報が静止画として表示され、操作入力部38からの情報に基づいてチケット予約が実施される。このため、CPU40はさらに、変復調回路34、アンテナ32を介して静止画情報(例えば予約情報)を送出制御する。またCPU40は、必要により、ディジタルビデオカメラ36にて撮影された動画情報を、変復調回路34、アンテナ32を介して送出制御することができる。
【0037】
(ドライバICの説明)
図3は、図1に示す表示用ドライバIC20のブロック図である。図3に示す表示用ドライバIC20の入出力回路として、MPUインターフェース100、入出力バッファ102及び入力バッファ104が設けられている。
【0038】
MPUインターフェース100には、反転チップセレクト信号XCS、コマンド/データの識別信号A0、反転リード信号XRD、反転ライト信号XWR、反転リセット信号XRESなどが入力される。
【0039】
入出力バッファ102(第1のポート)には、例えば8ビットデータD7〜D0として、コマンドデータ(動画ライト、動画ストップ、静止画ライトコマンドなど)または静止画データが入力される。なお、図4ではデータD7〜D0はパラレルで入出力される例を示しているが、表示データRAM160からMPU10にデータを読み出す必要がない場合には、先頭ビットを識別信号A0とし、それに続く信号D7〜D0をシリアルで入出力してもよい。こうすると、MPU10及び表示用ドライバIC20の端子数を減らすことができる。
【0040】
入力バッファ104(第2のポート)には、動画データであるRGBデータが入力される。
【0041】
このように、第1のバスライン1は、コマンド/静止画データの伝送に用いられる第1のポート102に接続されたバスラインと、動画データの伝送に用いられる第2のポート104に接続されたバスラインとに分離されている。
【0042】
表示用ドライバIC20には、MPUインターフェース100及び入出力バッファ102に接続された第1の内部バスライン110が設けられている。
【0043】
第1の内部バスライン110にはバスホールダ112とコマンドデコーダ114とが接続されている。なお、入出力バッファ102にはステータス設定回路116が接続され、表示用ドライバIC20の動作状態(静止画データの受け入れ要求信号を含む)がMPU10に出力されるようになっている。
【0044】
第1の内部バスライン110は、表示データRAM160のI/Oバッファ162に接続され、表示データRAM160に対してリード、ライトされる静止画データが伝送される。
【0045】
また、表示用ドライバIC20には、動画データRGBが入力される入力バッファ104に接続された第2の内部バスライン120が設けられている。この第2の内部バスライン120には、バスホールダ122及びI/Oバッファ162が接続されている。
【0046】
表示用ドライバIC20には、上述した表示データRAM160、I/Oバッファ162の他に、MPU系制御回路130、カラムアドレス制御回路140、ページアドレス制御回路150、表示アドレス制御回路152、ドライバ系制御回路170、PMWデコード回路180及びXドライバ26(Yドライバ28は図示省略してある)などが設けられている。
【0047】
MPU系制御回路130は、コマンドデコーダ114を介して入力されるMPU10からのコマンドデータに基づいて、表示データRAM160に対するリード、ライト動作を制御するとともに、ステータス設定回路116にてIC20のステータスを設定する。このMPU系制御回路130により制御されるカラムアドレス制御回路140及びページアドレス制御回路150が設けられている。
【0048】
なお、MPU10からの垂直・水平同期信号H・Vsyncが、ドライバ系制御回路170を介してMPU系制御回路130に入力される。水平同期信号Hsyncは、動画データの書き込みの際のノイズ等の誤書き込みによる表示ずれ等を極力抑えるために、カラム・ページアドレス制御回路140,150内に設けられたカラム・ページアドレスカウンタ140A,150Aのセット、リセットに用いられる。
【0049】
カラム・ページアドレスカウンタ140A,150Aは、図1に示す動画表示領域22AスタートアドレスSA1及びエンドアドレスEA1の設定にも用いられる。なお、このカラム・ページカウンタ140A,150Aは、静止画表示領域22B中にて部分的に更新したい静止画領域のスタートアドレスSA2及びエンドアドレスEA2の設定にも用いることができる。この静止画領域のスタートアドレスSA2及びエンドアドレスEA2は、後述するように、静止画ライトコマンドに引き続いて、MPU10より出力される。
【0050】
ドライバ系制御回路170は、Xドライバ系制御回路172及びYドライバ系制御回路174を含む。このドライバ系制御回路170は、発振回路176からの発振出力に基づいて階調制御パルスGCP、極性反転信号FR、ラッチパルスLPなどを発生し、MPU系制御回路130とは独立して、表示アドレス制御回路156、PWMデコード回路180、電源制御回路178およびXドライバ26を制御する。
【0051】
なお、ページアドレス制御回路150は、ドライバ系制御回路170により制御されて1ライン毎に表示アドレスを指定する表示アドレス制御回路152を含んでいる。
【0052】
PWMデコード回路180は、表示データRAM160より1ライン毎に読み出されるデータをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。Xドライバ26は、PWMデコード回路180からの信号を、LCD表示系の電圧に応じた電圧にシフトさせ、図1に示す液晶パネル22のセグメント電極SEGに供給する。
【0053】
(表示データRAMに対する静止画、動画の書き込みについて)
MPU10は、図1に示す動画表示領域22AのスタートアドレスSA1およびエンドアドレスEA1と対応する表示データRAM160のページアドレスおよびカラムアドレスを、動画情報から予め知得するか、あるいは指定する。静止画が書き換えられる領域のスタートアドレスSA2及びエンドアドレスEA2についても、MPU10により指定される。
【0054】
このためMPU10は、表示データRAM160のエリアのうち動画表示領域22Aと対応するエリアのカラムアドレスおよびページアドレスを、動画表示期間中に亘って、所定の書き込み周波数に従って繰り返し指定することが可能となる。
【0055】
図4は、データ判別信号Hsyncと、MPU10よりドライバIC20に伝送されるデータとの関係を示している。
【0056】
本実施例では、コマンド/静止画を伝送するか、あるいは動画を伝送するかの判別信号として、水平同期信号Hsyncのレベルを用いている。
【0057】
ここで、水平同期信号Hsyncの電位は、水平帰線期間では例えばHIGH(第1の電位)、それ以外のフィールド期間では例えばLOW(第2の電位)となっている。
【0058】
本実施形態では、水平同期信号HsyncのレベルがHIGHのときには、コマンドデータまたは静止画データの伝送が可能である。一方、水平同期信号HsyncのレベルがLOWのときには、動画データの伝送が可能である。
【0059】
水平同期信号HsyncがHIGHレベルである水平帰線期間は、液晶パネル22に動画が表示されない期間である。そこで、本実施の形態では、この水平帰線期間に、MPU10及びドライバIC20の間でコマンドデータまたは静止画データを伝送することで、動画表示に悪影響を与えることなく、それらの伝送を可能とした。
【0060】
一方、水平同期信号HsyncがLOWレベルであるフィールド期間に、RAM160から現に動画データが読み出されるライン以外のラインに、動画データを順次は書き込むように伝送している。こうして、RAM160の動画データをリアルタイムで更新することができる。
【0061】
なお、図4に示すように、水平同期信号Hsyncは水平同期を検出できる信号となっている。このため、この水平同期信号Hsyncを利用して、上述したように、動画データの表示ずれ等を極力抑えるために、カラム・ページアドレス制御回路140,150内に設けられたカラム・ページアドレスカウンタ140A,150Aのセット、リセットさせることができる。
【0062】
また、水平帰線期間を利用して静止画を伝送することで、RAM160の静止画記憶エリアの静止画データを、動画データと次の動画データを伝送する間の隙間を利用して伝送することができる。
【0063】
図5は、一水平帰線期間を超えた期間に亘って静止画データを伝送する場合の動作タイミングを示している。
【0064】
図5において、水平同期信号HsyncがHIGHレベルである水平帰線期間に、図1に示すMPU10のコマンド生成回路14より、動画ストップコマンドがIC20に伝送される。この動画ストップコマンドは、図2の例えば操作入力部38からの情報に基づいて、静止画の内容を変更する時に、図2のCPU40内に設けられたコマンド生成回路14より生成される。
【0065】
ここで、図2に示すMPU10中のCPU40は、コマンド生成回路14より動画ストップコマンドを発生させると共に、DSP44内のデータ出力回路16に対して動画データの送出をストップさせる指令を出す。
【0066】
さらに、図2に示すMPU10中のCPU40は、DSP44中のデータ判別信号出力回路14に指令して、水平同期信号Hsync(データ判別信号)のレベルを、フィールド期間中もHIGHレベル(第1のレベル)となるように設定する(図4参照)。
【0067】
上述の動画ストップコマンドは、第1のバスライン1と、図3に示す入出力バッファ102とを介して、8ビットデータとして表示用ドライバIC20に入力される。なお、このとき、図3のMPUインターフェース100のAO端子には、入出力バッファ102に入力されるデータがコマンドデータであることを示す符号が入力されている。
【0068】
入出力バッファ102に入力された動画ストップコマンドは、IC20の第1の内部バスライン110を介してコマンドデコーダ114に入力されてデコードされて、MPU系制御回路130に入力される。MPU系制御回路130は、現に実施されているRAM160への動画データの書き込み動作を考慮しながら、静止画リクエストを出力する。この静止画リクエストは、ステータス設定回路116、入出力バッファ102及び第1のバスライン1を介して、MPU10に入力される。
【0069】
MPU10内のCPU40は、その静止画リクエストに基づき、静止画ライトコマンドを発生する。この静止画ライトコマンドに続いて、書き換えられるべき静止画のアドレス(例えば図1に示すスタートアドレスSA2とエンドアドレスEA2)及び静止画データがデータ出力回路16より出力される。これらのコマンド、アドレス及び静止画データは、データ判別信号(水平同期信号Hsync)がHIGHであるフィールド期間中に送出されている。
【0070】
このようにして、RAM160での動画データの更新が禁止されたフィールド期間を利用して、静止画データをRAM160に書き込むことができる。このとき、図5に示す水平同期信号Hsyncの電位は、図4に示す通常の水平同期信号Hsncとは異なり、フィールド期間でもHIGHレベルとなっている。
【0071】
しかし、この期間には動画データの書き換えが実施されないので、レベル変更された水平同期信号Hsyncを同期合わせに用いる必要はない。
【0072】
このように、本実施形態では、水平同期信号をデータ判別信号に兼用しながらも、動画データ書き込みの際には水平同期信号Hsyncを同期合わせに使用できる。また、動画データの書き込み以外の時には、水平帰線期間またはフィールド期間中に動画データ以外のコマンドまたは静止画データを伝送していることを示すデータ判別信号として使用できる。
【0073】
静止画データの送出が、1または複数フィールド期間を用いて完了したら、その完了後の次の水平帰線期間内に、図5に示すように動画ライトコマンドを、MPU10中のコマンド生成回路14より発生させる。この後は、通常の水平同期信号Hsyncのレベルとなる。すなわち、フィールド期間では水平同期信号HsyncのレベルがLOWとなるので、図4と同様にして動画データの伝送が可能となる。換言すれば、動画ライトコマンドが生成される前は、データ判別信号は水平帰線期間及びフィールド期間の双方で第2のレベル(LOW)に設定することができる。
【0074】
なお、図3に示すように、本実施形態では、静止画データ(D0〜D7)のポートと動画データ(RGB)のポートとを別個に設けたが、1ポートで兼用しても良い。本発明では、動画データと静止画データとは時分割で送られるため、ポートを兼用することができる。このように、静止画データと動画データのとのポート兼用することで、ドライバIC20に必要な端子数を低減できる。
【0075】
また、液晶パネル20の動画表示領域22Aに動画を表示するに際しては、例えば60Hzすなわち1秒間に60フレームを表示できる読み出しクロックに従って、表示データRAM160から表示データを読み出する。
【0076】
一方、静止画データは、液晶表示のための駆動周波数より高い例えば90Hzすなわち1秒間に90フレームを表示できる静止画書き込みクロックに従って、表示データRAM160に表示データが書き込まれる。このように、表示読み出しレートより高い書き込みレートにて静止画の書き換えを実施すれば、操作入力部38での操作に応じたスクロール表示等に追従した表示が可能となる。
【0077】
これに対して動画データについては、人間の網膜の残像現象を利用するものであるので、携帯電話機などのように精密な動画表示が求められない場合には、動画のフレーム数を低く(表示に合わせて60フレーム全部を書き換える必要はない)しても支障はない。
【0078】
本実施の形態では、例えば20Hzすなわち1秒間に20フレームの動画データを書き込むことができる周波数で書き込みを行うこともできるし、60フレームの周波数にて20/60=1/3のデータをMPU10からドライバIC20に送出するだけでもよい。RAMを内蔵していないXドライバICを使用する場合には60フレーム分のデータを常に書き換える必要があるが、このように動画の書き込み周波数を低く(書き込みレートを低く)し、または書き換えられるデータ量を減少することで、静止画とは異なり表示データRAM160の内容を常時書き換える必要がある動画データの書き込み回数が少なくなり、その分メモリセルにて消費される電力を少なくすることができる。
【0079】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【0080】
本発明は、携帯電話の他、ゲーム機器、電子手帳、パーソナルコンピュータ、ワードプロセッサ、テレビ、カーナビゲーション装置など各種の電子機器に適用することができる。
【図面の簡単な説明】
【図1】本発明が適用される電子機器の概略ブロック図である。
【図2】図1の電子機器の一例である携帯電話機の概略ブロック図である。
【図3】図1に示す表示ユニットの概略ブロック図である。
【図4】データ判別信号である水平同期信号と、伝送されるデータとの関係を示すタイミングチャートである。
【図5】一水平帰線期間を超えた期間に静止画データを伝送する動作を示すタイミングチャートである。
【符号の説明】
1 第1のバスライン
2 第2のバスライン
10 MPU
20 表示用ドライバIC
22 液晶パネル
22A 動画表示領域
22B 静止画表示領域
24 表示制御部
26 Xドライバ
28 Yドライバ
30 携帯電話機
32 アンテナ
34 変復調回路
36 ディジタルビデオカメラ
38 操作入力部
40 CPU
42 静止画用メモリ
44 DSP(ディジタル・シグナル・プロセッサ)
46 動画用メモリ
100 MPUインターフェース
102 入出力バッファ
110 第1の内部バスライン
112 バスホールダ
114 コマンドデコーダ
116 ステータス設定回路
120 第2の内部バスライン
122 バスホールダ
130 MPU系制御回路
140 カラムアドレス制御回路
140A カラムアドレスカウンタ
150 ページアドレス制御回路
150A ページアドレスカウンタ
152 表示アドレス制御回路
160 表示データRAM
162 I/Oバッファ
170 ドライバ系制御回路
172 Xドライバ系制御回路
174 Yドライバ系制御回路
176 発振回路
178 電源制御回路
180 PWMデコーダ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display unit that divides and displays a still image and a moving image in one screen, and an electronic apparatus using the display unit.
[0002]
[Background Art and Problems to be Solved by the Invention]
For example, taking a mobile phone as an example, a technique for receiving or transmitting image data compressed and encoded according to the MPEG (Moving Picture Experts Group) standard has been proposed.
[0003]
In this case, the received moving image is displayed in the moving image display area on the liquid crystal panel of the mobile phone, and a still image such as explanation and operation information about the moving image is displayed in the still image display area.
[0004]
In order to display a moving image in the moving image display area, it is necessary to rewrite the moving image data in real time in the moving image storage area corresponding to the moving image display area in the storage area of the RAM in the liquid crystal driver.
[0005]
On the other hand, the still image displayed in the still image display area is changed according to the key operation of the mobile phone or the like, and the still image data in the still image storage area corresponding to the still image display area is stored in the storage area of the RAM. It is necessary to rewrite.
[0006]
However, if control of moving image data and still image data is to be performed on the same display panel, the control becomes complicated, and the number of devices and bus lines for that purpose increase.
[0007]
An object of the present invention is to provide a display unit and an electronic device having a driver IC with a built-in RAM that can rewrite still image data by using a horizontal blanking period that is a timing for scanning return during display of moving image data. It is to provide.
[0008]
[Means for Solving the Problems]
A display unit according to one aspect of the present invention is an MPU that outputs command data, still image data, and moving image data in a time-sharing manner, and display data that stores at least one of the still image data and the moving image data. Provided between a driver IC with a built-in RAM, a display unit driven by the driver IC, the MPU and the driver IC, and transmits the command data, the still image data, or the moving image data in a time-sharing manner. Data transmitted between the first bus line and the MPU and the driver IC and transmitted through the first bus line is the moving image data, the command data, or the still image data. And a second bus line for transmitting a data discrimination signal for discriminating whether or not there is. The MPU outputs, to the second bus line, the data determination signal in which the potential in the horizontal blanking period in one horizontal scanning period is the first potential and the potential in the other field periods is the second potential. A data discriminating signal output circuit, a command generating circuit for generating the command data, and outputting the command data or the still image data when the data discriminating signal is at the first potential. And a data output circuit for outputting the moving image data at the second potential.
[0009]
Thus, according to one embodiment of the present invention, commands or still image data and moving image data can be transmitted in a time division manner for each period distinguished by the potential level of the data determination signal. In addition, when moving image data is transmitted during the display field period, the command or still image data is transmitted within the horizontal blanking period, so that the still image data is updated using the gap period while updating the moving image data in real time. It becomes possible to transmit.
[0010]
In one aspect of the present invention, a horizontal synchronization signal transmitted from the MPU can also be used as the data determination signal. That is, since the horizontal synchronization signal originally has a different potential between the horizontal blanking period and the field-to-field period, it can be used as it is as a data discrimination signal.
[0011]
In one aspect of the present invention, the command data generated by the command generation circuit may include a moving image stop command for stopping transmission of the moving image data. In this case, the data determination signal output circuit can change the potential of the field period in the data determination signal from the second potential to the first potential based on the moving image stop command.
[0012]
As described above, when the moving image transmission is interrupted by the moving image stop command, the command or still image data can be transmitted using the field period.
[0013]
In one aspect of the present invention, the command generation circuit can output a still image write command for instructing writing of the still image data to the first bus line following the moving image stop command. In this case, the data output circuit outputs the still image data to the first bus during the field period in which the potential of the data determination signal is changed to the first potential based on the still image write command. Send to line.
[0014]
In one aspect of the present invention, the driver IC requests the MPU to accept the still image data after the potential of the field period in the data determination signal is changed to the first potential. A signal can be output. In this case, the command generation circuit sends out the still image write command after receiving the request signal.
[0015]
In one aspect of the present invention, the MPU generates a write address for the still image data to be transmitted and outputs the write address to the driver IC after the still image write command is transmitted and before the still image data is output. can do.
[0016]
In one aspect of the present invention, the command generation circuit can generate a moving image write command instructing writing of the moving image data. In this case, the data determination signal output circuit sets the potential of the data determination signal in the field period to the first potential before the moving image write command is output from the command generation circuit. This is because when a moving image is not transmitted, a command or still image data is always transmitted regardless of the horizontal blanking period and the field period.
[0017]
According to an aspect of the present invention, the driver IC may have a common port shared for transmission of the command data, the still image data, and the moving image data. In this case, this common port is connected to the first bus line. These pieces of data are not transmitted at the same time, but are always transmitted in a time-sharing manner, so that transmission through one port is possible. In this way, the number of terminals of the driver IC can be reduced.
[0018]
In one aspect of the present invention, the driver IC may include a first port dedicated to the transmission of the moving image data and a second port shared to transmit the command data and the still image data. In this case, the first bus line is separated into a moving image bus line connected to the first port and a command / still image bus line connected to the second port.
[0019]
In one aspect of the present invention, the driver IC includes a column address control circuit that specifies a column address of the display RAM, a page address control circuit that specifies a page address of the display RAM, and the command from the MPU. Based on the data, the MPU system control circuit for controlling the column address control circuit and the page address control circuit, and the still image data or the moving image data stored in the display RAM are read and controlled as the display data. Independently of the display address control circuit and the MPU system control circuit, the display address control circuit may include a driver system control circuit that controls the display address control circuit and outputs the display data to the display unit.
[0020]
Another aspect of the invention defines an electronic device having the display unit described above.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
[0022]
(Description of electronic equipment)
FIG. 1 is a schematic block diagram of an electronic apparatus to which the present invention is applied. In FIG. 1, the electronic device includes an MPU (microprocessor unit) 10, a
[0023]
The
[0024]
The
[0025]
From the
[0026]
As shown in FIG. 1, the
[0027]
The data discriminating
[0028]
FIG. 2 shows an example in which the
[0029]
The cellular phone 30 is provided with a modulation /
[0030]
The mobile phone 30 may be provided with a
[0031]
When displaying a moving image in the moving
[0032]
In this embodiment, the moving image displayed in the moving
[0033]
The
[0034]
Thus, the moving image supplied from the
[0035]
Based on information from the
[0036]
For example, the moving image is movie information distributed via the Internet, information for reserving the theater ticket is displayed as a still image, and ticket reservation is performed based on information from the
[0037]
(Description of driver IC)
FIG. 3 is a block diagram of the
[0038]
The
[0039]
Command data (moving image write, moving image stop, still image write command, etc.) or still image data is input to the input / output buffer 102 (first port) as, for example, 8-bit data D7 to D0. 4 shows an example in which the data D7 to D0 are input / output in parallel, but when it is not necessary to read data from the
[0040]
RGB data, which is moving image data, is input to the input buffer 104 (second port).
[0041]
Thus, the first bus line 1 is connected to the bus line connected to the
[0042]
The
[0043]
A bus holder 112 and a
[0044]
The first
[0045]
The
[0046]
In addition to the
[0047]
The MPU
[0048]
The vertical / horizontal synchronization signal H · Vsync from the
[0049]
The column / page address counters 140A and 150A are also used for setting the moving
[0050]
The driver
[0051]
The page
[0052]
The
[0053]
(About writing still images and moving images to the display data RAM)
The
[0054]
Therefore, the
[0055]
FIG. 4 shows the relationship between the data discrimination signal Hsync and the data transmitted from the
[0056]
In the present embodiment, the level of the horizontal synchronization signal Hsync is used as a determination signal for transmitting a command / still image or a moving image.
[0057]
Here, the potential of the horizontal synchronization signal Hsync is, for example, HIGH (first potential) in the horizontal blanking period, and is, for example, LOW (second potential) in the other field periods.
[0058]
In the present embodiment, command data or still image data can be transmitted when the level of the horizontal synchronization signal Hsync is HIGH. On the other hand, when the level of the horizontal synchronization signal Hsync is LOW, moving image data can be transmitted.
[0059]
The horizontal blanking period in which the horizontal synchronization signal Hsync is HIGH is a period during which no moving image is displayed on the
[0060]
On the other hand, during the field period in which the horizontal synchronization signal Hsync is at the LOW level, the moving image data is transmitted so as to be sequentially written to the lines other than the line from which the moving image data is actually read from the
[0061]
As shown in FIG. 4, the horizontal synchronization signal Hsync is a signal that can detect horizontal synchronization. For this reason, as described above, the column /
[0062]
Also, by transmitting a still image using the horizontal blanking period, the still image data in the still image storage area of the
[0063]
FIG. 5 shows the operation timing when still image data is transmitted over a period exceeding one horizontal blanking period.
[0064]
In FIG. 5, a moving image stop command is transmitted to the
[0065]
Here, the
[0066]
Further, the
[0067]
The moving image stop command described above is input to the
[0068]
The moving image stop command input to the input /
[0069]
The
[0070]
In this way, still image data can be written into the
[0071]
However, since the moving image data is not rewritten during this period, it is not necessary to use the horizontal synchronization signal Hsync whose level has been changed for synchronization.
[0072]
As described above, in the present embodiment, the horizontal synchronization signal Hsync can be used for synchronization when writing moving image data while using the horizontal synchronization signal also as the data determination signal. In addition, when the video data is not written, it can be used as a data discrimination signal indicating that a command other than the video data or still image data is transmitted during the horizontal blanking period or the field period.
[0073]
When the transmission of the still image data is completed using one or a plurality of field periods, a moving image write command is sent from the
[0074]
As shown in FIG. 3, in the present embodiment, the port for still image data (D0 to D7) and the port for moving image data (RGB) are provided separately, but one port may be shared. In the present invention, since moving image data and still image data are sent in a time-sharing manner, they can also be used as ports. In this way, the number of terminals required for the
[0075]
Further, when displaying a moving image in the moving
[0076]
On the other hand, the still image data is written into the
[0077]
On the other hand, video data uses the afterimage phenomenon of the human retina, so if precise video display is not required, such as with mobile phones, the number of video frames should be reduced (for display). There is no need to rewrite all 60 frames in total).
[0078]
In the present embodiment, for example, writing can be performed at a frequency at which 20 frames of moving image data can be written at 20 Hz, that is, 1 second, or data of 20/60 = 1/3 is transmitted from the
[0079]
The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the gist of the present invention.
[0080]
The present invention can be applied to various electronic devices such as game machines, electronic notebooks, personal computers, word processors, televisions, and car navigation devices in addition to mobile phones.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram of an electronic apparatus to which the present invention is applied.
2 is a schematic block diagram of a mobile phone which is an example of the electronic apparatus of FIG.
FIG. 3 is a schematic block diagram of the display unit shown in FIG.
FIG. 4 is a timing chart showing a relationship between a horizontal synchronization signal that is a data discrimination signal and transmitted data.
FIG. 5 is a timing chart showing an operation of transmitting still image data in a period exceeding one horizontal blanking period.
[Explanation of symbols]
1 First bus line
2 Second bus line
10 MPU
20 Display driver IC
22 LCD panel
22A video display area
22B Still image display area
24 Display control unit
26 X driver
28 Y driver
30 Mobile phone
32 Antenna
34 Modulation / demodulation circuit
36 Digital video camera
38 Operation input section
40 CPU
42 Memory for still images
44 DSP (Digital Signal Processor)
46 Video memory
100 MPU interface
102 I / O buffer
110 First internal bus line
112 Bus holder
114 Command decoder
116 Status setting circuit
120 Second internal bus line
122 Bus Holder
130 MPU control circuit
140 Column address control circuit
140A column address counter
150 page address control circuit
150A page address counter
152 Display Address Control Circuit
160 Display data RAM
162 I / O buffer
170 Driver system control circuit
172 X driver control circuit
174 Y driver system control circuit
176 Oscillator circuit
178 Power supply control circuit
180 PWM decoder circuit
Claims (9)
前記静止画データ及び前記動画データの少なくとも一方を含む表示データが記憶される表示用RAMを内蔵したドライバICと、
前記ドライバICにより表示駆動される表示部と、
前記MPUと前記ドライバICとの間に設けられ、前記コマンドデータ、前記静止画データまたは前記動画データを時分割で伝送する第1のバスラインと、
前記MPUと前記ドライバICとの間に設けられ、前記第1のバスラインを伝送されるデータが、前記動画データであるか、前記コマンドデータまたは前記静止画データであるかを判別するデータ判別信号を伝送する第2のバスラインと、
を有し、
前記MPUは、
一水平走査期間中の水平帰線期間の電位を第1の電位とし、それ以外のフィールド期間の電位を第2の電位とする前記データ判別信号を前記第2のバスラインに出力するデータ判別信号出力回路と、
前記コマンドデータを生成するコマンド生成回路と、
前記データ判別信号が前記第1の電位である時に前記コマンドデータまたは前記静止画データを出力し、前記データ判別信号が前記第2の電位である時に前記動画データを出力するデータ出力回路と、
を有し、
前記コマンド生成回路により生成される前記コマンドデータは、前記動画データの送出を停止する動画ストップコマンドを含み、
前記データ判別信号出力回路は、前記動画ストップコマンドに基づいて、前記データ判別信号中の前記フィールド期間の電位を前記第2の電位から前記第1の電位に変更することを特徴とする表示ユニット。An MPU that outputs command data, still image data, and moving image data in a time-sharing manner;
A driver IC including a display RAM in which display data including at least one of the still image data and the moving image data is stored;
A display unit driven by the driver IC;
A first bus line that is provided between the MPU and the driver IC and transmits the command data, the still image data, or the moving image data in a time-sharing manner;
A data discrimination signal that is provided between the MPU and the driver IC and discriminates whether the data transmitted through the first bus line is the moving image data, the command data, or the still image data. A second bus line for transmitting
Have
The MPU
A data determination signal for outputting the data determination signal to the second bus line with the potential in the horizontal blanking period in one horizontal scanning period as the first potential and the potential in the other field periods as the second potential An output circuit;
A command generation circuit for generating the command data;
A data output circuit that outputs the command data or the still image data when the data determination signal is the first potential, and that outputs the moving image data when the data determination signal is the second potential;
I have a,
The command data generated by the command generation circuit includes a video stop command for stopping transmission of the video data,
The display unit, wherein the data determination signal output circuit changes the potential of the field period in the data determination signal from the second potential to the first potential based on the moving image stop command .
前記コマンド生成回路は、前記動画ストップコマンドに続いて、前記静止画データの書き込みを指示する静止画ライトコマンドを前記第1のバスラインに出力し、
前記データ出力回路は、前記静止画ライトコマンドに基づいて、前記データ判別信号の電位が前記第1の電位に変更された前記フィールド期間中に、前記静止画データを前記第1のバスラインに送出することを特徴とする表示ユニット。In claim 1 ,
The command generation circuit outputs a still image write command instructing writing of the still image data to the first bus line following the moving image stop command,
The data output circuit sends the still image data to the first bus line during the field period in which the potential of the data determination signal is changed to the first potential based on the still image write command. A display unit characterized by
前記ドライバICは、前記データ判別信号中の前記フィールド期間の電位が前記第1の電位に変更された後に、前記MPUに対して前記静止画データの受け入れを要求する要求信号を出力し、
前記コマンド生成回路は、前記要求信号の受信後に前記静止画ライトコマンドを送出することを特徴とする表示ユニット。In claim 2 ,
The driver IC outputs a request signal for requesting the MPU to accept the still image data after the potential of the field period in the data determination signal is changed to the first potential.
The display unit, wherein the command generation circuit transmits the still image write command after receiving the request signal.
前記MPUは、前記静止画ライトコマンドの送出後、前記静止画データが出力される前に、送出される前記静止画データの書き込みアドレスを生成して前記ドライバICに送出することを特徴とする表示ユニット。In claim 3 ,
The MPU generates a write address for the still image data to be transmitted and outputs it to the driver IC after the still image write command is transmitted and before the still image data is output. unit.
前記コマンド生成回路は、前記動画データの書き込みを指示する動画ライトコマンドを生成し、
前記データ判別信号出力回路は、前記コマンド生成回路より前記動画ストップコマンドが出力されてから前記動画ライトコマンドが出力されるまでの間は、前記データ判別信号の前記フィールド期間の電位を前記第1の電位に設定することを特徴とする表示ユニット。In any one of Claims 1 thru | or 4 ,
The command generation circuit generates a video write command for instructing writing of the video data,
Said data discrimination signal output circuit, during the time between the output the video stop command from the command generating circuit to said video write command is output, the said field period of the data discrimination signal potential the first A display unit characterized by being set to a potential.
前記ドライバICは、前記コマンドデータ、前記静止画データ及び前記動画データの伝送に共用される共通ポートを有し、前記第1のバスラインが前記共通ポートに接続されていることを特徴とする表示ユニット。In any one of Claims 1 thru | or 5 ,
The driver IC has a common port shared for transmission of the command data, the still image data, and the moving image data, and the first bus line is connected to the common port. unit.
前記ドライバICは、前記動画データの伝送に専用される第1ポートと、前記コマンドデータ及び前記静止画データの伝送に共用される第2ポートとを有し、
前記第1のバスラインは、前記第1のポートに接続される動画用バスラインと、前記第2のポートに接続されるコマンド/静止画用バスラインとに分離されていることを特徴とする表示ユニット。In any of claims 1 to 5 ,
The driver IC has a first port dedicated to transmission of the moving image data, and a second port shared for transmission of the command data and the still image data,
The first bus line is separated into a moving image bus line connected to the first port and a command / still image bus line connected to the second port. Display unit.
前記ドライバICは、
前記表示用RAMのカラムアドレスを指定するカラムアドレス制御回路と、
前記表示用RAMのページアドレスを指定するページアドレス制御回路と、
前記MPUからの前記コマンドデータに基づいて、前記カラムアドレス制御回路および前記ページアドレス制御回路を制御するMPU系制御回路と、
前記表示用RAMに記憶された前記静止画データまたは前記動画データを、前記表示データとして読み出し制御する表示アドレス制御回路と、
前記MPU系制御回路とは独立して、前記表示アドレス制御回路を制御して、前記表示部へ前記表示データを出力するドライバ系制御回路と、
を有することを特徴とする表示ユニット。In any one of Claims 1 thru | or 7 ,
The driver IC is
A column address control circuit for designating a column address of the display RAM;
A page address control circuit for designating a page address of the display RAM;
An MPU system control circuit that controls the column address control circuit and the page address control circuit based on the command data from the MPU;
A display address control circuit for reading and controlling the still image data or the moving image data stored in the display RAM as the display data;
A driver system control circuit that controls the display address control circuit independently of the MPU system control circuit and outputs the display data to the display unit;
A display unit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001294064A JP4048749B2 (en) | 2001-09-26 | 2001-09-26 | Display unit having RAM built-in driver IC and electronic device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001294064A JP4048749B2 (en) | 2001-09-26 | 2001-09-26 | Display unit having RAM built-in driver IC and electronic device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003101901A JP2003101901A (en) | 2003-04-04 |
JP4048749B2 true JP4048749B2 (en) | 2008-02-20 |
Family
ID=19115732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001294064A Expired - Fee Related JP4048749B2 (en) | 2001-09-26 | 2001-09-26 | Display unit having RAM built-in driver IC and electronic device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4048749B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4055572B2 (en) * | 2002-12-24 | 2008-03-05 | セイコーエプソン株式会社 | Display system and display controller |
JP4642363B2 (en) * | 2004-03-08 | 2011-03-02 | 株式会社三共 | Gaming system and gaming machine |
JP5157059B2 (en) * | 2005-10-24 | 2013-03-06 | セイコーエプソン株式会社 | Display device and display method |
-
2001
- 2001-09-26 JP JP2001294064A patent/JP4048749B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003101901A (en) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100454993B1 (en) | Driver with built-in RAM, display unit with the driver, and electronic device | |
JP3578141B2 (en) | Display driver, display unit and electronic device | |
US7567092B2 (en) | Liquid crystal display driver including test pattern generating circuit | |
US7061459B2 (en) | Display controller, display unit and electronic apparatus | |
JP3674488B2 (en) | Display control method, display controller, display unit, and electronic device | |
JP2001222249A (en) | Ram incorporated driver, display unit using the driver and electronic equipment | |
JPWO2014050327A1 (en) | Liquid crystal display device and driving method thereof | |
US20150228239A1 (en) | Display device and method of driving the same | |
US6340959B1 (en) | Display control circuit | |
US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
US9542721B2 (en) | Display control device and data processing system | |
US8508542B2 (en) | Systems and methods for operating a display | |
US20090237337A1 (en) | Integrated circuit device, electronic apparatus, and method for setting gray scale characteristic data | |
JP4048749B2 (en) | Display unit having RAM built-in driver IC and electronic device using the same | |
JP2010117506A (en) | Display driver and electrooptical device | |
JP3944748B2 (en) | RAM built-in driver and display unit and electronic device using the same | |
TW201333914A (en) | Method for accessing buffer of display and display device | |
KR20060133329A (en) | Apparatus and method for driving liquid crystal display panel | |
JP2002311922A (en) | Liquid crystal display device, image display application equipment, liquid crystal display method and program | |
JP2006301587A (en) | Electrooptical apparatus, drive control circuit, drive control method, and electronic apparatus | |
JPH11212530A (en) | Display control circuit | |
KR20060112353A (en) | Liquid crystal display and driving method of the same | |
JP2008003135A (en) | Electro-optical device, display data processing circuit, processing method, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |