JP4029572B2 - Packet processing apparatus and packet processing method used therefor - Google Patents

Packet processing apparatus and packet processing method used therefor Download PDF

Info

Publication number
JP4029572B2
JP4029572B2 JP2001008409A JP2001008409A JP4029572B2 JP 4029572 B2 JP4029572 B2 JP 4029572B2 JP 2001008409 A JP2001008409 A JP 2001008409A JP 2001008409 A JP2001008409 A JP 2001008409A JP 4029572 B2 JP4029572 B2 JP 4029572B2
Authority
JP
Japan
Prior art keywords
packet
processing unit
packet processing
program
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001008409A
Other languages
Japanese (ja)
Other versions
JP2002217947A (en
Inventor
浩志 日野
洋平 長谷川
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2001008409A priority Critical patent/JP4029572B2/en
Publication of JP2002217947A publication Critical patent/JP2002217947A/en
Application granted granted Critical
Publication of JP4029572B2 publication Critical patent/JP4029572B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明はパケット処理装置及びそれに用いるパケット処理方法に関し、特にパケット通信網においてパケット内に当該パケットの処理方法が規定されたパケットの処理を行うパケット処理装置の構成方法に関する。 The present invention relates to a packet processing method for use in a packet processing apparatus and it relates to a configuration method of a packet processing device for processing packets processing method of the packet is defined in the packet, particularly in a packet communication network.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
従来のパケット通信方式の代表例であるIP(Internet Protocol)プロトコルではパケット処理装置はパケット処理に関して各パケットが属する上位アプリケーション毎の状態を保持する必要がないため、パケット間の情報共有を実現する必要がない。 Since the packet processing device is a typical example in which IP (Internet Protocol) protocol of a conventional packet communication system does not need to maintain state for each higher-level application which each packet belongs regard packet processing, required for implementing information sharing between packets there is no.
【0003】 [0003]
D. D. Scott Alexander,William A. Scott Alexander, William A. Arbaugh,Michael W. Arbaugh, Michael W. Hicks,Pankaj Kakkar,Angelos D. Hicks, Pankaj Kakkar, Angelos D. Keromytis,Jonathan T. Keromytis, Jonathan T. Moore,CarlA. Moore, CarlA. Gunter,Scott M. Gunter, Scott M. Nettles,and Jonathan M. Nettles, and Jonathan M. Smith,“The SwitchWare Active Network Architecture”(IEEE Network Special Issue on Active and Controllable Networks,vol.12 no.3,pp.29−36)に記載の技術ではプログラム内蔵方式パケット処理装置内に1つのパケット処理部を持ち、全ての入力ラインからのパケットを1つのパケット処理部にて処理している。 Smith, "The SwitchWare Active Network Architecture" (IEEE Network Special Issue on Active and Controllable Networks, vol.12 no.3, pp.29-36) 1 one packet processing stored-program computer packet processing device in the technique described in It has a part, which processes the packets from all input lines at a single packet processing unit.
【0004】 [0004]
パケット処理を高速化するためにはパケット処理装置に複数のパケット処理部を搭載し、処理を分散する必要がある。 Packet processing with multiple packet processing unit in the packet processing device in order to speed, there is a need to distribute the processing. 複数のパケット処理部を持つプログラム内蔵方式パケット処理装置において、パケット処理部は入力ラインまたは出力ライン毎に分散配置される。 In stored-program computer packet processing device having a plurality of packet processing unit, the packet processing unit is distributed to each input line or output line.
【0005】 [0005]
パケットスイッチ後段にパケット処理部を持つパケット処理装置では、スイッチ前段にてパケットが属する上位アプリケーションが識別され、いずれのパケット処理部で処理されるかが決定される。 In the packet processing apparatus having a packet processing unit to the packet switch subsequent stage, the upper application packets at switch front belongs is identified, either processed by any of the packet processing unit is determined. 同一の上位アプリケーションに属するパケットが同一のパケット処理部で処理されることによって、パケット間で情報が共有される。 By packets belonging to the same upper application is processed in the same packet processing section, information between packet is shared.
【0006】 [0006]
多賀戸裕樹、長谷川洋平、日野浩志、“アクティブネットワーク向けストリームコードエンジンのFPGAを用いた実装”(信学総合大会,2000)に記載の技術では、入力ライン毎にパケット処理部を設けることによって、同じ入力ラインから入力されたパケット間の情報共有を可能としている。 Taga ToYuki, Yohei Hasegawa, Hiroshi Hino, "Active Network StreamCode engine implementation using the FPGA for" (IEICE General Conference, 2000) technique described, by providing the packet processing unit for each input line, thereby making it possible to share information among the inputted packet from the same input line. このパケット処理装置の構成を図4に示す。 It shows the configuration of the packet processing apparatus in FIG.
【0007】 [0007]
図4において、パケット処理装置3は入力ライン301,302と、パケット処理部31,32と、パケットスイッチ33と、パケット出力処理部34,35と、出力ライン307,308と、内部接続線303〜306とから構成されている。 4, the packet processing apparatus 3 and the input lines 301 and 302, a packet processing unit 31, a packet switch 33, a packet output processing unit 34, an output line 307 and 308, the internal connection line 303 to and a 306..
【0008】 [0008]
パケット処理部31,32各々の入力は入力ライン301,302に接続され、パケット処理部31,32各々の出力は内部接続線303,304を介してパケットスイッチ33の入力へと接続される。 Packet processing unit 31 each input is connected to the input line 301, the packet processing section 31 and 32 each output is connected to the input of the packet switch 33 through the internal connection line 303, 304.
【0009】 [0009]
パケットスイッチ33の入力はパケット処理部31,32と内部接続線303,304を介して接続され、パケットスイッチ33の出力はパケット出力処理部34,35の入力にそれぞれ内部接続線305,306を介して接続される。 Input of the packet switch 33 is connected through the packet processing section 31 and the internal connection line 303 and 304, the output of the packet switch 33 through the respective internal connection lines 305 and 306 to the input of the packet output processing section 34 and 35 It is connected to Te.
【0010】 [0010]
パケット出力処理部34,35各々の入力はパケットスイッチ33の出力からそれぞれ内部接続線305,306を介して接続され、パケット出力処理部34,35各々の出力は出力ライン307,308へと接続される。 Packet output processing unit 34, 35 each of the inputs are connected via an internal connection line 305 and 306 from the output of the packet switch 33, the packet output processing section 34 and 35 each output is connected to an output line 307 and 308 that.
【0011】 [0011]
パケット処理部31,32ではそれぞれ入力ライン301,302から入力されたパケットに格納されたパケット内プログラムが実行される。 Packet processing units 31 and 32 packets in a program stored in the input from the input lines 301, 302 respectively packets in is performed. パケット処理部31,32内にメモリ(図示せず)を搭載することによって、同一のパケット処理部を通過するパケット間の情報共有を実現している。 By mounting the memory (not shown) to the packet processing unit 31 realizes the information sharing between packets passing through the same packet processing unit. パケット内プログラムの処理結果にしたがって出力されるパケットは内部接続線303,304を介してパケットスイッチ33へと出力される。 Packet output in accordance with the processing result of the packet in the program is output to the packet switch 33 through the internal connection line 303, 304.
【0012】 [0012]
パケットスイッチ33にはパケットスイッチ素子(図示せず)が用意され、パケット処理部31,32からそれぞれ内部接続線303,304を介して入力されたパケットを当該パケット内プログラムのパケット処理部31もしくはパケット処理部32での処理結果にしたがって宛先向けの出力ライン307,308のいずれかへパケット交換処理を行い、内部接続線305,306を介してパケット出力処理部34,35へと送出する。 The packet switch 33 (not shown) the packet switch elements are provided, the packet processing unit 31 or the packet of the packet in the program the input packet via internal connection lines 303 and 304 respectively from the packet processing unit 31 according to the processing result in the processing unit 32 performs packet switching processing to one of the output lines 307 and 308 of the destination for, and sends to the packet output processing unit 34 via the internal connection line 305 and 306.
【0013】 [0013]
パケット出力処理部34,35はそれぞれパケットスイッチ33から内部接続線305,306を介して入力されたパケットを出力ライン307,308へ送出する。 Packet output processing unit 34, 35 transmits the packet input through the internal connection lines 305 and 306 from each packet switch 33 to the output line 307 and 308. 以上の構成によって、パケット処理装置3では同一の入力ライン301,302から入力されたパケット間の情報共有を実現している。 With the above configuration realizes information sharing among the inputted packet from the packet processing unit 3, the same input line 301, 302.
【0014】 [0014]
Decasper,D. Decasper, D. ,Parulkar,G. , Parulkar, G. ,Choi,S. , Choi, S. ,DeHart,J. , DeHart, J. ,Wolf,T. , Wolf, T. ,Plattner,B. , Plattner, B. ,“A Scalable, High Performance Active Network Node”(IEEE Network,January/February 1999)に記載された技術では入力ライン後段と出力ライン前段とにパケット処理部を設けることによって、同じ入力ラインから入力されたパケット、同じ出力ラインから出力されるパケット間で情報を共有している。 , "A Scalable, High Performance Active Network Node" (IEEE Network, January / February 1999) by providing the packet processing unit and an input line succeeding stage and the output line preceding stage in the technique described in, inputted from the same input line packet, and share information between packets output from the same output line.
【0015】 [0015]
多賀戸裕樹、長谷川洋平、江川尚志、日野浩志、“オープン網制御のためのアクティブネットワークハードウェアの試作”(信学技報,SSSE99−91,TM99−34,1999)に記載された技術では入力ライン毎にパケット処理部と、全てのパケット処理部から共有されるメモリとを設けることによって、異なる入力ラインから入力されたパケット間の情報共有を可能としている。 Taga ToYuki, Yohei Hasegawa, Takashi Egawa, Hiroshi Hino, "active network hardware prototype for open network control" (IEICE, SSSE99-91, TM99-34,1999) input is the technique described in a packet processing unit for each line, by providing a memory shared by all of the packet processing unit, thereby enabling information sharing between input from different input lines packet.
【0016】 [0016]
このように、パケットスイッチ前段にパケット処理部を持つパケット処理装置では、全てのパケット処理部から共有されるメモリを用いることによって、各パケット処理部で情報を共有している。 Thus, in the packet processing apparatus having a packet processing unit to the packet switch preceding stage, by using a memory shared by all of the packet processing unit share the information in each packet processing section.
【0017】 [0017]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
上述した従来のパケット通信方式では、多くの入力ラインを持つパケット処理装置において、高速なパケット処理を実現しつつ、パケット間の情報共有、特に異なる入力ラインから入力されたパケット間の情報共有を実現する場合、様々な問題が生じる。 In the conventional packet communications system described above, achieved in the packet processing device with many input lines, while realizing high-speed packet processing, information sharing between packets, the information sharing between inputted packets from particular different input lines If you want to, various problems arise.
【0018】 [0018]
まず、一つのみのパケット処理部をもつパケット処理装置では、パケット処理の高速化が難しいことである。 First, the packet processing apparatus having a packet processing unit only one, is the difficulty faster packet processing. 全ての入力ラインから入力されたパケットが一つのパケット処理部にて処理されることによって、全ての入力ラインから入力されたパケット間の情報共有が実現されるが、パケット処理部の処理能力の向上が難しい。 By packet input from all the input lines are processed in a single packet processing unit, but sharing information among the inputted packet from all input lines is achieved, improving the processing capacity of the packet processing unit It is difficult. また、複数のパケット処理部を持つパケット処理装置では、異なるパケット処理部で処理されるパケット間の情報共有が難しいことである。 Further, in the packet processing apparatus having a plurality of packet processing units is that information sharing between packets to be processed by different packet processing unit is difficult.
【0019】 [0019]
入力ライン毎のみにパケット処理部を配置したパケット処理装置において、それぞれのパケット処理部間で情報交換が不可能な場合には、異なる入力ラインから入力されたパケット間の情報共有が不可能である。 In the packet processing device arranged packet processing unit only for each input line, when the information exchange is not possible between the respective packet processing units, it is impossible to share information among input from different input lines packets . 例えば、サーバ・クライアント型の上位アプリケーションにて使用されるパケット間の情報共有を考えた場合、各経路が適切に設定されている限り、サーバからクライアントに向かうパケットとクライアントからサーバに向かうパケットとが一つのパケット処理装置の同じ入力ラインを通過することはない。 For example, when considering the information sharing between packets used by the server-client upper application, as long as each path is properly set, and the packets destined for the server from the packet and a client from servers to clients It does not pass through the same input line of one of the packet processing device.
【0020】 [0020]
パケットスイッチ後段にパケット処理部を持つパケット処理装置では、パケットスイッチ前段でいずれのパケット処理部に入力されるかが決定されるが、マルチキャストアプリケーション等で複数のパケット処理部を利用する場合にはパケット間の情報を共有することができない。 In the packet processing apparatus having a packet processing unit to the packet switch subsequent stage, but either is input to any of the packet processing unit in the packet switch front is determined, when using a plurality of packet processing units in a multicast application, such as a packet not be able to share information between.
【0021】 [0021]
パケット内に格納されるプログラムは各パケット毎に独立な処理であり、前後パケット間での処理の類似性がないため、メモリのキャッシュ構成等による高速化効果が期待できない。 Program stored in the packet is an independent process for each packet, since there is no similarity process between before and after the packets, fast effect by the cache configuration and the like of the memory can not be expected. このため、各パケット処理部に専用の高速メモリを実装した場合でもメモリアクセスがプログラム内蔵パケット処理のボトルネックとなる可能性が高い。 Therefore, memory access even in the case of mounting a dedicated high-speed memory to the packet processing unit is likely to become a bottleneck in a stored-program packet processing.
【0022】 [0022]
複数のパケット処理部から共有されるメモリを用意する方法では共有メモリに複数のパケット処理部からのアクセスが集中するため、共有メモリへのアクセス速度が低下し、パケット処理のボトルネックとなる。 Since the method of preparing a memory shared by a plurality of packet processing unit to concentrate access from a plurality of packet processing unit to the shared memory, reduces the speed of access to the shared memory, a bottleneck of packet processing. 特に、数十から数百といった多数のパケット処理部からメモリが共有される場合においては、重大な性能の低下を招く原因となり得る。 In particular, when the memory from the number of the packet processing unit of several hundreds to several tens is shared it may cause deteriorating the critical performance.
【0023】 [0023]
そこで、本発明の目的は上記の問題点を解消し、高速なパケット交換処理を行うことができ、異なる入力ラインから入力されたパケット間の情報共有を共有メモリを用いずに実現することができるパケット処理装置及びそれに用いるパケット処理方法を提供することにある。 Therefore, it is possible object of the present invention is to solve the above, high-speed packet switching processing can be performed, realizing information sharing among inputted from different input lines packets without using a shared memory It is to provide a packet processing apparatus and packet processing method for use therewith.
【0024】 [0024]
【課題を解決するための手段】 In order to solve the problems]
本発明によるパケット処理装置は、複数の入力ライン及び出力ラインと、前記入力ライン毎に配置されたパケット処理部と、前記パケット処理部の出力の前記複数の出力ラインへの交換処理を行うパケットスイッチと、前記パケットスイッチの出力を前記複数の出力ラインへ出力するパケット出力処理部とを含み、パケット内に当該パケットの処理方法が記述されたプログラム内蔵パケットを当該記述に基づいて処理するプログラム内蔵方式のパケット処理装置であって、 The packet processing device according to the invention, a packet switch for a plurality of input lines and output lines, and a packet processing unit that is arranged for each of the input line, the replacement process to the plurality of output lines of the output of the packet processing unit When the output of the packet switch and a packet output processing unit which outputs to said plurality of output lines, stored-program computer for processing on the basis of a stored-program packet processing method of the packet is described in the packet to the description a packet processing device,
前記パケットスイッチと接続される仮想パケット処理部を備え、 Includes a virtual packet processing unit connected to said packet switch,
前記パケット処理部及び前記仮想パケット処理部は、前記プログラム内蔵パケット内のプログラムが実行可能であり、 The packet processing unit and the virtual packet processing unit is a program of the program in the internal packet is executable,
前記パケット処理部にルーティングテーブルを設け、 A routing table provided in the packet processing unit,
前記パケット処理部は、前記プログラム内蔵パケット内のプログラムを実行した際に、前記プログラムが前記ルーティングテーブルを参照することによって、前記プログラム内蔵パケットを、前記仮想パケット処理部を経由させるか否かの決定を行い、 前記パケット処理部間で情報共有を必要とするパケットを、前記仮想パケット処理部を経由させると決定し、前記プログラム内蔵パケットを前記仮想パケット処理部に送出して異なる入力ラインから入力されたパケット間の情報共有を行い The packet processing unit when executing the program of the program in the internal packet by the program refers to the routing table, the stored-program packet, the determination of whether to via the virtual packet processing unit was carried out, a packet that requires information shared between the packet processing unit, the virtual packet processing unit determines that is through being input the stored-program packet from sending to different input lines to the virtual packet processing unit make information sharing between packets,
前記仮想パケット処理部は、前記プログラム内蔵パケット内のプログラムを実行し、前記仮想パケット処理部に搭載するメモリへのアクセス命令が実行されると、前記メモリからの読み込みまたは前記メモリへの書き込みを実行している。 Said virtual packet processing unit executes a program of the program in the internal packet, the access command to the memory to be mounted on the virtual packet processing unit is executed, write to read or the memory from the memory doing.
【0025】 [0025]
本発明によるパケット処理方法は、複数の入力ライン及び出力ラインと、前記入力ライン毎に配置されたパケット処理部と、前記パケット処理部の出力の前記複数の出力ラインへの交換処理を行うパケットスイッチと、前記パケットスイッチの出力を前記複数の出力ラインへ出力するパケット出力処理部とを含み、パケット内に当該パケットの処理方法が記述されたプログラム内蔵パケットを当該記述に基づいて処理するプログラム内蔵方式のパケット処理装置に用いるパケット処理方法であって、 Packet processing method according to the invention, a packet switch for a plurality of input lines and output lines, and a packet processing unit that is arranged for each of the input line, the replacement process to the plurality of output lines of the output of the packet processing unit When the output of the packet switch and a packet output processing unit which outputs to said plurality of output lines, stored-program computer for processing on the basis of a stored-program packet processing method of the packet is described in the packet to the description a packet processing method for use in the packet processing device,
前記パケット処理装置内に、前記パケットスイッチと接続される仮想パケット処理部を設け、 In the packet processing device, a virtual packet processing unit provided to be connected to the packet switch,
前記パケット処理部及び前記仮想パケット処理部において、前記プログラム内蔵パケット内のプログラムを実行可能とするとともに、 In the packet processing unit and the virtual packet processing unit, thereby enabling executing the program of the program in the built-packet,
前記パケット処理部にルーティングテーブルを設け、 A routing table provided in the packet processing unit,
前記パケット処理部が、前記プログラム内蔵パケット内のプログラムを実行した際に、前記プログラムが前記ルーティングテーブルを参照することによって、前記プログラム内蔵パケットを、前記仮想パケット処理部を経由させるか否かの決定を行い、 前記パケット処理部間で情報共有を必要とするパケットを、前記仮想パケット処理部を経由させると決定し、前記プログラム内蔵パケットを前記仮想パケット処理部に送出して異なる入力ラインから入力されたパケット間の情報共有を行い Determining the packet processing unit, when executing the program of the program in the internal packet by the program refers to the routing table, of the stored-program packet, whether to via the virtual packet processing unit was carried out, a packet that requires information shared between the packet processing unit, the virtual packet processing unit determines that is through being input the stored-program packet from sending to different input lines to the virtual packet processing unit make information sharing between packets,
前記仮想パケット処理部が、前記プログラム内蔵パケット内のプログラムを実行し、前記仮想パケット処理部に搭載するメモリへのアクセス命令が実行されると、前記メモリからの読み込みまたは前記メモリへの書き込みを実行している。 Said virtual packet processing unit executes the program of the program in the internal packet, the access command to the memory to be mounted on the virtual packet processing unit is executed, write to read or the memory from the memory doing.
【0026】 [0026]
すなわち、本発明の第1のパケット処理装置は、各外部入力ライン毎に分散配置されたパケット処理部を持つパケット処理装置において、パケット処理装置内に仮想パケット処理部を持ち、外部から入力されたプログラム内蔵パケットがパケット処理装置のパケットスイッチに到達するのと同様に仮想パケット処理部へと到達可能とすることを特徴としている。 That is, the first packet processing device of the present invention is a packet processing device having a packet processing unit that is distributed for each external input line has a virtual packet processing unit in the packet processing apparatus, is input from the outside stored-program packet is characterized by a reachable to the virtual packet processing unit as well as to reach the packet switch of a packet processing device.
【0027】 [0027]
本発明の第2のパケット処理装置は、各外部入力ライン毎に分散配置されたパケット処理部を持つパケット処理装置において、各パケット処理部に複数のルーティングテーブルを用意し、パケット内プログラムがルーティングテーブルを選択して経路を決定することを可能とすることを特徴としている。 The second packet processing device of the present invention, each of the external input line packet processing device having a distributed packet processing unit for each, by preparing a plurality of routing tables in each packet processing unit, the packet in the program the routing table It is characterized by making it possible to determine the path select.
【0028】 [0028]
本発明の第3のパケット処理装置は、各外部入力ライン毎に分散配置されたパケット処理部を持つパケット処理装置において、各パケット処理部に複数のルーティングテーブルを用意し、パケット内プログラムがルーティングテーブルを選択して経路を決定することによって、仮想パケット処理部を通過するか否かを選択可能とすることを特徴としている。 The third packet processing unit, the packet processing device having a packet processing unit that is distributed for each external input line, providing a plurality of routing tables in each packet processing unit, the packet in the program the routing table of the present invention by determining a route by selecting, it is characterized in that a selectable whether through a virtual packet processing unit.
【0029】 [0029]
本発明の第4のパケット処理装置は、上記のパケット処理装置において、各パケット処理部内のプロセッサが共有メモリアクセス管理装置を持ち、共有メモリ領域へのアクセスが発生した場合にパケットを仮想パケット処理部へと送出することを特徴としている。 Fourth packet processing apparatus according to the present invention is the packet processing device has a processor in the packet processing unit shared memory access control device, the virtual packet processing unit packets if the access to the shared memory region has occurred It is characterized by delivering to.
【0030】 [0030]
本発明では入力ライン毎に分散配置されたパケット処理部によって高速なパケット処理を実現しつつ、仮想パケット処理部にて異なる入力ラインからパケット処理装置に入力されたパケット間の情報共有を可能としている。 While the present invention provides fast packet processing by packet processor, which is distributed to each input line, thereby enabling information sharing between input from the input lines different in the virtual packet processor to the packet processor packet .
【0031】 [0031]
情報共有を必要とするパケットのみが仮想パケット処理部を経由することによって、仮想パケット処理部で必要とされる処理能力を低く抑えることが可能となる。 By only packets that require information sharing through a virtual packet processing unit, it is possible to reduce the processing power required by the virtual packet processing unit. また、共有メモリを用いないことによって、パケット処理部の速度低下もない。 Also, by not using the shared memory, there is no decrease rate of the packet processing unit.
【0032】 [0032]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
次に、本発明の一実施例について図面を参照して説明する。 It will now be described with reference to the accompanying drawings, an embodiment of the present invention. 図1は本発明の一実施例によるパケット処理装置の構成を示すブロック図である。 Figure 1 is a block diagram showing the configuration of a packet processing apparatus according to one embodiment of the present invention. 図1において、パケット処理装置1は入力ライン101,102と、パケット処理部11,12と、パケットスイッチ13と、仮想パケット処理部14と、パケット出力処理部15,16と、出力ライン109,110と、内部接続線103〜108とから構成されている。 In Figure 1, the packet processing device 1 includes an input line 101, a packet processing unit 11, a packet switch 13, a virtual packet processing unit 14, a packet output processing section 15 and 16, the output line 109 and 110 If, and an internal connection line 103-108 Prefecture.
【0033】 [0033]
パケット処理部11,12各々の入力は入力ライン101,102に接続され、パケット処理部11,12各々の出力は内部接続線103,104を介してパケットスイッチ13の入力へと接続される。 Packet processing unit 11 each input is connected to the input line 101 and 102, the packet processing section 11 and 12 each output is connected to the input of the packet switch 13 through the internal connection line 103, 104. パケットスイッチ13の入力は内部接続線103,104,106を介してパケット処理部11,12及び仮想パケット処理部14各々の出力に接続され、パケットスイッチ13の出力は仮想パケット処理部14及びパケット出力処理部15,16各々の入力にそれぞれ内部接続線105,107,108を介して接続される。 Input of the packet switch 13 is connected to the output of the packet processing unit 11 and virtual packet processing section 14 through the respective internal connection line 103, 104 and 106, the output of the packet switch 13 virtual packet processing section 14 and the packet output each input processing unit 15, 16 respectively are connected via an internal connection line 105, 107 and 108.
【0034】 [0034]
仮想パケット処理部14の入力はパケットスイッチ13の出力に内部接続線105を介して接続され、仮想パケット処理部14の出力はパケットスイッチ13の入力に内部接続線106を介して接続される。 Input virtual packet processing unit 14 is connected via an internal connection line 105 to the output of the packet switch 13, the output of the virtual packet processing unit 14 is connected via an internal connection line 106 to an input of the packet switch 13. パケット出力処理部15,16各々の入力はパケットスイッチ13の出力にそれぞれ内部接続線107,108を介して接続され、パケット出力処理部15,16各々の出力はそれぞれ出力ライン109,110へと接続される。 Packet output processing unit 15, 16 each of the inputs are connected via an internal connection line 107, 108 to the output of the packet switch 13, connected to respective outputs of the packet output processing section 15 and 16 each output line 109 and 110 It is.
【0035】 [0035]
パケット処理部11,12ではそれぞれ入力ライン101,102から入力されたパケットに格納されたパケット内プログラムが実行される。 Packet processing unit 11, 12 packets in a program stored in the input from the input lines 101 and 102 respectively packets in is performed. パケット処理部11,12内にメモリ(図示せず)を搭載することによって、同一のパケット処理部を通過するパケット間の情報共有を実現している。 By mounting the memory (not shown) to the packet processing unit 11 realizes the information sharing between packets passing through the same packet processing unit. パケット内プログラムの処理結果にしたがって出力されるパケットは内部接続線103,104を介してパケットスイッチ13へと出力される。 Packet output in accordance with the processing result of the packet in the program is output to the packet switch 13 through the internal connection line 103, 104.
【0036】 [0036]
パケット処理部11,12には一つのルーティングテーブル(図示せず)が用意されており、パケット内プログラムはそのルーティングテーブルを参照することによって、パケットが出力される出力ラインを決定する。 The packet processing unit 11 (not shown) one of the routing tables are prepared, packets in a program by referring to the routing table to determine an output line packet is output.
【0037】 [0037]
また、パケット処理部11,12には複数のルーティングテーブル(図示せず)を用意することも可能である。 It is also possible to prepare a plurality of routing tables (not shown) in the packet processing unit 11, 12. この場合、パケット内プログラムは複数のルーティングテーブルの中から一つを選択して参照することが可能であり、パケット内プログラムから参照されるルーティングテーブルの種類によって仮想パケット処理部14を経由するか否かが決定される。 Whether this case, packets in a program it is possible to see by selecting one of the plurality of routing tables, via a virtual packet processing unit 14 according to the type of the routing tables referenced by the packet in the program or it is determined.
【0038】 [0038]
パケットスイッチ13にはパケットスイッチ素子(図示せず)が用意されており、パケット処理部11,12からそれぞれ内部接続線103,104を介して入力されたパケットを当該パケット内プログラムのパケット処理部11もしくはパケット処理部12での処理結果にしたがって宛先向けの出力ライン109,110のいずれか、もしくは仮想パケット処理部14へパケット交換処理を行って内部接続線105,107,108を介して送出する。 The packet switch 13 (not shown) the packet switch element are prepared, the packet processing unit 11 of the packet input through the internal connection lines 103 and 104 from the packet processing unit 11, 12 program in the packet or any of the output lines 109 and 110 of the destination for in accordance with the processing result of the packet processing unit 12, or the packet switching process performed to the virtual packet processing section 14 sends via the internal connection line 105, 107 and 108.
【0039】 [0039]
仮想パケット処理部14ではパケットスイッチ13から内部接続線105を介して入力されたパケットに格納されたパケット内プログラムが実行され、パケットパケット処理部11,12と同等の機能を実現する。 Packets in a program stored in the inputted packet via the internal connection line 105 from the virtual packet processing unit 14 in the packet switch 13 is performed to realize the same function as the packet packet processor 11, 12. 異なる入力ラインからパケット処理装置1に入力されたパケットが仮想パケット処理部14を通過することによってパケット間の情報共有が可能となる。 Packet input from different input lines to the packet processing device 1 can be information sharing between packets by passing through a virtual packet processing unit 14.
【0040】 [0040]
パケット出力処理部15,16はそれぞれパケットスイッチ13から内部接続線107,108を介して入力されたパケットを出力ライン109,110へ送出する。 Packet output processing unit 15, 16 sends a packet input through the internal connection lines 107, 108 from each packet switch 13 to the output line 109.
【0041】 [0041]
図2は図1のパケット処理部11,12及び仮想パケット処理部14の構成例を示すブロック図である。 Figure 2 is a block diagram showing a configuration example of the packet processing unit 11 and virtual packet processing unit 14 of FIG. 1. 図2において、パケット処理部2はパケット処理部11,12及び仮想パケット処理部14の構成例を示している。 2, the packet processor 2 shows a configuration example of the packet processing unit 11 and virtual packet processing unit 14. パケット処理部2はパケット処理部入力ライン201と、パケット入力処理部21と、プロセッサ22と、メモリ23と、パケット処理部出力ライン204と、内部接続線202,203とから構成されている。 Packet processor 2 and the packet processing unit input line 201, a packet input unit 21, a processor 22, a memory 23, a packet processing unit output line 204, and an internal connection line 202, 203 Prefecture.
【0042】 [0042]
パケット処理部入力ライン201はパケット処理部11,12及び仮想パケット処理部14それぞれにおける入力ライン101,102及び内部接続線105に相当し、パケット入力処理部21の入力に接続される。 Packet processing unit input line 201 corresponds to the packet processing unit 11 and virtual packet processing unit 14 input in each line 101, 102 and the internal connection line 105 is connected to an input of the packet input processing unit 21. パケット入力処理部21の入力はパケット処理部入力ライン201に接続され、パケット入力処理部21の出力は内部接続線202を介してプロセッサ22の入力へと接続される。 Input packet input processing unit 21 is connected to the packet processing unit input line 201, the output of the packet input processing unit 21 is connected to the input of the processor 22 via the internal connection line 202.
【0043】 [0043]
プロセッサ22の入力はパケット入力処理部21の出力から内部接続線202を介して接続され、プロセッサ22の出力はパケット処理部出力ライン204へと接続され、プロセッサ22はメモリアクセス入出力線である内部接続線203を介してメモリ23に接続される。 Internal input of the processor 22 is connected via an internal connection line 202 from the output of the packet input processing unit 21, an output of the processor 22 is connected to the packet processing unit output line 204, the processor 22 is a memory access input and output lines It is connected to the memory 23 via the connection line 203. パケット処理部出力ライン204はパケット処理部11,12及び仮想パケット処理部14それぞれにおける内部接続線103,104,106に相当し、プロセッサ22の出力に接続される。 Packet processing part output line 204 corresponds to the internal connection lines 103, 104 and 106 in the respective packet processing units 11 and 12 and the virtual packet processing unit 14 is connected to the output of the processor 22.
【0044】 [0044]
パケット入力処理部21ではパケット処理部入力ライン201から入力されたパケットがプロセッサ22へと出力される。 Packet input from the packet input processing unit 21 in the packet processing unit input line 201 is output to the processor 22. プロセッサ22ではパケット入力処理部21から内部接続線202を介して入力されたパケット内に格納されているプログラムが実行される。 Program stored in the inputted packet via the internal connection line 202 is executed by the processor 22 in the packet input processing unit 21.
【0045】 [0045]
プログラム内でメモリアクセス命令が実行されると、プロセッサ22はメモリ23へアクセスする。 A memory access instruction is executed in a program, the processor 22 accesses the memory 23. プログラム内でパケット出力命令が実行されると、パケットがパケットスイッチ13へと出力される。 When a packet output instruction is executed in a program, the packet is output to the packet switch 13. メモリ23の一部には共有メモリとして設定された領域があり、この空間へプログラムがアクセスした場合には、仮想パケット処理部14を経由するようにパケットをパケット処理部出力ライン204を介してパケットスイッチ13へ出力する。 Some of the memory 23 has a set area as shared memory, if the program to this space is accessed via the packet processing unit output line 204 a packet to go through the virtual packet processor 14 packet and outputs it to the switch 13.
【0046】 [0046]
メモリ23ではパケット内プログラムから参照される各種情報を格納する。 In the memory 23 stores various types of information referred to from the packet in the program. プロセッサ22にてメモリアクセス命令が実行された場合には内部接続線203を介してメモリ23に対する読込み、書込みという形でアクセスされる。 It is accessed in the form read, that write to the memory 23 via the internal connection line 203 when the memory access instruction is executed by the processor 22. メモリ23にはルーティングテーブル、上位アプリケーションに関する情報、パケット処理装置に関する情報、パケット処理部に関する情報等が格納される。 Routing the memory 23 a table, information about the higher-level application, information about the packet processing device, information concerning the packet processing unit is stored.
【0047】 [0047]
また、メモリ23にはパケット内プログラムから書込み可能な領域が用意されている。 Further, the memory 23 writable area from the packets the program is prepared. 尚、メモリ23には複数のルーティングテーブルを格納することも可能であり、その一部には共有メモリとして設定された領域を用意することも可能である。 Note that the memory 23 is also possible to store a plurality of routing tables, its part it is also possible to provide a region set as a shared memory.
【0048】 [0048]
図3は図2のパケット処理部2でのパケット処理例を示すフローチャートである。 Figure 3 is a flowchart showing a packet processing example of the packet processing unit 2 of Fig. これら図2及び図3を参照してパケット処理部2でのパケット処理について説明する。 With reference to these FIGS. 2 and 3 for the packet processing in the packet processing unit 2 will be described.
【0049】 [0049]
パケット処理部2でのパケット処理はパケットが到着することによって開始され、パケット処理部入力ライン201からパケットがパケット入力処理部21へと入力される(図3ステップS1)。 Packet processing in the packet processing unit 2 is started by a packet arrives, the packet from the packet processing unit input line 201 is input to the packet input unit 21 (FIG. 3 step S1). パケット入力処理部21は当該パケットを内部接続線202を介してプロセッサ22へと出力する(図3ステップS2)。 Packet input processing unit 21 outputs the the packet via the internal connection line 202 to the processor 22 (FIG. 3 step S2).
【0050】 [0050]
プロセッサ22は当該パケット内に格納されているプログラムを解釈して実行する(図3ステップS3)。 The processor 22 interprets and executes program stored in the packet (FIG. 3 step S3). プロセッサ22はメモリアクセス命令がプログラム内にあった場合(図3ステップS4)、内部接続線203を介してメモリ23にアクセスする(図3ステップS5)。 Processor 22 when a memory access instruction was in the program (FIG. 3 step S4), and access to the memory 23 via the internal connection line 203 (FIG. 3 step S5).
【0051】 [0051]
また、プロセッサ22はパケット出力命令がプログラム内にあった場合(図3ステップS6)、パケット処理部出力ライン204へとパケットを出力する(図3ステップS7)。 Also, if the processor 22 to the packet output command was in the program (FIG. 3 step S6), and outputs the packet to the packet processing unit output line 204 (FIG. 3 step S7).
【0052】 [0052]
さらに、プロセッサ22はプログラム内にメモリ23の共有メモリ領域へのアクセス命令があった場合(図3ステップS8)、当該パケットが仮想パケット処理部14を経由するように設定し、当該パケットをパケット処理部出力ライン204へと出力する(図3ステップS9)。 Furthermore, the processor 22 if an access instruction to the shared memory area of ​​the memory 23 in the program (FIG. 3 step S8), and the packet is set to go through the virtual packet processing section 14, packet processing the packet and outputs it to the part output line 204 (FIG. 3 step S9). 全てのパケット処理が終了すると、パケット処理部2は処理を終了する。 When all of the packet processing is completed, the packet processing unit 2 ends the process.
【0053】 [0053]
このように、高速なパケット処理を実現しつつ、異なる入力ラインからパケット処理装置1に入力されたパケット間での情報共有を可能とすることができる。 Thus, while realizing high-speed packet processing, it is possible to enable information sharing among input from different input lines to the packet processing device 1 packet. 各パケット処理部11,12がほぼ独立して動作するため、入力ライン数とパケット処理部の数とに依存せずに高速なパケット処理装置が実現可能となる。 Since each packet processing units 11 and 12 operate substantially independently, fast packet processing device can be realized without depending on the number of number of input lines and a packet processing unit.
【0054】 [0054]
また、パケット処理装置1の構成はパケットスイッチ13を介して仮想パケット処理部14が配置され、それぞれのパケット処理部11,12はほぼ独立に動作するため、仮想パケット処理部14を追加することが容易である。 Further, since the configuration of the packet processing device 1 is arranged a virtual packet processing unit 14 via the packet switch 13, each of the packet processing unit 11 which operates substantially independently to add a virtual packet processing unit 14 it is easy. また、それぞれのパケット処理部11,12は全く同様の構成にて実現されるので、安価にパケット処理装置1を実現することができる。 Further, since each of the packet processing unit 11 is realized by exactly the same configuration, it is possible to realize a low cost packet processing device 1.
【0055】 [0055]
【発明の効果】 【Effect of the invention】
以上説明したように本発明によれば、複数の入力ライン及び出力ラインと、入力ライン毎に配置されたパケット処理部と、パケット処理部の出力の複数の出力ラインへの交換処理を行うパケットスイッチと、パケットスイッチの出力を複数の出力ラインへ出力するパケット出力処理部とを含み、パケット内に当該パケットの処理方法が記述されたパケットを当該記述に基づいて処理するプログラム内蔵方式のパケット処理装置において、外部から入力されたプログラム内蔵パケットを外部からの入力ラインの代わりにパケットスイッチの出力を入力とする仮想パケット処理部へ到達可能とすることによって、高速なパケット交換処理を行うことができ、異なる入力ラインから入力されたパケット間の情報共有を共有メモリを用いずに実現する According to the present invention described above, a packet switch for a plurality of input lines and output lines, and a packet processing unit that is arranged for each input line, the replacement processing to a plurality of output lines of the output packet processing unit When, and a packet output processing unit that outputs the output packet switch to a plurality of output lines, the packet processing device stored-program computer for processing on the basis of a packet processing method of the packet is described in the packet to the description in, can be done by the reachable to the virtual packet processing unit which receives the output of the packet switch in place of the input line of the stored-program packet input from the outside from the outside, a high-speed packet switching process, realizing information sharing among inputted from different input lines packets without using a shared memory とができるという効果がある。 There is an effect that theft can be.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の一実施例によるパケット処理装置の構成を示すブロック図である。 Is a block diagram showing the configuration of a packet processing apparatus according to an embodiment of the present invention; FIG.
【図2】図1のパケット処理部及び仮想パケット処理部の構成例を示すブロック図である。 2 is a block diagram showing a configuration example of the packet processing unit of FIG. 1 and the virtual packet processor.
【図3】図2のパケット処理部でのパケット処理例を示すフローチャートである。 3 is a flowchart showing a packet processing example of the packet processing unit of FIG.
【図4】従来例によるパケット処理装置の構成を示すブロック図である。 4 is a block diagram showing a configuration of a conventional packet processing apparatus according to.
【符号の説明】 DESCRIPTION OF SYMBOLS
1 パケット処理装置2,11,12 パケット処理部13 パケットスイッチ14 仮想パケット処理部15,16 パケット出力処理部21 パケット入力処理部22 プロセッサ23 メモリ101,102 入力ライン103〜108, 1 packet processing device 2,11,12 packet processing unit 13 the packet switch 14 virtual packet processing unit 15, 16 the packet output processing unit 21 the packet input processing unit 22 processor 23 memory 101 input lines 103 to 108,
202,203 内部接続線109,110 出力ライン201 パケット処理部入力ライン204 パケット処理部出力ライン 202,203 internal connection lines 109 and 110 output line 201 packet processing unit input line 204 the packet processor output line

Claims (6)

  1. 複数の入力ライン及び出力ラインと、前記入力ライン毎に配置されたパケット処理部と、前記パケット処理部の出力の前記複数の出力ラインへの交換処理を行うパケットスイッチと、前記パケットスイッチの出力を前記複数の出力ラインへ出力するパケット出力処理部とを含み、パケット内に当該パケットの処理方法が記述されたプログラム内蔵パケットを当該記述に基づいて処理するプログラム内蔵方式のパケット処理装置であって、 A plurality of input lines and output lines, and a packet processing unit that is arranged for each of the input lines, and a packet switch for exchange processing to the plurality of output lines of the output of the packet processing unit, the output of the packet switch wherein the plurality of output lines and a packet output processing unit that outputs, a stored-program packet processing method of the packet has been written into the packet the packet processing device of stored-program computer to be processed on the basis of the description,
    前記パケットスイッチと接続される仮想パケット処理部を有し、 Has a virtual packet processing unit connected to said packet switch,
    前記パケット処理部及び前記仮想パケット処理部は、前記プログラム内蔵パケット内のプログラムが実行可能であり、 The packet processing unit and the virtual packet processing unit is a program of the program in the internal packet is executable,
    前記パケット処理部にルーティングテーブルを設け、 A routing table provided in the packet processing unit,
    前記パケット処理部は、前記プログラム内蔵パケット内のプログラムを実行した際に、前記プログラムが前記ルーティングテーブルを参照することによって、前記プログラム内蔵パケットを、前記仮想パケット処理部を経由させるか否かの決定を行い、 前記パケット処理部間で情報共有を必要とするパケットを、前記仮想パケット処理部を経由させると決定し、前記プログラム内蔵パケットを前記仮想パケット処理部に送出して異なる入力ラインから入力されたパケット間の情報共有を行い The packet processing unit when executing the program of the program in the internal packet by the program refers to the routing table, the stored-program packet, the determination of whether to via the virtual packet processing unit was carried out, a packet that requires information shared between the packet processing unit, the virtual packet processing unit determines that is through being input the stored-program packet from sending to different input lines to the virtual packet processing unit make information sharing between packets,
    前記仮想パケット処理部は、前記プログラム内蔵パケット内のプログラムを実行し、前記仮想パケット処理部に搭載するメモリへのアクセス命令が実行されると、前記メモリからの読み込みまたは前記メモリへの書き込みを実行することを特徴とするパケット処理装置。 Said virtual packet processing unit executes a program of the program in the internal packet, the access command to the memory to be mounted on the virtual packet processing unit is executed, write to read or the memory from the memory packet processing device, characterized by.
  2. 複数の入力ライン及び出力ラインと、前記入力ライン毎に配置されたパケット処理部と、前記パケット処理部の出力の前記複数の出力ラインへの交換処理を行うパケットスイッチと、前記パケットスイッチの出力を前記複数の出力ラインへ出力するパケット出力処理部とを含み、パケット内に当該パケットの処理方法が記述されたプログラム内蔵パケットを当該記述に基づいて処理するプログラム内蔵方式のパケット処理装置であって、 A plurality of input lines and output lines, and a packet processing unit that is arranged for each of the input lines, and a packet switch for exchange processing to the plurality of output lines of the output of the packet processing unit, the output of the packet switch wherein the plurality of output lines and a packet output processing unit that outputs, a stored-program packet processing method of the packet has been written into the packet the packet processing device of stored-program computer to be processed on the basis of the description,
    前記パケットスイッチと接続される仮想パケット処理部を有し、 Has a virtual packet processing unit connected to said packet switch,
    前記パケット処理部及び前記仮想パケット処理部は、前記プログラム内蔵パケット内のプログラムが実行可能であり、 The packet processing unit and the virtual packet processing unit is a program of the program in the internal packet is executable,
    前記パケット処理部に複数のルーティングテーブルを設け、 A plurality of routing tables to the packet processing unit,
    前記パケット処理部は、前記プログラム内蔵パケット内のプログラムを実行した際に、前記プログラムが参照するルーティングテーブルの種類に基づいて、前記プログラム内蔵パケットを、前記仮想パケット処理部を経由させるか否かを決定し、 The packet processing unit when executing the program of the program in the internal packet, based on the type of the routing table which the program references, the stored-program packet, whether to via the virtual packet processing unit determined,
    前記パケット処理部間で情報共有を必要とするパケットを、前記仮想パケット処理部を経由させると決定し、前記プログラム内蔵パケットを前記仮想パケット処理部に送出して異なる入力ラインから入力されたパケット間の情報共有を行い Between packets that need to share information between the packet processing unit, the virtual packet processing unit determines that is through, entered the stored-program packet from sending to different input lines to the virtual packet processing unit packets carried out of the information sharing,
    前記仮想パケット処理部は、前記プログラム内蔵パケット内のプログラムを実行し、前記仮想パケット処理部に搭載するメモリへのアクセス命令が実行されると、前記メモリからの読み込みまたは前記メモリへの書き込みを実行することを特徴とするパケット処理装置。 Said virtual packet processing unit executes a program of the program in the internal packet, the access command to the memory to be mounted on the virtual packet processing unit is executed, write to read or the memory from the memory packet processing device, characterized by.
  3. 複数の入力ライン及び出力ラインと、前記入力ライン毎に配置されたパケット処理部と、前記パケット処理部の出力の前記複数の出力ラインへの交換処理を行うパケットスイッチと、前記パケットスイッチの出力を前記複数の出力ラインへ出力するパケット出力処理部とを含み、パケット内に当該パケットの処理方法が記述されたプログラム内蔵パケットを当該記述に基づいて処理するプログラム内蔵方式のパケット処理装置であって、 A plurality of input lines and output lines, and a packet processing unit that is arranged for each of the input lines, and a packet switch for exchange processing to the plurality of output lines of the output of the packet processing unit, the output of the packet switch wherein the plurality of output lines and a packet output processing unit that outputs, a stored-program packet processing method of the packet has been written into the packet the packet processing device of stored-program computer to be processed on the basis of the description,
    前記パケットスイッチと接続される仮想パケット処理部を有し、 Has a virtual packet processing unit connected to said packet switch,
    前記パケット処理部及び前記仮想パケット処理部は、前記プログラム内蔵パケット内のプログラムが実行可能であり、 The packet processing unit and the virtual packet processing unit is a program of the program in the internal packet is executable,
    前記パケット処理部に共有メモリ領域と非共有メモリ領域とを設け、 It provided a shared memory area and a non-shared memory area in the packet processing unit,
    前記パケット処理部は、前記プログラム内蔵パケット内のプログラムを実行した際に、当該プログラム内に共有メモリ領域へのアクセス命令があった場合、前記プログラム内蔵パケットを前記仮想パケット処理部に送出して異なる入力ラインから入力されたパケット間の情報共有を行い The packet processing unit when executing the program of the program in the internal packet, when an access instruction to the shared memory area in the program, different and sending the stored-program packet in the virtual packet processing unit shares information among input from the input line packet,
    前記仮想パケット処理部は、前記プログラム内蔵パケット内のプログラムを実行し、前記仮想パケット処理部に搭載するメモリへのアクセス命令が実行されると、前記メモリからの読み込みまたは前記メモリへの書き込みを実行することを特徴とするパケット処理装置。 Said virtual packet processing unit executes a program of the program in the internal packet, the access command to the memory to be mounted on the virtual packet processing unit is executed, write to read or the memory from the memory packet processing device, characterized by.
  4. 複数の入力ライン及び出力ラインと、前記入力ライン毎に配置されたパケット処理部と、前記パケット処理部の出力の前記複数の出力ラインへの交換処理を行うパケットスイッチと、前記パケットスイッチの出力を前記複数の出力ラインへ出力するパケット出力処理部とを含み、パケット内に当該パケットの処理方法が記述されたプログラム内蔵パケットを当該記述に基づいて処理するプログラム内蔵方式のパケット処理装置に用いるパケット処理方法であって、 A plurality of input lines and output lines, and a packet processing unit that is arranged for each of the input lines, and a packet switch for exchange processing to the plurality of output lines of the output of the packet processing unit, the output of the packet switch and a packet output processing unit which outputs to said plurality of output lines, the packet processing using the stored-program packet processing method of the packet is described in the packet to the packet processing apparatus of stored-program computer to be processed on the basis of the description there is provided a method,
    前記パケット処理装置内に、前記パケットスイッチと接続される仮想パケット処理部を設け、 In the packet processing device, a virtual packet processing unit provided to be connected to the packet switch,
    前記パケット処理部及び前記仮想パケット処理部において、前記プログラム内蔵パケット内のプログラムを実行可能とするとともに、 In the packet processing unit and the virtual packet processing unit, thereby enabling executing the program of the program in the built-packet,
    前記パケット処理部にルーティングテーブルを設け、 A routing table provided in the packet processing unit,
    前記パケット処理部が、前記プログラム内蔵パケット内のプログラムを実行した際に、前記プログラムが前記ルーティングテーブルを参照することによって、前記プログラム内蔵パケットを、前記仮想パケット処理部を経由させるか否かの決定を行い、 前記パケット処理部間で情報共有を必要とするパケットを、前記仮想パケット処理部を経由させると決定し、前記プログラム内蔵パケットを前記仮想パケット処理部に送出して異なる入力ラインから入力されたパケット間の情報共有を行い Determining the packet processing unit, when executing the program of the program in the internal packet by the program refers to the routing table, of the stored-program packet, whether to via the virtual packet processing unit was carried out, a packet that requires information shared between the packet processing unit, the virtual packet processing unit determines that is through being input the stored-program packet from sending to different input lines to the virtual packet processing unit make information sharing between packets,
    前記仮想パケット処理部が、前記プログラム内蔵パケット内のプログラムを実行し、前記仮想パケット処理部に搭載するメモリへのアクセス命令が実行されると、前記メモリからの読み込みまたは前記メモリへの書き込みを実行することを特徴とするパケット処理方法。 Said virtual packet processing unit executes the program of the program in the internal packet, the access command to the memory to be mounted on the virtual packet processing unit is executed, write to read or the memory from the memory packet processing method characterized by.
  5. 複数の入力ライン及び出力ラインと、前記入力ライン毎に配置されたパケット処理部と、前記パケット処理部の出力の前記複数の出力ラインへの交換処理を行うパケットスイッチと、前記パケットスイッチの出力を前記複数の出力ラインへ出力するパケット出力処理部とを含み、パケット内に当該パケットの処理方法が記述されたプログラム内蔵パケットを当該記述に基づいて処理するプログラム内蔵方式のパケット処理装置に用いるパケット処理方法であって、 A plurality of input lines and output lines, and a packet processing unit that is arranged for each of the input lines, and a packet switch for exchange processing to the plurality of output lines of the output of the packet processing unit, the output of the packet switch and a packet output processing unit which outputs to said plurality of output lines, the packet processing using the stored-program packet processing method of the packet is described in the packet to the packet processing apparatus of stored-program computer to be processed on the basis of the description there is provided a method,
    前記パケット処理装置内に、前記パケットスイッチと接続される仮想パケット処理部を設け、 In the packet processing device, a virtual packet processing unit provided to be connected to the packet switch,
    前記パケット処理部及び前記仮想パケット処理部において、前記プログラム内蔵パケット内のプログラムを実行可能とするとともに、 In the packet processing unit and the virtual packet processing unit, thereby enabling executing the program of the program in the built-packet,
    前記パケット処理部に複数のルーティングテーブルを設け、 A plurality of routing tables to the packet processing unit,
    前記パケット処理部が、前記プログラム内蔵パケット内のプログラムを実行した際に、前記プログラムが参照するルーティングテーブルの種類に基づいて、前記プログラム内蔵パケットを、前記仮想パケット処理部を経由させるか否かを決定し、 前記パケット処理部間で情報共有を必要とするパケットを、前記仮想パケット処理部を経由させると決定し、前記プログラム内蔵パケットを前記仮想パケット処理部に送出して異なる入力ラインから入力されたパケット間の情報共有を行い The packet processing unit, when executing the program of the program in the internal packet, based on the type of the routing table which the program references, the stored-program packet, whether to via the virtual packet processing unit determined, a packet that requires information shared between the packet processing unit, the virtual packet processing unit determines that is through being input the stored-program packet from sending to different input lines to the virtual packet processing unit make information sharing between packets,
    前記仮想パケット処理部が、前記プログラム内蔵パケット内のプログラムを実行し、前記仮想パケット処理部に搭載するメモリへのアクセス命令が実行されると、前記メモリからの読み込みまたは前記メモリへの書き込みを実行することを特徴とするパケット処理方法。 Said virtual packet processing unit executes the program of the program in the internal packet, the access command to the memory to be mounted on the virtual packet processing unit is executed, write to read or the memory from the memory packet processing method characterized by.
  6. 複数の入力ライン及び出力ラインと、前記入力ライン毎に配置されたパケット処理部と、前記パケット処理部の出力の前記複数の出力ラインへの交換処理を行うパケットスイッチと、前記パケットスイッチの出力を前記複数の出力ラインへ出力するパケット出力処理部とを含み、パケット内に当該パケットの処理方法が記述されたプログラム内蔵パケットを当該記述に基づいて処理するプログラム内蔵方式のパケット処理装置に用いるパケット処理方法であって、 A plurality of input lines and output lines, and a packet processing unit that is arranged for each of the input lines, and a packet switch for exchange processing to the plurality of output lines of the output of the packet processing unit, the output of the packet switch and a packet output processing unit which outputs to said plurality of output lines, the packet processing using the stored-program packet processing method of the packet is described in the packet to the packet processing apparatus of stored-program computer to be processed on the basis of the description there is provided a method,
    前記パケット処理装置内に、前記パケットスイッチと接続される仮想パケット処理部を設け、 In the packet processing device, a virtual packet processing unit provided to be connected to the packet switch,
    前記パケット処理部及び前記仮想パケット処理部において、前記プログラム内蔵パケット内のプログラムを実行可能とするとともに、 In the packet processing unit and the virtual packet processing unit, thereby enabling executing the program of the program in the built-packet,
    前記パケット処理部に共有メモリ領域と非共有メモリ領域とを設け、 It provided a shared memory area and a non-shared memory area in the packet processing unit,
    前記パケット処理部が、前記プログラム内蔵パケット内のプログラムを実行した際に、当該プログラム内に共有メモリ領域へのアクセス命令があった場合、前記プログラム内蔵パケットを前記仮想パケット処理部に送出して異なる入力ラインから入力されたパケット間の情報共有を行い The packet processing unit, when executing the program of the program in the internal packet, when an access instruction to the shared memory area in the program, different and sending the stored-program packet in the virtual packet processing unit shares information among input from the input line packet,
    前記仮想パケット処理部が、前記プログラム内蔵パケット内のプログラムを実行し、前記仮想パケット処理部に搭載するメモリへのアクセス命令が実行されると、前記メモリからの読み込みまたは前記メモリへの書き込みを実行することを特徴とするパケット処理方法。 Said virtual packet processing unit executes the program of the program in the internal packet, the access command to the memory to be mounted on the virtual packet processing unit is executed, write to read or the memory from the memory packet processing method characterized by.
JP2001008409A 2001-01-17 2001-01-17 Packet processing apparatus and packet processing method used therefor Expired - Fee Related JP4029572B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001008409A JP4029572B2 (en) 2001-01-17 2001-01-17 Packet processing apparatus and packet processing method used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001008409A JP4029572B2 (en) 2001-01-17 2001-01-17 Packet processing apparatus and packet processing method used therefor

Publications (2)

Publication Number Publication Date
JP2002217947A JP2002217947A (en) 2002-08-02
JP4029572B2 true JP4029572B2 (en) 2008-01-09

Family

ID=18876032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001008409A Expired - Fee Related JP4029572B2 (en) 2001-01-17 2001-01-17 Packet processing apparatus and packet processing method used therefor

Country Status (1)

Country Link
JP (1) JP4029572B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006333438A (en) * 2005-04-28 2006-12-07 Fujitsu Ltd Gateway apparatus and routing method

Also Published As

Publication number Publication date
JP2002217947A (en) 2002-08-02

Similar Documents

Publication Publication Date Title
JP4060378B2 (en) Multi-layer distributed network element
US8416692B2 (en) Load balancing across layer-2 domains
AU697935B2 (en) Method for establishing restricted broadcast groups in a switched network
US6128666A (en) Distributed VLAN mechanism for packet field replacement in a multi-layered switched network element using a control field/signal for indicating modification of a packet with a database search engine
CN104704778B (en) A method and system for virtual and physical network integration
EP1002402B1 (en) Trunking support in a high performance network device
US7136383B1 (en) Redirection to a virtual router
US6842453B1 (en) Method and apparatus for implementing forwarding decision shortcuts at a network switch
US7269663B2 (en) Tagging packets with a lookup key to facilitate usage of a unified packet forwarding cache
CN100479397C (en) Method and equipment for supplying multiple protocol redundant router protocol support
KR100818809B1 (en) Universal plug-and-play upnp mirroring device
US9917743B2 (en) Directing data flows in data centers with clustering services
US6560229B1 (en) Network switching architecture with multiple table synchronization, and forwarding of both IP and IPX packets
Boggs et al. Pup: An internetwork architecture
US6570875B1 (en) Automatic filtering and creation of virtual LANs among a plurality of switch ports
KR100437169B1 (en) Network traffic flow control system
JP5944870B2 (en) Providing logical networking capabilities for managing computer networks
US8046465B2 (en) Flow scheduling for network application apparatus
US5511168A (en) Virtual circuit manager for multicast messaging
US7200596B2 (en) System and method for information retrieval regarding services
US7664119B2 (en) Method and apparatus to perform network routing
JP4768191B2 (en) Link Aggregation
US6157644A (en) Method and apparatus for accelerating OSI layer 3 routers
US6292832B1 (en) System and method for determining a preferred service in a network
KR100747181B1 (en) An apparatus and method for configuring data plane behavior on network forwarding elements

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071008

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees