JP4026195B2 - シリサイド層上の絶縁層の形成方法 - Google Patents
シリサイド層上の絶縁層の形成方法 Download PDFInfo
- Publication number
- JP4026195B2 JP4026195B2 JP14018797A JP14018797A JP4026195B2 JP 4026195 B2 JP4026195 B2 JP 4026195B2 JP 14018797 A JP14018797 A JP 14018797A JP 14018797 A JP14018797 A JP 14018797A JP 4026195 B2 JP4026195 B2 JP 4026195B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- forming
- insulating layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリサイド層上の絶縁層の形成方法に関し、とりわけシリサイド層上の不純物を含んだ酸化膜をケミカルエッチングによって取り除き、アニールによってシリサイド層のストレスを解放する、シリサイド層上の絶縁層を剥がれなく形成する方法に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタ、ＭＯＳ型トランジスタなどで構成される半導体集積装置においては、電極あるいは配線層としてポリシリコンが用いられている。
しかし、ポリシリコンは導電特性を備えるものの、高抵抗を示すがゆえに、とりわけ超高速の半導体集積装置の導電材料として適合しない場合があった。
【０００３】
このため、電極あるいは配線層としてのポリシリコンの上に、シリサイド層を成膜させたポリサイド層を用いる構成が広く適用されている。
例えば、図３に示される半導体集積装置では、素子分離絶縁膜２が形成された半導体基板１の表面に絶縁膜３０が形成され、さらにこの上にポリシリコン層４が配線層として積層されるが、配線抵抗を下げるため、ポリシリコン層４上にシリサイド層５を成膜したポリサイド層が形成されている。
【０００４】
【発明が解決しようとする課題】
しかし、このポリサイド（ポリシリコン＋シリサイド）層の上部に直接絶縁層６を形成し、さらに基板中の不純物の活性化を目的としたＲＴＡや、デバイス構造の平坦化を目的としたＢＰＳＧ層７のリフローなどによる高温熱処理を行うと、前記絶縁層６とＢＰＳＧ層７がポリサイド層から剥がれるという不都合が生じることがあった。特に、ポリシリコン中のドーバントがヒ素である場合に、このような剥離の発生が顕著となる。
これにより、製造プロセスにおいて絶縁層６の剥がれが発生すると、デバイスの作り込みが不可能になるという不都合や、ダストの原因になるという問題が発生していた。
【０００５】
前記のような剥離が発生する原因として、ポリサイド層４および５と、絶縁層６との界面において、ポリシリコンに注入した不純物が堆積した薄い酸化膜８が存在するために、この薄い酸化膜８と絶縁層６との密着性が劣ることや、高温熱処理によるポリサイドのストレスの変化が考えられている。
【０００６】
本発明は、前記のような従来技術における問題点を解決するためなされたもので、半導体集積装置においてシリサイド層上の絶縁層の剥離発生を抑制可能な、絶縁層の形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記従来技術の課題を解決するため、本発明の請求項１に係るシリサイド層上の絶縁層の形成方法は、半導体集積装置において半導体基板上に形成された第１絶縁膜の一部を開口して設けたコンタクト部に電極として、または前記第１絶縁膜上に電極あるいは配線としてポリシリコンからなる導電層を形成する工程と、
前記導電層の上部にシリサイド層を形成する工程と、
前記導電層および前記シリサイド層をパターニングする工程と、
前記シリサイド層のストレスを解放するアニールを行う工程と、
前記シリサイド層上の酸化膜を除去するケミカルエッチングを行う工程と、
前記シリサイド層および前記第１絶縁膜の上部に第２絶縁層を形成する工程と、
前記第２絶縁層をアニールする工程と
を兼備することにより構成される。
【０００８】
前記の構成によれば、シリサイド層のアニールによるシリサイドのストレス変化の抑制および、ケミカルエッチングによる酸化膜の除去により、ポリサイド層と第２絶縁層の接合性が改善される。
【０００９】
また、本発明の請求項２に係るシリサイド層上の絶縁層の形成方法は、半導体集積装置において第１絶縁膜上に配線として、または半導体基板上に形成された第１絶縁膜上に電極あるいは配線としてポリシリコンからなる導電層を形成する工程と、
前記導電層に不純物をドーピングする工程と、
前記導電層の上部にシリサイド層を形成する工程と、
前記シリサイド層上の酸化膜を除去するケミカルエッチングを行う工程と、
前記シリサイド層の上部に第２絶縁層を形成する工程と、
前記第２絶縁層および前記導電層および前記シリサイド層をパターニングする工程と、
前記シリサイド層のストレスを解放するアニールを行う工程と、
前記第１絶縁膜および前記第２絶縁層の上部に第３絶縁層を形成する工程と、
前記第３絶縁層をアニールする工程と
を兼備することにより構成される。
【００１０】
前記の構成によれば、シリサイド層のアニールによるシリサイドのストレス変化の抑制および、ケミカルエッチングによる酸化膜の除去により、ポリサイド層と第２絶縁層の接合性が改善される。
【００１１】
すなわち、請求項１または２の構成では、ポリシリコンからなる、加工が容易な電極／配線材料による導電層と絶縁層との接合性が改善される。
【００１２】
あるいは、本発明の請求項３に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、不純物がヒ素イオンとする構成の場合は、比較的容易な注入技術による構成についても導電層と絶縁層との接合性改善をなし得る。
【００１３】
あるいは、本発明の請求項４に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、不純物がボロンイオンとする構成の場合は、比較的容易な注入技術による構成についても導電層と絶縁層との接合性改善をなし得る。
【００１４】
あるいは、本発明の請求項５に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、シリサイド層をタングステンシリサイドとする構成の場合は、タングステン系のシリサイド層による構成について導電層と絶縁層との接合性改善をなし得る。
【００１５】
あるいは、本発明の請求項６に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、シリサイド層をチタンシリサイドとする構成の場合は、チタン系のシリサイド層による構成について導電層と絶縁層との接合性改善をなし得る。
【００１６】
あるいは、本発明の請求項７に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、シリサイド層をコバルトシリサイドとする構成の場合は、コバルト系のシリサイド層による構成について導電層と絶縁層との接合性改善をなし得る。
【００１７】
あるいは、本発明の請求項８に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、前記ケミカルエッチングをフッ酸によるエッチングとする構成の場合は、残存分の少ない酸化膜除去が可能になる。
【００１８】
あるいは、本発明の請求項９に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第２絶縁層を酸化層とする構成の場合は、酸化層による構成について導電層と絶縁層との接合性改善がなされる。
【００１９】
あるいは、本発明の請求項１０に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第２絶縁層を窒化層とする構成の場合は、窒化層による構成について導電層と絶縁層との接合性改善がなされる。
【００２０】
あるいは、本発明の請求項１１に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第２絶縁層を酸化層を含む複合層とする構成の場合は、酸化層を含む複合層による構成についても導電層と絶縁層との接合性改善がなされる。
【００２１】
あるいは、本発明の請求項１２に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第２絶縁層を窒化層を含む複合層とする構成の場合は、窒化層を含む複合層による構成についても導電層と絶縁層との接合性改善が可能になる。
【００２２】
あるいは、本発明の請求項１３に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第３絶縁層を酸化層とする構成の場合は、酸化層による構成について導電層と絶縁層との接合性改善がなされる。
【００２３】
あるいは、本発明の請求項１４に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第３絶縁層を窒化層とする構成の場合は、窒化層による構成について導電層と絶縁層との接合性改善がなされる。
【００２４】
あるいは、本発明の請求項１５に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第３絶縁層を酸化層を含む複合層とする構成の場合は、酸化層を含む複合層による構成についても導電層と絶縁層との接合性改善がなされる。
【００２５】
あるいは、本発明の請求項１６に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第３絶縁層を窒化層を含む複合層とする構成の場合は、窒化層を含む複合層による構成についても導電層と絶縁層との接合性改善がなされる。
【００２６】
あるいは、本発明の請求項１７に係るシリサイド層上の絶縁層の形成方法が、請求項１乃至１６の構成につき、前記半導体集積装置をバイポーラトランジスタとする構成の場合は、バイポーラトランジスタによる構成について導電層と絶縁層との接合性改善がなされる。
【００２７】
あるいは、本発明の請求項１８に係るシリサイド層上の絶縁層の形成方法が、請求項１乃至１６の構成につき、前記半導体集積装置をＭＯＳ型トランジスタとする構成の場合は、ＭＯＳ型トランジスタによる構成についても導電層と絶縁層との接合性改善がなされる。
【００２８】
あるいは、本発明の請求項１９に係るシリサイド層上の絶縁層の形成方法が、請求項１乃至１６の構成につき、前記半導体集積装置をバイポーラ・アナログ・デジタル共存集積装置とする構成の場合は、バイポーラ・アナログ・デジタル共存集積装置についても導電層と絶縁層との接合性改善がなされる。
【００２９】
【発明の実施の形態】
以下、この発明の好適な実施形態を添付図を参照して詳細に説明する。なお、以下に述べる実施形態は、この発明の好適な具現例の一部であり、技術構成上好ましい種々の限定が付されているが、この発明の範囲は、以下の説明において特にこの発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００３０】
図１は、本発明に係るシリサイド層上の絶縁層の形成方法の一実施形態によるバイポーラトランジスタ集積装置ＢＴの模式断面図である。同図に示されるバイポーラトランジスタの構造は、とりわけベース・エミッタ形成技術に特徴を有するＳＳＴ（Ｓｕｐｅｒ Ｓｅｌｆーａｌｉｇｎｅｄ Ｔｒａｎｓｉｓｔｏｒ）と称せられる素子構造で、装置微細化と高速性能の向上が図れるものである。
【００３１】
本発明に係るシリサイド層上の絶縁層の形成方法は、半導体基板１中にコレクタ抵抗の低減を目的とした埋め込み層９を形成した後に、エピタキシャルシリコン層３を形成する。その後、周知の方法たとえばＬＯＣＯＳで素子分離絶縁膜２を形成する。
【００３２】
次に、コレクタ引き出し部となるプラグ１０をイオン注入によって形成する。
ついで、基板表面全体に第１絶縁膜１１を形成し、ベース、エミッタを形成する部分をドライエッチングによって開口する。
【００３３】
ベース電極となるポリシリコン層１４を、ＣＶＤ法によって形成する。グラフトベース層はその後の工程の熱処理によるポリシリコン層１４からのボロンの拡散によって形成する。
【００３４】
その後、酸化膜１６をＣＶＤ法によって形成する。酸化膜１６は、後述するポリシリコン１８およびシリサイド層１９と絶縁するためのものである。ついで、パターニングによってエミッタコンタクト部を形成する。
【００３５】
次に、深いイオン打ち込みによりコレクタ低抵抗層１２をエピタキシャルシリコン層３内に形成し、ついで浅いイオン注入によりベース層１３を形成させ。
【００３６】
こののち、ベース電極１４と酸化膜１６をパターニングする。
次に、エミッタコンタクト部にサイドウオール１７を形成する。
ついで、ポリシリコン１８をＣＶＤ法で形成し、ついで不純物（例えばヒ素）をイオン注入し、その後シリサイド層１９をＣＶＤ法によって形成する。シリサイド層１９としては、タングステンシリサイド、チタンシリサイド、コバルトシリサイド等が適用可能である。
【００３７】
次に、ポリシリコン１８、シリサイド層１９をパターニングしてエミッタ電極とする。その後、シリサイド層１９のストレスを解放するために、アニールを例えば窒素雰囲気中で摂氏８００度１０分間行う。
【００３８】
次に、シリサイド層１９上部に生成している薄い酸化膜を、例えばフッ酸によってケミカルエッチングして除去する。
【００３９】
次に、第２絶縁層２０をＣＶＤ法によって形成する。第２絶縁層２０は、酸化層あるいは窒化層、ならびに、酸化層あるいは窒化層を含む複合層が適用される。
その後、基板中の不純物を活性化させるために、アニールを例えば窒素雰囲気中で摂氏１０５０度で１０秒間行う。この時エミッタ電極には前記アニール（摂氏８００度で１０分）と前記ケミカルエッチングを施しているので、第２絶縁層２０が剥がれることはない。
【００４０】
次に、第３絶縁層２１をＣＶＤ法によって形成する。第３絶縁層２１は、酸化層あるいは窒化層、ならびに、酸化層あるいは窒化層を含む複合層が適用される。
その後アニールを例えば窒素雰囲気中で摂氏９００度で１０分間行うことによって平坦化を行う。この時エミッタ電極には前記アニール（摂氏８００度で１０分）と前記ケミカルエッチングを施しているので、第３絶縁層２１が剥がれることはない。
このようにして、シリサイド層上の絶縁層の形成工程が完了する。
【００４１】
図２にポリシリコン膜とシリサイド層を用いた配線の断面図を示す。
周知の方法で素子分離絶縁膜２を形成する。その後絶縁層２２をＣＶＤ法によって形成する。
次に配線層となるポリシリコン層２３をＣＶＤ法で形成し、ついでヒ素をイオン注入し、その後シリサイド層２４をＣＶＤ法によって形成する。
【００４２】
次に、シリサイド層２４上部に生成されている薄い酸化膜を、例えばフッ酸によってケミカルエッチングする。
次に、絶縁層２５をシリサイド層２４上部に形成する。その後絶縁層２５、シリサイド層２４、ポリシリコン層２３をパターニングする。
【００４３】
次に、シリサイド層２４のストレスを解放するためにアニールを例えば窒素雰囲気中で摂氏８００度で１０分間行う。
【００４４】
次に、絶縁層２６をＣＶＤ法によって形成する。その後ポリシリコン中の不純物を活性化させるために、アニールを例えば窒素雰囲気中で摂氏１０５０度で１０秒間行う。この時配線層に前記アニール（摂氏８００度で１０分）と前記ケミカルエッチングを行っているので、絶縁層２５は剥がれない。
【００４５】
次に、絶縁層２７をＣＶＤ法によって形成し、その後アニールを例えば窒素雰囲気中で摂氏９００度で１０分間行うことによって平坦化を行う。この時配線層に前記アニール（摂氏８００度で１０分）と前記ケミカルエッチングを行っているので、絶縁層２５が剥がれることはない。
【００４６】
前記の実施形態は、半導体集積装置がバイポーラトランジスタである場合であったが、本発明に係るシリサイド層上の絶縁層の形成方法はこれに限定されず、ＭＯＳ型トランジスタによる半導体集積装置や、バイポーラ・アナログ・デジタル共存型の半導体集積装置にも適用できる。
【００４７】
【発明の効果】
以上詳述したように、本発明に係るシリサイド層上の絶縁層の形成方法は、シリサイド上の酸化膜をケミカルエッチングで取り除くことと、アニールによってシリサイドのストレスを解放することで、シリサイド層上に成膜する絶縁層と密着性の良くない酸化膜の残存を排除し、シリサイド層と絶縁層との接合性を改善することができる。
【００４８】
よって、シリサイド層上絶縁層の剥がれをなくすことが可能になり、シリサイド層上に絶縁層を用いた構造でデバイスを作成することができる。
具体的にはＭＯＳ型トランジスタのゲート電極や配線、パイポーラトランジスタのエミッタ電極を形成することができ、また、このようにシリサイド層上の絶縁層剥がれをなくすことで、ダスト原因をなくすことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るシリサイド層上の絶縁層の形成方法の一実施形態による半導体集積装置の模式断面図である。
【図２】本発明に係るシリサイド層上の絶縁層の形成方法の一実施形態による半導体集積装置の模式断面図である。
【図３】従来のシリサイド層直上絶縁層の形成方法による半導体集積装置の模式断面図である。
【符号の説明】
ＢＴ…バイポーラトランジスタ集積装置、１…シリコン基板、２…素子分離絶縁膜、３…エピタキシャル層、９…埋込層、１０…コレクタ引出層、１１…第１絶縁膜、１２…コレクタ低抵抗層、１３…ベース層、１４…ベース電極、１５…グラフトベース層、１６…酸化膜、１７…エミッタコンタクト部サイドウオール、１８…ポリシリコン層、１９…シリサイド層、２０…第２絶縁層、２１…第３絶縁層。
【発明の属する技術分野】
本発明は、シリサイド層上の絶縁層の形成方法に関し、とりわけシリサイド層上の不純物を含んだ酸化膜をケミカルエッチングによって取り除き、アニールによってシリサイド層のストレスを解放する、シリサイド層上の絶縁層を剥がれなく形成する方法に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタ、ＭＯＳ型トランジスタなどで構成される半導体集積装置においては、電極あるいは配線層としてポリシリコンが用いられている。
しかし、ポリシリコンは導電特性を備えるものの、高抵抗を示すがゆえに、とりわけ超高速の半導体集積装置の導電材料として適合しない場合があった。
【０００３】
このため、電極あるいは配線層としてのポリシリコンの上に、シリサイド層を成膜させたポリサイド層を用いる構成が広く適用されている。
例えば、図３に示される半導体集積装置では、素子分離絶縁膜２が形成された半導体基板１の表面に絶縁膜３０が形成され、さらにこの上にポリシリコン層４が配線層として積層されるが、配線抵抗を下げるため、ポリシリコン層４上にシリサイド層５を成膜したポリサイド層が形成されている。
【０００４】
【発明が解決しようとする課題】
しかし、このポリサイド（ポリシリコン＋シリサイド）層の上部に直接絶縁層６を形成し、さらに基板中の不純物の活性化を目的としたＲＴＡや、デバイス構造の平坦化を目的としたＢＰＳＧ層７のリフローなどによる高温熱処理を行うと、前記絶縁層６とＢＰＳＧ層７がポリサイド層から剥がれるという不都合が生じることがあった。特に、ポリシリコン中のドーバントがヒ素である場合に、このような剥離の発生が顕著となる。
これにより、製造プロセスにおいて絶縁層６の剥がれが発生すると、デバイスの作り込みが不可能になるという不都合や、ダストの原因になるという問題が発生していた。
【０００５】
前記のような剥離が発生する原因として、ポリサイド層４および５と、絶縁層６との界面において、ポリシリコンに注入した不純物が堆積した薄い酸化膜８が存在するために、この薄い酸化膜８と絶縁層６との密着性が劣ることや、高温熱処理によるポリサイドのストレスの変化が考えられている。
【０００６】
本発明は、前記のような従来技術における問題点を解決するためなされたもので、半導体集積装置においてシリサイド層上の絶縁層の剥離発生を抑制可能な、絶縁層の形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記従来技術の課題を解決するため、本発明の請求項１に係るシリサイド層上の絶縁層の形成方法は、半導体集積装置において半導体基板上に形成された第１絶縁膜の一部を開口して設けたコンタクト部に電極として、または前記第１絶縁膜上に電極あるいは配線としてポリシリコンからなる導電層を形成する工程と、
前記導電層の上部にシリサイド層を形成する工程と、
前記導電層および前記シリサイド層をパターニングする工程と、
前記シリサイド層のストレスを解放するアニールを行う工程と、
前記シリサイド層上の酸化膜を除去するケミカルエッチングを行う工程と、
前記シリサイド層および前記第１絶縁膜の上部に第２絶縁層を形成する工程と、
前記第２絶縁層をアニールする工程と
を兼備することにより構成される。
【０００８】
前記の構成によれば、シリサイド層のアニールによるシリサイドのストレス変化の抑制および、ケミカルエッチングによる酸化膜の除去により、ポリサイド層と第２絶縁層の接合性が改善される。
【０００９】
また、本発明の請求項２に係るシリサイド層上の絶縁層の形成方法は、半導体集積装置において第１絶縁膜上に配線として、または半導体基板上に形成された第１絶縁膜上に電極あるいは配線としてポリシリコンからなる導電層を形成する工程と、
前記導電層に不純物をドーピングする工程と、
前記導電層の上部にシリサイド層を形成する工程と、
前記シリサイド層上の酸化膜を除去するケミカルエッチングを行う工程と、
前記シリサイド層の上部に第２絶縁層を形成する工程と、
前記第２絶縁層および前記導電層および前記シリサイド層をパターニングする工程と、
前記シリサイド層のストレスを解放するアニールを行う工程と、
前記第１絶縁膜および前記第２絶縁層の上部に第３絶縁層を形成する工程と、
前記第３絶縁層をアニールする工程と
を兼備することにより構成される。
【００１０】
前記の構成によれば、シリサイド層のアニールによるシリサイドのストレス変化の抑制および、ケミカルエッチングによる酸化膜の除去により、ポリサイド層と第２絶縁層の接合性が改善される。
【００１１】
すなわち、請求項１または２の構成では、ポリシリコンからなる、加工が容易な電極／配線材料による導電層と絶縁層との接合性が改善される。
【００１２】
あるいは、本発明の請求項３に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、不純物がヒ素イオンとする構成の場合は、比較的容易な注入技術による構成についても導電層と絶縁層との接合性改善をなし得る。
【００１３】
あるいは、本発明の請求項４に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、不純物がボロンイオンとする構成の場合は、比較的容易な注入技術による構成についても導電層と絶縁層との接合性改善をなし得る。
【００１４】
あるいは、本発明の請求項５に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、シリサイド層をタングステンシリサイドとする構成の場合は、タングステン系のシリサイド層による構成について導電層と絶縁層との接合性改善をなし得る。
【００１５】
あるいは、本発明の請求項６に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、シリサイド層をチタンシリサイドとする構成の場合は、チタン系のシリサイド層による構成について導電層と絶縁層との接合性改善をなし得る。
【００１６】
あるいは、本発明の請求項７に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、シリサイド層をコバルトシリサイドとする構成の場合は、コバルト系のシリサイド層による構成について導電層と絶縁層との接合性改善をなし得る。
【００１７】
あるいは、本発明の請求項８に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、前記ケミカルエッチングをフッ酸によるエッチングとする構成の場合は、残存分の少ない酸化膜除去が可能になる。
【００１８】
あるいは、本発明の請求項９に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第２絶縁層を酸化層とする構成の場合は、酸化層による構成について導電層と絶縁層との接合性改善がなされる。
【００１９】
あるいは、本発明の請求項１０に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第２絶縁層を窒化層とする構成の場合は、窒化層による構成について導電層と絶縁層との接合性改善がなされる。
【００２０】
あるいは、本発明の請求項１１に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第２絶縁層を酸化層を含む複合層とする構成の場合は、酸化層を含む複合層による構成についても導電層と絶縁層との接合性改善がなされる。
【００２１】
あるいは、本発明の請求項１２に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第２絶縁層を窒化層を含む複合層とする構成の場合は、窒化層を含む複合層による構成についても導電層と絶縁層との接合性改善が可能になる。
【００２２】
あるいは、本発明の請求項１３に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第３絶縁層を酸化層とする構成の場合は、酸化層による構成について導電層と絶縁層との接合性改善がなされる。
【００２３】
あるいは、本発明の請求項１４に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第３絶縁層を窒化層とする構成の場合は、窒化層による構成について導電層と絶縁層との接合性改善がなされる。
【００２４】
あるいは、本発明の請求項１５に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第３絶縁層を酸化層を含む複合層とする構成の場合は、酸化層を含む複合層による構成についても導電層と絶縁層との接合性改善がなされる。
【００２５】
あるいは、本発明の請求項１６に係るシリサイド層上の絶縁層の形成方法が、請求項１または２の構成につき、第３絶縁層を窒化層を含む複合層とする構成の場合は、窒化層を含む複合層による構成についても導電層と絶縁層との接合性改善がなされる。
【００２６】
あるいは、本発明の請求項１７に係るシリサイド層上の絶縁層の形成方法が、請求項１乃至１６の構成につき、前記半導体集積装置をバイポーラトランジスタとする構成の場合は、バイポーラトランジスタによる構成について導電層と絶縁層との接合性改善がなされる。
【００２７】
あるいは、本発明の請求項１８に係るシリサイド層上の絶縁層の形成方法が、請求項１乃至１６の構成につき、前記半導体集積装置をＭＯＳ型トランジスタとする構成の場合は、ＭＯＳ型トランジスタによる構成についても導電層と絶縁層との接合性改善がなされる。
【００２８】
あるいは、本発明の請求項１９に係るシリサイド層上の絶縁層の形成方法が、請求項１乃至１６の構成につき、前記半導体集積装置をバイポーラ・アナログ・デジタル共存集積装置とする構成の場合は、バイポーラ・アナログ・デジタル共存集積装置についても導電層と絶縁層との接合性改善がなされる。
【００２９】
【発明の実施の形態】
以下、この発明の好適な実施形態を添付図を参照して詳細に説明する。なお、以下に述べる実施形態は、この発明の好適な具現例の一部であり、技術構成上好ましい種々の限定が付されているが、この発明の範囲は、以下の説明において特にこの発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００３０】
図１は、本発明に係るシリサイド層上の絶縁層の形成方法の一実施形態によるバイポーラトランジスタ集積装置ＢＴの模式断面図である。同図に示されるバイポーラトランジスタの構造は、とりわけベース・エミッタ形成技術に特徴を有するＳＳＴ（Ｓｕｐｅｒ Ｓｅｌｆーａｌｉｇｎｅｄ Ｔｒａｎｓｉｓｔｏｒ）と称せられる素子構造で、装置微細化と高速性能の向上が図れるものである。
【００３１】
本発明に係るシリサイド層上の絶縁層の形成方法は、半導体基板１中にコレクタ抵抗の低減を目的とした埋め込み層９を形成した後に、エピタキシャルシリコン層３を形成する。その後、周知の方法たとえばＬＯＣＯＳで素子分離絶縁膜２を形成する。
【００３２】
次に、コレクタ引き出し部となるプラグ１０をイオン注入によって形成する。
ついで、基板表面全体に第１絶縁膜１１を形成し、ベース、エミッタを形成する部分をドライエッチングによって開口する。
【００３３】
ベース電極となるポリシリコン層１４を、ＣＶＤ法によって形成する。グラフトベース層はその後の工程の熱処理によるポリシリコン層１４からのボロンの拡散によって形成する。
【００３４】
その後、酸化膜１６をＣＶＤ法によって形成する。酸化膜１６は、後述するポリシリコン１８およびシリサイド層１９と絶縁するためのものである。ついで、パターニングによってエミッタコンタクト部を形成する。
【００３５】
次に、深いイオン打ち込みによりコレクタ低抵抗層１２をエピタキシャルシリコン層３内に形成し、ついで浅いイオン注入によりベース層１３を形成させ。
【００３６】
こののち、ベース電極１４と酸化膜１６をパターニングする。
次に、エミッタコンタクト部にサイドウオール１７を形成する。
ついで、ポリシリコン１８をＣＶＤ法で形成し、ついで不純物（例えばヒ素）をイオン注入し、その後シリサイド層１９をＣＶＤ法によって形成する。シリサイド層１９としては、タングステンシリサイド、チタンシリサイド、コバルトシリサイド等が適用可能である。
【００３７】
次に、ポリシリコン１８、シリサイド層１９をパターニングしてエミッタ電極とする。その後、シリサイド層１９のストレスを解放するために、アニールを例えば窒素雰囲気中で摂氏８００度１０分間行う。
【００３８】
次に、シリサイド層１９上部に生成している薄い酸化膜を、例えばフッ酸によってケミカルエッチングして除去する。
【００３９】
次に、第２絶縁層２０をＣＶＤ法によって形成する。第２絶縁層２０は、酸化層あるいは窒化層、ならびに、酸化層あるいは窒化層を含む複合層が適用される。
その後、基板中の不純物を活性化させるために、アニールを例えば窒素雰囲気中で摂氏１０５０度で１０秒間行う。この時エミッタ電極には前記アニール（摂氏８００度で１０分）と前記ケミカルエッチングを施しているので、第２絶縁層２０が剥がれることはない。
【００４０】
次に、第３絶縁層２１をＣＶＤ法によって形成する。第３絶縁層２１は、酸化層あるいは窒化層、ならびに、酸化層あるいは窒化層を含む複合層が適用される。
その後アニールを例えば窒素雰囲気中で摂氏９００度で１０分間行うことによって平坦化を行う。この時エミッタ電極には前記アニール（摂氏８００度で１０分）と前記ケミカルエッチングを施しているので、第３絶縁層２１が剥がれることはない。
このようにして、シリサイド層上の絶縁層の形成工程が完了する。
【００４１】
図２にポリシリコン膜とシリサイド層を用いた配線の断面図を示す。
周知の方法で素子分離絶縁膜２を形成する。その後絶縁層２２をＣＶＤ法によって形成する。
次に配線層となるポリシリコン層２３をＣＶＤ法で形成し、ついでヒ素をイオン注入し、その後シリサイド層２４をＣＶＤ法によって形成する。
【００４２】
次に、シリサイド層２４上部に生成されている薄い酸化膜を、例えばフッ酸によってケミカルエッチングする。
次に、絶縁層２５をシリサイド層２４上部に形成する。その後絶縁層２５、シリサイド層２４、ポリシリコン層２３をパターニングする。
【００４３】
次に、シリサイド層２４のストレスを解放するためにアニールを例えば窒素雰囲気中で摂氏８００度で１０分間行う。
【００４４】
次に、絶縁層２６をＣＶＤ法によって形成する。その後ポリシリコン中の不純物を活性化させるために、アニールを例えば窒素雰囲気中で摂氏１０５０度で１０秒間行う。この時配線層に前記アニール（摂氏８００度で１０分）と前記ケミカルエッチングを行っているので、絶縁層２５は剥がれない。
【００４５】
次に、絶縁層２７をＣＶＤ法によって形成し、その後アニールを例えば窒素雰囲気中で摂氏９００度で１０分間行うことによって平坦化を行う。この時配線層に前記アニール（摂氏８００度で１０分）と前記ケミカルエッチングを行っているので、絶縁層２５が剥がれることはない。
【００４６】
前記の実施形態は、半導体集積装置がバイポーラトランジスタである場合であったが、本発明に係るシリサイド層上の絶縁層の形成方法はこれに限定されず、ＭＯＳ型トランジスタによる半導体集積装置や、バイポーラ・アナログ・デジタル共存型の半導体集積装置にも適用できる。
【００４７】
【発明の効果】
以上詳述したように、本発明に係るシリサイド層上の絶縁層の形成方法は、シリサイド上の酸化膜をケミカルエッチングで取り除くことと、アニールによってシリサイドのストレスを解放することで、シリサイド層上に成膜する絶縁層と密着性の良くない酸化膜の残存を排除し、シリサイド層と絶縁層との接合性を改善することができる。
【００４８】
よって、シリサイド層上絶縁層の剥がれをなくすことが可能になり、シリサイド層上に絶縁層を用いた構造でデバイスを作成することができる。
具体的にはＭＯＳ型トランジスタのゲート電極や配線、パイポーラトランジスタのエミッタ電極を形成することができ、また、このようにシリサイド層上の絶縁層剥がれをなくすことで、ダスト原因をなくすことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るシリサイド層上の絶縁層の形成方法の一実施形態による半導体集積装置の模式断面図である。
【図２】本発明に係るシリサイド層上の絶縁層の形成方法の一実施形態による半導体集積装置の模式断面図である。
【図３】従来のシリサイド層直上絶縁層の形成方法による半導体集積装置の模式断面図である。
【符号の説明】
ＢＴ…バイポーラトランジスタ集積装置、１…シリコン基板、２…素子分離絶縁膜、３…エピタキシャル層、９…埋込層、１０…コレクタ引出層、１１…第１絶縁膜、１２…コレクタ低抵抗層、１３…ベース層、１４…ベース電極、１５…グラフトベース層、１６…酸化膜、１７…エミッタコンタクト部サイドウオール、１８…ポリシリコン層、１９…シリサイド層、２０…第２絶縁層、２１…第３絶縁層。
Claims (19)
- 半導体集積装置において半導体基板上に形成された第１絶縁膜の一部を開口して設けたコンタクト部に電極として、または前記第１絶縁膜上に電極あるいは配線としてポリシリコンからなる導電層を形成する工程と、
前記導電層に不純物をドーピングする工程と、
前記導電層の上部にシリサイド層を形成する工程と、
前記導電層および前記シリサイド層をパターニングする工程と、
前記シリサイド層のストレスを解放するアニールを行う工程と、
前記シリサイド層上の酸化膜を除去するケミカルエッチングを行う工程と、
前記シリサイド層および前記第１絶縁膜の上部に第２絶縁層を形成する工程と、
前記第２絶縁層をアニールする工程と
を兼備することを特徴とするシリサイド層上の絶縁層の形成方法。 - 半導体集積装置において第１絶縁膜上に配線として、または半導体基板上に形成された第１絶縁膜上に電極あるいは配線としてポリシリコンからなる導電層を形成する工程と、
前記導電層の上部にシリサイド層を形成する工程と、
前記シリサイド層上の酸化膜を除去するケミカルエッチングを行う工程と、
前記シリサイド層の上部に第２絶縁層を形成する工程と、
前記第２絶縁層および前記導電層および前記シリサイド層をパターニングする工程と、
前記シリサイド層のストレスを解放するアニールを行う工程と、
前記第１絶縁膜および前記第２絶縁層の上部に第３絶縁層を形成する工程と、
前記第３絶縁層をアニールする工程と
を兼備することを特徴とするシリサイド層上の絶縁層の形成方法。 - 前記請求項１または２における不純物がヒ素イオンであることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２における不純物がボロンイオンであることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２におけるシリサイド層がタングステンシリサイドであることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２におけるシリサイド層がチタンシリサイドであることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２におけるシリサイド層がコバルトシリサイドであることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２におけるケミカルエッチングがフッ酸によるエッチングであることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２における第２絶縁層が酸化層であることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２における第２絶縁層が窒化層であることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２における第２絶縁層が酸化層を含む複合層であることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２における第２絶縁層が窒化層を含む複合層であることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２における第３絶縁層が酸化層であることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２における第３絶縁層が窒化層であることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２における第３絶縁層が酸化層を含む複合層であることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記請求項１または２における第３絶縁層が窒化層を含む複合層であることを特徴とするシリサイド層上の絶縁層の形成方法。
- 前記半導体集積装置がバイポーラトランジスタであることを特徴とする請求項１乃至１６のいずれか１項に記載のシリサイド層上の絶縁層の形成方法。
- 前記半導体集積装置がＭＯＳ型トランジスタであることを特徴とする請求項１乃至１６のいずれか１項に記載のシリサイド層上の絶縁層の形成方法。
- 前記半導体集積装置がバイポーラ・アナログ・デジタル共存集積装置であることを特徴とする請求項１乃至１６のいずれかに１項記載のシリサイド層上の絶縁層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14018797A JP4026195B2 (ja) | 1997-05-29 | 1997-05-29 | シリサイド層上の絶縁層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14018797A JP4026195B2 (ja) | 1997-05-29 | 1997-05-29 | シリサイド層上の絶縁層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335258A JPH10335258A (ja) | 1998-12-18 |
| JP4026195B2 true JP4026195B2 (ja) | 2007-12-26 |
Family
ID=15262939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14018797A Expired - Fee Related JP4026195B2 (ja) | 1997-05-29 | 1997-05-29 | シリサイド層上の絶縁層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4026195B2 (ja) |
-
1997
- 1997-05-29 JP JP14018797A patent/JP4026195B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335258A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4262433B2 (ja) | 半導体装置の製造方法 | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US5103272A (en) | Semiconductor device and a method for manufacturing the same | |
| US6642112B1 (en) | Non-oxidizing spacer densification method for manufacturing semiconductor devices | |
| JP3563530B2 (ja) | 半導体集積回路装置 | |
| JPH034527A (ja) | 半導体素子の製造方法 | |
| US6429124B1 (en) | Local interconnect structures for integrated circuits and methods for making the same | |
| US6096647A (en) | Method to form CoSi2 on shallow junction by Si implantation | |
| JPH1174508A (ja) | 半導体装置及びその製造方法 | |
| US6288430B1 (en) | Semiconductor device having silicide layer with siliconrich region and method for making the same | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JPH11261063A (ja) | 半導体装置の製造方法 | |
| US6395606B1 (en) | MOSFET with metal in gate for reduced gate resistance | |
| JPH0594968A (ja) | 半導体装置及びその製造方法 | |
| JP3367480B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6653227B1 (en) | Method of cobalt silicidation using an oxide-Titanium interlayer | |
| US6204539B1 (en) | Semiconductor apparatus and manufacturing method therefor | |
| JP4026195B2 (ja) | シリサイド層上の絶縁層の形成方法 | |
| JP2685034B2 (ja) | 半導体装置およびその製造方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JP2001119021A (ja) | 半導体装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| US20050161767A1 (en) | Semiconductor device and manufacturing method thereof | |
| WO1998037583A1 (fr) | Procede pour fabriquer un dispositif a semi-conducteurs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |