JP3985302B2 - セラミックス積層品の製造方法 - Google Patents

セラミックス積層品の製造方法 Download PDF

Info

Publication number
JP3985302B2
JP3985302B2 JP23530097A JP23530097A JP3985302B2 JP 3985302 B2 JP3985302 B2 JP 3985302B2 JP 23530097 A JP23530097 A JP 23530097A JP 23530097 A JP23530097 A JP 23530097A JP 3985302 B2 JP3985302 B2 JP 3985302B2
Authority
JP
Japan
Prior art keywords
printing
filling
internal electrode
ceramic
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23530097A
Other languages
English (en)
Other versions
JPH1174145A (ja
Inventor
光一郎 栗原
秀幸 中村
悟 稲田
徹 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP23530097A priority Critical patent/JP3985302B2/ja
Publication of JPH1174145A publication Critical patent/JPH1174145A/ja
Application granted granted Critical
Publication of JP3985302B2 publication Critical patent/JP3985302B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は積層部品などの電子機器用セラミックス積層品の製造方法に関し、そのセラミックスシート上に導電材料による内部電極パターンの印刷と、そのシートにあけられた通孔への導電材料の充填を必要とするセラミックス積層品の製造方法に関するものである。
【0002】
【従来の技術】
電子機器用セラミックス積層品は小型電子機器に用いられるので長さが1.0mm前後で厚さが0.5mm程度のものが多い。このセラミックス積層品は50〜300μmの厚さをしたセラミックス材料からなるシートの上に、コイル、電極、リードなどになる導体パターンを導電材料例えば銀ペーストなどで印刷し、それを乾燥固定している。導体パターンを作製するのに、コイルや電極などの部分はパターン印刷を行い、シートの表裏を接続するための通孔(スルーホール、ビアホールなどと呼ばれることがある)には導電材料を充填することが行われている。
【0003】
内部電極パターンの印刷と通孔の充填は別々の工程で行われることが多い。例えば、金属含有量の多い銀ペーストを用いて通孔の孔埋めを行い、それが乾燥した後で金属含有量の少ない銀ペーストを用いて内部電極パターンの印刷を行うことが行われている。通孔の孔埋めは、90wt%程度の濃い銀ペーストを用いて、スキージ角45度の角スキージで行い、その後75wt%程度の薄い銀ペーストを用いて内部電極パターンの印刷を行っている。
【0004】
【発明が解決しようとする課題】
上記した通孔の孔埋めと内部電極パターン印刷を濃度の違う銀ペーストを用いて行う場合においては、濃い銀ペーストによる通孔の孔埋め充填では粘度が高いために孔への流動性が小さく、完全に通孔の中にペーストが入り込まないで通孔部での断線が発生するおそれがあった。また、スクリーンの孔部とセラミックスシートの通孔の位置あわせに時間がかかって、作業性のきわめて悪いものであった。
【0005】
本発明者らは、内部電極パターンの印刷と通孔の穴埋め充填を同時に行うことを検討した。例えば、75wt%程度の薄い銀ペーストを用いて、両方の作業を行うことを試みた。このように薄い銀ペーストを用いると、内部電極パターンの印刷は可能であるが、通孔の穴埋め充填性では充填量が少ないという問題があった。このため、シート厚が薄い場合(50μm以下)は同時に行うことができるが、シート厚が厚く(50μmより厚い)なると1度の印刷で同時に行うことはできなかった。このシート厚が厚い(50μmより厚い)場合、2回の印刷を繰り返すと、通孔の穴埋め充填は可能となるが、印刷を繰り返す場合、最初に印刷した銀ペーストが乾燥するまで、次の印刷ができなくなり工数がかかり、また内部電極パターンの厚さが2倍となるという問題もあった。
【0006】
そこで本発明では、セラミックス積層品の製造において、そのセラミックスシート上に導電材料による内部電極パターンの印刷と、そのシートにあけられた通孔への導電材料の充填を厚いシートでも一回の印刷で行える方法を提供するものである。
【0007】
【課題を解決するための手段】
本発明のセラミックス積層品の製造方法は、セラミックスシート上に導電材料によって内部電極パターンの印刷と通孔部の充填を行いその後積層圧着を行って、セラミックス積層品とする製造方法において、導電材料として10,000cPsを超えて100,000cPs未満の粘度を持つとともに、銀の含有量が75〜90wt%である銀ペーストを15度以上で45度未満のスキージ角を持った単体のスキージを用いてメッシュマスクを介して、50μmよりも厚いセラミックスシート上に前記内部電極パターンの印刷と通孔部への充填を同時にすることを特徴とするものである。
【0008】
発明は特に100μm以上の厚さのセラミックスシートの場合に好ましい。また、スキージのスキージ角を40度以下とすることが好ましい。
【0009】
【発明の実施の形態】
セラミックス積層品を作る場合、まず誘電体材料などのセラミックス原料粉末とバインダー(例えばPVB)と水やアルコールとを混合して所定の粘度をしたスラリーとする。このスラリーをドクターブレードなどで薄いシートにして、乾燥後の厚さが50〜300μmとなるようにする。このシートを取り扱い易い大きさ例えば100mm×100mmに切断し、それにパンチで通孔をあける。それに本発明に関係している通孔への導電材料の充填と内部電極パターンの印刷を行う。このシートを数枚から数十枚積層して加熱しながら圧力を加えて圧着する。それを個々のセラミックス積層片の大きさ、例えば1.0mm程度の長さに切断し、それを焼成した上で外部電極形成、メッキなどを行って、電子機器用セラミックス積層品にする。
【0010】
この製造方法の中で、通孔への導電材料の充填と内部電極パターンの印刷は、図1および図2に印刷パターンの説明断面図で示しているように、印刷すべきセラミックスシート1の上に、メッシュマスク印刷パターン孔4の付いたメッシュスクリーン3を載せて、その上に銀ペーストを供給してあるスキージ角を持ったスキージ5、6で掻くことで、銀ペーストをメッシュマスクスクリーンのパターン孔4を通してセラミックスシート1の通孔2への充填とパターン印刷とを行う。図1は本発明の方法を説明する図でスキージ角度θが15度、図2は比較例を説明する図でスキージ角度θが45度である。
【0011】
スキージ角θを15度から70度まで変えたスキージおよび粘度を10,000cPsから100,000cPs以上まで変えた導電性銀ペーストを用いて、セラミックスシート上にあけられた通孔への銀ペーストの充填と内部電極パターンの印刷を同時に一回の処理で行った。この充填と印刷の評価をした結果を表1に示す。表1でPの欄はパターン印刷の評価を示し、その欄で○は印刷結果の良好なものを、×は印刷結果のよくないものを示している。また同表でTHの欄は通孔へのペーストの充填状況の評価を示し、その欄で○は充填状況の良好なものを、×は充填状況のよくないものを示している。
【0012】
【表1】
Figure 0003985302
【0013】
表1からわかるように、導電性銀ペーストの粘度が100,000cPs未満であれば内部電極パターンの印刷が一回で良好なものが得られることがわかる。これはパターン印刷は銀ペーストの粘度が低いものほど細かいパターンまで鮮明にでることから納得のいくところである。一方、通孔への銀ペーストの充填は、スキージ角が小さければ、ペーストを通孔へ押し込む力が生じやすく、スキージ角が45度未満で良好な充填が行えていることがわかる。とともに、粘度の低い10,000cPsのものでは銀ペースト中の銀濃度が低いために一度の充填では通孔内にペーストが完全に充填しないので10,000cPsよりも粘度の高いペーストが必要である。本発明で好ましい銀濃度は75〜90wt%である。
【0014】
銀ペーストの粘度の一例は図3に示すようにペースト中の銀濃度が高くなると粘度も上昇し、銀濃度が低くなると粘度も低下する。粘度測定は、ブルックフィールド社製のものを用い100rpmで行った。しかし、同じ銀濃度であってもペースト中のバインダーの種類、量、溶剤の種類、量、銀粉末の粒径などによっても変化するのでそれらを調整して、必要とする粘度にすることができる。
【0015】
本発明に従って、スキージ角が15度のスキージを用いて、導電性銀ペーストの濃度を85wt%、その粘度が90,000cPsのもので、100μm厚のセラミックスシートにあけられた200μm径の通孔への銀ペーストの充填と240μm幅の内部電極パターンの印刷とを一度に同時に行った。その結果、良好な充填および印刷が得られ、1分間に6枚のシートの処理ができた。これは、従来の2回塗布によって1分間に3枚のシートの処理ができていたものに比して、作業時間が1/2となった。
【0016】
【発明の効果】
本発明によって、セラミックス積層品に用いるセラミックスシート上への導電材料による内部電極パターンの印刷とそのシートにあけられた通孔への導電材料の充填を一回の印刷で行えるようになったのでその処理時間は、従来の最も早いものに比較して1/2となった。
【図面の簡単な説明】
【図1】本発明の製造方法の説明断面図である。
【図2】比較例の製造方法の説明断面図である。
【図3】銀ペースト中の銀濃度とその粘度の関係の一例を示すグラフである。
【符号の説明】
1 セラミックスシート
2 通孔
3 メッシュスクリーン
4 パターン孔
5、6 スキージ

Claims (2)

  1. セラミックスシート上に導電材料によって内部電極パターンの印刷と通孔部の充填を行いその後積層圧着を行って、セラミックス積層品とする製造方法において、導電材料として10,000cPsを超えて100,000cPs未満の粘度を持つとともに、銀の含有量が75〜90wt%である銀ペーストを15度以上で45度未満のスキージ角を持った単体のスキージを用いてメッシュマスクを介して、50μmよりも厚いセラミックスシート上に前記内部電極パターンの印刷と通孔部への充填を同時にすることを特徴とするセラミックス積層品の製造方法。
  2. 40度以下のスキージ角を持った単体のスキージを用いて前記内部電極パターンの印刷と通孔部への充填を同時にする請求項1記載のセラミックス積層品の製造方法。
JP23530097A 1997-09-01 1997-09-01 セラミックス積層品の製造方法 Expired - Lifetime JP3985302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23530097A JP3985302B2 (ja) 1997-09-01 1997-09-01 セラミックス積層品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23530097A JP3985302B2 (ja) 1997-09-01 1997-09-01 セラミックス積層品の製造方法

Publications (2)

Publication Number Publication Date
JPH1174145A JPH1174145A (ja) 1999-03-16
JP3985302B2 true JP3985302B2 (ja) 2007-10-03

Family

ID=16984081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23530097A Expired - Lifetime JP3985302B2 (ja) 1997-09-01 1997-09-01 セラミックス積層品の製造方法

Country Status (1)

Country Link
JP (1) JP3985302B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2837345B1 (fr) * 2002-03-15 2004-06-04 Novatec Procede de remplissage de zones situees en creux sur un substrat

Also Published As

Publication number Publication date
JPH1174145A (ja) 1999-03-16

Similar Documents

Publication Publication Date Title
JP4355010B2 (ja) 積層電子部品用導体ペースト
US6141846A (en) Method of manufacturing ceramic capacitors using conductive paste
JP2001135138A (ja) 導体ペースト
JP3419244B2 (ja) 導電ペースト及びセラミック基板の製造方法
EP0954026A2 (en) Conductive paste and method for producing ceramic substrate using the same
JP3422233B2 (ja) バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法
JP2976268B2 (ja) 導電性ペーストおよびそれを用いた多層セラミック電子部品の製造方法
JP2006060147A (ja) セラミック電子部品及びコンデンサ
JPH10172345A (ja) 導電ペースト及びそれを用いたセラミック基板の製造方法
JP3985302B2 (ja) セラミックス積層品の製造方法
DE102004048678A1 (de) Keramiksubstrat für ein elektronisches Dünnschicht-Bauelement, Herstellungsverfahren hierfür und elektronisches Dünnschicht-Bauelement unter Verwendung desselben
JP2005268204A (ja) 導電性ペースト及びセラミック電子部品
WO2014054671A1 (ja) 導体ペースト及びそれを用いたセラミック基板
JP5213494B2 (ja) セラミック基板の製造方法
JP2006073836A (ja) セラミック電子部品用導電性ペーストおよびセラミック電子部品
JPH09282941A (ja) 導電性ペースト並びにそれを用いた積層セラミック電子部品およびその製造方法
EP1189495A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
JP2002216540A (ja) 電極ペースト及びそれを用いた電子部品の製造方法
JP2004014338A (ja) 導電性ペースト
JP3249264B2 (ja) 積層セラミックコンデンサの製造方法
JP3148387B2 (ja) 積層セラミックコンデンサの製造方法
JP2002016345A (ja) 導電性ペーストおよび導電性粉末組成物、グリーンシート、セラミック多層回路基板およびその製造方法
JP2002270459A (ja) 積層セラミック電子部品の製造方法
JP3498197B2 (ja) セラミック基板の製造方法
JP3630459B2 (ja) 多層配線基板用ペースト

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

EXPY Cancellation because of completion of term