JP3979973B2 - Multi-output DC stabilized power supply - Google Patents

Multi-output DC stabilized power supply Download PDF

Info

Publication number
JP3979973B2
JP3979973B2 JP2003183977A JP2003183977A JP3979973B2 JP 3979973 B2 JP3979973 B2 JP 3979973B2 JP 2003183977 A JP2003183977 A JP 2003183977A JP 2003183977 A JP2003183977 A JP 2003183977A JP 3979973 B2 JP3979973 B2 JP 3979973B2
Authority
JP
Japan
Prior art keywords
chip
regulator
bipolar
output
cmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003183977A
Other languages
Japanese (ja)
Other versions
JP2005019782A (en
Inventor
辰三 山本
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2003183977A priority Critical patent/JP3979973B2/en
Publication of JP2005019782A publication Critical patent/JP2005019782A/en
Application granted granted Critical
Publication of JP3979973B2 publication Critical patent/JP3979973B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

【0001】
【発明の属する技術分野】
本発明は、直流安定化電源装置に関するものである。特に、多出力直流安定化電源装置に関するものである。
【0002】
【従来の技術】
従来の単出力シリーズレギュレータの一回路構成を図8に示す。図8のシリーズレギュレータは、バイポーラプロセスで形成されたPNP型パワートランジスタ81及び制御用IC82を1チップに搭載している。図8のシリーズレギュレータは、出力電圧Voが予め設定した出力電圧値になるようにパワートランジスタ81のベース電流を制御用IC82で制御し、安定な直流電圧を出力する装置である。誤差増幅器85が、基準電圧回路86から出力される基準電圧と、パワートランジスタ81及び制御用IC82を搭載するチップに内蔵または外付される抵抗83及び84で出力電圧Voを分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ81のベース電流を調整して、パワートランジスタ81のコレクタ電流を制御し、出力電圧Voを安定化させている。
【0003】
また、図8のシリーズレギュレータは、制御用IC82内に過電流保護回路や過熱保護回路等の保護回路87を備えている。保護回路87は、過電流時やシリーズレギュレータ内の温度上昇時にパワートランジスタ81を制御し、シリーズレギュレータを保護している。
【0004】
シリーズレギュレータは上述したバイポーラプロセスで形成されたもの(以下、バイポーラレギュレータという)が主流であったが、ICチップの小型化や低消費電力性の点でバイポーラレギュレータよりも優れているCMOS(Complementary Metal Oxide Semiconductor)プロセスで形成されたもの(以下、CMOSレギュレータという)の需要が近年非常に増加傾向にある。ここで、従来の単出力CMOSレギュレータの一回路構成を図9に示す。図9のシリーズレギュレータは、CMOSプロセスで形成されたPチャネル型MOSパワートランジスタ91及び制御用IC92を1チップに搭載している。図9のシリーズレギュレータは、出力電圧Voが予め設定した出力電圧値になるようにパワートランジスタ91のゲート電流を制御用IC92で制御し、安定な直流電圧を出力する装置である。誤差増幅器95が、基準電圧回路96から出力される基準電圧と、パワートランジスタ91及び制御用IC92を搭載するチップに内蔵または外付される抵抗83及び84で出力電圧Voを分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ91のゲート電流を調整して、パワートランジスタ91のドレイン電流を制御し、出力電圧Voを安定化させている。
【0005】
なお、図9のシリーズレギュレータは通常パッケージ化され、その内部構造の上面図は図10に示すようになる。パワートランジスタ91(図9参照)及び制御用IC92(図9参照)を搭載しているCMOSレギュレータICチップ101が絶縁性の接着材102によってリードフレームのチップ搭載部103a上に接着される。CMOSレギュレータICチップ101の入力電圧用パット及び出力電圧用パットがそれぞれ金線(Au wire)等のボンディングワイヤ104によってリードフレームの端子部103bに接続され、CMOSレギュレータICチップ101のグランド用パットが金線(Au wire)等のボンディングワイヤ104によってリードフレームのチップ搭載部103aに接続される。そして、樹脂105が、CMOSレギュレータICチップ101、接着材102、リードフレーム、ボンディングワイヤ104を覆ってパッケージ化している。
【0006】
CMOSレギュレータは、上述したようにICチップの小型化や低消費電力性の点で優れているが、負荷電流の増加に比例してドレイン−ソース間電圧差が増大するという特性があり、負荷電流が大きくなると、入力−出力間の電圧差が大きくなり、損失が増大する。このことから、大電流用レギュレータとしては、大電流時の損失が少ないバイポーラレギュレータが現在でも非常に多く用いられている。
【0007】
また、最近では小型化が容易なCMOSレギュレータを用いた2出力電圧以上を備えた多出力直流安定化電源装置が多く登場している。このような多出力直流安定化電源装置のほとんどは、CMOSの特徴を生かした小電流負荷用の複数のレギュレータを1チップにし、多出力化する構成である。多出力直流安定化電源装置の他の構成としては、スイッチングレギュレータの制御ICと小電流のCMOSシリーズレギュレータを1チップ化して多出力化する構成が挙げられる。いずれの多出力直流安定化電源装置もCMOSプロセスを用いてICの1チップ化が可能であるというメリットを生かした製品である。
【0008】
【特許文献1】
特開平6−120418号公報
【特許文献2】
実開平1−135746号公報
【0009】
【発明が解決しようとする課題】
しかし、CMOSレギュレータは上述したように大電流になるほど入出力間電圧差が大きくなって損失が大きくなるために、大電流用途には不向きであり、CMOS型ICで大電流用も含めての1チップ化することは非常に困難である。このため、従来の多出力直流安定化電源装置では大電流を扱うことができず、大電流用レギュレータについては各負荷ごとに個別にバイポーラレギュレータの単出力品で対応するしかなかった。
【0010】
本発明は、上記の問題点に鑑み、小型化を図ることができるとともに、出力電流が大きい場合でも損失を小さくすることができる多出力直流安定化電源装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る多出力直流安定化電源装置においては、MOSパワートランジスタと前記MOSパワートランジスタを制御する制御回路とがCMOSプロセスで形成されて1チップ化されているCMOSレギュレータICチップと、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて1チップ化されているバイポーラレギュレータICチップと、リードフレームと、前記リードフレームを封止する樹脂と、を備え、前記CMOSレギュレータICチップと前記バイポーラレギュレータICチップとが前記リードフレームのチップ搭載部に横設される構成とする。
【0012】
このような構成によると、CMOSレギュレータICチップとバイポーラレギュレータICチップとが同一のリードフレームに搭載されるので、別々にパッケージされた単出力CMOSレギュレータと単出力バイポーラレギュレータとを用いるよりも小型化を図ることができる。また、バイポーラレギュレータICチップを備えているので、バイポーラレギュレータICチップを大電流用レギュレータとして用いることで、出力電流が大きい場合でも損失を小さくすることができる。
【0013】
また、前記チップ搭載部における前記CMOSレギュレータICチップの搭載領域と前記チップ搭載部における前記バイポーラレギュレータICチップの搭載領域とが同一平面上にならないように、前記チップ搭載部に段差を設けてもよい。
【0014】
このような構成にすると、リードフレームのチップ搭載部を平面にしている場合に比べてリードフレームのチップ搭載部と樹脂との密着性が向上する。また、リードフレームのチップ搭載部に段差を設けているので、CMOSレギュレータICチップのダイボンド領域とバイポーラレギュレータICチップのダイボンド領域とを明確に区分することができ、ダイボンド位置のばらつきでずれが生じても、CMOSレギュレータICチップとバイポーラレギュレータICチップとの距離を保つことが可能となる。また、リードフレームのチップ搭載部に段差を設けることによって、一方のチップを接着する接着材が他方のチップに流れ込むおそれを低減することができるので、CMOSレギュレータICチップをチップ搭載部に接着する接着材とバイポーラレギュレータICチップをチップ搭載部に接着する接着材とが互いに異なる種類の接着材である場合に好適である。
【0015】
さらに、前記チップ搭載部のチップが接着される面を上として、より下側にある前記チップ搭載部のチップ接着面に対向する面を前記樹脂で覆わずに露出させるようにしてもよい。
【0016】
このような構造にすると、より下側にあるチップ搭載部のチップ接着面に接着されるレギュレータICチップにおいて発生する熱の外部への放熱性を良くすることができる。
【0017】
また、上記いずれかの構成の多出力直流安定化電源装置において、前記CMOSレギュレータICチップと前記バイポーラレギュレータICチップの少なくとも一つが絶縁性の接着材によって前記リードフレームのチップ搭載部に接着されることが好ましい。
【0018】
これにより、CMOSレギュレータICチップの裏面電極とバイポーラレギュレータICチップの裏面電極とを絶縁することができ、CMOSレギュレータICチップの裏面電極の電位とバイポーラレギュレータICチップの裏面電極の電位とを互いに異なる設定にすることができる。なお、CMOSレギュレータICチップをチップ搭載部に接着する接着材、バイポーラレギュレータICチップをチップ搭載部に接着する接着材ともに絶縁性の接着材を用いた場合は接着材塗布装置1台で対応できるので、接着材を2種類使用する場合に比べて製造装置や製造工程の簡略化を図ることができる。
【0019】
また、上記目的を達成するために、本発明に係る多出力直流安定化電源装置においては、MOSパワートランジスタと前記MOSパワートランジスタを制御する制御回路とがCMOSプロセスで形成されて1チップ化されているCMOSレギュレータICチップと、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて1チップ化されているバイポーラレギュレータICチップと、リードフレームと、前記リードフレームを封止する樹脂と、を備え、前記CMOSレギュレータICチップと前記バイポーラレギュレータICチップのうち一方のチップが第1の接着材によって前記リードフレームのチップ搭載部上に接着され、他方のチップが第2の接着材によって前記一方のチップの上に接着される構成とする。
【0020】
このような構成によると、CMOSレギュレータICチップとバイポーラレギュレータICチップとが同一のリードフレームに搭載されるので、別々にパッケージされた単出力CMOSレギュレータと単出力バイポーラレギュレータとを用いるよりも小型化を図ることができる。また、バイポーラレギュレータICチップを備えているので、バイポーラレギュレータICチップを大電流用レギュレータとして用いることで、出力電流が大きい場合でも損失を小さくすることができる。さらに、二つのレギュレータICチップを縦に段積みしているので、二つのレギュレータICチップをリードフレームのチップ搭載部に横設する構成に比べて平面方向のサイズを小さくすることができる。
【0021】
また、上記いずれかの構成の多出力直流安定化電源装置において、前記バイポーラレギュレータICチップの出力のオン/オフを切り替える切替回路を備えてもよく、入力電流を検出し、その検出結果に応じて前記CMOSレギュレータICチップと前記バイポーラレギュレータICチップのうち一方の出力をオンにして、他方の出力をオフにする出力選択回路を備えてもよい。
【0022】
これにより、バイポーラレギュレータICチップの出力をオフにすることができるので、バイポーラレギュレータにおける微少電流による損失を減らすことができる。
【0023】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。まず、本発明に係る第一実施形態の多出力直流安定化電源装置について説明する。図1は本発明に係る第一実施形態の多出力直流安定化電源装置の内部構造を示す上面図である。図1の多出力直流安定化電源装置は、CMOSレギュレータICチップ1と、バイポーラレギュレータICチップ2と、チップ搭載部3a及び端子部3bから成るリードフレームと、これらをパッケージ化するための樹脂4と、を備えている。なお、CMOSレギュレータICチップとは、MOSパワートランジスタと前記MOSパワートランジスタを制御する制御回路とがCMOSプロセスで形成されて1チップ化されているものをいい、バイポーラレギュレータICチップとは、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて1チップ化されているものをいう。
【0024】
CMOSレギュレータICチップ1は接着材5を介してチップ搭載部3a上に接着され、バイポーラレギュレータICチップ2は接着材6を介してチップ搭載部3a上に接着される。CMOSレギュレータICチップ1の裏面電極はグランドと絶縁する必要があるのに対してバイポーラレギュレータICチップ2の裏面電極はグランドに接続する必要がある。このため、CMOSレギュレータICチップ1の裏面電極とバイポーラレギュレータICチップ2の裏面電極とを絶縁する必要がある。したがって、CMOSレギュレータICチップ1の接着材5とバイポーラ型レギュレータICチップの接着材6の少なくとも一つは絶縁性のものを用いるようにする。CMOSレギュレータICチップ1の入力電圧用パット及び出力電圧用パットがそれぞれ金線(Au wire)等のボンディングワイヤ7によってリードフレームの端子部3bに接続され、CMOSレギュレータICチップ1のグランド用パットが金線(Au wire)等のボンディングワイヤ7によってリードフレームのチップ搭載部3aに接続される。また、バイポーラレギュレータICチップ2の入力電圧用パット及び出力電圧用パットがそれぞれ金線(Au wire)等のボンディングワイヤ7によってリードフレームの端子部3bに接続される。
【0025】
続いて、本発明に係る第一実施形態の多出力直流安定化電源装置の回路構成について図2を参照して説明する。
【0026】
本発明に係る第一実施形態の多出力直流安定化電源装置は、CMOSプロセスで形成されたPチャネル型MOSパワートランジスタ11及び制御用IC12と抵抗13及び14とをCMOSレギュレータICチップ1(図1参照)に搭載している。なお、抵抗13及び14がCMOSレギュレータICチップ1に外付けされる構成であっても構わない。CMOSレギュレータICチップ1は、出力電圧Vo1が予め設定した出力電圧値になるようにパワートランジスタ11のゲート電流を制御用IC12で制御し、入力した入力電圧Vinを安定な直流電圧である出力電圧Vo1に変換して出力する。誤差増幅器15が、基準電圧回路16から出力される基準電圧と、抵抗13及び14で出力電圧Vo1を分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ11のゲート電流を調整して、パワートランジスタ11のドレイン電流を制御し、出力電圧Vo1を安定化させる。また、CMOSレギュレータICチップ1は、制御用IC12内に過電流保護回路や過熱保護回路等の保護回路17を備えている。保護回路17は、過電流時やレギュレータ内の温度上昇時にパワートランジスタ11を制御し、CMOSレギュレータICチップ1を保護している。
【0027】
また、本発明に係る第一実施形態の多出力直流安定化電源装置は、バイポーラプロセスで形成されたPNP型パワートランジスタ21及び制御用IC22と抵抗23及び24とをバイポーラレギュレータICチップ2(図1参照)に搭載している。なお、抵抗23及び24がバイポーラレギュレータICチップ2に外付けされる構成であっても構わない。バイポーラレギュレータICチップ2は、出力電圧Vo2が予め設定した出力電圧値になるようにパワートランジスタ21のベース電流を制御用IC22で制御し、入力した入力電圧Vinを安定な直流電圧である出力電圧Vo2に変換して出力する。誤差増幅器25が、基準電圧回路26から出力される基準電圧と、抵抗23及び24で出力電圧Vo2を分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ21のゲート電流を調整して、パワートランジスタ21のコレクタ電流を制御し、出力電圧Vo2を安定化させる。また、バイポーラレギュレータICチップ2は、制御用IC22内に過電流保護回路や過熱保護回路等の保護回路27を備えている。保護回路27は、過電流時やレギュレータ内の温度上昇時にパワートランジスタ21を制御し、バイポーラレギュレータICチップ2を保護している。
【0028】
本発明に係る第一実施形態の多出力直流安定化電源装置は、CMOSレギュレータICチップ1とバイポーラレギュレータICチップ2とを同一のリードフレームに搭載しているので、別々にパッケージされた単出力CMOSレギュレータと単出力バイポーラレギュレータとを用いるよりも小型化を図ることができる。また、本発明に係る第一実施形態の多出力直流安定化電源装置は、バイポーラレギュレータICチップ2を備えているので、バイポーラレギュレータICチップ2を大電流用レギュレータとして用いることで、出力電流が大きい場合でも損失を小さくすることができる。
【0029】
次に、本発明に係る第二実施形態の多出力直流安定化電源装置について説明する。図3は、本発明に係る第二実施形態の多出力直流安定化電源装置の内部構造を示す斜視図である。なお、図3において図1と同一に部分には同一の符号を付し、詳細な説明を省略する。図3の多出力直流安定化電源装置は、リードフレームのチップ搭載部3aに段差を設け、CMOSレギュレータICチップ1のダイボンド領域とバイポーラレギュレータICチップ2のダイボンド領域とが同一平面上にならないようにした構造である。
【0030】
このようにリードフレームのチップ搭載部3aに段差を設けると、リードフレームのチップ搭載部3aを平面にしている場合に比べてリードフレームのチップ搭載部3aと樹脂4との密着性が向上する。また、リードフレームのチップ搭載部3aに段差を設けることでCMOSレギュレータICチップ1のダイボンド領域とバイポーラレギュレータICチップ2のダイボンド領域とを明確に区分することができ、ダイボンド位置のばらつきでずれが生じても、CMOSレギュレータICチップ1とバイポーラレギュレータICチップ2との距離を保つことが可能となる。また、リードフレームのチップ搭載部3aに段差を設けることによって、一方のチップを接着する接着材が他方のチップに流れ込むおそれを低減することができるので、本実施形態は接着材5と接着材6とが互いに異なる種類の接着材である場合に好適である。
【0031】
なお、第二実施形態の多出力直流安定化電源装置の回路構成は第一実施形態の多出力直流安定化電源装置と同様であるので、説明を省略する。
【0032】
次に、本発明に係る第三実施形態の多出力直流安定化電源装置について説明する。図4(a)は、本発明に係る第三実施形態の多出力直流安定化電源装置の内部構造を示す側面図である。また、図4(b)は、本発明に係る第三実施形態の多出力直流安定化電源装置の底面図である。なお、図4において図3と同一に部分には同一の符号を付し、詳細な説明を省略する。本発明に係る第三実施形態の多出力直流安定化電源装置は、本発明に係る第二実施形態の多出力直流安定化電源装置と同様にリードフレームのチップ搭載部3aに段差が設けられた構造である。また、本発明に係る第三実施形態の多出力直流安定化電源装置は、チップ搭載部3aのチップが接着される面を上として、より下側にあるチップ搭載部3aのチップ接着面に対向する面を樹脂4で覆わずに露出させる構造である。このような構造にすると、より下側にあるチップ搭載部3aのチップ接着面に接着されるレギュレータICチップにおいて発生する熱の外部への放熱性が良くなる。
【0033】
特にシリーズレギュレータでは負荷電流が大きくなるとレギュレータICチップの発熱が多くなるため、より下側にあるチップ搭載部3aのチップ接着面に接着されるレギュレータICチップを図4に示すように大電流用のバイポーラレギュレータICチップ2にするとよい。しかしながら、小電流用のCMOSレギュレータICチップ1でも熱は発生するため、場合によっては(例えば、バイポーラレギュレータICチップ2は短時間しか使用されずCMOSレギュレータICチップ1が長時間使用される場合)、より下側にあるチップ搭載部3aのチップ接着面に接着されるレギュレータICチップをCMOSレギュレータICチップ1にしてもよい。
【0034】
なお、第三実施形態の多出力直流安定化電源装置の回路構成は第一実施形態の多出力直流安定化電源装置と同様であるので、説明を省略する。
【0035】
上述した第一実施形態〜第三実施形態におけるICチップの接着材について説明する。上述したようにCMOSレギュレータICチップ1の裏面電極とバイポーラレギュレータICチップ2の裏面電極とは絶縁されている必要があるため、CMOSレギュレータICチップ1の接着材とバイポーラレギュレータICチップ2の接着材の少なくとも一つは絶縁性のものを用いるようにする。
【0036】
一般に、リードフレームのチップ搭載部3aはグランドとする場合が多い。リードフレームのチップ搭載部3aをグランドとした場合、CMOレギュレータICチップ1の裏面電極はグランドでなく、バイポーラレギュレータICチップ2の裏面電極はグランドであるため、CMOSレギュレータICチップ1の接着材5に絶縁性の接着材を用い、バイポーラレギュレータICチップ2の接着材6に導電性の接着材(例えば、Agペースト)を用いる。
【0037】
また、リードフレームのチップ搭載部3aの電位をVoとする場合は、CMOSレギュレータICチップ1の接着材5に導電性の接着材を用いることが可能である。一方、バイポーラレギュレータICチップ2の裏面電極はグランドであるので、バイポーラレギュレータICチップ2の接着材6に絶縁性の接着材を用いる。
【0038】
また、リードフレームのチップ搭載部3aの電位をグランドやVo以外にする場合は、CMOSレギュレータICチップ1の接着材5、バイポーラレギュレータICチップ2の接着材6ともに絶縁性の接着材を用いる。この場合接着材塗布装置1台で対応できるので、接着材を2種類使用する場合に比べて製造装置や製造工程の簡略化を図ることができる。なお、この場合CMOSレギュレータICチップ1がVo用パットを備え、バイポーラレギュレータICチップ2がグランド用パットを備え、これらのパットが金線(Au wire)等のボンディングワイヤによってリードフレームの端子部3aに接続されるようにする。
【0039】
次に、本発明に係る第四実施形態の多出力直流安定化電源装置について説明する。図5(a)は、本発明に係る第四実施形態の多出力直流安定化電源装置の内部構造を示す上面図である。また、図5(b)は、本発明に係る第四実施形態の多出力直流安定化電源装置の内部構造を示す側面図である。なお、図5において図1と同一に部分には同一の符号を付し詳細な説明を省略する。
【0040】
本発明に係る第四実施形態の多出力直流安定化電源装置は、チップ搭載部3aのチップが接着される面を上として、CMOSレギュレータICチップ1とバイポーラレギュレータICチップ2とを縦に段積みする構造である。通常バイポーラレギュレータICチップ2の方がCMOSレギュレータICチップ1に比べてチップサイズが大きいので、バイポーラレギュレータICチップ2の裏面をリードフレームのチップ搭載部3aに導電性の接着材6にて接着し、バイポーラレギュレータICチップ2の表面に絶縁性の接着材5を塗布し、そこにCMOSレギュレータICチップ1の裏面を接着した構造となる。なお、CMOSレギュレータICチップ1によって隠れることがないように、バイポーラレギュレータICチップ2のパッドをチップの周縁近傍に配置する。本発明に係る第四実施形態の多出力直流安定化電源装置は、レギュレータICチップを縦に段積みしているので、レギュレータICチップを横に配置している第一〜第三実施形態の多出力直流安定化電源装置に比べて平面方向のサイズを小さくすることができる。
【0041】
なお、第四実施形態の多出力直流安定化電源装置の回路構成は第一実施形態の多出力直流安定化電源装置と同様であるので、説明を省略する。
【0042】
ところで、バイポーラレギュレータは大電流時の損失が少ないという利点を有するものの小電流時、例えば無負荷状態の場合でも数mA少なくとも数100μA程度の電流が常時流れている。この微少電流による損失を減らすために小電流時にバイポーラレギュレータの出力を停止する機能を付加してもよい。小電流時にバイポーラレギュレータの出力を停止する機能を付加した場合の多出力直流安定化電源装置の回路構成を図6に示す。なお、図6において図2と同一の部分には同一の符号を付し詳細な説明を省略する。
【0043】
図6に示す回路回路構成は、図2の回路構成にON/OFF制御回路31、電流検出用抵抗32、及びスイッチ33を付加した構成である。ON/OFF制御回路31は制御用IC12内に設けられる。また、電流検出用抵抗32がパワートランジスタ21と直流安定化電圧Vo2を出力する端子との間に設けられる。さらに、スイッチ33の一端が入力電圧Vinを入力する端子とパワートランジスタ11と制御用IC12への電力供給ラインとに接続され、スイッチ33の他端がパワートランジスタ21と制御用IC22への電力供給ラインとに接続される。
【0044】
ON/OFF制御回路31は電流検出用抵抗32の両端電圧からバイポーラレギュレータICチップ2の出力電流を検出し、バイポーラレギュレータICチップ2の出力電流が所定値未満である場合は、スイッチ33をオフにし、バイポーラレギュレータICチップ2への電源供給を停止させる。これにより、バイポーラレギュレータICチップ2の出力がオフになるので、バイポーラレギュレータにおける微少電流による損失を減らすことができる。なお、バイポーラレギュレータICチップ2への電源供給を再開させる方法としては、例えばON/OFF制御回路31が、外部からリセット信号を受け取ると、電流検出用抵抗32の両端電圧の値にかかわずスイッチ33をオンにする構成が挙げられる。
【0045】
また、バイポーラレギュレータにおける微少電流による損失を減らすために、本発明に係る多出力直流安定化電源装置を図7に示す回路構成にしてもよい。なお、図7において図2と同一の部分には同一の符号を付し詳細な説明を省略する。
【0046】
図7に示す回路回路構成は、図2の回路構成にON/OFF制御回路34、電流検出用抵抗35、スイッチ36、及びスイッチ37を付加した構成である。ON/OFF制御回路34は制御用IC12内に設けられる。また、電流検出用抵抗35の一端が入力電圧Vinを入力する端子に接続され、電流検出用抵抗35の他端がスイッチ36の一端、スイッチ37の一端、及びON/OFF制御回路34への電力供給ラインに接続される。スイッチ36の他端がパワートランジスタ11と制御用IC12への電力供給ラインとに接続され、スイッチ37の他端がパワートランジスタ21と制御用IC22への電力供給ラインとに接続される。
【0047】
この回路構成は、CMOSレギュレータから出力される直流安定化電圧Vo1とバイポーラレギュレータから出力される直流安定化電圧Vo2とが同一の値であり、同一の負荷に選択的に供給される場合に有効である。ON/OFF制御回路34は電流検出用抵抗35の両端電圧から入力電流を検出し、入力電流が所定値未満である場合は、スイッチ36をオンにし、スイッチ37をオフにする。これにより、バイポーラレギュレータICチップ2の出力がオフになるので、バイポーラレギュレータにおける微少電流による損失を減らすことができる。また、ON/OFF制御回路34は、入力電流が所定値以上である場合は、スイッチ36をオフにし、スイッチ37をオンにする。これにより、バイポーラレギュレータICチップ2を大電流用レギュレータとして用いることができ、出力電流が大きい場合でも損失を小さくすることができる。
【0048】
【発明の効果】
本発明によると、小型化を図ることができるとともに、出力電流が大きい場合でも損失を小さくすることができる多出力直流安定化電源装置を実現することができる。
【図面の簡単な説明】
【図1】 本発明に係る第一実施形態の多出力直流安定化電源装置の内部構造を示す上面図である。
【図2】 図1の多出力直流安定化電源装置の回路構成を示す図である。
【図3】 本発明に係る第二実施形態の多出力直流安定化電源装置の内部構造を示す斜視図である。
【図4】 本発明に係る第三実施形態の多出力直流安定化電源装置の底面図及び内部構造を示す側面図である。
【図5】 本発明に係る第四実施形態の多出力直流安定化電源装置の内部構造を示す上面図及び側面図である。
【図6】 本発明に係る多出力直流安定化電源装置の他の回路構成を示す図である。
【図7】 本発明に係る多出力直流安定化電源装置のさらに他の回路構成を示す図である。
【図8】 従来の単出力シリーズレギュレータの一回路構成を示す図である。
【図9】 従来の単出力CMOSシリーズレギュレータの一回路構成を示す図である。
【図10】 図9のシリーズレギュレータの内部構造を示す上面図である。
【符号の説明】
1 CMOSレギュレータICチップ
2 バイポーラレギュレータICチップ
3a チップ搭載部
4 樹脂
5、6 接着材
31、34 ON/OFF制御回路
32、35 電流検出用抵抗
33、36、37 スイッチ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a stabilized DC power supply device. In particular, the present invention relates to a multi-output direct current stabilized power supply device.
[0002]
[Prior art]
A circuit configuration of a conventional single output series regulator is shown in FIG. The series regulator in FIG. 8 has a PNP power transistor 81 and a control IC 82 formed by a bipolar process mounted on one chip. The series regulator in FIG. 8 is a device that outputs a stable DC voltage by controlling the base current of the power transistor 81 with the control IC 82 so that the output voltage Vo becomes a preset output voltage value. The error amplifier 85 has a reference voltage output from the reference voltage circuit 86, and an adjustment voltage obtained by dividing the output voltage Vo by resistors 83 and 84 built in or externally attached to a chip on which the power transistor 81 and the control IC 82 are mounted. And the base current of the power transistor 81 is adjusted according to the comparison result, the collector current of the power transistor 81 is controlled, and the output voltage Vo is stabilized.
[0003]
Further, the series regulator of FIG. 8 includes a protection circuit 87 such as an overcurrent protection circuit and an overheat protection circuit in the control IC 82. The protection circuit 87 controls the power transistor 81 during overcurrent or when the temperature in the series regulator rises, thereby protecting the series regulator.
[0004]
Series regulators are mainly formed by the bipolar process described above (hereinafter referred to as bipolar regulators), but CMOS (Complementary Metal) is superior to bipolar regulators in terms of miniaturization of IC chips and low power consumption. In recent years, the demand for those formed by an Oxide Semiconductor) process (hereinafter referred to as a CMOS regulator) has been greatly increasing. FIG. 9 shows a circuit configuration of a conventional single output CMOS regulator. The series regulator shown in FIG. 9 includes a P-channel MOS power transistor 91 and a control IC 92 formed by a CMOS process on one chip. The series regulator of FIG. 9 is a device that outputs a stable DC voltage by controlling the gate current of the power transistor 91 with the control IC 92 so that the output voltage Vo becomes a preset output voltage value. A reference voltage output from the reference voltage circuit 96 by the error amplifier 95, an adjustment voltage obtained by dividing the output voltage Vo by resistors 83 and 84 built in or externally attached to a chip on which the power transistor 91 and the control IC 92 are mounted. And the gate current of the power transistor 91 is adjusted according to the comparison result, the drain current of the power transistor 91 is controlled, and the output voltage Vo is stabilized.
[0005]
The series regulator of FIG. 9 is usually packaged, and the top view of the internal structure is as shown in FIG. A CMOS regulator IC chip 101 on which the power transistor 91 (see FIG. 9) and the control IC 92 (see FIG. 9) are mounted is bonded onto the chip mounting portion 103a of the lead frame with an insulating adhesive material 102. The input voltage pad and the output voltage pad of the CMOS regulator IC chip 101 are respectively connected to the terminal portion 103b of the lead frame by bonding wires 104 such as gold wires, and the ground pad of the CMOS regulator IC chip 101 is gold. The bonding wire 104 such as a wire (Au wire) is connected to the chip mounting portion 103a of the lead frame. Then, the resin 105 covers the CMOS regulator IC chip 101, the adhesive material 102, the lead frame, and the bonding wires 104 and is packaged.
[0006]
As described above, the CMOS regulator is excellent in terms of downsizing of the IC chip and low power consumption, but has a characteristic that the voltage difference between the drain and the source increases in proportion to an increase in the load current. Increases, the voltage difference between the input and output increases, and the loss increases. For this reason, as a regulator for large current, a bipolar regulator with little loss at the time of large current is still used very much.
[0007]
Recently, many multi-output direct current stabilized power supply devices having two or more output voltages using a CMOS regulator that can be easily miniaturized have appeared. Most of such multi-output DC stabilized power supply devices have a configuration in which a plurality of regulators for small current loads that make use of the characteristics of the CMOS are integrated into a single chip to achieve multiple outputs. As another configuration of the multi-output DC stabilized power supply device, there is a configuration in which a switching regulator control IC and a small-current CMOS series regulator are integrated into a single chip to provide multiple outputs. All of the multi-output direct current stabilized power supply devices are products that take advantage of the advantage that an IC can be made into one chip using a CMOS process.
[0008]
[Patent Document 1]
JP-A-6-120418
[Patent Document 2]
Japanese Utility Model Publication No. 1-135746
[0009]
[Problems to be solved by the invention]
However, as described above, the CMOS regulator is not suitable for a large current application because the voltage difference between the input and output increases and the loss increases as the current increases. As described above, the CMOS regulator is not suitable for a large current. It is very difficult to make a chip. For this reason, the conventional multi-output DC stabilized power supply device cannot handle a large current, and a large current regulator can only be handled by a single output product of a bipolar regulator for each load.
[0010]
In view of the above problems, an object of the present invention is to provide a multi-output direct current stabilized power supply apparatus that can be miniaturized and can reduce loss even when the output current is large.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, in the multi-output direct current stabilized power supply device according to the present invention, a MOS power transistor and a control circuit for controlling the MOS power transistor are formed by a CMOS process and formed into one chip. A regulator IC chip, a bipolar power transistor and a control circuit that controls the bipolar power transistor are formed by a bipolar process to form a single chip, a bipolar regulator IC chip, a lead frame, and a resin that seals the lead frame And the CMOS regulator IC chip and the bipolar regulator IC chip are horizontally provided on the chip mounting portion of the lead frame.
[0012]
According to such a configuration, since the CMOS regulator IC chip and the bipolar regulator IC chip are mounted on the same lead frame, the size can be reduced as compared with the single output CMOS regulator and the single output bipolar regulator which are separately packaged. Can be planned. Further, since the bipolar regulator IC chip is provided, the loss can be reduced even when the output current is large by using the bipolar regulator IC chip as a regulator for large current.
[0013]
Further, a step may be provided in the chip mounting portion so that the mounting region of the CMOS regulator IC chip in the chip mounting portion and the mounting region of the bipolar regulator IC chip in the chip mounting portion are not on the same plane. .
[0014]
With such a configuration, the adhesion between the chip mounting portion of the lead frame and the resin is improved as compared with the case where the chip mounting portion of the lead frame is flat. In addition, since the step is provided in the chip mounting portion of the lead frame, the die bond region of the CMOS regulator IC chip and the die bond region of the bipolar regulator IC chip can be clearly distinguished, and deviation occurs due to variations in the die bond position. However, the distance between the CMOS regulator IC chip and the bipolar regulator IC chip can be maintained. Further, by providing a step in the chip mounting portion of the lead frame, it is possible to reduce the possibility that the adhesive that adheres one chip will flow into the other chip. Therefore, the bonding that bonds the CMOS regulator IC chip to the chip mounting portion. This is suitable when the material and the adhesive for bonding the bipolar regulator IC chip to the chip mounting portion are different types of adhesive.
[0015]
Furthermore, the surface of the chip mounting portion to which the chip is bonded may be on the top, and the surface facing the chip bonding surface of the chip mounting portion on the lower side may be exposed without being covered with the resin.
[0016]
With such a structure, it is possible to improve the heat dissipation to the outside of the heat generated in the regulator IC chip bonded to the chip bonding surface of the chip mounting portion on the lower side.
[0017]
Further, in the multi-output direct current stabilized power supply device having any one of the above-described configurations, at least one of the CMOS regulator IC chip and the bipolar regulator IC chip is bonded to the chip mounting portion of the lead frame with an insulating adhesive. Is preferred.
[0018]
Thereby, the back electrode of the CMOS regulator IC chip and the back electrode of the bipolar regulator IC chip can be insulated, and the potential of the back electrode of the CMOS regulator IC chip and the potential of the back electrode of the bipolar regulator IC chip are set different from each other. Can be. If an adhesive material that adheres the CMOS regulator IC chip to the chip mounting portion and an adhesive material that adheres the bipolar regulator IC chip to the chip mounting portion are both insulative, it can be handled by a single adhesive application device. As compared with the case where two types of adhesives are used, the manufacturing apparatus and the manufacturing process can be simplified.
[0019]
In order to achieve the above object, in the multi-output direct current stabilized power supply device according to the present invention, a MOS power transistor and a control circuit for controlling the MOS power transistor are formed by a CMOS process and formed into one chip. A bipolar regulator IC chip in which a CMOS regulator IC chip, a bipolar power transistor and a control circuit for controlling the bipolar power transistor are formed by a bipolar process to form a single chip, a lead frame, and the lead frame are sealed One of the CMOS regulator IC chip and the bipolar regulator IC chip is bonded onto the chip mounting portion of the lead frame by a first adhesive, and the other chip is a second bond. Said by material A structure that is glued onto the square of the chip.
[0020]
According to such a configuration, since the CMOS regulator IC chip and the bipolar regulator IC chip are mounted on the same lead frame, the size can be reduced as compared with the single output CMOS regulator and the single output bipolar regulator which are separately packaged. Can be planned. Further, since the bipolar regulator IC chip is provided, the loss can be reduced even when the output current is large by using the bipolar regulator IC chip as a regulator for large current. Furthermore, since the two regulator IC chips are stacked vertically, the size in the planar direction can be reduced as compared with the configuration in which the two regulator IC chips are provided horizontally on the chip mounting portion of the lead frame.
[0021]
Moreover, the multi-output direct current stabilized power supply device having any one of the above configurations may include a switching circuit for switching on / off of the output of the bipolar regulator IC chip, and detects an input current, and according to the detection result. An output selection circuit that turns on one output of the CMOS regulator IC chip and the bipolar regulator IC chip and turns off the other output may be provided.
[0022]
As a result, the output of the bipolar regulator IC chip can be turned off, so that loss due to a minute current in the bipolar regulator can be reduced.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below with reference to the drawings. First, the multi-output direct current stabilized power supply device according to the first embodiment of the present invention will be described. FIG. 1 is a top view showing an internal structure of a multi-output direct current stabilized power supply apparatus according to a first embodiment of the present invention. 1 includes a CMOS regulator IC chip 1, a bipolar regulator IC chip 2, a lead frame including a chip mounting portion 3a and a terminal portion 3b, and a resin 4 for packaging them. It is equipped with. The CMOS regulator IC chip is a chip in which a MOS power transistor and a control circuit for controlling the MOS power transistor are formed by a CMOS process to form a single chip. A bipolar regulator IC chip is a bipolar power transistor. And a control circuit for controlling the bipolar power transistor are formed by a bipolar process and formed into one chip.
[0024]
The CMOS regulator IC chip 1 is bonded onto the chip mounting portion 3a via the adhesive 5, and the bipolar regulator IC chip 2 is bonded onto the chip mounting portion 3a via the adhesive 6. The back electrode of the CMOS regulator IC chip 1 needs to be insulated from the ground, whereas the back electrode of the bipolar regulator IC chip 2 needs to be connected to the ground. For this reason, it is necessary to insulate the back electrode of the CMOS regulator IC chip 1 from the back electrode of the bipolar regulator IC chip 2. Therefore, at least one of the adhesive material 5 of the CMOS regulator IC chip 1 and the adhesive material 6 of the bipolar regulator IC chip is made of an insulating material. The input voltage pad and the output voltage pad of the CMOS regulator IC chip 1 are respectively connected to the terminal portion 3b of the lead frame by bonding wires 7 such as gold wires, and the ground pad of the CMOS regulator IC chip 1 is gold. It is connected to the chip mounting portion 3a of the lead frame by a bonding wire 7 such as a wire (Au wire). In addition, the input voltage pad and the output voltage pad of the bipolar regulator IC chip 2 are connected to the terminal portion 3b of the lead frame by bonding wires 7 such as gold wires.
[0025]
Next, the circuit configuration of the multi-output direct current stabilized power supply device according to the first embodiment of the present invention will be described with reference to FIG.
[0026]
The multi-output direct current stabilized power supply according to the first embodiment of the present invention includes a P-channel MOS power transistor 11, a control IC 12, and resistors 13 and 14 formed by a CMOS process, and a CMOS regulator IC chip 1 (FIG. 1). It is mounted on Note that the resistors 13 and 14 may be externally attached to the CMOS regulator IC chip 1. The CMOS regulator IC chip 1 controls the gate current of the power transistor 11 with the control IC 12 so that the output voltage Vo1 becomes a preset output voltage value, and the input voltage Vin input to the output voltage Vo1 is a stable DC voltage. Convert to and output. The error amplifier 15 compares the reference voltage output from the reference voltage circuit 16 with the adjustment voltage obtained by dividing the output voltage Vo1 by the resistors 13 and 14, and the gate current of the power transistor 11 is determined according to the comparison result. By adjusting, the drain current of the power transistor 11 is controlled to stabilize the output voltage Vo1. The CMOS regulator IC chip 1 includes a protection circuit 17 such as an overcurrent protection circuit or an overheat protection circuit in the control IC 12. The protection circuit 17 controls the power transistor 11 to protect the CMOS regulator IC chip 1 when an overcurrent occurs or when the temperature in the regulator rises.
[0027]
The stabilized multi-output DC power supply according to the first embodiment of the present invention includes a PNP power transistor 21 and a control IC 22 formed by a bipolar process, resistors 23 and 24, and a bipolar regulator IC chip 2 (FIG. 1). It is mounted on The resistors 23 and 24 may be externally attached to the bipolar regulator IC chip 2. The bipolar regulator IC chip 2 controls the base current of the power transistor 21 with the control IC 22 so that the output voltage Vo2 becomes a preset output voltage value, and the input voltage Vin that is input is the output voltage Vo2 that is a stable DC voltage. Convert to and output. The error amplifier 25 compares the reference voltage output from the reference voltage circuit 26 with the adjustment voltage obtained by dividing the output voltage Vo2 by the resistors 23 and 24, and determines the gate current of the power transistor 21 according to the comparison result. By adjusting, the collector current of the power transistor 21 is controlled, and the output voltage Vo2 is stabilized. The bipolar regulator IC chip 2 includes a protection circuit 27 such as an overcurrent protection circuit and an overheat protection circuit in the control IC 22. The protection circuit 27 controls the power transistor 21 at the time of overcurrent or when the temperature in the regulator rises, thereby protecting the bipolar regulator IC chip 2.
[0028]
Since the multi-output direct current stabilized power supply device of the first embodiment according to the present invention has the CMOS regulator IC chip 1 and the bipolar regulator IC chip 2 mounted on the same lead frame, the single output CMOS packaged separately. The size can be reduced as compared with the use of a regulator and a single output bipolar regulator. Moreover, since the multi-output direct current stabilized power supply device of the first embodiment according to the present invention includes the bipolar regulator IC chip 2, the output current is large by using the bipolar regulator IC chip 2 as a large current regulator. Even in this case, the loss can be reduced.
[0029]
Next, a multi-output direct current stabilized power supply device according to a second embodiment of the present invention will be described. FIG. 3 is a perspective view showing an internal structure of the multi-output direct current stabilized power supply device according to the second embodiment of the present invention. In FIG. 3, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. 3 is provided with a step in the chip mounting portion 3a of the lead frame so that the die bond region of the CMOS regulator IC chip 1 and the die bond region of the bipolar regulator IC chip 2 are not on the same plane. This is the structure.
[0030]
When the step is provided in the lead frame chip mounting portion 3a in this manner, the adhesion between the lead frame chip mounting portion 3a and the resin 4 is improved as compared with the case where the lead frame chip mounting portion 3a is flat. Further, by providing a step in the chip mounting portion 3a of the lead frame, the die bond region of the CMOS regulator IC chip 1 and the die bond region of the bipolar regulator IC chip 2 can be clearly distinguished, and a deviation occurs due to variations in the die bond position. However, the distance between the CMOS regulator IC chip 1 and the bipolar regulator IC chip 2 can be maintained. Further, by providing a step in the chip mounting portion 3a of the lead frame, it is possible to reduce the possibility that the adhesive that adheres one chip flows into the other chip. Therefore, in the present embodiment, the adhesive 5 and the adhesive 6 are used. And are different types of adhesives.
[0031]
In addition, since the circuit structure of the multiple output direct current | flow stabilized power supply device of 2nd embodiment is the same as that of the multiple output direct current | flow stabilized power supply device of 1st embodiment, description is abbreviate | omitted.
[0032]
Next, a multi-output direct current stabilized power supply device according to a third embodiment of the present invention will be described. Fig.4 (a) is a side view which shows the internal structure of the multiple output direct current | flow stabilized power supply device of 3rd embodiment which concerns on this invention. Moreover, FIG.4 (b) is a bottom view of the multiple output direct current | flow stabilized power supply device of 3rd embodiment which concerns on this invention. 4 that are the same as those in FIG. 3 are given the same reference numerals, and detailed descriptions thereof are omitted. The multi-output direct current stabilized power supply device of the third embodiment according to the present invention is provided with a step in the chip mounting portion 3a of the lead frame as in the multi-output direct current stabilized power supply device of the second embodiment according to the present invention. Structure. In addition, the multi-output direct current stabilized power supply device according to the third embodiment of the present invention faces the chip bonding surface of the chip mounting portion 3a on the lower side, with the surface of the chip mounting portion 3a to which the chip is bonded. The surface to be exposed is exposed without being covered with the resin 4. With such a structure, heat dissipation to the outside of the heat generated in the regulator IC chip bonded to the chip bonding surface of the lower chip mounting portion 3a is improved.
[0033]
In particular, in the case of a series regulator, when the load current increases, the regulator IC chip generates more heat. Therefore, the regulator IC chip bonded to the chip bonding surface of the chip mounting portion 3a on the lower side is used for a large current as shown in FIG. A bipolar regulator IC chip 2 may be used. However, since heat is also generated in the CMOS regulator IC chip 1 for small current, in some cases (for example, when the bipolar regulator IC chip 2 is used only for a short time and the CMOS regulator IC chip 1 is used for a long time), The regulator IC chip bonded to the chip bonding surface of the lower chip mounting portion 3a may be the CMOS regulator IC chip 1.
[0034]
In addition, since the circuit structure of the multiple output direct current | flow stabilized power supply device of 3rd embodiment is the same as that of the multiple output direct current | flow stabilized power supply device of 1st embodiment, description is abbreviate | omitted.
[0035]
The adhesive for IC chips in the first to third embodiments described above will be described. As described above, since the back electrode of the CMOS regulator IC chip 1 and the back electrode of the bipolar regulator IC chip 2 need to be insulated, the adhesive of the CMOS regulator IC chip 1 and the adhesive of the bipolar regulator IC chip 2 At least one is made of an insulating material.
[0036]
Generally, the chip mounting portion 3a of the lead frame is often used as a ground. When the chip mounting portion 3a of the lead frame is a ground, the back electrode of the CMO regulator IC chip 1 is not the ground, and the back electrode of the bipolar regulator IC chip 2 is the ground. An insulating adhesive is used, and a conductive adhesive (for example, Ag paste) is used for the adhesive 6 of the bipolar regulator IC chip 2.
[0037]
When the potential of the chip mounting portion 3a of the lead frame is set to Vo, a conductive adhesive can be used for the adhesive 5 of the CMOS regulator IC chip 1. On the other hand, since the back electrode of the bipolar regulator IC chip 2 is the ground, an insulating adhesive is used for the adhesive 6 of the bipolar regulator IC chip 2.
[0038]
When the potential of the chip mounting portion 3a of the lead frame is set to other than ground or Vo, an insulating adhesive is used for both the adhesive 5 of the CMOS regulator IC chip 1 and the adhesive 6 of the bipolar regulator IC chip 2. In this case, since one adhesive material coating apparatus can be used, the manufacturing apparatus and the manufacturing process can be simplified as compared with the case where two types of adhesive materials are used. In this case, the CMOS regulator IC chip 1 includes a Vo pad, the bipolar regulator IC chip 2 includes a ground pad, and these pads are connected to the terminal portion 3a of the lead frame by a bonding wire such as a gold wire (Au wire). Make it connected.
[0039]
Next, a multi-output direct current stabilized power supply apparatus according to a fourth embodiment of the present invention will be described. FIG. 5A is a top view showing the internal structure of the multi-output direct current stabilized power supply device according to the fourth embodiment of the present invention. Moreover, FIG.5 (b) is a side view which shows the internal structure of the multiple output direct current | flow stabilized power supply device of 4th embodiment which concerns on this invention. 5 that are the same as in FIG. 1 are assigned the same reference numerals and detailed descriptions thereof are omitted.
[0040]
In the multi-output direct current stabilized power supply device of the fourth embodiment according to the present invention, the CMOS regulator IC chip 1 and the bipolar regulator IC chip 2 are vertically stacked with the surface to which the chip of the chip mounting portion 3a is bonded up. It is a structure to do. Since the bipolar regulator IC chip 2 is usually larger in chip size than the CMOS regulator IC chip 1, the back surface of the bipolar regulator IC chip 2 is bonded to the chip mounting portion 3a of the lead frame with a conductive adhesive 6; An insulating adhesive material 5 is applied to the surface of the bipolar regulator IC chip 2 and the back surface of the CMOS regulator IC chip 1 is adhered thereto. The pads of the bipolar regulator IC chip 2 are arranged near the periphery of the chip so as not to be hidden by the CMOS regulator IC chip 1. In the multi-output direct current stabilized power supply device of the fourth embodiment according to the present invention, the regulator IC chips are stacked vertically, so that the regulator IC chips are arranged horizontally and the multi-functions of the first to third embodiments are arranged. The size in the planar direction can be reduced as compared with the output DC stabilized power supply device.
[0041]
In addition, since the circuit structure of the multiple output direct current | flow stabilized power supply device of 4th embodiment is the same as that of the multiple output direct current | flow stabilized power supply device of 1st embodiment, description is abbreviate | omitted.
[0042]
By the way, although the bipolar regulator has an advantage that the loss at the time of a large current is small, a current of about several mA at least several hundred μA always flows at a small current, for example, even in a no-load state. In order to reduce the loss due to the minute current, a function of stopping the output of the bipolar regulator when the current is small may be added. FIG. 6 shows a circuit configuration of a multi-output direct current stabilized power supply device when a function for stopping the output of the bipolar regulator at the time of a small current is added. In FIG. 6, the same parts as those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0043]
The circuit circuit configuration shown in FIG. 6 is obtained by adding an ON / OFF control circuit 31, a current detection resistor 32, and a switch 33 to the circuit configuration of FIG. The ON / OFF control circuit 31 is provided in the control IC 12. In addition, a current detection resistor 32 is provided between the power transistor 21 and a terminal that outputs the direct current stabilization voltage Vo2. Further, one end of the switch 33 is connected to a terminal for inputting the input voltage Vin, a power supply line to the power transistor 11 and the control IC 12, and the other end of the switch 33 is a power supply line to the power transistor 21 and the control IC 22. And connected to.
[0044]
The ON / OFF control circuit 31 detects the output current of the bipolar regulator IC chip 2 from the voltage across the current detection resistor 32. If the output current of the bipolar regulator IC chip 2 is less than a predetermined value, the switch 33 is turned off. Then, the power supply to the bipolar regulator IC chip 2 is stopped. Thereby, since the output of the bipolar regulator IC chip 2 is turned off, the loss due to a minute current in the bipolar regulator can be reduced. As a method for restarting the power supply to the bipolar regulator IC chip 2, for example, when the ON / OFF control circuit 31 receives a reset signal from the outside, the switch 33 regardless of the value of the voltage across the current detection resistor 32. The structure which turns on is mentioned.
[0045]
Further, in order to reduce the loss due to a minute current in the bipolar regulator, the multi-output direct current stabilized power supply apparatus according to the present invention may be configured as shown in FIG. In FIG. 7, the same parts as those in FIG.
[0046]
The circuit circuit configuration shown in FIG. 7 is obtained by adding an ON / OFF control circuit 34, a current detection resistor 35, a switch 36, and a switch 37 to the circuit configuration of FIG. The ON / OFF control circuit 34 is provided in the control IC 12. One end of the current detection resistor 35 is connected to a terminal for inputting the input voltage Vin, and the other end of the current detection resistor 35 is one end of the switch 36, one end of the switch 37, and the power to the ON / OFF control circuit 34. Connected to the supply line. The other end of the switch 36 is connected to the power transistor 11 and the power supply line to the control IC 12, and the other end of the switch 37 is connected to the power transistor 21 and the power supply line to the control IC 22.
[0047]
This circuit configuration is effective when the DC stabilizing voltage Vo1 output from the CMOS regulator and the DC stabilizing voltage Vo2 output from the bipolar regulator have the same value and are selectively supplied to the same load. is there. The ON / OFF control circuit 34 detects the input current from the voltage across the current detection resistor 35. If the input current is less than a predetermined value, the switch 36 is turned on and the switch 37 is turned off. Thereby, since the output of the bipolar regulator IC chip 2 is turned off, the loss due to a minute current in the bipolar regulator can be reduced. The ON / OFF control circuit 34 turns off the switch 36 and turns on the switch 37 when the input current is equal to or greater than a predetermined value. As a result, the bipolar regulator IC chip 2 can be used as a large current regulator, and the loss can be reduced even when the output current is large.
[0048]
【The invention's effect】
According to the present invention, it is possible to realize a multi-output direct current stabilized power supply apparatus that can be miniaturized and can reduce loss even when the output current is large.
[Brief description of the drawings]
FIG. 1 is a top view showing an internal structure of a multi-output direct current stabilized power supply device according to a first embodiment of the present invention.
2 is a diagram showing a circuit configuration of the multi-output direct current stabilized power supply device of FIG. 1; FIG.
FIG. 3 is a perspective view showing an internal structure of a multi-output direct current stabilized power supply device according to a second embodiment of the present invention.
FIG. 4 is a bottom view and a side view showing an internal structure of a multi-output direct current stabilized power supply device according to a third embodiment of the present invention.
FIGS. 5A and 5B are a top view and a side view showing an internal structure of a multi-output direct current stabilized power supply device according to a fourth embodiment of the present invention.
FIG. 6 is a diagram showing another circuit configuration of the multi-output direct current stabilized power supply device according to the present invention.
FIG. 7 is a diagram showing still another circuit configuration of the multi-output direct current stabilized power supply device according to the present invention.
FIG. 8 is a diagram showing a circuit configuration of a conventional single output series regulator.
FIG. 9 is a diagram showing a circuit configuration of a conventional single output CMOS series regulator.
10 is a top view showing the internal structure of the series regulator of FIG. 9. FIG.
[Explanation of symbols]
1 CMOS regulator IC chip
2 Bipolar regulator IC chip
3a Chip mounting part
4 Resin
5, 6 Adhesive
31, 34 ON / OFF control circuit
32, 35 Current detection resistor
33, 36, 37 switches

Claims (7)

  1. MOSパワートランジスタと前記MOSパワートランジスタを制御する制御回路とがCMOSプロセスで形成されて1チップ化されているCMOSレギュレータICチップと、
    バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて1チップ化されているバイポーラレギュレータICチップと、
    リードフレームと、
    前記リードフレームを封止する樹脂と、
    を備え、
    前記CMOSレギュレータICチップと前記バイポーラレギュレータICチップとが前記リードフレームのチップ搭載部に横設されることを特徴とする多出力直流安定化電源装置。
    A CMOS regulator IC chip in which a MOS power transistor and a control circuit for controlling the MOS power transistor are formed by a CMOS process and formed into one chip;
    A bipolar regulator IC chip in which a bipolar power transistor and a control circuit for controlling the bipolar power transistor are formed by a bipolar process to form a single chip;
    A lead frame,
    A resin for sealing the lead frame;
    With
    The multi-output direct current stabilized power supply apparatus according to claim 1, wherein the CMOS regulator IC chip and the bipolar regulator IC chip are horizontally provided on a chip mounting portion of the lead frame.
  2. 前記チップ搭載部における前記CMOSレギュレータICチップの搭載領域と前記チップ搭載部における前記バイポーラレギュレータICチップの搭載領域とが同一平面上にならないように、前記チップ搭載部に段差を設ける請求項1に記載の多出力直流安定化電源装置。2. The step according to claim 1, wherein a step is provided in the chip mounting portion so that a mounting region of the CMOS regulator IC chip in the chip mounting portion and a mounting region of the bipolar regulator IC chip in the chip mounting portion are not coplanar. Multi-output DC stabilized power supply.
  3. 前記チップ搭載部のチップが接着される面を上として、より下側にある前記チップ搭載部のチップ接着面に対向する面を前記樹脂で覆わずに露出させる請求項2に記載の多出力直流安定化電源装置。3. The multi-output direct current according to claim 2, wherein a surface of the chip mounting portion to which the chip is bonded is up, and a surface facing the chip bonding surface of the chip mounting portion on the lower side is exposed without being covered with the resin. Stabilized power supply.
  4. 前記CMOSレギュレータICチップと前記バイポーラレギュレータICチップの少なくとも一つが絶縁性の接着材によって前記リードフレームのチップ搭載部に接着されている請求項1〜3のいずれか一項に記載の多出力直流安定化電源装置。The multi-output direct current stabilization according to any one of claims 1 to 3, wherein at least one of the CMOS regulator IC chip and the bipolar regulator IC chip is bonded to a chip mounting portion of the lead frame with an insulating adhesive. Power supply.
  5. MOSパワートランジスタと前記MOSパワートランジスタを制御する制御回路とがCMOSプロセスで形成されて1チップ化されているCMOSレギュレータICチップと、
    バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて1チップ化されているバイポーラレギュレータICチップと、
    リードフレームと、
    前記リードフレームを封止する樹脂と、
    を備え、
    前記CMOSレギュレータICチップと前記バイポーラレギュレータICチップのうち一方のチップが第1の接着材によって前記リードフレームのチップ搭載部上に接着され、他方のチップが第2の接着材によって前記一方のチップの上に接着されることを特徴とする多出力直流安定化電源装置。
    A CMOS regulator IC chip in which a MOS power transistor and a control circuit for controlling the MOS power transistor are formed by a CMOS process and formed into one chip;
    A bipolar regulator IC chip in which a bipolar power transistor and a control circuit for controlling the bipolar power transistor are formed by a bipolar process to form a single chip;
    A lead frame,
    A resin for sealing the lead frame;
    With
    One of the CMOS regulator IC chip and the bipolar regulator IC chip is bonded onto the chip mounting portion of the lead frame by a first adhesive, and the other chip is bonded to the one chip by a second adhesive. A multi-output direct current stabilized power supply device characterized by being bonded to the top.
  6. 前記バイポーラレギュレータICチップの出力のオン/オフを切り替える切替回路を備える請求項1〜5のいずれか一項に記載の多出力直流安定化電源装置。The multi-output direct current stabilized power supply device according to any one of claims 1 to 5, further comprising a switching circuit that switches on / off of an output of the bipolar regulator IC chip.
  7. 入力電流を検出し、その検出結果に応じて前記CMOSレギュレータICチップと前記バイポーラレギュレータICチップのうち一方の出力をオンにして、他方の出力をオフにする出力選択回路を備える請求項1〜5のいずれか一項に記載の多出力直流安定化装置。6. An output selection circuit that detects an input current and turns on one output of the CMOS regulator IC chip and the bipolar regulator IC chip and turns off the other output according to the detection result. The multi-output DC stabilizing device according to any one of the above.
JP2003183977A 2003-06-27 2003-06-27 Multi-output DC stabilized power supply Expired - Fee Related JP3979973B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003183977A JP3979973B2 (en) 2003-06-27 2003-06-27 Multi-output DC stabilized power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003183977A JP3979973B2 (en) 2003-06-27 2003-06-27 Multi-output DC stabilized power supply

Publications (2)

Publication Number Publication Date
JP2005019782A JP2005019782A (en) 2005-01-20
JP3979973B2 true JP3979973B2 (en) 2007-09-19

Family

ID=34183885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003183977A Expired - Fee Related JP3979973B2 (en) 2003-06-27 2003-06-27 Multi-output DC stabilized power supply

Country Status (1)

Country Link
JP (1) JP3979973B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309312A (en) * 2005-04-26 2006-11-09 Sharp Corp Regulator
JP4805699B2 (en) * 2006-03-14 2011-11-02 株式会社リコー Semiconductor device
KR100777160B1 (en) 2006-11-01 2007-11-16 주식회사 케이이씨 Power circuit for mobile phone and semiconductor package thereof
JP5083294B2 (en) * 2009-11-06 2012-11-28 三菱電機株式会社 Power semiconductor device
JP5863599B2 (en) * 2012-08-21 2016-02-16 三菱電機株式会社 Power module

Also Published As

Publication number Publication date
JP2005019782A (en) 2005-01-20

Similar Documents

Publication Publication Date Title
US10607978B2 (en) Semiconductor device and electronic apparatus
US9520341B2 (en) Semiconductor package with conductive clips
US8395364B2 (en) Internal packaging of a semiconductor device mounted on die pads
US9373571B2 (en) Integrating multi-output power converters having vertically stacked semiconductor chips
US6297552B1 (en) Commonly housed diverse semiconductor die
EP1360763B1 (en) Integrated fet and driver
US7843700B2 (en) Semiconductor device
US7598603B2 (en) Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US7808102B2 (en) Multi-die DC-DC boost power converter with efficient packaging
US8049315B2 (en) Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7002249B2 (en) Microelectronic component with reduced parasitic inductance and method of fabricating
EP0809292B1 (en) Power transistor module
US8638577B2 (en) Semiconductor device for DC-DC converter including high side and low side semiconductor switches
TWI284946B (en) Power chip scale package
US6882047B2 (en) Semiconductor package including a plurality of semiconductor chips therein
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
TWI497685B (en) Molded power-supply module with bridge inductor over other components
US8266793B2 (en) Module having a stacked magnetic device and semiconductor device and method of forming the same
US9281306B2 (en) Multi-transistor exposed conductive clip for semiconductor packages
US5977630A (en) Plural semiconductor die housed in common package with split heat sink
TWI520300B (en) Semiconductor device
CN101488496B (en) Semiconductor integrated circuit
US6798044B2 (en) Flip chip in leaded molded package with two dies
US9929079B2 (en) Leadless electronic packages for GAN devices
KR100852766B1 (en) Package for high power density device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees