JP3909029B2

JP3909029B2 - Terminal synchronization method and terminal synchronization circuit

Info

Publication number: JP3909029B2
Application number: JP2003071512A
Authority: JP
Inventors: 陽一深田; 公孝友信; 仁上松
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2003-03-17
Filing date: 2003-03-17
Publication date: 2007-04-25
Anticipated expiration: 2023-03-17
Also published as: JP2004282441A

Description

【０００１】
【発明の属する技術分野】
本発明は、非同期のパケット通信網を介して接続された複数の端末装置の間でパケットを転送する場合に、パケットの転送元の端末装置とパケットの転送先の端末装置とを同期させるために用いられる端末同期方法及び端末同期回路に関する。
【０００２】
【従来の技術】
ディジタル信号を転送する通信網については、信号処理のタイミングを決定するクロック信号をネットワーク全体で同期させているか否かに応じて、同期通信ネットワークと非同期通信ネットワークとに大別することができる。
【０００３】
同期通信ネットワークを用いた通信システムは例えば図７に示すように構成され、非同期通信ネットワークを用いた通信システムは例えば図８に示すように構成される。
同期通信ネットワークでは、これに接続された複数の端末装置同士も正確に同期させることができる。
【０００４】
例えば、リアルタイムのストリーム伝送のような通信サービスを実施する場合には、送信側の端末装置におけるＡ／Ｄ（アナログ／ディジタル）変換の変換速度と、受信側の端末装置におけるＤ／Ａ（ディジタル／アナログ）変換の変換速度とを一致させる必要がある。このような場合には、送信側の端末装置と受信側の端末装置とを同期させる必要がある。
【０００５】
もしも、送信側のＡ／Ｄ変換速度と受信側のＤ／Ａ変換速度とが一致していないと、リアルタイム信号の時間軸上の波形が歪むだけでなく、送信側で生成されるディジタル信号の情報レートと受信側で処理するディジタル信号の情報レートとが一致しなくなるため、ネットワーク内オーバーフローもしくはアンダーフローが発生し正常な通信ができなくなる。
【０００６】
同期ネットワークの具体例としては、ＩＳＤＮ，ＳＯＮＥＴ／ＳＤＨ，ＡＴＭ（非同期転送モード），ＩＥＥＥ１３９４が知られている。なお、ＡＴＭは非同期ではあるが、実際には下位の物理レイヤーでＳＯＮＥＴ／ＳＤＨのようにクロックが同期した同期ネットワークを使用している。つまり、ＡＴＭはセルの転送タイミングに関していえば下位の物理レイヤーに対して非同期であるが、下位の物理レイヤーのビットのクロックはネットワーク全体で同期している。
【０００７】
一方、非同期通信ネットワークにおいては、端末間や中継点間で通信の同期を行わない。すなわち、ネットワーク内で通信を中継するパケットスイッチなどは、それぞれ個別に内部で決定したタイミングに従って動作を行う。
【０００８】
従って、非同期通信ネットワークはリアルタイムのストリーム伝送のような通信サービスには適していないが、ネットワーク管理上の手数が簡素化されるという長所があるため、ローカルエリアネットワークから発展してきた。
非同期通信ネットワークの具体例としては、イーサネット（登録商標）やＩＰ網が知られている。
【０００９】
同期通信ネットワークを用いて通信する場合に、端末装置同士を同期させる技術としては、特許文献１及び特許文献２が知られている。これらの従来技術においては、ＳＯＮＥＴ／ＳＤＨレイヤーで１５５．５２ＭＨｚの同期したネットワーククロックが両端の端末装置で得られることを前提として機器間の同期を実現している。
【００１０】
一方、非同期通信ネットワークを用いて通信する場合に、端末装置同士を同期させる技術としては、特許文献３が提案されている。この従来技術では、送信するパケットにタイムスタンプを付与し、このタイムスタンプにより受信側でパケットのジッタを補正することを提案している。
【特許文献１】
特開平８−３４０３５０号公報
【特許文献２】
特開平９−０６４８７４号公報
【特許文献３】
特開平１１−１１２９３８号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、特許文献３の従来技術においては、送信器と受信器との同期のために、同期ネットワークが別途必要になる。従って、特許文献３の従来技術は、厳密な意味では非同期通信ネットワークにおいて端末装置同士を同期させる方法ではない。
【００１２】
本発明は、リアルタイムのストリーム通信のように端末同士の同期が必要な通信を、既存の非同期通信ネットワークで接続された端末同士の間で実現することが可能な端末同期方法及び端末同期回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１は、非同期のパケット通信網を介して接続された複数の端末装置の間でパケットを転送する通信システムを用いて、パケットの転送元の端末装置とパケットの転送先の端末装置とを同期させるための端末同期方法であって、１つの端末装置をマスター端末装置に割り当て、他の端末装置をスレーブ端末装置に割り当て、前記マスター端末装置が、基準となるクロック信号に基づき所定の基準時刻に対する時間変化に比例する値をパケット番号として順次に生成するとともに、前記パケット番号が付与されたパケットを時刻同期パケットとして前記マスター端末装置から前記パケット通信網を介してスレーブ端末装置に転送し、スレーブ端末装置では、その内部で生成された内部クロック信号に基づいて生成された値と、受信した前記時刻同期パケットに含まれているパケット番号とを比較し、前記時刻同期パケットを受信する度に比較結果に基づいて前記内部クロック信号の発振周波数を調整し、前記内部クロック信号に同期して通信の処理を実行することを特徴とする。
【００１４】
請求項１においては、同期させるべき端末装置間で時刻同期パケットを送受することにより同期を実現している。
通信が経由するネットワークが非同期パケットネットワークである場合、一般にネットワーク内のパケットスイッチのインタフェースから送信されるビットのクロックレート、すなわちネットワークから端末が受信する信号のビットレートは各端末装置毎に異なる。
【００１５】
しかし、同期させるべき端末装置の１つをマスター端末装置とし、他の全ての端末装置をスレーブ端末装置とした場合に、マスター端末装置からスレーブ端末装置に対して時間的に等間隔で時刻同期パケットを転送すれば、スレーブ端末装置は時刻同期パケットを原理的にはマスター端末装置と同じ時間間隔で受信することができる。
【００１６】
従って、時刻同期パケットの受信間隔に基づいて、マスター端末装置とスレーブ端末装置との間で同期を実現することが可能になる。但し、このような同期を実現しようとする場合には、次に示す２つの問題が存在する。
［ネットワークにおける時刻同期パケットの“大位相のジッタ”の問題］
非同期パケットネットワークでは、輻輳により、スレーブ側が受信する時刻同期パケットにはジッタが生じる。この対策としては、時刻同期パケットを非同期パケットネットワーク上で優先的に転送することが考えられる。但し、この対策を行っても完全にジッタを消滅させることはできない。
【００１７】
例えば、非同期パケットネットワーク上に存在するパケットスイッチが予め優先指定された時刻同期パケットを転送する際に、先行する非優先パケットが送信中であるケースについて考えよう。
時刻同期パケットはすぐにも転送する必要があるが、時刻同期パケットは出力側のバッファメモリ上で先行する非優先パケットの送出完了を待たなければならないので、この待ち時間の変動がジッタとして現れる。
【００１８】
従って、スレーブ側の端末装置においては、時刻同期パケットのジッタを吸収した上で、時刻同期パケットからクロック信号を再生する必要がある。スレーブ側の端末装置上に周波数安定度の高いクロック発生器を設け、受信した時刻同期パケットに基づいてクロックの位相を補正するのが望ましいと考えられる。但し、周波数安定度の高いクロック発生器として、一般的なＰＬＬ（Phase Locked Loop）回路は利用できない。
【００１９】
一般的なＰＬＬ回路においては、発生したクロック信号と外部から入力されるクロック信号との間の位相差が、規格化されたクロック周期（２π）よりも十分に小さいことを前提としている。また、各クロック信号の立ち上がりなどを検出して発生するクロック信号の位相を補正するように構成されている。
【００２０】
しかしながら、非同期パケットネットワークにおいては、外部から入力されるクロック信号に相当する時刻同期パケットに、規格化されたクロック周期（２π）よりも大きいジッタが発生する可能性が高い。そのため、一般的なＰＬＬ回路を用いると、時刻同期パケットのジッタが（−π〜＋π）の範囲を外れた場合に動作が不正確になる。
【００２１】
［ネットワークにおける時刻同期パケットのパケット廃棄の問題］
非同期パケットネットワークにおいては、輻輳が発生した場合にパケットが廃棄される。
スレーブ側の端末装置に時刻同期パケットが到着しない場合には、原因として（１）ネットワークでのジッタと（２）ネットワークではのパケット廃棄とが考えられる。（１），（２）の各ケースについて一般的なＰＬＬ回路の適応性を以下に検証する。
【００２２】
一般的なＰＬＬ回路では、発振クロックと外部入力クロックとの位相を比較するトリガとして、発振クロック自身を用いている。
（１）のケースでは、ネットワークのジッタにより外部入力クロック、すなわち時刻同期パケットの到着が遅れている場合、これに合わせて徐々に発振クロックの位相が遅れる（周波数が低くなる）。その後、到着が遅れていた外部入力クロック（時刻同期パケット）が一度にＰＬＬ回路の入力に到着するはずであるから、この際に徐々にＰＬＬ回路の発振クロックも位相が進む（周波数が高くなる）。従って、このケースでは一般的なＰＬＬ回路を用いても原理的には問題は生じない。
【００２３】
（２）のケースでは、ネットワークにおける時刻同期パケットの廃棄が生じ、外部クロック信号である時刻同期パケットがＰＬＬ回路に入力されなくなると、ＰＬＬ回路が発振クロック信号をトリガとして発振クロックと外部入力クロック信号との位相比較を行う度に、外部入力クロックが位相遅れを起こしているものとみなされ、発振クロックの位相を遅らせる（周波数が低くなる）ことになる。この現象が発生すると、スレーブ側の端末装置は、マスター側の端末装置よりもクロックの発振周波数が低くなるという問題が発生する。
【００２４】
このような問題に対処するために、請求項１の発明では、マスター端末装置が送信する時刻同期パケットに時間変化に比例するパケット番号を付与する。また、スレーブ端末装置では生成された内部クロック信号の計数により生成された値と、受信した時刻同期パケットのパケット番号とを比較し、比較結果に応じて内部クロック信号の発振周波数を調整する。
【００２５】
すなわち、前述の「大位相のジッタ」によりスレーブ端末装置が受信した時刻同期パケットとスレーブ端末装置内部で生成したクロック信号との位相差がπ以上になった場合であっても、時刻同期パケットのパケット番号と内部クロック信号の計数値との比較結果からその位相差を検知することができ、正しくクロック周波数の補正を行うことができる。
【００２６】
また、請求項１では時刻同期パケットを受信する度に比較結果に基づいて内部クロック信号の発振周波数を調整する。従って、ネットワーク上で時刻同期パケットの廃棄が生じた場合には、廃棄によってスレーブ端末装置で受信されなくなった時刻同期パケットが発振周波数に影響を及ぼすのを回避することができ、発振周波数の低下を防止できる。
【００２７】
従って、請求項１の発明を用いることにより、既存の非同期ネットワークを介して接続された複数の端末装置の間で、正確な同期を実現することが可能になる。
請求項２は、請求項１の端末同期方法において、前記パケット通信網に含まれる中継装置は、前記時刻同期パケットの転送処理をそれ以外のパケットに比べて優先的に行うことを特徴とする。
【００２８】
請求項２においては、非同期パケットネットワークを通過する際に時刻同期パケットに生じるジッタを減らすことができる。また、非同期パケットネットワークで時刻同期パケットが廃棄される確率を減らすこともできる。これにより、スレーブ端末装置内で生成されるクロック信号の周波数の変化が小さくなり、ジッタの少ない高品質なクロックを再生することが可能になる。
【００２９】
請求項３は、非同期のパケット通信網を介して接続された複数の端末装置の間でパケットを転送する通信システムを用いて、パケットの転送元の端末装置とパケットの転送先の端末装置とを同期させるために所定のマスター端末装置に設けられる端末同期回路であって、基準となるクロック信号を生成する基準クロック生成器と、前記基準クロック生成器が出力するクロック信号を計数するカウンタと、前記カウンタの計数値に対応するパケット番号の情報を含むパケットを時刻同期パケットとして作成する時刻同期パケット生成器と、前記時刻同期パケットを前記クロック信号に同期して前記パケット通信網に送出する時刻同期パケット送信器とを設けたことを特徴とする。
【００３０】
請求項３の端末同期回路をマスター端末装置に設けて通信システムを構成することにより、請求項１と同様に、スレーブ端末装置における位相差がπを超えた場合であっても再生するクロック信号の周波数制御を正確に行うことが可能になる。
請求項４は、非同期のパケット通信網を介して接続された複数の端末装置の間でパケットを転送する通信システムを用いて、パケットの転送元の端末装置とパケットの転送先の端末装置とを同期させるために所定のスレーブ端末装置に設けられる端末同期回路であって、周波数が可変の内部クロック信号を生成する内部クロック生成器と、前記内部クロック信号を計数するカウンタと、スレーブ端末装置がパケット通信網から時刻同期パケットとして定められたパケットを受信した場合に、前記時刻同期パケットの特定部分に含まれているパケット番号の情報を抽出するとともに所定のトリガ信号を出力する時刻同期パケット受信器と、前記カウンタの計数値に対応する値と、前記パケット番号とを比較する比較器と、前記比較器の比較結果及び前記トリガ信号に従って前記内部クロック生成器の発振周波数を調整する周波数調整器とを設けたことを特徴とする。
【００３１】
請求項４の端末同期回路をスレーブ端末装置に設けて通信システムを構成することにより、請求項１と同様に、スレーブ端末装置における位相差がπを超えた場合であっても再生するクロック信号の周波数制御を正確に行うことが可能になる。
【００３２】
【発明の実施の形態】
本発明の端末同期方法及び端末同期回路の１つの実施の形態について、図１〜図６を参照して説明する。この形態は全ての請求項に対応する。
【００３３】
図１は通信システムの構成例（１）を示すブロック図である。図２はマスター端末装置の構成例を示すブロック図である。図３はスレーブ端末装置の構成例を示すブロック図である。図４は各パケットスイッチの優先制御例を示す模式図である。図５は通信システムの構成例（２）を示すブロック図である。図６はマスター端末装置の構成例を示すブロック図である。
【００３４】
この形態では、請求項３のマスター端末装置，基準クロック生成器，カウンタ，時刻同期パケット生成器及び時刻同期パケット送信器は、それぞれマスター端末装置５１，内部クロック発生器２１（５４），カウンタ２２，時刻同期パケット生成器２３及び送信器２４に相当する。
また、請求項４のスレーブ端末装置，内部クロック生成器，カウンタ，時刻同期パケット受信器，比較器及び周波数調整器は、それぞれスレーブ端末装置５２，電圧制御発振器４２，カウンタ４３，時刻同期パケット受信器４１，比較器４４及びループフィルタ４６に相当する。
【００３５】
本発明を実施する通信システムは、例えば図１又は図５に示すように構成される。図１の例では、非同期通信ネットワーク５３に接続された２つの端末装置をマスター端末装置５１及びスレーブ端末装置５２として割り当ててある。
そして、マスター端末装置５１とスレーブ端末装置５２との間で一方が他方に対してリアルタイムのストリーム伝送のような通信サービスを提供するために、パケットＰ２，Ｐ３を非同期通信ネットワーク５３を介して双方向に転送する場合を想定している。
【００３６】
この例では、非同期通信ネットワーク５３に３つのパケットスイッチ６１，６２，６３が設けてある。これらのパケットスイッチ６１，６２，６３は、それぞれに内蔵されたクロック発生器６４，６５，６６が生成する内部クロック信号に同期してそれぞれ独立したタイミングで、すなわち非同期で動作する。
リアルタイムのストリーム伝送を実現するためには、送信側のＡ／Ｄ変換速度と受信側のＤ／Ａ変換速度とを同期させる必要がある。しかし、非同期通信ネットワーク５３を介してマスター端末装置５１とスレーブ端末装置５２との間でパケットＰ２，Ｐ１を転送するので、基準となるクロック信号を用いてマスター端末装置５１とスレーブ端末装置５２とを直接同期させることはできない。
【００３７】
そこで、この例では図１に示すように特別な時刻同期パケットＰ１をマスター端末装置５１で生成し、マスター端末装置５１から非同期通信ネットワーク５３を介して時刻同期パケットＰ１をスレーブ端末装置５２に転送するとともに、この動作を定期的に繰り返し行う。そして、スレーブ端末装置５２は受信した時刻同期パケットＰ１に基づいてクロックの再生を行い、再生されたクロック信号に同期したタイミングで動作する。
【００３８】
これにより、非同期通信ネットワーク５３を利用する場合であっても、マスター端末装置５１とスレーブ端末装置５２とを同期させることができ、リアルタイムのストリーム伝送サービスのように同期が必要な通信を実現できる。
なお、時刻同期パケットＰ１と他のパケットＰ２とは同じ伝送路の同じ通信チャネルを用いて伝送される。時刻同期パケットＰ１と他のパケットＰ２との種類の違いは、例えば各パケットのヘッダに記録された情報によって区別される。
【００３９】
この形態では、マスター端末装置５１は図２に示すようにリアルタイムストリーム信号送信器１１，リアルタイムストリーム信号受信器１２，同期制御回路１３及びインタフェース１４を備えている。
また、同期制御回路１３には内部クロック発生器２１，カウンタ２２，時刻同期パケット生成器２３，送信器２４，スイッチ２５及び輻輳検出器２６が備わっている。
【００４０】
リアルタイムストリーム信号送信器１１は、Ａ／Ｄ変換器を内蔵しており、アナログ信号として入力される送信信号をタイミングの基準となるクロック信号ＣＬＫに同期してＡ／Ｄ変換し、変換後のディジタル情報を含む送信パケットを順次に生成し、インタフェース１４を介して送信する。
リアルタイムストリーム信号受信器１２は、Ｄ／Ａ変換器を内蔵しており、非同期通信ネットワーク５３から順次に入力される各受信パケットのディジタル情報を前記クロック信号ＣＬＫに同期してＤ／Ａ変換し、アナログ信号の受信信号を生成する。
【００４１】
クロック信号ＣＬＫは、内部クロック発生器２１によって生成される。クロック信号ＣＬＫの周波数は固定されている。カウンタ２２は、クロック信号ＣＬＫのパルス数を計数し、数値情報を生成する。クロック信号ＣＬＫの周波数は一定なので、カウンタ２２が出力する数値は、ある時点からの経過時間に比例して増大する。
【００４２】
時刻同期パケット生成器２３は、一定の時間間隔で時刻同期パケットＰ１を繰り返し生成する。各々の時刻同期パケットＰ１のペイロードには、時刻に相当するパケット番号が書き込まれる。このパケット番号には、カウンタ２２が出力する数値情報が割り当てられる。
時刻同期パケット生成器２３が生成した各時刻同期パケットＰ１は、送信器２４，スイッチ２５及びインタフェース１４を介して非同期通信ネットワーク５３に送出される。
【００４３】
送信器２４は、時刻同期パケットＰ１の送信タイミングを調整するために設けてある。送信器２４にはバッファメモリが内蔵されている。時刻同期パケット生成器２３から出力される各時刻同期パケットＰ１は、送信器２４のバッファメモリに書き込まれた後、内部クロック発生器２１が出力するクロック信号ＣＬＫのタイミングをトリガとして読み出されスイッチ２５及びインタフェース１４を介して非同期通信ネットワーク５３に送出される。
【００４４】
また、スイッチ２５はリアルタイム・ストリーム信号に相当する送信に輻輳が生じた場合に、送信前の時刻同期パケットＰ１を破棄するために設けてある。輻輳検出器２６は、インタフェース１４を監視し、リアルタイム・ストリーム信号に相当する送信に輻輳が発生したことを検出すると、スイッチ２５を制御して送信前の時刻同期パケットＰ１を破棄する。
【００４５】
実際には、輻輳検出器２６はインタフェース１４が非同期通信ネットワーク５３から受信した信号の中に、「ＩＥＥＥ８０２．３ｘ」などで規定されたネットワーク輻輳通知信号が現れた場合に、マスター端末装置５１からの送信がネットワーク内で輻輳状態であるものとみなし、時刻同期パケットＰ１を破棄するようにスイッチ２５を制御する。
【００４６】
この形態では、マスター端末装置５１の送出する時刻同期パケットＰ１にパケット番号を付与してあるので、スレーブ端末装置５２は全ての時刻同期パケットＰ１を受信しなくても、受信したパケット番号からクロック信号を正しく再生することができる。
輻輳が発生したような場合には、ネットワーク上でパケットが破棄されることになるが、一部のパケットの破棄をマスター端末装置５１上で行っても原理的には問題はない。非同期通信ネットワーク５３上で輻輳が生じた場合には、非同期通信ネットワーク５３上で廃棄される可能性のある時刻同期パケットＰ１を事前にマスター端末装置５１上で廃棄することにより、通信全体の品質を改善することが可能になる。
【００４７】
一方、この形態のスレーブ端末装置５２は、図３に示すようにリアルタイムストリーム信号送信器３１，リアルタイムストリーム信号受信器３２，クロック再生回路３３及びインタフェース３４を備えている。
また、クロック再生回路３３には時刻同期パケット受信器４１，電圧制御発振器４２，カウンタ４３，比較器４４，ゲート回路４５及びループフィルタ４６が備わっている。
【００４８】
クロック再生回路３３は、非同期通信ネットワーク５３を介して受信した時刻同期パケットＰ１に基づいて送信側（マスター端末装置５１）に同期したクロック信号ＣＬＫ２を再生する。
リアルタイムストリーム信号送信器３１は、Ａ／Ｄ変換器を内蔵しており、アナログ信号として入力される送信信号をタイミングの基準となるクロック信号ＣＬＫ２に同期してＡ／Ｄ変換し、変換後のディジタル情報を含む送信パケットを順次に生成し、インタフェース３４を介して送信する。
【００４９】
リアルタイムストリーム信号受信器３２は、Ｄ／Ａ変換器を内蔵しており、非同期通信ネットワーク５３から順次に入力される各受信パケットのディジタル情報を前記クロック信号ＣＬＫ２に同期してＤ／Ａ変換し、アナログ信号の受信信号を生成する。
次に、クロック再生回路３３の動作の詳細について説明する。
【００５０】
電圧制御発振器４２は、スレーブ端末装置５２の内部で利用されるクロック信号ＣＬＫ２を生成する。このクロック信号ＣＬＫ２の周波数は、電圧制御発振器４２の入力レベル（電圧や電流）を制御することにより変更することができる。電圧制御発振器４２の制御入力には、ループフィルタ４６が接続されている。すなわち、ループフィルタ４６の出力信号が電圧制御発振器４２の発振周波数を決定する。ループフィルタ４６は積分回路の機能を有している。
【００５１】
電圧制御発振器４２の発振周波数を最適化し、クロック信号ＣＬＫ２の周波数をマスター端末装置５１のクロック信号ＣＬＫに同期させるために、時刻同期パケット受信器４１，カウンタ４３，比較器４４及びゲート回路４５が設けてある。
カウンタ４３は、電圧制御発振器４２が出力するクロック信号ＣＬＫ２のパルス数を計数し、数値情報を生成する。従って、もしもクロック信号ＣＬＫ２の周波数が一定であれば、カウンタ４３が出力する数値は、ある時点からの経過時間に比例して増大する。
【００５２】
時刻同期パケット受信器４１は、非同期通信ネットワーク５３から入力される前述の時刻同期パケットＰ１をインタフェース３４を介して受信する。また、時刻同期パケット受信器４１は受信した時刻同期パケットＰ１のペイロードからパケット番号の数値を読み出し、このパケット番号を比較器４４の入力に与える。更に、時刻同期パケット受信器４１は時刻同期パケットＰ１を受信するとその受信タイミングに同期したトリガ信号を生成し、トリガ信号をゲート回路４５に与える。時刻同期パケットＰ１を受信しないときにはトリガ信号は発生しない。
【００５３】
比較器４４は、時刻同期パケット受信器４１から出力されるパケット番号の数値とカウンタ４３から出力される数値とを比較し、それらの差分を電圧として出力する。
比較器４４から出力される電圧は、ゲート回路４５を介してループフィルタ４６の入力に印可される。ゲート回路４５は、時刻同期パケット受信器４１からのトリガ信号が現れた時だけ、すなわち時刻同期パケットを受信した時だけ比較器４４の出力電圧をループフィルタ４６の入力に印加する。
【００５４】
ところで、カウンタ４３から出力される数値は、電圧制御発振器４２が出力するクロック信号ＣＬＫ２を利用する場合に期待される時刻同期パケットＰ１のペイロードに含まれるパケット番号に相当する。
【００５５】
一方、時刻同期パケット受信器４１から比較器４４に入力される数値は、実際にスレーブ端末装置５２に到着した時刻同期パケットＰ１のペイロードに含まれているパケット番号である。但し、後者のパケット番号にはジッタが含まれている。
これらのパケット番号を比較器４４で比較することにより、結果的に電圧制御発振器４２から出力されるクロック信号ＣＬＫ２の周波数とマスター端末装置５１におけるクロック信号ＣＬＫの周波数とを比較することになる。すなわち、２つのクロック信号ＣＬＫ，ＣＬＫ２の間の周波数の違いや位相の進み／遅れを識別することができる。
【００５６】
しかし、スレーブ端末装置５２が受信する時刻同期パケットＰ１のパケット番号には、ネットワークにおけるパケット廃棄の影響や、パケットのジッタの影響が現れるので、その対策が必要になる。
パケット廃棄に対する対策として、この例ではゲート回路４５を設けてある。即ち、比較器４４の出力電圧はゲート回路４５が開いている時だけループフィルタ４６の入力に印加されるので、時刻同期パケットＰ１がネットワーク上で廃棄され受信されない時には、ループフィルタ４６の入力レベルは変化しない。従って、パケット廃棄はクロック信号ＣＬＫ２の周波数に影響を及ぼさない。
【００５７】
また、パケットのジッタの影響を緩和するために、ループフィルタ４６を用いている。即ち、比較器４４から出力される電圧は、ループフィルタ４６の積分処理によって時間的に平均化されてから電圧制御発振器４２の入力に印加されるので、ジッタの影響は小さくなる。
なお、比較器４４の出力電圧と電圧制御発振器４２の発振周波数との関係については、次のように定めればよい。即ち、カウンタ４３出力の数値情報が受信した時刻同期パケットＰ１のパケット番号に比べて大きい場合には、電圧制御発振器４２の発振周波数を下げる方向に比較器４４の出力電圧が変化し、カウンタ４３出力の数値情報が受信した時刻同期パケットＰ１のパケット番号に比べて小さい場合には、電圧制御発振器４２の発振周波数を上げる方向に比較器４４の出力電圧が変化するように定める。
【００５８】
ところで、マスター端末装置５１から一定の時間間隔で時刻同期パケットＰ１を送出した場合でも、非同期通信ネットワーク５３を通過するトラヒックが増大すると各パケットの伝送遅延時間が大きくなり、スレーブ端末装置５２に到達する時刻同期パケットＰ１のジッタも大きくなる。
非同期通信ネットワーク５３上で生じるジッタを減らすために、この形態では非同期通信ネットワーク５３上の各パケットスイッチ６１，６２，６３が図４に示すような優先制御を実施している。
【００５９】
即ち、各パケットスイッチ６１，６２，６３は、時刻同期パケットＰ１をそれ以外のパケットよりも優先的に処理する。従って、図４に示すように非優先のその他のパケットが先にパケットスイッチに入力され、その後で優先すべき時刻同期パケットＰ１が入力された場合であっても、非優先のその他のパケットの送信を開始する前に送信待ち状態の時刻同期パケットＰ１が検出された場合には、時刻同期パケットＰ１の送信を先に開始し、その送信の後で非優先のパケットを送信する。
【００６０】
このように、各パケットスイッチが時刻同期パケットＰ１について優先制御を実施することにより、スレーブ端末装置５２に到着する時刻同期パケットＰ１に現れるジッタを減らすことができる。
また、各パケットスイッチが時刻同期パケットＰ１について優先制御を実施する場合には、時刻同期パケットＰ１のジッタが小さくなるので、スレーブ端末装置５２内のループフィルタ４６における時定数を小さくできる。これにより、クロック再生回路３３における同期引き込み時間を短くできるという利点が生じる。
【００６１】
なお、電圧制御発振器４２が出力するクロック信号ＣＬＫ２の周波数については、初期状態（同期制御開始前）においてマスター端末装置５１におけるクロック信号ＣＬＫに近い周波数に定めておくのが望ましい。
なお、マスター端末装置５１における同期制御回路１３については、図６に示すように構成することもできる。図６の例では、図２の送信器２４，スイッチ２５及び輻輳検出器２６を省略してある。
【００６２】
送信器２４を省略することにより、時刻同期パケットＰ１は時刻同期パケット生成器２３で生成された直後にインタフェース１４から送出されるので、送信される時刻同期パケットＰ１には若干のジッタが含まれることになるが、多少のジッタについてはスレーブ端末装置５２側のクロック再生回路３３の処理で吸収することができる。これにより、回路の簡素化が可能になる。
【００６３】
また、非同期通信ネットワーク５３上でパケット送信の輻輳が生じる可能性が小さい場合には、スイッチ２５及び輻輳検出器２６を省略しても大きな問題は生じない。
図５に示す構成においては、マスター端末装置５１は時刻同期パケットＰ１を送出する機能だけのために非同期通信ネットワーク５３に接続してある。また、リアルタイムのストリーム信号を転送するための通信については、複数のスレーブ端末装置５２(1)，５２(2)同士の間で行われる。
【００６４】
マスター端末装置５１が送出する時刻同期パケットＰ１は、非同期通信ネットワーク５３を経由して複数のスレーブ端末装置５２(1)，５２(2)のそれぞれに同時に配信される。
このようなネットワークトポロジーの場合であっても、スレーブ端末装置５２(1)はマスター端末装置５１に同期し、スレーブ端末装置５２(2)もマスター端末装置５１に同期するので、結果的にスレーブ端末装置５２(1)とスレーブ端末装置５２(2)とが同期することになる。従って、スレーブ端末装置５２(1)とスレーブ端末装置５２(2)との間でリアルタイムのストリーム信号を配信することが可能になる。
【００６５】
図５に示すような通信システムを構成する場合には、マスター端末装置５１にリアルタイムストリーム信号送信器１１及びリアルタイムストリーム信号受信器１２を設ける必要はない。
【００６６】
【発明の効果】
以上のように、本発明によれば、複数の端末装置が非同期ネットワークを介して接続されている場合であっても、受信側の端末装置は同期用のクロック信号を再生することができるので、複数の端末装置同士を同期させることができる。
【００６７】
これにより、リアルタイムのストリーム通信のように送信側と受信側との同期が不可欠なサービスを行う場合であっても、同期ネットワークを用いる必要がなく、既存の非同期ネットワークをそのまま用いて通信を実現することができる。
【図面の簡単な説明】
【図１】通信システムの構成例（１）を示すブロック図である。
【図２】マスター端末装置の構成例を示すブロック図である。
【図３】スレーブ端末装置の構成例を示すブロック図である。
【図４】各パケットスイッチの優先制御例を示す模式図である。
【図５】通信システムの構成例（２）を示すブロック図である。
【図６】マスター端末装置の構成例を示すブロック図である。
【図７】一般的な同期通信システムの構成を示すブロック図である。
【図８】一般的な非同期通信システムの構成を示すブロック図である。
【符号の説明】
１１リアルタイムストリーム信号送信器
１２リアルタイムストリーム信号受信器
１３同期制御回路
１４インタフェース
２１内部クロック発生器
２２カウンタ
２３時刻同期パケット生成器
２４送信器
２５スイッチ
２６輻輳検出器
３１リアルタイムストリーム信号送信器
３２リアルタイムストリーム信号受信器
３３クロック再生回路
３４インタフェース
４１時刻同期パケット受信器
４２電圧制御発振器
４３カウンタ
４４比較器
４５ゲート回路
４６ループフィルタ
５１マスター端末装置
５２スレーブ端末装置
５３非同期通信ネットワーク
５４クロック発生器
６１，６２，６３パケットスイッチ
６４，６５，６６クロック発生器[0001]
BACKGROUND OF THE INVENTION
In order to synchronize a packet transfer source terminal device and a packet transfer destination terminal device when transferring a packet between a plurality of terminal devices connected via an asynchronous packet communication network. The present invention relates to a terminal synchronization method and a terminal synchronization circuit used.
[0002]
[Prior art]
Communication networks that transfer digital signals can be broadly classified into synchronous communication networks and asynchronous communication networks depending on whether or not the clock signal that determines the timing of signal processing is synchronized throughout the network.
[0003]
A communication system using a synchronous communication network is configured as shown in FIG. 7, for example, and a communication system using an asynchronous communication network is configured as shown in FIG.
In a synchronous communication network, a plurality of terminal devices connected to the network can be accurately synchronized.
[0004]
For example, when a communication service such as real-time stream transmission is performed, the conversion speed of A / D (analog / digital) conversion in the terminal device on the transmission side, and the D / A (digital / digital) in the terminal device on the reception side. It is necessary to match the conversion speed of analog conversion. In such a case, it is necessary to synchronize the terminal device on the transmission side and the terminal device on the reception side.
[0005]
If the A / D conversion speed on the transmission side does not match the D / A conversion speed on the reception side, the waveform on the time axis of the real-time signal is not only distorted, but also the digital signal generated on the transmission side Since the information rate does not match the information rate of the digital signal processed on the receiving side, an in-network overflow or underflow occurs and normal communication cannot be performed.
[0006]
As specific examples of the synchronous network, ISDN, SONET / SDH, ATM (asynchronous transfer mode), and IEEE1394 are known. Although ATM is asynchronous, it actually uses a synchronous network with synchronized clocks such as SONET / SDH in the lower physical layer. That is, ATM is asynchronous with respect to the lower physical layer in terms of cell transfer timing, but the clocks of the bits of the lower physical layer are synchronized throughout the network.
[0007]
On the other hand, in an asynchronous communication network, communication is not synchronized between terminals or relay points. That is, each packet switch or the like that relays communication in the network operates according to the timing determined individually inside.
[0008]
Therefore, the asynchronous communication network is not suitable for a communication service such as real-time stream transmission, but has developed from a local area network because of the advantage of simplifying the network management effort.
As specific examples of asynchronous communication networks, Ethernet (registered trademark) and IP networks are known.
[0009]
Patent Documents 1 and 2 are known as techniques for synchronizing terminal devices when communicating using a synchronous communication network. In these conventional technologies, synchronization between devices is realized on the premise that a synchronized network clock of 155.52 MHz is obtained by the terminal devices at both ends in the SONET / SDH layer.
[0010]
On the other hand, Patent Document 3 has been proposed as a technique for synchronizing terminal devices when communicating using an asynchronous communication network. This prior art proposes that a time stamp is added to a packet to be transmitted, and the jitter of the packet is corrected on the receiving side by this time stamp.
[Patent Document 1]
JP-A-8-340350
[Patent Document 2]
Japanese Patent Laid-Open No. 9-064874
[Patent Document 3]
Japanese Patent Application Laid-Open No. 11-112938
[0011]
[Problems to be solved by the invention]
However, in the prior art of Patent Document 3, a synchronization network is separately required for synchronization between the transmitter and the receiver. Therefore, the prior art in Patent Document 3 is not a method for synchronizing terminal devices in an asynchronous communication network in a strict sense.
[0012]
The present invention provides a terminal synchronization method and a terminal synchronization circuit capable of realizing communication that requires synchronization between terminals such as real-time stream communication between terminals connected by an existing asynchronous communication network. The purpose is to do.
[0013]
[Means for Solving the Problems]
According to a first aspect of the present invention, a packet transfer source terminal device and a packet transfer destination terminal device are connected using a communication system that transfers packets between a plurality of terminal devices connected via an asynchronous packet communication network. A terminal synchronization method for synchronizing, wherein one terminal device is assigned to a master terminal device, another terminal device is assigned to a slave terminal device, and the master terminal device has a predetermined reference time based on a reference clock signal. A value proportional to a time change with respect to the time is sequentially generated as a packet number, and the packet with the packet number is transferred as a time synchronization packet from the master terminal device to the slave terminal device via the packet communication network, In the terminal device, the value generated based on the internal clock signal generated therein, and the received The packet number included in the time synchronization packet is compared, and each time the time synchronization packet is received, the oscillation frequency of the internal clock signal is adjusted based on the comparison result, and communication is performed in synchronization with the internal clock signal. A process is executed.
[0014]
In claim 1, synchronization is realized by transmitting and receiving a time synchronization packet between terminal devices to be synchronized.
When the network through which communication is performed is an asynchronous packet network, generally, the clock rate of bits transmitted from the interface of the packet switch in the network, that is, the bit rate of the signal received by the terminal from the network differs for each terminal device.
[0015]
However, when one of the terminal devices to be synchronized is a master terminal device and all other terminal devices are slave terminal devices, the time synchronization packet is equally spaced from the master terminal device to the slave terminal device. , The slave terminal device can receive the time synchronization packet in principle at the same time interval as the master terminal device.
[0016]
Accordingly, synchronization can be realized between the master terminal device and the slave terminal device based on the reception interval of the time synchronization packet. However, there are the following two problems when trying to realize such synchronization.
[Problems of "large phase jitter" in time synchronization packets in networks]
In the asynchronous packet network, jitter occurs in the time synchronization packet received by the slave side due to congestion. As a countermeasure, it is conceivable to transfer the time synchronization packet preferentially on the asynchronous packet network. However, even if this measure is taken, the jitter cannot be completely eliminated.
[0017]
For example, consider a case in which a preceding non-priority packet is being transmitted when a packet switch existing on an asynchronous packet network transfers a time synchronization packet that has been preferentially designated.
Although the time synchronization packet needs to be transferred immediately, the time synchronization packet has to wait for the completion of the transmission of the preceding non-priority packet on the output side buffer memory, and this variation in waiting time appears as jitter.
[0018]
Therefore, in the terminal device on the slave side, it is necessary to regenerate the clock signal from the time synchronization packet after absorbing the jitter of the time synchronization packet. It may be desirable to provide a clock generator with high frequency stability on the terminal device on the slave side and correct the clock phase based on the received time synchronization packet. However, a general PLL (Phase Locked Loop) circuit cannot be used as a clock generator with high frequency stability.
[0019]
In a general PLL circuit, it is assumed that a phase difference between a generated clock signal and an externally input clock signal is sufficiently smaller than a standardized clock cycle (2π). In addition, the phase of the clock signal generated by detecting the rising edge of each clock signal is corrected.
[0020]
However, in an asynchronous packet network, there is a high possibility that jitter larger than a standardized clock cycle (2π) will occur in a time synchronization packet corresponding to a clock signal input from the outside. Therefore, when a general PLL circuit is used, the operation becomes inaccurate when the jitter of the time synchronization packet is out of the range of (−π to + π).
[0021]
[Problems of discarding time synchronization packets in the network]
In an asynchronous packet network, packets are discarded when congestion occurs.
If the time synchronization packet does not arrive at the terminal device on the slave side, the cause may be (1) jitter in the network and (2) packet discard in the network. The adaptability of a general PLL circuit will be verified below for each case of (1) and (2).
[0022]
In a general PLL circuit, the oscillation clock itself is used as a trigger for comparing the phases of the oscillation clock and the external input clock.
In the case (1), when the arrival of the external input clock, that is, the time synchronization packet is delayed due to the jitter of the network, the phase of the oscillation clock is gradually delayed (the frequency is lowered) accordingly. After that, the external input clock (time synchronization packet) whose arrival has been delayed should arrive at the input of the PLL circuit at a time. At this time, the phase of the oscillation clock of the PLL circuit gradually advances (frequency increases). . Therefore, in this case, no problem arises in principle even if a general PLL circuit is used.
[0023]
In the case (2), when the time synchronization packet is discarded in the network and the time synchronization packet, which is an external clock signal, is not input to the PLL circuit, the PLL circuit triggers the oscillation clock signal and the external input clock signal. When the phase comparison is performed, the external input clock is regarded as having a phase delay, and the phase of the oscillation clock is delayed (the frequency is lowered). When this phenomenon occurs, the slave terminal device has a problem that the oscillation frequency of the clock is lower than that of the master terminal device.
[0024]
In order to cope with such a problem, in the first aspect of the invention, a packet number proportional to the time change is given to the time synchronization packet transmitted by the master terminal device. Also, the slave terminal device compares the value generated by counting the generated internal clock signal with the packet number of the received time synchronization packet, and adjusts the oscillation frequency of the internal clock signal according to the comparison result.
[0025]
That is, even if the phase difference between the time synchronization packet received by the slave terminal device and the clock signal generated inside the slave terminal device becomes π or more due to the aforementioned “large phase jitter”, the time synchronization packet The phase difference can be detected from the comparison result between the packet number and the count value of the internal clock signal, and the clock frequency can be corrected correctly.
[0026]
Further, in the first aspect, the oscillation frequency of the internal clock signal is adjusted based on the comparison result every time the time synchronization packet is received. Therefore, when the time synchronization packet is discarded on the network, the time synchronization packet that is not received by the slave terminal device due to the discarding can be prevented from affecting the oscillation frequency, and the oscillation frequency can be reduced. Can be prevented.
[0027]
Therefore, by using the invention of claim 1, accurate synchronization can be realized among a plurality of terminal devices connected via an existing asynchronous network.
According to a second aspect of the present invention, in the terminal synchronization method according to the first aspect, the relay apparatus included in the packet communication network preferentially performs the transfer process of the time synchronization packet as compared with other packets.
[0028]
According to the second aspect of the present invention, it is possible to reduce jitter generated in the time synchronization packet when passing through the asynchronous packet network. It is also possible to reduce the probability that the time synchronization packet is discarded in the asynchronous packet network. As a result, the change in the frequency of the clock signal generated in the slave terminal device is reduced, and a high-quality clock with little jitter can be reproduced.
[0029]
According to a third aspect of the present invention, a packet transfer source terminal device and a packet transfer destination terminal device are connected using a communication system that transfers packets between a plurality of terminal devices connected via an asynchronous packet communication network. A terminal synchronization circuit provided in a predetermined master terminal device for synchronization, a reference clock generator that generates a reference clock signal, a counter that counts a clock signal output from the reference clock generator, A time synchronization packet generator for generating a packet including information of a packet number corresponding to a count value of a counter as a time synchronization packet; and a time synchronization packet for transmitting the time synchronization packet to the packet communication network in synchronization with the clock signal And a transmitter.
[0030]
By providing the terminal synchronization circuit of claim 3 in the master terminal device to form a communication system, the clock signal to be reproduced is reproduced even when the phase difference in the slave terminal device exceeds π, as in claim 1. It becomes possible to perform frequency control accurately.
According to a fourth aspect of the present invention, a packet transfer source terminal device and a packet transfer destination terminal device are connected to each other using a communication system that transfers packets between a plurality of terminal devices connected via an asynchronous packet communication network. A terminal synchronization circuit provided in a predetermined slave terminal device for synchronization, an internal clock generator for generating an internal clock signal having a variable frequency, a counter for counting the internal clock signal, and a slave terminal device A time synchronization packet receiver that extracts information on a packet number included in a specific part of the time synchronization packet and outputs a predetermined trigger signal when a packet defined as a time synchronization packet is received from a communication network; A comparator that compares the packet number with a value corresponding to the count value of the counter, and a comparison result of the comparator Wherein characterized in that a frequency regulator for regulating the oscillation frequency of the internal clock generator according to the fine said trigger signal.
[0031]
By providing the terminal synchronization circuit of claim 4 in the slave terminal device to form a communication system, the clock signal to be reproduced is reproduced even when the phase difference in the slave terminal device exceeds π, as in claim 1. It becomes possible to perform frequency control accurately.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
One embodiment of a terminal synchronization method and a terminal synchronization circuit according to the present invention will be described with reference to FIGS. This form corresponds to all the claims.
[0033]
FIG. 1 is a block diagram showing a configuration example (1) of a communication system. FIG. 2 is a block diagram illustrating a configuration example of the master terminal device. FIG. 3 is a block diagram illustrating a configuration example of the slave terminal apparatus. FIG. 4 is a schematic diagram showing an example of priority control of each packet switch. FIG. 5 is a block diagram showing a configuration example (2) of the communication system. FIG. 6 is a block diagram illustrating a configuration example of the master terminal device.
[0034]
In this embodiment, the master terminal device, the reference clock generator, the counter, the time synchronization packet generator, and the time synchronization packet transmitter of claim 3 are respectively the master terminal device 51, the internal clock generator 21 (54), the counter 22, It corresponds to the time synchronization packet generator 23 and the transmitter 24.
The slave terminal device, the internal clock generator, the counter, the time synchronization packet receiver, the comparator, and the frequency adjuster according to claim 4 are the slave terminal device 52, the voltage controlled oscillator 42, the counter 43, and the time synchronization packet receiver, respectively. 41, a comparator 44, and a loop filter 46.
[0035]
A communication system for implementing the present invention is configured as shown in FIG. 1 or FIG. 5, for example. In the example of FIG. 1, two terminal devices connected to the asynchronous communication network 53 are assigned as a master terminal device 51 and a slave terminal device 52.
Then, in order to provide a communication service such as real-time stream transmission between the master terminal device 51 and the slave terminal device 52 to the other, the packets P2 and P3 are bidirectionally transmitted via the asynchronous communication network 53. Is assumed to be transferred to.
[0036]
In this example, three packet switches 61, 62, 63 are provided in the asynchronous communication network 53. These packet switches 61, 62, and 63 operate at independent timings, that is, asynchronously in synchronization with internal clock signals generated by the clock generators 64, 65, and 66 incorporated therein.
In order to realize real-time stream transmission, it is necessary to synchronize the A / D conversion speed on the transmission side and the D / A conversion speed on the reception side. However, since the packets P2 and P1 are transferred between the master terminal device 51 and the slave terminal device 52 via the asynchronous communication network 53, the master terminal device 51 and the slave terminal device 52 are connected using the reference clock signal. It cannot be synchronized directly.
[0037]
Therefore, in this example, as shown in FIG. 1, a special time synchronization packet P1 is generated by the master terminal device 51, and the time synchronization packet P1 is transferred from the master terminal device 51 to the slave terminal device 52 via the asynchronous communication network 53. At the same time, this operation is repeated periodically. The slave terminal device 52 regenerates the clock based on the received time synchronization packet P1, and operates at a timing synchronized with the regenerated clock signal.
[0038]
Accordingly, even when the asynchronous communication network 53 is used, the master terminal device 51 and the slave terminal device 52 can be synchronized, and communication that requires synchronization like a real-time stream transmission service can be realized.
The time synchronization packet P1 and the other packet P2 are transmitted using the same communication channel on the same transmission path. The difference in the type between the time synchronization packet P1 and the other packet P2 is distinguished by, for example, information recorded in the header of each packet.
[0039]
In this embodiment, the master terminal device 51 includes a real-time stream signal transmitter 11, a real-time stream signal receiver 12, a synchronization control circuit 13, and an interface 14 as shown in FIG.
The synchronization control circuit 13 includes an internal clock generator 21, a counter 22, a time synchronization packet generator 23, a transmitter 24, a switch 25, and a congestion detector 26.
[0040]
The real-time stream signal transmitter 11 has a built-in A / D converter, and A / D-converts a transmission signal input as an analog signal in synchronization with a clock signal CLK serving as a timing reference, and converts the converted digital signal. Transmission packets including information are sequentially generated and transmitted through the interface 14.
The real-time stream signal receiver 12 incorporates a D / A converter, D / A converts digital information of each received packet sequentially input from the asynchronous communication network 53 in synchronization with the clock signal CLK, Generate a reception signal of an analog signal.
[0041]
The clock signal CLK is generated by the internal clock generator 21. The frequency of the clock signal CLK is fixed. The counter 22 counts the number of pulses of the clock signal CLK and generates numerical information. Since the frequency of the clock signal CLK is constant, the numerical value output by the counter 22 increases in proportion to the elapsed time from a certain point.
[0042]
The time synchronization packet generator 23 repeatedly generates the time synchronization packet P1 at regular time intervals. The packet number corresponding to the time is written in the payload of each time synchronization packet P1. Numerical information output from the counter 22 is assigned to this packet number.
Each time synchronization packet P1 generated by the time synchronization packet generator 23 is sent to the asynchronous communication network 53 via the transmitter 24, the switch 25, and the interface 14.
[0043]
The transmitter 24 is provided to adjust the transmission timing of the time synchronization packet P1. The transmitter 24 has a built-in buffer memory. Each time synchronization packet P1 output from the time synchronization packet generator 23 is written in the buffer memory of the transmitter 24 and then read out using the timing of the clock signal CLK output from the internal clock generator 21 as a trigger. And sent to the asynchronous communication network 53 via the interface 14.
[0044]
The switch 25 is provided for discarding the time synchronization packet P1 before transmission when congestion occurs in transmission corresponding to the real-time stream signal. When the congestion detector 26 monitors the interface 14 and detects that congestion has occurred in transmission corresponding to the real-time stream signal, the congestion detector 26 controls the switch 25 to discard the time synchronization packet P1 before transmission.
[0045]
Actually, when the network congestion notification signal defined by “IEEE802.3x” or the like appears in the signal received by the interface 14 from the asynchronous communication network 53, the congestion detector 26 receives the signal from the master terminal device 51. The switch 25 is controlled so that the time synchronization packet P1 is discarded, assuming that the transmission is congested in the network.
[0046]
In this embodiment, since the packet number is given to the time synchronization packet P1 transmitted from the master terminal device 51, the slave terminal device 52 does not receive all the time synchronization packets P1, but the clock signal is received from the received packet number. Can be played correctly.
When congestion occurs, packets are discarded on the network, but there is no problem in principle even if some packets are discarded on the master terminal device 51. When congestion occurs on the asynchronous communication network 53, the time synchronization packet P1 that may be discarded on the asynchronous communication network 53 is discarded on the master terminal device 51 in advance, thereby improving the quality of the entire communication. It becomes possible to improve.
[0047]
On the other hand, the slave terminal device 52 of this embodiment includes a real-time stream signal transmitter 31, a real-time stream signal receiver 32, a clock recovery circuit 33, and an interface 34 as shown in FIG.
The clock recovery circuit 33 includes a time synchronization packet receiver 41, a voltage controlled oscillator 42, a counter 43, a comparator 44, a gate circuit 45, and a loop filter 46.
[0048]
The clock recovery circuit 33 recovers the clock signal CLK2 synchronized with the transmission side (master terminal device 51) based on the time synchronization packet P1 received via the asynchronous communication network 53.
The real-time stream signal transmitter 31 has a built-in A / D converter, A / D-converts the transmission signal input as an analog signal in synchronization with the clock signal CLK2, which is a timing reference, and converts the converted digital signal. Transmission packets including information are sequentially generated and transmitted via the interface 34.
[0049]
The real-time stream signal receiver 32 incorporates a D / A converter, D / A converts digital information of each received packet sequentially input from the asynchronous communication network 53 in synchronization with the clock signal CLK2, Generate a reception signal of an analog signal.
Next, details of the operation of the clock recovery circuit 33 will be described.
[0050]
The voltage controlled oscillator 42 generates a clock signal CLK2 used inside the slave terminal device 52. The frequency of the clock signal CLK2 can be changed by controlling the input level (voltage or current) of the voltage controlled oscillator 42. A loop filter 46 is connected to the control input of the voltage controlled oscillator 42. That is, the output signal of the loop filter 46 determines the oscillation frequency of the voltage controlled oscillator 42. The loop filter 46 has an integration circuit function.
[0051]
In order to optimize the oscillation frequency of the voltage controlled oscillator 42 and synchronize the frequency of the clock signal CLK2 with the clock signal CLK of the master terminal device 51, a time synchronization packet receiver 41, a counter 43, a comparator 44 and a gate circuit 45 are provided. It is.
The counter 43 counts the number of pulses of the clock signal CLK2 output from the voltage controlled oscillator 42, and generates numerical information. Therefore, if the frequency of the clock signal CLK2 is constant, the numerical value output by the counter 43 increases in proportion to the elapsed time from a certain point.
[0052]
The time synchronization packet receiver 41 receives the time synchronization packet P1 input from the asynchronous communication network 53 via the interface 34. Further, the time synchronization packet receiver 41 reads the numerical value of the packet number from the payload of the received time synchronization packet P1 and gives this packet number to the input of the comparator 44. Further, when receiving the time synchronization packet P1, the time synchronization packet receiver 41 generates a trigger signal synchronized with the reception timing and gives the trigger signal to the gate circuit 45. When the time synchronization packet P1 is not received, no trigger signal is generated.
[0053]
The comparator 44 compares the numerical value of the packet number output from the time synchronization packet receiver 41 with the numerical value output from the counter 43, and outputs the difference as a voltage.
The voltage output from the comparator 44 is applied to the input of the loop filter 46 via the gate circuit 45. The gate circuit 45 applies the output voltage of the comparator 44 to the input of the loop filter 46 only when the trigger signal from the time synchronization packet receiver 41 appears, that is, only when the time synchronization packet is received.
[0054]
By the way, the numerical value output from the counter 43 corresponds to the packet number included in the payload of the time synchronization packet P1 expected when the clock signal CLK2 output from the voltage controlled oscillator 42 is used.
[0055]
On the other hand, the numerical value input from the time synchronization packet receiver 41 to the comparator 44 is a packet number included in the payload of the time synchronization packet P1 that actually arrives at the slave terminal device 52. However, the latter packet number includes jitter.
By comparing these packet numbers with the comparator 44, as a result, the frequency of the clock signal CLK2 output from the voltage controlled oscillator 42 and the frequency of the clock signal CLK in the master terminal device 51 are compared. That is, the frequency difference between the two clock signals CLK and CLK2 and the phase advance / delay can be identified.
[0056]
However, the packet number of the time synchronization packet P1 received by the slave terminal device 52 is affected by packet discard and packet jitter in the network, so countermeasures are required.
In this example, a gate circuit 45 is provided as a countermeasure against packet discard. That is, since the output voltage of the comparator 44 is applied to the input of the loop filter 46 only when the gate circuit 45 is open, when the time synchronization packet P1 is discarded and not received on the network, the input level of the loop filter 46 is It does not change. Therefore, the packet discard does not affect the frequency of the clock signal CLK2.
[0057]
A loop filter 46 is used to reduce the influence of packet jitter. That is, the voltage output from the comparator 44 is averaged over time by the integration process of the loop filter 46 and then applied to the input of the voltage controlled oscillator 42, so that the influence of jitter is reduced.
The relationship between the output voltage of the comparator 44 and the oscillation frequency of the voltage controlled oscillator 42 may be determined as follows. That is, when the numerical information of the output of the counter 43 is larger than the packet number of the received time synchronization packet P1, the output voltage of the comparator 44 changes in the direction of decreasing the oscillation frequency of the voltage controlled oscillator 42, and the output of the counter 43 Is smaller than the packet number of the received time synchronization packet P1, the output voltage of the comparator 44 is determined to change in the direction of increasing the oscillation frequency of the voltage controlled oscillator 42.
[0058]
By the way, even when the time synchronization packet P1 is transmitted from the master terminal device 51 at regular time intervals, if the traffic passing through the asynchronous communication network 53 increases, the transmission delay time of each packet increases and reaches the slave terminal device 52. The jitter of the time synchronization packet P1 also increases.
In order to reduce jitter generated on the asynchronous communication network 53, in this embodiment, each packet switch 61, 62, 63 on the asynchronous communication network 53 performs priority control as shown in FIG.
[0059]
That is, each packet switch 61, 62, 63 processes the time synchronization packet P1 with priority over the other packets. Therefore, as shown in FIG. 4, even when a non-priority other packet is input to the packet switch first and a time synchronization packet P1 to be prioritized is input thereafter, transmission of the non-priority other packet is performed. When the time synchronization packet P1 waiting for transmission is detected before starting the transmission, the transmission of the time synchronization packet P1 is started first, and the non-priority packet is transmitted after the transmission.
[0060]
As described above, each packet switch performs the priority control on the time synchronization packet P1, whereby the jitter appearing in the time synchronization packet P1 arriving at the slave terminal device 52 can be reduced.
Further, when each packet switch performs priority control for the time synchronization packet P1, the jitter of the time synchronization packet P1 is reduced, so that the time constant in the loop filter 46 in the slave terminal device 52 can be reduced. Thereby, there is an advantage that the synchronization pull-in time in the clock recovery circuit 33 can be shortened.
[0061]
Note that the frequency of the clock signal CLK2 output from the voltage controlled oscillator 42 is preferably set to a frequency close to the clock signal CLK in the master terminal device 51 in the initial state (before the start of the synchronization control).
Note that the synchronization control circuit 13 in the master terminal device 51 may be configured as shown in FIG. In the example of FIG. 6, the transmitter 24, the switch 25, and the congestion detector 26 of FIG. 2 are omitted.
[0062]
By omitting the transmitter 24, the time synchronization packet P1 is transmitted from the interface 14 immediately after being generated by the time synchronization packet generator 23. Therefore, the transmitted time synchronization packet P1 includes some jitter. However, some jitter can be absorbed by the processing of the clock recovery circuit 33 on the slave terminal device 52 side. Thereby, the circuit can be simplified.
[0063]
Further, when the possibility of packet transmission congestion occurring on the asynchronous communication network 53 is small, no major problem occurs even if the switch 25 and the congestion detector 26 are omitted.
In the configuration shown in FIG. 5, the master terminal device 51 is connected to the asynchronous communication network 53 only for the function of transmitting the time synchronization packet P1. Communication for transferring a real-time stream signal is performed between the plurality of slave terminal devices 52 (1) and 52 (2).
[0064]
The time synchronization packet P1 sent out by the master terminal device 51 is simultaneously delivered to each of the plurality of slave terminal devices 52 (1) and 52 (2) via the asynchronous communication network 53.
Even in such a network topology, the slave terminal device 52 (1) is synchronized with the master terminal device 51, and the slave terminal device 52 (2) is also synchronized with the master terminal device 51. As a result, the slave terminal device 52 (1) is synchronized with the master terminal device 51. The device 52 (1) and the slave terminal device 52 (2) are synchronized. Therefore, a real-time stream signal can be distributed between the slave terminal device 52 (1) and the slave terminal device 52 (2).
[0065]
When the communication system as shown in FIG. 5 is configured, it is not necessary to provide the real time stream signal transmitter 11 and the real time stream signal receiver 12 in the master terminal device 51.
[0066]
【The invention's effect】
As described above, according to the present invention, even when a plurality of terminal devices are connected via an asynchronous network, the receiving-side terminal device can reproduce the synchronization clock signal. A plurality of terminal devices can be synchronized with each other.
[0067]
As a result, even if a service that requires synchronization between the sending side and the receiving side is performed, such as real-time stream communication, there is no need to use a synchronous network, and communication is realized using an existing asynchronous network as it is. be able to.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration example (1) of a communication system.
FIG. 2 is a block diagram illustrating a configuration example of a master terminal device.
FIG. 3 is a block diagram illustrating a configuration example of a slave terminal device.
FIG. 4 is a schematic diagram illustrating an example of priority control of each packet switch.
FIG. 5 is a block diagram showing a configuration example (2) of a communication system.
FIG. 6 is a block diagram illustrating a configuration example of a master terminal device.
FIG. 7 is a block diagram showing a configuration of a general synchronous communication system.
FIG. 8 is a block diagram showing a configuration of a general asynchronous communication system.
[Explanation of symbols]
11 Real-time stream signal transmitter
12 Real-time stream signal receiver
13 Synchronous control circuit
14 Interface
21 Internal clock generator
22 counter
23 Time synchronization packet generator
24 Transmitter
25 switches
26 Congestion detector
31 Real-time stream signal transmitter
32 Real-time stream signal receiver
33 Clock recovery circuit
34 Interface
41 Time synchronization packet receiver
42 Voltage controlled oscillator
43 counter
44 comparator
45 Gate circuit
46 Loop filter
51 Master terminal device
52 Slave terminal device
53 Asynchronous communication network
54 Clock generator
61, 62, 63 Packet switch
64, 65, 66 clock generator

Claims

A terminal for synchronizing a packet transfer source terminal device and a packet transfer destination terminal device using a communication system that transfers packets between a plurality of terminal devices connected via an asynchronous packet communication network A synchronization method,
One terminal device is assigned to the master terminal device, the other terminal device is assigned to the slave terminal device,
The master terminal device sequentially generates, as a packet number, a value proportional to a time change with respect to a predetermined reference time based on a reference clock signal, and the master terminal uses the packet with the packet number as a time synchronization packet. Transferred from the device to the slave terminal device via the packet communication network,
Each time the slave terminal device receives the time synchronization packet, the slave terminal device compares the value generated based on the internal clock signal generated therein and the packet number included in the received time synchronization packet. A terminal synchronization method, wherein an oscillation frequency of the internal clock signal is adjusted based on a comparison result, and communication processing is executed in synchronization with the internal clock signal.

2. The terminal synchronization method according to claim 1, wherein the relay apparatus included in the packet communication network preferentially performs the transfer process of the time synchronization packet as compared with other packets.

In order to synchronize a packet transfer source terminal device and a packet transfer destination terminal device using a communication system that transfers packets between a plurality of terminal devices connected via an asynchronous packet communication network. A terminal synchronization circuit provided in the master terminal device of
A reference clock generator for generating a reference clock signal;
A counter for counting clock signals output by the reference clock generator;
A time synchronization packet generator for creating a packet including information of a packet number corresponding to the count value of the counter as a time synchronization packet;
A terminal synchronization circuit comprising: a time synchronization packet transmitter that transmits the time synchronization packet to the packet communication network in synchronization with the clock signal.

In order to synchronize a packet transfer source terminal device and a packet transfer destination terminal device using a communication system that transfers packets between a plurality of terminal devices connected via an asynchronous packet communication network. A terminal synchronization circuit provided in the slave terminal device,
An internal clock generator that generates an internal clock signal of variable frequency;
A counter for counting the internal clock signal;
When the slave terminal device receives a packet defined as a time synchronization packet from the packet communication network, it extracts the packet number information contained in the specific part of the time synchronization packet and outputs a predetermined trigger signal A synchronous packet receiver;
A comparator that compares a value corresponding to the count value of the counter with the packet number;
A terminal synchronization circuit comprising: a frequency adjuster for adjusting an oscillation frequency of the internal clock generator according to a comparison result of the comparator and the trigger signal.