JP3881088B2 - コンピュータ装置 - Google Patents
コンピュータ装置 Download PDFInfo
- Publication number
- JP3881088B2 JP3881088B2 JP19345697A JP19345697A JP3881088B2 JP 3881088 B2 JP3881088 B2 JP 3881088B2 JP 19345697 A JP19345697 A JP 19345697A JP 19345697 A JP19345697 A JP 19345697A JP 3881088 B2 JP3881088 B2 JP 3881088B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- circuit
- unidirectional
- arithmetic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【産業上の利用分野】
本発明は、演算ユニットと、演算データを入力する入力ユニット、演算データを表示する表示ユニットおよび演算データを記憶するフロッピーディスクユニットとに分離して、これらを互いに離間した場所に配置した構成で使用する場合に特に適したコンピュータ装置に関するものである。
【0002】
【従来の技術】
一般に、コンピュータ装置は、図9に示すように、演算ユニット1と、この演算ユニット1に演算データを入力する入力ユニット2と、演算ユニット1の演算データを表示する表示ユニット3と、演算データを記憶するフロッピーディスクユニット(以下、FDDユニットと略す)4とを備えた基本的構成を有している。また、FDDユニット4には通常図示のように2台のフロッピーディスクドライブ7,7を備えており、これらフロッピーディスクドライブ7,7の各々のフロッピーディスク制御回路(以下、FDD制御回路と略す)8,8は、2組の信号を1組の信号として伝送するためにワイヤードOR接続に出力結合されて、演算ユニット1のフロッピーディスク制御回路(以下、FDD制御回路と略す)9に接続されている。演算ユニット1とFDDユニット4との間は、単方向TTLレベル信号のn数およびm数の伝送ライン(図にn,mで表示)で接続されている。
【0003】
この複数の単方向TTLレベル信号の信号伝送に際しては、上記ワイヤードOR接続により2組の信号を1組の信号として伝送するために、演算ユニット1とFDDユニット4との相互間において、送信側からのTTLレベル信号をオープンコレクタ形のゲードICからなる出力回路10を介して伝送ラインに出力するとともに、TTLレベル信号のハイレベル側信号レベルをプルアップ抵抗回路11により所定レベルとしたのちに受信側に入力される。したがって、演算ユニット1とFDDユニット4との間の伝送路では、それらの一方からの出力ディジタル信号におけるハイレベル側信号レベルが、これがオープンコレクタ出力であることから確定されず、この信号レベルが未確定な複数の単方向TTLレベル信号からなる制御信号が演算ユニット1とFDDユニット4との間で送受されている。
【0004】
【発明が解決しようとする課題】
このようなコンピュータ装置では、演算ユニット1およびFDDユニット4などの各種構成用ユニットを集合的な配置で構成する場合には上述のように演算ユニット1またはFDDユニット4のうちの送信側からの出力ディジタル信号におけるハイレベル側信号レベルが確定されていなくても、プルアップ抵抗回路11により所定の信号レベルとして受信側に入力することにより、何ら支障が生じない。
【0005】
ところが、上記のような構成のコンピュータ装置を生産設備等の制御用の装置として利用する場合には、演算ユニット1とこれ以外のFDDユニット4などとを数メートル以上離れた設置場所にそれぞれ設置しなければならないことが多い。例えば、演算ユニット1を内蔵したコンピュータ装置本体は可及的に環境の良い場所に設置するのが好ましく、一方、入力操作などを行うための入力ユニット2やFDDユニット4などは、生産設備に携わる作業員が迅速、且つ容易に操作などを行うのに便利で作業性の良い場所に設置するのが好ましい。そのため、演算ユニット1とこれ以外のFDDユニット4などとは、比較的離間した設置場所にやむをえず配置しなければならないことがある。
【0006】
このように演算ユニット1とFDDユニット4とを互いに離間して設置する場合、これらの間で送受される制御信号は、ハイレベル側信号レベルが確定していない複数の単方向TTLレベル信号であることから、伝送路の長さに応じて信号強度が減衰して信号レベルが低下し、ノイズの影響を受け易い。そのため、制御信号に周辺機器からのノイズが混入した場合には誤動作が発生したり、逆に制御信号が周辺機器に対して電磁障害を与えるおそれもある。
【0007】
そこで、本発明は、従来の問題点を解消し、演算ユニットとFDDユニットとを離間した場所に設置した場合においても、ノイズ混入による誤動作や周辺機器に対する障害発生などを確実に防止して制御信号を伝送できるコンピュータ装置を提供することを目的とするものである。
【0013】
この発明は、演算ユニットと、この演算ユニットに演算データを入力する入力ユニットと、前記演算データを表示する表示ユニットと、前記演算データを記憶するフロッピーディスクユニットを備え、前記演算ユニットと前記フロッピーディスクユニット相互間で信号レベルの確定していない複数の単方向信号の信号伝送が行われるコンピュータ装置において、前記演算ユニットおよび前記フロッピーディスクユニットにそれぞれ個々に接続され、これらから出力する前記信号レベルの確定していない複数の単方向電気信号の信号レベルを確定する二つの信号レベル確定回路と、前記各信号レベル確定回路に個々に接続された二つのフォトカプラ絶縁回路と、二つの前記フォトカプラ絶縁回路を互いに接続する絶縁信号ケーブルとを備え、前記各フォトカプラ絶縁回路は、前記信号レベル確定回路または前記絶縁信号ケーブルから入力される複数の単方向電気信号を光信号に一旦変換したのちに単方向電気信号に戻して出力する機能を有している。
【0014】
このコンピュータ装置では、演算ユニットとFDDユニット相互間で伝送される信号レベルの確定していない複数の単方向電気信号が、演算ユニットとFDDユニットのうちの送信側において、信号レベル確定回路により信号レベルの確定した複数の単方向電気信号に変換されたのちに、フォトカプラ絶縁回路により一旦光信号に変換して、絶縁信号ケーブルで伝送される。この光信号は受信側のフォトカプラ絶縁回路により複数の単方向電気信号に戻されたのちに、受信側のFDDユニットまたは演算ユニットに入力され、演算ユニットとFDDユニットとの間で支障なく信号伝送される。
【0017】
このコンピュータ装置では、フォトカプラ絶縁回路において単方向信号を一旦光信号に変化したのちに電気信号に戻していることにより、信号伝送路である絶縁信号ケーブルを電気的に絶縁している。したがって、伝送路の電気的絶縁によるノイズ除去の効果に加えて、絶縁信号ケーブルによるカレントループ伝送によって線路抵抗やノイズの影響を受け難い利点がある。
【0018】
上記発明において、信号入力側が演算ユニットまたはフロッピーディスクユニットに接続された二つの信号レベル確定回路の各々の信号出力側に、パラレル・シリアル変換回路をそれぞれ介挿接続し、前記パラレル・シリアル変換回路が、前記信号レベル確定回路から入力される複数の単方向信号を1個の単方向信号に変換して出力するとともに、フォトカプラ絶縁回路から入力される1個の単方向信号を複数の単方向信号に復元する機能を有している構成とすることが好ましい。
【0019】
これにより、信号レベルの確定していない複数の単方向信号を信号レベル確定回路により信号レベルの確定した複数の単方向信号に変換したのちに、パラレル・シリアル変換回路によって1個の単方向信号に変換し、この1個の単方向信号を1個の単方向電気信号に変換して伝送し、この1個の信号を受信側のパラレル・シリアル変換回路により複数の単方向信号に復元する。したがって、上記の発明と同様の効果を得られるのに加えて、伝送路を一組の送信信号伝送回路と受信信号伝送回路で構成することができ、安価なコンピュータ制御を実施することができる。
【0020】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について詳細に説明する。図1は、本発明に関連する第1の参考例に係るコンピュータ装置を示すブロック構成図であり、同図において、図9と同一若しくは同等のものには同一の符号を付してその説明を省略する。この参考例に係るコンピュータ装置は、従来装置と同様の演算ユニット1、入力ユニット2、表示ユニット3およびFDDユニット4とを備えており、それに加えて、演算ユニット1とFDDユニット4との双方からそれぞれ出力される信号レベルの確定していない複数の単方向TTLレベル信号の信号レベルを個々に確定する二つの信号レベル確定回路12,13と、この各信号レベル確定回路12,13から各々出力される信号レベルの確定した複数の単方向TTLレベル信号を個々に耐環境性能に優れた平衡信号に変換する二つの平衡信号変換回路14,17と、この両平衡信号変換回路14,17を電気的に接続して平衡信号を伝送する平衡信号伝送路18とを備えて構成されている。
【0021】
図2は同上装置における信号レベル確定回路12,13の内部回路構成を示すブロック図であり、同図において、図9と同一若しくは同等のものには同一の符号を付してその説明を省略する。信号レベル確定回路12,13は、共に同一構成であって、プルアップ抵抗回路19と、ICからなるTTLレベル信号出力回路20を備えて構成されている。また、演算ユニット1のFDD制御回路9およびFDDユニット4を構成する2台のフロッピーディスクドライブ7,7の各々のFDD制御回路8,8は、いずれもLSIにより構成されて、入出力データ、複数の制御コマンド信号および複数の制御ステータス信号により入出力制御を行う。
【0022】
先ず、演算ユニット1とFDDユニット4相互間の信号伝送の概略について説明する。演算ユニット1からFDDユニット4に記憶データを書き込む場合には、演算ユニット1のFDD制御回路9からオープンコレクタ仕様の出力回路10を通して出力データや複数の制御コマンド信号が出力されて、FDDユニット4のFDD制御回路8,8に入力される。その際に、演算ユニット1からの出力ディジタル信号は、ハイレベル側信号レベルの確定していないオープンコレクタ出力信号であるが、演算ユニット1側の信号レベル確定回路12におけるプルアップ抵抗回路19により、ハイレベル側信号レベルを例えば+5Vに確定した信号に変換され、さらに、この信号がTTLレベル信号出力回路20を通じて出力されることにより、ハイレベル側信号レベルとローレベル側信号レベルとが共に確定した信号に変換される。
【0023】
逆に、FDDユニット4から演算ユニット1に記憶データを読み込む場合は、FDDユニット4における演算ユニット1からの選択信号により選択された何れか一方のフロッピーディスクドライブ7のFDD制御回路8からオープンコレクタ仕様の出力回路10を通して入力データや複数の制御ステータス信号が出力され、演算ユニット1のFDD制御回路9に入力される。FDDユニット4からの出力デジタル信号は、二つのFDD制御回路8,8からの2本の出力信号をワイヤードOR接続にして1本の信号にして送信するため、ハイレベル側信号レベルの確定していないオープンコレクタ出力信号であるが、FDDユニット4側の信号レベル確定回路13におけるプルアップ抵抗回路19により、ハイレベル側信号を例えば+5Vに確定した信号に変換され、さらに、この信号がTTLレベル信号出力回路20を通して出力されることにより、ハイレベル側信号レベルとローレベル側信号レベルとが共に確定した信号に変換される。
【0024】
なお、演算ユニット1からの出力ディジタル信号やFDDユニット4からの出力ディジタル信号は複数であるため、図2に図示していないが、各信号レベル確定回路12,13には、プルアップ抵抗回路19およびTTL信号出力回路20がそれぞれ出力ディジタル信号の数だけ設けられている。
【0025】
つぎに、上記の平衡信号変換回路14、17について説明する。平衡信号は、周知のように一つの信号を二つの信号に変換したものであり、例えば、+5Vの信号を、差が+5Vとなる二つの信号、つまり+5Vと0Vとの二つの信号に変換したものである。上記平衡信号変換回路14、17は、信号レベル確定回路12、13から出力される信号レベルの確定したTTLレベル信号を平衡信号に変換して、平衡信号伝送路18を通じて相手側の平衡信号変換回路17,14にそれぞれ出力するとともに、相手側の平衡信号変換回路17,14から入力された平衡信号をTTLレベル信号に変換してFDDユニット4または演算ユニット1に対し出力するものである。
【0026】
図3は上記平衡信号変換回路14の内部回路構成を示すブロック図であり、この参考例では、平衡型デジタル電圧インターフェースとして規格化されたRS422信号を平衡信号として用いて伝送を行う構成を例示してあり、それにより、平衡信号伝送路18としてはRS422信号伝送路が用いられている。RS422信号変換回路である平衡信号変換回路14,17は、ラインドライバ回路21とラインレシーバ回路22とを備えて構成されている。各信号レベル確定回路12、13で信号レベルを確定された複数の単方向TTLレベル信号は、送信側の平衡信号変換回路14または17におけるラインドライバ回路21により平衡信号(RS422信号)に変換され、RS422信号伝送路である平衡信号伝送路18により伝送されて受信側の平衡信号変換回路17または14のラインレシーバ回路22に入力される。このラインレシーバ回路22で平衡信号から単方向TTLレベル信号に変換された受信信号は、FDDユニット4または演算ユニット1に入力される。
【0027】
また、この参考例では、図3に示すように、平衡信号伝送路18を平衡度の高い二つのツイストペア線23を用いて構成している。このツイストペア線23は、2本のケーブル線を縒り合わせたもので、各ケーブル線にそれぞれ混入したノイズを互いに打ち消すように作用するから、平衡信号による伝送と相まってさらにノイズに強い信号伝送を行うことができる。
【0028】
上記参考例のコンピュータ装置は、生産設備内で演算ユニット1とFDDユニット4とを離間した場所に設置した場合、演算ユニット1またはFDDユニット4から出力されるハイレベル側信号レベルの確定されていない複数の単方向TTLレベル信号を信号レベル確定回路12または13により信号レベルの確定した信号とするので、伝送路18が長くなっても信号強度の減衰が殆どないことから、周辺機器からのノイズによる影響を受け難いとともに、周辺機器に対し電磁障害を与え難い。
【0029】
しかも、上記コンピュータ装置は、信号レベルの確定した信号を一組の平衡信号に変換したのちに平衡信号伝送路18を通じて伝送し、且つ平衡信号に戻して受信側に入力させるので、例えノイズが混入したとしても、平衡信号を元のTTLレベル信号に戻すときにノイズの影響を除去できる。例えば、+5Vの信号を+5Vと0Vの二つの信号からなる平衡信号に変換した場合、ノイズの混入により+7Vと+2Vに変化しても、TTLレベル信号に戻すに際して上記二つの信号の差をとると、+5Vとなってノイズが除去される。このように、このコンピュータ装置は、生産設備内で演算ユニット1とFDDユニット4とを遠隔地点に設置して平衡信号伝送路18が長くなったような場合でも、周辺機器からのノイズによる影響を受け難く、且つ周辺機器に電磁障害を与え難いので、常に正常な動作を確保できる。
【0030】
また、このコンピュータ装置は、平衡信号変換回路14,17を平衡型デジタル電圧インターフェースとして規格化されたRS422に基づき平衡信号に変換して伝送する構成になっているので、安価な構成により適切な平衡信号に変換することができる。
【0031】
図4は、本発明に関する第2の参考例に係るコンピュータ装置を示すブロック図であり、同図において、図1と同一若しくは同等のものには同一の符号を付してその説明を省略し、つぎに、相違する構成についてのみ説明する。すなわち、このコンピュータ装置では、演算ユニット1側及びFDDユニット4側にそれぞれ設けられた信号レベル確定回路12,13によって変換された信号レベルの確定された単方向TTLレベル信号を、それぞれ光信号変換回路24,24によって光信号に変換し、光ケーブル27により相互に信号伝送できるように構成されている。
【0032】
前記光信号変換回路24は、図5に示すように、電気信号−光信号変換回路28と、光信号−電気信号変換回路29とを備えて構成されている。演算ユニット1またはFDDユニット4から送信されたTTLレベル信号は、送信側の光信号変換回路24における電気信号−光信号変換回路28において、バッファIC28aにより増幅されたのちに発光ダイオード28bにより光信号に変換されて光ケーブル27で受信側の光信号変換回路24における光信号−電気信号変換回路29に伝送される。この受信側の光信号−電気信号変換回路29では、光信号をフォトダイオード29aにより電気信号に変換したのちにバッフアIC29bで増幅して、FDDユニット4または演算ユニット1に対し出力する。
【0033】
このコンピュータ装置では、光信号が周知のように電磁ノイズの影響を受けないことから、不要輻射を発生させることなく有効に信号伝送を行えるのに加えて、光ケーブル27からなる信号伝送経路を電気的に絶縁できることから、コモンモードノイズを除去することができる。そのため、コンピュータ装置をノイズ発生源の多い生産設備などの制御用の装置に用いる場合において、演算ユニット1とFDDユニット4とを遠隔地点に設置したような状態でも、周辺機器からのノイズを受け難く、逆に周辺機器に電磁障害を与えることがない。
【0034】
また、上記第2の参考例における信号伝送路を光信号により電気的絶縁する構成は、図6に示すような構成に置換することができる。すなわち、本発明の第1の実施の形態を示す図6は、図5の光信号変換回路24,24および光ケーブル27からなる構成に代えて、演算ユニット1側とFDDユニット4側とにそれぞれフォトカプラ絶縁回路30,31を設けるとともに、この二つのフォトカプラ絶縁回路30,31の間を、2対のツイストペアケーブル線33からなる絶縁信号ケーブル32で接続した構成を設けたものである。
【0035】
このコンピュータ装置では、演算ユニット1またはFDDユニット4から信号レベル確定回路12または13を介して送信されたTTLレベル単方向信号を、送信側のフォトカプラ絶縁回路30または31における送信側フォトカプラ34により光信号に一旦変換したのちに電気信号に戻して、絶縁信号ケーブル32により伝送し、受信側のフォトカプラ絶縁回路31または30における受信側フォトカプラ37により光信号に一旦変換したのちに電気信号に戻してFDDユニット4または演算ユニット1に入力する。したがって、送信側および受信側のそれぞれにおいて電気信号を光信号に変換しているから、電気信号で伝送しながらも信号伝送路を電気的に絶縁できる。この構成では、信号伝送経路を電気的に絶縁することによるノイズ除去の他に、2本のツイストペアケーブル線33,33により形成されるループを用いた電流による信号伝送であるカレントループ伝送により、線路抵抗やノイズの影響をより一層受け難い利点を有している。
【0036】
図7は、本発明の第2の実施の形態に係るコンピュータ装置を示すブロック図であり、同図において、図1および図4と同一若しくは同等のものには同一の符号を付してその説明を省略し、つぎに、相違する構成についてのみ説明する。すなわち、このコンピュータ装置では、図1の第1の参考例の構成における各信号レベル確定回路12,13と各平衡信号変換回路14,17との各々の間に、パラレル・シリアル変換回路38,39を介挿接続した構成になっている。
【0037】
この実施の形態のコンピュータ装置では、演算ユニット1とFDDユニット4との間の伝送信号である信号レベルの確定していない複数の単方向TTLレベル信号が、第1および第2の参考例と同様に、演算ユニット1側及びFDDユニット4側にそれぞれ設けられた信号レベル確定回路12,13によってハイレベル側信号レベルの確定した複数の単方向TTLレベル信号に変換される。この複数の単方向TTLレベル信号が、それぞれパラレル・シリアル変換回路38,39によって、予め設定された伝送速度・信号処理手順に基づき1個の単方向信号に変換されるとともに、この1個の単方向信号が、それぞれ平衡信号変換回路14,17により1個の平衡信号に変換され、平衡信号伝送路18により相互に信号伝送できるように構成されている。
【0038】
図8は同上装置におけるパラレル・シリアル変換回路38,39の構成を示す回路図である。同図において、パラレル・シリアル変換回路38,39は、n個またはm個のパラレル信号を1個のシリアル信号に変換するLSIからなるパラレル・シリアル信号変換回路部38a,39aと、1個のシリアル信号をn個またはm個のパラレル信号に復元するLSIからなるシリアル・パラレル信号復元回路部38b,39bと、パラレル・シリアル信号変換回路部38a,39aおよびシリアル・パラレル信号復元回路部38b,39bにそれぞれシリアル信号変換用の基本クロックを供給する基準クロック発生回路38c,39cとを備えて構成されている。
【0039】
パラレル・シリアル信号変換回路部38a,39aは、予め設定された伝送速度と信号処理手順により、基準クロック発生回路38c、39cから供給される基準クロックに基づいてパラレル信号をシリアル信号に信号変換する。一方、シリアル・パラレル信号復元回路部38b,39bは、予め設定された伝送速度と信号処理手順により、基準クロック発生回路38c、39cから供給される基準クロックに基づいてシリアル信号からパラレル信号への信号復元を実施する。
【0040】
この実施の形態のコンピュータ装置では、演算ユニット1側から出力されたn個の単方向TTLレベル信号が、演算ユニット1側のパラレル・シリアル変換回路38内のパラレル・シリアル信号変換回路部38aにより、予め設定された信号処理手順にしたがって予め設定された伝送速度の1個のシリアル信号に変換され、この1個のシリアル信号が1個の平衡信号に変換されたのちに伝送路18に伝送される。受信側では、1個の平衡信号が1個の単方向信号に変換されたのちに、FDDユニット4側のパラレル・シリアル変換回路39内のシリアル・パラレル信号復元回路部39bにより、予め設定された伝送速度・信号処理手順からn個のパラレル信号に復元されたのちに、FDDユニット4に入力される。
【0041】
逆に、FDDユニット4側から出力されたm個の単方向TTLレベル信号は、FDDユニット4側のパラレル・シリアル変換回路39内のパラレル・シリアル信号変換回路部39aによって、予め設定された信号処理手順にしたがって予め設定された伝送速度の1個のシリアル信号に変換され、この1個のシリアル信号が1個の平衡信号に変換されたのちに平衡信号伝送路18に伝送される。受信側では、1個の平衡信号が1個の単方向信号に変換されたのちに、演算ユニット1側のパラレル・シリアル変換回路38内のシリアル・パラレル信号復元回路部38bにより、予め設定された伝送速度・信号処理手順からm個のパラレル信号に復元されたのちに、演算ユニット1に入力される。
【0042】
この実施の形態のコンピュータ装置では、演算ユニット1とFDDユニット4とを遠隔地点に設置して、その間の伝送路を長くしても、第1の参考例と同様に、ノイズに強い平衡信号伝送により周辺機器からのノイズによる影響を受け難く、また、逆に周辺機器に電磁障害を与えることもないので、ノイズ発生源の多い生産設備の制御用の装置として設置する場合にも誤動作のないコンピュータ制御を実施することができる。それに加えて、パラレル信号から変換したシリアル信号をさらに平衡信号に変換して伝送するので、平衡信号変換回路14と伝送路18とを一組の送信信号と受信信号で構成することができ、安価なコンピュータ制御を実施することができる。
【0043】
なお、第2の実施の形態のコンピュータ装置において、平衡信号変換回路14,17を第1の参考例と同様にRS422信号変換回路で構成することができ、それにより、平衡型デジタル電圧インターフェースとして規格化されたRS422により平衡信号伝送を実施することができる。また、平衡信号変換回路14,17に代えて第2の参考例の光信号変換回路24,24を、平衡信号伝送路18に代えて第2の参考例の光ケーブル27をそれぞれ用いた構成とすることもできる。
【0046】
【発明の効果】
以上のように、第1の発明に係る請求項1のコンピュータ装置では、フォトカプラ絶縁回路により単方向信号を一旦光信号に変化したのちに電気信号に戻して、絶縁信号ケーブルにより伝送する構成としたので、光信号に変換することによる伝送路の電気的絶縁によりノイズを除去できる効果に加えて、絶縁信号ケーブルによるカレントループ伝送によって線路抵抗やノイズの影響を受け難い利点がある。
【0047】
請求項2のコンピュータ装置によれば、伝送路を一組の送信信号伝送回路と受信信号伝送回路で構成することができ、安価なコンピュータ制御を実施することができる。
【図面の簡単な説明】
【図1】 本発明に関連する第1の参考例に係るコンピュータ装置を示すブロック構成図。
【図2】 同上装置における信号レベル確定回路の内部構成を示すブロック図。
【図3】 同上装置における平衡信号変換回路および平衡信号伝送路の内部構成を示すブロック図。
【図4】 本発明に関連する第2の参考例に係るコンピュータ装置を示すブロック構成図。
【図5】 同上装置における光信号変換回路の内部構成を示すブロック図。
【図6】 本発明の第1の実施の形態に係るコンピュータ装置を示す要部のブロック図。
【図7】 本発明の第2の実施の形態に係るコンピュータ装置を示すブロック構成図。
【図8】 同上装置におけるパラレル・シリアル変換回路の内部構成を示すブロック図。
【図9】 従来のコンピュータ装置のブロック構成図。
【符号の説明】
1 演算ユニット
2 入力ユニット
3 表示ユニット
4 フロッピーディスクユニット
12,13 信号レベル確定回路
14,17 平衡信号変換回路
18 平衡信号伝送路
23 ツイストペア線
24 光信号変換回路
27 光ケーブル
30,31 フォトカプラ絶縁回路
38,39 パラレル・シリアル変換回路
Claims (2)
- 演算ユニットと、この演算ユニットに演算データを入力する入力ユニットと、前記演算データを表示する表示ユニットと、前記演算データを記憶するフロッピーディスクユニットを備え、前記演算ユニットと前記フロッピーディスクユニット相互間で信号レベルの確定していない複数の単方向信号の信号伝送が行われるコンピュータ装置において、
前記演算ユニットおよび前記フロッピーディスクユニットにそれぞれ個々に接続され、これらから出力する前記信号レベルの確定していない複数の単方向電気信号の信号レベルを確定する二つの信号レベル確定回路と、
前記各信号レベル確定回路に個々に接続された二つのフォトカプラ絶縁回路と、
二つの前記フォトカプラ絶縁回路を互いに接続する絶縁信号ケーブルとを備え、
前記フォトカプラ絶縁回路は、
信号レベル確定回路または前記絶縁信号ケーブルから入力される単方向電気信号を光信号に一旦変換したのちに単方向電気信号に戻して出力するよう構成されていることを特徴とするコンピュータ装置。 - 信号入力側が演算ユニットまたはフロッピーディスクユニットに接続された二つの信号レベル確定回路の各々の信号出力側に、パラレル・シリアル変換回路をそれぞれ介挿接続し、
前記パラレル・シリアル変換回路は、
前記信号レベル確定回路から入力される複数の単方向信号を1個の単方向信号に変換して出力するとともに、フォトカプラ絶縁回路から入力される1個の単方向信号を複数の単方向信号に復元する機能を有している請求項1に記載のコンピュータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19345697A JP3881088B2 (ja) | 1997-07-18 | 1997-07-18 | コンピュータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19345697A JP3881088B2 (ja) | 1997-07-18 | 1997-07-18 | コンピュータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1139074A JPH1139074A (ja) | 1999-02-12 |
JP3881088B2 true JP3881088B2 (ja) | 2007-02-14 |
Family
ID=16308312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19345697A Expired - Fee Related JP3881088B2 (ja) | 1997-07-18 | 1997-07-18 | コンピュータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3881088B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009022029A (ja) * | 2008-09-01 | 2009-01-29 | Renesas Technology Corp | 半導体集積回路装置 |
-
1997
- 1997-07-18 JP JP19345697A patent/JP3881088B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1139074A (ja) | 1999-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4426249B2 (ja) | 信号伝送装置及び伝送方法 | |
JP4642298B2 (ja) | 双方向接続ライン用のオプトカプラを備えた電気絶縁装置 | |
US5515443A (en) | Interface for serial data trasmission between a hearing aid and a control device | |
CA1183900A (en) | Optically coupled bidirectional transceiver | |
EP0195045B1 (en) | Bidirectional repeater apparatus | |
JP3881088B2 (ja) | コンピュータ装置 | |
US4916689A (en) | Communications apparatus for encoding and decoding multiplexed optical signal | |
JP3201666B2 (ja) | 半2重シリアル伝送用インターフェース変換回路 | |
JP3992775B2 (ja) | コンピュータ装置 | |
JP3983331B2 (ja) | コンピュータ装置 | |
JPH03120928A (ja) | インタフエースモジユール | |
CN107608280B (zh) | 多信源usb接口电路 | |
CN212391603U (zh) | 用于数据传输的设备和磁共振断层成像装置 | |
US6366976B1 (en) | Device for connecting a subscriber to a bus line | |
RU2247469C2 (ru) | Способ передачи дискретных электических сигналов | |
JPS62272399A (ja) | 差圧・圧力伝送器 | |
JPH11164483A (ja) | 電力設備用のインバータ運転装置 | |
US3865983A (en) | Acoustic coupler system for use with common carrier communication lines | |
JPS5924206Y2 (ja) | 光伝送システム | |
JPH07221679A (ja) | 差動信号伝送システムの断線検出装置 | |
KR200376518Y1 (ko) | 데이터의 입출력단이 절연된 알에스-232/알에스-485 변환기 | |
Flanegan | Small Explorer Data System MIL-STD-1773 Fiber Optic Bus | |
JPH0131221B2 (ja) | ||
JPS6237566B2 (ja) | ||
JPH06268599A (ja) | 装置間接続装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |