JP3833659B2 - Calibration method for semiconductor test equipment - Google Patents

Calibration method for semiconductor test equipment Download PDF

Info

Publication number
JP3833659B2
JP3833659B2 JP2004005201A JP2004005201A JP3833659B2 JP 3833659 B2 JP3833659 B2 JP 3833659B2 JP 2004005201 A JP2004005201 A JP 2004005201A JP 2004005201 A JP2004005201 A JP 2004005201A JP 3833659 B2 JP3833659 B2 JP 3833659B2
Authority
JP
Japan
Prior art keywords
calibration
comparator
driver
phase
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004005201A
Other languages
Japanese (ja)
Other versions
JP2004157130A (en
Inventor
徹 射羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2004005201A priority Critical patent/JP3833659B2/en
Publication of JP2004157130A publication Critical patent/JP2004157130A/en
Application granted granted Critical
Publication of JP3833659B2 publication Critical patent/JP3833659B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、半導体試験装置のピンエレクトロニクスにおいてドライバおよびコンパレータの動作タイミングを調整する半導体試験装置のキャリブレーション方法に関する。   The present invention relates to a semiconductor test apparatus calibration method for adjusting operation timings of drivers and comparators in pin electronics of a semiconductor test apparatus.

半導体試験装置のピンエレクトロニクスには、被測定デバイスに信号を印加するドライバや、この信号に対応して被測定デバイスから出力される信号の論理を判定するコンパレータが含まれている。ドライバは、入力されるクロック信号に同期した信号の出力動作を行う。また、コンパレータは、入力されるストローブ信号に同期した判定動作を行う。   The pin electronics of the semiconductor test apparatus includes a driver that applies a signal to the device under measurement and a comparator that determines the logic of the signal output from the device under measurement corresponding to this signal. The driver performs a signal output operation in synchronization with the input clock signal. The comparator performs a determination operation synchronized with the input strobe signal.

ところで、半導体試験装置の初期状態においては、被測定デバイスの各入出力ピン毎の信号経路の時間長にばらつきがあるため、ドライバから信号を出力するタイミングやコンパレータによる判定タイミングが期待するタイミングからずれてしまう。このため、被測定デバイスに対して各種の試験を実施する前に、タイミング・キャリブレーションが行われる。   By the way, in the initial state of the semiconductor test equipment, the time length of the signal path for each input / output pin of the device under test varies. End up. For this reason, timing calibration is performed before various tests are performed on the device under measurement.

図73は、半導体試験装置のタイミング・キャリブレーションを行う従来構成を示す図である。図73において、半導体試験装置本体90は、パフォーマンスボード92に備わった専用のケーブル93を介してソケットボード94に接続されている。例えば、BGA(Ball Grid Array )タイプのパッケージを有する被測定デバイスに対して各種の試験を行う場合には、表面に多数のポゴピンが設けられたソケットボード94が用いられる。テストボード96は、ソケットボート94の表面に設けられたこれらのポゴピンに、基準ドライバ/コンパレータ(DR/CP)部98から引き出されたプローブ99を接触させる作業を容易にするために用いられており、表面と裏面のそれぞれに設けられたパッドが内部で電気的に接続された構造を有している。   FIG. 73 is a diagram showing a conventional configuration for performing timing calibration of a semiconductor test apparatus. In FIG. 73, the semiconductor test apparatus main body 90 is connected to the socket board 94 via a dedicated cable 93 provided on the performance board 92. For example, when various tests are performed on a device under measurement having a BGA (Ball Grid Array) type package, a socket board 94 having a large number of pogo pins on the surface is used. The test board 96 is used to facilitate the operation of bringing the probe 99 drawn out from the reference driver / comparator (DR / CP) section 98 into contact with these pogo pins provided on the surface of the socket boat 94. The pad provided on each of the front and back surfaces is electrically connected inside.

図74は、図73に示した従来構成の電気的な配置図である。半導体試験装置本体90には、複数組のドライバとコンパレータとが備わっており、各組のドライバとコンパレータがパフォーマンスボード(PB)92およびソケットボード(SB)94を介して共通のデバイス・ソケット端に接続されている。なお、図74ではテストボード96が省略されている。   FIG. 74 is an electrical layout diagram of the conventional configuration shown in FIG. The semiconductor test apparatus main body 90 includes a plurality of sets of drivers and comparators. Each set of drivers and comparators is connected to a common device socket end via a performance board (PB) 92 and a socket board (SB) 94. It is connected. In FIG. 74, the test board 96 is omitted.

図75、図76、図77は、従来のタイミング・キャリブレーションの概要を示す図である。図75に示すように、半導体試験装置の初期状態においては、n個のドライバDR1〜DRnとn個のコンパレータCP1〜CPnのそれぞれに入力されるクロック信号CLK1〜CLKnとストローブ信号STB1〜STBnの位相(スキュー)がずれている。   75, 76, and 77 are diagrams showing an outline of conventional timing calibration. As shown in FIG. 75, in the initial state of the semiconductor test apparatus, the phases of the clock signals CLK1 to CLKn and the strobe signals STB1 to STBn input to the n drivers DR1 to DRn and the n comparators CP1 to CPn, respectively. (Skew) is off.

まず、基準ドライバ/コンパレータ部98のプローブ99をテストボード96を介していずれかのデバイス・ソケット端に接続し、基準ドライバ信号(基準DR)の立ち上がりタイミングにストローブ信号STB1の位相(コンパレータCP1による比較動作のタイミング)を一致させる(図76)。次に、この基準ドライバの出力信号の立ち上がりタイミングに基準コンパレータ信号(基準CP)の位相を一致させた後に、この基準コンパレータ信号の出力タイミング(基準コンパレータによる比較動作のタイミング)にドライバDR1から出力される信号の立ち上がりタイミングが一致するようにドライバDR1に入力されるクロック信号のCLK1の位相を合わせる(図77)。このようなタイミング・キャリブレーション作業が各デバイス・ソケット端毎に行われる。   First, the probe 99 of the reference driver / comparator unit 98 is connected to one of the device socket ends via the test board 96, and the phase of the strobe signal STB1 (comparison by the comparator CP1) is detected at the rising timing of the reference driver signal (reference DR). The operation timing is matched (FIG. 76). Next, after making the phase of the reference comparator signal (reference CP) coincide with the rising timing of the output signal of the reference driver, it is output from the driver DR1 at the output timing of the reference comparator signal (comparison operation timing by the reference comparator). The phase of CLK1 of the clock signal input to the driver DR1 is matched so that the rising timings of the signals coincide with each other (FIG. 77). Such a timing calibration operation is performed for each device socket end.

ところで、上述した従来の半導体試験装置のタイミング・キャリブレーション方法は、デバイス・ソケット端でタイミング補正を行うために、基準ドライバ/コンパレータ部98に備わったプローブ99の移動とその先端部分の接触とを繰り返し行う必要があり、この操作を自動化するためには特殊な装置が必要になる。この作業を専用のロボットに行わせる場合が考えられるが、このようなロボットは一般に高価であり、しかも高い位置決め精度を確保するために取り扱いが容易でない場合が多く、作業内容が複雑化するという問題があった。また、ロボットを用いずに、手作業でプローブ99の位置合わせを行うこともできるが、被測定デバイスのピン数が多い場合や、同時に試験を行う被測定デバイスの数が多い場合には、プローブ99の移動と接触を繰り返す回数も膨大なものとなるため、タイミング・キャリブレーションが終了するまでの作業時間が増大するという問題があった。   By the way, in the timing calibration method of the conventional semiconductor test apparatus described above, in order to correct the timing at the end of the device socket, the movement of the probe 99 provided in the reference driver / comparator unit 98 and the contact of the tip portion thereof are performed. It must be repeated, and a special device is required to automate this operation. Although it is conceivable that this work is performed by a dedicated robot, such a robot is generally expensive, and in many cases it is not easy to handle in order to ensure high positioning accuracy, and the work content becomes complicated. was there. Further, the probe 99 can be manually aligned without using a robot. However, if the device under test has a large number of pins or the number of devices under test to be tested simultaneously, the probe 99 The number of repetitions of 99 movements and contacts also becomes enormous, and there is a problem that the work time until the timing calibration is completed increases.

本発明は、このような点に鑑みて創作されたものであり、その目的は、コストの低減、作業内容の簡素化、作業時間の短縮が可能な半導体試験装置のキャリブレーション方法を提供することにある。   The present invention was created in view of the above points, and an object of the present invention is to provide a semiconductor test apparatus calibration method capable of reducing cost, simplifying work contents, and shortening work time. It is in.

上述した課題を解決するために、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第1〜第3のステップを含んで構成されている。第1のステップにおいて、複数のドライバのそれぞれと複数のコンパレータのそれぞれとが1対1に対応づけられた状態において、互いに1対1に対応するクロック信号とストローブ信号についていずれか一方を基準にして他方の位相が調整される。第2のステップにおいて、複数のドライバのそれぞれに対応するクロック信号同士の相対的な位相差、あるいは複数のコンパレータのそれぞれに対応するストローブ信号同士の相対的な位相差が取得される。第3のステップにおいて、相対的な位相差に基づいて複数のクロック信号および複数のストローブ信号の位相が調整される。従来のように、タイミング・キャリブレーションを行うためだけに専用の基準ドライバ/コンパレータ部やそれに接続されたプローブや、プローブの移動と接触を自動化するための専用のロボット等が不要になるため、コストの大幅な削減が可能になる。   In order to solve the above-described problems, a semiconductor test apparatus calibration method according to the present invention includes a driver that performs a signal generation operation synchronized with a clock signal and a comparator that performs a comparison operation synchronized with a strobe signal. In order to perform timing calibration of the apparatus, the apparatus includes the first to third steps. In the first step, each of the plurality of drivers and each of the plurality of comparators are in a one-to-one correspondence, and one of the clock signals and the strobe signal corresponding to each other is used as a reference. The other phase is adjusted. In the second step, a relative phase difference between clock signals corresponding to each of the plurality of drivers or a relative phase difference between strobe signals corresponding to each of the plurality of comparators is acquired. In the third step, the phases of the plurality of clock signals and the plurality of strobe signals are adjusted based on the relative phase difference. Costs are eliminated as there is no need for a dedicated reference driver / comparator unit, a probe connected to it, or a dedicated robot to automate the movement and contact of the probe, just to perform timing calibration. Can be significantly reduced.

特に、上述した第1のステップにおいて行われる位相の調整は、ストローブ信号に応じてコンパレータによって比較動作を行うタイミングと、ドライバから出力されてコンパレータに入力される信号が変化するタイミングとが一致するように、クロック信号の位相を可変することにより行うことが望ましい。あるいは、上述した第1のステップにおいて行われる位相の調整は、ストローブ信号に応じてコンパレータによって比較動作を行うタイミングと、ドライバから出力されてコンパレータに入力される信号が変化するタイミングとが一致するように、ストローブ信号の位相を可変することにより行うことが望ましい。また、上述した第2のステップにおいて行われる位相差の取得は、第1のステップにおけるドライバとコンパレータとの組合せを変えた状態において、互いに1対1に対応するクロック信号とストローブ信号についていずれか一方を基準にして他方の位相差を測定することにより行うことが望ましい。コンパレータによる比較動作の結果を観察しながらクロック信号やストローブ信号の位相を可変することにより、容易にこれらの位相の調整や相対的な位相差の測定等を行うことが可能になる。   In particular, the phase adjustment performed in the first step described above is such that the timing at which the comparison operation is performed by the comparator in accordance with the strobe signal coincides with the timing at which the signal output from the driver and input to the comparator changes. In addition, it is desirable to change the phase of the clock signal. Alternatively, in the phase adjustment performed in the first step described above, the timing at which the comparison operation is performed by the comparator in accordance with the strobe signal matches the timing at which the signal output from the driver and input to the comparator changes. In addition, it is desirable to change the phase of the strobe signal. In addition, the acquisition of the phase difference performed in the second step described above is performed for either one of the clock signal and the strobe signal corresponding to each other in a state where the combination of the driver and the comparator in the first step is changed. It is desirable to measure by measuring the other phase difference with reference to. By changing the phase of the clock signal or strobe signal while observing the result of the comparison operation by the comparator, it is possible to easily adjust the phase and measure the relative phase difference.

また、上述したドライバに対するクロック信号の供給経路とコンパレータに対するストローブ信号の供給経路のそれぞれには、信号の位相を可変する遅延素子が挿入されていることが望ましい。各遅延素子の遅延量を個別に可変することにより、各デバイスソケット端に対応するクロック信号とストローブ信号のそれぞれの位相を任意の値に調整することが可能になる。   Further, it is desirable that a delay element for changing the phase of the signal is inserted in each of the clock signal supply path to the driver and the strobe signal supply path to the comparator. By individually varying the delay amount of each delay element, the respective phases of the clock signal and the strobe signal corresponding to each device socket end can be adjusted to arbitrary values.

また、上述した第1のステップは、ショート接続点のそれぞれに、対応する一のドライバの出力端と一のコンパレータの入力端とが、等しい時間長の配線を介して接続された第1のキャリブレーションボードを用いて行われることが望ましい。また、上述した第2のステップは、ショート接続点のそれぞれに、対応する一のドライバの出力端と一のコンパレータの入力端とが、等しい時間長の配線を介して接続された、第1のキャリブレーションボードと配線の組合せが異なる第2のキャリブレーションボードを用いて行われることが望ましい。クロック信号とストローブ信号の位相調整や、ストローブ信号間の位相差あるいはクロック信号間の位相差の測定が、第1のキャリブレーションボードや第2のキャリブレーションボードを用いることにより可能になる。したがって、プローブを用いてクロック信号やストローブ信号の位相を各デバイスソケット端単位で調整していた従来の手法に比べて、作業内容の簡略化が可能になる。   In the first step described above, the first calibration in which the output terminal of the corresponding one driver and the input terminal of the one comparator are connected to each of the short connection points via the wiring having the same time length. It is desirable that this be performed using an operation board. In the second step described above, the output terminal of the corresponding one driver and the input terminal of the one comparator are connected to each of the short connection points via a wiring having an equal time length. It is desirable to use a second calibration board having a different combination of calibration board and wiring. The phase adjustment between the clock signal and the strobe signal and the measurement of the phase difference between the strobe signals or the phase difference between the clock signals can be performed by using the first calibration board or the second calibration board. Therefore, the work content can be simplified as compared with the conventional method in which the phase of the clock signal or strobe signal is adjusted for each device socket end using a probe.

また、上述した第1のステップと第2のステップの間に、第1のキャリブレーションボードを第2のキャリブレーションボードに交換する第4のステップを有することが望ましい。機械的な作業は、第1のキャリブレーションボードを第2のキャリブレーションボードに交換するだけであり、タイミング・キャリブレーション全体における作業時間の大幅な短縮が可能になる。   Moreover, it is desirable to have the 4th step which replace | exchanges a 1st calibration board for a 2nd calibration board between the 1st step mentioned above and a 2nd step. The mechanical work is merely replacement of the first calibration board with the second calibration board, and the work time in the entire timing calibration can be greatly reduced.

また、上述した第1のステップは、ショート接続点のそれぞれに、対応する一のドライバの出力端と一のコンパレータの入力端とが、等しい時間長の配線を介して接続された第3のキャリブレーションボードを用いて行われ、第2のステップは、ショート接続点のそれぞれに、対応する一のドライバの出力端と一のコンパレータの入力端とが、等しい時間長の配線を介して接続されるように、第3のキャリブレーションボードの配線状態を切り替えて行われることが望ましい。配線内容を切り替え可能な第3のキャリブレーションボードを用いることにより、キャリブレーションボードの交換作業も不要になるため、さらに全体の作業時間を短縮することができる。   Further, in the first step described above, the third calibration in which the output terminal of the corresponding one driver and the input terminal of the one comparator are connected to each of the short connection points via the wiring having the same time length. In the second step, the output terminal of one corresponding driver and the input terminal of one comparator are connected to each of the short connection points via wires of equal time length. As described above, it is desirable to switch the wiring state of the third calibration board. By using the third calibration board capable of switching the wiring content, the replacement work of the calibration board becomes unnecessary, so that the entire work time can be further reduced.

また、上述した第3のキャリブレーションボードには、配線状態を切り替える複数の切替スイッチが含まれており、これらの切替スイッチの接続状態を切り替えることにより、第1および第2のステップの動作を行うことが望ましい。これにより、第3のキャリブレーションボードの配線状態を容易に切り替えることができる。   Further, the above-described third calibration board includes a plurality of changeover switches for switching the wiring state, and the operations of the first and second steps are performed by switching the connection state of these changeover switches. It is desirable. Thereby, the wiring state of the third calibration board can be easily switched.

また、上述した各種のキャリブレーションボードを用いる代わりに、同様の配線がなされたキャリブレーションデバイスあるいはキャリブレーションウエハを用いるようにしてもよい。特に、キャリブレーションデバイスの交換をハンドラを用いて行うことにより、交換作業の自動化が可能になる。   Further, instead of using the various calibration boards described above, a calibration device or a calibration wafer having the same wiring may be used. In particular, the replacement work can be automated by exchanging the calibration device using a handler.

また、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第1〜第3のステップを含んで構成されている。第1のステップにおいて、複数のドライバと複数のコンパレータを少なくとも一方が2以上含まれるようにm個のグループ分けが行われた状態で、各グループ毎に、複数のドライバから出力されてコンパレータに入力される信号が変化するタイミングと、複数のコンパレータによって比較動作を行うタイミングとを一致させて、クロック信号の位相とストローブ信号の位相が調整される。第2のステップにおいて、異なるグループについて、ドライバに対応するクロック信号同士の相対的な位相差、あるいはコンパレータに対応するストローブ信号同士の相対的な位相差が取得される。第3のステップにおいて、相対的な位相差に基づいて、複数のグループのそれぞれに含まれるドライバに対応するクロック信号の位相およびコンパレータに対応するストローブ信号の位相の調整が行われる。従来のように、タイミング・キャリブレーションを行うためだけに専用の基準ドライバ/コンパレータ部やそれに接続されたプローブや、プローブの移動と接触を自動化するための専用のロボット等が不要になるため、コストの大幅な削減が可能になる。また、グループを単位としてキャリブレーション動作を行うことにより、グループ内での調整誤差を平均化することができるため、測定結果のばらつきにより生じるキャリブレーション誤差を低減することが可能になる。   The semiconductor test apparatus calibration method of the present invention includes a timing test for a semiconductor test apparatus including a driver that performs a signal generation operation synchronized with a clock signal and a comparator that performs a comparison operation synchronized with a strobe signal. In order to perform, it is comprised including the 1st-3rd step. In the first step, a plurality of drivers and a plurality of comparators are output from a plurality of drivers and input to the comparators for each group in a state where m groups are divided so that at least one of them is included in two or more. The phase of the clock signal and the phase of the strobe signal are adjusted by matching the timing at which the generated signal changes with the timing at which the comparison operation is performed by the plurality of comparators. In the second step, relative phase differences between clock signals corresponding to drivers or strobe signals corresponding to comparators are acquired for different groups. In the third step, the phase of the clock signal corresponding to the driver included in each of the plurality of groups and the phase of the strobe signal corresponding to the comparator are adjusted based on the relative phase difference. Costs are eliminated as there is no need for a dedicated reference driver / comparator unit, a probe connected to it, or a dedicated robot to automate the movement and contact of the probe, just to perform timing calibration. Can be significantly reduced. Further, by performing the calibration operation in units of groups, adjustment errors within the groups can be averaged, so that calibration errors caused by variations in measurement results can be reduced.

また、上述したドライバに対するクロック信号の供給経路とコンパレータに対するストローブ信号の供給経路のそれぞれには、信号の位相を可変する遅延素子が挿入されていることが望ましい。各遅延素子の遅延量を個別に可変することにより、クロック信号とストローブ信号のそれぞれの位相を任意の値に調整することが可能になり、これらの信号の位相調整が容易になる。   Further, it is desirable that a delay element for changing the phase of the signal is inserted in each of the clock signal supply path to the driver and the strobe signal supply path to the comparator. By individually varying the delay amount of each delay element, the respective phases of the clock signal and the strobe signal can be adjusted to arbitrary values, and the phase adjustment of these signals becomes easy.

また、上述した第1のステップは、複数のグループのそれぞれ毎に、ドライバの出力端とコンパレータの入力端とが共通の第1のショート接続点を介して接続された第1のキャリブレーションボードを用いて行われることが望ましい。また、上述した第2のステップは、一のグループに含まれるドライバの出力端と、他のグループに含まれるコンパレータの入力端とが共通の第2のショート接続点を介して接続された第2のキャリブレーションボードを用いて行われることが望ましい。第1および第2のキャリブレーションボードを交換することによってキャリブレーション動作が行われるため、プローブを用いてクロック信号やストローブ信号の位相を個別に調整していた従来の手法に比べて、作業内容の簡略化が可能になる。   In the first step described above, the first calibration board in which the output terminal of the driver and the input terminal of the comparator are connected via a common first short connection point for each of the plurality of groups. It is desirable to be used. In the second step, the output terminal of the driver included in one group and the input terminal of the comparator included in the other group are connected via a common second short connection point. It is desirable to use a calibration board. Since the calibration operation is performed by exchanging the first and second calibration boards, the work contents are compared with the conventional method in which the phases of the clock signal and the strobe signal are individually adjusted using the probe. Simplification is possible.

また、上述したドライバと第1および第2のショート接続点とをつなぐ配線の配線長と、コンパレータと第1および第2のショート接続点とをつなぐ配線の配線長とを全て同じに設定することが望ましい。これにより、全てのクロック信号およびストローブ信号を同じ条件で調整することができ、コンパレータの出力を観察することによるキャリブレーション動作が可能になる。   In addition, the wiring length of the wiring connecting the driver and the first and second short connection points and the wiring length connecting the comparator and the first and second short connection points are all set to be the same. Is desirable. Thereby, all clock signals and strobe signals can be adjusted under the same conditions, and a calibration operation can be performed by observing the output of the comparator.

また、上述した第1のステップと第2のステップとの間に、第1のキャリブレーションボードを第2のキャリブレーションボードに交換する第4のステップを有することが望ましい。機械的な作業は、第1のキャリブレーションボードを第2のキャリブレーションボードに交換するだけであり、タイミング・キャリブレーション全体における作業時間の大幅な短縮が可能になる。   In addition, it is desirable to have a fourth step of replacing the first calibration board with the second calibration board between the first step and the second step described above. The mechanical work is merely replacement of the first calibration board with the second calibration board, and the work time in the entire timing calibration can be greatly reduced.

また、上述した第1のステップは、各グループに含まれるドライバの出力端とコンパレータの入力端とが、全てのグループについて時間長が等しい配線を介して接続された第3のキャリブレーションボードを用いて行われ、第2のステップは、一のグループに含まれるドライバの出力端と他のグループに含まれるコンパレータの入力端とが、全てのグループ間で時間長が等しい配線を介して接続されるように、第3のキャリブレーションボードの配線状態を切り替えて行われることが望ましい。配線内容を切り替え可能な第3のキャリブレーションボードを用いることにより、キャリブレーションボードの交換作業も不要になるため、さらに全体の作業時間を短縮することができる。   The first step described above uses a third calibration board in which the output terminals of the drivers included in each group and the input terminals of the comparators are connected via wirings having the same time length for all groups. In the second step, the output terminals of the drivers included in one group and the input terminals of the comparators included in the other group are connected to each other through wiring having the same time length. As described above, it is desirable to switch the wiring state of the third calibration board. By using the third calibration board capable of switching the wiring content, the replacement work of the calibration board becomes unnecessary, so that the entire work time can be further reduced.

また、上述した第3のキャリブレーションボードには、配線状態を切り替える複数の切替スイッチが含まれており、これらの切替スイッチの接続状態を切り替えることにより、第1および第2のステップの動作を行うことが望ましい。これにより、第3のキャリブレーションボードの配線状態を容易に切り替えることができる。   Further, the above-described third calibration board includes a plurality of changeover switches for switching the wiring state, and the operations of the first and second steps are performed by switching the connection state of these changeover switches. It is desirable. Thereby, the wiring state of the third calibration board can be easily switched.

また、上述した各種のキャリブレーションボードを用いる代わりに、同様の配線がなされたキャリブレーションデバイスあるいはキャリブレーションウエハを用いるようにしてもよい。特に、キャリブレーションデバイスの交換をハンドラを用いて行うことにより、交換作業の自動化が可能になる。   Further, instead of using the various calibration boards described above, a calibration device or a calibration wafer having the same wiring may be used. In particular, the replacement work can be automated by exchanging the calibration device using a handler.

また、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第1〜第3のステップを含んで構成されている。第1のステップにおいて、複数のドライバと複数のコンパレータを少なくとも一方が2以上含まれるようにm個のグループ分けが行われた状態で、一のコンパレータを共通コンパレータとしてこの共通コンパレータに対応するストローブ信号を基準にして、各グループに含まれる一のドライバをグループ内共通ドライバとしてこのグループ内共通ドライバに対応するクロック信号の位相が調整される。第2のステップにおいて、m個のグループのそれぞれにおいて、グループ内共通ドライバに対応するクロック信号を基準にして、同じグループに含まれるコンパレータに対応するストローブ信号の位相が調整される。第3のステップにおいて、m個のグループのそれぞれにおいて、任意のコンパレータに対応するストローブ信号の位相を基準にして、同じグループに含まれるドライバに対応するクロック信号の位相が調整される。   The semiconductor test apparatus calibration method of the present invention includes a timing test for a semiconductor test apparatus including a driver that performs a signal generation operation synchronized with a clock signal and a comparator that performs a comparison operation synchronized with a strobe signal. In order to perform, it is comprised including the 1st-3rd step. In the first step, a strobe signal corresponding to a common comparator is used with a single comparator as a common comparator in a state where m groupings are performed so that at least one of a plurality of drivers and a plurality of comparators is included. As a reference, the phase of the clock signal corresponding to the common driver in the group is adjusted with one driver included in each group as the common driver in the group. In the second step, in each of the m groups, the phase of the strobe signal corresponding to the comparator included in the same group is adjusted with reference to the clock signal corresponding to the common driver in the group. In the third step, in each of the m groups, the phase of the clock signal corresponding to the driver included in the same group is adjusted with reference to the phase of the strobe signal corresponding to an arbitrary comparator.

あるいは、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第1〜第3のステップを含んで構成されている。第1のステップにおいて、複数のドライバと複数のコンパレータを少なくとも一方が2以上含まれるようにm個のグループ分けが行われた状態で、一のドライバを共通ドライバとしてこの共通ドライバに対応するクロック信号を基準にして、各グループに含まれる一のコンパレータをグループ内共通コンパレータとしてこのグループ内共通コンパレータに対応するストローブ信号の位相が調整される。第2のステップにおいて、m個のグループのそれぞれにおいて、グループ内共通コンパレータに対応するストローブ信号を基準にして、同じグループに含まれるドライバに対応するクロック信号の位相を調整する。第3のステップにおいて、m個のグループのそれぞれにおいて、任意のドライバに対応するクロック信号の位相を基準にして、同じグループに含まれるコンパレータに対応するストローブ信号の位相が調整される。   Alternatively, the semiconductor test apparatus calibration method according to the present invention performs timing calibration of a semiconductor test apparatus including a driver that performs a signal generation operation synchronized with a clock signal and a comparator that performs a comparison operation synchronized with a strobe signal. In order to perform, it is comprised including the 1st-3rd step. In the first step, a clock signal corresponding to a common driver with a single driver as a common driver in a state where m groupings are performed so that at least one of a plurality of drivers and a plurality of comparators is included. As a reference, the phase of the strobe signal corresponding to the intra-group common comparator is adjusted by using one comparator included in each group as the intra-group common comparator. In the second step, in each of the m groups, the phase of the clock signal corresponding to the driver included in the same group is adjusted with reference to the strobe signal corresponding to the intra-group common comparator. In the third step, in each of the m groups, the phase of the strobe signal corresponding to the comparator included in the same group is adjusted with reference to the phase of the clock signal corresponding to an arbitrary driver.

従来のように、タイミング・キャリブレーションを行うためだけに専用の基準ドライバ/コンパレータ部やそれに接続されたプローブや、プローブの移動と接触を自動化するための専用のロボット等が不要になるため、コストの大幅な削減が可能になる。また、第2および第3のステップにおける調整作業は、各グループ毎に並行して行うことが可能であり、作業効率の向上および作業時間の短縮が可能になる。   Costs are eliminated as there is no need for a dedicated reference driver / comparator unit, a probe connected to it, or a dedicated robot to automate the movement and contact of the probe, just to perform timing calibration. Can be significantly reduced. In addition, the adjustment work in the second and third steps can be performed in parallel for each group, and work efficiency can be improved and work time can be shortened.

上述した第1〜第3の各ステップにおいて行われる位相の調整は、ストローブ信号に応じてコンパレータによって比較動作を行うタイミングと、ドライバのそれぞれから出力されてコンパレータに入力される信号が変化するタイミングとが一致するように、クロック信号あるいはストローブ信号の位相を可変することにより行うことが望ましい。コンパレータによる比較動作の結果を観察しながらクロック信号やストローブ信号の位相を可変することにより、容易にこれらの位相の調整や相対的な位相差の測定等を行うことが可能になる。   The phase adjustment performed in each of the first to third steps described above includes a timing for performing a comparison operation by the comparator according to the strobe signal, and a timing for changing a signal output from each of the drivers and input to the comparator. It is desirable to change the phase of the clock signal or strobe signal so as to match. By changing the phase of the clock signal or strobe signal while observing the result of the comparison operation by the comparator, it is possible to easily adjust the phase and measure the relative phase difference.

また、上述したドライバに対するクロック信号の供給経路とコンパレータに対するストローブ信号の供給経路のそれぞれには、信号の位相を可変する遅延素子が挿入されていることが望ましい。各遅延素子の遅延量を個別に可変することにより、クロック信号とストローブ信号のそれぞれの位相を任意の値に調整することが可能になり、これらの信号の位相合わせが容易になる。   Further, it is desirable that a delay element for changing the phase of the signal is inserted in each of the clock signal supply path to the driver and the strobe signal supply path to the comparator. By individually varying the delay amount of each delay element, the respective phases of the clock signal and the strobe signal can be adjusted to arbitrary values, and the phase alignment of these signals becomes easy.

また、上述した第1のステップは、共通コンパレータの入力端とグループ内共通ドライバの出力端とが、共通の第1のショート接続点を介して接続された第1のキャリブレーションボードを用いて行われることが望ましい。あるいは、上述した第1のステップは、共通ドライバの出力端とグループ内共通コンパレータの入力端とが、共通の第1のショート接続点を介して接続された第1のキャリブレーションボードを用いて行われることが望ましい。また、上述した第2および第3のステップは、複数のグループのそれぞれ毎に、ドライバの出力端とコンパレータの入力端とが共通の第2のショート接続点を介して接続された第2のキャリブレーションボードを用いて行われることが望ましい。第1および第2のキャリブレーションボードを交換することによってキャリブレーション動作が行われるため、プローブを用いてクロック信号やストローブ信号の位相を個別に調整していた従来の手法に比べて、作業内容の簡略化が可能になる。   In addition, the first step described above is performed using a first calibration board in which the input terminal of the common comparator and the output terminal of the in-group common driver are connected via a common first short connection point. It is desirable that Alternatively, the first step described above is performed using a first calibration board in which the output terminal of the common driver and the input terminal of the intra-group common comparator are connected via a common first short connection point. It is desirable that In the second and third steps described above, the second calibration in which the output terminal of the driver and the input terminal of the comparator are connected via a common second short connection point for each of the plurality of groups. It is desirable that this be performed using an operation board. Since the calibration operation is performed by exchanging the first and second calibration boards, the work contents are compared with the conventional method in which the phases of the clock signal and the strobe signal are individually adjusted using the probe. Simplification is possible.

また、上述したドライバと第1および第2のショート接続点とをつなぐ配線の配線長と、コンパレータと第1および第2のショート接続点とをつなぐ配線の配線長とを全て同じに設定することが望ましい。これにより、全てのクロック信号およびストローブ信号を同じ条件で調整することができ、コンパレータの出力を観察することによるキャリブレーション動作が可能になる。   In addition, the wiring length of the wiring connecting the driver and the first and second short connection points and the wiring length connecting the comparator and the first and second short connection points are all set to be the same. Is desirable. Thereby, all clock signals and strobe signals can be adjusted under the same conditions, and a calibration operation can be performed by observing the output of the comparator.

また、上述した第1のステップと第2のステップとの間に、第1のキャリブレーションボードを第2のキャリブレーションボードに交換する第4のステップを有することが望ましい。機械的な作業は、第1のキャリブレーションボードを第2のキャリブレーションボードに交換するだけであり、タイミング・キャリブレーション全体における作業時間の大幅な短縮が可能になる。   In addition, it is desirable to have a fourth step of replacing the first calibration board with the second calibration board between the first step and the second step described above. The mechanical work is merely replacement of the first calibration board with the second calibration board, and the work time in the entire timing calibration can be greatly reduced.

また、上述した第1のステップは、共通コンパレータの入力端とm個のグループのそれぞれに含まれるグループ内共通ドライバの出力端とが、全てのグループについて時間長が等しい配線を介して接続された第3のキャリブレーションボードを用いて行われ、第2および第3のステップは、各グループに含まれるドライバの出力端とコンパレータの入力端とが、全てのグループについて時間長が等しい配線を介して接続されるように、第3のキャリブレーションボードの配線状態を切り替えて行われることが望ましい。あるいは、上述した第1のステップは、共通ドライバの出力端とm個のグループのそれぞれに含まれるグループ内共通コンパレータの入力端とが、全てのグループについて時間長が等しい配線を介して接続された第3のキャリブレーションボードを用いて行われ、第2および第3のステップは、各グループに含まれるドライバの出力端とコンパレータの入力端とが、全てのグループについて時間長が等しい配線を介して接続されるように、第3のキャリブレーションボードの配線状態を切り替えて行われることが望ましい。配線内容を切り替え可能な第3のキャリブレーションボードを用いることにより、キャリブレーションボードの交換作業も不要になるため、さらに全体の作業時間を短縮することができる。   In the first step described above, the input terminal of the common comparator and the output terminal of the in-group common driver included in each of the m groups are connected to each other through wires having the same time length. The third calibration board is used, and the second and third steps are performed through wiring in which the output ends of the drivers included in each group and the input ends of the comparators have the same time length for all groups. It is desirable that the connection is performed by switching the wiring state of the third calibration board so as to be connected. Alternatively, in the first step described above, the output terminal of the common driver and the input terminal of the intra-group common comparator included in each of the m groups are connected via wires having the same time length for all the groups. The third calibration board is used, and the second and third steps are performed through wiring in which the output ends of the drivers included in each group and the input ends of the comparators have the same time length for all groups. It is desirable that the connection is performed by switching the wiring state of the third calibration board so as to be connected. By using the third calibration board capable of switching the wiring content, the replacement work of the calibration board becomes unnecessary, so that the entire work time can be further reduced.

また、上述した第3のキャリブレーションボードには、配線状態を切り替える複数の切替スイッチが含まれており、これらの切替スイッチの接続状態を切り替えることにより、第1、第2および第3のステップの動作を行うことが望ましい。これにより、第3のキャリブレーションボードの配線状態を容易に切り替えることができる。   The above-described third calibration board includes a plurality of changeover switches for switching the wiring state. By switching the connection state of these changeover switches, the first, second, and third steps are switched. It is desirable to perform the operation. Thereby, the wiring state of the third calibration board can be easily switched.

また、上述した各種のキャリブレーションボードを用いる代わりに、同様の配線がなされたキャリブレーションデバイスあるいはキャリブレーションウエハを用いるようにしてもよい。特に、キャリブレーションデバイスの交換をハンドラを用いて行うことにより、交換作業の自動化が可能になる。   Further, instead of using the various calibration boards described above, a calibration device or a calibration wafer having the same wiring may be used. In particular, the replacement work can be automated by exchanging the calibration device using a handler.

また、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第1および第2のステップを含んで構成されている。第1のステップにおいて、一のドライバに対応するクロック信号を基準にして、複数のコンパレータのそれぞれに対応するストローブ信号の位相が調整される。第2のステップにおいて、第1のステップにおいて位相調整が終了した一のストローブ信号を基準にして、複数のドライバのそれぞれに対応するクロック信号の位相が調整される。   The semiconductor test apparatus calibration method of the present invention includes a timing test for a semiconductor test apparatus including a driver that performs a signal generation operation synchronized with a clock signal and a comparator that performs a comparison operation synchronized with a strobe signal. In order to carry out, it is comprised including the 1st and 2nd step. In the first step, the phase of the strobe signal corresponding to each of the plurality of comparators is adjusted with reference to the clock signal corresponding to one driver. In the second step, the phase of the clock signal corresponding to each of the plurality of drivers is adjusted with reference to the one strobe signal for which the phase adjustment has been completed in the first step.

あるいは、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第1および第2のステップを含んで構成されている。第1のステップにおいて、一のコンパレータに対応するストローブ信号を基準にして、複数のドライバのそれぞれに対応するクロック信号の位相が調整される。第2のステップにおいて、第1のステップにおいて位相調整が終了した一のクロック信号を基準にして、複数のコンパレータのそれぞれに対応するストローブ信号の位相が調整される。   Alternatively, the semiconductor test apparatus calibration method according to the present invention performs timing calibration of a semiconductor test apparatus including a driver that performs a signal generation operation synchronized with a clock signal and a comparator that performs a comparison operation synchronized with a strobe signal. In order to carry out, it is comprised including the 1st and 2nd step. In the first step, the phase of the clock signal corresponding to each of the plurality of drivers is adjusted with reference to the strobe signal corresponding to one comparator. In the second step, the phase of the strobe signal corresponding to each of the plurality of comparators is adjusted with reference to the one clock signal for which the phase adjustment has been completed in the first step.

従来のように、タイミング・キャリブレーションを行うためだけに専用の基準ドライバ/コンパレータ部やそれに接続されたプローブや、プローブの移動と接触を自動化するための専用のロボット等が不要になるため、コストの大幅な削減が可能になる。   Costs are eliminated as there is no need for a dedicated reference driver / comparator unit, a probe connected to it, or a dedicated robot to automate the movement and contact of the probe, just to perform timing calibration. Can be significantly reduced.

また、上述した第1および第2の各ステップにおいて行われる位相の調整は、ストローブ信号に応じてコンパレータによって比較動作を行うタイミングと、ドライバのそれぞれから出力されてコンパレータに入力される信号が変化するタイミングとが一致するように、クロック信号あるいはストローブ信号の位相を可変することにより行うことが望ましい。コンパレータによる比較動作の結果を観察しながらクロック信号やストローブ信号の位相を可変することにより、容易にこれらの位相の調整や相対的な位相差の測定等を行うことが可能になる。   In addition, the phase adjustment performed in each of the first and second steps described above changes the timing at which the comparison operation is performed by the comparator in accordance with the strobe signal, and the signal output from each of the drivers and input to the comparator. It is desirable to change the phase of the clock signal or strobe signal so that the timing matches. By changing the phase of the clock signal or strobe signal while observing the result of the comparison operation by the comparator, it is possible to easily adjust the phase and measure the relative phase difference.

また、上述したドライバに対するクロック信号の供給経路とコンパレータに対するストローブ信号の供給経路のそれぞれには、信号の位相を可変する遅延素子が挿入されていることが望ましい。各遅延素子の遅延量を個別に可変することにより、クロック信号とストローブ信号のそれぞれの位相を任意の値に調整することが可能になり、これらの信号の位相合わせが容易になる。   Further, it is desirable that a delay element for changing the phase of the signal is inserted in each of the clock signal supply path to the driver and the strobe signal supply path to the comparator. By individually varying the delay amount of each delay element, the respective phases of the clock signal and the strobe signal can be adjusted to arbitrary values, and the phase alignment of these signals becomes easy.

また、上述した第1のステップは、一のドライバの出力端と複数のコンパレータのそれぞれの入力端とが第1のショート接続点を介して別々に接続された複数の第1のキャリブレーションボードを用いて行われることが望ましい。あるいは、上述した第1のステップは、複数のドライバのそれぞれの出力端と一のコンパレータの入力端とが第1のショート接続点を介して別々に接続された複数の第1のキャリブレーションボードを用いて行われることが望ましい。また、上述した第2のステップは、複数のドライバのそれぞれと複数のコンパレータのそれぞれとが対応しており、対応するドライバの出力端とコンパレータの入力端とが接続された第2のキャリブレーションボードを用いて行われることが望ましい。第1および第2のキャリブレーションボードを交換することによってキャリブレーション動作が行われるため、プローブを用いてクロック信号やストローブ信号の位相を個別に調整していた従来の手法に比べて、作業内容の簡略化が可能になる。   Further, the first step described above includes a plurality of first calibration boards in which the output terminal of one driver and the input terminals of the plurality of comparators are separately connected via the first short connection point. It is desirable to be used. Alternatively, the first step described above includes a plurality of first calibration boards in which output terminals of a plurality of drivers and input terminals of one comparator are separately connected via a first short connection point. It is desirable to be used. In the second step described above, each of the plurality of drivers corresponds to each of the plurality of comparators, and the second calibration board in which the output terminal of the corresponding driver is connected to the input terminal of the comparator. It is desirable to be performed using. Since the calibration operation is performed by exchanging the first and second calibration boards, the work contents are compared with the conventional method in which the phases of the clock signal and the strobe signal are individually adjusted using the probe. Simplification is possible.

また、上述したドライバと第1および第2のショート接続点とをつなぐ配線の配線長と、コンパレータと第1および第2のショート接続点とをつなぐ配線の配線長とを全て同じに設定することが望ましい。これにより、全てのクロック信号およびストローブ信号を同じ条件で調整することができ、コンパレータの出力を観察することによるキャリブレーション動作が可能になる。   In addition, the wiring length of the wiring connecting the driver and the first and second short connection points and the wiring length connecting the comparator and the first and second short connection points are all set to be the same. Is desirable. Thereby, all clock signals and strobe signals can be adjusted under the same conditions, and a calibration operation can be performed by observing the output of the comparator.

また、上述した各種のキャリブレーションボードを用いる代わりに、同様の配線がなされたキャリブレーションデバイスあるいはキャリブレーションウエハを用いるようにしてもよい。特に、キャリブレーションデバイスの交換をハンドラを用いて行うことにより、交換作業の自動化が可能になる。   Further, instead of using the various calibration boards described above, a calibration device or a calibration wafer having the same wiring may be used. In particular, the replacement work can be automated by exchanging the calibration device using a handler.

以下、本発明を適用した一実施形態の半導体試験装置のキャリブレーション方法について詳細に説明する。   Hereinafter, a semiconductor test apparatus calibration method according to an embodiment to which the present invention is applied will be described in detail.

〔第1の実施形態〕
図1は、第1の実施形態において行われるタイミング・キャリブレーションの対象となる半導体試験装置の全体構成を示す図である。この半導体試験装置は、被測定デバイス(図示せず)に対して所定の試験を実施するために、半導体試験装置本体10およびワークステーション(WS)40を含んで構成されている。
[First Embodiment]
FIG. 1 is a diagram illustrating an overall configuration of a semiconductor test apparatus that is a target of timing calibration performed in the first embodiment. The semiconductor test apparatus includes a semiconductor test apparatus main body 10 and a workstation (WS) 40 in order to perform a predetermined test on a device under measurement (not shown).

ワークステーション40は、機能試験等の一連の試験動作やタイミング・キャリブレーション動作の全体を制御するとともに、ユーザとの間のインタフェースを実現する。   The workstation 40 controls a whole series of test operations such as a function test and a timing calibration operation, and realizes an interface with the user.

半導体試験装置本体10は、ワークステーション40から転送されてくる所定の試験プログラムを実行することにより被測定デバイスに対する各種の試験を行う。また、半導体試験装置本体10は、ワークステーション40から転送されてくる専用プログラムを実行することにより、タイミング・キャリブレーションを実施する。このために、半導体試験装置本体10は、テスタ制御部(TP)12、タイミング発生器(TG)14、パターン発生器(PG)16、データセレクタ(DS)18、フォーマット制御部(FC)20、ピンエレクトロニクス22を備えている。   The semiconductor test apparatus main body 10 performs various tests on the device under measurement by executing a predetermined test program transferred from the workstation 40. In addition, the semiconductor test apparatus main body 10 performs timing calibration by executing a dedicated program transferred from the workstation 40. For this purpose, the semiconductor test apparatus body 10 includes a tester control unit (TP) 12, a timing generator (TG) 14, a pattern generator (PG) 16, a data selector (DS) 18, a format control unit (FC) 20, Pin electronics 22 are provided.

テスタ制御部12は、タイミング発生器14等の各構成部とバスを介して接続されており、ワークステーション40から転送された試験プログラムを実行することにより、各構成部に対して各種の試験動作やキャリブレーション動作に必要な制御を行う。   The tester control unit 12 is connected to each component such as the timing generator 14 via a bus, and executes various test operations on each component by executing a test program transferred from the workstation 40. And control necessary for calibration operation.

タイミング発生器14は、試験動作の基本周期を設定するとともに、この設定した基本周期内に含まれる各種のタイミングエッジを生成する。パターン発生器16は、被測定デバイスの各ピンに入力するパターンデータを発生する。データセレクタ18は、パターン発生器16から出力される各種のパターンデータと、これを入力する被測定デバイスの各ピンとを対応させる。フォーマット制御部20は、パターン発生器16によって発生してデータセレクタ18によって選択されたパターンデータと、タイミング発生器14によって生成されたタイミングエッジとに基づいて、被測定デバイスに対する波形制御を行う。   The timing generator 14 sets a basic period of the test operation and generates various timing edges included in the set basic period. The pattern generator 16 generates pattern data to be input to each pin of the device under measurement. The data selector 18 associates various pattern data output from the pattern generator 16 with each pin of the device under measurement that inputs the pattern data. The format control unit 20 performs waveform control on the device under measurement based on the pattern data generated by the pattern generator 16 and selected by the data selector 18 and the timing edge generated by the timing generator 14.

ピンエレクトロニクス22は、被測定デバイスとの間で物理的なインタフェースをとるためのものであり、フォーマット制御部20の波形制御によって生成されるクロック信号CLKやストローブ信号STBに基づいて、実際に被測定デバイスとの間で入出力される信号を生成する。このために、ピンエレクトロニクス22は、n個のドライバDR1〜DRnと、n個のコンパレータCP1〜CPnとを含んで構成されている。   The pin electronics 22 is used to establish a physical interface with the device under measurement, and is actually measured based on the clock signal CLK and strobe signal STB generated by the waveform control of the format control unit 20. Generates signals that are input to and output from the device. For this purpose, the pin electronics 22 includes n drivers DR1 to DRn and n comparators CP1 to CPn.

ドライバDR1は、フォーマット制御部20から出力されるクロック信号CLK1に同期した信号の生成動作を行っており、クロック信号CLK1が立ち上がったとき出力信号をローレベルからハイレベルに変化させる。同様に、ドライバDR2〜DRnは、入力されるクロック信号CLK2〜CLKnのそれぞれに同期した信号の生成動作を行っており、対応するクロック信号が立ち上がったときに出力信号をローレベルからハイレベルに変化させる。   The driver DR1 performs a signal generation operation in synchronization with the clock signal CLK1 output from the format control unit 20, and changes the output signal from a low level to a high level when the clock signal CLK1 rises. Similarly, the drivers DR2 to DRn perform a signal generation operation synchronized with each of the input clock signals CLK2 to CLKn, and change the output signal from the low level to the high level when the corresponding clock signal rises. Let

なお、本実施形態(他の実施形態についても同様)では、クロック信号と同じようにドライバの出力信号が変化するように、すなわちクロック信号の立ち上がりに同期してドライバの出力信号も立ち上がり、クロック信号の立ち下がりに同期してドライバの出力信号も立ち下がるようにしたが、反対に、クロック信号の立ち上がりに同期してドライバの出力信号が立ち下がり、クロック信号の立ち下がりに同期してドライバの出力信号が立ち上がるようにしてもよい。   In this embodiment (the same applies to other embodiments), the output signal of the driver changes in the same way as the clock signal, that is, the output signal of the driver rises in synchronization with the rising edge of the clock signal. The driver output signal also falls in synchronization with the falling edge of the driver, but conversely, the driver output signal falls in synchronization with the rising edge of the clock signal, and the driver output synchronizes with the falling edge of the clock signal. The signal may rise.

コンパレータCP1は、フォーマット制御部20から出力されるストローブ信号STB1に同期した比較動作を行っており、ストローブ信号STB1が入力された時点において被測定デバイスの対応ピンから入力される信号の論理を判定する。同様に、コンパレータCP2〜CPnは、入力されるストローブ信号STB2〜STBnのそれぞれに同期した比較動作を行っており、対応するストローブ信号が入力された時点において被測定デバイスの対応ピンから入力される信号の論理を判定する。   The comparator CP1 performs a comparison operation in synchronization with the strobe signal STB1 output from the format control unit 20, and determines the logic of the signal input from the corresponding pin of the device under test when the strobe signal STB1 is input. . Similarly, the comparators CP2 to CPn perform comparison operations synchronized with the input strobe signals STB2 to STBn, respectively, and signals input from the corresponding pins of the device under test at the time when the corresponding strobe signals are input. Determine the logic of.

なお、ストローブ信号に同期した比較動作をコンパレータによって行う場合に、ストローブ信号の立ち上がりに同期してコンパレータによる比較動作を行う場合と、ストローブ信号の立ち下がりに同期してコンパレータによる比較動作を行う場合とが考えられるが、本実施形態(他の実施形態についても同様)では、本発明との関係において本質的な差異はないため、どちらの比較タイミングを採用してもよい。   In addition, when the comparison operation synchronized with the strobe signal is performed by the comparator, the comparison operation by the comparator is performed in synchronization with the rising edge of the strobe signal, and the comparison operation by the comparator is synchronized with the falling edge of the strobe signal. However, in this embodiment (the same applies to the other embodiments), there is no essential difference in relation to the present invention, so either comparison timing may be adopted.

上述したドライバDR1とコンパレータCP1とが一組となって被測定デバイスの一の入出力ピンに対応している。また、ドライバDR2とコンパレータCP2とが一組となって別の入出力ピンに対応している。このように、被測定デバイスの各入出力ピンに対応させて一組のドライバとコンパレータが設けられている。   The driver DR1 and the comparator CP1 described above make one set and correspond to one input / output pin of the device under measurement. Further, the driver DR2 and the comparator CP2 form a set and correspond to different input / output pins. In this way, a set of drivers and comparators are provided corresponding to the input / output pins of the device under measurement.

また、半導体試験装置本体10にはパフォーマンスボード30が搭載されており、このパフォーマンスボード30を介して上述したピンエレクトロニクス22がキャリブレーションボード50A(あるいは50B)に接続されている。   Further, a performance board 30 is mounted on the semiconductor test apparatus body 10, and the pin electronics 22 described above is connected to the calibration board 50 </ b> A (or 50 </ b> B) via the performance board 30.

キャリブレーションボード50A、50Bは、タイミング・キャリブレーションを行うために特別な内部配線がなされたものであり、互いに異なる配線がなされている。   The calibration boards 50A and 50B are provided with special internal wiring for performing timing calibration, and are different from each other.

図2は、一方のキャリブレーションボード50Aの配線状態を示す図である。図2において、2つの端子1a、1bがショート接続点(デバイスソケット端)1cと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長(時間長)が同じになるように設定されている。また、2つの端子2a、2bがショート接続点2cと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長が同じになるように設定されている。同様に、2つの端子na、nbがショート接続点ncと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長が同じになるように設定されている。さらに、上述した各配線長は、全てのショート接続点について同じ長さに設定されている。   FIG. 2 is a diagram illustrating a wiring state of one calibration board 50A. In FIG. 2, two terminals 1a and 1b are connected in common with a short connection point (device socket end) 1c, and the wiring lengths (time lengths) converted into signal delay times are the same. Is set. The two terminals 2a and 2b are connected in common with the short connection point 2c, and the wiring lengths converted to the signal delay time are set to be the same. Similarly, the two terminals na and nb are connected in common with the short connection point nc, and the wiring lengths converted to the signal delay time are set to be the same. Furthermore, each wiring length mentioned above is set to the same length about all the short connection points.

図3は、他方のキャリブレーションボード50Bの配線状態を示す図である。図3において、2つの端子1a、nbがショート接続点1cと共通に接続されており、しかも信号の遅延時間に換算したそれぞの配線長が同じになるように設定されている。また、2つの端子2a、1bがショート接続点2cと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長が同じになるように設定されている。同様に、2つの端子na、2bがショート接続点ncと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長が同じになるように設定されている。さらに、上述した各配線長は、2種類のキャリブレーションボード50A、50Bの全てのショート接続点について同じ長さに設定されている。   FIG. 3 is a diagram illustrating a wiring state of the other calibration board 50B. In FIG. 3, two terminals 1a and nb are connected in common with the short connection point 1c, and the wiring lengths converted to signal delay times are set to be the same. Further, the two terminals 2a and 1b are connected in common with the short connection point 2c, and the wiring lengths converted to signal delay times are set to be the same. Similarly, the two terminals na and 2b are connected in common with the short connection point nc, and the wiring lengths converted to the signal delay time are set to be the same. Furthermore, each wiring length mentioned above is set to the same length about all the short connection points of two types of calibration boards 50A and 50B.

本実施形態の半導体試験装置はこのような構成を有しており、次にこれを用いたキャリブレーション動作について説明する。   The semiconductor test apparatus according to the present embodiment has such a configuration. Next, a calibration operation using the same will be described.

図4は、本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード30に一方のキャリブレーションボード50Aがセットされた後(ステップ100)、テスタ制御部12は、このキャリブレーションボード50Aの各ショート接続点毎に、ストローブ信号を基準にしてクロック信号の位相を調整する(ステップ101)。   FIG. 4 is a flowchart showing the calibration operation procedure of the present embodiment. After one calibration board 50A is set on the performance board 30 (step 100), the tester control unit 12 sets the phase of the clock signal for each short connection point of the calibration board 50A with reference to the strobe signal. Adjust (step 101).

上述したステップ101では、ストローブ信号が出力されて(立ち上がって)コンパレータによる比較動作が行われたときの出力信号のレベルを、クロック信号の立ち上がりタイミングを少しずつ変化させながら観察し、コンパレータの出力信号のレベルが丁度反転したときのクロック信号の位相を求めることより、クロック信号の位相合わせを行うことになる。   In step 101 described above, the level of the output signal when the strobe signal is output (rises) and the comparison operation by the comparator is performed is observed while gradually changing the rising timing of the clock signal, and the output signal of the comparator is observed. The phase of the clock signal is adjusted by obtaining the phase of the clock signal when the level is just inverted.

図5は、半導体試験装置本体10にパフォーマンスボード(PB)30を介してキャリブレーションボード(CB)50Aがセットされた状態を示す図である。図5において、Tx1〜Txnは各ドライバの出力端からキャリブレーションボード50Aの端子までの配線によって生じる遅延時間を、Ty1〜Tynはキャリブレーションボード50Aの端子から各コンパレータの入力端までの配線によって生じる遅延時間を、Taはキャリブレーションボード50A内の各配線によって生じる遅延時間をそれぞれ示している。例えば、Tx1〜Txn、Ty1〜Tynは、全て同じ値に設定されているものとする。   FIG. 5 is a diagram showing a state in which a calibration board (CB) 50 </ b> A is set on the semiconductor test apparatus body 10 via the performance board (PB) 30. In FIG. 5, Tx1 to Txn are delay times caused by wiring from the output end of each driver to the terminal of the calibration board 50A, and Ty1 to Tyn are caused by wiring from the terminal of the calibration board 50A to the input end of each comparator. The delay time Ta represents the delay time caused by each wiring in the calibration board 50A. For example, Tx1 to Txn and Ty1 to Tyn are all set to the same value.

図5に示すように、各ドライバDR1〜DRnにクロック信号が供給される経路には、このクロック信号の位相(変化タイミング)を調整するために遅延素子Tが設けられている。各遅延素子Tの素子定数を可変することにより、各ドライバDR1〜DRnに対するクロック信号の位相を任意かつ独立に調整することができる。同様に、各コンパレータCP1〜CPnにストローブ信号が供給される経路には、このストローブ信号の位相を調整するために遅延素子Tが設けられている。各遅延素子Tの素子定数を可変することにより、各コンパレータCP1〜CPnに対するストローブ信号の位相(変化タイミング)を任意かつ独立に調整することができる。   As shown in FIG. 5, a delay element T is provided in a path through which the clock signal is supplied to each of the drivers DR1 to DRn in order to adjust the phase (change timing) of the clock signal. By varying the element constant of each delay element T, the phase of the clock signal for each driver DR1 to DRn can be arbitrarily and independently adjusted. Similarly, a delay element T is provided in the path through which the strobe signal is supplied to each of the comparators CP1 to CPn in order to adjust the phase of the strobe signal. By varying the element constant of each delay element T, the phase (change timing) of the strobe signal for each of the comparators CP1 to CPn can be arbitrarily and independently adjusted.

なお、本実施形態および第2の実施形態以降の各実施形態では、キャリブレーションボードの各端子からドライバの出力端およびコンパレータの入力端までの配線長が全て同じ場合について説明しているが、これらの配線長を異ならせるとともに、各配線長の差を上述した遅延素子Tで調整するようにしてもよい。   In the present embodiment and each of the second and subsequent embodiments, the case where the wiring length from each terminal of the calibration board to the output end of the driver and the input end of the comparator is all the same is described. The wiring lengths may be different and the difference between the wiring lengths may be adjusted by the delay element T described above.

図6は、上述したステップ101において実施されるクロック信号の位相の調整動作の概略を示す図である。また、図7は、図6に示すクロック信号の位相の調整動作の詳細を示す図である。図7において、各クロック信号に対応して示された「DR」、「ショート接続点」、「CP」は、各クロック信号に対応してドライバから出力される信号が通過あるいは到達するタイミングを示している。例えばクロック信号CLK1に着目すると、「DR」で示されたタイミングでこのクロック信号CLK1に対応してドライバDR1から信号が出力される。この信号は、「ショート接続点」で示されたタイミングでショート接続点(デバイスソケット端)に到達し、さらに、「CP」で示されたタイミングでコンパレータCP1に到達する。なお、図6は、図7において「CP」で示されたタイミングに着目しており、それ以外の部分は省略されている。   FIG. 6 is a diagram showing an outline of the operation of adjusting the phase of the clock signal performed in step 101 described above. FIG. 7 is a diagram showing details of the phase adjustment operation of the clock signal shown in FIG. In FIG. 7, “DR”, “short connection point”, and “CP” shown corresponding to each clock signal indicate the timing at which a signal output from the driver corresponding to each clock signal passes or arrives. ing. For example, paying attention to the clock signal CLK1, a signal is output from the driver DR1 corresponding to the clock signal CLK1 at a timing indicated by “DR”. This signal reaches the short connection point (device socket end) at the timing indicated by “short connection point”, and further reaches the comparator CP1 at the timing indicated by “CP”. Note that FIG. 6 focuses on the timing indicated by “CP” in FIG. 7, and other portions are omitted.

まず、テスタ制御部12は、ショート接続点1cに着目して、コンパレータCP1に入力するストローブ信号STB1の位相(比較動作を行うタイミング)を固定した状態で、ドライバDR1に入力するクロック信号CLK1の位相を可変して、このクロック信号CLK1に対応してドライバDR1から出力された信号がショート接続点1cおよび端子1bを経由してコンパレータCP1に入力されたときに立ち上がるように調整する。次に、テスタ制御部12は、ショート接続点2cに着目して、コンパレータCP2に入力するストローブ信号STB2の位相(比較動作を行うタイミング)を固定した状態で、ドライバDR2に入力するクロック信号CLK2の位相を可変して、このクロック信号CLK2に対応してドライバDR2から出力された信号がショート接続点2cおよび端子2bを経由してコンパレータCP2に入力されたときに立ち上がるように調整する。このように、テスタ制御部12は、ショート接続点ncまでのそれぞれに着目して、コンパレータCPi(i=1、2、…、n)に入力するストローブ信号STBiの位相(比較動作を行うタイミング)を固定した状態で、ドライバDRiに入力するクロック信号CLKiの位相を可変して、このクロック信号CLKiに対応してドライバDRiから出力された信号がショート接続点icおよび端子ibを経由してコンパレータCPiに入力されたときに立ち上がるように調整する。   First, the tester control unit 12 pays attention to the short connection point 1c, and fixes the phase of the strobe signal STB1 input to the comparator CP1 (timing for performing the comparison operation) and the phase of the clock signal CLK1 input to the driver DR1. Is adjusted to rise when a signal output from the driver DR1 corresponding to the clock signal CLK1 is input to the comparator CP1 via the short connection point 1c and the terminal 1b. Next, the tester control unit 12 pays attention to the short connection point 2c, and fixes the phase of the strobe signal STB2 input to the comparator CP2 (timing for performing the comparison operation) in the clock signal CLK2 input to the driver DR2. The phase is varied so that the signal output from the driver DR2 corresponding to the clock signal CLK2 is adjusted to rise when it is input to the comparator CP2 via the short connection point 2c and the terminal 2b. As described above, the tester control unit 12 pays attention to each of the short connection points nc, and the phase of the strobe signal STBi input to the comparator CPi (i = 1, 2,..., N) (timing for performing the comparison operation). Is fixed, the phase of the clock signal CLKi input to the driver DRi is varied, and the signal output from the driver DRi corresponding to the clock signal CLKi is output to the comparator CPi via the short connection point ic and the terminal ib. Adjust to stand up when input to.

このようにして一方のキャリブレーションボード50Aを用いて、全てのショート接続点1c〜ncに対応するクロック信号CLK1〜CLKnの位相調整が終了すると、次に、もう一方のキャリブレーションボード50Bがセットされる(ステップ102)。なお、ステップ100、102におけるキャリブレーションボード50A、50Bのセットは、手動で行う場合と、専用のロボット等を用いて作業の自動化を図る場合が考えられる。   When the phase adjustment of the clock signals CLK1 to CLKn corresponding to all the short connection points 1c to nc is completed using one calibration board 50A in this way, the other calibration board 50B is set next. (Step 102). Note that the setting of the calibration boards 50A and 50B in Steps 100 and 102 may be performed manually, or the work may be automated using a dedicated robot or the like.

図8は、半導体試験装置本体10にキャリブレーションボード50Bがセットされた状態を示す図である。   FIG. 8 is a diagram illustrating a state in which the calibration board 50 </ b> B is set in the semiconductor test apparatus main body 10.

次に、テスタ制御部12は、キャリブレーションボード50Bの各ショート接続点毎にストローブ信号の位相差を測定によって取得する(ステップ103)。   Next, the tester control unit 12 acquires the phase difference of the strobe signal by measurement for each short connection point of the calibration board 50B (step 103).

図9は、ステップ103において実施されるストローブ信号の位相差取得動作の概略を示す図である。まず、テスタ制御部12は、キャリブレーションボード50Bのショート接続点1cに着目し、ドライバDR1に入力されるクロック信号CLK1の位相を基準として(正確には、クロック信号CLK1に対応してドライバDR1から出力される信号がコンパレータCPnの入力端で立ち上がるタイミングを基準にして)、コンパレータCPnに入力されるストローブ信号STBnの位相差Tnを測定する。この測定は、クロック信号CLK1の位相を固定した状態で、ストローブ信号STBnの位相を所定範囲でスキャンすることにより行うことができる。具体的には、クロック信号CLK1に対応してドライバDR1から出力されてショート接続点1cを経由してコンパレータCPnに入力される信号の立ち上がりタイミングを固定した状態で、ストローブ信号STBnの出力タイミングを、コンパレータCPnの出力信号のレベルが反転するまで少しずつ変化させる。このようにしてストローブ信号STBnの位相を変化させたときの変化量が、測定したいストローブ信号STBnの位相差Tnに相当する。   FIG. 9 is a diagram showing an outline of the strobe signal phase difference obtaining operation performed in step 103. First, the tester control unit 12 pays attention to the short connection point 1c of the calibration board 50B and uses the phase of the clock signal CLK1 input to the driver DR1 as a reference (more precisely, from the driver DR1 corresponding to the clock signal CLK1). The phase difference Tn of the strobe signal STBn input to the comparator CPn is measured based on the timing at which the output signal rises at the input terminal of the comparator CPn. This measurement can be performed by scanning the phase of the strobe signal STBn within a predetermined range with the phase of the clock signal CLK1 fixed. Specifically, the output timing of the strobe signal STBn is fixed in a state where the rising timing of the signal output from the driver DR1 corresponding to the clock signal CLK1 and input to the comparator CPn via the short connection point 1c is fixed. The level is changed little by little until the level of the output signal of the comparator CPn is inverted. The amount of change when the phase of the strobe signal STBn is changed in this way corresponds to the phase difference Tn of the strobe signal STBn to be measured.

次に、テスタ制御部12は、キャリブレーションボード50Bのショート接続点2cに着目し、ドライバDR2に入力されるクロック信号CLK2の位相を基準として、コンパレータCP1に入力されるストローブ信号STB1の位相差T1を測定する。このように、テスタ制御部12は、キャリブレーションボード50Bのショート接続点ncまでのそれぞれに着目し、一つ隣の組に対応した各ドライバDRi(i=1、2、…、n)に入力されるクロック信号CLKiの位相を基準として、コンパレータCPj(j=n、1、2、…、n−1)に入力されるストローブ信号STBjの位相差Tjを測定する。   Next, the tester control unit 12 pays attention to the short connection point 2c of the calibration board 50B, and uses the phase of the clock signal CLK2 input to the driver DR2 as a reference, the phase difference T1 of the strobe signal STB1 input to the comparator CP1. Measure. As described above, the tester control unit 12 pays attention to each of the calibration board 50B up to the short connection point nc, and inputs it to each driver DRi (i = 1, 2,..., N) corresponding to the next adjacent group. The phase difference Tj of the strobe signal STBj input to the comparator CPj (j = n, 1, 2,..., N−1) is measured with reference to the phase of the clock signal CLKi.

このようにして他方のキャリブレーションボード50Bを用いて、全てのストローブ信号STB1〜STBnの相対的な位相差が取得される。   In this way, the relative phase difference of all the strobe signals STB1 to STBn is acquired using the other calibration board 50B.

次に、テスタ制御部12は、取得した各ストローブ信号STB1〜STBnの位相差を用いて、ストローブ信号の補正値を決定する(ステップ104)。具体的には、ステップ103における各ストローブ信号の位相差取得動作において、隣接する2つのショート接続点のそれぞれに対応する2つのコンパレータに入力される2つのストローブ信号の位相の相対的なズレがわかるため、あるショート接続点に対応するコンパレータに入力されるストローブ信号の位相を基準とすることにより、他のコンパレータに入力されるストローブ信号の位相をこの基準となるストローブ信号の位相に一致させるために必要な補正値を決定することができる。その後、テスタ制御部12は、決定した補正値を用いて、各コンパレータCP1〜CPnに入力するストローブ信号STB1〜STBnの位相補正を行う(ステップ105)。   Next, the tester control unit 12 determines the correction value of the strobe signal using the acquired phase difference between the strobe signals STB1 to STBn (step 104). Specifically, in the phase difference acquisition operation of each strobe signal in step 103, the relative deviation of the phase of the two strobe signals input to the two comparators corresponding to each of the two adjacent short connection points can be found. Therefore, by using the phase of the strobe signal input to the comparator corresponding to a short connection point as a reference, the phase of the strobe signal input to another comparator is matched with the phase of the strobe signal serving as the reference. Necessary correction values can be determined. Thereafter, the tester control unit 12 performs phase correction of the strobe signals STB1 to STBn input to the comparators CP1 to CPn using the determined correction value (step 105).

図10は、ステップ104、105において実施されるストローブ信号の補正値決定動作および補正動作の概略を示す図である。例えば、ストローブ信号STB1の位相(出力タイミング)を基準としたときのストローブ信号STB2の位相差がT1であるときに、テスタ制御部12は、ストローブ信号STB2の位相をT1ずらすことにより、このストローブ信号STB2の位相をストローブ信号STB1の位相に一致させる。これにより、ストローブ信号STB1に同期したコンパレータCP1の比較動作のタイミングと、ストローブ信号STB2に同期したコンパレータCP2の比較動作のタイミングとを一致させることができる。   FIG. 10 is a diagram showing an outline of the strobe signal correction value determination operation and the correction operation performed in steps 104 and 105. For example, when the phase difference of the strobe signal STB2 when the phase (output timing) of the strobe signal STB1 is used as a reference is T1, the tester control unit 12 shifts the phase of the strobe signal STB2 by T1. The phase of STB2 is matched with the phase of strobe signal STB1. Thereby, the timing of the comparison operation of the comparator CP1 synchronized with the strobe signal STB1 and the timing of the comparison operation of the comparator CP2 synchronized with the strobe signal STB2 can be matched.

同様に、ストローブ信号STB1の位相(出力タイミング)を基準としたときのストローブ信号STBnの位相差がT1+T2であるときに、テスタ制御部12は、ストローブ信号STBnの位相をT1+T2ずらすことにより、このストローブ信号STBnの位相をストローブ信号STB1の位相に一致させる。このようにして、全てのコンパレータの比較動作のタイミングを一致させることが可能になる。   Similarly, when the phase difference of the strobe signal STBn with respect to the phase (output timing) of the strobe signal STB1 is T1 + T2, the tester control unit 12 shifts the strobe signal STBn by T1 + T2, thereby shifting this strobe signal STBn. The phase of the signal STBn is matched with the phase of the strobe signal STB1. In this way, it is possible to match the timings of the comparison operations of all the comparators.

次に、テスタ制御部12は、各ドライバDR1〜DRnに入力するクロック信号CLK1〜CLKnの位相補正を行う(ステップ106)。この補正は、各ドライバに対応するコンパレータに入力されるストローブ信号の位相の補正値を用いて行われる。   Next, the tester control unit 12 corrects the phase of the clock signals CLK1 to CLKn input to the drivers DR1 to DRn (step 106). This correction is performed using the correction value of the phase of the strobe signal input to the comparator corresponding to each driver.

図11は、ステップ106において実施されるクロック信号の位相の補正動作の概略を示す図である。まず、テスタ制御部12は、ステップ105において補正が終了しているストローブ信号STB2の位相に一致するように、このストローブ信号STB2に対応するクロック信号CLK2の位相を補正する。同様に、テスタ制御部12は、ストローブ信号STBnまでのそれぞれの位相に一致するように、対応するクロック信号CLKnまでの各位相を補正する。このようにして、各クロック信号の立ち上がりに同期して各ドライバから出力される信号が立ち上がるタイミングを互いに一致させることが可能になる。   FIG. 11 is a diagram showing an outline of the operation of correcting the phase of the clock signal performed in step 106. First, the tester control unit 12 corrects the phase of the clock signal CLK2 corresponding to the strobe signal STB2 so as to match the phase of the strobe signal STB2 that has been corrected in Step 105. Similarly, the tester control unit 12 corrects each phase up to the corresponding clock signal CLKn so as to match each phase up to the strobe signal STBn. In this way, it is possible to make the timings at which the signals output from the drivers rise in synchronism with the rising edges of the clock signals.

このように、本実施形態の半導体試験装置では、まず最初に一方のキャリブレーションボード50Aを用いることにより、各ソケットデバイス端毎に、ストローブ信号を基準にしてクロック信号の位相を調整する動作が行われる。次に、他方のキャリブレーションボード50Bを用いることにより、隣接するショート接続点における2つのストローブ信号の位相の差が測定された後、いずれかのショート接続点に対応するクロック信号およびストローブ信号を基準にして、他のストローブ信号およびクロック信号の位相補正が行われる。したがって、本実施形態の半導体試験装置のキャリブレーション動作においては、各ショート接続点毎にプローブを接触させる必要がなく、単にキャリブレーションボード50A、50Bをセットするだけであるため、キャリブレーション動作に必要な作業内容の簡素化が可能になる。また、キャリブレーション動作用に別の基準ドライバ/コンパレータ部や、プローブの接触や移動を繰り返す専用のロボット等の特殊な構成が不要であり、大幅なコストダウンを図ることができる。さらに、キャリブレーション動作が終了するまでに機械的な動きを伴う動作は、キャリブレーションボード50A、50Bのセットのみであるため、従来のようにプローブの移動と接触をショート接続点の数だけ繰り返す場合に比べて、作業時間を大幅に低減することができる。   As described above, in the semiconductor test apparatus according to the present embodiment, the operation of adjusting the phase of the clock signal based on the strobe signal is performed for each socket device end by first using one calibration board 50A. Is called. Next, by using the other calibration board 50B, after the phase difference between two strobe signals at adjacent short connection points is measured, the clock signal and the strobe signal corresponding to one of the short connection points are used as a reference. Thus, phase correction of other strobe signals and clock signals is performed. Therefore, in the calibration operation of the semiconductor test apparatus according to the present embodiment, it is not necessary to contact the probe at each short connection point, and only the calibration boards 50A and 50B are set. The work content can be simplified. In addition, there is no need for a special configuration such as a separate reference driver / comparator unit for calibration operation or a dedicated robot that repeats contact and movement of the probe, and a significant cost reduction can be achieved. Further, since the operation that involves mechanical movement until the calibration operation is completed is only the set of the calibration boards 50A and 50B, the probe movement and contact are repeated as many times as the number of short connection points as in the prior art. Compared to the above, the working time can be greatly reduced.

なお、上述した実施形態では、まず最初に一方のキャリブレーションボード50Aを用いることにより、各ストローブ信号を基準にしてクロック信号の位相を調整するようにしたが、反対に、各クロック信号の位相を基準にしてストローブ信号の位相を調整するようにしてもよい。また、他方のキャリブレーションボード50Bを用いてストローブ信号の位相を調整した後(図4のステップ105)、クロック信号の位相を調整したが(図4のステップ106)、この順番は入れ替えるようにしてもよい。   In the above-described embodiment, first, one calibration board 50A is used to adjust the phase of the clock signal based on each strobe signal. On the contrary, the phase of each clock signal is adjusted. You may make it adjust the phase of a strobe signal on the basis. Further, after adjusting the phase of the strobe signal using the other calibration board 50B (step 105 in FIG. 4), the phase of the clock signal was adjusted (step 106 in FIG. 4), but this order is changed. Also good.

〔第2の実施形態〕
上述した実施形態では、2種類のキャリブレーションボード50A、50Bを順番に用いてキャリブレーション動作を行うようにしたが、これら2種類のキャリブレーションボード50A、50Bの機能を兼ね備えた1種類のキャリブレーションボードを用いて交換の手間を省くようにしてもよい。
[Second Embodiment]
In the above-described embodiment, the calibration operation is performed by using the two types of calibration boards 50A and 50B in order. You may make it save the effort of replacement | exchange using a board.

図12、図13は、配線内容が異なる2種類のキャリブレーションボード50A、50Bの機能を兼ね備えた第2の実施形態のキャリブレーションボード50Cの構成を示す図であり、半導体試験装置本体10にパフォーマンスボード30を介して接続された状態が示されている。これらの図に示すキャリブレーションボード50Cは、各ショート接続点に対応して2つの切替スイッチを備えている。   FIGS. 12 and 13 are diagrams showing the configuration of the calibration board 50C of the second embodiment having the functions of two types of calibration boards 50A and 50B having different wiring contents. A state of being connected via the board 30 is shown. The calibration board 50C shown in these figures includes two changeover switches corresponding to each short connection point.

具体的には、ショート接続点1cに対応して、このショート接続点1c近傍に切替スイッチ1eが、コンパレータCP1に対応する端子1b近傍に切替スイッチ1dが設けられている。この切替スイッチ1dを切り替えることにより、端子1bをショート接続点1c、2cのいずれか一方に選択的に接続することができる。また、切替スイッチ1eを切り替えることにより、ショート接続点1cを端子1a、1bに共通に接続した状態と、ショート接続点1cを端子1a、nbに共通に接続した状態を選択的に実現することができる。他の切替スイッチ2d等についても同様である。なお、各ショート接続点1c〜ncのそれぞれと各端子1a、1b等との間の配線長は、信号の遅延時間が全て等しくなるように設定されている。   Specifically, a changeover switch 1e is provided near the short connection point 1c, and a changeover switch 1d is provided near the terminal 1b corresponding to the comparator CP1, corresponding to the short connection point 1c. By switching the changeover switch 1d, the terminal 1b can be selectively connected to one of the short connection points 1c and 2c. Further, by switching the changeover switch 1e, it is possible to selectively realize a state in which the short connection point 1c is commonly connected to the terminals 1a and 1b and a state in which the short connection point 1c is commonly connected to the terminals 1a and nb. it can. The same applies to the other change-over switches 2d and the like. Note that the wiring length between each of the short connection points 1c to nc and each of the terminals 1a, 1b, etc. is set so that the signal delay times are all equal.

図12、図13に示すように、各切替スイッチ1d等を切り替えることにより、2種類のキャリブレーションボード50A、50Bの配線内容を選択的に実現することができる。したがって、このキャリブレーションボード50Cを用いて各切替スイッチを切り替えてキャリブレーション動作を行うことにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。   As shown in FIGS. 12 and 13, the wiring contents of the two types of calibration boards 50A and 50B can be selectively realized by switching each changeover switch 1d and the like. Therefore, the calibration board 50C is used to perform the calibration operation by switching each changeover switch, so that the work of replacing the calibration board becomes unnecessary, and further simplification of work contents, cost reduction, and reduction of work time can be achieved. It becomes possible.

〔第3の実施形態〕
ところで、上述した各実施形態では、1つのドライバと1つのコンパレータとを組み合わせてキャリブレーション動作を行うようにしたが、ドライバとコンパレータのそれぞれを複数個ずつ組み合わせてグループを形成し、各グループを単位としてキャリブレーション動作を行うようにしてもよい。
[Third Embodiment]
By the way, in each of the above-described embodiments, the calibration operation is performed by combining one driver and one comparator. However, a plurality of drivers and comparators are combined to form a group, and each group is a unit. A calibration operation may be performed as follows.

図14は、本実施形態におけるキャリブレーション動作を行うために用いられる一方のキャリブレーションボード150Aの配線状態を示す図である。なお、図14に示すm個のショート接続点としてのデバイスソッケット端1g〜mgは、図2に示したキャリブレーションボード50Aのショート接続点1c〜ncに対応するものであり、図14ではこれらのショート接続点は、図示の都合でキャリブレーションボード150A内に描かれている。但し、図2に示されたキャリブレーションボード50Aや図14に示されたキャリブレーションボード150Aでは、キャリブレーション動作のみに着目すると、各ショート接続点が必ずしも外部に露出している必要はないため、図14において図示されているように、キャリブレーションボード内に各ショート接続点1g等が埋没していてもよい。   FIG. 14 is a diagram showing a wiring state of one calibration board 150A used for performing the calibration operation in the present embodiment. The device socket ends 1g to mg as m short connection points shown in FIG. 14 correspond to the short connection points 1c to nc of the calibration board 50A shown in FIG. The short connection point is drawn in the calibration board 150A for convenience of illustration. However, in the calibration board 50A shown in FIG. 2 and the calibration board 150A shown in FIG. 14, focusing on only the calibration operation, each short connection point does not necessarily have to be exposed to the outside. As illustrated in FIG. 14, each short connection point 1 g or the like may be buried in the calibration board.

図14において、n個のドライバDR1〜DRnのそれぞれが接続されたn個の端子1a〜naは、所定個数(例えば3個)ずつがひとまとまりになってm個のグループを形成している。第1のグループ(グループ1)は、ドライバDR1〜DR3のそれぞれに対応する端子1a〜3aを含んでおり、これらが1つのショート接続点1gに共通に接続されている。第2のグループ(グループ2)は、ドライバDR4〜DR6のそれぞれに対応する端子4a〜6aを含んでおり、これらが1つのショート接続点2gに共通に接続されている。それ以外の端子についても同様であり、m番目のグループ(グループm)は、ドライバDRn−2〜DRnのそれぞれに対応する端子(n−2)a〜naを含んでおり、これらが1つのショート接続点mgに共通に接続されている。   In FIG. 14, a predetermined number (for example, three) of n terminals 1a to na to which n drivers DR1 to DRn are respectively connected together form m groups. The first group (group 1) includes terminals 1a to 3a corresponding to the drivers DR1 to DR3, respectively, and these are commonly connected to one short connection point 1g. The second group (group 2) includes terminals 4a to 6a corresponding to the drivers DR4 to DR6, respectively, and these are commonly connected to one short connection point 2g. The same applies to the other terminals, and the m-th group (group m) includes terminals (n-2) a to na corresponding to the drivers DRn-2 to DRn, respectively. Commonly connected to the connection point mg.

同様に、n個のコンパレータCP1〜CPnのそれぞれが接続されたn個の端子1b〜nbは、所定個数ずつがひとまとまりになってm個のグループを形成している。第1のグループは、コンパレータCP1〜CP3のそれぞれに対応する端子1b〜3bを含んでおり、これらが1つのショート接続点1gに共通に接続されている。第2のグループは、コンパレータCP4〜CP6のそれぞれに対応する端子4b〜6bを含んでおり、これらが1つのショート接続点2gに共通に接続されている。それ以外の端子についても同様であり、m番目のグループ(グループm)は、コンパレータCPn−2〜CPnのそれぞれに対応する端子(n−2)b〜nbを含んでおり、これらが1つのショート接続点mgに共通に接続されている。   Similarly, a predetermined number of n terminals 1b to nb to which n comparators CP1 to CPn are connected form a group of m. The first group includes terminals 1b to 3b corresponding to the comparators CP1 to CP3, respectively, and these are commonly connected to one short connection point 1g. The second group includes terminals 4b to 6b corresponding to the comparators CP4 to CP6, respectively, and these are commonly connected to one short connection point 2g. The same applies to the other terminals, and the m-th group (group m) includes terminals (n-2) b to nb corresponding to the comparators CPn-2 to CPn, respectively. Commonly connected to the connection point mg.

このように、ショート接続点1g〜mgのそれぞれに、3つのドライバおよび3つのコンパレータのそれぞれに対応する合計6個の端子が接続されている。なお、各端子とショート接続点とをつなぐ配線は、信号の遅延時間に換算したそれぞれの配線長(時間長)が全て同じになるように設定されている。   In this way, a total of six terminals corresponding to the three drivers and the three comparators are connected to each of the short connection points 1g to mg. The wiring connecting each terminal and the short connection point is set so that all the wiring lengths (time lengths) converted into signal delay times are the same.

図15は、本実施形態におけるキャリブレーション動作を行うために用いられる他方のキャリブレーションボード150Bの配線状態を示す図である。   FIG. 15 is a diagram showing a wiring state of the other calibration board 150B used for performing the calibration operation in the present embodiment.

図15に示したキャリブレーションボード150Bは、図14に示したキャリブレーションボード150Aに対して、ショート接続点1g〜mgのそれぞれと各ドライバに接続された端子1a〜naとの対応関係のみが異なっている。具体的には、第1のグループに含まれるドライバDR1〜DR3のそれぞれに対応する端子1a〜3aは、m番目のグループに含まれるショート接続点mgに共通に接続されている。また、第2のグループに含まれるドライバDR4〜DR6のそれぞれに対応する端子4a〜6aは、ショート接続点1gに共通に接続されている。このように、各ドライバに対応する端子とショート接続点との対応関係が、1グループずつずれるように設定されている。なお、このキャリブレーションボード150Bにおいても、各端子とショート接続点とをつなぐ配線は、信号の遅延時間に換算したそれぞれの配線長(時間長)が全て同じになるように設定されている。すなわち、2つのキャリブレーションボード150A、150Bに含まれる各端子と各ショート接続点とをつなぐ配線の配線長は、全て同じ長さに設定されている。   The calibration board 150B shown in FIG. 15 differs from the calibration board 150A shown in FIG. 14 only in the correspondence between each of the short connection points 1g to mg and the terminals 1a to na connected to each driver. ing. Specifically, the terminals 1a to 3a corresponding to the drivers DR1 to DR3 included in the first group are commonly connected to the short connection point mg included in the mth group. The terminals 4a to 6a corresponding to the drivers DR4 to DR6 included in the second group are commonly connected to the short connection point 1g. Thus, the correspondence between the terminals corresponding to each driver and the short connection point is set so as to be shifted by one group. Also in this calibration board 150B, the wiring connecting each terminal and the short connection point is set so that all wiring lengths (time lengths) converted into signal delay times are the same. That is, the wiring lengths of the wirings connecting the terminals included in the two calibration boards 150A and 150B and the short connection points are all set to the same length.

本実施形態のキャリブレーションボード150A、150Bはこのような構成を有しており、次にこれらを用いたキャリブレーション動作について説明する。なお、キャリブレーションボード150A、150B以外については、第1の実施形態で説明した半導体試験装置本体10、パフォーマンスボード30およびワークステーション40等が用いられるものとする。   The calibration boards 150A and 150B of the present embodiment have such a configuration. Next, a calibration operation using these will be described. In addition to the calibration boards 150A and 150B, the semiconductor test apparatus main body 10, the performance board 30, the workstation 40, and the like described in the first embodiment are used.

図16は、キャリブレーション動作を行う前の半導体試験装置10におけるクロック信号およびストローブ信号の初期状態を示す図である。なお、図16では、第1の実施形態で用いた図6と同様に、各ドライバから出力される信号が各コンパレータに到達するタイミングに着目している。図16に示すように、初期状態においては、各クロック信号CLK1〜CLKnに対応して各ドライバから出力され各コンパレータに入力される信号が立ち上がるタイミングと、各コンパレータにストローブ信号STB1〜STBnが入力されるタイミングは一致していない。   FIG. 16 is a diagram illustrating an initial state of the clock signal and the strobe signal in the semiconductor test apparatus 10 before performing the calibration operation. In FIG. 16, attention is paid to the timing at which the signals output from the drivers reach the comparators, as in FIG. 6 used in the first embodiment. As shown in FIG. 16, in the initial state, the timing at which the signals output from the drivers corresponding to the clock signals CLK1 to CLKn rise and input to the comparators rise, and the strobe signals STB1 to STBn are input to the comparators. Timing is not consistent.

図17は、本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード30に一方のキャリブレーションボード150Aがセットされた後(ステップ200)、テスタ制御部12は、このキャリブレーションボード150Aの各グループ毎に、任意のクロック信号を基準にして、各ストローブ信号の位相を調整する(ステップ201)。   FIG. 17 is a flowchart showing the calibration operation procedure of the present embodiment. After one calibration board 150A is set on the performance board 30 (step 200), the tester control unit 12 sets each strobe signal for each group of the calibration board 150A with reference to an arbitrary clock signal. The phase is adjusted (step 201).

上述したように、本明細書では、クロック信号やストローブ信号の位相の調整を考える場合には、クロック信号に応じてドライバによって生成される信号がコンパレータに入力された時点におけるコンパレータの動作に着目している。したがって、ステップ201において任意のクロック信号を基準にして各ストローブ信号の位相を調整するということは、各グループの任意のドライバにクロック信号を入力し、このドライバから出力される信号がショート接続点を経由して同じグループ内の各コンパレータに入力されたときに、この入力された信号が立ち上がるタイミングに、コンパレータによって比較動作を行うタイミングを一致させることに他ならない。   As described above, in this specification, when adjusting the phase of the clock signal or the strobe signal, attention is paid to the operation of the comparator when the signal generated by the driver according to the clock signal is input to the comparator. ing. Therefore, adjusting the phase of each strobe signal with reference to an arbitrary clock signal in step 201 means that the clock signal is input to an arbitrary driver of each group, and the signal output from this driver has a short connection point. When the signal is input to each comparator in the same group via the same timing, the timing at which the comparison operation is performed by the comparator coincides with the timing at which the input signal rises.

図18は、ステップ201に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図18では、動作が有効になっているドライバあるいはコンパレータにハッチングが付されている。図18に示すように、例えば、グループ1ではクロック信号CLK1が入力されるドライバDR1の動作が有効になるとともに、このドライバDR1から出力される信号がショート接続点1gを経由して入力される3つのコンパレータCP1〜CP3の各動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。   FIG. 18 is a diagram illustrating a driver and a comparator that perform input / output of signals corresponding to step 201. In FIG. 18, a driver or a comparator whose operation is enabled is hatched. As shown in FIG. 18, for example, in the group 1, the operation of the driver DR1 to which the clock signal CLK1 is input becomes valid, and the signal output from the driver DR1 is input via the short connection point 1g. Each operation of the two comparators CP1 to CP3 becomes effective. The same applies to other groups, and a detailed description thereof will be omitted.

図19は、ステップ201において実施されるストローブ信号の位相調整動作の概略を示す図である。まず、テスタ制御部12は、グループ1に着目して、ドライバDR1に入力するクロック信号CLK1の位相を固定した状態、すなわち、ショート接続点1gを経由して3つのコンパレータCP1〜CP3のそれぞれに入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号STB1〜STB3の位相を可変してコンパレータCP1〜CP3のそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号CLK1を基準にして各ストローブ信号STB1〜STB3の位相を調整する。次に、テスタ制御部12は、グループ2に着目して、ドライバDR4に入力するクロック信号CLK4の位相を固定した状態、すなわち、ショート接続点2gを経由して3つのコンパレータCP4〜CP6のそれぞれに入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号STB4〜STB6の位相を可変してコンパレータCP4〜CP6のそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号CLK4を基準にした各ストローブ信号STB4〜STB6の位相を調整する。このように、テスタ制御部12は、各グループに着目して、任意のドライバに入力するクロック信号の位相を固定した状態で、ストローブ信号の位相を可変して3つのコンパレータのそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号を基準にして各ストローブ信号の位相を調整する。   FIG. 19 is a diagram showing an outline of the phase adjustment operation of the strobe signal performed in step 201. First, the tester control unit 12 pays attention to the group 1 and inputs to each of the three comparators CP1 to CP3 through a state where the phase of the clock signal CLK1 input to the driver DR1 is fixed, that is, via the short connection point 1g. In a state in which the timing at which the generated signal rises is fixed, each phase of the strobe signals STB1 to STB3 is varied to search for a position where the output level of each of the comparators CP1 to CP3 is inverted. The phases of the strobe signals STB1 to STB3 are adjusted. Next, the tester control unit 12 pays attention to the group 2 in a state where the phase of the clock signal CLK4 input to the driver DR4 is fixed, that is, to each of the three comparators CP4 to CP6 via the short connection point 2g. With the timing at which the input signal rises fixed, the phase of the strobe signals STB4 to STB6 is varied to search for a position where the output level of each of the comparators CP4 to CP6 is inverted, and the clock signal CLK4 is used as a reference. The phases of the strobe signals STB4 to STB6 are adjusted. In this way, the tester control unit 12 pays attention to each group, and with the phase of the clock signal input to an arbitrary driver fixed, the phase of the strobe signal is varied to change the output level of each of the three comparators. By searching for the position where the signal is inverted, the phase of each strobe signal is adjusted with reference to the clock signal.

このようにして、各グループ毎にストローブ信号の位相調整が行われる。但し、この位相調整に用いられた各グループに対応するクロック信号の位相(各クロック信号に対応する信号が各コンパレータの入力端において立ち上がるタイミング)は互いに一致していないため、この段階では、グループが異なる各ストローブ信号の位相は互いに一致していない。また、ストローブ信号の位相調整を行うグループの順番は、必ずしもグループ1から順番に行う必要はなく、任意の順番で、あるいは並行して行うようにしてもよい。   In this way, the phase adjustment of the strobe signal is performed for each group. However, the phase of the clock signal corresponding to each group used for this phase adjustment (the timing at which the signal corresponding to each clock signal rises at the input end of each comparator) does not match each other. The phases of the different strobe signals do not match each other. Further, the order of the groups for performing the phase adjustment of the strobe signal is not necessarily performed in order from the group 1, and may be performed in an arbitrary order or in parallel.

次に、テスタ制御部12は、キャリブレーションボード150Aの各グループ毎に、任意のストローブ信号を基準にして、各クロック信号の位相を調整する(ステップ202)。ここで、任意のストローブ信号を基準にして各クロック信号の位相を調整するということは、いずれかのコンパレータに入力されるストローブ信号の位相を固定した状態で、各ドライバから出力される信号の立ち上がりタイミングがこのコンパレータによって行われる比較動作のタイミングと一致するように各クロック信号の位相を調整することに他ならない。   Next, the tester control unit 12 adjusts the phase of each clock signal for each group of the calibration board 150A with reference to an arbitrary strobe signal (step 202). Here, adjusting the phase of each clock signal based on an arbitrary strobe signal means that the phase of the signal output from each driver rises with the phase of the strobe signal input to one of the comparators fixed. This is nothing but adjusting the phase of each clock signal so that the timing coincides with the timing of the comparison operation performed by this comparator.

図20は、ステップ202に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図20に示すように、例えば、グループ1では3つのドライバDR1〜DR3の動作が有効になるとともに、これらの各ドライバDR1〜DR3の出力信号がショート接続点1gを経由して選択的に入力されるコンパレータCP1の動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。   FIG. 20 is a diagram illustrating a driver and a comparator that perform input / output of signals corresponding to step 202. As shown in FIG. 20, for example, in group 1, the operations of the three drivers DR1 to DR3 are enabled, and the output signals of these drivers DR1 to DR3 are selectively input via the short connection point 1g. The operation of the comparator CP1 becomes effective. The same applies to other groups, and a detailed description thereof will be omitted.

図21は、ステップ202において実施されるクロック信号の位相調整動作の概略を示す図である。まず、テスタ制御部12は、グループ1に着目して、コンパレータCP1に入力するストローブ信号STB1の位相を固定した状態、すなわち、コンパレータCP1によって行われる比較動作のタイミングを固定した状態で、ドライバDR2から出力されコンパレータCP1に入力される信号が立ち上がるタイミングがこのコンパレータCP1の比較タイミングに一致するように、クロック信号CLK2の位相を調整する。ドライバDR2に対応する位相調整が終了すると、ドライバDR3についても同様にしてクロック信号CLK3の位相調整が行われる。次に、テスタ制御部12は、グループ2に着目して、コンパレータCP4に入力するストローブ信号STB4の位相を固定した状態、すなわち、コンパレータCP4によって行われる比較動作のタイミングを固定した状態で、ドライバDR5から出力されコンパレータCP4に入力される信号が立ち上がるタイミングがこのコンパレータCP4の比較タイミングに一致するように、クロック信号CLK5の位相を調整する。ドライバDR5に対応する位相調整が終了すると、ドライバDR6についても同様にしてクロック信号CLK6の位相調整が行われる。このように、テスタ制御部12は、各グループに着目して、任意のコンパレータに入力するストローブ信号の位相を固定した状態で、各ドライバに入力されるクロック信号の位相を可変して3つのドライバのそれぞれの出力が立ち上がるタイミングをコンパレータによって比較動作が行われるタイミングに一致させることにより、各クロック信号の位相を調整する。   FIG. 21 is a diagram showing an outline of the phase adjustment operation of the clock signal performed in step 202. First, the tester control unit 12 pays attention to the group 1 from the driver DR2 in a state where the phase of the strobe signal STB1 input to the comparator CP1 is fixed, that is, in a state where the timing of the comparison operation performed by the comparator CP1 is fixed. The phase of the clock signal CLK2 is adjusted so that the timing at which the signal output and input to the comparator CP1 rises coincides with the comparison timing of the comparator CP1. When the phase adjustment corresponding to the driver DR2 is completed, the phase adjustment of the clock signal CLK3 is similarly performed for the driver DR3. Next, the tester control unit 12 pays attention to the group 2 in a state where the phase of the strobe signal STB4 input to the comparator CP4 is fixed, that is, in a state where the timing of the comparison operation performed by the comparator CP4 is fixed. The phase of the clock signal CLK5 is adjusted so that the timing at which the signal output from the input to the comparator CP4 rises coincides with the comparison timing of the comparator CP4. When the phase adjustment corresponding to the driver DR5 is completed, the phase adjustment of the clock signal CLK6 is similarly performed for the driver DR6. As described above, the tester control unit 12 pays attention to each group and changes the phase of the clock signal input to each driver while fixing the phase of the strobe signal input to an arbitrary comparator. The phase of each clock signal is adjusted by making the timing at which the respective outputs rise coincide with the timing at which the comparison operation is performed by the comparator.

このようにして、各グループ毎にクロック信号の位相調整が行われる。但し、この位相調整に用いられた各グループのストローブ信号の位相は互いに一致していないため、この段階では、グループが異なる各クロック信号の位相は互いに一致していない。また、ストローブ信号の位相調整を行うグループの順番は、必ずしもグループ1から順番に行う必要はなく、任意の順番で、あるいは並行して行うようにしてもよい。   In this way, the phase of the clock signal is adjusted for each group. However, since the phases of the strobe signals of each group used for this phase adjustment do not match each other, at this stage, the phases of the clock signals of different groups do not match each other. Further, the order of the groups for performing the phase adjustment of the strobe signal is not necessarily performed in order from the group 1, and may be performed in an arbitrary order or in parallel.

このように、一方のキャリブレーションボード150Aを用いて、各グループ毎に、各グループに含まれる全てのドライバとコンパレータに対応するクロック信号とストローブ信号の位相を調整する動作が終了すると、次にもう一方のキャリブレーションボード150Bがセットされる(ステップ203)。なお、ステップ200、203におけるキャリブレーションボード150A、150Bのセットは、手動で行う場合と、専用のロボット等を用いて作業の自動化を図る場合が考えられる。   As described above, when the operation of adjusting the phases of the clock signal and the strobe signal corresponding to all the drivers and comparators included in each group is completed for each group using one calibration board 150A, One calibration board 150B is set (step 203). Note that the setting of the calibration boards 150A and 150B in Steps 200 and 203 can be performed manually, or the work can be automated using a dedicated robot or the like.

次に、テスタ制御部12は、各グループ毎に、任意のドライバに対応するクロック信号を基準にして、グループ内に含まれるコンパレータに対応する各ストローブ信号の位相差を測定によって取得する(ステップ204)。これにより、各グループ間のストローブ信号の位相差が得られる。   Next, the tester control unit 12 acquires, for each group, the phase difference of each strobe signal corresponding to the comparator included in the group by measurement with reference to the clock signal corresponding to an arbitrary driver (step 204). ). Thereby, the phase difference of the strobe signal between each group is obtained.

図22は、ステップ204に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図22に示すように、例えば、グループ1では3つのコンパレータCP1〜CP3の動作が有効になり、これら3つのコンパレータCP1〜CP3に対応するストローブ信号STB1〜STB3の位相差を測定するために、グループ2に含まれるドライバDR4の動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。   FIG. 22 is a diagram illustrating a driver and a comparator that perform input / output of signals corresponding to step 204. As shown in FIG. 22, for example, in group 1, the operations of the three comparators CP1 to CP3 are enabled, and in order to measure the phase differences of the strobe signals STB1 to STB3 corresponding to these three comparators CP1 to CP3, 2 is activated. The same applies to other groups, and a detailed description thereof will be omitted.

図23は、ステップ204において実施されるストローブ信号の位相差測定動作の概略を示す図である。まず、テスタ制御部12は、グループ1に含まれるコンパレータCP1〜CP3に対応する各ストローブ信号STB1〜STB3の位相差T1を、グループ2に含まれるドライバDR4に対応するクロック信号CLK4を基準にして測定する。具体的には、コンパレータCP1〜CP3に入力されるストローブ信号STB1〜STB3の位相を固定した状態、すなわち3つのコンパレータCP1〜CP3の比較動作のタイミングを固定した状態で、ドライバDR4に対応するクロック信号CLK4の位相を可変してコンパレータCP1〜CP3のそれぞれの出力が反転する位置を探すことにより、クロック信号CLK4の位相の変化量を位相差T1として測定する。次に、テスタ制御部12は、グループ2に含まれるコンパレータCP4〜CP6に対応する各ストローブ信号STB4〜STB6の位相差を、グループ3に含まれるドライバDR7に対応するクロック信号CLK7を基準にして測定する。このように、テスタ制御部12は、各グループに含まれるコンパレータに対応するストローブ信号の位相差を、異なるグループに含まれるドライバに対応するクロック信号を基準にして測定する。これにより、各グループ間でのストローブ信号の位相のずれを知ることができる。   FIG. 23 is a diagram showing an outline of the phase difference measurement operation of the strobe signal performed in step 204. First, the tester control unit 12 measures the phase difference T1 between the strobe signals STB1 to STB3 corresponding to the comparators CP1 to CP3 included in the group 1 with reference to the clock signal CLK4 corresponding to the driver DR4 included in the group 2. To do. Specifically, the clock signal corresponding to the driver DR4 in a state where the phases of the strobe signals STB1 to STB3 input to the comparators CP1 to CP3 are fixed, that is, the timing of the comparison operation of the three comparators CP1 to CP3 is fixed. By changing the phase of CLK4 and searching for a position where the outputs of the comparators CP1 to CP3 are inverted, the amount of change in the phase of the clock signal CLK4 is measured as the phase difference T1. Next, the tester control unit 12 measures the phase difference between the strobe signals STB4 to STB6 corresponding to the comparators CP4 to CP6 included in the group 2 with reference to the clock signal CLK7 corresponding to the driver DR7 included in the group 3. To do. As described above, the tester control unit 12 measures the phase difference of the strobe signals corresponding to the comparators included in each group with reference to the clock signals corresponding to the drivers included in different groups. Thereby, it is possible to know the phase shift of the strobe signal between the groups.

なお、上述した説明では、クロック信号の位相を可変したが、反対にクロック信号の位相を固定した状態でストローブ信号の位相を可変してもよい。また、各グループに含まれるコンパレータに対応するストローブ信号同士の位相は、上述したステップ201による位相調整によって一致しているはずであるが、実際の測定に際してばらつきが生じる場合がある。したがって、各グループ毎に、3つのストローブ信号のそれぞれについて測定された位相差の値を平均することにより、グループ毎に平均化された位相差を求めることが望ましい。あるいは、同じグループ内の別のドライバに対応するクロック信号を基準にして各ストローブ信号の位相差を求めて平均化するようにしてもよい。例えば、図23に示した位相差T1を測定する場合にクロック信号CLK5、6を用いるようにしてもよい。このように測定結果を平均化することにより、測定結果のばらつきにより生じるキャリブレーション誤差を低減することが可能になり、キャリブレーション動作後に行われる測定作業での測定誤差の均一化による測定精度の向上が可能になる。   In the above description, the phase of the clock signal is varied, but conversely, the phase of the strobe signal may be varied while the phase of the clock signal is fixed. Further, the phases of the strobe signals corresponding to the comparators included in each group should be matched by the phase adjustment in step 201 described above, but there may be variations in actual measurement. Therefore, it is desirable to obtain the averaged phase difference for each group by averaging the phase difference values measured for each of the three strobe signals for each group. Alternatively, the phase difference of each strobe signal may be obtained and averaged based on a clock signal corresponding to another driver in the same group. For example, the clock signals CLK5 and CLK6 may be used when measuring the phase difference T1 shown in FIG. By averaging the measurement results in this way, it is possible to reduce calibration errors caused by variations in the measurement results, and improve measurement accuracy by making the measurement errors uniform in the measurement work performed after the calibration operation. Is possible.

次に、取得した各グループ間のストローブ信号の位相差を用いて、各ストローブ信号の補正値を決定する(ステップ205)。具体的には、ステップ204における各グループ間のストローブ信号の位相差取得動作において、隣接する2つのグループ間のストローブ信号の相対的な位相差がわかるため、一方のグループに対応するストローブ信号の位相を基準とすることにより、他方のグループに対応するストローブ信号の位相をこの基準となるストローブ信号の位相に一致させるために必要な補正値を決定することができる。   Next, the correction value of each strobe signal is determined using the acquired phase difference of the strobe signal between each group (step 205). Specifically, in the phase difference acquisition operation of the strobe signal between each group in step 204, the relative phase difference between the two adjacent groups is known, so the phase of the strobe signal corresponding to one group As a reference, it is possible to determine a correction value necessary for making the phase of the strobe signal corresponding to the other group coincide with the phase of the reference strobe signal.

その後、テスタ制御部12は、決定した補正値を用いて、各グループに対応するストローブ信号の位相補正を行う(ステップ206)。   Thereafter, the tester control unit 12 corrects the phase of the strobe signal corresponding to each group using the determined correction value (step 206).

図24は、ステップ206において実施されるストローブ信号の位相補正の概略を示す図である。例えば、テスタ制御部12は、グループ1に含まれるコンパレータCP1〜CP3に対応するストローブ信号STB1〜STB3の位相に、グループ2に含まれるコンパレータCP4〜CP6に対応するストローブ信号STB4〜STB6の位相を、ステップ206で求めた補正値T1だけ補正することにより、これらのストローブ信号STB1〜STB6の位相を一致させる。このように、テスタ制御部12は、ステップ206で求めた補正値を用いて各グループのコンパレータに対応するストローブ信号の位相を補正することにより、全てのストローブ信号の位相を一致させることができる。   FIG. 24 is a diagram showing an outline of the phase correction of the strobe signal performed in step 206. For example, the tester control unit 12 sets the phases of the strobe signals STB4 to STB6 corresponding to the comparators CP4 to CP6 included in the group 2 to the phases of the strobe signals STB1 to STB3 corresponding to the comparators CP1 to CP3 included in the group 1, respectively. By correcting only the correction value T1 obtained in step 206, the phases of these strobe signals STB1 to STB6 are matched. In this way, the tester control unit 12 can match the phases of all the strobe signals by correcting the phase of the strobe signals corresponding to the comparators of each group using the correction value obtained in step 206.

次に、テスタ制御部12は、各ドライバDR1〜DRnに入力するクロック信号CLK1〜CLKnの位相補正を行う(ステップ207)。この補正は、各グループ内の任意のコンパレータに対応するストローブ信号の位相を基準にして行われる。   Next, the tester control unit 12 corrects the phase of the clock signals CLK1 to CLKn input to the drivers DR1 to DRn (step 207). This correction is performed based on the phase of the strobe signal corresponding to an arbitrary comparator in each group.

図25は、ステップ207に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図25に示すように、例えば、グループ1では3つのドライバDR1〜DR3の動作が有効になり、これら3つのドライバDR1〜DR3に対応するクロック信号CLK1〜CLK3の位相補正を行うために、グループmに含まれるコンパレータCPn−2の動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。   FIG. 25 is a diagram illustrating a driver and a comparator that perform input / output of signals corresponding to step 207. As shown in FIG. 25, for example, in group 1, the operations of the three drivers DR1 to DR3 are enabled, and in order to perform phase correction of the clock signals CLK1 to CLK3 corresponding to these three drivers DR1 to DR3, the group m The operation of the comparator CPn-2 included in is enabled. The same applies to other groups, and a detailed description thereof will be omitted.

図26は、ステップ207において実施されるクロック信号の補正動作の概略を示す図である。例えば、テスタ制御部12は、グループ1内のコンパレータCP1に対応するストローブ信号を基準として、グループ2に含まれる3つのドライバDR4〜DR6のそれぞれに対応するクロック信号CLK4〜CLK6の位相補正を行う。このように、テスタ制御部12は、各グループに含まれる3つのドライバに対応するクロック信号の位相を、異なるグループに含まれる任意のコンパレータに対応するストローブ信号を基準にした位相補正を行う。これにより、全てのクロック信号とストローブ信号の位相が一致する。   FIG. 26 is a diagram showing an outline of the clock signal correction operation performed in step 207. For example, the tester control unit 12 performs phase correction of the clock signals CLK4 to CLK6 corresponding to each of the three drivers DR4 to DR6 included in the group 2 with reference to the strobe signal corresponding to the comparator CP1 in the group 1. In this way, the tester control unit 12 performs phase correction on the basis of the strobe signals corresponding to arbitrary comparators included in different groups, with respect to the phases of the clock signals corresponding to the three drivers included in each group. As a result, the phases of all the clock signals and the strobe signals coincide.

このように、キャリブレーションボード150A、150Bを用いた本実施形態の半導体試験装置では、まず最初に一方のキャリブレーションボード150Aを用いることにより、各グループ毎にクロック信号とストローブ信号の調整が行われる。次に、他方のキャリブレーションボード150Bを用いることにより、グループ間でのストローブ信号の位相差を測定し、この測定された位相差に基づいてグループ間におけるストローブ信号の位相差やクロック信号の位相差をなくす位相補正動作が行われる。したがって、本実施形態の半導体試験装置のキャリブレーション動作においては、各デバイスソケット端毎にプローブを接触させる必要がなく、単にキャリブレーションボード150A、150Bをセットするだけであるため、キャリブレーション動作に必要な作業内容の簡素化が可能になる。また、キャリブレーション動作用に別に基準ドライバ/コンパレータ部や、プローブの接触や移動を繰り返す専用のロボット等の特殊な構成が不要であり、大幅なコストダウンを図ることができる。また、キャリブレーション動作が終了するまでに機械的な動きを伴う動作は、キャリブレーションボード150A、150Bのセットのみであるため、従来のようにプローブの移動と接触をデバイスソケット端の数だけ繰り返す場合に比べて、作業時間を大幅に低減することができる。さらに、ドライバとコンパレータを複数のグループに分けて各グループ毎に測定した位相差のデータを用いることにより、測定結果のばらつきにより生じるキャリブレーション誤差を低減することが可能になり、キャリブレーション動作後に行われる実際の測定作業での測定誤差の均一化による測定精度の向上が可能になる。   As described above, in the semiconductor test apparatus according to the present embodiment using the calibration boards 150A and 150B, the clock signal and the strobe signal are adjusted for each group by first using one calibration board 150A. . Next, by using the other calibration board 150B, the phase difference of the strobe signal between the groups is measured, and the phase difference of the strobe signal and the phase difference of the clock signal between the groups based on the measured phase difference. A phase correction operation is performed to eliminate. Therefore, in the calibration operation of the semiconductor test apparatus of this embodiment, it is not necessary to contact the probe for each device socket end, and only the calibration boards 150A and 150B are set. The work content can be simplified. In addition, there is no need for a special configuration such as a reference driver / comparator unit or a dedicated robot that repeats contact and movement of the probe for the calibration operation, and a significant cost reduction can be achieved. In addition, since the operation with mechanical movement until the calibration operation is completed is only the setting of the calibration boards 150A and 150B, the movement and contact of the probe is repeated as many times as the number of the device socket ends as in the past. Compared to the above, the working time can be greatly reduced. Furthermore, by dividing the drivers and comparators into multiple groups and using phase difference data measured for each group, it is possible to reduce calibration errors caused by variations in measurement results. The measurement accuracy can be improved by making the measurement error uniform in the actual measurement work.

なお、上述した実施形態では、図17に示したステップ201、202において、最初に任意のクロック信号を基準にして各ストローブ信号の位相を調整し、次に各クロック信号の位相を調整するようにしたが、最初に任意のストローブ信号を基準にして各クロック信号の位相を調整し、次に各ストローブ信号の位相を調整するようにしてもよい。   In the embodiment described above, in steps 201 and 202 shown in FIG. 17, the phase of each strobe signal is first adjusted based on an arbitrary clock signal, and then the phase of each clock signal is adjusted. However, first, the phase of each clock signal may be adjusted based on an arbitrary strobe signal, and then the phase of each strobe signal may be adjusted.

また、図17に示したステップ204では、任意のクロック信号を基準にして各ストローブ信号の位相差を取得するようにしたが、任意のストローブ信号を基準にして各クロック信号の位相差を取得するようにしてもよい。   In step 204 shown in FIG. 17, the phase difference of each strobe signal is acquired with reference to an arbitrary clock signal. However, the phase difference of each clock signal is acquired with reference to an arbitrary strobe signal. You may do it.

また、キャリブレーションボード150Bを用いてストローブ信号の位相を調整した後(図17のステップ206)、クロック信号の位相を調整したが(図17のステップ207)、この順番は入れ替えるようにしてもよい。   Further, after adjusting the phase of the strobe signal using the calibration board 150B (step 206 in FIG. 17), the phase of the clock signal is adjusted (step 207 in FIG. 17), but this order may be changed. .

〔第4の実施形態〕
上述した第3の実施形態では、2種類のキャリブレーションボード150A、150Bを順番に用いてキャリブレーション動作を行うようにしたが、これら2種類のキャリブレーションボード150A、150Bの機能を兼ね備えた1種類のキャリブレーションボードを用いて交換の手間を省くようにしてもよい。
[Fourth Embodiment]
In the third embodiment described above, the calibration operation is performed by using the two types of calibration boards 150A and 150B in order, but one type having the functions of these two types of calibration boards 150A and 150B. The calibration board may be used to save the labor of replacement.

図27、図28は、配線内容が異なる2種類のキャリブレーションボード150A、150Bの機能を兼ね備えた第4の実施形態のキャリブレーションボード150Cの構成を示す図である。これらの図に示すキャリブレーションボード150Cは、各グループ毎に2つの切替スイッチを備えている。   27 and 28 are diagrams illustrating a configuration of a calibration board 150C according to the fourth embodiment having the functions of two types of calibration boards 150A and 150B having different wiring contents. The calibration board 150C shown in these figures includes two changeover switches for each group.

具体的には、グループ1に対応する3つのドライバDR1〜DR3の各出力端に共通に接続された端子1fの近傍に切替スイッチ1jが、3つのコンパレータCP1〜CP3の各入力端に共通に接続された端子1hの近傍に切替スイッチ1kが設けられている。同様に、グループ2には2つの切替スイッチ2j、2kが、…、グループmには切替スイッチmj、mkが設けられている。   Specifically, the changeover switch 1j is connected in common to the input terminals of the three comparators CP1 to CP3 in the vicinity of the terminal 1f commonly connected to the output terminals of the three drivers DR1 to DR3 corresponding to the group 1. A selector switch 1k is provided in the vicinity of the terminal 1h. Similarly, group 2 is provided with two changeover switches 2j, 2k,..., Group m is provided with changeover switches mj, mk.

切替スイッチ1jを切り替えることにより、グループ1に対応する3つのドライバDR1〜DR3の各出力端を、同じグループ1に対応する3つのコンパレータCP1〜CP3の各入力端側と、グループmに対応する3つのコンパレータCPn−2〜CPnの各入力端側のいずれか一方に選択的に接続することができる。他の切替スイッチについても同様であり、2つの接続状態を選択的に実現することができる。なお、各ドライバの出力端と各コンパレータの入力端との間を接続する配線の配線長は、各切替スイッチの状態にかかわらず、信号の遅延時間が全て等しくなるように設定されている。   By switching the changeover switch 1j, the output terminals of the three drivers DR1 to DR3 corresponding to the group 1 are connected to the input terminal sides of the three comparators CP1 to CP3 corresponding to the same group 1, and the three corresponding to the group m. The comparators CPn-2 to CPn can be selectively connected to any one of the input end sides. The same applies to the other changeover switches, and two connection states can be selectively realized. Note that the wiring length of the wiring connecting the output terminal of each driver and the input terminal of each comparator is set so that all signal delay times are equal regardless of the state of each changeover switch.

図27、図28に示すように、各切替スイッチ1j、1k等を切り替えることにより、2種類のキャリブレーションボード150A、150Bの配線内容を選択的に実現することができる。したがって、このキャリブレーションボード150Cを用いて各切替スイッチを切り替えてキャリブレーション動作を行うことにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。   As shown in FIGS. 27 and 28, the wiring contents of the two types of calibration boards 150A and 150B can be selectively realized by switching the selector switches 1j and 1k. Therefore, the calibration board 150C is used to perform the calibration operation by switching each changeover switch, thereby eliminating the need for replacing the calibration board, further simplifying the work content, reducing costs, and reducing the work time. It becomes possible.

〔第5の実施形態〕
次に、上述した各実施形態とは異なる配線内容のキャリブレーションボードを用いた第5の実施形態の半導体試験装置のキャリブレーション方法について説明する。
[Fifth Embodiment]
Next, a calibration method for the semiconductor test apparatus according to the fifth embodiment using a calibration board having different wiring contents from those of the above-described embodiments will be described.

図29は、一方のキャリブレーションボード250Aの配線状態を示す図である。なお、図29に示すショート接続点(デバイスソケット端)eは、図示の都合でキャリブレーションボード250A内に描かれている。   FIG. 29 is a diagram showing a wiring state of one calibration board 250A. Note that the short connection point (device socket end) e shown in FIG. 29 is drawn in the calibration board 250A for convenience of illustration.

図29において、n個のドライバDR1〜DRnのそれぞれが接続されたn個の端子1a〜naは、所定個数(例えば3個)ずつがひとまとまりになってm個のグループを形成している。第1のグループ(グループ1)は、ドライバDR1〜DR3のそれぞれに対応する端子1a〜3aを含んでおり、この中で端子1aのみがショート接続点eに共通に接続されている。第2のグループ(グループ2)は、ドライバDR4〜DR6のそれぞれに対応する端子4a〜6aを含んでおり、この中で端子4aのみがショート接続点eに共通に接続されている。それ以外の端子についても同様であり、m番目のグループ(グループm)は、ドライバDRn−2〜DRnのそれぞれに対応する端子(n−2)a〜naを含んでおり、この中で端子(n−2)aのみがショート接続点eに共通に接続されている。   In FIG. 29, n terminals 1a to na to which n drivers DR1 to DRn are respectively connected together form a predetermined number (for example, 3) of m terminals as a group. The first group (group 1) includes terminals 1a to 3a corresponding to the drivers DR1 to DR3, respectively, and only the terminal 1a is commonly connected to the short connection point e. The second group (group 2) includes terminals 4a to 6a corresponding to the drivers DR4 to DR6, respectively, and only the terminal 4a is commonly connected to the short connection point e. The same applies to the other terminals, and the m-th group (group m) includes terminals (n-2) a to na corresponding to the drivers DRn-2 to DRn, respectively. n-2) Only a is commonly connected to the short connection point e.

同様に、n個のコンパレータCP1〜CPnのそれぞれが接続されたn個の端子1b〜nbは、所定個数ずつがひとまとまりになってm個のグループを形成している。第1のグループは、コンパレータCP1〜CP3のそれぞれに対応する端子1b〜3bを含んでおり、この中で端子1bのみがショート接続点eに接続されている。第2のグループは、コンパレータCP4〜CP6のそれぞれに対応する端子4b〜6bを含んでいる。それ以外の端子についても同様であり、m番目のグループ(グループm)は、コンパレータCPn−2〜CPnのそれぞれに対応する端子(n−2)b〜nbを含んでいる。   Similarly, a predetermined number of n terminals 1b to nb to which n comparators CP1 to CPn are connected form a group of m. The first group includes terminals 1b to 3b corresponding to the comparators CP1 to CP3, respectively, and only the terminal 1b is connected to the short connection point e. The second group includes terminals 4b to 6b corresponding to the comparators CP4 to CP6, respectively. The same applies to the other terminals, and the mth group (group m) includes terminals (n-2) b to nb corresponding to the comparators CPn-2 to CPn, respectively.

このように、キャリブレーションボード250Aに設けられた唯一のショート接続点eが、各グループに含まれる3つのドライバの中の一つ(このドライバを「グループ内共通ドライバ」と称する)に対応する端子に共通に接続されているとともに、グループ1に含まれる3つのコンパレータの中の一つ(このコンパレータを「共通コンパレータ」と称する)に対応する端子に接続されている。なお、各端子とショート接続点eとをつなぐ配線は、信号の遅延時間に換算したそれぞれの配線長(時間長)が全て同じになるように設定されている。   Thus, the only short connection point e provided on the calibration board 250A is a terminal corresponding to one of the three drivers included in each group (this driver is referred to as “common driver in group”). And a terminal corresponding to one of the three comparators included in group 1 (this comparator is referred to as a “common comparator”). The wiring connecting each terminal and the short connection point e is set so that the wiring lengths (time lengths) converted into signal delay times are all the same.

図30は、他方のキャリブレーションボード250Bの配線状態を示す図である。なお、図29に示したショート接続点eと同様に、図30に示すm個のショート接続点1g〜mgは、図示の都合でキャリブレーションボード250B内に描かれている。但し、各ショート接続点が必ずしも外部に露出している必要はないため、図30において図示されているように、キャリブレーションボード内に各ショート接続点1g等が埋没していてもよい。図30に示した他方のキャリブレーションボード250Bは、図14に示したキャリブレーションボード150Aと同じ配線がなされており、配線状態の説明は省略する。   FIG. 30 is a diagram illustrating a wiring state of the other calibration board 250B. Similarly to the short connection point e shown in FIG. 29, m short connection points 1g to mg shown in FIG. 30 are drawn in the calibration board 250B for convenience of illustration. However, since each short connection point does not necessarily have to be exposed to the outside, each short connection point 1g or the like may be buried in the calibration board as shown in FIG. The other calibration board 250B shown in FIG. 30 has the same wiring as the calibration board 150A shown in FIG. 14, and the description of the wiring state is omitted.

本実施形態のキャリブレーションボード250A、250Bはこのような構成を有しており、次にこれらを用いたキャリブレーション動作について説明する。キャリブレーション動作を行う前の半導体試験装置本体10におけるクロック信号およびストローブ信号は、例えば図16に示した初期状態にあるものとする。   The calibration boards 250A and 250B of the present embodiment have such a configuration, and a calibration operation using them will now be described. It is assumed that the clock signal and the strobe signal in the semiconductor test apparatus main body 10 before the calibration operation are in the initial state shown in FIG. 16, for example.

図31は、本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード30に一方のキャリブレーションボード250Aがセットされた後(ステップ300)、テスタ制御部12は、このキャリブレーションボード250AのコンパレータCP1に対応するストローブ信号STB1を基準にして、各グループに含まれる一のドライバ(グループ内共通ドライバ)DR1、DR4、…、DRn−2に対応する各クロック信号CLK1、CLK4、…、CLKn−2の位相を調整する(ステップ301)。   FIG. 31 is a flowchart showing the calibration operation procedure of the present embodiment. After one calibration board 250A is set on the performance board 30 (step 300), the tester control unit 12 is included in each group based on the strobe signal STB1 corresponding to the comparator CP1 of the calibration board 250A. The phase of each clock signal CLK1, CLK4,..., CLKn-2 corresponding to one driver (common driver in group) DR1, DR4,..., DRn-2 is adjusted (step 301).

上述したステップ301では、ストローブ信号STB1を基準にしたクロック信号CLK1等の位相を調整する必要があるので、ストローブ信号STB1が出力されて(立ち上がって)コンパレータCP1による比較動作が行われたときのコンパレータCP1の出力信号のレベルを、クロック信号CLK1等の立ち上がりタイミングを少しずつ変化させながら観察し、コンパレータCP1の出力信号のレベルが丁度反転したときのクロック信号CLK1等の位相を求めることより、クロック信号CLK1等の位相調整を行うことになる。この動作は、各クロック信号CLK1、CLK4、…、CLKn−2について順番に行われる。   In step 301 described above, since it is necessary to adjust the phase of the clock signal CLK1 or the like based on the strobe signal STB1, the comparator when the strobe signal STB1 is output (rises) and the comparison operation by the comparator CP1 is performed. The level of the output signal of CP1 is observed while gradually changing the rising timing of the clock signal CLK1, etc., and the phase of the clock signal CLK1 when the level of the output signal of the comparator CP1 is just inverted is obtained. Phase adjustment of CLK1 and the like is performed. This operation is sequentially performed for each of the clock signals CLK1, CLK4,.

図32は、ステップ301に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図32では、動作が有効になっているドライバあるいはコンパレータにハッチングが付されている。図32に示すように、グループ1では、クロック信号CLK1が入力されるドライバDR1の動作が有効になるとともに、このドライバDR1から出力される信号がショート接続点eを経由して入力されるコンパレータCP1の動作が有効になる。また、他のグループでは、クロック信号が入力される一のドライバの動作が有効になる。例えば、グループ2ではドライバDR4の動作が有効になり、グループmではドライバDRn−2の動作が有効になる。   FIG. 32 is a diagram illustrating a driver and a comparator that perform input / output of signals corresponding to step 301. In FIG. 32, the driver or the comparator whose operation is valid is hatched. As shown in FIG. 32, in the group 1, the operation of the driver DR1 to which the clock signal CLK1 is input becomes valid, and the signal output from the driver DR1 is input via the short connection point e. Is enabled. In other groups, the operation of one driver to which a clock signal is input is valid. For example, in the group 2, the operation of the driver DR4 is enabled, and in the group m, the operation of the driver DRn-2 is enabled.

図33は、ステップ301において実施されるクロック信号の位相調整動作の概略を示す図である。まず、テスタ制御部12は、グループ1のドライバDR1に着目して、コンパレータCP1に入力するストローブ信号STB1の位相を固定した状態、すなわち、コンパレータCP1によって比較動作を行うタイミングを固定した状態で、クロック信号CLK1の位相を可変してコンパレータCP1の出力のレベルが反転する位置を探すことにより、クロック信号CLK1の位相を調整する。次に、テスタ制御部12は、グループ2のドライバDR4に着目して、コンパレータCP1に入力するストローブ信号STB1の位相を固定した状態で、クロック信号CLK4の位相を可変してコンパレータCP1の出力のレベルが反転する位置を探すことにより、クロック信号CLK4の位相を調整する。このように、テスタ制御部12は、各グループに含まれる一のドライバに着目して、コンパレータCP1に入力するストローブ信号STB1の位相を固定した状態で、それぞれのドライバに入力するクロック信号の位相を可変してコンパレータCP1の出力のレベルが反転する位置を探すことにより、各クロック信号の位相を調整する。   FIG. 33 is a diagram showing an outline of the phase adjustment operation of the clock signal performed in step 301. First, the tester control unit 12 pays attention to the driver DR1 of the group 1 in a state where the phase of the strobe signal STB1 input to the comparator CP1 is fixed, that is, in a state where the timing for performing the comparison operation by the comparator CP1 is fixed. The phase of the clock signal CLK1 is adjusted by changing the phase of the signal CLK1 and searching for a position where the output level of the comparator CP1 is inverted. Next, the tester control unit 12 pays attention to the driver DR4 of the group 2 and changes the phase of the clock signal CLK4 in a state where the phase of the strobe signal STB1 input to the comparator CP1 is fixed, and the output level of the comparator CP1. The phase of the clock signal CLK4 is adjusted by searching for the position where the signal is inverted. As described above, the tester control unit 12 pays attention to one driver included in each group, and fixes the phase of the strobe signal STB1 input to the comparator CP1 and the phase of the clock signal input to each driver. The phase of each clock signal is adjusted by searching for the position where the level of the output of the comparator CP1 is varied and is inverted.

このようにして、各グループ毎に一のクロック信号の位相を共通のストローブ信号STB1を基準にして調整する動作が行われる。なお、クロック信号の位相調整を行うグループの順番は、必ずしもグループ1から順番に行う必要はなく、任意の順番で行うようにしてもよい。   In this way, the operation of adjusting the phase of one clock signal for each group with reference to the common strobe signal STB1 is performed. Note that the order of the groups for adjusting the phase of the clock signal is not necessarily the order from the group 1, and may be performed in any order.

このように、一方のキャリブレーションボード250Aを用いて、各グループ毎に、各グループに含まれる一のグループ内共通ドライバに入力するクロック信号を、共通コンパレータCP1に入力するストローブ信号STB1を基準にして調整する動作が終了すると、次にもう一方のキャリブレーションボード250Bがセットされる(ステップ302)。なお、ステップ300、302におけるキャリブレーションボード250A、250Bのセットは、手動で行う場合と、専用のロボット等を用いて作業の自動化を図る場合が考えられる。   In this way, using one calibration board 250A, for each group, the clock signal input to one common driver included in each group is based on the strobe signal STB1 input to the common comparator CP1. When the adjustment operation is completed, the other calibration board 250B is set (step 302). Note that the setting of the calibration boards 250A and 250B in Steps 300 and 302 can be performed manually, or the work can be automated using a dedicated robot or the like.

次に、テスタ制御部12は、このキャリブレーションボード250Bの各グループ毎に、位相調整が終了したクロック信号を基準にして、各ストローブ信号の位相を調整する(ステップ303)。   Next, the tester control unit 12 adjusts the phase of each strobe signal for each group of the calibration board 250B with reference to the clock signal whose phase adjustment has been completed (step 303).

図34は、ステップ303に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図34に示すように、グループ1ではクロック信号CLK1が入力されるドライバDR1の動作が有効になるとともに、このドライバDR1から出力される信号がショート接続点1gを経由して入力される2つのコンパレータCP2、CP3の各動作が有効になる。また、グループ2ではクロック信号CLK4が入力されるドライバDR4の動作が有効になるとともに、このドライバDR4から出力される信号がショート接続点2gを経由して入力される3つのコンパレータCP4〜CP6の各動作が有効になる。他のグループについては基本的にグループ2と同様であり、詳細な説明は省略する。   FIG. 34 is a diagram illustrating a driver and a comparator that perform input / output of signals corresponding to step 303. As shown in FIG. 34, in group 1, the operation of the driver DR1 to which the clock signal CLK1 is input becomes effective, and two comparators to which the signal output from the driver DR1 is input via the short connection point 1g Each operation of CP2 and CP3 becomes effective. In the group 2, the operation of the driver DR4 to which the clock signal CLK4 is input becomes effective, and each of the three comparators CP4 to CP6 to which the signal output from the driver DR4 is input via the short connection point 2g. The operation is enabled. The other groups are basically the same as those in group 2 and will not be described in detail.

図35は、ステップ303において実施されるストローブ信号の位相調整動作の概略を示す図である。まず、テスタ制御部12は、グループ1に着目して、ドライバDR1に入力するクロック信号CLK1の位相を固定した状態、すなわち、ショート接続点1gを経由して2つのコンパレータCP2、CP3のそれぞれに入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号STB2、STB3の位相を可変してコンパレータCP2、CP3のそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号CLK1を基準にして各ストローブ信号STB2、STB3の位相を調整する。次に、テスタ制御部12は、グループ2に着目して、ドライバDR4に入力するクロック信号CLK4の位相を固定した状態、すなわち、ショート接続点2gを経由して3つのコンパレータCP4〜CP6のそれぞれに入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号STB4〜STB6の位相を可変してコンパレータCP4〜CP6のそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号CLK4を基準にして各ストローブ信号STB4〜STB6の位相を合わせる。グループ3〜mについてはグループ2と同様に、テスタ制御部12は、各グループ毎に、位相調整が終了した一のクロック信号の位相を固定した状態で、ストローブ信号の位相を可変して3つのコンパレータのそれぞれの出力のレベルが反転する位置を探すことにより、一のクロック信号を基準にして各ストローブ信号の位相を合わせる。   FIG. 35 is a diagram showing an outline of the phase adjustment operation of the strobe signal performed in step 303. First, the tester control unit 12 pays attention to the group 1, in a state where the phase of the clock signal CLK1 input to the driver DR1 is fixed, that is, input to each of the two comparators CP2 and CP3 via the short connection point 1g. In a state where the timing at which the generated signal rises is fixed, the phase of the strobe signals STB2 and STB3 is varied to find the position where the output level of each of the comparators CP2 and CP3 is inverted. The phases of the strobe signals STB2 and STB3 are adjusted. Next, the tester control unit 12 pays attention to the group 2 in a state where the phase of the clock signal CLK4 input to the driver DR4 is fixed, that is, to each of the three comparators CP4 to CP6 via the short connection point 2g. With the timing at which the input signal rises fixed, the phase of the strobe signals STB4 to STB6 is varied to search for a position where the output level of each of the comparators CP4 to CP6 is inverted, thereby making the clock signal CLK4 a reference. The phases of the strobe signals STB4 to STB6 are matched. For groups 3 to m, as in group 2, the tester control unit 12 changes the phase of the strobe signal for each group while changing the phase of the one clock signal whose phase adjustment is completed. By searching for a position where the output level of each comparator is inverted, the phase of each strobe signal is matched based on one clock signal.

このようにして、各グループ毎にストローブ信号の位相調整が行われる。なお、ストローブ信号の位相調整を行うグループの順番は、必ずしもグループ1から順番に行う必要はなく、任意の順番で、あるいは並行して行うようにしてもよい。   In this way, the phase adjustment of the strobe signal is performed for each group. Note that the order of the groups for adjusting the phase of the strobe signal is not necessarily the order from the group 1, and may be performed in an arbitrary order or in parallel.

次に、テスタ制御部12は、各グループ毎に、任意のストローブ信号を基準にして、各クロック信号の位相を調整する(ステップ304)。   Next, the tester control unit 12 adjusts the phase of each clock signal for each group with reference to an arbitrary strobe signal (step 304).

図36は、ステップ304に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図36に示すように、例えば、グループ1では位相合わせが終了していない2つのクロック信号CLK2、CLK3が入力されるドライバDR2、DR3の動作が有効になるとともに、これらのドライバDR2、DR3から出力される信号がショート接続点1gを経由して入力されるコンパレータCP1の動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。   FIG. 36 is a diagram illustrating a driver and a comparator that perform input / output of signals corresponding to step 304. As shown in FIG. 36, for example, the operations of the drivers DR2 and DR3 to which the two clock signals CLK2 and CLK3 that have not been phase-matched in the group 1 are input become valid, and the outputs from the drivers DR2 and DR3 are output. The operation of the comparator CP1 to which the signal to be input is input via the short connection point 1g becomes effective. The same applies to other groups, and a detailed description thereof will be omitted.

図37は、ステップ304において実施されるクロック信号の位相調整動作の概要を示す図である。まず、テスタ制御部12は、グループ1に着目して、コンパレータCP1に入力するストローブ信号STB1の位相を固定した状態、すなわち、コンパレータCP1によって行われる比較動作のタイミングを固定した状態で、ドライバDR2から出力される信号が立ち上がるタイミングがこのコンパレータCP1の比較タイミングに一致するように、クロック信号CLK2の位相を調整する。ドライバDR2に対応する位相調整が終了すると、ドライバDR3についても同様にしてクロック信号CLK3の位相調整が行われる。次に、テスタ制御部12は、グループ2に着目して、コンパレータCP4に入力するストローブ信号STB4の位相を固定した状態、すなわち、コンパレータCP4によって行われる比較動作のタイミングを固定した状態で、ドライバDR5から出力される信号が立ち上がるタイミングがこのコンパレータCP4の比較タイミングに一致するように、クロック信号CLK5の位相を調整する。ドライバDR5に対応する位相調整が終了すると、ドライバDR6についても同様にしてクロック信号CLK6の位相調整が行われる。このように、テスタ制御部12は、各グループに着目して、任意のコンパレータに入力するストローブ信号の位相を固定した状態で、各ドライバに入力されるクロック信号の位相を可変して、位相調整が終了していない2つのドライバのそれぞれの出力が立ち上がるタイミングをコンパレータによって比較動作が行われるタイミングに一致させることにより、各クロック信号の位相を調整する。   FIG. 37 is a diagram showing an outline of the phase adjustment operation of the clock signal performed in step 304. First, the tester control unit 12 pays attention to the group 1 from the driver DR2 in a state where the phase of the strobe signal STB1 input to the comparator CP1 is fixed, that is, in a state where the timing of the comparison operation performed by the comparator CP1 is fixed. The phase of the clock signal CLK2 is adjusted so that the timing at which the output signal rises coincides with the comparison timing of the comparator CP1. When the phase adjustment corresponding to the driver DR2 is completed, the phase adjustment of the clock signal CLK3 is similarly performed for the driver DR3. Next, the tester control unit 12 pays attention to the group 2 in a state where the phase of the strobe signal STB4 input to the comparator CP4 is fixed, that is, in a state where the timing of the comparison operation performed by the comparator CP4 is fixed. The phase of the clock signal CLK5 is adjusted so that the timing at which the signal output from the signal rises matches the comparison timing of the comparator CP4. When the phase adjustment corresponding to the driver DR5 is completed, the phase adjustment of the clock signal CLK6 is similarly performed for the driver DR6. In this way, the tester control unit 12 focuses on each group and adjusts the phase of the clock signal input to each driver by changing the phase of the strobe signal input to an arbitrary comparator. The phase of each clock signal is adjusted by matching the timing at which the output of each of the two drivers that are not finished coincides with the timing at which the comparison operation is performed by the comparator.

なお、上述した説明では、グループ1ではコンパレータCP1を共通コンパレータとしたが、他のコンパレータCP2、CP3のいずれかを共通コンパレータとしてもよい。他のグループについても同様である。   In the above description, in group 1, the comparator CP1 is a common comparator, but any of the other comparators CP2 and CP3 may be a common comparator. The same applies to the other groups.

このようにして、全てのクロック信号とストローブ信号の位相を調整する一連のキャリブレーション動作が終了する。   In this way, a series of calibration operations for adjusting the phases of all clock signals and strobe signals is completed.

このように、本実施形態の半導体試験装置では、まず最初に一方のキャリブレーションボード250Aを用いることにより、各グループ内の一のグループ内共通ドライバに入力されるクロック信号の位相を、共通コンパレータCP1に入力されるストローブ信号STB1を基準にして調整する動作が行われる。次に、他方のキャリブレーションボード250Bを用いることにより、各グループ毎に、この位相調整が終了したクロック信号を基準として各ストローブ信号の位相調整が行われ、その後、位相調整が終了した任意のストローブ信号を基準として、位相調整が終了していない残りのクロック信号の位相調整が行われる。したがって、本実施形態の半導体試験装置のキャリブレーション動作においては、各デバイスソケット端毎にプローブを接触させる必要がなく、単にキャリブレーションボード250A、250Bをセットするだけであるため、キャリブレーション動作に必要な作業内容の簡素化が可能になる。また、キャリブレーション動作用に別の基準ドライバ/コンパレータ部や、プローブの接触や移動を繰り返す専用のロボット等の特殊な構成が不要であり、大幅なコストダウンを図ることができる。さらに、キャリブレーション動作が終了するまでに機械的な動きを伴う動作は、キャリブレーションボード250A、250Bのセットのみであるため、従来のようにプローブの移動と接触をデバイスソケット端の数だけ繰り返す場合に比べて、作業時間を大幅に低減することができる。   As described above, in the semiconductor test apparatus according to the present embodiment, by first using one calibration board 250A, the phase of the clock signal input to one common driver in each group is changed to the common comparator CP1. The adjustment operation is performed with reference to the strobe signal STB1 input to. Next, by using the other calibration board 250B, the phase adjustment of each strobe signal is performed for each group with reference to the clock signal for which the phase adjustment has been completed, and then any strobe for which the phase adjustment has been completed is performed. Using the signal as a reference, the phase adjustment of the remaining clock signals that have not been completed in phase adjustment is performed. Therefore, in the calibration operation of the semiconductor test apparatus of this embodiment, it is not necessary to contact the probe for each device socket end, and only the calibration boards 250A and 250B are set. The work content can be simplified. In addition, there is no need for a special configuration such as a separate reference driver / comparator unit for calibration operation or a dedicated robot that repeats contact and movement of the probe, and a significant cost reduction can be achieved. Furthermore, since the operation that involves mechanical movement until the calibration operation is completed is only the set of calibration boards 250A and 250B, the movement and contact of the probe is repeated as many times as the number of device socket ends as in the prior art. Compared to the above, the working time can be greatly reduced.

〔第6の実施形態〕
上述した第5の実施形態では、ショート接続点eに各グループに属するm個のドライバDR1、DR4、…、DRn−2と1つのコンパレータCP1が接続されたキャリブレーションボード250Aを用いたが、代わりに、図38に示すように、ショート接続点eに1つのドライバ(共通ドライバ)DR1と各グループに属するm個のコンパレータ(グループ内共通コンパレータ)CP1、CP4、…、CPn−2が接続されたキャリブレーションボード250Cを用いるようにしてもよい。
[Sixth Embodiment]
In the fifth embodiment described above, the calibration board 250A in which m drivers DR1, DR4,..., DRn-2 belonging to each group and one comparator CP1 are connected to the short connection point e is used. Further, as shown in FIG. 38, one driver (common driver) DR1 and m number of comparators (common comparators in groups) CP1, CP4,..., CPn-2 belonging to each group are connected to the short connection point e. A calibration board 250C may be used.

図39は、図38に示したキャリブレーションボード250Cと図30に示したキャリブレーションボード250Bを組み合わせて行われる本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード30に一方のキャリブレーションボード250Cがセットされた後(ステップ400)、テスタ制御部12は、このキャリブレーションボード250CのドライバDR1に対応するクロック信号CLK1の位相を基準にして、各グループに含まれる一のコンパレータCP1、CP4、…、CPn−2に対応する各ストローブ信号STB1、STB4、…、STBn−2の位相を調整する(ステップ401)。   FIG. 39 is a flowchart showing a calibration operation procedure of the present embodiment performed by combining the calibration board 250C shown in FIG. 38 and the calibration board 250B shown in FIG. After one calibration board 250C is set on the performance board 30 (step 400), the tester control unit 12 assigns each group to each group based on the phase of the clock signal CLK1 corresponding to the driver DR1 of the calibration board 250C. The phase of each strobe signal STB1, STB4,..., STBn-2 corresponding to one included comparator CP1, CP4,..., CPn-2 is adjusted (step 401).

このようにして、一方のキャリブレーションボード250Cを用いて、各グループ毎に、共通ドライバDR1に入力するクロック信号CLK1を基準にして、各グループに含まれる一のグループ内共通コンパレータに入力するストローブ信号の位相を調整する動作が終了すると、次にもう一方のキャリブレーションボード250Bがセットされる(ステップ402)。   In this way, using one calibration board 250C, with respect to the clock signal CLK1 input to the common driver DR1 for each group, the strobe signal input to the common comparator in one group included in each group. When the operation for adjusting the phase is completed, the other calibration board 250B is set (step 402).

次に、テスタ制御部12は、このキャリブレーションボード250Bの各グループ毎に、位相調整が終了したストローブ信号を基準にして、各クロック信号の位相を調整する(ステップ403)。さらに、テスタ制御部12は、各グループ毎に、任意のクロック信号を基準にして、各ストローブ信号の位相を調整する(ステップ404)。このようにして、全てのクロック信号とストローブ信号の位相を調整する一連のキャリブレーション動作が終了する。   Next, the tester control unit 12 adjusts the phase of each clock signal for each group of the calibration board 250B with reference to the strobe signal for which phase adjustment has been completed (step 403). Further, the tester control unit 12 adjusts the phase of each strobe signal for each group with reference to an arbitrary clock signal (step 404). In this way, a series of calibration operations for adjusting the phases of all clock signals and strobe signals is completed.

〔第7の実施形態〕
上述した第5および第6の実施形態では、2種類のキャリブレーションボードを順番に用いてキャリブレーション動作を行うようにしたが、これら2種類のキャリブレーションボードの機能を兼ね備えた1種類のキャリブレーションボードを用いて交換の手間を省くようにしてもよい。
[Seventh Embodiment]
In the fifth and sixth embodiments described above, the calibration operation is performed by using two types of calibration boards in order, but one type of calibration having the functions of these two types of calibration boards. You may make it save the effort of replacement | exchange using a board.

図40、図41は、配線内容が異なる2種類のキャリブレーションボード250A、250Bの機能を兼ね備えた第7の実施形態のキャリブレーションボード250Dの構成を示す図である。これらの図に示すキャリブレーションボード250Dは、グループ1に対応して2つ、それ以外の各グループに対応して1つの切替スイッチを備えている。   FIGS. 40 and 41 are diagrams showing a configuration of a calibration board 250D of the seventh embodiment having the functions of two types of calibration boards 250A and 250B having different wiring contents. The calibration board 250D shown in these drawings includes two changeover switches corresponding to the group 1, and one changeover switch corresponding to each of the other groups.

具体的には、グループ1に対応するように、3つのドライバDR1〜DR3の各出力端側に接続された切替スイッチ1jと、3つのコンパレータCP1〜CP3の各入力端側に接続された切替スイッチ1kとが設けられている。また、グループ2に対応するように、3つのドライバDR4〜DR6の各出力端側に接続された切替スイッチ2jが設けられている。同様に、他のグループのそれぞれに対応するように、3つのドライバの各出力端側に接続された切替スイッチが設けられている。キャリブレーションボード250Dに備わった切替スイッチ1j〜mj、1kの接続状態を切り替えることにより、図29に示した一方のキャリブレーションボード250Aと同じ接続状態(図40)と、図30に示した他方のキャリブレーションボード250Bと同じ接続状態(図41)を選択的に実現することができる。したがって、このキャリブレーションボード250Dを用いて各切替スイッチを切り替えてキャリブレーション動作を行うことにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。   Specifically, the changeover switch 1j connected to each output end side of the three drivers DR1 to DR3 and the changeover switch connected to each input end side of the three comparators CP1 to CP3 so as to correspond to the group 1 1k is provided. Further, a changeover switch 2j connected to each output end side of the three drivers DR4 to DR6 is provided so as to correspond to the group 2. Similarly, a changeover switch connected to each output terminal side of the three drivers is provided so as to correspond to each of the other groups. By switching the connection state of the changeover switches 1j to mj, 1k provided in the calibration board 250D, the same connection state (FIG. 40) as that of one calibration board 250A shown in FIG. 29 and the other connection state shown in FIG. The same connection state as that of the calibration board 250B (FIG. 41) can be selectively realized. Accordingly, the calibration board 250D is used to perform the calibration operation by switching each changeover switch, thereby eliminating the need for replacing the calibration board, further simplifying the work content, reducing costs, and reducing the work time. It becomes possible.

図42、図43は、配線内容が異なる2種類のキャリブレーションボード250C、250Bの機能を兼ね備えた本実施形態の変形例のキャリブレーションボード250Eの構成を示す図である。これらの図に示すキャリブレーションボード250Eは、グループ1に対応して2つ、それ以外の各グループに対応して1つの切替スイッチを備えている。   42 and 43 are diagrams showing a configuration of a calibration board 250E according to a modified example of the present embodiment having the functions of two types of calibration boards 250C and 250B having different wiring contents. The calibration board 250E shown in these figures includes two changeover switches corresponding to the group 1, and one changeover switch corresponding to each of the other groups.

具体的には、グループ1に対応するように、3つのドライバDR1〜DR3の各出力端側に接続された切替スイッチ1jと、3つのコンパレータCP1〜CP3の各入力端側に接続された切替スイッチ1kとが設けられている。また、グループ2に対応するように、3つのコンパレータCP4〜CP6の各入力端側に接続された切替スイッチ2kが設けられている。同様に、他のグループのそれぞれに対応するように、3つのコンパレータの各入力端側に接続された切替スイッチが設けられている。キャリブレーションボード250Eに備わった切替スイッチ1j、1k〜mkの接続状態を切り替えることにより、図38に示した一方のキャリブレーションボード250Cと同じ接続状態(図42)と、図30に示した他方のキャリブレーションボード250Bと同じ接続状態(図43)を選択的に実現することができる。したがって、このキャリブレーションボード250Eを用いて各切替スイッチを切り替えてキャリブレーション動作を行うことにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。   Specifically, the changeover switch 1j connected to each output end side of the three drivers DR1 to DR3 and the changeover switch connected to each input end side of the three comparators CP1 to CP3 so as to correspond to the group 1 1k is provided. Further, a changeover switch 2k connected to each input end side of the three comparators CP4 to CP6 is provided so as to correspond to the group 2. Similarly, a changeover switch connected to each input end side of the three comparators is provided so as to correspond to each of the other groups. By switching the connection state of the changeover switches 1j and 1k to mk provided in the calibration board 250E, the same connection state (FIG. 42) as that of one calibration board 250C shown in FIG. 38 and the other connection state shown in FIG. The same connection state as that of the calibration board 250B (FIG. 43) can be selectively realized. Accordingly, the calibration board 250E is used to switch each changeover switch to perform the calibration operation, thereby eliminating the need for replacing the calibration board, further simplifying the work contents, reducing costs, and reducing the work time. It becomes possible.

〔第8の実施形態〕
次に、別のキャリブレーションボードを用いた第8の実施形態の半導体試験装置のキャリブレーション方法について説明する。
[Eighth Embodiment]
Next, a calibration method of the semiconductor test apparatus according to the eighth embodiment using another calibration board will be described.

図44〜図48は、本実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。なお、これらの図に示すショート接続点1p、1q等と各端子1a、1b等とを接続する配線の配線長は全て同じに設定されている。   44 to 48 are diagrams showing wiring states of a calibration board used in the calibration method of the present embodiment. Note that the wiring lengths of the wirings connecting the short connection points 1p, 1q, etc. and the terminals 1a, 1b, etc. shown in these drawings are all set to be the same.

図44は、本実施形態の一のキャリブレーションボード350A−1の配線状態を示す図である。このキャリブレーションボード350A−1では、n個のドライバDR1〜DRnのそれぞれが接続されたn個の端子1a〜naの中で端子1aのみがショート接続点1pに接続されている。また、n個のコンパレータCP1〜CPnのそれぞれが接続されたn個の端子1b〜nbの中で端子1bのみが上述したショート接続点1pに接続されている。すなわち、このキャリブレーションボード350A−1を用いることにより、ドライバDR1から出力された信号は、ショート接続点1pを経由してコンパレータCP1に入力される。   FIG. 44 is a diagram illustrating a wiring state of the calibration board 350A-1 according to the present embodiment. In the calibration board 350A-1, only the terminal 1a is connected to the short connection point 1p among the n terminals 1a to na to which each of the n drivers DR1 to DRn is connected. Further, only the terminal 1b among the n terminals 1b to nb to which each of the n comparators CP1 to CPn is connected is connected to the short connection point 1p. That is, by using this calibration board 350A-1, the signal output from the driver DR1 is input to the comparator CP1 via the short connection point 1p.

図45は、本実施形態の他のキャリブレーションボード350A−2の配線状態を示す図である。このキャリブレーションボード350A−2では、n個のドライバDR1〜DRnのそれぞれが接続されたn個の端子1a〜naの中で端子1aのみがショート接続点2pに接続されている。また、n個のコンパレータCP1〜CPnのそれぞれが接続されたn個の端子1b〜nbの中で端子2bのみが上述したショート接続点2pに接続されている。すなわち、このキャリブレーションボード350A−2を用いることにより、ドライバDR1から出力された信号は、ショート接続点2pを経由してコンパレータCP2に入力される。   FIG. 45 is a diagram showing a wiring state of another calibration board 350A-2 of the present embodiment. In the calibration board 350A-2, only the terminal 1a is connected to the short connection point 2p among the n terminals 1a to na to which each of the n drivers DR1 to DRn is connected. Of the n terminals 1b to nb to which each of the n comparators CP1 to CPn is connected, only the terminal 2b is connected to the short connection point 2p. That is, by using this calibration board 350A-2, the signal output from the driver DR1 is input to the comparator CP2 via the short connection point 2p.

図46は、本実施形態の他のキャリブレーションボード350A−3の配線状態を示す図である。このキャリブレーションボード350A−3では、n個のドライバDR1〜DRnのそれぞれが接続されたn個の端子1a〜naの中で端子1aのみがショート接続点3pに接続されている。また、n個のコンパレータCP1〜CPnのそれぞれが接続されたn個の端子1b〜nbの中で端子3bのみが上述したショート接続点3pに接続されている。すなわち、このキャリブレーションボード350A−3を用いることにより、ドライバDR1から出力された信号は、ショート接続点3pを経由してコンパレータCP3に入力される。   FIG. 46 is a diagram illustrating a wiring state of another calibration board 350A-3 of the present embodiment. In the calibration board 350A-3, only the terminal 1a is connected to the short connection point 3p among the n terminals 1a to na to which each of the n drivers DR1 to DRn is connected. Of the n terminals 1b to nb to which each of the n comparators CP1 to CPn is connected, only the terminal 3b is connected to the short connection point 3p. That is, by using this calibration board 350A-3, the signal output from the driver DR1 is input to the comparator CP3 via the short connection point 3p.

図47は、本実施形態の他のキャリブレーションボード350A−nの配線状態を示す図である。このキャリブレーションボード350A−nでは、n個のドライバDR1〜DRnのそれぞれが接続されたn個の端子1a〜naの中で端子1aのみがショート接続点npに接続されている。また、n個のコンパレータCP1〜CPnのそれぞれが接続されたn個の端子1b〜nbの中で端子nbのみが上述したショート接続点npに接続されている。すなわち、このキャリブレーションボード350A−nを用いることにより、ドライバDR1から出力された信号は、ショート接続点npを経由してコンパレータCPnに入力される。   FIG. 47 is a diagram showing a wiring state of another calibration board 350A-n of the present embodiment. In the calibration board 350A-n, only the terminal 1a is connected to the short connection point np among the n terminals 1a to na to which the n drivers DR1 to DRn are connected. Of the n terminals 1b to nb to which the n comparators CP1 to CPn are connected, only the terminal nb is connected to the short connection point np. That is, by using the calibration board 350A-n, the signal output from the driver DR1 is input to the comparator CPn via the short connection point np.

本実施形態では、このようにしてn個のコンパレータCP1〜CPnのいずれかとショート接続点を介して一のドライバDR1とを接続するために、n個のキャリブレーションボード350A−1〜350A−nが用いられている。   In the present embodiment, in order to connect one of the n comparators CP1 to CPn and one driver DR1 via the short connection point in this way, n calibration boards 350A-1 to 350A-n are provided. It is used.

また、図48は、本実施形態の他のキャリブレーションボード350Bの配線状態を示す図である。このキャリブレーションボード350Bでは、n個のドライバDR1〜DRnが接続されたn個の端子1a〜naは、それぞれに1対1に対応するショート接続点1q〜nqに接続されている。また、これらのショート接続点1q〜nqは、n個のコンパレータCP1〜CPnのそれぞれにも接続されている。これにより、ドライバDR1〜DRnのそれぞれから出力された信号が、それぞれに対応する別々のショート接続点1q〜nqを経由して、コンパレータCP1〜CPnのそれぞれに入力される。   FIG. 48 is a diagram showing a wiring state of another calibration board 350B of the present embodiment. In this calibration board 350B, the n terminals 1a to na to which the n drivers DR1 to DRn are connected are connected to the short connection points 1q to nq that correspond one-to-one. These short connection points 1q to nq are also connected to each of n comparators CP1 to CPn. As a result, signals output from the drivers DR1 to DRn are input to the comparators CP1 to CPn via the corresponding short connection points 1q to nq, respectively.

図49は、本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード30に一のキャリブレーションボード(例えばキャリブレーションボード350A−1)がセットされた後(ステップ500)、テスタ制御部12は、このキャリブレーションボード350A−1のドライバDR1に対応するクロック信号CLK1を基準にして、このドライバDR1とショート接続点1pを介して接続されたコンパレータCP1に対応するストローブ信号STB1の位相を調整する(ステップ501)。   FIG. 49 is a flowchart showing the calibration operation procedure of the present embodiment. After one calibration board (for example, calibration board 350A-1) is set on the performance board 30 (step 500), the tester control unit 12 uses the clock signal CLK1 corresponding to the driver DR1 of the calibration board 350A-1. As a reference, the phase of the strobe signal STB1 corresponding to the comparator CP1 connected to the driver DR1 via the short connection point 1p is adjusted (step 501).

このステップ501では、ドライバDR1に入力するクロック信号CLK1の位相を固定した状態、すなわち、ショート接続点1pを経由してコンパレータCP1に入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号STB1の位相を可変してコンパレータCP1の出力のレベルが反転する位置を探すことにより、クロック信号CLK1を基準にしたストローブ信号STB1の位相調整が行われる。   In step 501, the phase of the strobe signal STB1 is fixed while the phase of the clock signal CLK1 input to the driver DR1 is fixed, that is, the timing at which the signal input to the comparator CP1 rises via the short connection point 1p is fixed. By searching for a position where the output level of the comparator CP1 is inverted by changing the phase, the phase adjustment of the strobe signal STB1 with respect to the clock signal CLK1 is performed.

次に、テスタ制御部12は、未調整のストローブ信号が残っているか否かを判定し(ステップ502)、残っている場合にはステップ501に戻って、次のキャリブレーションボード(例えばキャリブレーションボード350A−2)をセットする動作以降が繰り返される。このようにして、図44〜図47に示したキャリブレーションボード350A−1〜350A−nのそれぞれを用いることにより、一のドライバDR1に入力されるクロック信号CLK1を基準にして、n個のコンパレータCP1〜CPnのそれぞれに入力されるストローブ信号STB1〜STBnの位相が調整される。   Next, the tester control unit 12 determines whether or not an unadjusted strobe signal remains (step 502). If it remains, the process returns to step 501 and the next calibration board (for example, calibration board). The operation after setting 350A-2) is repeated. In this way, by using each of the calibration boards 350A-1 to 350A-n shown in FIGS. 44 to 47, n comparators are obtained based on the clock signal CLK1 input to one driver DR1. The phases of the strobe signals STB1 to STBn input to CP1 to CPn are adjusted.

このようにして、全てのストローブ信号の位相調整が終了する(ステップ502で否定判断)と、次に、他のキャリブレーションボード350Bがセットされる(ステップ503)。なお、ステップ500、503におけるキャリブレーションボード350A−1〜350A−n、350Bのセットは、手動で行う場合と、専用のロボット等を用いて作業の自動化を図る場合が考えられる。   In this way, when the phase adjustment of all the strobe signals is completed (No in Step 502), another calibration board 350B is set (Step 503). Note that the setting of the calibration boards 350A-1 to 350A-n and 350B in Steps 500 and 503 can be performed manually, or the work can be automated using a dedicated robot or the like.

次に、テスタ制御部12は、このキャリブレーションボード350Bを用いて、位相調整が終了した各ストローブ信号を基準にして、各クロック信号の位相を調整する(ステップ504)。上述したように、キャリブレーションボード350Bでは、ドライバDR1がショート接続点1qを介してコンパレータCP1に接続されているため、ストローブ信号STB1を基準にしてクロック信号CLK1の位相を調整することができる。また、ドライバDR2がショート接続点2qを介してコンパレータCP2に接続されているため、ストローブ信号STB2を基準にしてクロック信号CLK2の位相を調整することができる。同様に、ドライバDRnがショート接続点nqを介してコンパレータCPnに接続されているため、ストローブ信号STBnを基準にしてクロック信号CLKnの位相を調整することができる。   Next, the tester control unit 12 uses the calibration board 350B to adjust the phase of each clock signal with reference to each strobe signal for which phase adjustment has been completed (step 504). As described above, in the calibration board 350B, since the driver DR1 is connected to the comparator CP1 via the short connection point 1q, the phase of the clock signal CLK1 can be adjusted with reference to the strobe signal STB1. Further, since the driver DR2 is connected to the comparator CP2 via the short connection point 2q, the phase of the clock signal CLK2 can be adjusted with reference to the strobe signal STB2. Similarly, since the driver DRn is connected to the comparator CPn via the short connection point nq, the phase of the clock signal CLKn can be adjusted with reference to the strobe signal STBn.

このようにして、全てのストローブ信号とクロック信号の位相を調整する一連のキャリブレーション動作が終了する。   In this way, a series of calibration operations for adjusting the phases of all the strobe signals and the clock signals are completed.

なお、本実施形態では、最初に一のクロック信号CLK1を基準にしてn個のストローブ信号STB1〜STBnの位相を調整し、次に、それぞれのストローブ信号を基準にしてn個のクロック信号CLK1〜CLKnの位相を調整するようにしたが、最初に一のストローブ信号を基準にしてn個のクロック信号CLK1〜CLKnの位相を調整し、次に、それぞれのクロック信号を基準にしてn個のストローブ信号STB1〜STBnの位相を調整するようにしてもよい。   In the present embodiment, the phases of the n strobe signals STB1 to STBn are first adjusted with reference to one clock signal CLK1, and then the n clock signals CLK1 to CLK1 are set with reference to the respective strobe signals. The phase of CLKn is adjusted. First, the phase of n clock signals CLK1 to CLKn is adjusted with reference to one strobe signal, and then n strobes with reference to each clock signal. The phases of the signals STB1 to STBn may be adjusted.

また、本実施形態では、一のクロック信号CLK1を基準にしてn個のストローブ信号STB1〜STBnの位相を調整するために、n枚のキャリブレーションボード350A−1〜350A−nのそれぞれを順番にセットするようにしたが、図50に示すように、1つのショート接続点にn個のコンパレータCP1〜CPnの全てが接続されたキャリブレーションボード350Cを用いることにより、一つのキャリブレーションボード350Cを用いて各ストローブ信号STB1〜STBnの位相調整を行うようにしてもよい。   In this embodiment, in order to adjust the phases of the n strobe signals STB1 to STBn on the basis of one clock signal CLK1, each of the n calibration boards 350A-1 to 350A-n is sequentially arranged. However, as shown in FIG. 50, one calibration board 350C is used by using a calibration board 350C in which all n comparators CP1 to CPn are connected to one short connection point. Thus, the phase of each of the strobe signals STB1 to STBn may be adjusted.

また、本実施形態では、ドライバDR1〜DRnのそれぞれとコンパレータCP1〜CPnのそれぞれが1対1に対応するキャリブレーションボード250Bを用いたが、必ずしもこれらの対応は1対1である必要はない。   Further, in the present embodiment, the calibration board 250B in which each of the drivers DR1 to DRn and each of the comparators CP1 to CPn corresponds one-to-one is used, but these correspondences are not necessarily one-to-one.

〔第9の実施形態〕
上述した第8の実施形態では、n+1種類のキャリブレーションボードを順番に用いてキャリブレーション動作を行うようにしたが、これらのキャリブレーションボードの機能を兼ね備えた1種類のキャリブレーションボードを用いて交換の手間を省くようにしてもよい。
[Ninth Embodiment]
In the above-described eighth embodiment, the calibration operation is performed by sequentially using n + 1 types of calibration boards. However, replacement is performed by using one type of calibration board having the functions of these calibration boards. You may make it save the trouble of.

図51は、配線内容が異なるn+1種類のキャリブレーションボード350A−1〜350A−n、350Bの機能を兼ね備えた第9の実施形態のキャリブレーションボード350Dの構成を示す図である。   FIG. 51 is a diagram illustrating a configuration of a calibration board 350D according to the ninth embodiment having the functions of n + 1 types of calibration boards 350A-1 to 350A-n and 350B having different wiring contents.

この図に示すキャリブレーションボード350Dは、コンパレータCP1を除く他のコンパレータCP2〜CPnのそれぞれに対応した切替スイッチ2r〜nrを備えている。これらの切替スイッチ2r〜nrの接続状態を切り替えることにより、キャリブレーションボード350A−1〜350A−nのそれぞれと同じ接続状態と、キャリブレーションボード350Bと同じ接続状態とを選択的に実現することができる。したがって、このキャリブレーションボード350Dを用いることにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。   The calibration board 350D shown in this figure includes changeover switches 2r to nr corresponding to the other comparators CP2 to CPn other than the comparator CP1. By switching the connection states of these changeover switches 2r to nr, it is possible to selectively realize the same connection state as that of each of the calibration boards 350A-1 to 350A-n and the same connection state as that of the calibration board 350B. it can. Therefore, by using this calibration board 350D, it is not necessary to replace the calibration board, and further simplification of work contents, cost reduction, and reduction of work time can be realized.

図52は、図51に示したキャリブレーションボード350Dの変形例を示す図である。最初に一のストローブ信号を基準にして各クロック信号の位相調整を行い、その後各ストローブ信号の位相調整を行う動作を行う場合には、図52に示したキャリブレーションボード350Eを用いて各スイッチ2s〜nsの接続状態を切り替えればよい。   FIG. 52 is a view showing a modification of the calibration board 350D shown in FIG. When the phase adjustment of each clock signal is first performed with reference to one strobe signal, and then the operation of adjusting the phase of each strobe signal is performed, each switch 2s using the calibration board 350E shown in FIG. The connection state of ˜ns may be switched.

〔その他の実施形態〕
上述した各実施形態では、パフォーマンスボード30に各種のキャリブレーションボードをセットしたが、実際の設置状態を考慮して、パフォーマンスボード30にソケットボードとICソケットを搭載し、さらにその上からキャリブレーションボードをセットするようにしてもよい。
[Other Embodiments]
In each of the above-described embodiments, various calibration boards are set on the performance board 30. In consideration of the actual installation state, a socket board and an IC socket are mounted on the performance board 30, and the calibration board is further mounted thereon. May be set.

図53は、キャリブレーションボードの設置状態を変更した変形例を示す図である。図53に示す構成は、図5に示した構成に対して、パフォーマンスボード(PB)30とキャリブレーションボード(CB)50Aの間にソケットボード(SB)32とICソケット34が追加されている。すなわち、実際に被測定デバイスに対して各種の試験を行うために用いられるソケットボード32とICソケット34を搭載した状態でキャリブレーションボード50A等がセットされる。この場合には、各ドライバの出力端と各ショート接続点との間の配線長と、各ショート接続点と各コンパレータの入力端との間の配線長とが長くなるが、上述した各実施形態と同じ要領でキャリブレーション動作を行うことが可能になる。   FIG. 53 is a diagram showing a modification in which the installation state of the calibration board is changed. The configuration shown in FIG. 53 is different from the configuration shown in FIG. 5 in that a socket board (SB) 32 and an IC socket 34 are added between the performance board (PB) 30 and the calibration board (CB) 50A. That is, the calibration board 50A and the like are set in a state where the socket board 32 and the IC socket 34 that are actually used for performing various tests on the device under test are mounted. In this case, the wiring length between the output end of each driver and each short connection point and the wiring length between each short connection point and the input end of each comparator become longer. It is possible to perform a calibration operation in the same manner.

例えば、ソケットボード32とICソケット34に含まれる配線の配線長をTbとして図7を書き換えると、図54に示す関係となる。図54に示す各ドライバによる信号の出力タイミングや各コンパレータに対する信号の入力タイミングは、図7に示すこれらのタイミングと同じであり、ソケットボード32やICソケット34が設置された状態で各実施形態と同じ要領でのタイミングキャリブレーションが可能であることがわかる。   For example, when FIG. 7 is rewritten with the wiring length of the wiring included in the socket board 32 and the IC socket 34 as Tb, the relationship shown in FIG. 54 is obtained. The signal output timing by each driver shown in FIG. 54 and the signal input timing to each comparator are the same as those shown in FIG. It can be seen that timing calibration in the same manner is possible.

また、上述した各実施形態では、各種のキャリブレーションボードを用いてタイミング・キャリブレーションを行っているが、これらのキャリブレーションボードの代わりに同じ配線状態のキャリブレーションデバイスやキャリブレーションウエハを用いるようにしてもよい。   In each of the above-described embodiments, timing calibration is performed using various calibration boards. However, instead of these calibration boards, calibration devices and calibration wafers having the same wiring state are used. May be.

図55は、キャリブレーションデバイスと半導体試験装置本体との間の接続状態を示す図である。また、図56は、キャリブレーションデバイスを用いたタイミング・キャリブレーションの概要を示す図である。図55に示すように、半導体試験装置本体10にパフォーマンスボード(PB)30、ソケットボード(SB)32、ICソケット34が設置された状態でキャリブレーションデバイス450がセットされる。キャリブレーションデバイス450は、被測定デバイスと同じ外観形状および端子形状を有しており、内部の配線状態が上述した各実施形態のキャリブレーションボードと同じ設定されている。上述した各実施形態では、必要に応じてキャリブレーションボードを手動で、あるいはロボットによる自動で交換する必要があったが、キャリブレーションデバイス450を用いる場合には、図56に示すように、通常の半導体試験において被測定デバイスの入れ替えを行うハンドラ100を用いることにより、キャリブレーションデバイス450の交換を行うことができる。したがって、手動交換を行った場合に比べて交換の手間を低減することができる。また、ロボットを用いて自動交換を行う場合に比べて専用ロボットが不要になることによるコストダウンを図ることができる。   FIG. 55 is a diagram illustrating a connection state between the calibration device and the semiconductor test apparatus main body. FIG. 56 is a diagram showing an outline of timing calibration using a calibration device. As shown in FIG. 55, the calibration device 450 is set with the performance board (PB) 30, socket board (SB) 32, and IC socket 34 installed in the semiconductor test apparatus body 10. The calibration device 450 has the same external shape and terminal shape as the device under measurement, and the internal wiring state is set to be the same as the calibration board of each embodiment described above. In each of the above-described embodiments, it is necessary to replace the calibration board manually or automatically by a robot as necessary. However, when the calibration device 450 is used, as shown in FIG. The calibration device 450 can be replaced by using the handler 100 that replaces the device under measurement in the semiconductor test. Accordingly, it is possible to reduce the time and effort of replacement compared with the case where manual replacement is performed. In addition, the cost can be reduced by eliminating the need for a dedicated robot as compared with the case of performing automatic replacement using a robot.

図57は、キャリブレーションウエハと半導体試験装置本体との間の接続状態を示す図である。また、図58は、キャリブレーションウエハを用いたタイミング・キャリブレーションの概要を示す図である。半導体試験装置を用いてウエハに形成された状態の被試験デバイスに対して試験を行う場合には、図57に示すように、パフォーマンスボード30にプローブカード(PC)36を取り付け、このプローブカード36から突出したニードル38をウエハ上に形成されたパッドに接触させている。したがって、被試験デバイスが形成されたウエハを、内部の配線状態が上述した各実施形態のキャリブレーションボードの配線状態と同じに設定されたキャリブレーションウエハ550に置き換えることにより、タイミング・キャリブレーションを実施することが可能になる。また、上述した各実施形態では、必要に応じてキャリブレーションボードを手動で、あるいはロボットによる自動で交換する必要があったが、キャリブレーションウエハ550を用いる場合には、図58に示すように、通常の半導体試験において被測定ウエハの移動等を行うチャック110を用いることにより、キャリブレーションウエハ550の交換を行うことができる。したがって、手動交換を行った場合に比べて交換の手間を低減することができる。また、ロボットを用いて自動交換を行う場合に比べて専用ロボットが不要になることによるコストダウンを図ることができる。なお、図57および図58に示した例では、プローブカード36上のニードル38によって、キャリブレーションウエハ550や実際に被試験デバイスが形成されたウエハとの間で電気的な接触を確保するタイプの半導体試験装置について説明しているが、ニードル38以外の方法、例えばバンプを介して電気的な接触を確保するようにしてもよい。   FIG. 57 is a diagram showing a connection state between the calibration wafer and the semiconductor test apparatus main body. FIG. 58 is a diagram showing an outline of timing calibration using a calibration wafer. When a test is performed on a device under test formed on a wafer using a semiconductor test apparatus, a probe card (PC) 36 is attached to the performance board 30 as shown in FIG. The needle 38 that protrudes from the surface is brought into contact with a pad formed on the wafer. Therefore, timing calibration is performed by replacing the wafer on which the device under test is formed with a calibration wafer 550 in which the internal wiring state is set to be the same as the wiring state of the calibration board of each of the above-described embodiments. It becomes possible to do. Further, in each of the above-described embodiments, the calibration board has to be replaced manually or automatically by a robot as necessary. However, when the calibration wafer 550 is used, as shown in FIG. The calibration wafer 550 can be replaced by using the chuck 110 that moves the wafer to be measured in a normal semiconductor test. Accordingly, it is possible to reduce the time and effort of replacement compared with the case where manual replacement is performed. In addition, the cost can be reduced by eliminating the need for a dedicated robot as compared with the case of performing automatic replacement using a robot. In the example shown in FIGS. 57 and 58, the needle 38 on the probe card 36 is of a type that ensures electrical contact between the calibration wafer 550 and the wafer on which the device under test is actually formed. Although the semiconductor test apparatus has been described, electrical contact may be ensured by a method other than the needle 38, for example, via a bump.

次に、上述したキャリブレーションデバイス450の具体例を説明する。   Next, a specific example of the calibration device 450 described above will be described.

図59および図60は、上述した第1の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。図59に示す一方のキャリブレーションデバイス450Aは、図2に示したキャリブレーションボード50Aと同じ配線がなされている。また、図60に示す他方のキャリブレーションデバイス450Bは、図3に示したキャリブレーションボード50Bと同じ配線がなされている。なお、図59および図60に示したキャリブレーションデバイス450A、450Bの各端子およびショート接続点には、図2および図3に示したキャリブレーションボード50A、50Bにおいて対応する端子およびショート接続点と同じ符号が付されている。これらのキャリブレーションデバイス450A、450Bを順番にセットすることにより、キャリブレーションボード50A、50Bを用いた第1の実施形態と同様の手順(図4に示した動作手順)によるタイミング・キャリブレーションを実施することが可能になる。   59 and 60 are diagrams illustrating a calibration device that realizes the same wiring state as the calibration board used in the first embodiment described above. One calibration device 450A shown in FIG. 59 has the same wiring as the calibration board 50A shown in FIG. The other calibration device 450B shown in FIG. 60 has the same wiring as that of the calibration board 50B shown in FIG. Note that the terminals and short connection points of the calibration devices 450A and 450B shown in FIGS. 59 and 60 are the same as the corresponding terminals and short connection points in the calibration boards 50A and 50B shown in FIGS. The code | symbol is attached | subjected. By setting these calibration devices 450A and 450B in order, the timing calibration is performed by the same procedure (the operation procedure shown in FIG. 4) as the first embodiment using the calibration boards 50A and 50B. It becomes possible to do.

図61および図62は、上述した第3の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。図61に示す一方のキャリブレーションデバイス450Cは、図14に示したキャリブレーションボード150Aと同じ配線がなされている。また、図62に示す他方のキャリブレーションデバイス450Dは、図15に示したキャリブレーションボード150Bと同じ配線がなされている。これらのキャリブレーションデバイス450C、450Dを順番にセットすることにより、キャリブレーションボード150A、150Bを用いた第3の実施形態と同様の手順(図17に示した動作手順)によるタイミング・キャリブレーションを実施することが可能になる。   61 and 62 are diagrams illustrating a calibration device that realizes the same wiring state as that of the calibration board used in the third embodiment described above. One calibration device 450C shown in FIG. 61 has the same wiring as the calibration board 150A shown in FIG. The other calibration device 450D shown in FIG. 62 has the same wiring as the calibration board 150B shown in FIG. By setting these calibration devices 450C and 450D in order, the timing calibration is performed according to the same procedure (the operation procedure shown in FIG. 17) as the third embodiment using the calibration boards 150A and 150B. It becomes possible to do.

図63は、上述した第5の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。図63に示すキャリブレーションデバイス450Eは、図29に示したキャリブレーションボード250Aと同じ配線がなされている。なお、図30に示したキャリブレーションボード250Bの配線状態は、図61に示したキャリブレーションデバイス450Cの配線状態と同じであるため、上述したキャリブレーションデバイス450Eにこのキャリブレーションデバイス450Cが組み合わされて用いられる。これらのキャリブレーションデバイス450E、450Cを順番にセットすることにより、キャリブレーションボード250A、250Bを用いた第5の実施形態と同様の手順(図31に示した動作手順)によるタイミング・キャリブレーションを実施することが可能になる。   FIG. 63 is a diagram showing a calibration device that realizes the same wiring state as that of the calibration board used in the fifth embodiment described above. The calibration device 450E shown in FIG. 63 has the same wiring as the calibration board 250A shown in FIG. Note that the wiring state of the calibration board 250B shown in FIG. 30 is the same as the wiring state of the calibration device 450C shown in FIG. 61, so that the calibration device 450C is combined with the calibration device 450E described above. Used. By setting these calibration devices 450E and 450C in order, timing calibration is performed by the same procedure (the operation procedure shown in FIG. 31) as that of the fifth embodiment using the calibration boards 250A and 250B. It becomes possible to do.

図64〜図68は、上述した第8の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。図64に示すキャリブレーションデバイス450F−1は、図44に示したキャリブレーションボード350A−1と同じ配線がなされている。図65に示すキャリブレーションデバイス450F−2は、図45に示したキャリブレーションボード350A−2と同じ配線がなされている。図66に示すキャリブレーションデバイス450F−3は、図46に示したキャリブレーションボード350A−3と同じ配線がなされている。図67に示すキャリブレーションデバイス450F−nは、図47に示したキャリブレーションボード350A−nと同じ配線がなされている。また、図68に示すキャリブレーションデバイス450Gは、図48に示したキャリブレーションボード350Bと同じ配線がなされている。これらのキャリブレーションデバイス450F−1〜450F−n、450Gを順番にセットすることにより、キャリブレーションボード350A−1〜350A−n、350Bを用いた第8の実施形態と同様の手順(図49に示した動作手順)によるタイミング・キャリブレーションを実施することが可能になる。   FIGS. 64 to 68 are diagrams showing a calibration device that realizes the same wiring state as that of the calibration board used in the above-described eighth embodiment. The calibration device 450F-1 shown in FIG. 64 has the same wiring as the calibration board 350A-1 shown in FIG. The calibration device 450F-2 shown in FIG. 65 has the same wiring as the calibration board 350A-2 shown in FIG. The calibration device 450F-3 shown in FIG. 66 has the same wiring as the calibration board 350A-3 shown in FIG. The calibration device 450F-n shown in FIG. 67 has the same wiring as the calibration board 350A-n shown in FIG. Further, the calibration device 450G shown in FIG. 68 has the same wiring as the calibration board 350B shown in FIG. By sequentially setting these calibration devices 450F-1 to 450F-n and 450G, the same procedure as that in the eighth embodiment using the calibration boards 350A-1 to 350A-n and 350B (see FIG. 49). It is possible to perform timing calibration according to the operation procedure shown).

次に、上述したキャリブレーションウエハ550の具体例を説明する。   Next, a specific example of the calibration wafer 550 described above will be described.

図69は、上述した第1の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。なお、図69等に示したキャリブレーションウエハは、上述したキャリブレーションボードと同様の配線状態を実現するためのものであるため、必ずしも半導体材料で形成されたウエハを用いる必要はなく、エポキシ樹脂等の半導体材料以外の安価な材料を用いて構成するようにしてもよい。   FIG. 69 is a diagram showing a calibration wafer that realizes the same wiring state as the calibration board used in the first embodiment described above. Note that the calibration wafer shown in FIG. 69 and the like is for realizing a wiring state similar to that of the calibration board described above, and therefore, it is not always necessary to use a wafer formed of a semiconductor material, such as an epoxy resin. You may make it comprise using cheap materials other than these semiconductor materials.

図69に示すキャリブレーションウエハ550Aには、図2に示したキャリブレーションボード50Aと同じ配線がなされた第1の領域550A−1と、図3に示したキャリブレーションボード50Bと同じ配線がなされた第2の領域550A−2とが含まれている。プローブカード36のニードル38をこれら第1および第2の領域550A−1、550A−2に順番に接触させることにより、キャリブレーションボード50A、50Bを用いた第1の実施形態と同様の手順(図4に示した動作手順)によるタイミング・キャリブレーションを実施することが可能になる。   The calibration wafer 550A shown in FIG. 69 has the same wiring as the calibration board 50B shown in FIG. 3 and the first area 550A-1 where the same wiring as the calibration board 50A shown in FIG. A second region 550A-2 is included. By bringing the needle 38 of the probe card 36 into contact with the first and second regions 550A-1 and 550A-2 in order, the same procedure as in the first embodiment using the calibration boards 50A and 50B (FIG. It is possible to perform timing calibration according to the operation procedure shown in FIG.

図70は、上述した第3の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。図70に示すキャリブレーションウエハ550Bには、図14に示したキャリブレーションボード150Aと同じ配線がなさた第1の領域550B−1と、図15に示したキャリブレーションボード150Bと同じ配線がなされた第2の領域550B−2とが含まれている。プローブカード36のニードル38をこれら第1および第2の領域550B−1、550B−2に順番に接触させることにより、キャリブレーションボード150A、150Bを用いた第3の実施形態と同様の手順(図17に示した動作手順)によるタイミング・キャリブレーションを実施することが可能になる。   FIG. 70 is a diagram showing a calibration wafer that realizes the same wiring state as that of the calibration board used in the third embodiment described above. The calibration wafer 550B shown in FIG. 70 has the same wiring as the calibration board 150B shown in FIG. 15 and the first region 550B-1 where the same wiring as the calibration board 150A shown in FIG. 14 is made. A second region 550B-2 is included. By bringing the needle 38 of the probe card 36 into contact with the first and second regions 550B-1 and 550B-2 in order, a procedure similar to that of the third embodiment using the calibration boards 150A and 150B (FIG. It is possible to perform timing calibration according to the operation procedure shown in FIG.

図71は、上述した第5の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。図71に示すキャリブレーションウエハ550Cには、図29に示したキャリブレーションボード250Aと同じ配線がなされた第1の領域550C−1と、図30に示したキャリブレーションボード250Bと同じ配線がなされた第2の領域550C−2とが含まれている。プローブカード36のニードル38をこれら第1および第2の領域550C−1、550C−2に順番に接触させることにより、キャリブレーションボード250A、250Bを用いた第5の実施形態と同様の手順(図31に示した動作手順)によるタイミング・キャリブレーションを実施することが可能になる。   FIG. 71 is a diagram showing a calibration wafer that realizes the same wiring state as the calibration board used in the fifth embodiment described above. The calibration wafer 550C shown in FIG. 71 has the same wiring as the calibration board 250B shown in FIG. 30 and the first area 550C-1 where the same wiring as the calibration board 250A shown in FIG. 29 is made. A second region 550C-2 is included. By bringing the needle 38 of the probe card 36 into contact with the first and second regions 550C-1 and 550C-2 in order, the same procedure as in the fifth embodiment using the calibration boards 250A and 250B (FIG. The timing calibration according to the operation procedure shown in FIG.

図72は、上述した第8の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。図72に示すキャリブレーションウエハ550Dには、図44に示したキャリブレーションボード350A−1と同じ配線がなされた領域550D−1と、図45に示したキャリブレーションボード350A−2と同じ配線がなされた領域550D−2と、図46に示したキャリブレーションボード350A−3と同じ配線がなされた領域550D−3と、図47に示したキャリブレーションボード350A−nと同じ配線がなされた領域550D−nと、図48に示したキャリブレーションボード350Bと同じ配線がなされた領域550D−Bとが含まれている。プローブカード36のニードル38をこれらの各領域550D−1〜550D−n、550D−Bに順番に接触させることにより、キャリブレーションボード350A−1〜350A−n、350Bを用いた第8の実施形態と同様の手順(図49に示した動作手順)によるタイミング・キャリブレーションを実施することが可能になる。   FIG. 72 is a diagram showing a calibration wafer that realizes the same wiring state as that of the calibration board used in the eighth embodiment described above. The calibration wafer 550D shown in FIG. 72 has the same wiring as the calibration board 350A-2 shown in FIG. 45 and the region 550D-1 shown in FIG. Area 550D-2, the area 550D-3 wired the same as the calibration board 350A-3 shown in FIG. 46, and the area 550D- wired the same as the calibration board 350A-n shown in FIG. n and a region 550D-B in which the same wiring as that of the calibration board 350B shown in FIG. 48 is made. The eighth embodiment using the calibration boards 350A-1 to 350A-n and 350B by bringing the needle 38 of the probe card 36 into contact with the respective regions 550D-1 to 550D-n and 550D-B in order. It is possible to carry out timing calibration by the same procedure (the operation procedure shown in FIG. 49).

なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施形態では、キャリブレーション動作を行うために専用のキャリブレーションボード50A、50B、150A、150B等を用いたが、被測定デバイスを実際に設置するために用いられるソケットボードにキャリブレーション50B、150A、150B等と同等の配線を行い、キャリブレーション動作時に適宜切替スイッチを切り替えて配線内容を変更するようにしてもよい。   In addition, this invention is not limited to embodiment mentioned above, A various deformation | transformation implementation is possible within the range of the summary of this invention. For example, in the above-described embodiment, the dedicated calibration boards 50A, 50B, 150A, and 150B are used to perform the calibration operation. However, the calibration is performed on the socket board that is used to actually install the device to be measured. Wiring equivalent to 50B, 150A, 150B, and the like may be performed, and the content of the wiring may be changed by appropriately switching the changeover switch during the calibration operation.

また、上述した実施形態では、組を構成するドライバの出力端とコンパレータの入力端とが別々にショート接続点に接続されている場合を考えたが、ドライバの出力端とコンパレータの入力端とが半導体試験装置本体10やパフォーマンスボード30の内部で接続され、この接続点とショート接続点の間が1本の配線を介して接続されている場合にも本発明を適用することができる。但し、この場合のキャリブレーションによる位相補正の対象は、上述した接続点までの範囲となるため、この接続点とショート接続点との間の配線の時間長を予め測定しておく必要がある。   In the above-described embodiment, the case where the output terminal of the driver and the input terminal of the comparator constituting the set are separately connected to the short connection point is considered. However, the output terminal of the driver and the input terminal of the comparator are The present invention can also be applied to the case where the connection is made within the semiconductor test apparatus main body 10 or the performance board 30 and the connection point and the short connection point are connected via a single wiring. However, since the phase correction target by calibration in this case is the range up to the connection point described above, it is necessary to measure in advance the time length of the wiring between this connection point and the short connection point.

タイミング・キャリブレーションの対象となる半導体試験装置の全体構成を示す図である。It is a figure which shows the whole structure of the semiconductor test apparatus used as the object of timing calibration. 一方のキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of one calibration board. 他方のキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of the other calibration board. 本実施形態のキャリブレーション動作手順を示す流れ図である。It is a flowchart which shows the calibration operation | movement procedure of this embodiment. 半導体試験装置本体に一方のキャリブレーションボード(CB)がセットされた状態を示す図である。It is a figure which shows the state by which one calibration board (CB) was set to the semiconductor test apparatus main body. ステップ101において実施されるクロック信号の位相合わせ動作の概略を示す図である。FIG. 6 is a diagram showing an outline of a phase alignment operation of a clock signal performed in step 101. 図6に示すクロック信号の位相の調整動作の詳細を示す図である。FIG. 7 is a diagram showing details of a phase adjustment operation of the clock signal shown in FIG. 6. 半導体試験装置本体に他方のキャリブレーションボードがセットされた状態を示す図である。It is a figure which shows the state by which the other calibration board was set to the semiconductor test apparatus main body. ステップ103において実施されるストローブ信号の位相差取得動作の概略を示す図である。FIG. 10 is a diagram showing an outline of a strobe signal phase difference obtaining operation performed in step 103. ステップ104、105において実施されるストローブ信号の補正値決定動作および補正動作の概略を示す図である。It is a figure which shows the outline of the correction value determination operation | movement and correction operation | movement of a strobe signal implemented in step 104,105. ステップ106において実施されるクロック信号の位相補正動作の概略を示す図である。6 is a diagram showing an outline of a phase correction operation of a clock signal performed in step 106. FIG. 配線内容が異なる2種類のキャリブレーションボードの機能を兼ね備えた第2の実施形態のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of the calibration board of 2nd Embodiment which has the function of two types of calibration boards from which wiring content differs. 配線内容が異なる2種類のキャリブレーションボードの機能を兼ね備えた第2の実施形態のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of the calibration board of 2nd Embodiment which has the function of two types of calibration boards from which wiring content differs. 第3の実施形態におけるキャリブレーション動作を行うために用いられる一方のキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of one calibration board used in order to perform the calibration operation | movement in 3rd Embodiment. 第3の実施形態におけるキャリブレーション動作を行うために用いられる他方のキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of the other calibration board used in order to perform the calibration operation | movement in 3rd Embodiment. キャリブレーション動作を行う前の半導体試験装置におけるクロック信号およびストローブ信号の初期状態を示す図である。It is a figure which shows the initial state of a clock signal and a strobe signal in a semiconductor test device before performing a calibration operation. 第3の実施形態のキャリブレーション動作手順を示す流れ図である。It is a flowchart which shows the calibration operation | movement procedure of 3rd Embodiment. 図17に示すステップ201に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。It is a figure which shows the driver and comparator in which signal input / output is performed corresponding to step 201 shown in FIG. 図17に示すステップ201において実施されるストローブ信号の位相調整動作の概略を示す図である。FIG. 18 is a diagram illustrating an outline of a phase adjustment operation of a strobe signal performed in step 201 illustrated in FIG. 17. 図17に示すステップ202に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。It is a figure which shows the driver and comparator in which signal input / output is performed corresponding to step 202 shown in FIG. 図17に示すステップ202において実施されるクロック信号の位相調整動作の概略を示す図である。FIG. 18 is a diagram showing an outline of a phase adjustment operation of a clock signal performed in step 202 shown in FIG. 17. 図17に示すステップ204に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。It is a figure which shows the driver and comparator in which signal input / output is performed corresponding to step 204 shown in FIG. 図17に示すステップ204において実施されるストローブ信号の位相差測定動作の概略を示す図である。FIG. 18 is a diagram showing an outline of a phase difference measurement operation of a strobe signal performed in step 204 shown in FIG. 17. 図17に示すステップ206において実施されるストローブ信号の位相補正の概略を示す図である。It is a figure which shows the outline of the phase correction of the strobe signal implemented in step 206 shown in FIG. 図17に示すステップ207に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。It is a figure which shows the driver and comparator in which signal input / output is performed corresponding to step 207 shown in FIG. 図17に示すステップ207において実施されるクロック信号の補正動作の概略を示す図である。FIG. 18 is a diagram showing an outline of a clock signal correction operation performed in step 207 shown in FIG. 17. 配線内容が異なる2種類のキャリブレーションボードの機能を兼ね備えた第4の実施形態のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of the calibration board of 4th Embodiment which has the function of two types of calibration boards from which wiring content differs. 配線内容が異なる2種類のキャリブレーションボードの機能を兼ね備えた第4の実施形態のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of the calibration board of 4th Embodiment which has the function of two types of calibration boards from which wiring content differs. 第5の実施形態の一方のキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of one calibration board of 5th Embodiment. 第5の実施形態の他方のキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of the other calibration board of 5th Embodiment. 第5の実施形態のキャリブレーション動作手順を示す流れ図である。It is a flowchart which shows the calibration operation | movement procedure of 5th Embodiment. 図31に示すステップ301に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。FIG. 32 is a diagram illustrating a driver and a comparator that perform input / output of signals corresponding to step 301 illustrated in FIG. 31. 図31に示すステップ301において実施されるクロック信号の位相調整動作の概略を示す図である。FIG. 32 is a diagram showing an outline of a phase adjustment operation of a clock signal performed in step 301 shown in FIG. 31. 図31に示すステップ303に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。FIG. 32 is a diagram illustrating a driver and a comparator that perform input / output of signals corresponding to step 303 illustrated in FIG. 31. 図31に示すステップ303において実施されるストローブ信号の位相調整動作の概略を示す図である。FIG. 32 is a diagram showing an outline of a phase adjustment operation of a strobe signal performed in step 303 shown in FIG. 31. 図31に示すステップ304に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。FIG. 32 is a diagram showing a driver and a comparator that perform input / output of signals corresponding to step 304 shown in FIG. 31. 図31に示すステップ304において実施されるクロック信号の位相調整動作の概要を示す図である。FIG. 32 is a diagram showing an outline of a phase adjustment operation of a clock signal performed in step 304 shown in FIG. 31. 第6の実施形態の一方のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of one calibration board of 6th Embodiment. 第6の実施形態のキャリブレーション動作手順を示す流れ図である。It is a flowchart which shows the calibration operation | movement procedure of 6th Embodiment. 配線内容が異なる2種類のキャリブレーションボードの機能を兼ね備えた第7の実施形態のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of the calibration board of 7th Embodiment which has the function of two types of calibration boards from which wiring content differs. 配線内容が異なる2種類のキャリブレーションボードの機能を兼ね備えた第7の実施形態のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of the calibration board of 7th Embodiment which has the function of two types of calibration boards from which wiring content differs. 配線内容が異なる2種類のキャリブレーションボードの機能を兼ね備えた変形例のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of the calibration board of the modification which has the function of two types of calibration boards from which wiring content differs. 配線内容が異なる2種類のキャリブレーションボードの機能を兼ね備えた変形例のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of the calibration board of the modification which has the function of two types of calibration boards from which wiring content differs. 第8の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of the calibration board used with the calibration method of 8th Embodiment. 第8の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of the calibration board used with the calibration method of 8th Embodiment. 第8の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of the calibration board used with the calibration method of 8th Embodiment. 第8の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of the calibration board used with the calibration method of 8th Embodiment. 第8の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。It is a figure which shows the wiring state of the calibration board used with the calibration method of 8th Embodiment. 第8の実施形態のキャリブレーション動作手順を示す流れ図である。It is a flowchart which shows the calibration operation | movement procedure of 8th Embodiment. 本実施形態のキャリブレーションボードの変形例を示す図である。It is a figure which shows the modification of the calibration board of this embodiment. 配線内容が異なるn+1種類のキャリブレーションボードの機能を兼ね備えた第9の実施形態のキャリブレーションボードの構成を示す図である。It is a figure which shows the structure of the calibration board of 9th Embodiment which has the function of the n + 1 type calibration board from which wiring content differs. 図51に示したキャリブレーションボードの変形例を示す図である。FIG. 52 is a diagram showing a modification of the calibration board shown in FIG. 51. キャリブレーションボードの設置状態を変更した変形例を示す図である。It is a figure which shows the modification which changed the installation state of the calibration board. 図53に示す構成に対応するクロック信号の位相調整の説明図である。FIG. 54 is an explanatory diagram of clock signal phase adjustment corresponding to the configuration shown in FIG. 53; キャリブレーションデバイスと半導体試験装置本体との間の接続状態を示す図である。It is a figure which shows the connection state between a calibration device and a semiconductor test apparatus main body. キャリブレーションデバイスを用いたタイミング・キャリブレーションの概要を示す図である。It is a figure which shows the outline | summary of the timing calibration using a calibration device. キャリブレーションウエハと半導体試験装置本体との間の接続状態を示す図である。It is a figure which shows the connection state between a calibration wafer and a semiconductor test apparatus main body. キャリブレーションウエハを用いたタイミング・キャリブレーションの概要を示す図である。It is a figure which shows the outline | summary of the timing calibration using a calibration wafer. 第1の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 1st Embodiment. 第1の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 1st Embodiment. 第3の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 3rd Embodiment. 第3の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 3rd Embodiment. 第5の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 5th Embodiment. 第8の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 8th Embodiment. 第8の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 8th Embodiment. 第8の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 8th Embodiment. 第8の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 8th Embodiment. 第8の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。It is a figure which shows the calibration device which implement | achieved the same wiring state as the calibration board used in 8th Embodiment. 第1の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。It is a figure which shows the calibration wafer which implement | achieved the same wiring state as the calibration board used in 1st Embodiment. 第3の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。It is a figure which shows the calibration wafer which implement | achieved the same wiring state as the calibration board used in 3rd Embodiment. 第5の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。It is a figure which shows the calibration wafer which implement | achieved the same wiring state as the calibration board used in 5th Embodiment. 第8の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。It is a figure which shows the calibration wafer which implement | achieved the same wiring state as the calibration board used in 8th Embodiment. 半導体試験装置のタイミング・キャリブレーションを行う従来構成を示す図である。It is a figure which shows the conventional structure which performs timing calibration of a semiconductor test apparatus. 図73に示した従来構成の電気的な配置図である。FIG. 74 is an electrical layout diagram of the conventional configuration shown in FIG. 73. 従来のタイミング・キャリブレーションの概要を示す図である。It is a figure which shows the outline | summary of the conventional timing calibration. 従来のタイミング・キャリブレーションの概要を示す図である。It is a figure which shows the outline | summary of the conventional timing calibration. 従来のタイミング・キャリブレーションの概要を示す図である。It is a figure which shows the outline | summary of the conventional timing calibration.

符号の説明Explanation of symbols

10 半導体試験装置本体
12 テスタ制御部(TP)
14 タイミング発生器(TG)
16 パターン発生器(PG)
18 データセレクタ(DS)
20 フォーマット制御部(FC)
22 ピンエレクトロニクス
30 パフォーマンスボード(PC)
50A、50B、50C キャリブレーションボード
150A、150B、150C キャリブレーションボード
250A、250B、250C、250D、250E キャリブレーションボード
350A−1〜350A−n、350B、350C、350D、350E キャリブレーションボード
450、450A、450B、450C、450D、450E、450F−1〜450F−n、450G キャリブレーションデバイス
550、550A、550B、550C、550D キャリブレーションウエア
10 Semiconductor Test Equipment Body 12 Tester Control Unit (TP)
14 Timing generator (TG)
16 Pattern generator (PG)
18 Data selector (DS)
20 Format controller (FC)
22-pin electronics 30 performance board (PC)
50A, 50B, 50C Calibration board 150A, 150B, 150C Calibration board 250A, 250B, 250C, 250D, 250E Calibration board 350A-1 to 350A-n, 350B, 350C, 350D, 350E Calibration board 450, 450A, 450B, 450C, 450D, 450E, 450F-1 to 450F-n, 450G Calibration device 550, 550A, 550B, 550C, 550D Calibration wear

Claims (16)

クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行う半導体試験装置のキャリブレーション方法において、
複数の前記ドライバと複数の前記コンパレータを少なくとも一方が2以上含まれるようにm個のグループ分けが行われた状態で、一の前記ドライバを共通ドライバとしてこの共通ドライバに対応する前記クロック信号を基準にして、各グループに含まれる一の前記コンパレータをグループ内共通コンパレータとしてこのグループ内共通コンパレータに対応する前記ストローブ信号の位相を調整する第1のステップと、
前記m個のグループのそれぞれにおいて、前記グループ内共通コンパレータに対応する前記ストローブ信号を基準にして、同じグループに含まれる前記ドライバに対応する前記クロック信号の位相を調整する第2のステップと、
前記m個のグループのそれぞれにおいて、任意の前記ドライバに対応する前記クロック信号の位相を基準にして、同じグループに含まれる前記コンパレータに対応する前記ストローブ信号の位相を調整する第3のステップと、
を有することを特徴とする半導体試験装置のキャリブレーション方法。
In a semiconductor test apparatus calibration method for performing timing calibration of a semiconductor test apparatus including a driver that performs a signal generation operation synchronized with a clock signal and a comparator that performs a comparison operation synchronized with a strobe signal,
In a state where m groupings are performed so that at least one of the plurality of drivers and the plurality of comparators is included in two or more, the one clock driver is used as a common driver and the clock signal corresponding to the common driver is used as a reference. The first step of adjusting the phase of the strobe signal corresponding to the intra-group common comparator as one intra-group comparator as one comparator included in each group,
A second step of adjusting a phase of the clock signal corresponding to the driver included in the same group with reference to the strobe signal corresponding to the intra-group common comparator in each of the m groups;
A third step of adjusting a phase of the strobe signal corresponding to the comparator included in the same group with reference to the phase of the clock signal corresponding to an arbitrary driver in each of the m groups;
A calibration method for a semiconductor testing apparatus, comprising:
前記第1のステップにおいて行われる位相の調整は、前記ストローブ信号に応じて前記グループ内共通コンパレータのそれぞれによって比較動作を行うタイミングと、前記共通ドライバから出力されて前記グループ内共通コンパレータのそれぞれに入力される信号が変化するタイミングとが一致するように、複数の前記グループ内共通コンパレータのそれぞれに入力される前記ストローブ信号の位相を可変することにより行うことを特徴とする請求項1記載の半導体試験装置のキャリブレーション方法。   The phase adjustment performed in the first step is performed by each of the intra-group common comparators according to the strobe signal, and when the comparison operation is performed by each of the intra-group common comparators. 2. The semiconductor test according to claim 1, wherein the phase of the strobe signal input to each of the plurality of common comparators in the group is varied so that the timing at which the signal to be changed coincides. How to calibrate the device. 前記第2のステップにおいて行われる位相の調整は、前記ストローブ信号に応じて前記グループ内共通コンパレータによって比較動作を行うタイミングと、前記ドライバから出力されて前記グループ内共通コンパレータに入力される信号が変化するタイミングとが一致するように、前記クロック信号の位相を可変することにより行うことを特徴とする請求項1記載の半導体試験装置のキャリブレーション方法。   The phase adjustment performed in the second step is performed by changing the timing of performing the comparison operation by the intra-group common comparator according to the strobe signal, and the signal output from the driver and input to the intra-group common comparator. The semiconductor test apparatus calibration method according to claim 1, wherein the calibration is performed by changing a phase of the clock signal so that the timing to match is matched. 前記第3のステップにおいて行われる位相の調整は、前記ストローブ信号に応じて前記コンパレータによって比較動作を行うタイミングと、前記ドライバから出力されて前記コンパレータに入力される信号が変化するタイミングとが一致するように、前記コンパレータに入力される前記ストローブ信号の位相を可変することにより行うことを特徴とする請求項1記載の半導体試験装置のキャリブレーション方法。   In the phase adjustment performed in the third step, the timing at which the comparison operation is performed by the comparator according to the strobe signal coincides with the timing at which the signal output from the driver and input to the comparator changes. The semiconductor test apparatus calibration method according to claim 1, wherein the calibration is performed by varying the phase of the strobe signal input to the comparator. 前記ドライバに対する前記クロック信号の供給経路と前記コンパレータに対する前記ストローブ信号の供給経路のそれぞれには、信号の位相を可変する遅延素子が挿入されていることを特徴とする請求項1記載の半導体試験装置のキャリブレーション方法。   2. The semiconductor test apparatus according to claim 1, wherein a delay element for changing a phase of the signal is inserted in each of the clock signal supply path to the driver and the strobe signal supply path to the comparator. Calibration method. 前記第1のステップは、前記共通ドライバの出力端と前記グループ内共通コンパレータの入力端とが、共通の第1のショート接続点を介して接続された第1のキャリブレーションボードを用いて行われることを特徴とする請求項1記載の半導体試験装置のキャリブレーション方法。   The first step is performed using a first calibration board in which an output terminal of the common driver and an input terminal of the intra-group common comparator are connected via a common first short connection point. The semiconductor test apparatus calibration method according to claim 1. 前記第2および第3のステップは、複数の前記グループのそれぞれ毎に、前記ドライバの出力端と前記コンパレータの入力端とが共通の第2のショート接続点を介して接続された第2のキャリブレーションボードを用いて行われることを特徴とする請求項6記載の半導体試験装置のキャリブレーション方法。   In the second and third steps, a second calibration in which the output terminal of the driver and the input terminal of the comparator are connected via a common second short connection point for each of the plurality of groups. 7. The semiconductor test apparatus calibration method according to claim 6, wherein the calibration is performed using a calibration board. 前記ドライバと前記第1および第2のショート接続点とをつなぐ配線の配線長と、前記コンパレータと前記第1および第2のショート接続点とをつなぐ配線の配線長とを全て同じに設定することを特徴とする請求項7記載の半導体試験装置のキャリブレーション方法。   The wiring length of the wiring connecting the driver and the first and second short connection points and the wiring length of the wiring connecting the comparator and the first and second short connection points are all set to be the same. The semiconductor test apparatus calibration method according to claim 7. 前記第1のステップと前記第2のステップとの間に、前記第1のキャリブレーションボードを前記第2のキャリブレーションボードに交換する第4のステップを有することを特徴とする請求項7記載の半導体試験装置のキャリブレーション方法。   8. The method according to claim 7, further comprising a fourth step of replacing the first calibration board with the second calibration board between the first step and the second step. Calibration method for semiconductor test equipment. 前記第1のステップは、前記共通ドライバの出力端と前記m個のグループのそれぞれに含まれる前記グループ内共通コンパレータの入力端とが、全ての前記グループについて時間長が等しい配線を介して接続された第3のキャリブレーションボードを用いて行われ、
前記第2および第3のステップは、前記各グループに含まれる前記ドライバの出力端と前記コンパレータの入力端とが、全ての前記グループについて時間長が等しい配線を介して接続されるように、前記第3のキャリブレーションボードの配線状態を切り替えて行われることを特徴とする請求項1記載の半導体試験装置のキャリブレーション方法。
In the first step, the output terminal of the common driver and the input terminal of the intra-group common comparator included in each of the m groups are connected via wirings having the same time length for all the groups. Using a third calibration board,
In the second and third steps, the output terminals of the drivers and the input terminals of the comparators included in each group are connected to each other via wires having the same time length for all the groups. The semiconductor test apparatus calibration method according to claim 1, wherein the calibration is performed by switching a wiring state of the third calibration board.
前記第3のキャリブレーションボードには、配線状態を切り替える複数の切替スイッチが含まれており、これらの切替スイッチの接続状態を切り替えることにより、前記第1、第2および第3のステップの動作を行うことを特徴とする請求項10記載の半導体試験装置のキャリブレーション方法。   The third calibration board includes a plurality of changeover switches for switching the wiring state. By switching the connection state of these changeover switches, the operations of the first, second, and third steps are performed. 11. The semiconductor test apparatus calibration method according to claim 10, wherein the calibration is performed. 前記第1のステップは、前記共通ドライバの出力端と前記グループ内共通コンパレータの入力端とが、共通の第1のショート接続点を介して接続された第1のキャリブレーションデバイスを用いて行われることを特徴とする請求項1記載の半導体試験装置のキャリブレーション方法。   The first step is performed using a first calibration device in which an output terminal of the common driver and an input terminal of the intra-group common comparator are connected via a common first short connection point. The semiconductor test apparatus calibration method according to claim 1. 前記第2および第3のステップは、複数の前記グループのそれぞれ毎に、前記ドライバの出力端と前記コンパレータの入力端とが共通の第2のショート接続点を介して接続された第2のキャリブレーションデバイスを用いて行われることを特徴とする請求項12記載の半導体試験装置のキャリブレーション方法。   In the second and third steps, a second calibration in which the output terminal of the driver and the input terminal of the comparator are connected via a common second short connection point for each of the plurality of groups. 13. The semiconductor test apparatus calibration method according to claim 12, wherein the calibration method is performed using a calibration device. 前記第1のステップと前記第2のステップとの間に、ハンドラを用いて、前記第1のキャリブレーションデバイスを前記第2のキャリブレーションデバイスに交換する第4のステップを有することを特徴とする請求項13記載の半導体試験装置のキャリブレーション方法。   Between the first step and the second step, there is provided a fourth step of exchanging the first calibration device with the second calibration device using a handler. A method for calibrating a semiconductor test apparatus according to claim 13. 前記第1のステップは、前記共通ドライバの出力端と前記グループ内共通コンパレータの入力端とが、共通の第1のショート接続点を介して接続された第1のキャリブレーションウエハ内の第1の領域を用いて行われ、
前記第2および第3のステップは、複数の前記グループのそれぞれ毎に、前記ドライバの出力端と前記コンパレータの入力端とが共通の第2のショート接続点を介して接続された第2のキャリブレーションウエハ内の第2の領域を用いて行われることを特徴とする請求項1記載の半導体試験装置のキャリブレーション方法。
In the first step, the first end in the first calibration wafer in which the output terminal of the common driver and the input terminal of the intra-group common comparator are connected via a common first short connection point. Done with the region,
In the second and third steps, a second calibration in which the output terminal of the driver and the input terminal of the comparator are connected via a common second short connection point for each of the plurality of groups. 2. The semiconductor test apparatus calibration method according to claim 1, wherein the calibration is performed using a second region in the wafer.
前記第1のキャリブレーションウエハと前記第2のキャリブレーションウエハは同一のウエハであり、このウエハ内に前記第1および第2の領域が形成されていることを特徴とする請求項15記載の半導体試験装置のキャリブレーション方法。
16. The semiconductor according to claim 15, wherein the first calibration wafer and the second calibration wafer are the same wafer, and the first and second regions are formed in the wafer. Calibration method for test equipment.
JP2004005201A 2001-06-07 2004-01-13 Calibration method for semiconductor test equipment Expired - Fee Related JP3833659B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004005201A JP3833659B2 (en) 2001-06-07 2004-01-13 Calibration method for semiconductor test equipment

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001172210 2001-06-07
JP2002030576 2002-02-07
JP2002075316 2002-03-19
JP2004005201A JP3833659B2 (en) 2001-06-07 2004-01-13 Calibration method for semiconductor test equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003504108A Division JP3565837B2 (en) 2001-06-07 2002-06-06 Calibration method for semiconductor test equipment

Publications (2)

Publication Number Publication Date
JP2004157130A JP2004157130A (en) 2004-06-03
JP3833659B2 true JP3833659B2 (en) 2006-10-18

Family

ID=32830978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004005201A Expired - Fee Related JP3833659B2 (en) 2001-06-07 2004-01-13 Calibration method for semiconductor test equipment

Country Status (1)

Country Link
JP (1) JP3833659B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595629B2 (en) * 2004-07-09 2009-09-29 Formfactor, Inc. Method and apparatus for calibrating and/or deskewing communications channels

Also Published As

Publication number Publication date
JP2004157130A (en) 2004-06-03

Similar Documents

Publication Publication Date Title
JP3565837B2 (en) Calibration method for semiconductor test equipment
KR100649648B1 (en) Remote test module for automatic test equipment
KR101178069B1 (en) Interconnect circuit board, skew measuring method and testing device
JP3833662B2 (en) Calibration method for semiconductor test equipment
JP6192698B2 (en) Calibration board and timing calibration method
JP3833659B2 (en) Calibration method for semiconductor test equipment
JP3833660B2 (en) Calibration method for semiconductor test equipment
JP3833661B2 (en) Calibration method for semiconductor test equipment
JP2002236143A (en) External test auxiliary device used for test of semiconductor device and test method of semiconductor device using the auxiliary device
JP2004157129A (en) Calibration method of semiconductor tester
JP4846134B2 (en) Test apparatus and calibration method
JPH08507610A (en) Device for testing connections with pulling resistance
JPH11190760A (en) Semiconductor test apparatus
JP2004361111A (en) Semiconductor testing device and test method of semiconductor integrated circuit
CN219016560U (en) Channel delay calibration equipment and system
JP2004020408A (en) Testing device for semiconductor
JP2000321325A (en) Contact board for ic test device and positioning method of robot for contacting and operating the same
US20030016041A1 (en) Method and apparatus for testing semiconductor integrated circuit, and semiconductor integrated circuit manufactured thereby
JP5202401B2 (en) Test apparatus and calibration method
JP3069853U (en) Semiconductor test equipment
JP2002082148A (en) Method and apparatus for correction of timing of semiconductor testing apparatus
KR20020045508A (en) Method and device for adjustment of IC tester
JP2002122634A (en) Timing confirmation method for semiconductor test device, and correction method and correction device for timing

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060719

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees