JP3818613B2 - ファイバ・チャネル調停動的ループ・サイジング - Google Patents
ファイバ・チャネル調停動的ループ・サイジング Download PDFInfo
- Publication number
- JP3818613B2 JP3818613B2 JP08387098A JP8387098A JP3818613B2 JP 3818613 B2 JP3818613 B2 JP 3818613B2 JP 08387098 A JP08387098 A JP 08387098A JP 8387098 A JP8387098 A JP 8387098A JP 3818613 B2 JP3818613 B2 JP 3818613B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- loop
- subset
- devices
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【産業上の利用分野】
本発明は一般に冗長システムおよびデータ通信アーキテクチャに関し、さらに詳細には、冗長システム中のファイバ・チャネル調停ループの性能特徴に関する。
【0002】
【従来の技術】
ファイバ・チャネル(FC)は、1つの通信ポートから次の通信ポートへ(すなわち、2地点間通信リンク)データを伝送するための高速逐次通信アーキテクチャである。毎秒100メガバイト(すなわち、毎秒1ギガビット)程度のデータ転送速度が利用できる。安価なディスクの冗長アレイ用のハードディスクや制御装置(RAID制御装置)などの装置は、FCリンクに取り付けられた1つまたは複数の通信ポートを有する。各ポートは、デイジー・チェーン状に接続され、ループを形成し、そこを通信伝送が通過する。現在の標準は、1ループ上に126台までの装置をサポートしている。ループ上で順番を維持するために、調停プロトコルを含むループ・プロトコルが使用され、どのポート(装置)がこのループを制御するのか決定される。この構成およびループ・プロトコルは、ファイバ・チャネル調停ループ(FC−AL)として公知である。
【0003】
【発明が解決しようとする課題】
FC−ALにおいては、各ポートは入ってくるデータ(データはループを迂回して渡される)を検査して、なにか適切な処置をとるべきかどうかを決定する。各ポートは、そのポートが現在の活動に含まれていない場合、データを単に再送信するだけである。このデータ「チェック」すなわち「スヌープ」には時間を要し、ポートにおけるデータの入力と出力との間に大量の遅延が付加される原因となる。この「ポート」遅延は、2地点間通信リンクを通しての「伝播」遅延と加算されて周回ループ遅延になる。この周回ループ遅延は、データがポートの出口から出てループを回ってポートの入口に戻るまでに要する時間である。周回ループ遅延は、通常はポートの遅延によって支配される。
【0004】
ループを制御するために、ポートは、調停プリミティブとして公知の特殊の情報パケットを送信する。調停プリミティブが、それ自体の調停プリミティブを取り替える優先度の高いノード無しで、ループを迂回して1巡できた場合、このノードがこのループを制御する。言い換えると、あるポートが、送って戻ってきた調停プリミティブを受け取る場合、このポートが調停を勝ち取る。ループの制御権を得た上に、調停を勝ち取ったポートが通信しようとするポートと接触するために引き起こす別の1巡オーバヘッドがある。
【0005】
【課題を解決するための手段】
ループが、そのループ中に中断を引き起こす故障ポートまたは装置を有することを防止するために、ポート・バイパス回路(PBC)として公知のルーティング装置が使用される。PBCは、受け取る入力信号のコピーを作る装置である。コピーの1つはPBC内部のマルチプレクサへ送られ、もう1つのコピーは「ローカル」出力に送られる。PBCの「ローカル」出力は、それぞれのポートの入力に接続される。このポートの出力は、PBC内部のマルチプレクサに接続されているPBCの「ローカル」の入力に接続される。このマルチプレクサの出力は、調停ループ上の次のPBCに接続されているPBCの出力に送られる。
【0006】
あるノード(装置)が活動状態であり、機能しているときに、PBC中のマルチプレクサが、ループの他のポートに出力を送るため、ポートからのローカル入力を選択する。このノードが機能していない、または存在しないときは、マルチプレクサは入力を、以前のPBCに接続された入力から直接入力を選択する。しかし、PBCに入ってくるデータ・ストリームはポートに常に供給され、ポートに影響する、メセージがあるかどうかポートがループ・トラフィックを監視することができる。ある種のアーキテクチャでは、ポートは、関連するPBC中のマルチプレクサを制御するので、これは重要である。しかし、バイパスされたときは、ポートはループ上にデータを送らない。
【0007】
1個のポートを通る遅延は、バイパス・モードでPBCを通る遅延の50倍以上である。ポート遅延はまた、通常のアレイ応用例においてポート間の相互接続媒体に関連した遅延よりもかなり大きい。したがって、所与のFC−ALに接続されている動作中の装置が多いほど、調停が行われるのに長時間を要し、オーバヘッド・ペナルティが高くなる。不利なことに、オーバヘッドが増加すると、利用できる帯域幅が狭くなる。
【0008】
したがって、本発明の目的は冗長システム中のファイバ・チャネル調停ループの性能を改善することである。
【0009】
本発明の原理によると、好適な実施例ではファイバ・チャネル調停ループ通信アーキテクチャにおいて、動的ループ・サイジングが、ループ・サイズに関連するオーバヘッドを最小にするためにループ中で動作装置ポートを選択的にバイパスすることを含んでいる。多重ループを備える冗長システムにおいては、システムはループ間のバイパスされたポートを適切に分配することによって最適化される。冗長性は、どこでも低下しない。使用されないまたは必要のないポートをループからバイパスすることによって、ループの周回遅延がかなり短縮される。周回遅延を最小にすることによって、調停オーバヘッドおよびアクセス待ち時間が減少し、ループ帯域幅および全体的性能が改善される。
【0010】
本発明の別の原理によれば、動的負荷分担により、ループ上で2重ポート付きの装置を使用するとき、2重ループ間で負荷のバランスが取られる。動的な負荷分担は、周回遅延を減少するために各ループから装置の所与のサブセットをバイパスすること、ループ上の通行を監視すること、ならびにループ間を横切って負荷のバランスを取るためにどの装置をどのループに接続するかを制御することによって達成される。
【0011】
本発明の別の原理によれば、動的システム構成の特徴により、動的なループ・サイジングを実施すること、動的な負荷分担を行うこと、ならびに多重ループおよび制御装置の相互接続を制御することを含めて離散的かつ連続的に最適化されたシステムが提供される。
【0012】
説明が進むにつれ、本発明の他の目的、利点および可能性が一層明らかになるであろう。
【0013】
【実施例】
図1は本発明の原理によるファイバ・チャネル2重調停ループ・システムのブロック図である。2台のホスト装置10および15が、別々の通信リンク(ファイバ・チャネル・ループ)40、45経由で、それぞれのルーティング装置50、55、60、65、70、75、80、85、90、95、100、および105を介して、4台の目標装置20、25、30、35に接続されている。ループ40および45は、当技術分野では普通のように、データ通信伝送を維持することができる。図示し考察しているこの例では、ホスト装置10および15は、制御情報、データおよび/または作業負荷を分担させるためにホスト装置間の通信能力17を有するディスク・システム用の制御ボードである。ディスク・システムは、ディスク駆動装置(目標装置)20〜35を含んでいる。2重ホスト装置10および15と2重ループ40および45によって、改善されたシステム管理および装置と通信の故障処理のための制御および通信の冗長性が提供される。ディスク装置20〜35もまたRAID1(ミラー)もしくはRAID5(パリティ/ストライプ)方式、あるいはその組合せなど、データ冗長性を提供するように構成されることが好適である。
【0014】
各ホストおよびディスク駆動装置は2重ファイバ・チャネル・ループ40および45のそれぞれと相互接続するための2重ポート付きの装置である。各ルーティング装置50〜105は、ポート・バイパス回路(PBC)であって、それぞれのループからそれぞれの目標装置へ、および/または目標装置からループへデータを送信しかつ/あるいは、ループ・データ送信がそれぞれの目標装置をバイパスするようにし、ループを迂回して次のPBCに続くようにする。
【0015】
各PBC50〜105は普通のマルチプレクシング技法によって制御され、機能していない、すなわち、存在しないポートの場合には、それぞれのポートをバイパスすることを可能にし、機能/活動状態のポートの場合には、ポートがPBCを通ってループ上にデータを送るようにする。しかし、普通のPBC制御/機能性に加えて、制御システム110もまた各PBCの機能性を直接制御する。具体的には、好適な実施例において、各ホスト装置10、15中のファームウェアおよび/または回路115、120もまた、制御システム110を経由して各PBC50〜105を制御する。制御システム110は、ホスト装置と各PBCとの間の普通の電機的、光学的、赤外線などの接続である。好適な実施例においては、制御システムは調停ループから分離した通信チャネルとして実施される。別法として、制御システムは調停ループによって実施される。
【0016】
各ループ40、45について装置(ポート)およびPBC間の活動状態のリンクは、矢印のついた実線で示されている。(装置の)「参加ポート」が、活動状態のリンクを介してそのループと通信する。たとえば、ループ40に関しては、目標装置20と、目標装置25と、ホスト装置10とが、PBC50と、PBC55と、PBC70とを介して、ループ(すなわち、参加ポート)と通信していることが示されている。実線矢印は、それぞれのループについて、矢印の方向にデータが流れることを表し、それぞれの装置が、ループからデータを受け取り、一般のFC−AL原理下あるループ上にデータを送り返していることを示す。あるループの活動状態のリンクすべては、それぞれのループのデータ伝送路を画定する。
【0017】
非活動のリンクは、点線で示され、各非活動のリンクは、その装置の「バイパス・ポート」を表す。たとえば、ループ40に関しては、目標装置30、目標装置35、およびホスト装置15が、それぞれ非活動のリンクを有することが示されており、それらのポートはPBC60、65、75を介してバイパスされている。バイパスされたポートは、このループ上にデータを送らない。データは、ある装置から、「点線」(非活動のリンク)に沿って、PBCへ実際に渡されるが、このデータは、PBCを通過していないし、したがって、ループ上に送られない。むしろ、そのループ上の以前のPBCから特定のPBC中に受け取られたデータは、ループ中の次のPBC上に直接送られる。前述のように、PBC内のマルチプレクサ構成がデータ経路を決定する。したがって、「バイパス・ポート」は、この装置(ポート)が、ループ上にデータを再送信していない(すなわち、送り返していない)ことを示す。
【0018】
図2には、ポートバイパス操作が分かり易く書かれている。たとえば、装置130は、ポートを介してPBC140に接続され、PBC140はファイバ・チャネル・ループ170に接続されている。装置135は、ポートを介してPBC145に接続され、PBC145もまた、ループに接続されている。PBC140内のマルチプレクサ構成142のために、装置130は、PBC140およびループ170に関して「活動状態のリンク」を有すると考えられる。すなわち、ループ160を通ってループから受け取られたデータは、装置130(そのポート)を通ってからリンク150を通ってPBC140へ、最後にはループ170上へ送り返される。これとは違って、装置135は、PBC145およびループ170に関して、「非活動状態のリンク」(矢印付点線155によって表される)を有する。非活動のリンクは、このデータが、装置135からループ上に送られていないことを表す。むしろ、データはループ170から直接PBC145に送信され、PBC145のマルチプレクサ構成147のため、PBC145を通ってループ上にまっすぐに送信される。
【0019】
したがって、ループ170上の点「A」と「B」との間のデータ送信遅延時間は(装置130の「活動状態のリンク」150に関して)、少なくとも、点「C」と「D」との間の遅延(「非活動状態のリンク」155に関して)の少なくとも50倍である。したがって、データを、あるループ上のある装置をバイパスさせることが可能な場合は、データ送信遅延が大幅に減少されることは容易にわかる。
【0020】
次に、再び図1を参照すると、本発明の目的は、ループ・サイズに関連するオーバヘッドを減少することによって、あるループの合計周回遅延を減少することである。これは、冗長システム環境において、好適には、動的なループ・サイジング方式によってループ上の選択されたポートをバイパスすることにより、動的システム構成および負荷分担方式を実施することにより、達成される。
【0021】
本発明では、冗長システム中の通常動作ポート(または装置)からなる選択されたサブセットが、システムの所期の冗長性を失わないで、システム全体の性能および効率性を改善するために、バイパスされる。システムは、ループ間のポートの適正配置により最適化される。たとえば、図1に示されるループ40に関して、目標装置30および35のポートは、PBC60およびPBC65それぞれで、バイパスされ(点線および参照文により識別される)、ホスト装置15のポートはPBC75でバイパスされる。これに反して、ループ45に関しては、目標装置20および25はPBC80およびPBC85それぞれで、バイパスされ、ホスト装置10のポートはPBC100でバイパスされる。したがって、この例において、各ループの半分のポートがバイパスされ、装置が動作中であるが、ループもしくは、装置が故障の場合、冗長性が維持される。たとえば、ループ45が故障した場合、PBC60およびPBC65が、目標装置30および目標装置35に活動状態のリンクを提供するために再構成され、ループ40上の参加ポートになる。
【0022】
再び、それぞれのPBCを活動状態にすることにより、ループから動作中の装置のポートからなる選択されたサブセットを除去するにより、動的なループ・サイジングが効果を現し、これによりファイバ・チャネル調停ループ(FC−AL)性能が改善される。先に論じたように、バイパスされたポートはループ中に、活動状態のポートが挿入する遅延よりも小さい遅延を挿入するので、これは効果的である。ループ中のポートすべてからの遅延が結合してループの周回遅延を形成する。公知のように、ループ調停および通信をしようとする1組のポート間の接続の確立の処理において、周回遅延が数回測定されなければならない。本発明により、周回遅延を減少することにより、調停および接続確立のためのオーバヘッドが減少される。これにより、ループの処理量(毎秒のI/O数)および帯域幅(毎秒のメガバイト数)が改善されることは明らかである。
【0023】
前述のように、ホスト装置10およびホスト装置15のファームウエア/回路115およびファームウェア/回路120が、制御システム110によりPBCの活動化を制御し、それぞれの動作中の目標装置に関して、どのポートがバイパスされるかを、規定する特定の構成を実施する。この制御は、装置が機能しない、または動作中でない、あるいはその両方の場合、ポートをバイパスする普通のマルチプレクサと関連して、使用される。しかし、冗長能力はどこでも減少しないことは、重要である。唯一のペナルティは、特定の標的装置にアクセスするために、適当なループを選択しなければならないことである。
【0024】
特定の標的装置が動作中ではない場合、通常のポート・バイパスが、それぞれのPBCでホスト制御装置10およびホスト制御装置15の介在なしに行われる可能性がある。しかし、そのような故障が検出されると、動的なシステム再構成が、任意選択で再度発生し、それぞれの残った動作中の目標装置が、装置間の負荷分担の最良のバランスをとるために、どのポートがバイパスされることになるか、最良の構成が作られる。
【0025】
前述のように、動的な負荷分担が、ループ上で2重ポートを有する装置を使用するとき、2重ループ間として、また2つ以上のループが使用されるとき、多重ループ間として、負荷のバランスを取る。負荷分担の第1ステップには、各ループから離れている選択された装置をバイパスすることが含まれる(たとえば、図1に図示するように、半分の装置をバイパスする)。この効果により、各ループについて周回遅延および調停オーバヘッドが小さくなり、システムの全体処理量が改善される。第2のステップには、ループ上の通行を監視すること、およびループ間のバランスを取るために、どの装置をどのループに取り付けるかを管理することが含まれている。負荷分担のインテリジェント制御もまた有利である。この1例は、一方のループを、優先度の高いトラフィックについて、短い待ち時間で利用度の高い帯域幅を有するノード数の少ないループとして維持し、他方のループを、優先度の低いトラフィックについて、接続数は多いが、長い待ち時間で利用度の低い帯域幅を有するノード数の多いループとして維持する。監視されるトラフィックおよび利用できる資源に応じて、この他種々の構成もまた可能である。
【0026】
次に図3を参照すると、本発明が2重ループ/制御装置の実施に限定されないことは、明らかである(図1を参照して論じたように)。むしろ、図3には、動的に構成できる調停多重ループ・システムを提供するために、多重ホスト制御装置C1〜CNまでおよび、多重目標装置B1〜BNまでをルート(切替)ネットワーク250と結合して、採用するシステムに本発明がどのようにして等しく適用できるかが示されている。ルーティング・ネットワーク250は、各制御装置C1〜CNおよび各標的装置B1〜BNに関して2本の両方向接続を有する。
【0027】
この例において、各目標装置(ドライブ・ボックスすなわち外被)B1〜BNは、2重調停ループ・セグメントを備える多重ディスク機構を含み、2重調停ループ・セグメントは、ディスク機構の2重ポートのそれぞれに接続されている。たとえば、ドライブ・ボックスB1は、PBC265およびPBC270それぞれを介してループ255およびループ260に接続された4台のディスク駆動装置D1と、D2と、D3と、D4と(D1〜D4)を描いている。B1のディスク機構/ループ構成は、図1の構成と同様である。他のドライブ・ボックスB2〜BNの詳細構成は、図を簡単にするために、示されていない。しかし、各ドライブ・ボックスB2〜BNは、ドライブ・ボックスB1と同様に構成されているか、あるいは、より多数または少数の駆動装置、あるいは異なる大きさの駆動装置を使用して異なった構成になっている(ただし、好適な実施例においては、各駆動装置は、2重ポートを有し、それぞれのPBCを介して2重ループに接続されている)。
【0028】
各ドライブ・ボックスB1〜BNはそれぞれのリンク(ポート)を通してルーティング・ネットワーク250に取り付けられている。すなわち、ドライブ・ボックスB1はリンクB1L0およびリンクB1L1を介してルーティング・ネットワーク250に接続し、ドライブ・ボックスB2はリンクB2L0およびリンクB2L1を介してルーティング・ネットワーク250に接続し以下同様である。このリンク/ポートを、B1L0〜BNL1と呼ぶ。同様に、ホスト制御装置C1〜CNは、それぞれのリンクを介してルーティング・ネットワーク250に接続する。たとえば、C1はリンクC1L0およびC1L1を介してルーティング・ネットワーク250に接続し、C2はリンクC2L0およびリンクC2L1を介して、ルート・ネットワーク250と接続し、以下同様である。このリンク/ポートは、C1L0〜CNL1と呼ぶ。
【0029】
ルーティング・ネットワーク250は、任意のサブセットまたはポートC1L0〜CNL1のすべてを、任意のサブセットまたは、ポートB1L0〜BNL1のすべてに接続できる普通のルーティング・ネットワークであれば、どれでもよい。具体的には、ルーティング・ネットワーク250は、任意のホスト制御装置(または任意の多重制御装置)C1〜CNを、任意のドライブ・ボックス(または、多重箱)B1〜BNに、それぞれのリンクC1L0〜CNL1およびリンクB1L0〜BNL1を介して接続する。したがって、異なる装置上の異なるポートに異なる制御装置を接続することにより、多重調停ループ構成を達成することができる。その上、異なるドライブ・ボックスB1〜BN中の異なるディスク駆動装置(すなわち、D1〜D4)を選択的にバイパスすることにより、動的なループ・サイジングが得られ、確立された各ループに関連するオーバヘッドが最小になる。この場合も冗長性は維持され、システムはループ間にバイパスされたポートを適正に配置することにより、最適化される。これに関して、システムの動作中のある瞬間に接続のすべてが行われる方法が、システム全体の性能に重要な関係を有する。したがって、動的な負荷分担に関して前に論じたように、最適システムは静的ではなくて、システムの負荷状況とともに変化する。また、システムの全体的性能および動的なシステム再構成パラメータに影響する装置、制御装置および/またはループの追加および/または除去などの性能向上、拡張および/または修正を考慮すべきことがある。
【0030】
要するに、動的なシステム構成は、離散的かつ連続的に、システム構成を最適化するために、ルーティング・ネットワーク250にインテリジェント制御を適用することを含んでいる。一実施例においては、インテリジェント制御は、ホスト制御装置C1〜CN中のファームウェア/回路(図1の115、120参照)を介して動作可能である。インテリジェント制御は、動的なループ・サイジング、動的な負荷分担、ならびに多重ループおよび制御装置の相互接続の管理を伴っている。適当な制御およびトポロジが、システムの冗長性を保持する。たとえば、制御装置C1とC2間、およびドライブ・ボックスB1とB2間に、図1の例と同様に、2重調停ループおよびこのループ上に適正に分布したディスク機構を作成するトポロジが容易に構成される。他方では、他の多くのシナリオも実施できる。たとえば、3台の制御装置C1〜C3が2台のドライブ・ボックスB1およびB2と共に利用される場合、1つの可能な多重ループ構成は次のとおりである。
ループA−−B1L0、C1L0、C3L0
ループB−−B1L1、C1L1
ループC−−B2L0、C2L0、C3L0
ループD−−B2L1、C2L1
奇数番目の制御装置が、ループ上に制御装置の不均一な分布を作り出す。しかし、その後PBC(すなわち、265、270など)が調整され、各ループ制御装置帯域幅ならびに、そのトラフィック・パターンに応答して、ループ上にドライブ・ボックスの非対称分布を作り出す。たとえば、1つの可能な最適化は、ループAおよびB上により多くのドライブ・ボックスを置くことである。というのは、このループ上でより多くの制御装置資源が利用できるからである。別の最適化は、ループAおよびループB上により少ないドライブ・ボックスを置くことで、したがって、ドライブ・ボックスの応答が非常によくなる可能性があり、一方ループCおよびループDはアクセス頻度の少ないデータに使用される。
【0031】
別の例示的な多重ループ構成は次のようになる。
ループA−−C1L0、B1L0、B2L0
ループB−−C1L1、B3L0、B4L0
ループC−−C2L0、B1L1、B2L1
ループD−−C2L1、B3L1、B4L1
【0032】
この構成は、4台のドライブ・ボックスB1、B2、B3、B4、および4つのループで2台の制御装置C1およびC2を定義する。
【0033】
種々の他のループ構成および駆動バイパス方式も実現可能なことは明らかである。
【0034】
最後に、ルーティング・ネットワーク250は制御装置および/または目標装置のオンライン追加/削除が可能であり、資源および調停ループのスマートなまたは動的な構成を可能にする機構を提供し、次のような特徴を可能にする。すなわち、(i)ユーザにとってシステム構成知識の要件をなくす。(ii)作業負荷または故障状態に適合する自動適応システム構成。(iii)適応システム構成の遠隔管理を提供する。(iv)システム診断機能を高める。
【0035】
次に図4を参照すると、本発明の好適な方法が流れ図で書かれている。最初に、ステップ200でシステムの資源が識別される。これは、すべての標的装置、それぞれのPBC、ホスト制御装置・装置、および装置間にループを作るためのルーティング・ネットワーク型を含んでいる。その上、目標装置がディスク駆動装置である場合、たとえば、記憶容量、アクセス速度、RAID方式のような基準が考慮される。次に、ステップ205で、冗長システムが、ルーティング・ネットワークを使用して(すなわち、多重ループが確立される)、利用できる識別された資源に基づいて構成される。次に、ステップ210で、ポートのサブセットが、システムの冗長性を保持しながらバイパスされる各ループ上で識別される。これは、ループの数、目標装置の数、制御装置の数、負荷バランス方式などの基準によって識別される。この場合、たとえば、目標装置がディスク駆動装置である場合、記憶容量、アクセス速度、RAID方式などの基準が考慮される。装置のサブセットが各ループ上で識別されると、ステップ215で、このポートが、それぞれのPBCによって非活動状態にされ、各ループ上に通信伝送経路を確立する。通信伝送経路は、ループ上の動作中および/または機能していない装置の全数に対してデータ送信周回遅延時間が短縮している。これでシステムは、正常動作の準備ができた。
【0036】
ステップ220で、通信伝送がある装置により/ある装置に対し要求される場合、ステップ225で、この装置が位置するループが識別され、ステップ230で、通信がこのループを介して可能になる(すなわち、調停が開始され、データ転送が始まる)。ステップ235で、通信トラフックが監視されて、負荷バランスが最適化される。同様に、資源が監視され、システム構成が、前に論じたように、ループ経路、ループ・サイジング、および負荷分担に関して動的に構成される。ステップ240で、システムに変化が起こった場合、動的な再構成が再び行われて、最適化された冗長性、性能、または効率が提供される。
【0037】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【0038】
(実施態様1)
以下(a)および(b)を含むことを特徴とする通信システム、
(a)ルーティング装置(50、55、60、65、70、75、80、85、90、95、100)を介して少なくとも第1のホスト装置(10)と複数の目標装置(20、25、30、35)とを相互接続し、通信伝送を維持できる、少なくとも第1および第2の通信リンク、
(b)通信伝送が、前記第1の通信リンク(40)に関して目標装置(60、65)の第1のサブセットをバイパスし、かつ前記第2の通信リンク(45)に関する目標装置(80、85)の第2のサブセットをバイパスするようにルーティング装置を制御する制御装置(110、115)であって、各サブセットが少なくとも1個の動作中の目標装置を含み、各サブセットが改良されたシステム性能を得るため通常の通信システム動作状態中にバイパスされる。
【0039】
(実施態様2)
少なくとも前記第1通信リンクおよび前記第2の通信リンク(40、45)がループ・トポロジよる2地点間通信を提供することを特徴とする、実施態様1に記載の通信システム。
【0040】
(実施態様3)
各通信リンク(40、45)が、別々のファイバ・チャネル調停ループであることを特徴とする、実施態様1または2に記載の通信システム。
【0041】
(実施態様4)
各サブセットのバイパスが、ループ・トポロジに関する通信伝送の周回遅延を減少させることを特徴とする、実施態様2または3の通信システム。
【0042】
(実施態様5)
前記目標装置の第1サブセット(60、65)および第2サブセット(80、85)が、前記複数の目標装置および通信リンクの間で負荷を分担させるように規定されることを特徴とする、実施態様1、2、3、または4に記載の通信システム。
【0043】
(実施態様6)
前記目標装置の第1サブセット(60、65)および第2サブセット(80、85)が、前記複数の標的装置および通信リンクの間で通信伝送の効率を改善するように規定されることを特徴とする、実施態様1、2、3、4、または5に記載の通信システム。
【0044】
(実施態様7)
少なくとも前記第1および第2の通信リンク(40、45)が共同して、少なくとも前記第1ホスト装置(10)および複数の目標装置(20、25、30、35)間の通信伝送のために、フェイルオーバ動作のための、および通信リンクおよび複数の目標装置に関する通信伝送の動的管理のための、冗長構成を提供することを特徴とする、実施態様1、2、3、4、5、または6に記載の通信システム。
【0045】
(実施態様8)
所与の目標装置(20)が一方の通信リンク(45)でバイパスされる場合に、前記複数の目標装置(20、25、30、35)のうちの所与の動作中の目標装置(20)が他方の通信リンク(40)でバイパスされないように、制御装置(110、115)がルーティング装置(50、55、60、65、70、80、90、95、100)を制御することを特徴とする、実施態様1、2、3、4、5、6、または7に記載の通信システム。
【0046】
(実施態様9)
さらに、前記通信リンク(40、45)および装置(20、25、30、35、)のサブセットを動的に再構成する再構成装置(115、120)を含む、実施態様1、2、3、4、5、6、7、または8に記載の通信システム。
【0047】
(実施態様10)
前記再構成装置(115、120)が、任意に選択可能な、通信システムの動作効率、性能およびフェイルオーバの目標、およびシステムの装置の増大もしくは縮小を含む選択されたパラメータに基づいて、前記通信リンク(40、45)および装置(20、25、30、35)のサブセットを動的に再構成することを特徴とする、実施態様9に記載の通信システム
【0048】
(実施態様11)
前記通信リンクおよび装置のサブセットを動的に再構成する再構成装置が、ループを構成し装置をバイパスするためのルーティング・ネットワーク(250)およびインテリジェント制御機能(115、120)を備えることを特徴とする、実施態様9または10に記載の通信システム。
【0049】
(実施態様12)
少なくとも1台の制御装置(10)と、複数の目標装置(20、25、30、35)と、それぞれ複数のルーティング装置(50、55、60、65、70、75、80、85、90、95、100)と、少なくとも1台の制御装置および目標装置を、ルーティング装置を介して相互接続する少なくとも2つの通信リンク(40、45)とを、有する冗長通信システムの性能を改善する方法であって、該方法は以下の(a)および(b)のステップを含むことを特徴とする、
(a)各サブセットが少なくとも1台の動作中の目標装置を含み、各サブシステムが、システム性能を改善するため通常の通信システムの動作状態中にバイパスされる、各通信リンクに特有の目標装置のサブセットがそれぞれのルーティング装置を介してバイパスされるように各通信リンク(40、45)用の通信伝送経路(205)を確立するステップと、
(b)選択された目標装置がバイパスされないそれぞれの通信リンクを介して選択さた目標装置への通信伝送を可能にするステップ。
【0050】
(実施態様13)
前記通信リンク(40、45)が、ループ・トポロジによる2点間通信を提供し、各サブセットのバイパスによって、ループ・トポロジに関する通信伝送の周回遅延を減少することを特徴とする、実施態様12に記載の方法。
【0051】
(実施態様14)
前記目標装置(20、25、30、35)の異なる1つまたは複数のサブセットがバイパスされるように、1つまたは複数の通信リンク用の通信伝送路を動的に変更すること(240、200、205、210、215)を含む、実施態様12または13に記載の方法。
【0052】
(実施態様15)
任意に選択可能な、通信システムの動作効率、性能およびフェイルオーバの目標と、システムの装置の増大もしくは縮小を含む、選択されたパラメータに基づいて、(i)1つまたは複数の新しい通信リンクの付加、または(ii)1つまたは複数の通信リンクの除去に関連して、1つまたは複数の現存の通信リンク用のあるいは、1つまたは複数の現存の通信リンク用の通信伝送経路を、任意に、動的に変更することを含む、実施態様12、13、または14に記載の方法。
【0053】
最後に、以上、冗長システムにおけるファイバ・チャネル調停ループの性能を改善するシステムおよび方法の好適な実施例について述べた。本発明を特定の実施例を参照して説明できたが、他の代替実施例および実施は修正の方法が、本発明の真の精神および範囲から逸脱することなく採用できることは明らかであろう。
【図面の簡単な説明】
【図1】本発明によるファイバ・チャネル2重調停ループ・システムのブロック図である。
【図2】ポート・バイパス操作のブロック図である。
【図3】本発明の多重ホスト装置および多重装置のブロック図である。
【図4】本発明の方法を説明する流れ図である。
【符号の説明】
10、15:ホスト装置
20、25、30、35:目標装置
40、45:通信リンク
50、55、60、65、70、75、80、85、90、95、100、
105:ルーティング装置
110、:制御システム
115、120:再構成装置
250、255、260:ループ
265、270:PBC
Claims (15)
- 以下(a)および(b)を含むことを特徴とする通信システム、
(a)ルーティング装置(50、55、60、65、70、75、80、85、90、95、100、105)を介して、第1のホスト装置(15)および第2のホスト装置(10)と、複数の目標装置(20、25、30、35)とを相互接続して通信伝送を維持し、
前記第1のホスト装置(15)と前記第2のホスト装置(10)とを、前記ルーティング装置(70、75、100、105)を介して接続する
少なくとも第1および第2の通信リンク、
(b)通信伝送が、前記第1の通信リンク(40)に関して、前記第1のホスト装置(15)および目標装置の第1のサブセット(30、35)をバイパスし、かつ
前記第2の通信リンク(45)に関して、前記第2のホスト装置(10)および目標装置の第2のサブセット(20、25)をバイパスする
ようにルーティング装置を制御し、
各サブセットが
少なくとも1個の動作中の目標装置
を含み、
各サブセットが改良されたシステム性能を得るため通常の通信システム動作状態中にバイパスされる
制御装置(110、115、120)。 - 少なくとも前記第1の通信リンクおよび前記第2の通信リンク(40、45)がループ・トポロジよる2地点間通信を提供すること
を特徴とする請求項1に記載の通信システム。 - 各通信リンク(40、45)が、別々のファイバ・チャネル調停ループであることを
特徴とする請求項1または2に記載の通信システム。 - 各サブセットのバイパスが、ループ・トポロジに関する通信伝送の周回遅延を減少させること
を特徴とする請求項2または3の通信システム。 - 前記目標装置の第1のサブセット(30、35)と、第2のサブセット(20、25)とは、前記第1の通信リンクと前記第2の通信リンクとの間で負荷を分担させること
を特徴とする請求項1〜4のいずれかに記載の通信システム。 - 前記目標装置の第1のサブセット(30、35)と第2のサブセット(20、25)とは、前記第1の通信リンクの通信伝送の効率と、前記第2の通信リンクの通信伝送の効率とを改善させること
を特徴とする請求項1〜5のいずれかに記載の通信システム。 - 少なくとも前記第1および第2の通信リンク(40、45)が共同して、少なくとも前記第1のホスト装置(15)、前記第2のホスト装置(10)および複数の目標装置(20、25、30、35)間の通信伝送のために、フェイルオーバ動作のための、および通信リンクおよび複数の目標装置に関する通信伝送の動的管理のための、冗長構成を提供すること
を特徴とする請求項1〜6のいずれかに記載の通信システム。 - 所与の目標装置(20)が一方の通信リンク(45)でバイパスされる場合に、前記複数の目標装置(20、25、30、35)のうちの所与の動作中の目標装置(20)が他方の通信リンク(40)でバイパスされないように、制御装置(110、115)がルーティング装置(50、55、60、65、70、75、80、90、95、100、105)を制御すること
を特徴とする請求項1〜7のいずれかに記載の通信システム。 - 前記通信リンク(40、45)および装置(20、25、30、35、)のサブセットを動的に再構成する再構成装置(115、120)
をさらに含む
請求項1〜8のいずれかに記載の通信システム。 - 前記再構成装置(115、120)が、任意に選択可能な、通信システムの動作効率、性能およびフェイルオーバの目標、およびシステムの装置の増大もしくは縮小を含む選択されたパラメータに基づいて、前記通信リンク(40、45)および装置(20、25、30、35)のサブセットを動的に再構成すること
を特徴とする請求項9に記載の通信システム。 - 前記通信リンクおよび装置のサブセットを動的に再構成する再構成装置が、ループを構成し装置をバイパスするためのルーティング・ネットワーク(250)およびインテリジェント制御機能(115、120)を備えること
を特徴とする請求項9または10に記載の通信システム。 - 少なくとも1台の制御装置(10)と、
複数の目標装置(20、25、30、35)と、
それぞれ複数のルーティング装置(50、55、60、65、70、75、80、85、90、95、100、105)と、
少なくとも第1の制御装置と、第2の制御装置と目標装置とをルーティング装置(50、55、60、65、70、75、80、85、90、95、100、105)を介して相互接続し、前記第1の制御装置と前記第2の制御装置とを、前記ルーティング装置(70、75、100、105)を介して相互接続する、第1の通信リンク(40)および第2の通信リンク(45)と
を少なくとも有し、
通信伝送が、前記第1の通信リンク(40)に特有の前記目標装置のサブセットおよび前記第1の制御装置をバイパスし、かつ、前記第2の通信リンク(45)に特有の前記目標装置のサブセットおよび前記第2の制御装置をバイパスする
冗長通信システムの性能を改善する方法であって、
該方法は以下の(a)および(b)のステップを含むことを特徴とする、
(a)各サブセットが少なくとも1台の動作中の目標装置を含み、各通信リンクに特有の目標装置のサブセットがそれぞれルーティング装置を介してバイパスされるように、各サブセットは、各通信リンク(40、45)用に、システム性能を改善するため通常の通信システムの動作状態中にバイパスされる、各通信リンク(40、45)用の通信伝送経路(205)を確立するステップと、
(b)選択された目標装置がバイパスされなければ、前記それぞれの通信リンクを介して、前記選択された目標装置への通信伝送を可能にするステップ。 - 前記通信リンク(40、45)が、ループ・トポロジによる2点間通信を提供し、各サブセットのバイパスによって、ループ・トポロジに関する通信伝送の周回遅延を減少すること
を特徴とする請求項12に記載の方法。 - 前記目標装置(20、25、30、35)の異なる1つまたは複数のサブセットがバイパスされるように、1つまたは複数の通信リンク用の通信伝送路を動的に変更すること(240、200、205、210、215)を
含む請求項12または13に記載の方法。 - 任意に選択可能な、通信システムの動作効率、性能およびフェイルオーバの目標と、システムの装置の増大もしくは縮小を含む、選択されたパラメータに基づいて、
(i)1つまたは複数の新しい通信リンクの付加、または
(ii)1つまたは複数の通信リンクの除去に関連して、1つまたは複数の現存の通信リンク用のあるいは、1つまたは複数の現存の通信リンク用の通信伝送経路を、任意に、動的に変更すること
を含む請求項12〜14のいずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US828,985 | 1997-03-31 | ||
US08/828,985 US6504817B2 (en) | 1997-03-31 | 1997-03-31 | Fiber channel arbitrated loop dynamic loop sizing |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10285198A JPH10285198A (ja) | 1998-10-23 |
JP3818613B2 true JP3818613B2 (ja) | 2006-09-06 |
Family
ID=25253224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08387098A Expired - Lifetime JP3818613B2 (ja) | 1997-03-31 | 1998-03-30 | ファイバ・チャネル調停動的ループ・サイジング |
Country Status (4)
Country | Link |
---|---|
US (1) | US6504817B2 (ja) |
EP (1) | EP0869641B1 (ja) |
JP (1) | JP3818613B2 (ja) |
DE (1) | DE69827693T2 (ja) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
US6055225A (en) * | 1997-06-02 | 2000-04-25 | Hewlett-Packard Company | Ring architecture for quad port bypass circuits |
US6215775B1 (en) * | 1998-10-22 | 2001-04-10 | Emulex Corporation | Node insertion and removal in a loop network |
US6260079B1 (en) * | 1998-11-15 | 2001-07-10 | Hewlett-Packard Company | Method and system for enhancing fibre channel loop resiliency for a mass storage enclosure by increasing component redundancy and using shunt elements and intelligent bypass management |
US6898184B1 (en) * | 1998-11-15 | 2005-05-24 | Hewlett-Packard Development Company, L.P. | Private arbitrated loop self-test management for a fibre channel storage enclosure |
US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
US6671254B1 (en) * | 1998-12-11 | 2003-12-30 | Oki Electric Industry Co., Ltd. | Communication network and communication node used in such network |
US6629216B1 (en) * | 1999-06-30 | 2003-09-30 | Emc Corporation | Fibre channel by-pass |
US6567890B1 (en) | 1999-06-30 | 2003-05-20 | Emc Corporation | Fibre channel port by-pass selector section for dual ported disk drives |
US6636934B1 (en) | 1999-06-30 | 2003-10-21 | Emc Corporation | Fiber channel port by-pass selector section for dual ported disk drives |
US6581136B1 (en) | 1999-06-30 | 2003-06-17 | Emc Corporation | Fibre channel data storage system having expansion/contraction |
US6571355B1 (en) | 1999-12-29 | 2003-05-27 | Emc Corporation | Fibre channel data storage system fail-over mechanism |
US6560683B1 (en) | 1999-12-29 | 2003-05-06 | Emc Corporation | Fibre channel data storage system having improved rear-end I/O adapted hub |
US6574687B1 (en) | 1999-12-29 | 2003-06-03 | Emc Corporation | Fibre channel data storage system |
US6615315B1 (en) | 1999-12-29 | 2003-09-02 | Emc Corporation | Fibre channel data storage system having improved fro-end I/O adapted hub |
JP2001222385A (ja) | 2000-02-10 | 2001-08-17 | Hitachi Ltd | 記憶装置および情報処理システム |
US6922391B1 (en) | 2000-05-08 | 2005-07-26 | Crossroads Systems Inc. | Method and system for decreasing routing latency for switching platforms with variable configuration |
US6981054B1 (en) * | 2000-06-06 | 2005-12-27 | Advanced Micro Devices, Inc. | Flow control arrangement in a network switch based on priority traffic |
US7392291B2 (en) * | 2000-08-11 | 2008-06-24 | Applied Micro Circuits Corporation | Architecture for providing block-level storage access over a computer network |
US6980510B1 (en) | 2000-09-12 | 2005-12-27 | International Business Machines Corporation | Host interface adaptive hub storage system |
US7058823B2 (en) * | 2001-02-28 | 2006-06-06 | Advanced Micro Devices, Inc. | Integrated circuit having programmable voltage level line drivers and method of operation |
US20020174197A1 (en) * | 2001-03-27 | 2002-11-21 | International Business Machines Corporation | Method and system for accurately determining a device location in an arbitrated loop |
US6912611B2 (en) * | 2001-04-30 | 2005-06-28 | Advanced Micro Devices, Inc. | Split transactional unidirectional bus architecture and method of operation |
US6813673B2 (en) * | 2001-04-30 | 2004-11-02 | Advanced Micro Devices, Inc. | Bus arbitrator supporting multiple isochronous streams in a split transactional unidirectional bus architecture and method of operation |
US6785758B1 (en) | 2001-06-01 | 2004-08-31 | Advanced Micro Devices, Inc. | System and method for machine specific register addressing in a split transactional unidirectional bus architecture |
US7346674B1 (en) * | 2001-06-07 | 2008-03-18 | Emc Corporation | Configurable fibre channel loop system |
US6763415B1 (en) | 2001-06-08 | 2004-07-13 | Advanced Micro Devices, Inc. | Speculative bus arbitrator and method of operation |
JP3536829B2 (ja) * | 2001-06-14 | 2004-06-14 | 日本電気株式会社 | Fc−alシステムのリンク診断方法及び装置 |
GB0119070D0 (en) * | 2001-08-06 | 2001-09-26 | Ibm | Method and apparatus for managing a loop network |
GB2378621B (en) * | 2001-08-06 | 2004-11-10 | Ibm | Method and apparatus for improving performance of a loop network |
US6766482B1 (en) | 2001-10-31 | 2004-07-20 | Extreme Networks | Ethernet automatic protection switching |
US6910075B2 (en) * | 2001-11-14 | 2005-06-21 | Emc Corporation | Dynamic RDF groups |
JP3722429B2 (ja) * | 2002-01-17 | 2005-11-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 外部記憶装置、制御装置、外部記憶システム、制御方法、プログラム、及び記録媒体 |
US6813408B2 (en) * | 2002-03-08 | 2004-11-02 | Pts Corporation | Methods for performing in-service upgrades of optical wavelength cross connects |
US20030217211A1 (en) * | 2002-05-14 | 2003-11-20 | Rust Robert A. | Controller communications over an always-on controller interconnect |
US7660316B2 (en) * | 2002-07-02 | 2010-02-09 | Emulex Design & Manufacturing Corporation | Methods and apparatus for device access fairness in fibre channel arbitrated loop systems |
US7630300B2 (en) * | 2002-07-02 | 2009-12-08 | Emulex Design & Manufacturing Corporation | Methods and apparatus for trunking in fibre channel arbitrated loop systems |
US7664018B2 (en) * | 2002-07-02 | 2010-02-16 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop devices |
FI20021553A0 (fi) * | 2002-08-30 | 2002-08-30 | Nokia Corp | Menetelmä, järjestelmä ja napa silmukan alustamiseen |
JP2004199551A (ja) * | 2002-12-20 | 2004-07-15 | Fujitsu Ltd | ストレージシステム及び障害ストレージ装置の切り離し方法 |
JP4156499B2 (ja) * | 2003-11-28 | 2008-09-24 | 株式会社日立製作所 | ディスクアレイ装置 |
JP2005222379A (ja) * | 2004-02-06 | 2005-08-18 | Hitachi Ltd | ディスクアレイ装置およびその障害回避制御方法 |
JP2005339216A (ja) * | 2004-05-27 | 2005-12-08 | Hitachi Ltd | 記憶制御システム |
US7539891B2 (en) * | 2004-06-18 | 2009-05-26 | International Business Machines Corporation | Switched FC-AL fault tolerant topology |
US20060020720A1 (en) * | 2004-07-23 | 2006-01-26 | Lsi Logic Corporation | Multi-controller IO shipping |
GB0419430D0 (en) * | 2004-09-02 | 2004-10-06 | Ibm | Data communications apparatus |
JP2006262117A (ja) | 2005-03-17 | 2006-09-28 | Nec Corp | スイッチシステムおよびループ転送方法 |
US8547843B2 (en) * | 2006-01-20 | 2013-10-01 | Saisei Networks Pte Ltd | System, method, and computer program product for controlling output port utilization |
US20070171825A1 (en) * | 2006-01-20 | 2007-07-26 | Anagran, Inc. | System, method, and computer program product for IP flow routing |
US7562163B2 (en) * | 2006-08-18 | 2009-07-14 | International Business Machines Corporation | Apparatus and method to locate a storage device disposed in a data storage system |
JP4658114B2 (ja) * | 2007-12-28 | 2011-03-23 | 株式会社日立製作所 | 記憶装置 |
US8407711B2 (en) * | 2008-07-13 | 2013-03-26 | International Business Machines Corporation | MAPE loop performance on system-wide basis |
US8155518B2 (en) * | 2009-03-30 | 2012-04-10 | Lsi Corporation | Dynamic load balancing of fibre channel traffic |
JP6404975B2 (ja) * | 2017-03-21 | 2018-10-17 | ファナック株式会社 | スレーブ、シリアル通信システム、および、シリアル通信システムの通信方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4393497A (en) | 1981-04-20 | 1983-07-12 | Bell Telephone Laboratories, Incorporated | Loop switching system |
FR2639166B1 (fr) | 1988-11-14 | 1990-12-14 | Cit Alcatel | Systeme d'echange de messages en temps reel entre stations reliees par une liaison en boucle, notamment entre stations d'un central de telecommunications |
US5564021A (en) * | 1994-05-31 | 1996-10-08 | Us West Technologies, Inc. | Method for assigning inter-nodal traffic loads to channels in sonet rings |
WO1992004787A1 (en) | 1990-08-31 | 1992-03-19 | Bell Communications Research, Inc. | Self-healing meshed network using logical ring structures |
JP3082554B2 (ja) * | 1994-01-11 | 2000-08-28 | 株式会社日立製作所 | セルフヒーリングリングスイッチ |
US5757642A (en) * | 1995-01-20 | 1998-05-26 | Dell Usa L.P. | Multi-function server input/output subsystem and method |
US5694615A (en) | 1995-06-26 | 1997-12-02 | Hewlett Packard Company | Storage system having storage units interconnected to form multiple loops to provide simultaneous access from multiple hosts |
DE69619531T2 (de) | 1995-07-21 | 2002-10-31 | Emc Corp., Hopkinton | Dynamischer lastausgleich |
US5729763A (en) | 1995-08-15 | 1998-03-17 | Emc Corporation | Data storage system |
US5625478A (en) * | 1995-09-14 | 1997-04-29 | Lucent Technologies Inc. | Optically restorable WDM ring network using simple add/drop circuitry |
US5754549A (en) * | 1995-12-05 | 1998-05-19 | International Business Machines Corporation | Inexpensive two-way communications switch |
US5892924A (en) * | 1996-01-31 | 1999-04-06 | Ipsilon Networks, Inc. | Method and apparatus for dynamically shifting between routing and switching packets in a transmission network |
US5732211A (en) * | 1996-04-29 | 1998-03-24 | Philips Electronics North America Corporation | Advanced data server having a plurality of rings connected to a server controller which controls the rings to cause them to receive and store data and/or retrieve and read out data |
US5922077A (en) * | 1996-11-14 | 1999-07-13 | Data General Corporation | Fail-over switching system |
-
1997
- 1997-03-31 US US08/828,985 patent/US6504817B2/en not_active Expired - Lifetime
-
1998
- 1998-02-13 DE DE69827693T patent/DE69827693T2/de not_active Expired - Lifetime
- 1998-02-13 EP EP98102523A patent/EP0869641B1/en not_active Expired - Lifetime
- 1998-03-30 JP JP08387098A patent/JP3818613B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69827693T2 (de) | 2005-11-24 |
US6504817B2 (en) | 2003-01-07 |
US20020012342A1 (en) | 2002-01-31 |
JPH10285198A (ja) | 1998-10-23 |
DE69827693D1 (de) | 2004-12-30 |
EP0869641A3 (en) | 2000-12-13 |
EP0869641B1 (en) | 2004-11-24 |
EP0869641A2 (en) | 1998-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3818613B2 (ja) | ファイバ・チャネル調停動的ループ・サイジング | |
US6055228A (en) | Methods and apparatus for dynamic topology configuration in a daisy-chained communication environment | |
US9332324B2 (en) | Method and apparatus for efficient and transparent network management and application coordination for software defined optical switched data center networks | |
CA2555545C (en) | Interface bundles in virtual network devices | |
US9332323B2 (en) | Method and apparatus for implementing a multi-dimensional optical circuit switching fabric | |
US5295137A (en) | Connection establishment in a flat distributed packet switch architecture | |
JP3271669B2 (ja) | フェイル・オーバー・スイッチング・システム | |
US20030200330A1 (en) | System and method for load-sharing computer network switch | |
US9660864B2 (en) | Staged port initiation of inter switch links | |
US9258253B2 (en) | System and method for flexible switching fabric | |
EP1146429A1 (en) | Modular computer backplane switch with dynamic bus allocation | |
WO2007022238A2 (en) | High-availability networking with intelligent failover | |
JP2004524598A (ja) | ネットワークアプリケーション装置のためのフロースケジューリング及びアーキテクチャ | |
WO1998028881A1 (en) | Method and apparatus for providing loop coherency | |
KR20090067151A (ko) | 클러스터 커플러, 네트워크 및 네트워크 통신 방법 | |
JP2659892B2 (ja) | 超大規模モジュラースイッチ | |
WO2000014928A1 (en) | Multi-port packet processor | |
US7307995B1 (en) | System and method for linking a plurality of network switches | |
US6999460B1 (en) | Arbitrated loop port switching | |
US20050050243A1 (en) | Modified core-edge topology for a fibre channel network | |
US20030187987A1 (en) | Storage area network with multiple pathways for command paths | |
US7443788B2 (en) | Method and apparatus for improving performance of a loop network | |
KR0150070B1 (ko) | 클러스터 기반의 병렬처리 컴퓨터를 위한 계층 크로스바 상호 연결망 | |
CN113132137B (zh) | 一种保障通信的多重虚拟网络系统及实现方法 | |
JP3166839B2 (ja) | データ転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |