JP3770361B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP3770361B2 JP3770361B2 JP21495498A JP21495498A JP3770361B2 JP 3770361 B2 JP3770361 B2 JP 3770361B2 JP 21495498 A JP21495498 A JP 21495498A JP 21495498 A JP21495498 A JP 21495498A JP 3770361 B2 JP3770361 B2 JP 3770361B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- sub
- transformer
- winding
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、産業用や民生用の機器に直流安定化電圧を供給するスイッチング電源装置に関する。
【０００２】
【従来の技術】
図１１は、従来例のスイッチング電源装置の概略的構成を示すブロック回路図、図１２は、従来例のスイッチング電源装置の動作波形を示す説明図である。以下、図１１と図１２を用い、従来の技術を説明する。
【０００３】
図１１の従来例のスイッチング電源装置１００は、以下の構成からなる。直流電源１０１は、交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置１００の入力電源である。直流電源１０１は、トランス１０４の１次巻線１０４ａに、主スイッチング素子１０３を介して供給される。主スイッチング素子１０３は、ＭＯＳＦＥＴで構成し、ゲートに印加される主制御部１０２のオン・オフ信号により、オン・オフ制御され、直流電源１０１からの入力電圧を、１次巻線１０４ａに印加したり、遮断したりする。１０３ａは、主スイッチング素子１０３のドレイン・ソース間に寄生する寄生ダイオード、１０３ｂはドレイン・ソース間に寄生する寄生容量を表している。２次巻線１０４ｂの誘起電圧は、整流ダイオード１０５により整流された後、平滑コンデンサ１０６により平滑されて、出力電圧として出力端子１０９ａ、１０９ｂより出力される。
【０００４】
また、検出部１０７は、前記出力電圧を基準電圧と比較し、比較結果を比較信号として、絶縁伝達部１０８を介して、主制御部１０２にフィードバックされる。主制御部１０２は、検出部１０７からの比較信号に基づいて、主スイッチング素子１０３のオン期間を制御することで、出力電圧の安定化を行っている。絶縁伝達部１０８は、トランス１０４の１次巻線１０４ａ側と２次巻線１０４ｂ側を絶縁するとともに、検出部１０７からの比較信号を主制御部１０２に伝達する。即ち、スイッチング電源装置１００は、トランス１０４と絶縁伝達部１０８により、１次巻線１０４ａ側（１次側）と２次巻線１０４ｂ側（２次側）とに分離されている。図１１のように構成されたスイッチング電源装置１００の動作を図１２の動作波形図を用いてさらに詳細に説明する。
【０００５】
以下の説明で、主スイッチング素子１０３を「スイッチング素子ＱA」と標記する。図１２において、
（ａ）はスイッチング素子ＱAのドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１０４の１次巻線１０４ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子ＱAのゲート電圧ＶG1、
（ｄ）はトランス１０４の２次巻線１０４ｂ側２次電流Ｉ2、
の各波形を横軸に共通の時間軸をとって表してある。
【０００６】
各時間軸に沿って説明する。
（１）期間ｔ0−ｔ1間の動作（ＱAオン）
主制御部１０２からのオン信号により、スイッチング素子ＱAのゲート電圧ＶG1は「Ｈ」となり、スイッチング素子ＱAはオンし、ドレイン・ソース間電圧ＶDSは、ほぼゼロである。直流電源１０１より供給された入力電圧は、トランス１０４の１次巻線１０４ａに印加され、スイッチング素子ＱAがオンすることにより、トランス１０４の１次巻線１０４ａに１次電流Ｉ1が流れ、トランス１０４に磁束が発生し、エネルギーが蓄積される。このとき、トランス１０４の２次巻線１０４ｂに誘起電圧が発生するが、整流ダイオード１０５を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１０４の２次巻線１０４ｂ側２次電流Ｉ2は流れない。
【０００７】
（２）期間ｔ1−ｔ2間の動作（ＱAオフ）
主制御部１０２からのオフ信号により、スイッチング素子ＱAのゲート電圧ＶG1は「Ｌ」となり、スイッチング素子ＱAがオフしドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子ＱAがオフすることにより、前記１次巻線１０４ａに誘起電圧が発生すると同時に、前記２次巻線１０４ｂにも誘起電圧が発生し、整流ダイオード１０５を順バイアスする方向に電圧が印加されるため、トランス１０４に蓄積されたエネルギーが前記２次巻線１０４ｂを介して２次電流Ｉ2として放出され、整流ダイオード１０５により整流された後、平滑コンデンサ１０６により平滑されて、出力電圧ＶOとして出力端子１０９ａ、１０９ｂに供給される。トランス１０４に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2は減少し、時刻ｔ2でゼロになると、前記１次巻線１０４ａ、２次巻線１０４ｂの誘起電圧はなくなる。このとき、主制御部１０２からのオン信号により、スイッチング素子ＱAのゲート電圧ＶG1は「Ｈ」となり、スイッチング素子ＱAは再びオンし、上記（１）、（２）の動作が繰り返されることで、出力電圧ＶOは連続的に出力端子１０９ａ、１０９ｂに供給される。
【０００８】
また、図１２において、実線は出力端子１０９ａ、１０９ｂより出力電流ＩOが多く流れ出ているときで、いわゆる重負荷時の電圧値、電流値を示し、点線は出力端子１０９ａ、１０９ｂより出力電流ＩOが少なく流れ出ているときで、いわゆる軽負荷時の電圧値、電流値を示している。検出部１０７は、出力電圧ＶOと基準電圧とを比較し、比較結果を比較信号として、絶縁伝達部１０８を介して、主制御部１０２にフィードバックする。主制御部１０２は、前記比較信号に基づいてスイッチング素子ＱAのオン期間（期間ｔ0−ｔ1間）を、重負荷時には長く、軽負荷時には短くなるように、制御することにより、出力電圧ＶOは、直流電源１０１からの入力電圧及び出力電流ＩOの変動対しても、スイッチング素子ＱAのオン期間（期間ｔ0−ｔ1間）が変化して、常に一定に保たれる。
【０００９】
一般にスイッチング電源装置１００は、スイッチング素子ＱAのスイッチング周波数が高くなるにつれて、トランス１０４及び平滑コンデンサ１０６を小型化出来る。従って、スイッチング電源装置１００を小型にするためには、スイッチング周波数の更なる高周波化が要求される。ところがスイッチング周波数を上げると、スイッチング素子ＱA及び整流ダイオード１０５のスイッチング損失が増加するとともに、高周波帯域でスイッチングノイズが発生し、発熱及びノイズ障害が大きな問題となる。特に、スイッチング素子ＱAの寄生容量１０３ｂには、スイッチング素子ＱAのオフ時に電荷が蓄えられ、スイッチング素子ＱAのオン時に寄生容量１０３ｂに蓄えられた電荷がショートされるため、最も大きな損失及びノイズの発生となる。そこで、従来から、スイッチング素子ＱAがオンする前に寄生容量１０３ｂに蓄えられた電荷を共振によって引き抜く方式、即ち、「２次側回生による部分共振回路方式」が提案されている。
【００１０】
以下、図１３と図１４を用い、上記の「２次側回生による部分共振回路方式」について説明する。
【００１１】
図１３は他の従来例のスイッチング電源装置の概略的構成を示すブロック回路図、図１４は他の従来例のスイッチング電源装置の動作波形を示す説明図である。図１３に示す他の従来例のスイッチング電源装置１２０は、以下の構成からなる。先に説明した図１１と同じ部分には同じ記号を付けると、図１１と比較して、整流ダイオード１０５が削除され、遅延部１１０、絶縁伝達部１１１、副スイッチング素子１１２、副制御部１１３が追加されている点が異なる。
【００１２】
直流電源１０１は、交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置１２０の入力電源である。直流電源１０１はトランス１０４の１次巻線１０４ａに主スイッチング素子１０３を介して供給される。主スイッチング素子１０３はＭＯＳＦＥＴで構成され、遅延部１１０を介してゲートに印加される主制御部１０２のオン・オフ信号により、オン・オフ制御され、直流電源１０１からの入力電圧を１次巻線１０４ａに印加したり遮断したりする。１０３ａは主スイッチング素子１０３のドレイン・ソース間に寄生する寄生ダイオード、１０３ｂはドレイン・ソース間に寄生する寄生容量を表す。２次巻線１０４ｂの誘起電圧は副スイッチング素子１１２がオン時に、平滑コンデンサ１０６により平滑されて出力電圧として出力端子１０９ａ、１０９ｂより出力される。副スイッチング素子１１２はＭＯＳＦＥＴで構成される。
【００１３】
また、検出部１０７は前記出力電圧を基準電圧と比較し、比較結果は比較信号として絶縁伝達部１０８を介して主制御部１０２にフィードバックされる。主制御部１０２は検出部１０７からの比較信号に基づいて、主スイッチング素子１０３のオン期間を制御することで、出力電圧の安定化を行っている。また、主制御部１０２は絶縁伝達部１１１を介して副制御部１１３に副スイッチング素子１１２のオン・オフ信号を送出し、副制御部１１３は主制御部１０２からのオン・オフ信号に基づいて副スイッチング素子１１２のオン・オフを制御する。絶縁伝達部１０８、１１１はトランス１０４の１次巻線１０４ａ側と２次巻線１０４ｂ側を絶縁するとともに、絶縁伝達部１０８は検出部１０７からの比較信号を主制御部１０２に伝達し、絶縁伝達部１１１は主制御部１０２からのオン・オフ信号を副制御部１１３に伝達する。即ち、スイッチング電源装置１２０はトランス１０４と絶縁伝達部１０８、１１１により、１次巻線１０４ａ側（１次側）と２次巻線１０４ｂ側（２次側）とに分離されている。
【００１４】
図１３のように構成されたスイッチング電源装置１２０の動作を図１４の動作波形図を用いてさらに詳細に説明する。
【００１５】
以下の説明で、主スイッチング素子１０３を「スイッチング素子ＱA」と標記し、副スイッチング素子１１２を「スイッチング素子ＱB」と標記する。図１４において、
（ａ）はスイッチング素子ＱAのドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１０４の１次巻線１０４ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子ＱAのゲート電圧ＶG1、
（ｄ）はトランス１０４の２次巻線１０４ｂ側２次電流Ｉ2、
（ｅ）はスイッチング素子ＱBのゲート電圧ＶG2、
の各波形を横軸に共通の時間軸をとって表してある。
【００１６】
各時間軸に沿って説明する。
（１）期間ｔ0−ｔ1間の動作（ＱAオン、ＱBオフ）
主制御部１０２からのオン信号によりスイッチング素子ＱAのゲート電圧ＶG1は「Ｈ」となり、スイッチング素子ＱAはオンしドレイン・ソース間電圧ＶDSは、ほぼゼロである。直流電源１０１より供給された入力電圧は、トランス１０４の１次巻線１０４ａに印加され、スイッチング素子ＱAがオンすることにより、トランス１０４の１次巻線１０４ａに１次電流Ｉ1が流れ、トランス１０４に磁束が発生しエネルギーが蓄積される。このときトランス１０４の２次巻線１０４ｂに誘起電圧が発生するが、スイッチング素子ＱBがオフしているため、トランス１０４の２次巻線１０４ｂ側２次電流Ｉ2は流れない。
【００１７】
（２）期間ｔ1−ｔ2間の動作（ＱAオフ、ＱBオン）
主制御部１０２からのオフ信号によりスイッチング素子ＱAのゲート電圧ＶG1は「Ｌ」となり、スイッチング素子ＱAがオフしドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子ＱAがオフすることにより、前記１次巻線１０４ａに誘起電圧が発生すると同時に、前記２次巻線１０４ｂにも誘起電圧が発生する。スイッチング素子ＱBは、時刻ｔ1で副制御部１１３からのオン信号によりオンしているため、トランス１０４に蓄積されたエネルギーが前記２次巻線１０４ｂを介して２次電流Ｉ2として放出され、平滑コンデンサ１０６により平滑されて出力電圧ＶOとして出力端子１０９ａ、１０９ｂに供給される。トランス１０４に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2は減少し時刻ｔ2でゼロになると、前記１次巻線１０４ａ、２次巻線１０４ｂの誘起電圧はなくなる。
【００１８】
（３）期間ｔ2−ｔ3間の動作（ＱAオフ、ＱBオン）
トランス１０４に蓄積されたエネルギーが全て放出され、２次電流Ｉ2が時刻ｔ2でゼロになると、すでにオンしているスイッチング素子ＱBを介して平滑コンデンサ１０６の両端電圧、即ち出力電圧ＶOは前記２次巻線１０４ｂに印加されるため、平滑コンデンサ１０６から上記（２）と逆方向に２次電流Ｉ2′が流れ、トランス１０４には、前記とは逆方向の磁束が発生しエネルギーが蓄積される。この状態ではトランス１０４の各巻線に発生する誘起電圧の極性は変化しない。
【００１９】
（４）期間ｔ3−ｔ4間の動作（ＱAオフ、ＱBオフ）
時刻ｔ3で副制御部１１３からのオフ信号によりスイッチング素子ＱBのゲート電圧ＶG2は「Ｌ」となり、スイッチング素子ＱBがオフする。スイッチング素子ＱBがオフすると前記２次電流Ｉ2′はゼロとなり、トランス１０４の各巻線に発生する誘起電圧の極性が反転するため、トランス１０４の１次巻線１０４ａの誘起電圧には、直流電源１０１の接続端を正電圧に、スイッチング素子ＱAの接続端を負電圧にする方向に発生するため、スイッチング素子ＱAの寄生容量１０３ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１０３ｂの電荷が放出されるにともない、１次電流Ｉ1′は減少し時刻ｔ4でゼロになる。このとき主制御部１０２からのオン信号によりスイッチング素子ＱAのゲート電圧ＶG1は「Ｈ」となり、スイッチング素子ＱAは再びオンし、上記（１）から（４）の動作が繰り返されることで、出力電圧ＶOは連続的に出力端子１０９ａ、１０９ｂに供給される。また、遅延部１１０は時刻ｔ3でスイッチング素子ＱBがオフした後、時刻ｔ4まで遅らせて、スイッチング素子ＱAをオンさせるように動作する。
【００２０】
上記で説明したように、スイッチング素子ＱAは、常に寄生容量１０３ｂにたまった電荷が引き抜かれ、スイッチング素子ＱAのドレイン・ソース間電圧ＶDSがゼロになった時点でオンとなるようにスイッチングするため、前記図１１に示すスイッチング電源装置の問題点であったスイッチング素子ＱAがオン時に寄生容量１０３ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【００２１】
【発明が解決しようとする課題】
しかしながら、これら従来の技術のスイッチング電源装置は、次のような問題点があった。
【００２２】
前記図１３に示す「２次側回生による部分共振回路方式」を採用したスイッチング電源装置においては、トランス２次側の副スイッチング素子は、大電流を開閉する大容量のスイッチング素子が必要であり、スイッチング素子のゲート容量が増えることによるドライブ損失が生じる。また、逆励磁の期間（図１４の期間ｔ2−ｔ3間で２次電流Ｉ2′が流れる期間）が延びた場合には、大きな回生損失（主にコア損失）が生じる。また、大電流を開閉する大容量のスイッチング素子のコストが高い。
【００２３】
【課題を解決するための手段】
本発明の請求項１記載のスイッチング電源装置は、入力電圧をオン・オフ制御する主スイッチング素子と、少なくとも１次巻線と２次巻線を備えたトランスと、トランスの１次巻線に該主スイッチング素子が接続され、トランスの２次巻線に整流平滑回路と、該整流平滑回路の出力が一定となるように該主スイッチング素子をオン・オフ制御する主制御部を備えたスイッチング電源装置において、副スイッチング素子とコンデンサとを含む副スイッチ部を有し、副スイッチング素子を制御して該副スイッチ部のコンデンサに蓄えられた電荷を該トランスを介して該主スイッチング素子に供給し、該主スイッチング素子の寄生容量の電荷を抜き取る動作を含むことを特徴とするものである。
【００２４】
また、本発明の請求項２記載のスイッチング電源装置は、前記トランスの２次巻線には副スイッチ部と副制御部とが接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、該副制御部は前記主スイッチング素子がオン時に該副スイッチ部の該コンデンサに電荷を蓄え、主スイッチング素子がオンする迄の期間に、該トランスを介して前記コンデンサの該電荷により主スイッチング素子の寄生容量の電荷を抜き取るように動作させることを特徴とするものである。
【００２５】
また、本発明の請求項３記載のスイッチング電源装置は、前記トランスは副制御用補助巻線を備え、前記副スイッチ部と前記副制御部が前記トランスの該補助巻線にそれぞれ並列に接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、前記主スイッチング素子がオンする迄の期間に前記副スイッチ部のコンデンサに電荷を蓄え、前記主スイッチング素子のオフ時にトランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの副制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、前記主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【００２６】
また、本発明の請求項４記載のスイッチング電源装置は、前記トランスは１次巻線と２次巻線と充電用補助巻線とを備え、該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードが接続され、前記トランスの２次巻線には前記副スイッチ部と前記副制御部がそれぞれ並列に接続され、前記副スイッチ部にはダイオードと副スイッチング素子とが並列接続された回路にコンデンサが直列接続され、前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの２次巻線に印加し、トランスの１次巻線の誘起電圧により前記主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【００２７】
また、本発明の請求項５記載のスイッチング電源装置は、前記トランスは１次巻線と２次巻線と副制御用補助巻線と充電用補助巻線とを備え、該副制御用補助巻線には前記副スイッチ部と前記副制御部とがそれぞれ並列に接続され、該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードとが接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとダイオードとが直列接続された回路が接続された構成からなり、前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせ該コンデンサに蓄えられた電荷をトランスの制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【００２８】
また、本発明の請求項６記載のスイッチング電源装置は、負荷電流を検出するための検出部を前記トランスの２次側出力部の整流平滑回路側に備え、前記副制御部は該負荷電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするものである。
【００２９】
また、本発明の請求項７記載のスイッチング電源装置は、前記負荷電流を検出するための検出部はコンパレータを用いた回路で構成されていることを特徴とするものである。
【００３０】
また、本発明の請求項８記載のスイッチング電源装置は、前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部を該トランスの１次巻線側に備え、前記副制御部は該１次電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするものである。
【００３１】
さらに、本発明の請求項９記載のスイッチング電源装置は、前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部はコンパレータを用いた回路で構成されていることを特徴とするものである。
【００３２】
【発明の実施の形態】
［第１の実施の形態］
図１〜図３は、本発明の第１の実施の形態に係わるスイッチング電源装置に関する図であり、特許請求の範囲の請求項１と請求項２と請求項６と請求項７に関するものである。図１は本発明のスイッチング電源装置の概略的構成を示すブロック回路図、図２は本発明のスイッチング電源装置の詳細な回路図例、図３は本発明のスイッチング電源装置の動作波形を示す説明図である。
【００３３】
図１の本発明のスイッチング電源装置１は以下の構成からなる。
図１において、トランス１３は１次巻線１３ａ、２次巻線１３ｂより成る。トランス１３の１次巻線１３ａ側は、いわゆる直流電圧入力側に当たり、１次巻線１３ａに、主スイッチング素子１２（Ｑ１）及び直流電源１１が直列接続され、１つのループを構成している。そして、主スイッチング素子１２（Ｑ１）を制御する主制御部２０及びトリガ信号発生部８０が配設されている。
【００３４】
また、トランス１３の２次巻線１３ｂ側は、いわゆる整流出力側に当たり、２次巻線１３ｂに、副スイッチ部３０、副制御部４０、及び平滑コンデンサ１５が並列接続され、出力端子１８ａ、１８ｂより制御された直流電圧が出力される。また、副スイッチ部３０と平滑コンデンサ１５の間には、整流ダイオード１４が接続されている構成となっている。副スイッチ部３０は、副スイッチング素子３１（Ｑ２）とダイオード３２との並列接続に、インダクタ３３と電荷用コンデンサ３４とが直列接続された回路とからなる。次に、各回路の動作について説明する。
【００３５】
直流電源１１は交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置１の入力電源である。直流電源１１は、トランス１３の１次巻線１３ａに主スイッチング素子１２（Ｑ１）を介して供給される。主スイッチング素子１２はＭＯＳＦＥＴで構成され、ゲートに印加される主制御部２０のオン・オフ信号により、オン・オフ制御され、直流電源１１からの入力電圧を１次巻線１３ａに印加したり、遮断したりする動作をする。主スイッチング素子１２（Ｑ１）には、寄生ダイオードと寄生容量とが存在し、主スイッチング素子１２のドレイン・ソース間に寄生する寄生ダイオードを１２ａ、ドレイン・ソース間に寄生する寄生容量を１２ｂとして表示する。
【００３６】
２次巻線１３ｂの誘起電圧は、整流ダイオード１４及び平滑コンデンサ１５により整流平滑されて、出力電圧として出力端子１８ａ、１８ｂより出力される。
【００３７】
検出部１６は、前記出力電圧を基準電圧と比較し、比較結果は比較信号として、絶縁伝達部１７を介して、主制御部２０にフィードバックされる。主制御部２０は、検出部１６からの比較信号に基づいて、主スイッチング素子１２のオン期間を制御することで、出力電圧の安定化を行っている。
【００３８】
絶縁伝達部１７は、トランス１３の２次巻線１３ｂ側の検出部１６の比較信号を、トランス１３の１次巻線１３ａ側と２次巻線１３ｂ側とを絶縁した状態で、トランス１３の１次巻線１３ａ側に配設されている主制御部２０に伝達する。即ち、スイッチング電源装置１は、トランス１３と絶縁伝達部１７とにより、１次巻線１３ａ側（１次側）と２次巻線１３ｂ側（２次側）とが電気的に分離されている。
【００３９】
副制御部４０は、主スイッチング素子１２のオフ時に、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取る制御を行う。即ち、主スイッチング素子１２がオン時、副スイッチ部３０の電荷用コンデンサ３４に蓄えられた電荷を、主スイッチング素子１２のオフ時に、トランス１３に蓄積された励磁エネルギーが放出された後、副スイッチング素子３１をオンさせ、トランス１３の２次巻線１３ｂに印加し、トランス１３の１次巻線１３ａの誘起電圧により、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るように動作する。
【００４０】
トリガ信号発生部８０は、副スイッチング素子３１がオン時のトランス１３の１次巻線１３ａの誘起電圧を検知し、主制御部２０に主スイッチング素子１２をオンさせるためのトリガ信号を発生する。
【００４１】
上記の結果、寄生容量１２ｂに溜っていた電荷が無い状態（ドレイン・ソース間電圧ＶDSがゼロの状態）で、主スイッチング素子１２がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【００４２】
上記スイッチング電源装置１において、負荷電流が少ない場合、電荷用コンデンサ３４の充放電は、トランス１３の損失へ影響を大きく与える。また、主スイッチング素子１２のオン期間が、電荷用コンデンサ３４とインダクタ３３の共振期間より短くなると、電荷用コンデンサ３４に印加される電圧が下がり、電荷用コンデンサ３４に溜まる電荷の量が、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るに充分でない状態となるので、主スイッチング素子１２のドレイン・ソース間電圧ＶDSがゼロにならない場合が発生する。
【００４３】
そこで、トランス１３の２次巻線１３ｂ側に配設されている検出部６０は、負荷電流を検出し、負荷電流が少ない場合（軽負荷時）には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【００４４】
図１のように構成されたスイッチング電源装置１の動作を図３の動作波形図を用いてさらに詳細に説明する。
以下の説明で、主スイッチング素子１２を「スイッチング素子Ｑ１」と標記し、副スイッチング素子３１を「スイッチング素子Ｑ２」と標記する。図３において、
（ａ）はスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１３の１次巻線１３ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子Ｑ１のゲート電圧ＶG1、
（ｄ）はトランス１３の１次巻線１３ａ側１次電圧ＶH、
（ｅ）はトリガ信号発生部８０のトリガ信号電圧ＶTR、
（ｆ）はトランス１３の２次巻線１３ｂ側２次電流Ｉ2、
（ｇ）はスイッチング素子Ｑ２のゲート電圧ＶG2、
（ｈ）は電荷用コンデンサ３４の電圧ＶC、
の各波形を横軸に共通の時間軸をとって表してある。また、スイッチング素子Ｑ１はゲート電圧ＶG1が「Ｈ」（ハイ、またはある高さの電圧値）の時にオン、ゲート電圧ＶG1が「Ｌ」（ロー、またはある値以下の電圧値）の時にオフし、スイッチング素子Ｑ２はゲート電圧ＶG2が「Ｌ」の時にオン、ゲート電圧ＶG2が「Ｈ」の時にオフするように構成されている。
【００４５】
時間軸に沿って説明する。
（１）時刻ｔ0までの動作（Ｑ１オン、Ｑ２オフ）
主制御部２０の制御により、スイッチング素子Ｑ１のゲート電圧ＶG1は「Ｈ」であり、スイッチング素子Ｑ１はオンし、ドレイン・ソース間電圧ＶDSはほぼゼロである。直流電源１１より供給された入力電圧は、トランス１３の１次巻線１３ａに印加され、スイッチング素子Ｑ１がオンしていることにより、トランス１３の１次巻線１３ａに１次電流Ｉ1が図１に示される矢印の方向に流れ、トランス１３に磁束が発生し、エネルギーが蓄積される。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側の２次電流Ｉ2は流れない。
【００４６】
（２）期間ｔ0−ｔ1間の動作（Ｑ１オフ、Ｑ２オフ）
時刻ｔ0で、主制御部２０はスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｌ」とし、スイッチング素子Ｑ１がオフし、ドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子Ｑ１がオフすることにより、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、前記２次巻線１３ｂにも誘起電圧（●と逆方向）が発生し、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記２次巻線１３ｂを介して、２次電流Ｉ2として（図１に示される矢印の方向に流れて）放出され、平滑コンデンサ１５により平滑されて、出力電圧ＶOとして出力端子１８ａ、１８ｂに供給される。トランス１３に蓄積されたエネルギーが放出されるに伴い、２次電流Ｉ2は暫時減少し、時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂの誘起電圧はなくなる。
【００４７】
（３）期間ｔ1−ｔ2間の動作（Ｑ１オフ、Ｑ２オン）
トランス１３に蓄積されたエネルギーが全て放出され、２次電流Ｉ2が時刻ｔ1でゼロになると、副制御部４０はスイッチング素子Ｑ２のゲート電圧ＶG2を「Ｌ」とし、スイッチング素子Ｑ２がオンする。スイッチング素子Ｑ２がオンすると、電荷用コンデンサ３４の両端電圧が前記２次巻線１３ｂに印加され、電荷用コンデンサ３４に蓄えられていた電荷が放出されるため、電荷用コンデンサ３４から上記（２）と同方向に２次電流Ｉ2′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、スイッチング素子Ｑ１の寄生容量１２ｂに溜っていた電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるに伴い、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【００４８】
（４）期間ｔ2−ｔ3間の動作（Ｑ１オン、Ｑ２オン）
トリガ信号発生部８０は、上記（３）におけるトランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）を検知し、主制御部２０にスイッチング素子Ｑ１をオンさせるためのトリガ信号を発生し、スイッチング素子Ｑ１はオンする。スイッチング素子Ｑ１は、寄生容量１２ｂの電荷が放出され、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSがゼロになった後オンするため、スイッチング素子Ｑ１がオン時には、寄生容量１２ｂに溜っていた電荷がショートされて、電荷が無い状態で、スイッチング素子Ｑ１がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【００４９】
スイッチング素子Ｑ１がオンし、トランス１３の１次巻線１３ａに１次電流が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。副制御部４０は２次巻線１３ｂの誘起電圧（●の方向）を検知し、スイッチング素子Ｑ２をオフする。また、２次巻線１３ｂの誘起電圧（●の方向）は、整流ダイオード１４を逆バイアスし、ダイオード３２を順バイアスする方向に電圧が印加されるように構成されているため、ダイオード３２とインダクタ３３を介して、２次電流ｉ2′が流れ、電荷用コンデンサ３４を充電する。インダクタ３３は、電荷用コンデンサ３４との共振により、電荷用コンデンサ３４に印加される電圧を、インダクタ３３がない場合に比べて２倍以上高い電圧にしている。
【００５０】
（５）期間ｔ3−ｔ4間の動作（Ｑ１オン、Ｑ２オフ）
トランス１３の２次巻線１３ｂの誘起電圧（●の方向）が、整流ダイオード１４を逆バイアスし、ダイオード３２を順バイアスする方向に電圧が印加され、ダイオード３２とインダクタ３３を介して２次電流ｉ2′が流れ、電荷用コンデンサ３４が充電されるにつれて２次電流ｉ2′は減少し、時刻ｔ4でゼロとなる。以後は上記（１）から（５）の動作を繰り返す。
【００５１】
図２は本発明のスイッチング電源装置の第１の実施の形態に係わるスイッチング電源装置の詳細な回路図例であり、副制御部４０、検出部６０、トリガ信号発生部８０の構成及び動作を以下に説明する。
【００５２】
副制御部４０は以下の構成からなる。主スイッチング素子１２オン時に副スイッチ部３０の電荷用コンデンサ３４に電荷が蓄えられ、主スイッチング素子１２（Ｑ１）がオフすることにより、トランス１３の１次巻線１３ａに誘起電圧（●と逆方向）が発生し、同時に、２次巻線１３ｂにも誘起電圧（●と逆方向）が発生し、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが２次巻線１３ｂを介して２次電流Ｉ2として放出される。副制御部４０は、２次電流Ｉ2を抵抗５０で検出し、電圧に変換して、コンパレータ４７の反転入力に印加する。コンパレータ４７の非反転入力には、出力電圧を抵抗４８と抵抗４９とで分割した基準電圧が印加されている。
【００５３】
２次電流Ｉ2が流れている場合、コンパレータ４７の非反転入力に印加されている抵抗５０の検出電圧は、コンパレータ４７の反転入力に印加されている基準電圧よりも高いため、コンパレータ４７の出力は「Ｌ」となり、トランジスタ４６がオフからトランジスタ４１がオンする。また、トランジスタ４２がオフから副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１はオフしている。次にトランス１３に蓄積されたエネルギーが放出され、２次電流Ｉ2が減少した場合、２次電流Ｉ2が減少し、コンパレータ４７の非反転入力に印加されている抵抗５０の検出電圧も低下し、コンパレータ４７の反転入力に印加されている基準電圧よりも低くなると、コンパレータ４７の出力は「Ｈ」となり、トランジスタ４６がオンし、トランジスタ４１がオフする。トランジスタ４２がオンし、副スイッチング素子３１のゲート電圧が「Ｌ」となり、副スイッチング素子３１はオンする。副スイッチング素子３１がオンすると、電荷用コンデンサ３４に蓄えられた電荷がトランス１３の２次巻線１３ｂに印加され、トランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）により、主スイッチング素子１２の寄生容量１２ｂの電荷が抜き取られる。
【００５４】
また、トリガ信号発生部８０は以下の構成からなる。トリガ信号発生部８０は、副スイッチング素子３１がオン時のトランス１３の補助巻線１３ｃの誘起電圧を検知し、主制御部２０に主スイッチング素子１２をオンさせるためのトリガ信号を発生する。
【００５５】
トランス１３の補助巻線１３ｃに誘起電圧が発生していない場合、ツェナーダイオード８８を介してトランジスタ８６のベースに電流が流れ、トランジスタ８６がオンし、トランジスタ８３がオフしている。トランス１３の補助巻線１３ｃに誘起電圧が発生した場合、ツェナーダイオード８８がオフし、トランジスタ８６がオフし、トランジスタ８３がオンするため、コンデンサ８２が充電される間、パルス状のトリガ信号を発生する。
【００５６】
トリガ信号発生部８０からのトリガ信号により、主スイッチング素子１２がオンし、トランス１３の１次巻線１３ａに１次電流Ｉ1が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。２次巻線１３ｂの誘起電圧（●の方向）により、電荷用コンデンサ３４→インダクタ３３→副スイッチング素子３１の経路で電流ｉ2′が流れ、電荷用コンデンサ３４は充電される。この時、電荷用コンデンサ３４の電圧が振動しないようにするため、副制御部４０にトランジスタ５１、コンデンサ５３、抵抗５２、抵抗５４からなる回路を付加している。即ち、２次巻線１３ｂの誘起電圧（●の方向）が抵抗５４を介してコンデンサ５３を充電し、トランジスタ５１がオン→トランジスタ４６がオフ→トランジスタ４１がオンし、トランジスタ４２がオフ→副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１はオフする。そして、電荷用コンデンサ３４の容量Ｃとインダクタ３３のインダクタンスＬの共振期間の半分（１／２×√（ＬＣ））以内に副スイッチング素子３１をオフするように構成されている。
【００５７】
また、検出部６０は以下の構成からなる。検出部６０は、負荷電流を検出し負荷電流Ｉ0が少ない（軽負荷）場合には、副制御部４０の副スイッチング素子３１を常にオフとするための検出信号を発生する。検出部６０は、負荷電流Ｉ0を抵抗６３で検出し、電圧に変換してコンパレータ６４の非反転入力に印加する。コンパレータ６４の反転入力には出力電圧を抵抗６１と抵抗６２とで分割した基準電圧が印加されている。負荷電流Ｉ0が多い（重負荷）場合、基準電圧よりも抵抗６３の検出電圧が高いので、コンパレータ６４の出力は「Ｈ」となり、副制御部４０は前記に示した通常の動作を行う。負荷電流Ｉ0が少ない（軽負荷）場合、基準電圧よりも抵抗６３の検出電圧が低くなるので、コンパレータ６４の出力は「Ｌ」となり、副制御部４０のトランジスタ４６は常にオフ→トランジスタ４１オンし、トランジスタ４２オフ→副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１は常にオフする。
【００５８】
また、副スイッチ部３０において、電荷用コンデンサ３４に直列にインダクタ３３が挿入されている。即ち、電荷用コンデンサ３４だけであると電荷用コンデンサ３４に印加される電圧は、電圧＝（入力電圧×トランスの巻数比）、だけになり、副スイッチング素子３１がオンして、電荷用コンデンサ３４に蓄えられた電荷がトランス１３の２次巻線１３ｂに印加され、トランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）により、主スイッチング素子１２の寄生容量１２ｂの電荷を完全に抜き取ろことが出来ない。従って、電荷用コンデンサ３４に直列にインダクタ３３を挿入し、電荷用コンデンサ３４とインダクタ３３の共振を利用して電荷用コンデンサ３４に印加される電圧を、電圧＝（入力電圧×トランスの巻数比）×２倍、に高めている。
【００５９】
［第２の実施の形態］
図４〜図６は、本発明の第２の実施の形態に係わるスイッチング電源装置に関する図であり、特許請求の範囲の請求項１と請求項３と請求項８と請求項９に関するものである。図４は本発明のスイッチング電源装置の概略的構成を示すブロック回路図、図５は本発明のスイッチング電源装置の詳細な回路図例、図６は本発明のスイッチング電源装置の動作波形を示す説明図である。
【００６０】
図４の本発明のスイッチング電源装置２は以下の構成からなる。
図４において、トランス１３は１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃより成る。トランス１３の１次巻線１３ａ側は、いわゆる直流電圧入力側に当たり、１次巻線１３ａに、主スイッチング素子１２（Ｑ１）及び直流電源１１が直列接続され、１つのループを構成している。そして、主スイッチング素子１２（Ｑ１）を制御する主制御部２０、遅延部２２が配設されている。
【００６１】
また、トランス１３の２次巻線１３ｂ側は、いわゆる整流出力側に当たり、整流ダイオード１４、平滑コンデンサ１５が並列接続され、出力端子１８ａ、１８ｂより制御された直流電圧が出力される。また、直流出力電圧の変動を検出する検出部１６が配設されている。
【００６２】
また、トランス１３の補助巻線１３ｃには、副スイッチ部３０、副制御部４０、整流ダイオード２３、及びコンデンサ２４が配設され、１つの回路を構成している。そして、主制御部２０からの信号を検出部６０を介して、副制御部４０にフィードバックする構成になっている。副スイッチ部３０は、副スイッチング素子３１（Ｑ２）とダイオード３２との並列接続に、インダクタ３３と電荷用コンデンサ３４とが直列接続された回路とからなる。次に、各回路の動作について説明する。
【００６３】
直流電源１１は交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置２の入力電源である。直流電源１１は、トランス１３の１次巻線１３ａに主スイッチング素子１２（Ｑ１）を介して供給される。主スイッチング素子１２はＭＯＳＦＥＴで構成され、遅延部２２を介してゲートに印加される主制御部２０のオン・オフ信号により、オン・オフ制御され、直流電源１１からの入力電圧を１次巻線１３ａに印加したり、遮断したりする動作をする。主スイッチング素子１２（Ｑ１）には、寄生ダイオードと寄生容量とが存在し、主スイッチング素子１２のドレイン・ソース間に寄生する寄生ダイオードを１２ａ、ドレイン・ソース間に寄生する寄生容量を１２ｂとして表示する。２次巻線１３ｂの誘起電圧は、整流ダイオード１４及び平滑コンデンサ１５により整流平滑されて、出力電圧として出力端子１８ａ、１８ｂより出力される。
【００６４】
検出部１６は、前記出力電圧を基準電圧と比較し、比較結果は比較信号として、絶縁伝達部１７を介して、主制御部２０にフィードバックされる。主制御部２０は、検出部１６からの比較信号に基づいて、主スイッチング素子１２のオン期間を制御することで、出力電圧の安定化を行っている。
【００６５】
絶縁伝達部１７は、トランス１３の２次巻線１３ｂ側の検出部１６の比較信号を、トランス１３の１次巻線１３ａ側と２次巻線１３ｂ側とを絶縁した状態で、トランス１３の１次巻線１３ａ側に配設されている主制御部２０に伝達する。即ち、スイッチング電源装置２は、トランス１３と絶縁伝達部１７とにより、１次巻線１３ａ側（１次側）と２次巻線１３ｂ側（２次側）とが電気的に分離されている。
【００６６】
副制御部４０は、主スイッチング素子１２のオフ時に、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取る制御を行う。即ち、主スイッチング素子１２がオン時、副スイッチ部３０の電荷用コンデンサ３４に蓄えられた電荷を、主スイッチング素子１２のオフ時に、トランス１３に蓄積された励磁エネルギーが放出された後、副スイッチング素子３１をオンさせ、電荷用コンデンサ３４に蓄えられた電荷をトランス１３の補助巻線１３ｃに印加し、トランス１３の１次巻線１３ａの誘起電圧により、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るように動作する。
【００６７】
また、遅延部２２は、主制御部２０のオン信号を、上記で述べた主スイッチング素子１２の寄生容量１２ｂの電荷が抜き取られ、主スイッチング素子１２のドレイン・ソース間電圧ＶDSがゼロになるまで遅延して、主スイッチング素子１２のゲートに伝達する。
【００６８】
上記の結果、寄生容量１２ｂに溜っていた電荷が無い状態（ドレイン・ソース間電圧ＶDSがゼロの状態）で、主スイッチング素子１２がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【００６９】
上記スイッチング電源装置２において、負荷電流が少ない場合、電荷用コンデンサ３４の充放電は、トランス１３の損失へ影響を大きく与える。また、主スイッチング素子１２のオン期間が、電荷用コンデンサ３４とインダクタ３３の共振期間より短くなると、電荷用コンデンサ３４に印加される電圧が下がり、電荷用コンデンサ３４に溜まる電荷の量が、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るに充分でない状態となるので、主スイッチング素子１２のドレイン・ソース間電圧ＶDSがゼロにならない場合が発生する。
【００７０】
そこで検出部６０は、主スイッチング素子１２を介して流れるトランス１３の１次巻線１３ａ側１次電流Ｉ1を検出し、１次電流Ｉ1が少ない、即ち負荷電流が少ない（軽負荷）場合には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【００７１】
図４のように構成されたスイッチング電源装置２の動作を図６の動作波形図を用いてさらに詳細に説明する。
以下の説明で、主スイッチング素子１２を「スイッチング素子Ｑ１」と標記し、副スイッチング素子３１を「スイッチング素子Ｑ２」と標記する。図４において、
（ａ）はスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１３の１次巻線１３ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子Ｑ１のゲート電圧ＶG1、
（ｄ）は主制御部２０のオン・オフ信号ＶON、
（ｅ）はスイッチング素子Ｑ２のゲート電圧ＶG2、
（ｆ）はトランス１３の２次巻線１３ｂ側２次電流Ｉ2、
（ｇ）はトランス１３の補助巻線１３ｃ側電流Ｉ3、
（ｈ）は電荷用コンデンサ３４の電圧ＶC、
の各波形を横軸に共通の時間軸をとって表してある。また、スイッチング素子Ｑ１はゲート電圧ＶG1が「Ｈ」（ハイ、またはある高さの電圧値）の時にオン、ゲート電圧ＶG1が「Ｌ」（ロー、またはある値以下の電圧値）の時にオフし、スイッチング素子Ｑ２はゲート電圧ＶG2が「Ｌ」の時にオン、ゲート電圧ＶG2が「Ｈ」の時にオフするように構成されている。
【００７２】
時間軸に沿って説明する。
（１）時刻ｔ0までの動作（Ｑ１オン、Ｑ２オン）
主制御部２０によりスイッチング素子Ｑ１のゲート電圧ＶG1は「Ｈ」、スイッチング素子Ｑ２のゲート電圧ＶG2は「Ｌ」であり、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は共にオンし、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSはほぼゼロである。直流電源１１より供給された入力電圧は、トランス１３の１次巻線１３ａに印加され、スイッチング素子Ｑ１がオンしていることにより、トランス１３の１次巻線１３ａに１次電流Ｉ1が流れ、トランス１３に磁束が発生しエネルギーが蓄積される。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、このときトランス１３の補助巻線１３ｃに誘起電圧（●の方向）が発生するが、整流ダイオード２３を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｃ側電流Ｉ3は流れない。また、補助巻線１３ｃの誘起電圧（●の方向）により、電荷用コンデンサ３４→インダクタ３３→スイッチング素子Ｑ２の経路で電流ｉ3′が流れ、電荷用コンデンサ３４は充電を完了した後は、電流ｉ3′は流れない。
【００７３】
（２）期間ｔ0−ｔ1間の動作（Ｑ１オフ、Ｑ２オフ）
時刻ｔ0で主制御部２０はスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｌ」、スイッチング素子Ｑ２のゲート電圧ＶG2を「Ｈ」とし、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は共にオフし、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子Ｑ１がオフすることにより、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、前記２次巻線１３ｂにも誘起電圧（●と逆方向）が発生し、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記２次巻線１３ｂを介して２次電流Ｉ2として放出され、平滑コンデンサ１５により平滑されて出力電圧ＶOとして出力端子１８ａ、１８ｂに供給される。また、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、補助巻線１３ｃにも誘起電圧（●と逆方向）が発生し、整流ダイオード２３を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記補助巻線１３ｃを介して電流Ｉ3として放出され、平滑コンデンサ２４により平滑されて、主制御部２０及び副制御部４０の電源として供給される。また、このときスイッチング素子Ｑ２はオフ、ダイオード３２は逆バイアスされているため、副スイッチ部３０を介して電流Ｉ3は流れない。トランス１３に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2及び電流Ｉ3は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃの誘起電圧はなくなる。
【００７４】
（３）期間ｔ1−ｔ2間の動作（Ｑ１オフ、Ｑ２オン）
トランス１３に蓄積されたエネルギーが全て放出され、２次電流Ｉ2及び電流Ｉ3は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃの誘起電圧はなくなる。時刻ｔ1で、主制御部２０はオン信号を出力し、スイッチング素子Ｑ２のゲート電圧ＶG2を「Ｌ」とし、スイッチング素子Ｑ２がオンする。スイッチング素子Ｑ２がオンすると、電荷用コンデンサ３４の両端電圧が前記補助巻線１３ｃに印加され、電荷用コンデンサ３４にたくわえられていた電荷が放出されるため、電荷用コンデンサ３４から上記（２）と同方向に電流Ｉ3′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、スイッチング素子Ｑ１の寄生容量１２ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるにともない、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【００７５】
（４）期間ｔ2−ｔ3間の動作（Ｑ１オン、Ｑ２オン）
前記時刻ｔ1で主制御部２０から出力されたオン信号は、遅延部２２により期間ｔ1−ｔ2間遅延されて、時刻ｔ2でスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｈ」にし、スイッチング素子Ｑ１はオンする。従って、スイッチング素子Ｑ１は、ドレイン・ソース間電圧ＶDSがゼロの時にオンするため、スイッチング素子Ｑ１がオン時に寄生容量１２ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【００７６】
スイッチング素子Ｑ１がオンし、トランス１３の１次巻線１３ａに１次電流が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、このときトランス１３の補助巻線１３ｃに誘起電圧（●の方向）が発生するが、整流ダイオード２３を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｃ側電流Ｉ3は流れない。また、補助巻線１３ｃの誘起電圧（●の方向）により、電荷用コンデンサ３４→インダクタ３３→スイッチング素子Ｑ２の経路で電流ｉ3′が流れ、電荷用コンデンサ３４を充電し、時刻ｔ3で充電を完了した後は、電流ｉ3′は流れない。インダクタ３３は、電荷用コンデンサ３４との共振により電荷用コンデンサ３４に印加される電圧をインダクタ３３がない場合に比べて２倍に上げている。以後は上記（１）から（４）の動作を繰り返す。
【００７７】
図４のように構成されたスイッチング電源装置２の副制御部４０、検出部６０の動作を図５に示す詳細な回路図例を用いて説明する。
【００７８】
副制御部４０は以下の構成からなる。主制御部２０よりオン信号が出力されると、抵抗２５を介してトランジスタ４６のベースが「Ｈ」となり、トランジスタ４６がオン→トランジスタ４１がオフ、トランジスタ４２がオン→副スイッチング素子３１のゲート電圧が「Ｌ」となり、副スイッチング素子３１はオンする。副スイッチング素子３１がオンすると、電荷用コンデンサ３４の両端電圧が前記補助巻線１３ｃに印加され、電荷用コンデンサ３４にたくわえられていた電荷が放出されるため、電荷用コンデンサ３４から電流Ｉ3′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、主スイッチング素子１２の寄生容量１２ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるにともない、主スイッチング素子１２のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【００７９】
また、主制御部２０から出力されたオン信号は、抵抗からなる遅延部２２により、上記の寄生容量１２ｂの電荷が放出され主スイッチング素子１２のドレイン・ソース間電圧ＶDSが低下しゼロになるまでの期間だけ遅らせて、主スイッチング素子１２をオンさせる。従って、主スイッチング素子１２は、ドレイン・ソース間電圧ＶDSがゼロの時にオンするため、主スイッチング素子１２がオン時に寄生容量１２ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【００８０】
主スイッチング素子１２がオン時、補助巻線１３ｃの誘起電圧（●の方向）により、電荷用コンデンサ３４→インダクタ３３→スイッチング素子Ｑ２の経路で電流ｉ3′が流れ、電荷用コンデンサ３４が充電される。この時、電荷用コンデンサ３４の電圧が振動しないようにするため、副制御部４０にトランジスタ５１、コンデンサ５３、抵抗５２、抵抗５４からなる回路を付加している。即ち、補助巻線１３ｃの誘起電圧（●の方向）が抵抗５４を介してコンデンサ５３を充電し、トランジスタ５１がオン→トランジスタ４６がオフ→トランジスタ４１がオン、トランジスタ４２がオフ→副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１はオフする。そして、電荷用コンデンサ３４の容量Ｃとインダクタ３３のインダクタンスＬの共振期間の半分（１／２×√（ＬＣ））以内に副スイッチング素子３１をオフするように構成されている。
【００８１】
また、検出部６０は以下の構成からなる。検出部６０は、主スイッチング素子１２を介して流れるトランス１３の１次巻線１３ａ側１次電流Ｉ1を検出し、１次電流Ｉ1が少ない、即ち負荷電流が少ない（軽負荷）場合には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【００８２】
検出部６０は、上記１次電流Ｉ1を抵抗６６で検出し、電圧に変換してコンパレータ６８の非反転入力に印加する。コンパレータ６８の反転入力には基準電圧６９が印加されている。負荷電流Ｉ0が多い（重負荷）場合、１次電流Ｉ1が多くなり、基準電圧よりも抵抗６６の検出電圧が高いので、コンパレータ６８の出力は「Ｈ」となり、副制御部４０は前記に示した通常の動作を行う。負荷電流Ｉ0が少ない（軽負荷）場合、１次電流Ｉ1が少なくなり、基準電圧よりも抵抗６６の検出電圧が低くなるので、コンパレータ６８の出力は「Ｌ」となり、副制御部４０のトランジスタ４６は常にオフ→トランジスタ４１オン、トランジスタ４２オフ→副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１は常にオフする。
【００８３】
また、副スイッチ部３０において、電荷用コンデンサ３４に直列にインダクタ３３が挿入されている。即ち、電荷用コンデンサ３４だけであると電荷用コンデンサ３４に印加される電圧は入力電圧×トランスの巻数比だけになり、副スイッチング素子３１がオンして、電荷用コンデンサ３４に蓄えられた電荷がトランス１３の補助巻線１３ｃに印加され、トランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）により主スイッチング素子１２の寄生容量１２ｂの電荷を完全に抜き取ろことが出来ない。従って、電荷用コンデンサ３４に直列にインダクタ３３を挿入し、電荷用コンデンサ３４とインダクタ３３の共振を利用して電荷用コンデンサ３４に印加される電圧を最大、入力電圧×トランスの巻数比の２倍に高めている。
【００８４】
［第３の実施の形態］
図７と図８は、本発明の第３の実施の形態に係わるスイッチング電源装置に関する図であり、特許請求の範囲の請求項１と請求項４と請求項６と請求項７に関するものである。図７は本発明のスイッチング電源装置の概略的構成を示すブロック回路図、図８は本発明のスイッチング電源装置の動作波形を示す説明図である。
【００８５】
図７の本発明のスイッチング電源装置３は以下の構成からなる。
図７において、トランス１３は１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｄより成る。トランス１３の１次巻線１３ａ側は、いわゆる直流電圧入力側に当たり、１次巻線１３ａに、主スイッチング素子１２（Ｑ１）及び直流電源１１が直列接続され、１つのループを構成している。そして、主スイッチング素子１２（Ｑ１）を制御する主制御部２０及びトリガ信号発生部８０が配設されている。
【００８６】
また、トランス１３の２次巻線１３ｂ側は、いわゆる整流出力側に当たり、２次巻線１３ｂに、副スイッチ部３０、副制御部４０、及び平滑コンデンサ１５が並列接続され、出力端子１８ａ、１８ｂより制御された直流電圧が出力される。また、副スイッチ部３０と平滑コンデンサ１５の間には、整流ダイオード１４が接続されている構成となっている。直流出力電圧の変動を検出する検出部１６が配設されている。
【００８７】
副スイッチ部３０は、副スイッチング素子３１（Ｑ２）とダイオード３２との並列接続に、電荷用コンデンサ３４が直列接続された回路とからなる。また、電荷用コンデンサ３４は、補助巻線１３ｄのインダクタとダイオード２６が接続されて、１つのループを形成し、主スイッチング素子１２オフ時に、補助巻線１３ｄに発生した誘起電圧（●と逆方向）によりダイオード２６を介して充電される。
【００８８】
検出部１６は、前記出力電圧を基準電圧と比較し、比較結果は比較信号として、絶縁伝達部１７を介して、主制御部２０にフィードバックされる。主制御部２０は、検出部１６からの比較信号に基づいて、主スイッチング素子１２のオン期間を制御することで、出力電圧の安定化を行っている。
【００８９】
絶縁伝達部１７は、トランス１３の２次巻線１３ｂ側の検出部１６の比較信号を、トランス１３の１次巻線１３ａ側と２次巻線１３ｂ側とを絶縁した状態で、トランス１３の１次巻線１３ａ側に配設されている主制御部２０に伝達する。即ち、スイッチング電源装置１は、トランス１３と絶縁伝達部１７とにより、１次巻線１３ａ側（１次側）と２次巻線１３ｂ側（２次側）とが電気的に分離されている。
【００９０】
副制御部４０は、主スイッチング素子１２のオフ時に、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取る制御を行う。即ち、主スイッチング素子１２がオン時、副スイッチ部３０の電荷用コンデンサ３４に蓄えられた電荷を、主スイッチング素子１２のオフ時に、トランス１３に蓄積された励磁エネルギーが放出された後、副スイッチング素子３１をオンさせ、電荷用コンデンサ３４に蓄えられた電荷をトランス１３の２次巻線１３ｂに印加し、トランス１３の１次巻線１３ａの誘起電圧により、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るように動作する。
【００９１】
トリガ信号発生部８０は、副スイッチング素子３１がオン時のトランス１３の１次巻線１３ａの誘起電圧を検知し、主制御部２０に主スイッチング素子１２をオンさせるためのトリガ信号を発生する。
【００９２】
上記の結果、寄生容量１２ｂに溜っていた電荷が無い状態（ドレイン・ソース間電圧ＶDSがゼロの状態）で、主スイッチング素子１２がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【００９３】
上記スイッチング電源装置３において、負荷電流が少ない場合、電荷用コンデンサ３４の充放電は、トランス１３の損失へ影響を大きく与える。そこで、トランス１３の２次巻線１３ｂ側に配設されている検出部６０は、負荷電流を検出し、負荷電流が少ない場合（軽負荷時）には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【００９４】
図７のように構成されたスイッチング電源装置３の動作を図８の動作波形図を用いてさらに詳細に説明する。
以下の説明で、主スイッチング素子１２を「スイッチング素子Ｑ１」と標記し、副スイッチング素子３１を「スイッチング素子Ｑ２」と標記する。
（ａ）はスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１３の１次巻線１３ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子Ｑ１のゲート電圧ＶG1、
（ｄ）はトランス１３の１次巻線１３ａ側１次電圧ＶH、
（ｅ）はトリガ信号発生部８０のトリガ信号電圧ＶTR、
（ｆ）はトランス１３の２次巻線１３ｂ側２次電流Ｉ2、
（ｇ）はスイッチング素子Ｑ２のゲート電圧ＶG2、
（ｈ）は電荷用コンデンサ３４の電圧ＶC、
（ｊ）はトランス１３の補助巻線１３ｄ側電流Ｉ4、
の各波形を横軸に共通の時間軸をとって表してある。また、スイッチング素子Ｑ１はゲート電圧ＶG1が「Ｈ」の時にオン、ゲート電圧ＶG1が「Ｌ」の時にオフし、スイッチング素子Ｑ２はゲート電圧ＶG2が「Ｌ」の時にオン、ゲート電圧ＶG2が「Ｈ」の時にオフするように構成されている。
【００９５】
時間軸に沿って説明する。
（１）時刻ｔ0までの動作（Ｑ１オン、Ｑ２オフ）
主制御部２０によりスイッチング素子Ｑ１のゲート電圧ＶG1は「Ｈ」であり、スイッチング素子Ｑ１はオンし、ドレイン・ソース間電圧ＶDSはほぼゼロである。直流電源１１より供給された入力電圧は、トランス１３の１次巻線１３ａに印加され、スイッチング素子Ｑ１がオンしていることにより、トランス１３の１次巻線１３ａに１次電流Ｉ1が流れ、トランス１３に磁束が発生しエネルギーが蓄積される。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４及びダイオード３５を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、トランス１３の補助巻線１３ｄに誘起電圧（●の方向）が発生するが、整流ダイオード１４及びダイオード３５を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｄ側電流Ｉ4は流れない。
【００９６】
（２）期間ｔ0−ｔ1間の動作（Ｑ１オフ、Ｑ２オフ）
時刻ｔ0で主制御部２０はスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｌ」とし、スイッチング素子Ｑ１がオフしドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子Ｑ１がオフすることにより、トランス１３の１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、２次巻線１３ｂに誘起電圧（●と逆方向）が、補助巻線１３ｄに誘起電圧（●と逆方向）が発生する。２次巻線１３ｂの誘起電圧（●と逆方向）は、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが２次巻線１３ｂを介して２次電流Ｉ2として放出され、平滑コンデンサ１５により平滑されて出力電圧ＶOとして出力端子１８ａ、１８ｂに供給される。また、補助巻線１３ｄの誘起電圧（●と逆方向）は、ダイオード２６を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが補助巻線１３ｄを介して電流Ｉ4として放出され電荷用コンデンサ３４を充電する。トランス１３に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｄの誘起電圧はなくなる。
【００９７】
（３）期間ｔ1−ｔ2間の動作（Ｑ１オフ、Ｑ２オン）
トランス１３に蓄積されたエネルギーが全て放出され、２次電流Ｉ2が時刻ｔ1でゼロになると、副制御部４０はスイッチング素子Ｑ２のゲート電圧ＶG2を「Ｌ」とし、スイッチング素子Ｑ２がオンする。スイッチング素子Ｑ２がオンすると、電荷用コンデンサ３４の両端電圧が前記２次巻線１３ｂに印加され、電荷用コンデンサ３４にたくわえられていた電荷が放出されるため、電荷用コンデンサ３４から上記（２）と同方向に２次電流Ｉ2′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、スイッチング素子Ｑ１の寄生容量１２ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるにともない、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【００９８】
（４）期間ｔ2−ｔ3間の動作（Ｑ１オン、Ｑ２オン）
トリガ信号発生部８０は上記（３）におけるトランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）を検知し、主制御部２０にスイッチング素子Ｑ１をオンさせるためのトリガ信号を発生し、スイッチング素子Ｑ１はオンする。スイッチング素子Ｑ１は、寄生容量１２ｂの電荷が放出され、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSがゼロになった後オンするため、スイッチング素子Ｑ１がオン時に寄生容量１２ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【００９９】
スイッチング素子Ｑ１がオンし、トランス１３の１次巻線１３ａに１次電流が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。副制御部４０は２次巻線１３ｂの誘起電圧（●の方向）を検知し、スイッチング素子Ｑ２をオフする。以後は上記（１）から（４）の動作を繰り返す。
【０１００】
図７のように構成されたスイッチング電源装置３の副制御部４０、検出部６０、トリガ信号発生部８０の動作は図２の実施例を示す回路図を用いて説明したものと同じであるため、ここでの説明は省略する。
【０１０１】
［第４の実施の形態］
図９と図１０は、本発明の第４の実施の形態に係わるスイッチング電源装置に関する図であり、特許請求の範囲の請求項１と請求項５と請求項８と請求項９に関するものである。図９は本発明のスイッチング電源装置の概略的構成を示すブロック回路図、図１０は本発明のスイッチング電源装置の動作波形を示す説明図である。
【０１０２】
図９の本発明のスイッチング電源装置４は以下の構成からなる。
図９において、トランス１３は１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃ、補助巻線１３ｄより成る。トランス１３の１次巻線１３ａ側は、いわゆる直流電圧入力側に当たり、１次巻線１３ａに、主スイッチング素子１２（Ｑ１）及び直流電源１１が直列接続され、１つのループを構成している。そして、主スイッチング素子１２（Ｑ１）を制御する主制御部２０、遅延部２２が配設されている。
【０１０３】
また、トランス１３の２次巻線１３ｂ側は、いわゆる整流出力側に当たり、整流ダイオード１４、平滑コンデンサ１５が並列接続され、出力端子１８ａ、１８ｂより制御された直流電圧が出力される。また、直流出力電圧の変動を検出する検出部１６が配設されている。
【０１０４】
また、トランス１３の補助巻線１３ｃには、副スイッチ部３０、副制御部４０、整流ダイオード２３、及びコンデンサ２４が配設され、１つの回路を構成している。そして、主制御部２０からの信号を検出部６０を介して、副制御部４０にフィードバックする構成になっている。副スイッチ部３０は、副スイッチング素子３１（Ｑ２）とダイオード３２との並列接続に、電荷用コンデンサ３４が直列接続された回路とからなる。また、電荷用コンデンサ３４は、補助巻線１３ｄのインダクタとダイオード２６が接続されて、１つのループを形成し、主スイッチング素子１２のオフ時に、補助巻線１３ｄに発生した誘起電圧（●と逆方向）によりダイオード２６を介して充電される。次に、各回路の動作について説明する。
【０１０５】
直流電源１１は交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置２の入力電源である。直流電源１１は、トランス１３の１次巻線１３ａに主スイッチング素子１２（Ｑ１）を介して供給される。主スイッチング素子１２はＭＯＳＦＥＴで構成され、遅延部２２を介してゲートに印加される主制御部２０のオン・オフ信号により、オン・オフ制御され、直流電源１１からの入力電圧を１次巻線１３ａに印加したり、遮断したりする動作をする。主スイッチング素子１２（Ｑ１）には、寄生ダイオードと寄生容量とが存在し、主スイッチング素子１２のドレイン・ソース間に寄生する寄生ダイオードを１２ａ、ドレイン・ソース間に寄生する寄生容量を１２ｂとして表示する。２次巻線１３ｂの誘起電圧は、整流ダイオード１４及び平滑コンデンサ１５により整流平滑されて、出力電圧として出力端子１８ａ、１８ｂより出力される。
【０１０６】
検出部１６は、前記出力電圧を基準電圧と比較し、比較結果は比較信号として、絶縁伝達部１７を介して、主制御部２０にフィードバックされる。主制御部２０は、検出部１６からの比較信号に基づいて、主スイッチング素子１２のオン期間を制御することで、出力電圧の安定化を行っている。
【０１０７】
絶縁伝達部１７は、トランス１３の２次巻線１３ｂ側の検出部１６の比較信号を、トランス１３の１次巻線１３ａ側と２次巻線１３ｂ側とを絶縁した状態で、トランス１３の１次巻線１３ａ側に配設されている主制御部２０に伝達する。即ち、スイッチング電源装置４は、トランス１３と絶縁伝達部１７とにより、１次巻線１３ａ側（１次側）と２次巻線１３ｂ側（２次側）とが電気的に分離されている。
【０１０８】
副制御部４０は、主スイッチング素子１２のオフ時に、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取る制御を行う。即ち、主スイッチング素子１２がオン時、副スイッチ部３０の電荷用コンデンサ３４に蓄えられた電荷を、主スイッチング素子１２のオフ時に、トランス１３に蓄積された励磁エネルギーが放出された後、副スイッチング素子３１をオンさせ、電荷用コンデンサ３４に蓄えられた電荷をトランス１３の補助巻線１３ｃに印加し、トランス１３の１次巻線１３ａの誘起電圧により、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るように動作する。
【０１０９】
また、遅延部２２は、主制御部２０のオン信号を、上記で述べた主スイッチング素子１２の寄生容量１２ｂの電荷が抜き取られ、主スイッチング素子１２のドレイン・ソース間電圧ＶDSがゼロになるまで遅延して、主スイッチング素子１２のゲートに伝達する。
【０１１０】
上記の結果、寄生容量１２ｂに溜っていた電荷が無い状態（ドレイン・ソース間電圧ＶDSがゼロの状態）で、主スイッチング素子１２がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【０１１１】
上記スイッチング電源装置４において、負荷電流が少ない場合、電荷用コンデンサ３４の充放電は、トランス１３の損失へ影響を大きく与える。そこで検出部６０は、主スイッチング素子１２を介して流れるトランス１３の１次巻線１３ａ側１次電流Ｉ1を検出し、１次電流Ｉ1が少ない、即ち負荷電流が少ない（軽負荷）場合には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【０１１２】
図９のように構成されたスイッチング電源装置２の動作を図１０の動作波形図を用いてさらに詳細に説明する。
以下の説明で、主スイッチング素子１２を「スイッチング素子Ｑ１」と標記し、副スイッチング素子３１を「スイッチング素子Ｑ２」と標記する。図１０において、
（ａ）はスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１３の１次巻線１３ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子Ｑ１のゲート電圧ＶG1、
（ｄ）は主制御部２０のオン・オフ信号ＶON、
（ｅ）はスイッチング素子Ｑ２のゲート電圧ＶG2、
（ｆ）はトランス１３の２次巻線１３ｂ側２次電流Ｉ2、
（ｇ）はトランス１３の補助巻線１３ｃ側電流Ｉ3、
（ｈ）は電荷用コンデンサ３４の電圧ＶC、
（ｊ）はトランス１３の補助巻線１３ｄ側電流Ｉ4、
の各波形を横軸に共通の時間軸をとって表してある。また、スイッチング素子Ｑ１はゲート電圧ＶG1が「Ｈ」の時にオン、ゲート電圧ＶG1が「Ｌ」の時にオフし、スイッチング素子Ｑ２はゲート電圧ＶG2が「Ｌ」の時にオン、ゲート電圧ＶG2が「Ｈ」の時にオフするように構成されている。
【０１１３】
時間軸に沿って説明する。
（１）時刻ｔ0までの動作（Ｑ１オン、Ｑ２オン）
主制御部２０によりスイッチング素子Ｑ１のゲート電圧ＶG1は「Ｈ」、スイッチング素子Ｑ２のゲート電圧ＶG2は「Ｌ」であり、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は共にオンし、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSはほぼゼロである。直流電源１１より供給された入力電圧は、トランス１３の１次巻線１３ａに印加され、スイッチング素子Ｑ１がオンしていることにより、トランス１３の１次巻線１３ａに１次電流Ｉ1が流れ、トランス１３に磁束が発生しエネルギーが蓄積される。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、このときトランス１３の補助巻線１３ｃに誘起電圧（●の方向）が発生するが、整流ダイオード２３を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｃ側電流Ｉ3は流れない。また、トランス１３の補助巻線１３ｄに誘起電圧（●の方向）が発生するが、整流ダイオード２３及びダイオード３５を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｄ側電流Ｉ4は流れない。
【０１１４】
（２）期間ｔ0−ｔ1間の動作（Ｑ１オフ、Ｑ２オフ）
時刻ｔ0で主制御部２０はスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｌ」、スイッチング素子Ｑ２のゲート電圧ＶG2を「Ｈ」とし、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は共にオフし、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子Ｑ１がオフすることにより、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、前記２次巻線１３ｂにも誘起電圧（●と逆方向）が発生し、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記２次巻線１３ｂを介して２次電流Ｉ2として放出され、平滑コンデンサ１５により平滑されて出力電圧ＶOとして出力端子１８ａ、１８ｂに供給される。また、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、補助巻線１３ｃにも誘起電圧（●と逆方向）が発生し、整流ダイオード２３を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記補助巻線１３ｃを介して電流Ｉ3として放出され、平滑コンデンサ２４により平滑されて、主制御部２０及び副制御部４０の電源として供給される。また、このときスイッチング素子Ｑ２はオフ、ダイオード３２は逆バイアスされているため、副スイッチ部３０を介して電流Ｉ3は流れない。また、補助巻線１３ｄの誘起電圧（●と逆方向）は、ダイオード２６を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが補助巻線１３ｄを介して電流Ｉ4として放出され、電荷用コンデンサ３４を充電する。トランス１３に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃ、補助巻線１３ｄの誘起電圧はなくなる。
【０１１５】
（３）期間ｔ1−ｔ2間の動作（Ｑ１オフ、Ｑ２オン）
トランス１３に蓄積されたエネルギーが全て放出され、２次電流Ｉ2及び電流Ｉ3は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃ、補助巻線１３ｄの誘起電圧はなくなる。
【０１１６】
時刻ｔ1で、主制御部２０はオン信号を出力し、スイッチング素子Ｑ２のゲート電圧ＶG2を「Ｌ」とし、スイッチング素子Ｑ２がオンする。スイッチング素子Ｑ２がオンすると、電荷用コンデンサ３４の両端電圧が前記補助巻線１３ｃに印加され、電荷用コンデンサ３４にたくわえられていた電荷が放出されるため、電荷用コンデンサ３４から上記（２）と同方向に電流Ｉ3′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、スイッチング素子Ｑ１の寄生容量１２ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるにともない、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【０１１７】
（４）期間ｔ2−ｔ3間の動作（Ｑ１オン、Ｑ２オン）
前記時刻ｔ1で主制御部２０から出力されたオン信号は、遅延部２２により期間ｔ1−ｔ2間遅延されて、時刻ｔ2でスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｈ」にし、スイッチング素子Ｑ１はオンする。従って、スイッチング素子Ｑ１は、ドレイン・ソース間電圧ＶDSがゼロの時にオンするため、スイッチング素子Ｑ１がオン時に寄生容量１２ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【０１１８】
スイッチング素子Ｑ１がオンし、トランス１３の１次巻線１３ａに１次電流が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、このときトランス１３の補助巻線１３ｃに誘起電圧（●の方向）が発生するが、整流ダイオード２３を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｃ側電流Ｉ3は流れない。また、このときトランス１３の補助巻線１３ｄに誘起電圧（●の方向）が発生するが、整流ダイオード２６を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｄ側電流Ｉ4は流れない。以後は上記（１）から（４）の動作を繰り返す。
【０１１９】
図９のように構成されたスイッチング電源装置４の副制御部４０、検出部６０の動作は図５の実施例を示す回路図を用いて説明したものと同じであるため、ここでの説明は省略する。
【０１２０】
【発明の効果】
本発明の請求項１記載のスイッチング電源装置によれば、入力電圧をオン・オフ制御する主スイッチング素子と、少なくとも１次巻線と２次巻線を備えたトランスと、トランスの１次巻線に該主スイッチング素子が接続され、トランスの２次巻線に整流平滑回路と、該整流平滑回路の出力が一定となるように該主スイッチング素子をオン・オフ制御する主制御部を備えたスイッチング電源装置において、副スイッチング素子とコンデンサとを含む副スイッチ部を有し、副スイッチング素子を制御して該副スイッチ部のコンデンサに蓄えられた電荷を該トランスを介して該主スイッチング素子に供給し、該主スイッチング素子の寄生容量の電荷を抜き取る動作を含むことを特徴とするものである。
【０１２１】
従って、主スイッチング素子がオン直前時に、オフ時に寄生容量にたまった電荷が抜かれることにより、スイッチング損失及びスイッチングノイズを改善できる。
【０１２２】
また、本発明の請求項２記載のスイッチング電源装置によれば、前記トランスの２次巻線には副スイッチ部と副制御部とが接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、該副制御部は前記主スイッチング素子がオン時に該副スイッチ部の該コンデンサに電荷を蓄え、主スイッチング素子がオンする迄の期間に、該トランスを介して前記コンデンサの該電荷により主スイッチング素子の寄生容量の電荷を抜き取るように動作させることを特徴とするものである。
【０１２３】
従って、主スイッチング素子がオン直前時に、オフ時に寄生容量にたまった電荷が抜かれることにより、スイッチング損失及びスイッチングノイズを改善できる。また、副スイッチング素子は従来と比べて小電流を開閉する小容量のスイッチング素子で構成されるため、スイッチング素子のゲート容量が減ることによりドライブ損失が減少し、かつコストも低減できる。
【０１２４】
また、本発明の請求項３記載のスイッチング電源装置によれば、前記トランスは副制御用補助巻線を備え、前記副スイッチ部と前記副制御部が前記トランスの該補助巻線にそれぞれ並列に接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、前記主スイッチング素子がオンする迄の期間に前記副スイッチ部のコンデンサに電荷を蓄え、前記主スイッチング素子のオフ時にトランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの副制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、前記主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【０１２５】
従って、主スイッチング素子がオン時に寄生容量にたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズを改善できる。また、副スイッチング素子は従来と比べて小電流を開閉する小容量のスイッチング素子で構成されるため、スイッチング素子のゲート容量が減ることによりドライブ損失が減少し、かつコストも低減できる。
【０１２６】
また、本発明の請求項４記載のスイッチング電源装置によれば、前記トランスは１次巻線と２次巻線と充電用補助巻線とを備え、該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードが接続され、前記トランスの２次巻線には前記副スイッチ部と前記副制御部がそれぞれ並列に接続され、前記副スイッチ部にはダイオードと副スイッチング素子とが並列接続された回路にコンデンサが直列接続され、前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの２次巻線に印加し、トランスの１次巻線の誘起電圧により前記主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【０１２７】
従って、主スイッチング素子がオン直前時に、オフ時に寄生容量にたまった電荷が抜かれることにより、スイッチング損失及びスイッチングノイズを改善できる。また、副スイッチング素子は従来と比べて小電流を開閉する小容量のスイッチング素子で構成されるため、スイッチング素子のゲート容量が減ることによりドライブ損失が減少し、かつコストも低減できる。また、前記トランスの２次側に前記副スイッチ部のコンデンサに電荷を蓄えるためのダイオード及び充電用の補助巻線とを備えているため、充電用の補助巻線の巻数比を変えることによりコンデンサの充電電圧をトランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を主スイッチング素子がオンする直前に抜き取るための任意の最適値に設定できる。
【０１２８】
また、本発明の請求項５記載のスイッチング電源装置によれば、前記トランスは１次巻線と２次巻線と副制御用補助巻線と充電用補助巻線とを備え、該副制御用補助巻線には前記副スイッチ部と前記副制御部とがそれぞれ並列に接続され、該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードとが接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとダイオードとが直列接続された回路が接続された構成からなり、前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせ該コンデンサに蓄えられた電荷をトランスの制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【０１２９】
従って、主スイッチング素子がオン直前時に、オフ時に寄生容量にたまった電荷が抜かれることにより、スイッチング損失及びスイッチングノイズを改善できる。また、副スイッチング素子は従来と比べて小電流を開閉する小容量のスイッチング素子で構成されるため、スイッチング素子のゲート容量が減ることによりドライブ損失が減少し、かつコストも低減できる。また、前記トランスの１次側に前記副スイッチ部のコンデンサに電荷を蓄えるためのダイオード及び充電用の補助巻線とを備えているため、充電用の補助巻線の巻数比を変えることによりコンデンサの充電電圧をトランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を主スイッチング素子がオンする直前に抜き取るための任意の最適値に設定できる。
【０１３０】
また、本発明の請求項６記載のスイッチング電源装置によれば、負荷電流を検出するための検出部を前記トランスの２次側出力部の整流平滑回路側に備え、前記副制御部は該負荷電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするものである。
【０１３１】
従って、負荷電流が少ない場合の前記副スイッチング部のコンデンサの充放電による前記トランスの損失を改善できる。また、負荷電流が少ない場合、主スイッチング素子のオン期間が短くなり、副スイッチング部のコンデンサの充電電圧が下がるために、主スイッチング素子の寄生容量の電荷を充分に抜き取ることができなくなる問題を改善できる。
【０１３２】
また、本発明の請求項７記載のスイッチング電源装置によれば、前記負荷電流を検出するための検出部はコンパレータを用いた回路で構成されてなることを特徴とするものである。
【０１３３】
従って、前記負荷電流を検出するための検出部を、簡単な回路構成で実現でき、回路の省スペース化、低コスト化が図れる。
【０１３４】
また、本発明の請求項８記載のスイッチング電源装置によれば、前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部を該トランスの１次巻線側に備え、前記副制御部は該１次電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするものである。
【０１３５】
従って、負荷電流が少ない場合の前記副スイッチング部のコンデンサの充放電による前記トランスの損失を改善できる。また、負荷電流が少ない場合、主スイッチング素子のオン期間が短くなり、副スイッチング部のコンデンサの充電電圧が下がるために、主スイッチング素子の寄生容量の電荷を充分に抜き取ることができなくなる問題を改善できる。
【０１３６】
さらに、本発明の請求項９記載のスイッチング電源装置によれば、前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部はコンパレータを用いた回路で構成されていることを特徴とするものである。
【０１３７】
従って、前記１次電流を検出するための検出部を、簡単な回路構成で実現でき、回路の省スペース化、低コスト化が図れる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わるスイッチング電源装置の概略的構成を示すブロック回路図である。
【図２】本発明の第１の実施の形態に係わるスイッチング電源装置の詳細な回路図例である。
【図３】本発明の第１の実施の形態に係わるスイッチング電源装置の動作波形を示す説明図である。
【図４】本発明の第２の実施の形態に係わるスイッチング電源装置の概略的構成を示すブロック回路図である。
【図５】本発明の第２の実施の形態に係わるスイッチング電源装置の実施例を示す回路図である。
【図６】本発明の第２の実施の形態に係わるスイッチング電源装置の動作波形を示す説明図である。
【図７】本発明の第３の実施の形態に係わるスイッチング電源装置の概略的構成を示すブロック回路図である。
【図８】本発明の第３の実施の形態に係わるスイッチング電源装置の動作波形を示す説明図である。
【図９】本発明の第４の実施の形態に係わるスイッチング電源装置の概略的構成を示すブロック回路図である。
【図１０】本発明の第４の実施の形態に係わるスイッチング電源装置の動作波形を示す説明図である。
【図１１】従来例のスイッチング電源装置の概略的構成を示すブロック回路図である。
【図１２】従来例のスイッチング電源装置の動作波形を示す説明図である。
【図１３】他の従来例のスイッチング電源装置の概略的構成を示すブロック回路図である。
【図１４】他の従来例のスイッチング電源装置の動作波形を示す説明図である。
【符号の説明】
１ スイッチング電源装置
１１ 直流電源
１２ 主スイッチング素子（Ｑ１）
１３ トランス
１３ａ トランスの１次巻線
１３ｂ トランスの２次巻線
１３ｃ トランスの副制御用補助巻線
１３ｄ トランスの充電用補助巻線
１４ 整流ダイオード
１５ 平滑コンデンサ
１６ 検出部
１７ 絶縁伝達部
１８ 出力端子
２０ 主制御部
２２ 遅延部
２６ ダイオード
３０ 副スイッチ部
３１ 副スイッチング素子（Ｑ２）
３２ ダイオード
３３ インダクタ
３４ 電荷用コンデンサ
３５ ダイオード
４０ 副制御部
４７ コンパレータ
６０ 検出部
６４ コンパレータ（コンパレータ回路）
６８ コンパレータ（コンパレータ回路）
８０ トリガ信号発生部
【発明の属する技術分野】
本発明は、産業用や民生用の機器に直流安定化電圧を供給するスイッチング電源装置に関する。
【０００２】
【従来の技術】
図１１は、従来例のスイッチング電源装置の概略的構成を示すブロック回路図、図１２は、従来例のスイッチング電源装置の動作波形を示す説明図である。以下、図１１と図１２を用い、従来の技術を説明する。
【０００３】
図１１の従来例のスイッチング電源装置１００は、以下の構成からなる。直流電源１０１は、交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置１００の入力電源である。直流電源１０１は、トランス１０４の１次巻線１０４ａに、主スイッチング素子１０３を介して供給される。主スイッチング素子１０３は、ＭＯＳＦＥＴで構成し、ゲートに印加される主制御部１０２のオン・オフ信号により、オン・オフ制御され、直流電源１０１からの入力電圧を、１次巻線１０４ａに印加したり、遮断したりする。１０３ａは、主スイッチング素子１０３のドレイン・ソース間に寄生する寄生ダイオード、１０３ｂはドレイン・ソース間に寄生する寄生容量を表している。２次巻線１０４ｂの誘起電圧は、整流ダイオード１０５により整流された後、平滑コンデンサ１０６により平滑されて、出力電圧として出力端子１０９ａ、１０９ｂより出力される。
【０００４】
また、検出部１０７は、前記出力電圧を基準電圧と比較し、比較結果を比較信号として、絶縁伝達部１０８を介して、主制御部１０２にフィードバックされる。主制御部１０２は、検出部１０７からの比較信号に基づいて、主スイッチング素子１０３のオン期間を制御することで、出力電圧の安定化を行っている。絶縁伝達部１０８は、トランス１０４の１次巻線１０４ａ側と２次巻線１０４ｂ側を絶縁するとともに、検出部１０７からの比較信号を主制御部１０２に伝達する。即ち、スイッチング電源装置１００は、トランス１０４と絶縁伝達部１０８により、１次巻線１０４ａ側（１次側）と２次巻線１０４ｂ側（２次側）とに分離されている。図１１のように構成されたスイッチング電源装置１００の動作を図１２の動作波形図を用いてさらに詳細に説明する。
【０００５】
以下の説明で、主スイッチング素子１０３を「スイッチング素子ＱA」と標記する。図１２において、
（ａ）はスイッチング素子ＱAのドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１０４の１次巻線１０４ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子ＱAのゲート電圧ＶG1、
（ｄ）はトランス１０４の２次巻線１０４ｂ側２次電流Ｉ2、
の各波形を横軸に共通の時間軸をとって表してある。
【０００６】
各時間軸に沿って説明する。
（１）期間ｔ0−ｔ1間の動作（ＱAオン）
主制御部１０２からのオン信号により、スイッチング素子ＱAのゲート電圧ＶG1は「Ｈ」となり、スイッチング素子ＱAはオンし、ドレイン・ソース間電圧ＶDSは、ほぼゼロである。直流電源１０１より供給された入力電圧は、トランス１０４の１次巻線１０４ａに印加され、スイッチング素子ＱAがオンすることにより、トランス１０４の１次巻線１０４ａに１次電流Ｉ1が流れ、トランス１０４に磁束が発生し、エネルギーが蓄積される。このとき、トランス１０４の２次巻線１０４ｂに誘起電圧が発生するが、整流ダイオード１０５を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１０４の２次巻線１０４ｂ側２次電流Ｉ2は流れない。
【０００７】
（２）期間ｔ1−ｔ2間の動作（ＱAオフ）
主制御部１０２からのオフ信号により、スイッチング素子ＱAのゲート電圧ＶG1は「Ｌ」となり、スイッチング素子ＱAがオフしドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子ＱAがオフすることにより、前記１次巻線１０４ａに誘起電圧が発生すると同時に、前記２次巻線１０４ｂにも誘起電圧が発生し、整流ダイオード１０５を順バイアスする方向に電圧が印加されるため、トランス１０４に蓄積されたエネルギーが前記２次巻線１０４ｂを介して２次電流Ｉ2として放出され、整流ダイオード１０５により整流された後、平滑コンデンサ１０６により平滑されて、出力電圧ＶOとして出力端子１０９ａ、１０９ｂに供給される。トランス１０４に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2は減少し、時刻ｔ2でゼロになると、前記１次巻線１０４ａ、２次巻線１０４ｂの誘起電圧はなくなる。このとき、主制御部１０２からのオン信号により、スイッチング素子ＱAのゲート電圧ＶG1は「Ｈ」となり、スイッチング素子ＱAは再びオンし、上記（１）、（２）の動作が繰り返されることで、出力電圧ＶOは連続的に出力端子１０９ａ、１０９ｂに供給される。
【０００８】
また、図１２において、実線は出力端子１０９ａ、１０９ｂより出力電流ＩOが多く流れ出ているときで、いわゆる重負荷時の電圧値、電流値を示し、点線は出力端子１０９ａ、１０９ｂより出力電流ＩOが少なく流れ出ているときで、いわゆる軽負荷時の電圧値、電流値を示している。検出部１０７は、出力電圧ＶOと基準電圧とを比較し、比較結果を比較信号として、絶縁伝達部１０８を介して、主制御部１０２にフィードバックする。主制御部１０２は、前記比較信号に基づいてスイッチング素子ＱAのオン期間（期間ｔ0−ｔ1間）を、重負荷時には長く、軽負荷時には短くなるように、制御することにより、出力電圧ＶOは、直流電源１０１からの入力電圧及び出力電流ＩOの変動対しても、スイッチング素子ＱAのオン期間（期間ｔ0−ｔ1間）が変化して、常に一定に保たれる。
【０００９】
一般にスイッチング電源装置１００は、スイッチング素子ＱAのスイッチング周波数が高くなるにつれて、トランス１０４及び平滑コンデンサ１０６を小型化出来る。従って、スイッチング電源装置１００を小型にするためには、スイッチング周波数の更なる高周波化が要求される。ところがスイッチング周波数を上げると、スイッチング素子ＱA及び整流ダイオード１０５のスイッチング損失が増加するとともに、高周波帯域でスイッチングノイズが発生し、発熱及びノイズ障害が大きな問題となる。特に、スイッチング素子ＱAの寄生容量１０３ｂには、スイッチング素子ＱAのオフ時に電荷が蓄えられ、スイッチング素子ＱAのオン時に寄生容量１０３ｂに蓄えられた電荷がショートされるため、最も大きな損失及びノイズの発生となる。そこで、従来から、スイッチング素子ＱAがオンする前に寄生容量１０３ｂに蓄えられた電荷を共振によって引き抜く方式、即ち、「２次側回生による部分共振回路方式」が提案されている。
【００１０】
以下、図１３と図１４を用い、上記の「２次側回生による部分共振回路方式」について説明する。
【００１１】
図１３は他の従来例のスイッチング電源装置の概略的構成を示すブロック回路図、図１４は他の従来例のスイッチング電源装置の動作波形を示す説明図である。図１３に示す他の従来例のスイッチング電源装置１２０は、以下の構成からなる。先に説明した図１１と同じ部分には同じ記号を付けると、図１１と比較して、整流ダイオード１０５が削除され、遅延部１１０、絶縁伝達部１１１、副スイッチング素子１１２、副制御部１１３が追加されている点が異なる。
【００１２】
直流電源１０１は、交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置１２０の入力電源である。直流電源１０１はトランス１０４の１次巻線１０４ａに主スイッチング素子１０３を介して供給される。主スイッチング素子１０３はＭＯＳＦＥＴで構成され、遅延部１１０を介してゲートに印加される主制御部１０２のオン・オフ信号により、オン・オフ制御され、直流電源１０１からの入力電圧を１次巻線１０４ａに印加したり遮断したりする。１０３ａは主スイッチング素子１０３のドレイン・ソース間に寄生する寄生ダイオード、１０３ｂはドレイン・ソース間に寄生する寄生容量を表す。２次巻線１０４ｂの誘起電圧は副スイッチング素子１１２がオン時に、平滑コンデンサ１０６により平滑されて出力電圧として出力端子１０９ａ、１０９ｂより出力される。副スイッチング素子１１２はＭＯＳＦＥＴで構成される。
【００１３】
また、検出部１０７は前記出力電圧を基準電圧と比較し、比較結果は比較信号として絶縁伝達部１０８を介して主制御部１０２にフィードバックされる。主制御部１０２は検出部１０７からの比較信号に基づいて、主スイッチング素子１０３のオン期間を制御することで、出力電圧の安定化を行っている。また、主制御部１０２は絶縁伝達部１１１を介して副制御部１１３に副スイッチング素子１１２のオン・オフ信号を送出し、副制御部１１３は主制御部１０２からのオン・オフ信号に基づいて副スイッチング素子１１２のオン・オフを制御する。絶縁伝達部１０８、１１１はトランス１０４の１次巻線１０４ａ側と２次巻線１０４ｂ側を絶縁するとともに、絶縁伝達部１０８は検出部１０７からの比較信号を主制御部１０２に伝達し、絶縁伝達部１１１は主制御部１０２からのオン・オフ信号を副制御部１１３に伝達する。即ち、スイッチング電源装置１２０はトランス１０４と絶縁伝達部１０８、１１１により、１次巻線１０４ａ側（１次側）と２次巻線１０４ｂ側（２次側）とに分離されている。
【００１４】
図１３のように構成されたスイッチング電源装置１２０の動作を図１４の動作波形図を用いてさらに詳細に説明する。
【００１５】
以下の説明で、主スイッチング素子１０３を「スイッチング素子ＱA」と標記し、副スイッチング素子１１２を「スイッチング素子ＱB」と標記する。図１４において、
（ａ）はスイッチング素子ＱAのドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１０４の１次巻線１０４ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子ＱAのゲート電圧ＶG1、
（ｄ）はトランス１０４の２次巻線１０４ｂ側２次電流Ｉ2、
（ｅ）はスイッチング素子ＱBのゲート電圧ＶG2、
の各波形を横軸に共通の時間軸をとって表してある。
【００１６】
各時間軸に沿って説明する。
（１）期間ｔ0−ｔ1間の動作（ＱAオン、ＱBオフ）
主制御部１０２からのオン信号によりスイッチング素子ＱAのゲート電圧ＶG1は「Ｈ」となり、スイッチング素子ＱAはオンしドレイン・ソース間電圧ＶDSは、ほぼゼロである。直流電源１０１より供給された入力電圧は、トランス１０４の１次巻線１０４ａに印加され、スイッチング素子ＱAがオンすることにより、トランス１０４の１次巻線１０４ａに１次電流Ｉ1が流れ、トランス１０４に磁束が発生しエネルギーが蓄積される。このときトランス１０４の２次巻線１０４ｂに誘起電圧が発生するが、スイッチング素子ＱBがオフしているため、トランス１０４の２次巻線１０４ｂ側２次電流Ｉ2は流れない。
【００１７】
（２）期間ｔ1−ｔ2間の動作（ＱAオフ、ＱBオン）
主制御部１０２からのオフ信号によりスイッチング素子ＱAのゲート電圧ＶG1は「Ｌ」となり、スイッチング素子ＱAがオフしドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子ＱAがオフすることにより、前記１次巻線１０４ａに誘起電圧が発生すると同時に、前記２次巻線１０４ｂにも誘起電圧が発生する。スイッチング素子ＱBは、時刻ｔ1で副制御部１１３からのオン信号によりオンしているため、トランス１０４に蓄積されたエネルギーが前記２次巻線１０４ｂを介して２次電流Ｉ2として放出され、平滑コンデンサ１０６により平滑されて出力電圧ＶOとして出力端子１０９ａ、１０９ｂに供給される。トランス１０４に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2は減少し時刻ｔ2でゼロになると、前記１次巻線１０４ａ、２次巻線１０４ｂの誘起電圧はなくなる。
【００１８】
（３）期間ｔ2−ｔ3間の動作（ＱAオフ、ＱBオン）
トランス１０４に蓄積されたエネルギーが全て放出され、２次電流Ｉ2が時刻ｔ2でゼロになると、すでにオンしているスイッチング素子ＱBを介して平滑コンデンサ１０６の両端電圧、即ち出力電圧ＶOは前記２次巻線１０４ｂに印加されるため、平滑コンデンサ１０６から上記（２）と逆方向に２次電流Ｉ2′が流れ、トランス１０４には、前記とは逆方向の磁束が発生しエネルギーが蓄積される。この状態ではトランス１０４の各巻線に発生する誘起電圧の極性は変化しない。
【００１９】
（４）期間ｔ3−ｔ4間の動作（ＱAオフ、ＱBオフ）
時刻ｔ3で副制御部１１３からのオフ信号によりスイッチング素子ＱBのゲート電圧ＶG2は「Ｌ」となり、スイッチング素子ＱBがオフする。スイッチング素子ＱBがオフすると前記２次電流Ｉ2′はゼロとなり、トランス１０４の各巻線に発生する誘起電圧の極性が反転するため、トランス１０４の１次巻線１０４ａの誘起電圧には、直流電源１０１の接続端を正電圧に、スイッチング素子ＱAの接続端を負電圧にする方向に発生するため、スイッチング素子ＱAの寄生容量１０３ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１０３ｂの電荷が放出されるにともない、１次電流Ｉ1′は減少し時刻ｔ4でゼロになる。このとき主制御部１０２からのオン信号によりスイッチング素子ＱAのゲート電圧ＶG1は「Ｈ」となり、スイッチング素子ＱAは再びオンし、上記（１）から（４）の動作が繰り返されることで、出力電圧ＶOは連続的に出力端子１０９ａ、１０９ｂに供給される。また、遅延部１１０は時刻ｔ3でスイッチング素子ＱBがオフした後、時刻ｔ4まで遅らせて、スイッチング素子ＱAをオンさせるように動作する。
【００２０】
上記で説明したように、スイッチング素子ＱAは、常に寄生容量１０３ｂにたまった電荷が引き抜かれ、スイッチング素子ＱAのドレイン・ソース間電圧ＶDSがゼロになった時点でオンとなるようにスイッチングするため、前記図１１に示すスイッチング電源装置の問題点であったスイッチング素子ＱAがオン時に寄生容量１０３ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【００２１】
【発明が解決しようとする課題】
しかしながら、これら従来の技術のスイッチング電源装置は、次のような問題点があった。
【００２２】
前記図１３に示す「２次側回生による部分共振回路方式」を採用したスイッチング電源装置においては、トランス２次側の副スイッチング素子は、大電流を開閉する大容量のスイッチング素子が必要であり、スイッチング素子のゲート容量が増えることによるドライブ損失が生じる。また、逆励磁の期間（図１４の期間ｔ2−ｔ3間で２次電流Ｉ2′が流れる期間）が延びた場合には、大きな回生損失（主にコア損失）が生じる。また、大電流を開閉する大容量のスイッチング素子のコストが高い。
【００２３】
【課題を解決するための手段】
本発明の請求項１記載のスイッチング電源装置は、入力電圧をオン・オフ制御する主スイッチング素子と、少なくとも１次巻線と２次巻線を備えたトランスと、トランスの１次巻線に該主スイッチング素子が接続され、トランスの２次巻線に整流平滑回路と、該整流平滑回路の出力が一定となるように該主スイッチング素子をオン・オフ制御する主制御部を備えたスイッチング電源装置において、副スイッチング素子とコンデンサとを含む副スイッチ部を有し、副スイッチング素子を制御して該副スイッチ部のコンデンサに蓄えられた電荷を該トランスを介して該主スイッチング素子に供給し、該主スイッチング素子の寄生容量の電荷を抜き取る動作を含むことを特徴とするものである。
【００２４】
また、本発明の請求項２記載のスイッチング電源装置は、前記トランスの２次巻線には副スイッチ部と副制御部とが接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、該副制御部は前記主スイッチング素子がオン時に該副スイッチ部の該コンデンサに電荷を蓄え、主スイッチング素子がオンする迄の期間に、該トランスを介して前記コンデンサの該電荷により主スイッチング素子の寄生容量の電荷を抜き取るように動作させることを特徴とするものである。
【００２５】
また、本発明の請求項３記載のスイッチング電源装置は、前記トランスは副制御用補助巻線を備え、前記副スイッチ部と前記副制御部が前記トランスの該補助巻線にそれぞれ並列に接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、前記主スイッチング素子がオンする迄の期間に前記副スイッチ部のコンデンサに電荷を蓄え、前記主スイッチング素子のオフ時にトランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの副制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、前記主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【００２６】
また、本発明の請求項４記載のスイッチング電源装置は、前記トランスは１次巻線と２次巻線と充電用補助巻線とを備え、該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードが接続され、前記トランスの２次巻線には前記副スイッチ部と前記副制御部がそれぞれ並列に接続され、前記副スイッチ部にはダイオードと副スイッチング素子とが並列接続された回路にコンデンサが直列接続され、前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの２次巻線に印加し、トランスの１次巻線の誘起電圧により前記主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【００２７】
また、本発明の請求項５記載のスイッチング電源装置は、前記トランスは１次巻線と２次巻線と副制御用補助巻線と充電用補助巻線とを備え、該副制御用補助巻線には前記副スイッチ部と前記副制御部とがそれぞれ並列に接続され、該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードとが接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとダイオードとが直列接続された回路が接続された構成からなり、前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせ該コンデンサに蓄えられた電荷をトランスの制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【００２８】
また、本発明の請求項６記載のスイッチング電源装置は、負荷電流を検出するための検出部を前記トランスの２次側出力部の整流平滑回路側に備え、前記副制御部は該負荷電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするものである。
【００２９】
また、本発明の請求項７記載のスイッチング電源装置は、前記負荷電流を検出するための検出部はコンパレータを用いた回路で構成されていることを特徴とするものである。
【００３０】
また、本発明の請求項８記載のスイッチング電源装置は、前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部を該トランスの１次巻線側に備え、前記副制御部は該１次電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするものである。
【００３１】
さらに、本発明の請求項９記載のスイッチング電源装置は、前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部はコンパレータを用いた回路で構成されていることを特徴とするものである。
【００３２】
【発明の実施の形態】
［第１の実施の形態］
図１〜図３は、本発明の第１の実施の形態に係わるスイッチング電源装置に関する図であり、特許請求の範囲の請求項１と請求項２と請求項６と請求項７に関するものである。図１は本発明のスイッチング電源装置の概略的構成を示すブロック回路図、図２は本発明のスイッチング電源装置の詳細な回路図例、図３は本発明のスイッチング電源装置の動作波形を示す説明図である。
【００３３】
図１の本発明のスイッチング電源装置１は以下の構成からなる。
図１において、トランス１３は１次巻線１３ａ、２次巻線１３ｂより成る。トランス１３の１次巻線１３ａ側は、いわゆる直流電圧入力側に当たり、１次巻線１３ａに、主スイッチング素子１２（Ｑ１）及び直流電源１１が直列接続され、１つのループを構成している。そして、主スイッチング素子１２（Ｑ１）を制御する主制御部２０及びトリガ信号発生部８０が配設されている。
【００３４】
また、トランス１３の２次巻線１３ｂ側は、いわゆる整流出力側に当たり、２次巻線１３ｂに、副スイッチ部３０、副制御部４０、及び平滑コンデンサ１５が並列接続され、出力端子１８ａ、１８ｂより制御された直流電圧が出力される。また、副スイッチ部３０と平滑コンデンサ１５の間には、整流ダイオード１４が接続されている構成となっている。副スイッチ部３０は、副スイッチング素子３１（Ｑ２）とダイオード３２との並列接続に、インダクタ３３と電荷用コンデンサ３４とが直列接続された回路とからなる。次に、各回路の動作について説明する。
【００３５】
直流電源１１は交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置１の入力電源である。直流電源１１は、トランス１３の１次巻線１３ａに主スイッチング素子１２（Ｑ１）を介して供給される。主スイッチング素子１２はＭＯＳＦＥＴで構成され、ゲートに印加される主制御部２０のオン・オフ信号により、オン・オフ制御され、直流電源１１からの入力電圧を１次巻線１３ａに印加したり、遮断したりする動作をする。主スイッチング素子１２（Ｑ１）には、寄生ダイオードと寄生容量とが存在し、主スイッチング素子１２のドレイン・ソース間に寄生する寄生ダイオードを１２ａ、ドレイン・ソース間に寄生する寄生容量を１２ｂとして表示する。
【００３６】
２次巻線１３ｂの誘起電圧は、整流ダイオード１４及び平滑コンデンサ１５により整流平滑されて、出力電圧として出力端子１８ａ、１８ｂより出力される。
【００３７】
検出部１６は、前記出力電圧を基準電圧と比較し、比較結果は比較信号として、絶縁伝達部１７を介して、主制御部２０にフィードバックされる。主制御部２０は、検出部１６からの比較信号に基づいて、主スイッチング素子１２のオン期間を制御することで、出力電圧の安定化を行っている。
【００３８】
絶縁伝達部１７は、トランス１３の２次巻線１３ｂ側の検出部１６の比較信号を、トランス１３の１次巻線１３ａ側と２次巻線１３ｂ側とを絶縁した状態で、トランス１３の１次巻線１３ａ側に配設されている主制御部２０に伝達する。即ち、スイッチング電源装置１は、トランス１３と絶縁伝達部１７とにより、１次巻線１３ａ側（１次側）と２次巻線１３ｂ側（２次側）とが電気的に分離されている。
【００３９】
副制御部４０は、主スイッチング素子１２のオフ時に、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取る制御を行う。即ち、主スイッチング素子１２がオン時、副スイッチ部３０の電荷用コンデンサ３４に蓄えられた電荷を、主スイッチング素子１２のオフ時に、トランス１３に蓄積された励磁エネルギーが放出された後、副スイッチング素子３１をオンさせ、トランス１３の２次巻線１３ｂに印加し、トランス１３の１次巻線１３ａの誘起電圧により、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るように動作する。
【００４０】
トリガ信号発生部８０は、副スイッチング素子３１がオン時のトランス１３の１次巻線１３ａの誘起電圧を検知し、主制御部２０に主スイッチング素子１２をオンさせるためのトリガ信号を発生する。
【００４１】
上記の結果、寄生容量１２ｂに溜っていた電荷が無い状態（ドレイン・ソース間電圧ＶDSがゼロの状態）で、主スイッチング素子１２がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【００４２】
上記スイッチング電源装置１において、負荷電流が少ない場合、電荷用コンデンサ３４の充放電は、トランス１３の損失へ影響を大きく与える。また、主スイッチング素子１２のオン期間が、電荷用コンデンサ３４とインダクタ３３の共振期間より短くなると、電荷用コンデンサ３４に印加される電圧が下がり、電荷用コンデンサ３４に溜まる電荷の量が、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るに充分でない状態となるので、主スイッチング素子１２のドレイン・ソース間電圧ＶDSがゼロにならない場合が発生する。
【００４３】
そこで、トランス１３の２次巻線１３ｂ側に配設されている検出部６０は、負荷電流を検出し、負荷電流が少ない場合（軽負荷時）には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【００４４】
図１のように構成されたスイッチング電源装置１の動作を図３の動作波形図を用いてさらに詳細に説明する。
以下の説明で、主スイッチング素子１２を「スイッチング素子Ｑ１」と標記し、副スイッチング素子３１を「スイッチング素子Ｑ２」と標記する。図３において、
（ａ）はスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１３の１次巻線１３ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子Ｑ１のゲート電圧ＶG1、
（ｄ）はトランス１３の１次巻線１３ａ側１次電圧ＶH、
（ｅ）はトリガ信号発生部８０のトリガ信号電圧ＶTR、
（ｆ）はトランス１３の２次巻線１３ｂ側２次電流Ｉ2、
（ｇ）はスイッチング素子Ｑ２のゲート電圧ＶG2、
（ｈ）は電荷用コンデンサ３４の電圧ＶC、
の各波形を横軸に共通の時間軸をとって表してある。また、スイッチング素子Ｑ１はゲート電圧ＶG1が「Ｈ」（ハイ、またはある高さの電圧値）の時にオン、ゲート電圧ＶG1が「Ｌ」（ロー、またはある値以下の電圧値）の時にオフし、スイッチング素子Ｑ２はゲート電圧ＶG2が「Ｌ」の時にオン、ゲート電圧ＶG2が「Ｈ」の時にオフするように構成されている。
【００４５】
時間軸に沿って説明する。
（１）時刻ｔ0までの動作（Ｑ１オン、Ｑ２オフ）
主制御部２０の制御により、スイッチング素子Ｑ１のゲート電圧ＶG1は「Ｈ」であり、スイッチング素子Ｑ１はオンし、ドレイン・ソース間電圧ＶDSはほぼゼロである。直流電源１１より供給された入力電圧は、トランス１３の１次巻線１３ａに印加され、スイッチング素子Ｑ１がオンしていることにより、トランス１３の１次巻線１３ａに１次電流Ｉ1が図１に示される矢印の方向に流れ、トランス１３に磁束が発生し、エネルギーが蓄積される。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側の２次電流Ｉ2は流れない。
【００４６】
（２）期間ｔ0−ｔ1間の動作（Ｑ１オフ、Ｑ２オフ）
時刻ｔ0で、主制御部２０はスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｌ」とし、スイッチング素子Ｑ１がオフし、ドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子Ｑ１がオフすることにより、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、前記２次巻線１３ｂにも誘起電圧（●と逆方向）が発生し、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記２次巻線１３ｂを介して、２次電流Ｉ2として（図１に示される矢印の方向に流れて）放出され、平滑コンデンサ１５により平滑されて、出力電圧ＶOとして出力端子１８ａ、１８ｂに供給される。トランス１３に蓄積されたエネルギーが放出されるに伴い、２次電流Ｉ2は暫時減少し、時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂの誘起電圧はなくなる。
【００４７】
（３）期間ｔ1−ｔ2間の動作（Ｑ１オフ、Ｑ２オン）
トランス１３に蓄積されたエネルギーが全て放出され、２次電流Ｉ2が時刻ｔ1でゼロになると、副制御部４０はスイッチング素子Ｑ２のゲート電圧ＶG2を「Ｌ」とし、スイッチング素子Ｑ２がオンする。スイッチング素子Ｑ２がオンすると、電荷用コンデンサ３４の両端電圧が前記２次巻線１３ｂに印加され、電荷用コンデンサ３４に蓄えられていた電荷が放出されるため、電荷用コンデンサ３４から上記（２）と同方向に２次電流Ｉ2′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、スイッチング素子Ｑ１の寄生容量１２ｂに溜っていた電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるに伴い、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【００４８】
（４）期間ｔ2−ｔ3間の動作（Ｑ１オン、Ｑ２オン）
トリガ信号発生部８０は、上記（３）におけるトランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）を検知し、主制御部２０にスイッチング素子Ｑ１をオンさせるためのトリガ信号を発生し、スイッチング素子Ｑ１はオンする。スイッチング素子Ｑ１は、寄生容量１２ｂの電荷が放出され、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSがゼロになった後オンするため、スイッチング素子Ｑ１がオン時には、寄生容量１２ｂに溜っていた電荷がショートされて、電荷が無い状態で、スイッチング素子Ｑ１がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【００４９】
スイッチング素子Ｑ１がオンし、トランス１３の１次巻線１３ａに１次電流が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。副制御部４０は２次巻線１３ｂの誘起電圧（●の方向）を検知し、スイッチング素子Ｑ２をオフする。また、２次巻線１３ｂの誘起電圧（●の方向）は、整流ダイオード１４を逆バイアスし、ダイオード３２を順バイアスする方向に電圧が印加されるように構成されているため、ダイオード３２とインダクタ３３を介して、２次電流ｉ2′が流れ、電荷用コンデンサ３４を充電する。インダクタ３３は、電荷用コンデンサ３４との共振により、電荷用コンデンサ３４に印加される電圧を、インダクタ３３がない場合に比べて２倍以上高い電圧にしている。
【００５０】
（５）期間ｔ3−ｔ4間の動作（Ｑ１オン、Ｑ２オフ）
トランス１３の２次巻線１３ｂの誘起電圧（●の方向）が、整流ダイオード１４を逆バイアスし、ダイオード３２を順バイアスする方向に電圧が印加され、ダイオード３２とインダクタ３３を介して２次電流ｉ2′が流れ、電荷用コンデンサ３４が充電されるにつれて２次電流ｉ2′は減少し、時刻ｔ4でゼロとなる。以後は上記（１）から（５）の動作を繰り返す。
【００５１】
図２は本発明のスイッチング電源装置の第１の実施の形態に係わるスイッチング電源装置の詳細な回路図例であり、副制御部４０、検出部６０、トリガ信号発生部８０の構成及び動作を以下に説明する。
【００５２】
副制御部４０は以下の構成からなる。主スイッチング素子１２オン時に副スイッチ部３０の電荷用コンデンサ３４に電荷が蓄えられ、主スイッチング素子１２（Ｑ１）がオフすることにより、トランス１３の１次巻線１３ａに誘起電圧（●と逆方向）が発生し、同時に、２次巻線１３ｂにも誘起電圧（●と逆方向）が発生し、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが２次巻線１３ｂを介して２次電流Ｉ2として放出される。副制御部４０は、２次電流Ｉ2を抵抗５０で検出し、電圧に変換して、コンパレータ４７の反転入力に印加する。コンパレータ４７の非反転入力には、出力電圧を抵抗４８と抵抗４９とで分割した基準電圧が印加されている。
【００５３】
２次電流Ｉ2が流れている場合、コンパレータ４７の非反転入力に印加されている抵抗５０の検出電圧は、コンパレータ４７の反転入力に印加されている基準電圧よりも高いため、コンパレータ４７の出力は「Ｌ」となり、トランジスタ４６がオフからトランジスタ４１がオンする。また、トランジスタ４２がオフから副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１はオフしている。次にトランス１３に蓄積されたエネルギーが放出され、２次電流Ｉ2が減少した場合、２次電流Ｉ2が減少し、コンパレータ４７の非反転入力に印加されている抵抗５０の検出電圧も低下し、コンパレータ４７の反転入力に印加されている基準電圧よりも低くなると、コンパレータ４７の出力は「Ｈ」となり、トランジスタ４６がオンし、トランジスタ４１がオフする。トランジスタ４２がオンし、副スイッチング素子３１のゲート電圧が「Ｌ」となり、副スイッチング素子３１はオンする。副スイッチング素子３１がオンすると、電荷用コンデンサ３４に蓄えられた電荷がトランス１３の２次巻線１３ｂに印加され、トランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）により、主スイッチング素子１２の寄生容量１２ｂの電荷が抜き取られる。
【００５４】
また、トリガ信号発生部８０は以下の構成からなる。トリガ信号発生部８０は、副スイッチング素子３１がオン時のトランス１３の補助巻線１３ｃの誘起電圧を検知し、主制御部２０に主スイッチング素子１２をオンさせるためのトリガ信号を発生する。
【００５５】
トランス１３の補助巻線１３ｃに誘起電圧が発生していない場合、ツェナーダイオード８８を介してトランジスタ８６のベースに電流が流れ、トランジスタ８６がオンし、トランジスタ８３がオフしている。トランス１３の補助巻線１３ｃに誘起電圧が発生した場合、ツェナーダイオード８８がオフし、トランジスタ８６がオフし、トランジスタ８３がオンするため、コンデンサ８２が充電される間、パルス状のトリガ信号を発生する。
【００５６】
トリガ信号発生部８０からのトリガ信号により、主スイッチング素子１２がオンし、トランス１３の１次巻線１３ａに１次電流Ｉ1が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。２次巻線１３ｂの誘起電圧（●の方向）により、電荷用コンデンサ３４→インダクタ３３→副スイッチング素子３１の経路で電流ｉ2′が流れ、電荷用コンデンサ３４は充電される。この時、電荷用コンデンサ３４の電圧が振動しないようにするため、副制御部４０にトランジスタ５１、コンデンサ５３、抵抗５２、抵抗５４からなる回路を付加している。即ち、２次巻線１３ｂの誘起電圧（●の方向）が抵抗５４を介してコンデンサ５３を充電し、トランジスタ５１がオン→トランジスタ４６がオフ→トランジスタ４１がオンし、トランジスタ４２がオフ→副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１はオフする。そして、電荷用コンデンサ３４の容量Ｃとインダクタ３３のインダクタンスＬの共振期間の半分（１／２×√（ＬＣ））以内に副スイッチング素子３１をオフするように構成されている。
【００５７】
また、検出部６０は以下の構成からなる。検出部６０は、負荷電流を検出し負荷電流Ｉ0が少ない（軽負荷）場合には、副制御部４０の副スイッチング素子３１を常にオフとするための検出信号を発生する。検出部６０は、負荷電流Ｉ0を抵抗６３で検出し、電圧に変換してコンパレータ６４の非反転入力に印加する。コンパレータ６４の反転入力には出力電圧を抵抗６１と抵抗６２とで分割した基準電圧が印加されている。負荷電流Ｉ0が多い（重負荷）場合、基準電圧よりも抵抗６３の検出電圧が高いので、コンパレータ６４の出力は「Ｈ」となり、副制御部４０は前記に示した通常の動作を行う。負荷電流Ｉ0が少ない（軽負荷）場合、基準電圧よりも抵抗６３の検出電圧が低くなるので、コンパレータ６４の出力は「Ｌ」となり、副制御部４０のトランジスタ４６は常にオフ→トランジスタ４１オンし、トランジスタ４２オフ→副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１は常にオフする。
【００５８】
また、副スイッチ部３０において、電荷用コンデンサ３４に直列にインダクタ３３が挿入されている。即ち、電荷用コンデンサ３４だけであると電荷用コンデンサ３４に印加される電圧は、電圧＝（入力電圧×トランスの巻数比）、だけになり、副スイッチング素子３１がオンして、電荷用コンデンサ３４に蓄えられた電荷がトランス１３の２次巻線１３ｂに印加され、トランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）により、主スイッチング素子１２の寄生容量１２ｂの電荷を完全に抜き取ろことが出来ない。従って、電荷用コンデンサ３４に直列にインダクタ３３を挿入し、電荷用コンデンサ３４とインダクタ３３の共振を利用して電荷用コンデンサ３４に印加される電圧を、電圧＝（入力電圧×トランスの巻数比）×２倍、に高めている。
【００５９】
［第２の実施の形態］
図４〜図６は、本発明の第２の実施の形態に係わるスイッチング電源装置に関する図であり、特許請求の範囲の請求項１と請求項３と請求項８と請求項９に関するものである。図４は本発明のスイッチング電源装置の概略的構成を示すブロック回路図、図５は本発明のスイッチング電源装置の詳細な回路図例、図６は本発明のスイッチング電源装置の動作波形を示す説明図である。
【００６０】
図４の本発明のスイッチング電源装置２は以下の構成からなる。
図４において、トランス１３は１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃより成る。トランス１３の１次巻線１３ａ側は、いわゆる直流電圧入力側に当たり、１次巻線１３ａに、主スイッチング素子１２（Ｑ１）及び直流電源１１が直列接続され、１つのループを構成している。そして、主スイッチング素子１２（Ｑ１）を制御する主制御部２０、遅延部２２が配設されている。
【００６１】
また、トランス１３の２次巻線１３ｂ側は、いわゆる整流出力側に当たり、整流ダイオード１４、平滑コンデンサ１５が並列接続され、出力端子１８ａ、１８ｂより制御された直流電圧が出力される。また、直流出力電圧の変動を検出する検出部１６が配設されている。
【００６２】
また、トランス１３の補助巻線１３ｃには、副スイッチ部３０、副制御部４０、整流ダイオード２３、及びコンデンサ２４が配設され、１つの回路を構成している。そして、主制御部２０からの信号を検出部６０を介して、副制御部４０にフィードバックする構成になっている。副スイッチ部３０は、副スイッチング素子３１（Ｑ２）とダイオード３２との並列接続に、インダクタ３３と電荷用コンデンサ３４とが直列接続された回路とからなる。次に、各回路の動作について説明する。
【００６３】
直流電源１１は交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置２の入力電源である。直流電源１１は、トランス１３の１次巻線１３ａに主スイッチング素子１２（Ｑ１）を介して供給される。主スイッチング素子１２はＭＯＳＦＥＴで構成され、遅延部２２を介してゲートに印加される主制御部２０のオン・オフ信号により、オン・オフ制御され、直流電源１１からの入力電圧を１次巻線１３ａに印加したり、遮断したりする動作をする。主スイッチング素子１２（Ｑ１）には、寄生ダイオードと寄生容量とが存在し、主スイッチング素子１２のドレイン・ソース間に寄生する寄生ダイオードを１２ａ、ドレイン・ソース間に寄生する寄生容量を１２ｂとして表示する。２次巻線１３ｂの誘起電圧は、整流ダイオード１４及び平滑コンデンサ１５により整流平滑されて、出力電圧として出力端子１８ａ、１８ｂより出力される。
【００６４】
検出部１６は、前記出力電圧を基準電圧と比較し、比較結果は比較信号として、絶縁伝達部１７を介して、主制御部２０にフィードバックされる。主制御部２０は、検出部１６からの比較信号に基づいて、主スイッチング素子１２のオン期間を制御することで、出力電圧の安定化を行っている。
【００６５】
絶縁伝達部１７は、トランス１３の２次巻線１３ｂ側の検出部１６の比較信号を、トランス１３の１次巻線１３ａ側と２次巻線１３ｂ側とを絶縁した状態で、トランス１３の１次巻線１３ａ側に配設されている主制御部２０に伝達する。即ち、スイッチング電源装置２は、トランス１３と絶縁伝達部１７とにより、１次巻線１３ａ側（１次側）と２次巻線１３ｂ側（２次側）とが電気的に分離されている。
【００６６】
副制御部４０は、主スイッチング素子１２のオフ時に、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取る制御を行う。即ち、主スイッチング素子１２がオン時、副スイッチ部３０の電荷用コンデンサ３４に蓄えられた電荷を、主スイッチング素子１２のオフ時に、トランス１３に蓄積された励磁エネルギーが放出された後、副スイッチング素子３１をオンさせ、電荷用コンデンサ３４に蓄えられた電荷をトランス１３の補助巻線１３ｃに印加し、トランス１３の１次巻線１３ａの誘起電圧により、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るように動作する。
【００６７】
また、遅延部２２は、主制御部２０のオン信号を、上記で述べた主スイッチング素子１２の寄生容量１２ｂの電荷が抜き取られ、主スイッチング素子１２のドレイン・ソース間電圧ＶDSがゼロになるまで遅延して、主スイッチング素子１２のゲートに伝達する。
【００６８】
上記の結果、寄生容量１２ｂに溜っていた電荷が無い状態（ドレイン・ソース間電圧ＶDSがゼロの状態）で、主スイッチング素子１２がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【００６９】
上記スイッチング電源装置２において、負荷電流が少ない場合、電荷用コンデンサ３４の充放電は、トランス１３の損失へ影響を大きく与える。また、主スイッチング素子１２のオン期間が、電荷用コンデンサ３４とインダクタ３３の共振期間より短くなると、電荷用コンデンサ３４に印加される電圧が下がり、電荷用コンデンサ３４に溜まる電荷の量が、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るに充分でない状態となるので、主スイッチング素子１２のドレイン・ソース間電圧ＶDSがゼロにならない場合が発生する。
【００７０】
そこで検出部６０は、主スイッチング素子１２を介して流れるトランス１３の１次巻線１３ａ側１次電流Ｉ1を検出し、１次電流Ｉ1が少ない、即ち負荷電流が少ない（軽負荷）場合には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【００７１】
図４のように構成されたスイッチング電源装置２の動作を図６の動作波形図を用いてさらに詳細に説明する。
以下の説明で、主スイッチング素子１２を「スイッチング素子Ｑ１」と標記し、副スイッチング素子３１を「スイッチング素子Ｑ２」と標記する。図４において、
（ａ）はスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１３の１次巻線１３ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子Ｑ１のゲート電圧ＶG1、
（ｄ）は主制御部２０のオン・オフ信号ＶON、
（ｅ）はスイッチング素子Ｑ２のゲート電圧ＶG2、
（ｆ）はトランス１３の２次巻線１３ｂ側２次電流Ｉ2、
（ｇ）はトランス１３の補助巻線１３ｃ側電流Ｉ3、
（ｈ）は電荷用コンデンサ３４の電圧ＶC、
の各波形を横軸に共通の時間軸をとって表してある。また、スイッチング素子Ｑ１はゲート電圧ＶG1が「Ｈ」（ハイ、またはある高さの電圧値）の時にオン、ゲート電圧ＶG1が「Ｌ」（ロー、またはある値以下の電圧値）の時にオフし、スイッチング素子Ｑ２はゲート電圧ＶG2が「Ｌ」の時にオン、ゲート電圧ＶG2が「Ｈ」の時にオフするように構成されている。
【００７２】
時間軸に沿って説明する。
（１）時刻ｔ0までの動作（Ｑ１オン、Ｑ２オン）
主制御部２０によりスイッチング素子Ｑ１のゲート電圧ＶG1は「Ｈ」、スイッチング素子Ｑ２のゲート電圧ＶG2は「Ｌ」であり、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は共にオンし、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSはほぼゼロである。直流電源１１より供給された入力電圧は、トランス１３の１次巻線１３ａに印加され、スイッチング素子Ｑ１がオンしていることにより、トランス１３の１次巻線１３ａに１次電流Ｉ1が流れ、トランス１３に磁束が発生しエネルギーが蓄積される。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、このときトランス１３の補助巻線１３ｃに誘起電圧（●の方向）が発生するが、整流ダイオード２３を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｃ側電流Ｉ3は流れない。また、補助巻線１３ｃの誘起電圧（●の方向）により、電荷用コンデンサ３４→インダクタ３３→スイッチング素子Ｑ２の経路で電流ｉ3′が流れ、電荷用コンデンサ３４は充電を完了した後は、電流ｉ3′は流れない。
【００７３】
（２）期間ｔ0−ｔ1間の動作（Ｑ１オフ、Ｑ２オフ）
時刻ｔ0で主制御部２０はスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｌ」、スイッチング素子Ｑ２のゲート電圧ＶG2を「Ｈ」とし、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は共にオフし、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子Ｑ１がオフすることにより、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、前記２次巻線１３ｂにも誘起電圧（●と逆方向）が発生し、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記２次巻線１３ｂを介して２次電流Ｉ2として放出され、平滑コンデンサ１５により平滑されて出力電圧ＶOとして出力端子１８ａ、１８ｂに供給される。また、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、補助巻線１３ｃにも誘起電圧（●と逆方向）が発生し、整流ダイオード２３を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記補助巻線１３ｃを介して電流Ｉ3として放出され、平滑コンデンサ２４により平滑されて、主制御部２０及び副制御部４０の電源として供給される。また、このときスイッチング素子Ｑ２はオフ、ダイオード３２は逆バイアスされているため、副スイッチ部３０を介して電流Ｉ3は流れない。トランス１３に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2及び電流Ｉ3は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃの誘起電圧はなくなる。
【００７４】
（３）期間ｔ1−ｔ2間の動作（Ｑ１オフ、Ｑ２オン）
トランス１３に蓄積されたエネルギーが全て放出され、２次電流Ｉ2及び電流Ｉ3は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃの誘起電圧はなくなる。時刻ｔ1で、主制御部２０はオン信号を出力し、スイッチング素子Ｑ２のゲート電圧ＶG2を「Ｌ」とし、スイッチング素子Ｑ２がオンする。スイッチング素子Ｑ２がオンすると、電荷用コンデンサ３４の両端電圧が前記補助巻線１３ｃに印加され、電荷用コンデンサ３４にたくわえられていた電荷が放出されるため、電荷用コンデンサ３４から上記（２）と同方向に電流Ｉ3′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、スイッチング素子Ｑ１の寄生容量１２ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるにともない、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【００７５】
（４）期間ｔ2−ｔ3間の動作（Ｑ１オン、Ｑ２オン）
前記時刻ｔ1で主制御部２０から出力されたオン信号は、遅延部２２により期間ｔ1−ｔ2間遅延されて、時刻ｔ2でスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｈ」にし、スイッチング素子Ｑ１はオンする。従って、スイッチング素子Ｑ１は、ドレイン・ソース間電圧ＶDSがゼロの時にオンするため、スイッチング素子Ｑ１がオン時に寄生容量１２ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【００７６】
スイッチング素子Ｑ１がオンし、トランス１３の１次巻線１３ａに１次電流が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、このときトランス１３の補助巻線１３ｃに誘起電圧（●の方向）が発生するが、整流ダイオード２３を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｃ側電流Ｉ3は流れない。また、補助巻線１３ｃの誘起電圧（●の方向）により、電荷用コンデンサ３４→インダクタ３３→スイッチング素子Ｑ２の経路で電流ｉ3′が流れ、電荷用コンデンサ３４を充電し、時刻ｔ3で充電を完了した後は、電流ｉ3′は流れない。インダクタ３３は、電荷用コンデンサ３４との共振により電荷用コンデンサ３４に印加される電圧をインダクタ３３がない場合に比べて２倍に上げている。以後は上記（１）から（４）の動作を繰り返す。
【００７７】
図４のように構成されたスイッチング電源装置２の副制御部４０、検出部６０の動作を図５に示す詳細な回路図例を用いて説明する。
【００７８】
副制御部４０は以下の構成からなる。主制御部２０よりオン信号が出力されると、抵抗２５を介してトランジスタ４６のベースが「Ｈ」となり、トランジスタ４６がオン→トランジスタ４１がオフ、トランジスタ４２がオン→副スイッチング素子３１のゲート電圧が「Ｌ」となり、副スイッチング素子３１はオンする。副スイッチング素子３１がオンすると、電荷用コンデンサ３４の両端電圧が前記補助巻線１３ｃに印加され、電荷用コンデンサ３４にたくわえられていた電荷が放出されるため、電荷用コンデンサ３４から電流Ｉ3′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、主スイッチング素子１２の寄生容量１２ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるにともない、主スイッチング素子１２のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【００７９】
また、主制御部２０から出力されたオン信号は、抵抗からなる遅延部２２により、上記の寄生容量１２ｂの電荷が放出され主スイッチング素子１２のドレイン・ソース間電圧ＶDSが低下しゼロになるまでの期間だけ遅らせて、主スイッチング素子１２をオンさせる。従って、主スイッチング素子１２は、ドレイン・ソース間電圧ＶDSがゼロの時にオンするため、主スイッチング素子１２がオン時に寄生容量１２ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【００８０】
主スイッチング素子１２がオン時、補助巻線１３ｃの誘起電圧（●の方向）により、電荷用コンデンサ３４→インダクタ３３→スイッチング素子Ｑ２の経路で電流ｉ3′が流れ、電荷用コンデンサ３４が充電される。この時、電荷用コンデンサ３４の電圧が振動しないようにするため、副制御部４０にトランジスタ５１、コンデンサ５３、抵抗５２、抵抗５４からなる回路を付加している。即ち、補助巻線１３ｃの誘起電圧（●の方向）が抵抗５４を介してコンデンサ５３を充電し、トランジスタ５１がオン→トランジスタ４６がオフ→トランジスタ４１がオン、トランジスタ４２がオフ→副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１はオフする。そして、電荷用コンデンサ３４の容量Ｃとインダクタ３３のインダクタンスＬの共振期間の半分（１／２×√（ＬＣ））以内に副スイッチング素子３１をオフするように構成されている。
【００８１】
また、検出部６０は以下の構成からなる。検出部６０は、主スイッチング素子１２を介して流れるトランス１３の１次巻線１３ａ側１次電流Ｉ1を検出し、１次電流Ｉ1が少ない、即ち負荷電流が少ない（軽負荷）場合には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【００８２】
検出部６０は、上記１次電流Ｉ1を抵抗６６で検出し、電圧に変換してコンパレータ６８の非反転入力に印加する。コンパレータ６８の反転入力には基準電圧６９が印加されている。負荷電流Ｉ0が多い（重負荷）場合、１次電流Ｉ1が多くなり、基準電圧よりも抵抗６６の検出電圧が高いので、コンパレータ６８の出力は「Ｈ」となり、副制御部４０は前記に示した通常の動作を行う。負荷電流Ｉ0が少ない（軽負荷）場合、１次電流Ｉ1が少なくなり、基準電圧よりも抵抗６６の検出電圧が低くなるので、コンパレータ６８の出力は「Ｌ」となり、副制御部４０のトランジスタ４６は常にオフ→トランジスタ４１オン、トランジスタ４２オフ→副スイッチング素子３１のゲート電圧が「Ｈ」となり、副スイッチング素子３１は常にオフする。
【００８３】
また、副スイッチ部３０において、電荷用コンデンサ３４に直列にインダクタ３３が挿入されている。即ち、電荷用コンデンサ３４だけであると電荷用コンデンサ３４に印加される電圧は入力電圧×トランスの巻数比だけになり、副スイッチング素子３１がオンして、電荷用コンデンサ３４に蓄えられた電荷がトランス１３の補助巻線１３ｃに印加され、トランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）により主スイッチング素子１２の寄生容量１２ｂの電荷を完全に抜き取ろことが出来ない。従って、電荷用コンデンサ３４に直列にインダクタ３３を挿入し、電荷用コンデンサ３４とインダクタ３３の共振を利用して電荷用コンデンサ３４に印加される電圧を最大、入力電圧×トランスの巻数比の２倍に高めている。
【００８４】
［第３の実施の形態］
図７と図８は、本発明の第３の実施の形態に係わるスイッチング電源装置に関する図であり、特許請求の範囲の請求項１と請求項４と請求項６と請求項７に関するものである。図７は本発明のスイッチング電源装置の概略的構成を示すブロック回路図、図８は本発明のスイッチング電源装置の動作波形を示す説明図である。
【００８５】
図７の本発明のスイッチング電源装置３は以下の構成からなる。
図７において、トランス１３は１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｄより成る。トランス１３の１次巻線１３ａ側は、いわゆる直流電圧入力側に当たり、１次巻線１３ａに、主スイッチング素子１２（Ｑ１）及び直流電源１１が直列接続され、１つのループを構成している。そして、主スイッチング素子１２（Ｑ１）を制御する主制御部２０及びトリガ信号発生部８０が配設されている。
【００８６】
また、トランス１３の２次巻線１３ｂ側は、いわゆる整流出力側に当たり、２次巻線１３ｂに、副スイッチ部３０、副制御部４０、及び平滑コンデンサ１５が並列接続され、出力端子１８ａ、１８ｂより制御された直流電圧が出力される。また、副スイッチ部３０と平滑コンデンサ１５の間には、整流ダイオード１４が接続されている構成となっている。直流出力電圧の変動を検出する検出部１６が配設されている。
【００８７】
副スイッチ部３０は、副スイッチング素子３１（Ｑ２）とダイオード３２との並列接続に、電荷用コンデンサ３４が直列接続された回路とからなる。また、電荷用コンデンサ３４は、補助巻線１３ｄのインダクタとダイオード２６が接続されて、１つのループを形成し、主スイッチング素子１２オフ時に、補助巻線１３ｄに発生した誘起電圧（●と逆方向）によりダイオード２６を介して充電される。
【００８８】
検出部１６は、前記出力電圧を基準電圧と比較し、比較結果は比較信号として、絶縁伝達部１７を介して、主制御部２０にフィードバックされる。主制御部２０は、検出部１６からの比較信号に基づいて、主スイッチング素子１２のオン期間を制御することで、出力電圧の安定化を行っている。
【００８９】
絶縁伝達部１７は、トランス１３の２次巻線１３ｂ側の検出部１６の比較信号を、トランス１３の１次巻線１３ａ側と２次巻線１３ｂ側とを絶縁した状態で、トランス１３の１次巻線１３ａ側に配設されている主制御部２０に伝達する。即ち、スイッチング電源装置１は、トランス１３と絶縁伝達部１７とにより、１次巻線１３ａ側（１次側）と２次巻線１３ｂ側（２次側）とが電気的に分離されている。
【００９０】
副制御部４０は、主スイッチング素子１２のオフ時に、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取る制御を行う。即ち、主スイッチング素子１２がオン時、副スイッチ部３０の電荷用コンデンサ３４に蓄えられた電荷を、主スイッチング素子１２のオフ時に、トランス１３に蓄積された励磁エネルギーが放出された後、副スイッチング素子３１をオンさせ、電荷用コンデンサ３４に蓄えられた電荷をトランス１３の２次巻線１３ｂに印加し、トランス１３の１次巻線１３ａの誘起電圧により、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るように動作する。
【００９１】
トリガ信号発生部８０は、副スイッチング素子３１がオン時のトランス１３の１次巻線１３ａの誘起電圧を検知し、主制御部２０に主スイッチング素子１２をオンさせるためのトリガ信号を発生する。
【００９２】
上記の結果、寄生容量１２ｂに溜っていた電荷が無い状態（ドレイン・ソース間電圧ＶDSがゼロの状態）で、主スイッチング素子１２がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【００９３】
上記スイッチング電源装置３において、負荷電流が少ない場合、電荷用コンデンサ３４の充放電は、トランス１３の損失へ影響を大きく与える。そこで、トランス１３の２次巻線１３ｂ側に配設されている検出部６０は、負荷電流を検出し、負荷電流が少ない場合（軽負荷時）には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【００９４】
図７のように構成されたスイッチング電源装置３の動作を図８の動作波形図を用いてさらに詳細に説明する。
以下の説明で、主スイッチング素子１２を「スイッチング素子Ｑ１」と標記し、副スイッチング素子３１を「スイッチング素子Ｑ２」と標記する。
（ａ）はスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１３の１次巻線１３ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子Ｑ１のゲート電圧ＶG1、
（ｄ）はトランス１３の１次巻線１３ａ側１次電圧ＶH、
（ｅ）はトリガ信号発生部８０のトリガ信号電圧ＶTR、
（ｆ）はトランス１３の２次巻線１３ｂ側２次電流Ｉ2、
（ｇ）はスイッチング素子Ｑ２のゲート電圧ＶG2、
（ｈ）は電荷用コンデンサ３４の電圧ＶC、
（ｊ）はトランス１３の補助巻線１３ｄ側電流Ｉ4、
の各波形を横軸に共通の時間軸をとって表してある。また、スイッチング素子Ｑ１はゲート電圧ＶG1が「Ｈ」の時にオン、ゲート電圧ＶG1が「Ｌ」の時にオフし、スイッチング素子Ｑ２はゲート電圧ＶG2が「Ｌ」の時にオン、ゲート電圧ＶG2が「Ｈ」の時にオフするように構成されている。
【００９５】
時間軸に沿って説明する。
（１）時刻ｔ0までの動作（Ｑ１オン、Ｑ２オフ）
主制御部２０によりスイッチング素子Ｑ１のゲート電圧ＶG1は「Ｈ」であり、スイッチング素子Ｑ１はオンし、ドレイン・ソース間電圧ＶDSはほぼゼロである。直流電源１１より供給された入力電圧は、トランス１３の１次巻線１３ａに印加され、スイッチング素子Ｑ１がオンしていることにより、トランス１３の１次巻線１３ａに１次電流Ｉ1が流れ、トランス１３に磁束が発生しエネルギーが蓄積される。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４及びダイオード３５を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、トランス１３の補助巻線１３ｄに誘起電圧（●の方向）が発生するが、整流ダイオード１４及びダイオード３５を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｄ側電流Ｉ4は流れない。
【００９６】
（２）期間ｔ0−ｔ1間の動作（Ｑ１オフ、Ｑ２オフ）
時刻ｔ0で主制御部２０はスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｌ」とし、スイッチング素子Ｑ１がオフしドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子Ｑ１がオフすることにより、トランス１３の１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、２次巻線１３ｂに誘起電圧（●と逆方向）が、補助巻線１３ｄに誘起電圧（●と逆方向）が発生する。２次巻線１３ｂの誘起電圧（●と逆方向）は、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが２次巻線１３ｂを介して２次電流Ｉ2として放出され、平滑コンデンサ１５により平滑されて出力電圧ＶOとして出力端子１８ａ、１８ｂに供給される。また、補助巻線１３ｄの誘起電圧（●と逆方向）は、ダイオード２６を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが補助巻線１３ｄを介して電流Ｉ4として放出され電荷用コンデンサ３４を充電する。トランス１３に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｄの誘起電圧はなくなる。
【００９７】
（３）期間ｔ1−ｔ2間の動作（Ｑ１オフ、Ｑ２オン）
トランス１３に蓄積されたエネルギーが全て放出され、２次電流Ｉ2が時刻ｔ1でゼロになると、副制御部４０はスイッチング素子Ｑ２のゲート電圧ＶG2を「Ｌ」とし、スイッチング素子Ｑ２がオンする。スイッチング素子Ｑ２がオンすると、電荷用コンデンサ３４の両端電圧が前記２次巻線１３ｂに印加され、電荷用コンデンサ３４にたくわえられていた電荷が放出されるため、電荷用コンデンサ３４から上記（２）と同方向に２次電流Ｉ2′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、スイッチング素子Ｑ１の寄生容量１２ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるにともない、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【００９８】
（４）期間ｔ2−ｔ3間の動作（Ｑ１オン、Ｑ２オン）
トリガ信号発生部８０は上記（３）におけるトランス１３の１次巻線１３ａに発生した誘起電圧（●の方向）を検知し、主制御部２０にスイッチング素子Ｑ１をオンさせるためのトリガ信号を発生し、スイッチング素子Ｑ１はオンする。スイッチング素子Ｑ１は、寄生容量１２ｂの電荷が放出され、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSがゼロになった後オンするため、スイッチング素子Ｑ１がオン時に寄生容量１２ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【００９９】
スイッチング素子Ｑ１がオンし、トランス１３の１次巻線１３ａに１次電流が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。副制御部４０は２次巻線１３ｂの誘起電圧（●の方向）を検知し、スイッチング素子Ｑ２をオフする。以後は上記（１）から（４）の動作を繰り返す。
【０１００】
図７のように構成されたスイッチング電源装置３の副制御部４０、検出部６０、トリガ信号発生部８０の動作は図２の実施例を示す回路図を用いて説明したものと同じであるため、ここでの説明は省略する。
【０１０１】
［第４の実施の形態］
図９と図１０は、本発明の第４の実施の形態に係わるスイッチング電源装置に関する図であり、特許請求の範囲の請求項１と請求項５と請求項８と請求項９に関するものである。図９は本発明のスイッチング電源装置の概略的構成を示すブロック回路図、図１０は本発明のスイッチング電源装置の動作波形を示す説明図である。
【０１０２】
図９の本発明のスイッチング電源装置４は以下の構成からなる。
図９において、トランス１３は１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃ、補助巻線１３ｄより成る。トランス１３の１次巻線１３ａ側は、いわゆる直流電圧入力側に当たり、１次巻線１３ａに、主スイッチング素子１２（Ｑ１）及び直流電源１１が直列接続され、１つのループを構成している。そして、主スイッチング素子１２（Ｑ１）を制御する主制御部２０、遅延部２２が配設されている。
【０１０３】
また、トランス１３の２次巻線１３ｂ側は、いわゆる整流出力側に当たり、整流ダイオード１４、平滑コンデンサ１５が並列接続され、出力端子１８ａ、１８ｂより制御された直流電圧が出力される。また、直流出力電圧の変動を検出する検出部１６が配設されている。
【０１０４】
また、トランス１３の補助巻線１３ｃには、副スイッチ部３０、副制御部４０、整流ダイオード２３、及びコンデンサ２４が配設され、１つの回路を構成している。そして、主制御部２０からの信号を検出部６０を介して、副制御部４０にフィードバックする構成になっている。副スイッチ部３０は、副スイッチング素子３１（Ｑ２）とダイオード３２との並列接続に、電荷用コンデンサ３４が直列接続された回路とからなる。また、電荷用コンデンサ３４は、補助巻線１３ｄのインダクタとダイオード２６が接続されて、１つのループを形成し、主スイッチング素子１２のオフ時に、補助巻線１３ｄに発生した誘起電圧（●と逆方向）によりダイオード２６を介して充電される。次に、各回路の動作について説明する。
【０１０５】
直流電源１１は交流電源を整流平滑して得られた生の直流電源であり、スイッチング電源装置２の入力電源である。直流電源１１は、トランス１３の１次巻線１３ａに主スイッチング素子１２（Ｑ１）を介して供給される。主スイッチング素子１２はＭＯＳＦＥＴで構成され、遅延部２２を介してゲートに印加される主制御部２０のオン・オフ信号により、オン・オフ制御され、直流電源１１からの入力電圧を１次巻線１３ａに印加したり、遮断したりする動作をする。主スイッチング素子１２（Ｑ１）には、寄生ダイオードと寄生容量とが存在し、主スイッチング素子１２のドレイン・ソース間に寄生する寄生ダイオードを１２ａ、ドレイン・ソース間に寄生する寄生容量を１２ｂとして表示する。２次巻線１３ｂの誘起電圧は、整流ダイオード１４及び平滑コンデンサ１５により整流平滑されて、出力電圧として出力端子１８ａ、１８ｂより出力される。
【０１０６】
検出部１６は、前記出力電圧を基準電圧と比較し、比較結果は比較信号として、絶縁伝達部１７を介して、主制御部２０にフィードバックされる。主制御部２０は、検出部１６からの比較信号に基づいて、主スイッチング素子１２のオン期間を制御することで、出力電圧の安定化を行っている。
【０１０７】
絶縁伝達部１７は、トランス１３の２次巻線１３ｂ側の検出部１６の比較信号を、トランス１３の１次巻線１３ａ側と２次巻線１３ｂ側とを絶縁した状態で、トランス１３の１次巻線１３ａ側に配設されている主制御部２０に伝達する。即ち、スイッチング電源装置４は、トランス１３と絶縁伝達部１７とにより、１次巻線１３ａ側（１次側）と２次巻線１３ｂ側（２次側）とが電気的に分離されている。
【０１０８】
副制御部４０は、主スイッチング素子１２のオフ時に、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取る制御を行う。即ち、主スイッチング素子１２がオン時、副スイッチ部３０の電荷用コンデンサ３４に蓄えられた電荷を、主スイッチング素子１２のオフ時に、トランス１３に蓄積された励磁エネルギーが放出された後、副スイッチング素子３１をオンさせ、電荷用コンデンサ３４に蓄えられた電荷をトランス１３の補助巻線１３ｃに印加し、トランス１３の１次巻線１３ａの誘起電圧により、主スイッチング素子１２の寄生容量１２ｂの電荷を抜き取るように動作する。
【０１０９】
また、遅延部２２は、主制御部２０のオン信号を、上記で述べた主スイッチング素子１２の寄生容量１２ｂの電荷が抜き取られ、主スイッチング素子１２のドレイン・ソース間電圧ＶDSがゼロになるまで遅延して、主スイッチング素子１２のゲートに伝達する。
【０１１０】
上記の結果、寄生容量１２ｂに溜っていた電荷が無い状態（ドレイン・ソース間電圧ＶDSがゼロの状態）で、主スイッチング素子１２がオンされるため、スイッチング損失の発生及びスイッチングノイズの発生が解消される。
【０１１１】
上記スイッチング電源装置４において、負荷電流が少ない場合、電荷用コンデンサ３４の充放電は、トランス１３の損失へ影響を大きく与える。そこで検出部６０は、主スイッチング素子１２を介して流れるトランス１３の１次巻線１３ａ側１次電流Ｉ1を検出し、１次電流Ｉ1が少ない、即ち負荷電流が少ない（軽負荷）場合には、副制御部４０が副スイッチング素子３１を常にオフとするための検出信号を発生する。
【０１１２】
図９のように構成されたスイッチング電源装置２の動作を図１０の動作波形図を用いてさらに詳細に説明する。
以下の説明で、主スイッチング素子１２を「スイッチング素子Ｑ１」と標記し、副スイッチング素子３１を「スイッチング素子Ｑ２」と標記する。図１０において、
（ａ）はスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS、
（ｂ）はトランス１３の１次巻線１３ａ側１次電流Ｉ1、
（ｃ）はスイッチング素子Ｑ１のゲート電圧ＶG1、
（ｄ）は主制御部２０のオン・オフ信号ＶON、
（ｅ）はスイッチング素子Ｑ２のゲート電圧ＶG2、
（ｆ）はトランス１３の２次巻線１３ｂ側２次電流Ｉ2、
（ｇ）はトランス１３の補助巻線１３ｃ側電流Ｉ3、
（ｈ）は電荷用コンデンサ３４の電圧ＶC、
（ｊ）はトランス１３の補助巻線１３ｄ側電流Ｉ4、
の各波形を横軸に共通の時間軸をとって表してある。また、スイッチング素子Ｑ１はゲート電圧ＶG1が「Ｈ」の時にオン、ゲート電圧ＶG1が「Ｌ」の時にオフし、スイッチング素子Ｑ２はゲート電圧ＶG2が「Ｌ」の時にオン、ゲート電圧ＶG2が「Ｈ」の時にオフするように構成されている。
【０１１３】
時間軸に沿って説明する。
（１）時刻ｔ0までの動作（Ｑ１オン、Ｑ２オン）
主制御部２０によりスイッチング素子Ｑ１のゲート電圧ＶG1は「Ｈ」、スイッチング素子Ｑ２のゲート電圧ＶG2は「Ｌ」であり、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は共にオンし、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSはほぼゼロである。直流電源１１より供給された入力電圧は、トランス１３の１次巻線１３ａに印加され、スイッチング素子Ｑ１がオンしていることにより、トランス１３の１次巻線１３ａに１次電流Ｉ1が流れ、トランス１３に磁束が発生しエネルギーが蓄積される。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、このときトランス１３の補助巻線１３ｃに誘起電圧（●の方向）が発生するが、整流ダイオード２３を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｃ側電流Ｉ3は流れない。また、トランス１３の補助巻線１３ｄに誘起電圧（●の方向）が発生するが、整流ダイオード２３及びダイオード３５を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｄ側電流Ｉ4は流れない。
【０１１４】
（２）期間ｔ0−ｔ1間の動作（Ｑ１オフ、Ｑ２オフ）
時刻ｔ0で主制御部２０はスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｌ」、スイッチング素子Ｑ２のゲート電圧ＶG2を「Ｈ」とし、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は共にオフし、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは「Ｈ」、前記１次電流Ｉ1はゼロとなる。スイッチング素子Ｑ１がオフすることにより、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、前記２次巻線１３ｂにも誘起電圧（●と逆方向）が発生し、整流ダイオード１４を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記２次巻線１３ｂを介して２次電流Ｉ2として放出され、平滑コンデンサ１５により平滑されて出力電圧ＶOとして出力端子１８ａ、１８ｂに供給される。また、前記１次巻線１３ａに誘起電圧（●と逆方向）が発生すると同時に、補助巻線１３ｃにも誘起電圧（●と逆方向）が発生し、整流ダイオード２３を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが前記補助巻線１３ｃを介して電流Ｉ3として放出され、平滑コンデンサ２４により平滑されて、主制御部２０及び副制御部４０の電源として供給される。また、このときスイッチング素子Ｑ２はオフ、ダイオード３２は逆バイアスされているため、副スイッチ部３０を介して電流Ｉ3は流れない。また、補助巻線１３ｄの誘起電圧（●と逆方向）は、ダイオード２６を順バイアスする方向に電圧が印加されるため、トランス１３に蓄積されたエネルギーが補助巻線１３ｄを介して電流Ｉ4として放出され、電荷用コンデンサ３４を充電する。トランス１３に蓄積されたエネルギーが放出されるにともない、２次電流Ｉ2は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃ、補助巻線１３ｄの誘起電圧はなくなる。
【０１１５】
（３）期間ｔ1−ｔ2間の動作（Ｑ１オフ、Ｑ２オン）
トランス１３に蓄積されたエネルギーが全て放出され、２次電流Ｉ2及び電流Ｉ3は減少し時刻ｔ1でゼロになると、前記１次巻線１３ａ、２次巻線１３ｂ、補助巻線１３ｃ、補助巻線１３ｄの誘起電圧はなくなる。
【０１１６】
時刻ｔ1で、主制御部２０はオン信号を出力し、スイッチング素子Ｑ２のゲート電圧ＶG2を「Ｌ」とし、スイッチング素子Ｑ２がオンする。スイッチング素子Ｑ２がオンすると、電荷用コンデンサ３４の両端電圧が前記補助巻線１３ｃに印加され、電荷用コンデンサ３４にたくわえられていた電荷が放出されるため、電荷用コンデンサ３４から上記（２）と同方向に電流Ｉ3′が流れ、トランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生すると同時に、１次巻線１３ａにも誘起電圧（●の方向）が発生するため、スイッチング素子Ｑ１の寄生容量１２ｂにたまった電荷を引き抜く（放電させる）方向に１次電流Ｉ1′が流れ、寄生容量１２ｂの電荷が放出されるにともない、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは低下しゼロになる。
【０１１７】
（４）期間ｔ2−ｔ3間の動作（Ｑ１オン、Ｑ２オン）
前記時刻ｔ1で主制御部２０から出力されたオン信号は、遅延部２２により期間ｔ1−ｔ2間遅延されて、時刻ｔ2でスイッチング素子Ｑ１のゲート電圧ＶG1を「Ｈ」にし、スイッチング素子Ｑ１はオンする。従って、スイッチング素子Ｑ１は、ドレイン・ソース間電圧ＶDSがゼロの時にオンするため、スイッチング素子Ｑ１がオン時に寄生容量１２ｂにたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズが解消される。
【０１１８】
スイッチング素子Ｑ１がオンし、トランス１３の１次巻線１３ａに１次電流が流れ、トランス１３の１次巻線１３ａに誘起電圧（●の方向）が発生すると同時に、２次巻線１３ｂにも誘起電圧（●の方向）が発生する。このときトランス１３の２次巻線１３ｂに誘起電圧（●の方向）が発生するが、整流ダイオード１４を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の２次巻線１３ｂ側２次電流Ｉ2は流れない。また、このときトランス１３の補助巻線１３ｃに誘起電圧（●の方向）が発生するが、整流ダイオード２３を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｃ側電流Ｉ3は流れない。また、このときトランス１３の補助巻線１３ｄに誘起電圧（●の方向）が発生するが、整流ダイオード２６を逆バイアスする方向に電圧が印加されるように構成されているため、トランス１３の補助巻線１３ｄ側電流Ｉ4は流れない。以後は上記（１）から（４）の動作を繰り返す。
【０１１９】
図９のように構成されたスイッチング電源装置４の副制御部４０、検出部６０の動作は図５の実施例を示す回路図を用いて説明したものと同じであるため、ここでの説明は省略する。
【０１２０】
【発明の効果】
本発明の請求項１記載のスイッチング電源装置によれば、入力電圧をオン・オフ制御する主スイッチング素子と、少なくとも１次巻線と２次巻線を備えたトランスと、トランスの１次巻線に該主スイッチング素子が接続され、トランスの２次巻線に整流平滑回路と、該整流平滑回路の出力が一定となるように該主スイッチング素子をオン・オフ制御する主制御部を備えたスイッチング電源装置において、副スイッチング素子とコンデンサとを含む副スイッチ部を有し、副スイッチング素子を制御して該副スイッチ部のコンデンサに蓄えられた電荷を該トランスを介して該主スイッチング素子に供給し、該主スイッチング素子の寄生容量の電荷を抜き取る動作を含むことを特徴とするものである。
【０１２１】
従って、主スイッチング素子がオン直前時に、オフ時に寄生容量にたまった電荷が抜かれることにより、スイッチング損失及びスイッチングノイズを改善できる。
【０１２２】
また、本発明の請求項２記載のスイッチング電源装置によれば、前記トランスの２次巻線には副スイッチ部と副制御部とが接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、該副制御部は前記主スイッチング素子がオン時に該副スイッチ部の該コンデンサに電荷を蓄え、主スイッチング素子がオンする迄の期間に、該トランスを介して前記コンデンサの該電荷により主スイッチング素子の寄生容量の電荷を抜き取るように動作させることを特徴とするものである。
【０１２３】
従って、主スイッチング素子がオン直前時に、オフ時に寄生容量にたまった電荷が抜かれることにより、スイッチング損失及びスイッチングノイズを改善できる。また、副スイッチング素子は従来と比べて小電流を開閉する小容量のスイッチング素子で構成されるため、スイッチング素子のゲート容量が減ることによりドライブ損失が減少し、かつコストも低減できる。
【０１２４】
また、本発明の請求項３記載のスイッチング電源装置によれば、前記トランスは副制御用補助巻線を備え、前記副スイッチ部と前記副制御部が前記トランスの該補助巻線にそれぞれ並列に接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、前記主スイッチング素子がオンする迄の期間に前記副スイッチ部のコンデンサに電荷を蓄え、前記主スイッチング素子のオフ時にトランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの副制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、前記主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【０１２５】
従って、主スイッチング素子がオン時に寄生容量にたまった電荷がショートされることによるスイッチング損失及びスイッチングノイズを改善できる。また、副スイッチング素子は従来と比べて小電流を開閉する小容量のスイッチング素子で構成されるため、スイッチング素子のゲート容量が減ることによりドライブ損失が減少し、かつコストも低減できる。
【０１２６】
また、本発明の請求項４記載のスイッチング電源装置によれば、前記トランスは１次巻線と２次巻線と充電用補助巻線とを備え、該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードが接続され、前記トランスの２次巻線には前記副スイッチ部と前記副制御部がそれぞれ並列に接続され、前記副スイッチ部にはダイオードと副スイッチング素子とが並列接続された回路にコンデンサが直列接続され、前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの２次巻線に印加し、トランスの１次巻線の誘起電圧により前記主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【０１２７】
従って、主スイッチング素子がオン直前時に、オフ時に寄生容量にたまった電荷が抜かれることにより、スイッチング損失及びスイッチングノイズを改善できる。また、副スイッチング素子は従来と比べて小電流を開閉する小容量のスイッチング素子で構成されるため、スイッチング素子のゲート容量が減ることによりドライブ損失が減少し、かつコストも低減できる。また、前記トランスの２次側に前記副スイッチ部のコンデンサに電荷を蓄えるためのダイオード及び充電用の補助巻線とを備えているため、充電用の補助巻線の巻数比を変えることによりコンデンサの充電電圧をトランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を主スイッチング素子がオンする直前に抜き取るための任意の最適値に設定できる。
【０１２８】
また、本発明の請求項５記載のスイッチング電源装置によれば、前記トランスは１次巻線と２次巻線と副制御用補助巻線と充電用補助巻線とを備え、該副制御用補助巻線には前記副スイッチ部と前記副制御部とがそれぞれ並列に接続され、該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードとが接続され、前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとダイオードとが直列接続された回路が接続された構成からなり、前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせ該コンデンサに蓄えられた電荷をトランスの制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするものである。
【０１２９】
従って、主スイッチング素子がオン直前時に、オフ時に寄生容量にたまった電荷が抜かれることにより、スイッチング損失及びスイッチングノイズを改善できる。また、副スイッチング素子は従来と比べて小電流を開閉する小容量のスイッチング素子で構成されるため、スイッチング素子のゲート容量が減ることによりドライブ損失が減少し、かつコストも低減できる。また、前記トランスの１次側に前記副スイッチ部のコンデンサに電荷を蓄えるためのダイオード及び充電用の補助巻線とを備えているため、充電用の補助巻線の巻数比を変えることによりコンデンサの充電電圧をトランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を主スイッチング素子がオンする直前に抜き取るための任意の最適値に設定できる。
【０１３０】
また、本発明の請求項６記載のスイッチング電源装置によれば、負荷電流を検出するための検出部を前記トランスの２次側出力部の整流平滑回路側に備え、前記副制御部は該負荷電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするものである。
【０１３１】
従って、負荷電流が少ない場合の前記副スイッチング部のコンデンサの充放電による前記トランスの損失を改善できる。また、負荷電流が少ない場合、主スイッチング素子のオン期間が短くなり、副スイッチング部のコンデンサの充電電圧が下がるために、主スイッチング素子の寄生容量の電荷を充分に抜き取ることができなくなる問題を改善できる。
【０１３２】
また、本発明の請求項７記載のスイッチング電源装置によれば、前記負荷電流を検出するための検出部はコンパレータを用いた回路で構成されてなることを特徴とするものである。
【０１３３】
従って、前記負荷電流を検出するための検出部を、簡単な回路構成で実現でき、回路の省スペース化、低コスト化が図れる。
【０１３４】
また、本発明の請求項８記載のスイッチング電源装置によれば、前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部を該トランスの１次巻線側に備え、前記副制御部は該１次電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするものである。
【０１３５】
従って、負荷電流が少ない場合の前記副スイッチング部のコンデンサの充放電による前記トランスの損失を改善できる。また、負荷電流が少ない場合、主スイッチング素子のオン期間が短くなり、副スイッチング部のコンデンサの充電電圧が下がるために、主スイッチング素子の寄生容量の電荷を充分に抜き取ることができなくなる問題を改善できる。
【０１３６】
さらに、本発明の請求項９記載のスイッチング電源装置によれば、前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部はコンパレータを用いた回路で構成されていることを特徴とするものである。
【０１３７】
従って、前記１次電流を検出するための検出部を、簡単な回路構成で実現でき、回路の省スペース化、低コスト化が図れる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わるスイッチング電源装置の概略的構成を示すブロック回路図である。
【図２】本発明の第１の実施の形態に係わるスイッチング電源装置の詳細な回路図例である。
【図３】本発明の第１の実施の形態に係わるスイッチング電源装置の動作波形を示す説明図である。
【図４】本発明の第２の実施の形態に係わるスイッチング電源装置の概略的構成を示すブロック回路図である。
【図５】本発明の第２の実施の形態に係わるスイッチング電源装置の実施例を示す回路図である。
【図６】本発明の第２の実施の形態に係わるスイッチング電源装置の動作波形を示す説明図である。
【図７】本発明の第３の実施の形態に係わるスイッチング電源装置の概略的構成を示すブロック回路図である。
【図８】本発明の第３の実施の形態に係わるスイッチング電源装置の動作波形を示す説明図である。
【図９】本発明の第４の実施の形態に係わるスイッチング電源装置の概略的構成を示すブロック回路図である。
【図１０】本発明の第４の実施の形態に係わるスイッチング電源装置の動作波形を示す説明図である。
【図１１】従来例のスイッチング電源装置の概略的構成を示すブロック回路図である。
【図１２】従来例のスイッチング電源装置の動作波形を示す説明図である。
【図１３】他の従来例のスイッチング電源装置の概略的構成を示すブロック回路図である。
【図１４】他の従来例のスイッチング電源装置の動作波形を示す説明図である。
【符号の説明】
１ スイッチング電源装置
１１ 直流電源
１２ 主スイッチング素子（Ｑ１）
１３ トランス
１３ａ トランスの１次巻線
１３ｂ トランスの２次巻線
１３ｃ トランスの副制御用補助巻線
１３ｄ トランスの充電用補助巻線
１４ 整流ダイオード
１５ 平滑コンデンサ
１６ 検出部
１７ 絶縁伝達部
１８ 出力端子
２０ 主制御部
２２ 遅延部
２６ ダイオード
３０ 副スイッチ部
３１ 副スイッチング素子（Ｑ２）
３２ ダイオード
３３ インダクタ
３４ 電荷用コンデンサ
３５ ダイオード
４０ 副制御部
４７ コンパレータ
６０ 検出部
６４ コンパレータ（コンパレータ回路）
６８ コンパレータ（コンパレータ回路）
８０ トリガ信号発生部
Claims (9)
- 少なくとも１次巻線と２次巻線とを備えたトランスと、上記トランスの１次巻線に接続された、入力電圧をオン・オフ制御する主スイッチング素子と、上記トランスの２次巻線に接続された整流平滑回路と、上記整流平滑回路の出力が一定となるように上記主スイッチング素子をオン・オフ制御する主制御部とを備えたスイッチング電源装置において、
副スイッチング素子とコンデンサとが直列接続されてなる副スイッチ部が上記トランスに備えられる巻線の１つに並列接続されており、
該副スイッチング素子を制御して該副スイッチ部のコンデンサに蓄えられた電荷を該トランスを介して該主スイッチング素子に供給し、該主スイッチング素子の寄生容量の電荷を抜き取る動作を行うことを特徴とするスイッチング電源装置。 - 請求項１記載のスイッチング電源装置において、
前記トランスの２次巻線には副スイッチ部と副制御部とが接続され、
前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、
該副制御部は前記主スイッチング素子がオン時に該副スイッチ部の該コンデンサに電荷を蓄え、主スイッチング素子がオンする迄の期間に、該トランスを介して前記コンデンサの該電荷により主スイッチング素子の寄生容量の電荷を抜き取るように動作させることを特徴とするスイッチング電源装置。 - 請求項１記載のスイッチング電源装置において、
前記トランスは副制御用補助巻線を備え、
前記副スイッチ部と前記副制御部が前記トランスの該補助巻線にそれぞれ並列に接続され、
前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとインダクタとが直列接続された回路が接続された構成からなり、
前記主スイッチング素子がオンする迄の期間に前記副スイッチ部のコンデンサに電荷を蓄え、
前記主スイッチング素子のオフ時にトランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの副制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、前記主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするスイッチング電源装置。 - 請求項１記載のスイッチング電源装置において、
前記トランスは１次巻線と２次巻線と充電用補助巻線とを備え、
該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードが接続され、
前記トランスの２次巻線には前記副スイッチ部と前記副制御部がそれぞれ並列に接続され、
前記副スイッチ部にはダイオードと副スイッチング素子とが並列接続された回路にコンデンサが直列接続され、
前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせて前記コンデンサに蓄えられていた電荷をトランスの２次巻線に印加し、トランスの１次巻線の誘起電圧により前記主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするスイッチング電源装置。 - 請求項１記載のスイッチング電源装置において、
前記トランスは１次巻線と２次巻線と副制御用補助巻線と充電用補助巻線とを備え、
該副制御用補助巻線には前記副スイッチ部と前記副制御部とがそれぞれ並列に接続され、
該充電用補助巻線には前記副スイッチ部のコンデンサと充電用ダイオードとが接続され、
前記副スイッチ部はダイオードと副スイッチング素子とが並列接続された回路にコンデンサとダイオードとが直列接続された回路が接続された構成からなり、
前記主スイッチング素子のオフ時に前記副スイッチ部のコンデンサに電荷を蓄え、トランスに蓄積された励磁エネルギーが放出された後、副スイッチング素子をオンさせ該コンデンサに蓄えられた電荷をトランスの制御用補助巻線に印加し、トランスの１次巻線の誘起電圧により主スイッチング素子の寄生容量の電荷を、主スイッチング素子がオンする迄の期間に、抜き取るように制御する副制御部と、を備えてなることを特徴とするスイッチング電源装置。 - 請求項２または請求項４記載のスイッチング電源装置において、
負荷電流を検出するための検出部を前記トランスの２次側出力部の整流平滑回路側に備え、
前記副制御部は該負荷電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするスイッチング電源装置。 - 請求項６記載のスイッチング電源装置において、
前記負荷電流を検出するための検出部はコンパレータを用いた回路で構成されてなることを特徴とするスイッチング電源装置。 - 請求項３または請求項５記載のスイッチング電源装置において、
前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部を該トランスの１次巻線側に備え、
前記副制御部は該１次電流が少ない場合には副制御部の副スイッチング素子を常にオフ制御とすることを特徴とするスイッチング電源装置。 - 請求項８記載のスイッチング電源装置において、
前記トランスの１次巻線と主スイッチング素子を介して流れる１次電流を検出するための検出部はコンパレータを用いた回路で構成されてなることを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21495498A JP3770361B2 (ja) | 1998-07-30 | 1998-07-30 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21495498A JP3770361B2 (ja) | 1998-07-30 | 1998-07-30 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000050627A JP2000050627A (ja) | 2000-02-18 |
| JP3770361B2 true JP3770361B2 (ja) | 2006-04-26 |
Family
ID=16664324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21495498A Expired - Fee Related JP3770361B2 (ja) | 1998-07-30 | 1998-07-30 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3770361B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1845606A1 (en) | 2005-01-31 | 2007-10-17 | Murata Manufacturing Co., Ltd. | Isolation dc/dc converter |
-
1998
- 1998-07-30 JP JP21495498A patent/JP3770361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000050627A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7710751B2 (en) | Secondary-side power receiving circuit of noncontact power supplying equipment | |
| US5301095A (en) | High power factor AC/DC converter | |
| KR102139841B1 (ko) | 유도 전력 전송 시스템용 수신기 및 유도 전력 전송 시스템용 수신기를 제어하는 방법 | |
| CN105703624B (zh) | 绝缘型直流电源装置以及控制方法 | |
| CN100525036C (zh) | 开关电源装置 | |
| EP0404191A2 (en) | Switching power supply device | |
| US20070041222A1 (en) | Dc-dc converter | |
| KR20020079861A (ko) | 2차 펄스폭 변조 제어를 가지는 플라이백 컨버터를 위한시동 회로 | |
| JP2010226890A (ja) | 非接触電力伝送装置 | |
| JP2012139011A (ja) | 非接触給電設備の２次側受電回路 | |
| MXPA01000391A (es) | Suministro de energia de conmutacion de voltaje cero con modo a rafaga. | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| JP2020036421A (ja) | 電源装置及び画像形成装置 | |
| US7002323B2 (en) | Switching power supply circuit capable of reducing switching loss and control method used therein | |
| KR20000038038A (ko) | 변압기 권선에 결합된 인덕터를 구비한 순방향 컨버터 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JP3770361B2 (ja) | スイッチング電源装置 | |
| JPH08317575A (ja) | 電気自動車用充電装置 | |
| JP3518197B2 (ja) | 無接触給電設備の２次側受電回路 | |
| JPH09131058A (ja) | 同調スイッチ・モード電源装置 | |
| WO2022091903A1 (ja) | 半導体リレー装置 | |
| JP3354454B2 (ja) | スイッチング電源装置 | |
| JP2814917B2 (ja) | スイッチング電源回路 | |
| JP2002044946A (ja) | スイッチング電源装置 | |
| TWI553993B (zh) | Non-contact power supply equipment secondary side of the receiving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040630 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |