JP3748723B2 - 共通化パッケージ - Google Patents
共通化パッケージ Download PDFInfo
- Publication number
- JP3748723B2 JP3748723B2 JP33266598A JP33266598A JP3748723B2 JP 3748723 B2 JP3748723 B2 JP 3748723B2 JP 33266598 A JP33266598 A JP 33266598A JP 33266598 A JP33266598 A JP 33266598A JP 3748723 B2 JP3748723 B2 JP 3748723B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit
- package according
- network interface
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54508—Configuration, initialisation
- H04Q3/54516—Initialization, software or data downloading
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54508—Configuration, initialisation
- H04Q3/54533—Configuration data, translation, passwords, databases
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13003—Constructional details of switching devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1305—Software aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13109—Initializing, personal profile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1332—Logic circuits
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Databases & Information Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
- Interface Circuits In Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は装置パッケージの共通化に関し、特に交換機システムにおけるネットワークインタフェース（ＮＷ−ＩＮＦ）パッケージの共通化に関するものである。
【０００２】
【従来の技術】
交換機システムは大別すると以下に示す４つの装置で構成される。すなわち、１）加入者同士の接続、又は中継線同士や加入者と中継線とのトランク接続を行う装置、２）加入者線やトランク装置を収容し、通話路の制御や試験を行う通話路系装置、３）交換機に入力される情報を分析し、通話路系や入出力系に命令を出す中央処理系装置、そして４）中央処理系にデータを出し入れする為の入出力系装置、で構成される。
【０００３】
図１は、従来の交換システムの一例を示したものである。
図１において、加入端末１１は対応する加入者線を介して交換機側の加入者回路（ＳＬＣ）１２に収容される。各加入端末１１の信号は、加入者回路（ＳＬＣ）１２の信号を集線多重する加入者用集線装置（ＳＬＣＣ）で構成される次段のネットワークインタフェース部（ＮＷ−ＩＮＦ１）１３でハイウェー信号上の所定のタイムスロット信号に変換される。
【０００４】
前記ネットワークインタフェース部１３からの複数のハイウェー信号は、さらにネットワーク部（ＮＷ）１４で上位の高速ハイウェー信号に集線多重され、それが後段のスイッチ１４に与えられる。ラインプロッセサ（ＬＰＲ）１５は、各加入端末からのＯＮ／ＯＦＦフック等を示すスキャン（ＳＣＮ）信号や上位からのシグナルデータ（ＳＤ）信号等を処理し、自局内における接続については前記ネットワーク部１４内で交換処理を実行する。また、その配下の通話路制御や試験等を実行する。
【０００５】
各種トランク回路（ＴＲＫ）１６の信号を集線多重するトランク用集線装置（ＡＴＣ）で構成されるネットワークインタフェース部（ＮＷ−ＩＮＦ２）１７も、同様に各トランク信号をハイウェー信号上の所定のタイムスロット信号に変換する。その信号は次段のネットワーク部（ＮＷ）１８で上位の高速ハイウェー信号に集線多重され、後段のスイッチ１９に与えられる。
【０００６】
スイッチ１９は、中央処理装置（ＣＣ）２０からの指示に従い、高速ハイウェー上のタイムスロット間の交換処理を行って各ネットワーク部１４及び１８の間における加入者と中継線とのトランク接続等を実現する。入出力装置（Ｉ／Ｏ）２１は、システムの運用／保守等に必要なデータを中央処理装置２０との間で送受する。
【０００７】
図２は、ネットワークインタフェース部（ＮＷ−ＩＮＦ１）１３とネットワーク部１４との間のタイムスロット及びハイウェー構成の一例を示したものである。
図２の（ａ）には８ビットで構成された音声１タイムスロット信号（ＴＳ）の例を示しており、図２の（ｂ）に示すハウスキーピング信号やＳＤ／ＳＣＮ（Signal Data/Scan) 信号も同様に８ビットのタイムスロット信号で構成される。
【０００８】
図２の（ｂ）に示すフレームは８ＫＨｚ（１２５μｓ）の周期を有し、ＴＳ０〜ＴＳ１２７の合計１２８タイムスロットが１フレームに含まれる。ＴＳ０〜ＴＳ３には保守／運用情報等を含むハウスキーピング信号が割り当てられ、またＴＳ６４〜６７にはＳＤ／ＳＣＮ信号が割り当てられている。
【０００９】
従って、１フレーム当たり３２ビット（＝４タイムスロット×８ビット）のハウスキーピング情報及びＳＤ／ＳＣＮ情報が生成される。本例は１６マルチフレームの２ｍｓ周期（１２５μｓ×１６）で各フレーム毎にそれぞれ割り当てた前記全ての情報が更新される。
【００１０】
【発明が解決しようとする課題】
前述したように、各ネットワークインタフェース部１３及び１７は対応するネットワーク部１４及び１８に接続され、その配下の個別回路（ＳＬＣ１２、ＴＲＫ１６）を制御している。前記ネットワークインタフェース部１３及び１７はそれぞれ別箇の役割をもっており、当然それを構成するパッケージも別異のものである。
【００１１】
従来においては、各装置（各シェルフ）内の個別回路（ここでは、ＳＬＣ、ＴＲＫパッケージ）を制御するための制御部（ここでは、ネットワークインタフェースパッケージ）は各装置の使用用途毎にパッケージ設計がなされ運用されてきた。このため、以下の様な問題が生じていた。
（１）ネットワークインタフェースパッケージの多種化の問題
ネットワークインタフェースパッケージはネットワーク（ＮＷ）に接続されるためネットワーク側のインタフェースは共通である。すなわち、図１の例ではＳＬＣＣ／ＡＴＣのネットワーク側インターフェースは同じである。
【００１２】
しかしながら、それらの配下のＳＬＣ、ＴＲＫパッケージ等の種類によりシェルフに搭載されるバックボード配線（ＢＷＢ：Back Wiring Board ）のインタフェースは互いに相違し、そのため従来では配下の回路種別に応じてネットワークインタフェースパッケージも個々に最適化のための設計を行い、それぞれ異なる専用のＬＳＩを搭載することで対処していた。
【００１３】
その結果、近年のマルチメディア通信等における個別回路種類の増大とともにネットワークインタフェースパッケージの多種化が助長され、ネットワークインタフェースパッケージ自体の価格やその維持・管理のための費用が増大するという問題があった。
【００１４】
（２）ネットワークインタフェースパッケージのハイウェーインタフェースの問題
また図２の（ｂ）に示したように、従来ではネットワークインタフェース部（ＮＷ−ＩＮＦ）とネットワーク部（ＮＷ) との間で送受される音声データとＳＣＮ／ＳＤ等の制御データの両方が同一のハイウェー上に配置されていた。そのため、後者の制御データについては従来システムが必要とする最小限のデータのみが所定タイムスロット上に割り当てられていた。
【００１５】
しかしながら、上述したように近年のマルチメディア通信等の普及により制御データの種類は多様化し、そのデータ量も増え続けている。その結果、従来の制限されたタイムスロットの範囲内では将来の機能拡張に対応できなくなるという問題があった。
【００１６】
また、制御データ処理の効率化の点からは、従来の音声データとＳＣＮ／ＳＤ等の制御データの両方が同一のハイウェー上に配置するマルチフレーム構成では、例えばパッケージの着脱等を監視するため常に１２５μｓ毎に各フレームを見に行く必要があり、そのためのソフト起動処理等によりソフト処理全体の効率が低下するという問題もあった。
【００１７】
さらに、制御データの機能割り当ての面でも従来はその機能割り当てに一貫性を欠き、制御データを処理するマイクロプロセッサのハードウェアや交換処理ソフトウェアの構成に最適化されたものとは言えず、ここでもソフト処理全体の効率が低下するという問題もあった。
【００１８】
そこで本発明の目的は、上記種々の問題点に鑑み、各個別パッケージを有する装置（シェルフ）に搭載されるネットワークインタフェースパッケージにおいて、１）配下の個別パッケージに対応する部分のハードウェア構成の共通化、２）ネットワーク側インタフェースの汎用化、を図ることで、ネットワークインタフェースパッケージの小種化若しくは単一化と、それによるパッケージ価格及びその維持・管理費用の低減とを達成することにある。
【００１９】
【課題を解決するための手段】
本発明によれば、装置内で複数用途に共通使用される回路パッケージであって、個別回路を構成するための汎用プログラマブルハードウェア構築デバイスと、前記汎用プログラマブルハードウェア構築デバイスを初期化して複数の個別回路を選択的に構成するための複数の初期化ソフトウェアを記憶するメモリと、各個別回路に対応した初期化ソフトウェアを前記メモリから選択する手段と、前記選択する手段に対し選択すべき初期化ソフトウェアを指示する指示手段と、装置側とインタフェースする専用回路と、を有し、前記専用回路は、データ信号と制御信号とを別線で分離し、且つ前記制御信号は類似信号同士をゾーン毎に纏めたゾーン分割されている共通化パッケージが提供される。
【００２０】
また本発明によれば、装置内で複数用途に共通使用されるプリント板パッケージであって、個別回路を構成するための汎用プログラマブルハードウェア構築デバイスと、前記汎用プログラマブルハードウェア構築デバイスを初期化して個別回路を構成するための初期化ソフトウェアを記憶するメモリと、前記初期化ソフトウェアの種別情報を指示する手段と、前記指示された情報を前記装置側に通知する手段と、前記通知により装置側から受信した初期化ソフトウェアを前記メモリに格納する手段と、装置側とインタフェースする専用回路と、を有し、前記専用回路は、データ信号と制御信号とを別線で分離し、且つ前記制御信号は類似信号同士をゾーン毎に纏めたゾーン分割されている共通化パッケージが提供される。
【００２１】
前記汎用プログラマブルハードウェア構築デバイスはＦＰＧＡ (Field Programmable Gate Array) であり、また前者共通化パッケージで使用されるメモリは前記複数の初期化ソフトウェアのそれぞれを個別に保持する複数の不揮発性メモリであり、後者共通化パッケージで使用されるメモリは揮発性メモリである。
【００２２】
前記指示手段による指示は、前記装置側から受信したＢＷＢセルフインベントリ情報によって行われるか、又はパッケージに搭載されたマニュアル設定手段からの指示によって行われる。前記個別回路には対応個別回路パッケージが接続される。
【００２３】
発明の各構成は可能な限り互いに組合せることが可能である。
【００２４】
【発明の実施の形態】
図３は、本発明による共通ネットワークインタフェースパッケージの第１の基本構成例を示したものである。
図３において、引用符号３１〜３４は本発明による共通ネットワークインタフェースパッケージ（ＮＷ−ＩＮＦ）３５に接続される個別回路パッケージの一例を示しており、３１は加入者回路（ＳＬＣ）パッケージ、３２はトランク回路（ＴＲＫ）パッケージ、３３はレシーバ回路（ＲＥＣ）パッケージ、そして３４は信号制御回路（ＳＧＣ）パッケージである。
【００２５】
共通ネットワークインタフェースパッケージ３５は、以下の４つの構成要素から成る。
１）配下の各個別回路パッケージに応じた回路を適宜構成するための汎用プログラマブルハードウェア構築デバイス。本例では前記汎用プログラマブルハードウェア構築デバイスとしてＦＰＧＡ３６を使用している。前記ＦＰＧＡの一例としてはＡＬＴＥＲＡ（登録商標）のＦＬＥＸタイプ等が上げられる。
【００２６】
２）前記汎用プログラマブルハードウェア構築デバイスをその配下に接続される各個別回路パッケージに対応して初期化するためのソフトウェアを記憶するメモリ。本例では前記メモリとしてＲＯＭを使用し、さらに各個別回路パッケージに共通に対応させるため各個別回路パッケージの初期化ソフトウェアをそれぞれ記憶する複数のＲＯＭ４５〜４８を使用している。
【００２７】
３）接続される個別回路パッケージに対応した初期化ソフトウェアを選択し、それを前記汎用プログラマブルハードウェア構築デバイスに与える選択手段。本例ではセレクタ回路（ＳＥＬ）４４を使用している。
【００２８】
４）ネットワーク部５４とインタフェースし、さらに外部から与えられるネットワークインタフェースパッケージ種別情報から前記選択手段に対応する初期化ソフトウェアの選択信号を与えるインタフェース手段。本例ではインタフェース用の専用ＬＳＩ（ＩＮＦ−ＬＳＩ）４９を使用している。
【００２９】
引用符号５２はバックボード（ＢＷＢ）を示しており、搭載シェルフ情報（バックボード種別／版数情報等）を示すＢＷＢセルフインベントリ情報（ＳＩ）５３がバックボード配線によるレベル信号として共通ネットワークインタフェースパッケージ３５に与えられる。なおネットワーク（ＮＷ）５４は図１と同様である。
【００３０】
前記ＦＰＧＡ３６は、機能的にみると配下の個別回路パッケージに対応した個別回路部（ＣＩＲ）３７、前記ＩＮＦ−ＬＳＩ４９とのインタフェースを行うインタフェース部（ＩＮＦ）３８、そして前記ＲＯＭ４５〜４８の内の選択された１つの初期化データをダウンロードするダウンロード制御部（Ｄ−ＣＯＮＴ）３９とで構成される。
【００３１】
同様に、前記ＩＮＦ−ＬＳＩ４９は、上位のネットワーク５４との間で音声データ及びＳＤ／ＳＣＮ制御データの通信インタフェースを与えるインタフェース部（ＩＮＦ）５０と、前記バックボード５２からのＢＷＢセルフインベントリ情報（ＳＩ）５３をデコードしてＲＯＭ選択信号の出力し、さらにＦＰＧＡ３６の初期化等を制御する選択制御部（Ｓ−ＣＯＮＴ）５１とで構成される。
【００３２】
図４に示す実施態様例は、個別回路パッケージ３１〜３４を除いた他は図３と全て同じである。本例は配下に個別回路パッケージを特に必要とせず、共通ネットワークインタフェースパッケージ３５内のＦＰＧＡ３６による所定回路の構築だけで対処可能な場合の例を示したものである。
【００３３】
図５は、ＢＷＢセルフインベントリ情報の一例を示したものである。また、図６は、図３のＦＰＧＡ初期化フローの一例を示している。
ここでは、図５及び図６を参照しながら本発明による共通ネットワークインタフェースパッケージ３５の個別回路パッケージ対応部分の構築について説明する。
【００３４】
図６において、先ずシェルフに共通ネットワークインタフェースパッケージを搭載した状態で電源が投入されるとＩＮＦ−ＬＳＩ４９の正常性が確認される（Ｓ１０）。次に、ＩＮＦ−ＬＳＩ４９がバックボード５２からＢＷＢセルフインベントリ情報５３を受信すると（Ｓ１１及び１２）、それをもとに各個別回路パッケージを判定し、それに対応したＲＯＭ４５〜４８の１つを選択するＲＯＭセレクト信号４３をセレクタ回路４４へ出力する（Ｓ１３及び１４）。
【００３５】
図５にはＢＷＢセルフインベントリ情報の一例を示している。
図５の例では、ＢＷＢセルフインベントリ情報として４ビット（Ｄ3 〜Ｄ0 ）のレベル信号が与えられる。各ビットの組合せの意味付けは図５の（ｂ）に示されている。なお、ここでは各個別回路パッケージ毎に異なるセルフインベントリ情報が与えられているが、例えばＳＬＣ、ＴＲＫ、及びＲＥＣの各パッケージがネットワークインタフェースパッケージに対して同じインタフェースを有する場合には、それらに対して共通の１つのセルフインベントリ情報が与えられる。
【００３６】
次に、初期化用ＲＯＭの選択によりＩＮＦ−ＬＳＩ４９はＲＯＭ初期化信号４２をＦＰＧＡ３６のダウンロード制御部（Ｄ−ＣＯＮＴ）３９へ送出する（Ｓ１５及び１６）。前記ダウンロード制御部（Ｄ−ＣＯＮＴ）３９からは初期化開始要求信号４１がＲＯＭ側へ送出され、選択された初期化用ＲＯＭはイネーブルとなって以降対応する個別回路パッケージ用の個別回路（ＣＩＲ）３７及びインタフェース部（ＩＮＦ）３８を構築するための設計データが読み出される（Ｓ１７及び１８）。その後は、前記シェルフ用のネットワークインタフェースパッケージとして運用状態となる（Ｓ１９）。
【００３７】
上記手順により、図３のネットワークインタフェースパッケージは、配下の個別回路パッケージ３１〜３４の種別に係わらず、ＢＷＢセルフインベントリ情報５３に対応する初期化ＲＯＭ４５〜４８の１つを選択することにより共通使用が可能となる。
【００３８】
図７及び図８は、図３及び図４の別の態様例を示したものである。
図７の例では、図３のセレクタ回路４４を使用せず、初期化ＲＯＭ５５を１つだけ使用する例を示している。本例では選択制御部（Ｓ−ＣＯＮＴ）５１からの選択信号を初期化ＲＯＭ５５の高位アドレスに与えることでプログラムページを切り換えるように構成している。各ページには、それぞれ異なる個別回路パッケージ用の初期化プログラムが格納されており、従って本例の場合にも図６の初期化フローがそのまま適用される。
【００３９】
図８の例は、ＢＷＢセルフインベントリ情報を使用しないネットワークインタフェースパッケージの共通化構成の一例を示したものである。本例ではＢＷＢセルフインベントリ情報に代えて、ネットワークインタフェースパッケージ３５に搭載したディップスイッチ（ＤＩＰ・ＳＷ）５６をマニュアル設定することによって対応する情報を与える。
【００４０】
本構成の場合、マニュアル設定時に設定ミスが生じる欠点はあるが、搭載シェルフを問わないという点でより汎用性のある共通パッケージとすることができる。また、本構成によればＦＰＧＡ３６に限らずＩＮＦ−ＬＳＩ側のインタフェース部５０もディップスイッチ５６からの設定情報により幾つかのインタフェースの１つを選択可能なように構成でき、種々のインタフェースに対応させることができる。
【００４１】
図９は、本発明による共通ネットワークインタフェースパッケージの第２の基本構成例を示したものである。また、図１０は、図９のＦＰＧＡ初期化フローの一例を示している。
本構成では初期化ＲＯＭに代えて揮発性のＲＡＭ５７を用いる。図１０に示すように、その初期化動作はＩＮＦ−ＬＳＩ４９がバックボード５２からＢＷＢセルフインベントリ情報５３を受信するまでは図６と同様である（Ｓ２０〜２２）。
【００４２】
次に、受信したＢＷＢセルフインベントリ情報５３から構築すべき自パッケージの種別を判断し、そのパッケージ情報を通知部（ＮＴＣ）６０を介して上位側装置である中央処理装置等へ通知する（Ｓ２３）。それにより上位側装置からは対応するパッケージ初期化データ５８が送られ、それをダウンロード制御部（Ｄ−ＣＯＮＴ）５９がＲＡＭ５９に格納する（Ｓ２４及び２５）。それ以降の手順（Ｓ２６〜２９）は図６と同様である。
【００４３】
このように、本例では上位側装置から送られるパッケージ初期化データに基づいてＦＰＧＡ３６を初期化するため、ネットワークインタフェースパッケージ３５の汎用性がより一層増大する。また、ネットワークインタフェースパッケージ３５のバージョンアップや初期化データのデバッグ等も外部から容易に行うことができる利点がある。なお、本例に図８で示したディップスイッチ構成を適用するこも可能である。
【００４４】
図１１は、ＩＮＦ−ＬＳＩ４９のインタフェース部（ＩＮＦ）５０の一構成例を示したものである。
図１１に示すように、本発明ではネットワーク（ＮＷ）５４とのインターフェースを汎用化するため、１）従来音声データとＳＤ／ＳＣＮデータを混在させていたハイウェー構成（図２の（ｂ）参照）を、音声データ用のハイウェーインタフェース部６１とＳＤ／ＳＣＮ等のデータ用のハイウェーインタフェース部６２とによりそれらを完全に分離した別線構成とし、その結果データ転送の高速化及びデータ容量の増大等の将来的な要求をも満足する汎用性のある音声及びデータのインタフェースを提供している。
【００４５】
さらに、２）前記データ用のハイウェーインタフェース部６２にはゾーン分割方式を適用し、前記ハイウェーインタフェース部６２にそのためのゾーン分割部（ＺＯＮＥ）６３を設けることで、図１２で説明するようにデータ処理単位の最適化及びアクセスデータ内容の明確化が達成され、より一層効率的なソフトウェア処理が可能となっている。
【００４６】
図１２は、本発明によるゾーン分割方式を採用したＳＤ／ＳＣＮハイウェーの構成例を示したものである。
図１２の（ａ）に示すように、本例では従来システムとの互換性を考慮してマルチフレーム周期を２ｍｓとしている。ＣＰＵ処理との整合性から各ワードタイムスロト（ＷＴＳ）は３２ビット構成とし、１マルチフレームに１０２４タイムスロットを割り当てることで従来の８倍のデータ転送容量を確保している。
【００４７】
さらに、図１２の（ｂ）に示すように一連のタイムスロットには８種類に分割したゾーン０〜ゾーン７を巡回的に割り当てる。図１２の（ｃ）の例に示すように、各ゾーン０〜７において、例えば障害情報等のように意味あいが同じ制御データ同士が同じゾーンに当てられ、これにより明確に機能分離された交換処理が可能となる。
【００４８】
ゾーン分割することの利点としては、他に障害情報等がまとまっているので監視するポイントが少なくて済むこと、重要ビット（ゾ−ン）部分の読み取り周期を早くするなどの性能向上が可能であること、等が上げられる。例えば、個別ＰＫＧ抜け（３２ＰＫＧ分）の監視を例にとると、ＷＴＳ８００の３２ビットを一回まとめて監視するだけで良い。このように、ゾーン分割方式を採用することによって交換機における汎用的なＳＤ／ＳＣＡＮデータ構成が実現され、インターフェースの共通化によりファーム・ソフト処理の負担軽減／性能向上が可能となる。
【００４９】
図１３は、本発明による交換システムの構築例を示したものである。
図１３において、引用符号７１はアナログ電話機用の加入者回路（ＳＬＣ）パッケージ、７２はディジタル電話機用の加入者回路（ＤＬＣ）パッケージ、７３はアナログ用のトランク回路（ＡＴ）パッケージ、７４はＰＢ信号等のレシーバ回路（ＲＥＣ）パッケージである。本例でこれらはネットワークインタフェース側に共通のインタフェースを有しているため、同じネットワークインタフェースパッケージである集線スイッチ（ＬＴＳＷ）パッケージ７８に接続される。
【００５０】
本例におけるＢＷＢセルフインベントリ情報は１６ビットで構成されているが、上記の場合その配下に複数の個別回路パッケージ７１〜７４を有していても集線スイッチパッケージ７８に与えられるセルフインベントリ情報は１つである。三者通話用トランク（ＴＷＴ）パッケージ７７はその配下に個別回路パッケージを有さずただネットワーク（ＮＷ）７７に括り付けになるネットワークインタフェースパッケージであり図４の実施例に相当する。
【００５１】
引用符号７９のネットワークインタフェースパッケージは信号制御回路（ＳＧＣ）パッケージ７５の多重／分離回路（ＳＧＣＭＤＸ）パッケージである。
図１４には多重／分離回路パッケージ７５の一構成例を示している。点線枠３６内はＦＧＰＡで構成した多重／分離部の回路ブロックを示し、点線枠４９内は専用ＬＳＩで構成したネットワーク側のインタフース部の回路ブロックをそれぞれ示している。本例では信号制御回路パッケージ７５の側の複数の音声及び制御ハイウェーがネットワーク（ＮＷ）８５の側で１つの音声ハイウェーとＳＤ／ＳＣＮハイウェーに多重化される。
【００５２】
その他のブロックについては本願発明と直接の関連性を有しないため、ここでは機能名称の説明だけに留める。８４はデジタル回線用トランク（ＴＩＭＦ）、８６はハイウェースイッチ（ＳＷ）、８７はトーン発生器（ＴＮＧ）、８８はパス制御回路（ＬＲＰＣＭ）、７６及び８９はバスアービタ（ＰＳＡ）、そして９０は中央処理回路（ＣＰＵ）である。
【００５３】
本例の交換システムでは、バックボードのセルフインベントリ情報によって各装置のネットワークインタフースパッケージ７７〜７９は自パッケージがどのシェルフに搭載されているかを容易に認識することができる。また、ネットワ−ク８５側のインタフェース８１〜８３も図１１及び１４で示したように共通化されている。従って、図１３に斜線で示した本願発明による共通ネットワークインタフースパッケージ７７〜７９は１種類のパッケージでどのシェルフにも搭載可能である。
【００５４】
【発明の効果】
以上、本発明によれば以下のような種種の有用な効果を奏する。
第１に、汎用プログラマブル・デバイスが、各装置に搭載されるネットワークインタフースパッケージを共通にすることで、ネットワークインタフースパッケージを１枚のパッケージで共用できる。それにより、パッケージのコストダウンが可能となり、また汎用プログラマブル・デバイスを共通化することで部品価格の低減を達成することも可能となる。さらに、パッケージ数の減少による保守性の向上（ストックパッケージの減少。パッケージ挿入ミスの減少）を図ることができる。
【００５５】
また、パッケージも１種類ですむため設計／製造工数が削減され、さらに試験設備の共有化が図られる。このため、将来的にネットワークインタフースパッケージに接続される個別回路パッケージが増加しても、容易に対応可能である。
【００５６】
第２に、ＳＤ／ＳＣＡＮデータの通知ビット数を増やし、且つゾーン分割により各ゾーン毎に同じ意味合いのビット情報をまとめることで、汎用的なＳＤ／ＳＣＡＮ収容構成をとることができた。この汎用的なＳＤ／ＳＣＡＮ収容構成により以下の効果を奏する。
【００５７】
ネットワークインタフースパッケージの種別を問わないパッケージの共通化に対応可能となり、将来的なビット情報の追加・削除等の対応も容易に行える。また、ゾーン化によりファーム・ソフトの監視が容易に可能なビット収容構成をとることができファーム・ソフト処理性能を向上させることができる。
【００５８】
上記第１及び第２の効果により、顧客に対して高機能／高信頼性及びコストダウンした交換システムを提供することが可能となる。
なお、これまでは交換システムにおけるネットワークインタフースパッケージの共通化について述べてきたが、これまで述べたパッケージ共通化の手法はそれに限定されることなく一般の装置パッケージに容易に適用可能なことはいうまでもない。
【図面の簡単な説明】
【図１】従来の交換システムの一例を示した図である。
【図２】ネットワークインタフェース部とネットワーク部との間のハイウェー構成の一例を示した図である。
【図３】本発明による共通ネットワークインタフェースパッケージの第１の基本構成例を示した図である。
【図４】図３の別の態様例を示した図である。
【図５】ＢＷＢセルフインベントリ情報の一例を示した図である。
【図６】図３のＦＰＧＡ初期化フローの一例を示した図である。
【図７】図３及び４の別の態様例（１）を示した図である。
【図８】図３及び４の別の態様例（２）を示した図である。
【図９】本発明による共通ネットワークインタフェースパッケージの第２の基本構成例を示した図である。
【図１０】図９のＦＰＧＡ初期化フローの一例を示した図である。
【図１１】ＩＮＦ−ＬＳＩのインタフェース部の一構成例を示した図である。
【図１２】ＳＤ／ＳＣＮハイウェーの構成例を示した図である。
【図１３】本発明による交換システムの構築例を示した図である。
【図１４】多重／分離回路パッケージの一構成例を示した図である。
【符号の説明】
３１…加入者回路パッケージ
３２…トランク回路パッケージ
３３…レシーバ回路パッケージ
３４…信号制御回路パッケージ
３５…ネットワークインタフェースパッケージ
３６…ＦＰＧＡ
３７…個別回路部
３８、５０…インタフェース部
３９…ダウンロード制御部
４４…セレクタ回路
４５〜４８、５５…ＲＯＭ
４９…専用ＬＳＩ
５１…選択制御部
５２…バックボード
５３…ＢＷＢセルフインベントリ情報
５４…ネットワーク部
５６…ディップスイッチ
５７…ＲＡＭ
６１…音声ハイウェーインタフェース
６２…ＳＤ／ＳＣＮハイウェーインタフェース
６３…ゾーン分割部
【発明の属する技術分野】
本発明は装置パッケージの共通化に関し、特に交換機システムにおけるネットワークインタフェース（ＮＷ−ＩＮＦ）パッケージの共通化に関するものである。
【０００２】
【従来の技術】
交換機システムは大別すると以下に示す４つの装置で構成される。すなわち、１）加入者同士の接続、又は中継線同士や加入者と中継線とのトランク接続を行う装置、２）加入者線やトランク装置を収容し、通話路の制御や試験を行う通話路系装置、３）交換機に入力される情報を分析し、通話路系や入出力系に命令を出す中央処理系装置、そして４）中央処理系にデータを出し入れする為の入出力系装置、で構成される。
【０００３】
図１は、従来の交換システムの一例を示したものである。
図１において、加入端末１１は対応する加入者線を介して交換機側の加入者回路（ＳＬＣ）１２に収容される。各加入端末１１の信号は、加入者回路（ＳＬＣ）１２の信号を集線多重する加入者用集線装置（ＳＬＣＣ）で構成される次段のネットワークインタフェース部（ＮＷ−ＩＮＦ１）１３でハイウェー信号上の所定のタイムスロット信号に変換される。
【０００４】
前記ネットワークインタフェース部１３からの複数のハイウェー信号は、さらにネットワーク部（ＮＷ）１４で上位の高速ハイウェー信号に集線多重され、それが後段のスイッチ１４に与えられる。ラインプロッセサ（ＬＰＲ）１５は、各加入端末からのＯＮ／ＯＦＦフック等を示すスキャン（ＳＣＮ）信号や上位からのシグナルデータ（ＳＤ）信号等を処理し、自局内における接続については前記ネットワーク部１４内で交換処理を実行する。また、その配下の通話路制御や試験等を実行する。
【０００５】
各種トランク回路（ＴＲＫ）１６の信号を集線多重するトランク用集線装置（ＡＴＣ）で構成されるネットワークインタフェース部（ＮＷ−ＩＮＦ２）１７も、同様に各トランク信号をハイウェー信号上の所定のタイムスロット信号に変換する。その信号は次段のネットワーク部（ＮＷ）１８で上位の高速ハイウェー信号に集線多重され、後段のスイッチ１９に与えられる。
【０００６】
スイッチ１９は、中央処理装置（ＣＣ）２０からの指示に従い、高速ハイウェー上のタイムスロット間の交換処理を行って各ネットワーク部１４及び１８の間における加入者と中継線とのトランク接続等を実現する。入出力装置（Ｉ／Ｏ）２１は、システムの運用／保守等に必要なデータを中央処理装置２０との間で送受する。
【０００７】
図２は、ネットワークインタフェース部（ＮＷ−ＩＮＦ１）１３とネットワーク部１４との間のタイムスロット及びハイウェー構成の一例を示したものである。
図２の（ａ）には８ビットで構成された音声１タイムスロット信号（ＴＳ）の例を示しており、図２の（ｂ）に示すハウスキーピング信号やＳＤ／ＳＣＮ（Signal Data/Scan) 信号も同様に８ビットのタイムスロット信号で構成される。
【０００８】
図２の（ｂ）に示すフレームは８ＫＨｚ（１２５μｓ）の周期を有し、ＴＳ０〜ＴＳ１２７の合計１２８タイムスロットが１フレームに含まれる。ＴＳ０〜ＴＳ３には保守／運用情報等を含むハウスキーピング信号が割り当てられ、またＴＳ６４〜６７にはＳＤ／ＳＣＮ信号が割り当てられている。
【０００９】
従って、１フレーム当たり３２ビット（＝４タイムスロット×８ビット）のハウスキーピング情報及びＳＤ／ＳＣＮ情報が生成される。本例は１６マルチフレームの２ｍｓ周期（１２５μｓ×１６）で各フレーム毎にそれぞれ割り当てた前記全ての情報が更新される。
【００１０】
【発明が解決しようとする課題】
前述したように、各ネットワークインタフェース部１３及び１７は対応するネットワーク部１４及び１８に接続され、その配下の個別回路（ＳＬＣ１２、ＴＲＫ１６）を制御している。前記ネットワークインタフェース部１３及び１７はそれぞれ別箇の役割をもっており、当然それを構成するパッケージも別異のものである。
【００１１】
従来においては、各装置（各シェルフ）内の個別回路（ここでは、ＳＬＣ、ＴＲＫパッケージ）を制御するための制御部（ここでは、ネットワークインタフェースパッケージ）は各装置の使用用途毎にパッケージ設計がなされ運用されてきた。このため、以下の様な問題が生じていた。
（１）ネットワークインタフェースパッケージの多種化の問題
ネットワークインタフェースパッケージはネットワーク（ＮＷ）に接続されるためネットワーク側のインタフェースは共通である。すなわち、図１の例ではＳＬＣＣ／ＡＴＣのネットワーク側インターフェースは同じである。
【００１２】
しかしながら、それらの配下のＳＬＣ、ＴＲＫパッケージ等の種類によりシェルフに搭載されるバックボード配線（ＢＷＢ：Back Wiring Board ）のインタフェースは互いに相違し、そのため従来では配下の回路種別に応じてネットワークインタフェースパッケージも個々に最適化のための設計を行い、それぞれ異なる専用のＬＳＩを搭載することで対処していた。
【００１３】
その結果、近年のマルチメディア通信等における個別回路種類の増大とともにネットワークインタフェースパッケージの多種化が助長され、ネットワークインタフェースパッケージ自体の価格やその維持・管理のための費用が増大するという問題があった。
【００１４】
（２）ネットワークインタフェースパッケージのハイウェーインタフェースの問題
また図２の（ｂ）に示したように、従来ではネットワークインタフェース部（ＮＷ−ＩＮＦ）とネットワーク部（ＮＷ) との間で送受される音声データとＳＣＮ／ＳＤ等の制御データの両方が同一のハイウェー上に配置されていた。そのため、後者の制御データについては従来システムが必要とする最小限のデータのみが所定タイムスロット上に割り当てられていた。
【００１５】
しかしながら、上述したように近年のマルチメディア通信等の普及により制御データの種類は多様化し、そのデータ量も増え続けている。その結果、従来の制限されたタイムスロットの範囲内では将来の機能拡張に対応できなくなるという問題があった。
【００１６】
また、制御データ処理の効率化の点からは、従来の音声データとＳＣＮ／ＳＤ等の制御データの両方が同一のハイウェー上に配置するマルチフレーム構成では、例えばパッケージの着脱等を監視するため常に１２５μｓ毎に各フレームを見に行く必要があり、そのためのソフト起動処理等によりソフト処理全体の効率が低下するという問題もあった。
【００１７】
さらに、制御データの機能割り当ての面でも従来はその機能割り当てに一貫性を欠き、制御データを処理するマイクロプロセッサのハードウェアや交換処理ソフトウェアの構成に最適化されたものとは言えず、ここでもソフト処理全体の効率が低下するという問題もあった。
【００１８】
そこで本発明の目的は、上記種々の問題点に鑑み、各個別パッケージを有する装置（シェルフ）に搭載されるネットワークインタフェースパッケージにおいて、１）配下の個別パッケージに対応する部分のハードウェア構成の共通化、２）ネットワーク側インタフェースの汎用化、を図ることで、ネットワークインタフェースパッケージの小種化若しくは単一化と、それによるパッケージ価格及びその維持・管理費用の低減とを達成することにある。
【００１９】
【課題を解決するための手段】
本発明によれば、装置内で複数用途に共通使用される回路パッケージであって、個別回路を構成するための汎用プログラマブルハードウェア構築デバイスと、前記汎用プログラマブルハードウェア構築デバイスを初期化して複数の個別回路を選択的に構成するための複数の初期化ソフトウェアを記憶するメモリと、各個別回路に対応した初期化ソフトウェアを前記メモリから選択する手段と、前記選択する手段に対し選択すべき初期化ソフトウェアを指示する指示手段と、装置側とインタフェースする専用回路と、を有し、前記専用回路は、データ信号と制御信号とを別線で分離し、且つ前記制御信号は類似信号同士をゾーン毎に纏めたゾーン分割されている共通化パッケージが提供される。
【００２０】
また本発明によれば、装置内で複数用途に共通使用されるプリント板パッケージであって、個別回路を構成するための汎用プログラマブルハードウェア構築デバイスと、前記汎用プログラマブルハードウェア構築デバイスを初期化して個別回路を構成するための初期化ソフトウェアを記憶するメモリと、前記初期化ソフトウェアの種別情報を指示する手段と、前記指示された情報を前記装置側に通知する手段と、前記通知により装置側から受信した初期化ソフトウェアを前記メモリに格納する手段と、装置側とインタフェースする専用回路と、を有し、前記専用回路は、データ信号と制御信号とを別線で分離し、且つ前記制御信号は類似信号同士をゾーン毎に纏めたゾーン分割されている共通化パッケージが提供される。
【００２１】
前記汎用プログラマブルハードウェア構築デバイスはＦＰＧＡ (Field Programmable Gate Array) であり、また前者共通化パッケージで使用されるメモリは前記複数の初期化ソフトウェアのそれぞれを個別に保持する複数の不揮発性メモリであり、後者共通化パッケージで使用されるメモリは揮発性メモリである。
【００２２】
前記指示手段による指示は、前記装置側から受信したＢＷＢセルフインベントリ情報によって行われるか、又はパッケージに搭載されたマニュアル設定手段からの指示によって行われる。前記個別回路には対応個別回路パッケージが接続される。
【００２３】
発明の各構成は可能な限り互いに組合せることが可能である。
【００２４】
【発明の実施の形態】
図３は、本発明による共通ネットワークインタフェースパッケージの第１の基本構成例を示したものである。
図３において、引用符号３１〜３４は本発明による共通ネットワークインタフェースパッケージ（ＮＷ−ＩＮＦ）３５に接続される個別回路パッケージの一例を示しており、３１は加入者回路（ＳＬＣ）パッケージ、３２はトランク回路（ＴＲＫ）パッケージ、３３はレシーバ回路（ＲＥＣ）パッケージ、そして３４は信号制御回路（ＳＧＣ）パッケージである。
【００２５】
共通ネットワークインタフェースパッケージ３５は、以下の４つの構成要素から成る。
１）配下の各個別回路パッケージに応じた回路を適宜構成するための汎用プログラマブルハードウェア構築デバイス。本例では前記汎用プログラマブルハードウェア構築デバイスとしてＦＰＧＡ３６を使用している。前記ＦＰＧＡの一例としてはＡＬＴＥＲＡ（登録商標）のＦＬＥＸタイプ等が上げられる。
【００２６】
２）前記汎用プログラマブルハードウェア構築デバイスをその配下に接続される各個別回路パッケージに対応して初期化するためのソフトウェアを記憶するメモリ。本例では前記メモリとしてＲＯＭを使用し、さらに各個別回路パッケージに共通に対応させるため各個別回路パッケージの初期化ソフトウェアをそれぞれ記憶する複数のＲＯＭ４５〜４８を使用している。
【００２７】
３）接続される個別回路パッケージに対応した初期化ソフトウェアを選択し、それを前記汎用プログラマブルハードウェア構築デバイスに与える選択手段。本例ではセレクタ回路（ＳＥＬ）４４を使用している。
【００２８】
４）ネットワーク部５４とインタフェースし、さらに外部から与えられるネットワークインタフェースパッケージ種別情報から前記選択手段に対応する初期化ソフトウェアの選択信号を与えるインタフェース手段。本例ではインタフェース用の専用ＬＳＩ（ＩＮＦ−ＬＳＩ）４９を使用している。
【００２９】
引用符号５２はバックボード（ＢＷＢ）を示しており、搭載シェルフ情報（バックボード種別／版数情報等）を示すＢＷＢセルフインベントリ情報（ＳＩ）５３がバックボード配線によるレベル信号として共通ネットワークインタフェースパッケージ３５に与えられる。なおネットワーク（ＮＷ）５４は図１と同様である。
【００３０】
前記ＦＰＧＡ３６は、機能的にみると配下の個別回路パッケージに対応した個別回路部（ＣＩＲ）３７、前記ＩＮＦ−ＬＳＩ４９とのインタフェースを行うインタフェース部（ＩＮＦ）３８、そして前記ＲＯＭ４５〜４８の内の選択された１つの初期化データをダウンロードするダウンロード制御部（Ｄ−ＣＯＮＴ）３９とで構成される。
【００３１】
同様に、前記ＩＮＦ−ＬＳＩ４９は、上位のネットワーク５４との間で音声データ及びＳＤ／ＳＣＮ制御データの通信インタフェースを与えるインタフェース部（ＩＮＦ）５０と、前記バックボード５２からのＢＷＢセルフインベントリ情報（ＳＩ）５３をデコードしてＲＯＭ選択信号の出力し、さらにＦＰＧＡ３６の初期化等を制御する選択制御部（Ｓ−ＣＯＮＴ）５１とで構成される。
【００３２】
図４に示す実施態様例は、個別回路パッケージ３１〜３４を除いた他は図３と全て同じである。本例は配下に個別回路パッケージを特に必要とせず、共通ネットワークインタフェースパッケージ３５内のＦＰＧＡ３６による所定回路の構築だけで対処可能な場合の例を示したものである。
【００３３】
図５は、ＢＷＢセルフインベントリ情報の一例を示したものである。また、図６は、図３のＦＰＧＡ初期化フローの一例を示している。
ここでは、図５及び図６を参照しながら本発明による共通ネットワークインタフェースパッケージ３５の個別回路パッケージ対応部分の構築について説明する。
【００３４】
図６において、先ずシェルフに共通ネットワークインタフェースパッケージを搭載した状態で電源が投入されるとＩＮＦ−ＬＳＩ４９の正常性が確認される（Ｓ１０）。次に、ＩＮＦ−ＬＳＩ４９がバックボード５２からＢＷＢセルフインベントリ情報５３を受信すると（Ｓ１１及び１２）、それをもとに各個別回路パッケージを判定し、それに対応したＲＯＭ４５〜４８の１つを選択するＲＯＭセレクト信号４３をセレクタ回路４４へ出力する（Ｓ１３及び１４）。
【００３５】
図５にはＢＷＢセルフインベントリ情報の一例を示している。
図５の例では、ＢＷＢセルフインベントリ情報として４ビット（Ｄ3 〜Ｄ0 ）のレベル信号が与えられる。各ビットの組合せの意味付けは図５の（ｂ）に示されている。なお、ここでは各個別回路パッケージ毎に異なるセルフインベントリ情報が与えられているが、例えばＳＬＣ、ＴＲＫ、及びＲＥＣの各パッケージがネットワークインタフェースパッケージに対して同じインタフェースを有する場合には、それらに対して共通の１つのセルフインベントリ情報が与えられる。
【００３６】
次に、初期化用ＲＯＭの選択によりＩＮＦ−ＬＳＩ４９はＲＯＭ初期化信号４２をＦＰＧＡ３６のダウンロード制御部（Ｄ−ＣＯＮＴ）３９へ送出する（Ｓ１５及び１６）。前記ダウンロード制御部（Ｄ−ＣＯＮＴ）３９からは初期化開始要求信号４１がＲＯＭ側へ送出され、選択された初期化用ＲＯＭはイネーブルとなって以降対応する個別回路パッケージ用の個別回路（ＣＩＲ）３７及びインタフェース部（ＩＮＦ）３８を構築するための設計データが読み出される（Ｓ１７及び１８）。その後は、前記シェルフ用のネットワークインタフェースパッケージとして運用状態となる（Ｓ１９）。
【００３７】
上記手順により、図３のネットワークインタフェースパッケージは、配下の個別回路パッケージ３１〜３４の種別に係わらず、ＢＷＢセルフインベントリ情報５３に対応する初期化ＲＯＭ４５〜４８の１つを選択することにより共通使用が可能となる。
【００３８】
図７及び図８は、図３及び図４の別の態様例を示したものである。
図７の例では、図３のセレクタ回路４４を使用せず、初期化ＲＯＭ５５を１つだけ使用する例を示している。本例では選択制御部（Ｓ−ＣＯＮＴ）５１からの選択信号を初期化ＲＯＭ５５の高位アドレスに与えることでプログラムページを切り換えるように構成している。各ページには、それぞれ異なる個別回路パッケージ用の初期化プログラムが格納されており、従って本例の場合にも図６の初期化フローがそのまま適用される。
【００３９】
図８の例は、ＢＷＢセルフインベントリ情報を使用しないネットワークインタフェースパッケージの共通化構成の一例を示したものである。本例ではＢＷＢセルフインベントリ情報に代えて、ネットワークインタフェースパッケージ３５に搭載したディップスイッチ（ＤＩＰ・ＳＷ）５６をマニュアル設定することによって対応する情報を与える。
【００４０】
本構成の場合、マニュアル設定時に設定ミスが生じる欠点はあるが、搭載シェルフを問わないという点でより汎用性のある共通パッケージとすることができる。また、本構成によればＦＰＧＡ３６に限らずＩＮＦ−ＬＳＩ側のインタフェース部５０もディップスイッチ５６からの設定情報により幾つかのインタフェースの１つを選択可能なように構成でき、種々のインタフェースに対応させることができる。
【００４１】
図９は、本発明による共通ネットワークインタフェースパッケージの第２の基本構成例を示したものである。また、図１０は、図９のＦＰＧＡ初期化フローの一例を示している。
本構成では初期化ＲＯＭに代えて揮発性のＲＡＭ５７を用いる。図１０に示すように、その初期化動作はＩＮＦ−ＬＳＩ４９がバックボード５２からＢＷＢセルフインベントリ情報５３を受信するまでは図６と同様である（Ｓ２０〜２２）。
【００４２】
次に、受信したＢＷＢセルフインベントリ情報５３から構築すべき自パッケージの種別を判断し、そのパッケージ情報を通知部（ＮＴＣ）６０を介して上位側装置である中央処理装置等へ通知する（Ｓ２３）。それにより上位側装置からは対応するパッケージ初期化データ５８が送られ、それをダウンロード制御部（Ｄ−ＣＯＮＴ）５９がＲＡＭ５９に格納する（Ｓ２４及び２５）。それ以降の手順（Ｓ２６〜２９）は図６と同様である。
【００４３】
このように、本例では上位側装置から送られるパッケージ初期化データに基づいてＦＰＧＡ３６を初期化するため、ネットワークインタフェースパッケージ３５の汎用性がより一層増大する。また、ネットワークインタフェースパッケージ３５のバージョンアップや初期化データのデバッグ等も外部から容易に行うことができる利点がある。なお、本例に図８で示したディップスイッチ構成を適用するこも可能である。
【００４４】
図１１は、ＩＮＦ−ＬＳＩ４９のインタフェース部（ＩＮＦ）５０の一構成例を示したものである。
図１１に示すように、本発明ではネットワーク（ＮＷ）５４とのインターフェースを汎用化するため、１）従来音声データとＳＤ／ＳＣＮデータを混在させていたハイウェー構成（図２の（ｂ）参照）を、音声データ用のハイウェーインタフェース部６１とＳＤ／ＳＣＮ等のデータ用のハイウェーインタフェース部６２とによりそれらを完全に分離した別線構成とし、その結果データ転送の高速化及びデータ容量の増大等の将来的な要求をも満足する汎用性のある音声及びデータのインタフェースを提供している。
【００４５】
さらに、２）前記データ用のハイウェーインタフェース部６２にはゾーン分割方式を適用し、前記ハイウェーインタフェース部６２にそのためのゾーン分割部（ＺＯＮＥ）６３を設けることで、図１２で説明するようにデータ処理単位の最適化及びアクセスデータ内容の明確化が達成され、より一層効率的なソフトウェア処理が可能となっている。
【００４６】
図１２は、本発明によるゾーン分割方式を採用したＳＤ／ＳＣＮハイウェーの構成例を示したものである。
図１２の（ａ）に示すように、本例では従来システムとの互換性を考慮してマルチフレーム周期を２ｍｓとしている。ＣＰＵ処理との整合性から各ワードタイムスロト（ＷＴＳ）は３２ビット構成とし、１マルチフレームに１０２４タイムスロットを割り当てることで従来の８倍のデータ転送容量を確保している。
【００４７】
さらに、図１２の（ｂ）に示すように一連のタイムスロットには８種類に分割したゾーン０〜ゾーン７を巡回的に割り当てる。図１２の（ｃ）の例に示すように、各ゾーン０〜７において、例えば障害情報等のように意味あいが同じ制御データ同士が同じゾーンに当てられ、これにより明確に機能分離された交換処理が可能となる。
【００４８】
ゾーン分割することの利点としては、他に障害情報等がまとまっているので監視するポイントが少なくて済むこと、重要ビット（ゾ−ン）部分の読み取り周期を早くするなどの性能向上が可能であること、等が上げられる。例えば、個別ＰＫＧ抜け（３２ＰＫＧ分）の監視を例にとると、ＷＴＳ８００の３２ビットを一回まとめて監視するだけで良い。このように、ゾーン分割方式を採用することによって交換機における汎用的なＳＤ／ＳＣＡＮデータ構成が実現され、インターフェースの共通化によりファーム・ソフト処理の負担軽減／性能向上が可能となる。
【００４９】
図１３は、本発明による交換システムの構築例を示したものである。
図１３において、引用符号７１はアナログ電話機用の加入者回路（ＳＬＣ）パッケージ、７２はディジタル電話機用の加入者回路（ＤＬＣ）パッケージ、７３はアナログ用のトランク回路（ＡＴ）パッケージ、７４はＰＢ信号等のレシーバ回路（ＲＥＣ）パッケージである。本例でこれらはネットワークインタフェース側に共通のインタフェースを有しているため、同じネットワークインタフェースパッケージである集線スイッチ（ＬＴＳＷ）パッケージ７８に接続される。
【００５０】
本例におけるＢＷＢセルフインベントリ情報は１６ビットで構成されているが、上記の場合その配下に複数の個別回路パッケージ７１〜７４を有していても集線スイッチパッケージ７８に与えられるセルフインベントリ情報は１つである。三者通話用トランク（ＴＷＴ）パッケージ７７はその配下に個別回路パッケージを有さずただネットワーク（ＮＷ）７７に括り付けになるネットワークインタフェースパッケージであり図４の実施例に相当する。
【００５１】
引用符号７９のネットワークインタフェースパッケージは信号制御回路（ＳＧＣ）パッケージ７５の多重／分離回路（ＳＧＣＭＤＸ）パッケージである。
図１４には多重／分離回路パッケージ７５の一構成例を示している。点線枠３６内はＦＧＰＡで構成した多重／分離部の回路ブロックを示し、点線枠４９内は専用ＬＳＩで構成したネットワーク側のインタフース部の回路ブロックをそれぞれ示している。本例では信号制御回路パッケージ７５の側の複数の音声及び制御ハイウェーがネットワーク（ＮＷ）８５の側で１つの音声ハイウェーとＳＤ／ＳＣＮハイウェーに多重化される。
【００５２】
その他のブロックについては本願発明と直接の関連性を有しないため、ここでは機能名称の説明だけに留める。８４はデジタル回線用トランク（ＴＩＭＦ）、８６はハイウェースイッチ（ＳＷ）、８７はトーン発生器（ＴＮＧ）、８８はパス制御回路（ＬＲＰＣＭ）、７６及び８９はバスアービタ（ＰＳＡ）、そして９０は中央処理回路（ＣＰＵ）である。
【００５３】
本例の交換システムでは、バックボードのセルフインベントリ情報によって各装置のネットワークインタフースパッケージ７７〜７９は自パッケージがどのシェルフに搭載されているかを容易に認識することができる。また、ネットワ−ク８５側のインタフェース８１〜８３も図１１及び１４で示したように共通化されている。従って、図１３に斜線で示した本願発明による共通ネットワークインタフースパッケージ７７〜７９は１種類のパッケージでどのシェルフにも搭載可能である。
【００５４】
【発明の効果】
以上、本発明によれば以下のような種種の有用な効果を奏する。
第１に、汎用プログラマブル・デバイスが、各装置に搭載されるネットワークインタフースパッケージを共通にすることで、ネットワークインタフースパッケージを１枚のパッケージで共用できる。それにより、パッケージのコストダウンが可能となり、また汎用プログラマブル・デバイスを共通化することで部品価格の低減を達成することも可能となる。さらに、パッケージ数の減少による保守性の向上（ストックパッケージの減少。パッケージ挿入ミスの減少）を図ることができる。
【００５５】
また、パッケージも１種類ですむため設計／製造工数が削減され、さらに試験設備の共有化が図られる。このため、将来的にネットワークインタフースパッケージに接続される個別回路パッケージが増加しても、容易に対応可能である。
【００５６】
第２に、ＳＤ／ＳＣＡＮデータの通知ビット数を増やし、且つゾーン分割により各ゾーン毎に同じ意味合いのビット情報をまとめることで、汎用的なＳＤ／ＳＣＡＮ収容構成をとることができた。この汎用的なＳＤ／ＳＣＡＮ収容構成により以下の効果を奏する。
【００５７】
ネットワークインタフースパッケージの種別を問わないパッケージの共通化に対応可能となり、将来的なビット情報の追加・削除等の対応も容易に行える。また、ゾーン化によりファーム・ソフトの監視が容易に可能なビット収容構成をとることができファーム・ソフト処理性能を向上させることができる。
【００５８】
上記第１及び第２の効果により、顧客に対して高機能／高信頼性及びコストダウンした交換システムを提供することが可能となる。
なお、これまでは交換システムにおけるネットワークインタフースパッケージの共通化について述べてきたが、これまで述べたパッケージ共通化の手法はそれに限定されることなく一般の装置パッケージに容易に適用可能なことはいうまでもない。
【図面の簡単な説明】
【図１】従来の交換システムの一例を示した図である。
【図２】ネットワークインタフェース部とネットワーク部との間のハイウェー構成の一例を示した図である。
【図３】本発明による共通ネットワークインタフェースパッケージの第１の基本構成例を示した図である。
【図４】図３の別の態様例を示した図である。
【図５】ＢＷＢセルフインベントリ情報の一例を示した図である。
【図６】図３のＦＰＧＡ初期化フローの一例を示した図である。
【図７】図３及び４の別の態様例（１）を示した図である。
【図８】図３及び４の別の態様例（２）を示した図である。
【図９】本発明による共通ネットワークインタフェースパッケージの第２の基本構成例を示した図である。
【図１０】図９のＦＰＧＡ初期化フローの一例を示した図である。
【図１１】ＩＮＦ−ＬＳＩのインタフェース部の一構成例を示した図である。
【図１２】ＳＤ／ＳＣＮハイウェーの構成例を示した図である。
【図１３】本発明による交換システムの構築例を示した図である。
【図１４】多重／分離回路パッケージの一構成例を示した図である。
【符号の説明】
３１…加入者回路パッケージ
３２…トランク回路パッケージ
３３…レシーバ回路パッケージ
３４…信号制御回路パッケージ
３５…ネットワークインタフェースパッケージ
３６…ＦＰＧＡ
３７…個別回路部
３８、５０…インタフェース部
３９…ダウンロード制御部
４４…セレクタ回路
４５〜４８、５５…ＲＯＭ
４９…専用ＬＳＩ
５１…選択制御部
５２…バックボード
５３…ＢＷＢセルフインベントリ情報
５４…ネットワーク部
５６…ディップスイッチ
５７…ＲＡＭ
６１…音声ハイウェーインタフェース
６２…ＳＤ／ＳＣＮハイウェーインタフェース
６３…ゾーン分割部
Claims (17)
- 装置内で複数用途に共通使用される回路パッケージであって、
個別回路を構成するための汎用プログラマブルハードウェア構築デバイスと、
前記汎用プログラマブルハードウェア構築デバイスを初期化して複数の個別回路を選択的に構成するための複数の初期化ソフトウェアを記憶するメモリと、
各個別回路に対応した初期化ソフトウェアを前記メモリから選択する手段と、
前記選択する手段に対し選択すべき初期化ソフトウェアを指示する指示手段と、
装置側とインタフェースする専用回路と、を有し、
前記専用回路は、データ信号と制御信号とを別線で分離し、且つ前記制御信号は類似信号同士をゾーン毎に纏めたゾーン分割されていることを特徴とする共通化パッケージ。 - 前記回路パッケージは、プリント板パッケージである請求項１記載のパッケージ。
- 前記汎用プログラマブルハードウェア構築デバイスは、ＦＰＧＡである請求項１記載のパッケージ。
- 前記メモリは、前記複数の初期化ソフトウェアのそれぞれを個別に保持する複数の不揮発性メモリからなる請求項１記載のパッケージ。
- 前記指示手段による指示は、前記装置側から受信したＢＷＢセルフインベントリ情報によって行われる請求項１記載のパッケージ。
- 前記指示手段はパッケージに搭載されたマニュアル設定手段である請求項１記載のパッケージ。
- 前記個別回路には対応個別回路パッケージが接続される請求項１記載のパッケージ。
- 前記共通化パッケージは、ネットワークインタフェースパッケージである請求項１〜７のいずれか一つに記載のパッケージ。
- 前記共通化パッケージは、ネットワークインタフェースパッケージであり、且つ前記データ信号は音声ハイウェー信号であり、前記制御信号はＳＤ／ＳＣＮハイウェー信号である請求項１記載のパッケージ。
- 装置内で複数用途に共通使用されるプリント板パッケージであって、
個別回路を構成するための汎用プログラマブルハードウェア構築デバイスと、
前記汎用プログラマブルハードウェア構築デバイスを初期化して個別回路を構成するための初期化ソフトウェアを記憶するメモリと、
前記初期化ソフトウェアの種別情報を指示する手段と、
前記指示された情報を前記装置側に通知する手段と、
前記通知により装置側から受信した初期化ソフトウェアを前記メモリに格納する手段と、
装置側とインタフェースする専用回路と、を有し、
前記専用回路は、データ信号と制御信号とを別線で分離し、且つ前記制御信号は類似信号同士をゾーン毎に纏めたゾーン分割されていることを特徴とする共通化パッケージ。 - 前記汎用プログラマブルハードウェア構築デバイスは、ＦＰＧＡである請求項１０記載のパッケージ。
- 前記メモリは、揮発性メモリからなる請求項１０記載のパッケージ。
- 前記指示手段による指示は、前記装置側から受信したＢＷＢセルフインベントリ情報によって行われる請求項１０記載のパッケージ。
- 前記指示手段は、パッケージに搭載されたマニュアル設定手段である請求項１０記載のパッケージ。
- 前記個別回路には対応個別回路パッケージが接続される請求項１０記載のパッケージ。
- 前記共通化パッケージは、ネットワークインタフェースパッケージ である請求項１０〜１５のいずれか一つに記載のパッケージ。
- 前記共通化パッケージは、ネットワークインタフェースパッケージであり、且つ前記データ信号は音声ハイウェー信号であり、前記制御信号はＳＤ／ＳＣＮハイウェー信号である請求項１０記載のパッケージ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33266598A JP3748723B2 (ja) | 1998-11-24 | 1998-11-24 | 共通化パッケージ |
| US09/373,166 US6810121B1 (en) | 1998-11-24 | 1999-08-12 | Common package |
| CNB991183851A CN1203645C (zh) | 1998-11-24 | 1999-09-03 | 公用组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33266598A JP3748723B2 (ja) | 1998-11-24 | 1998-11-24 | 共通化パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165916A JP2000165916A (ja) | 2000-06-16 |
| JP3748723B2 true JP3748723B2 (ja) | 2006-02-22 |
Family
ID=18257513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33266598A Expired - Fee Related JP3748723B2 (ja) | 1998-11-24 | 1998-11-24 | 共通化パッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6810121B1 (ja) |
| JP (1) | JP3748723B2 (ja) |
| CN (1) | CN1203645C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7565461B2 (en) * | 1997-12-17 | 2009-07-21 | Src Computers, Inc. | Switch/network adapter port coupling a reconfigurable processing element to one or more microprocessors for use with interleaved memory controllers |
| US7373440B2 (en) * | 1997-12-17 | 2008-05-13 | Src Computers, Inc. | Switch/network adapter port for clustered computers employing a chain of multi-adaptive processors in a dual in-line memory module format |
| KR100664162B1 (ko) | 2004-10-14 | 2007-01-04 | 엘지전자 주식회사 | 휴대용 단말기 및 피엘디를 이용한 그의 기능 구현방법 |
| JP4704073B2 (ja) * | 2005-03-02 | 2011-06-15 | サンデン株式会社 | 通信機器用の接続装置 |
| JP4966557B2 (ja) * | 2006-02-01 | 2012-07-04 | Ｎｅｃインフロンティア株式会社 | ボタン電話装置の主制御基板 |
| US20090028548A1 (en) * | 2007-03-14 | 2009-01-29 | Yukihisa Tamura | Operation and construction method of network using multi-rate interface panel |
| JP4867728B2 (ja) * | 2007-03-14 | 2012-02-01 | 株式会社日立製作所 | 光信号の多重化伝送装置 |
| JP5251457B2 (ja) | 2008-11-27 | 2013-07-31 | 富士通株式会社 | データ伝送装置 |
| US9478855B2 (en) * | 2014-06-24 | 2016-10-25 | Los Alamos National Security, Llc | Space vehicle field unit and ground station system |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100558A (ja) | 1986-07-02 | 1988-05-02 | Hitachi Ltd | パツケ−ジ選択方式 |
| US5323460A (en) * | 1992-01-07 | 1994-06-21 | Ag Communication Systems Corporation | Enhanced subscriber line interface circuit |
| US5309509A (en) * | 1992-07-27 | 1994-05-03 | At&T Bell Laboratories | Graphical user interface workstation |
| US5302947A (en) | 1992-07-31 | 1994-04-12 | Motorola, Inc. | Method and apparatus for loading a software program from a radio modem into an external computer |
| JP3315171B2 (ja) | 1992-12-28 | 2002-08-19 | 日立マクセル株式会社 | Ｉｃカードとリーダ・ライタとの間の通信方式 |
| JPH0787538A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | 加入者端局装置 |
| US6477248B1 (en) * | 1995-06-02 | 2002-11-05 | Teleport Communications Group Inc. | Multi-line station interface |
| JPH0974412A (ja) * | 1995-09-04 | 1997-03-18 | Fujitsu Ltd | Ａｔｍ交換網のａｐｓシステム |
| CA2257876C (en) * | 1996-02-13 | 2003-12-16 | Taqua Systems, Inc. | Multiple application switching platform and method |
| US6018529A (en) * | 1996-09-27 | 2000-01-25 | Adtran, Inc. | Channel bank with individually removable processorless U-BRITE cards controlled by bank controller card |
| US6233242B1 (en) * | 1996-12-30 | 2001-05-15 | Compaq Computer Corporation | Network switch with shared memory system |
| US6633639B1 (en) * | 1997-12-30 | 2003-10-14 | Nortel Networks Limited | Telephone switch configuration detector |
| US6396922B1 (en) * | 1997-12-30 | 2002-05-28 | Alcatel Usa Sourcing, L.P. | Telecommunications terminal card |
| US6639983B1 (en) * | 1998-01-20 | 2003-10-28 | Intel Corporation | Adaptable line driver interface for digital telephone systems |
| US6604136B1 (en) * | 1998-06-27 | 2003-08-05 | Intel Corporation | Application programming interfaces and methods enabling a host to interface with a network processor |
| JP4101368B2 (ja) * | 1998-08-24 | 2008-06-18 | 松下電器産業株式会社 | ボタン電話装置およびそのメンテナンス方法並びに記録媒体 |
| US6694015B1 (en) * | 2000-03-06 | 2004-02-17 | Lucent Technologies Inc | Universal line interface in telecommunications system |
-
1998
- 1998-11-24 JP JP33266598A patent/JP3748723B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-12 US US09/373,166 patent/US6810121B1/en not_active Expired - Fee Related
- 1999-09-03 CN CNB991183851A patent/CN1203645C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000165916A (ja) | 2000-06-16 |
| CN1255008A (zh) | 2000-05-31 |
| US6810121B1 (en) | 2004-10-26 |
| CN1203645C (zh) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5655149A (en) | System for identifying a primary processor and non-primary processors after system reboot independent of processor positions and without using default primary processor identification | |
| RU2150791C1 (ru) | Коммутатор телекоммуникационных систем, содержащий программируемые сетевые протоколы, способ функционирования этого коммутатора и способ разработки программируемых сетевых протоколов | |
| US4388683A (en) | Data transmission/receiving device having parallel/serial and serial parallel character conversion, particularly for data exchange between communicating data processing systems | |
| US4791629A (en) | Communications switching system | |
| JP3748723B2 (ja) | 共通化パッケージ | |
| WO1994016528A1 (en) | Telecommunication switch with programmable communications services | |
| WO1997030555A9 (en) | Multiple application switching platform and method | |
| FI85792B (fi) | Kopplingsanordning foer centralstyrda tidsmultiplexa foermedlingsanlaeggningar, i synnerhet pcm-telefonfoermedlingsanlaeggningar med anslutningsgrupper anslutna till ett kopplingsfaelt. | |
| US5619496A (en) | Integrated network switch having mixed mode switching with selectable full frame/half frame switching | |
| CA1310437C (en) | Digital loop carrier system having programmable timeslot and bandwidth allocation circuit | |
| US5724347A (en) | Integrated network switch having universal shelf architecture with flexible shelf mapping | |
| JPS61195041A (ja) | 通信サブシステム | |
| US6018529A (en) | Channel bank with individually removable processorless U-BRITE cards controlled by bank controller card | |
| US5583856A (en) | Integrated network switch with large capacity switch architecture using selectable interfaces between peripherals and switch memories | |
| US5748627A (en) | Integrated network switch with flexible serial data packet transfer system | |
| US20030128715A1 (en) | Multi-service architecture with any port any servivice (apas) hardware platform | |
| CA2151293C (en) | Improvements in or relating to integrated network switch with variable functions | |
| GB2324930A (en) | A protocol selecting interface for an ISDN keyphone | |
| US7042895B1 (en) | Method and apparatus for interfacing multiple communication devices to a time division multiplexing bus | |
| CN1255007A (zh) | 用于确定唯一识别公共总线上硬件单元地址的方法和设备 | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| EP0884883A2 (en) | Improvements in local exchange testing | |
| USH1814H (en) | Telephony-support module for a telecommunications switching platform | |
| WO1999033278A2 (en) | Interface components for a telecommunications switching platform | |
| CA2151292C (en) | Integrated network switch with variable functions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |