JP3661286B2 - 印刷データ格納方法及び印刷装置 - Google Patents
印刷データ格納方法及び印刷装置 Download PDFInfo
- Publication number
- JP3661286B2 JP3661286B2 JP20364196A JP20364196A JP3661286B2 JP 3661286 B2 JP3661286 B2 JP 3661286B2 JP 20364196 A JP20364196 A JP 20364196A JP 20364196 A JP20364196 A JP 20364196A JP 3661286 B2 JP3661286 B2 JP 3661286B2
- Authority
- JP
- Japan
- Prior art keywords
- print data
- address
- memory
- flash memory
- semiconductor disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Record Information Processing For Printing (AREA)
Description
【発明の属する技術分野】
本発明は、印刷データ格納方法及び印刷装置に係り、より詳しくは、揮発性メモリとフラッシュメモリとを含んで構成された記憶装置を有する印刷装置で、フラッシュメモリのメモリ領域を先頭アドレスから最後尾アドレスまで順に循環して使用しながら、受信した印刷データを格納し、最新の印刷データの格納に使用したメモリ領域の次のアドレスを格納開始アドレスとして前記揮発性メモリに格納する印刷データ格納方法、及び揮発性メモリと最大書き換え可能回数が既知のフラッシュメモリとを含んで構成された記憶装置を有し、フラッシュメモリのメモリ領域を先頭アドレスから最後尾アドレスまで順に循環して使用しながら、受信した印刷データを格納し、最新の印刷データの格納に使用したメモリ領域の次のアドレスを格納開始アドレスとして前記揮発性メモリに格納する印刷装置に関する。
【0002】
【従来の技術】
近年の印刷装置では、印刷データの一時記憶装置として、フラッシュメモリを用いた半導体ディスクを内蔵したものが提案されている。上記フラッシュメモリは、不揮発性のメモリであり且つ記憶されたデータへのアクセス時間が1ミリ秒台以下と非常に高速なアクセスが可能であるので、従来からの磁気ディスクに代わる記憶装置として注目されている。
【0003】
ところが、フラッシュメモリには、データの書き換え可能回数が5万回〜10万回と磁気ディスクに比べると少ないという欠点がある。
【0004】
そこで、フラッシュメモリに印刷データを記憶する際に、該フラッシュメモリの全メモリ領域をまんべんなく平均的に使用するよう制御してフラッシュメモリの寿命を伸ばす技術が特開平7−64831号公報に提案されている。この特開平7−64831号公報には、メモリの記憶領域を多数のセクタに分割し、分割された各セクタの使用状態をセクタ管理テーブルで管理する方式において、該セクタ管理テーブルで検索開始点を順次移動させて未使用セクタを検索し、検索されたセクタを印刷データ格納用のセクタとして選択することにより、多数のセクタの使用頻度を均等にする技術が提案されている。
【0005】
一方、上記フラッシュメモリは非常に高価であるので、半導体ディスクはフラッシュメモリだけでなく、該フラッシュメモリよりは廉価な揮発性メモリ(例えば、スタティックランダムアクセスメモリ(SRAM)等)とセットで構成されることが多い。但し、装置の電源オフや不慮の事故等により電源電圧が所定値以下に低下した場合、揮発性メモリに記憶したデータは失われてしまう。
【0006】
ところが、上記特開平7−64831号公報の技術は、半導体ディスクでフラッシュメモリのみを構成要素としているため、フラッシュメモリと揮発性メモリとの併用並びに電源電圧低下時の対応については言及していない。
【0007】
一方、フラッシュメモリへのデータの書き換え回数が所定の最大書き換え可能回数に到達してしまうと、該フラッシュメモリへは一切データの書き換えを行うことができなくなってしまい、フラッシュメモリを交換しない限り印刷装置での印刷処理を再開できなくなってしまう。従って、データの書き換え回数が所定の最大書き換え可能回数に到達する前に、ある程度の時間的な余裕をみこしてフラッシュメモリを交換することが望まれる。
【0008】
【発明が解決しようとする課題】
本発明は、上記事実を考慮して成されたものであり、フラッシュメモリと揮発性メモリとを含んで構成された半導体ディスクを活用し、フラッシュメモリの延命を図りながら印刷データを格納する技術において、電源電圧の低下時でも印刷データの格納を安定的に継続することができる印刷データ格納方法を提供することを第1の目的とし、適切なタイミングでフラッシュメモリを交換するよう促すことができる印刷装置を提供することを第2の目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載の印刷データ格納方法は、揮発性メモリとフラッシュメモリとを含んで構成された記憶装置を有する印刷装置で、フラッシュメモリのメモリ領域を先頭アドレスから最後尾アドレスまで順に循環して使用しながら、受信した印刷データを格納し、最新の印刷データの格納に使用したメモリ領域の次のアドレスを格納開始アドレスとして前記揮発性メモリに格納する印刷データ格納方法であって、前記印刷装置の稼働中に、前記記憶装置に供給される電力が予め定めた基準値よりも低下しないか常時監視し、前記電力が基準値よりも低下した場合に前記フラッシュメモリ及び揮発性メモリに所定の電力を所定時間供給し、前記揮発性メモリに格納された格納開始アドレス情報を読み出し、読み出した格納開始アドレス情報を前記フラッシュメモリの当該時点での格納開始アドレスから順に格納する、ことを特徴とする。
【0010】
また、請求項2記載の印刷データ格納方法は、請求項1記載の印刷データ格納方法において、前記電力が基準値以上となった場合に、前記フラッシュメモリから格納開始アドレス情報を読み出し、読み出した格納開始アドレス情報を前記揮発性メモリに格納する、ことを特徴とする。
【0012】
上記請求項1記載の印刷データ格納方法では、印刷装置の稼働中に、記憶装置に供給される電力が予め定めた基準値よりも低下しないか常時監視する。そして、供給電力が基準値よりも低下した場合に、フラッシュメモリ及び揮発性メモリに所定の電力を所定時間供給し、揮発性メモリに格納された格納開始アドレス情報を読み出し、読み出した格納開始アドレス情報をフラッシュメモリの当該時点での格納開始アドレスから順に格納する。
【0013】
これにより、印刷装置の電源がオフされたとき又は電源の故障等の事故が発生したときでも、揮発性メモリに記憶された格納開始アドレス情報の消失を防止し、印刷データ格納処理を安定的に継続することができる。
【0014】
なお、揮発性メモリに格納する格納開始アドレスの情報は、後に説明するようなフラッシュメモリの記憶領域の物理的なアドレスと、書込処理での開始アドレスをアドレス「0」と設定した論理的なアドレスと、の対応を示すテーブルによって記憶しても良い。
【0015】
また、揮発性メモリとしてはスタティックランダムアクセスメモリ(SRAM)やダイナミックランダムアクセスメモリ(DRAM)を適用することができる。
【0016】
上記のような請求項1記載の印刷データ格納方法において、請求項2記載の発明では、記憶装置に供給される電力が基準値以上となった場合、即ち印刷装置の電源がオンされるか又は電源が故障等から復旧した場合に、フラッシュメモリから格納開始アドレス情報を読み出し、読み出した格納開始アドレス情報を揮発性メモリに格納する。これにより、印刷装置の電源オフ又は電源の故障等で一時的にフラッシュメモリに格納された格納開始アドレス情報は、電源オン時又は電源の復旧時に揮発性メモリに戻され、フラッシュメモリを印刷データ格納専用のメモリとして使用する通常時の印刷データ格納処理に戻すことができる。
【0020】
【発明の実施の形態】
以下、図面を参照して本発明に係る印刷装置の実施形態を説明する。
【0021】
図1には本発明に係る印刷装置10の要部構成図を示す。この図1に示すように、印刷装置10の要部では、CPU12、操作部13、ホストインターフェイス通信装置14、テープインターフェイス制御装置16、ディスクコントローラ18、イメージ発生装置24、及びプリンタ部インターフェイス制御装置26が互いに内部バス30を介して接続されている。このうちディスクコントローラ18にはハードディスク20と半導体ディスク22とが接続されており、イメージ発生装置24及びプリンタ部インターフェイス制御装置26にはそれぞれ、実際の印刷処理を実行するプリンタ部28が接続されている。テープインターフェイス制御装置16には図示しない磁気テープ装填部が接続されており、該磁気テープ装填部には磁気テープ35を装填可能とされている。ホストインターフェイス通信装置14には外部のホストコンピュータ40が通信回線42を介して接続されている。さらに、操作部13は図示しないディスプレイとキーボードとを含んで構成されている。
【0022】
プリンタ部28で印刷される印刷データは、ホストコンピュータ40からホストインターフェイス通信装置14を介して、あるいは磁気テープ35からテープインターフェイス制御装置16を介して入力され、内部バス30を通ってCPU12へ転送される。転送された印刷データはCPU12で中間言語に翻訳された後、内部バス30を介してディスクコントローラ18へ転送され、ディスクコントローラ18によって半導体ディスク22に書き込まれる。半導体ディスク22への印刷データの書き込みが完了した時点で、CPU12はプリンタ部インターフェイス制御装置26を介してプリンタ部28に用紙のフィード命令を出す。プリンタ部28は、用紙をフィードし該用紙が所定の位置に到達した時点でプリンタ部インターフェイス制御装置26を介してCPU12に用紙到達を通知する。CPU12は用紙到達をもとにイメージ発生装置24に対して印刷開始を指示する。この時CPU12はディスクコントローラ18を介して半導体ディスク22から所定ページの印刷データを読み出す。読み出された所定ページの印刷データはイメージ発生装置24へ転送され、イメージ発生装置24でビデオ信号に変換される。このビデオ信号はプリンタ部28へ送信され、プリンタ部28で所定の用紙に印刷される。
【0023】
次に、図2を用いてディスクコントローラ18及びその周辺機器の構成を説明する。この図2に示すように、ディスクコントローラ18の内部では、MPU50、メモリ52、バスドライバ54、DMAコントロール回路56、半導体ディスクコントロール回路58、及びハードディスクコントロール回路60が互いにディスクコントローラバス62を介して接続されている。このうちバスドライバ54はディスクコントローラバス62と内部バス30とを接続している。
【0024】
また、ディスクコントローラ18にはハードディスク20及び半導体ディスク22がそれぞれ接続されており、このうちハードディスク20には、オペレーティングシステム(OS)、アプリケーション・ソフトウエア、フォント・ビットマップ等のデータ、即ち一度CPU12に読み出してしまえば以後アクセス時間が比較的長くかかっても印刷処理に支障のないデータを記憶しておく。
【0025】
半導体ディスク22には、CPU12で中間言語に翻訳された印刷データが、内部バス30、バスドライバ54、ディスクコントローラバス62、半導体ディスクコントロール回路58及び半導体ディスクデータバス66を介して転送され、該半導体ディスク22に一時的に記憶される。また、半導体ディスク22からの印刷データの読み出しはイメージ発生装置24(図1参照)の命令により実行され、半導体ディスク22に記憶された順番に読み出され、イメージ発生装置24へ転送される。
【0026】
ハードディスク20及び半導体ディスク22へのアクセスはDMAコントロール回路56が制御する。即ち、DMAコントロール回路56は、ハードディスク20への各種制御信号等の入出力を行うハードディスクコントロールバス68を制御すると共に、ハードディスク20への各種プログラム情報等のデータの入出力を行うハードディスクデータバス70を制御する。また、DMAコントロール回路56は、半導体ディスク22への各種制御信号等の入出力を行う半導体ディスクコントロールバス64を制御すると共に、半導体ディスク22への印刷データ等の入出力を行う半導体ディスクデータバス66を制御する。
【0027】
次に、図3を用いて半導体ディスク22の概略構成を説明する。図3に示すように、半導体ディスク22には、不揮発性フラッシュメモリで構成された主記憶部76と、SRAMで構成された動作時代行レジスタ78と、主記憶部76及び動作時代行レジスタ78への入出力を制御する半導体ディスクコントロール部74と、半導体ディスク22の電源電圧を監視する電源電圧監視回路80と、が設けられている。
【0028】
このような半導体ディスク22の工場出荷後最初の使用時(使用開始時)には、主記憶部76の指定場所に予め書き込まれた該主記憶部76の最大書き換え可能回数Nの情報及び製造時に発見された不良メモリセル情報が、半導体ディスクコントロール部74によって読み出される。
【0029】
主記憶部76は所定サイズの多数のセクタに分割され、主記憶部76へのデータ書き込みはセクタ単位に行われる。また、主記憶部76の記憶領域におけるセクタの物理的な配置順を示す物理セクタアドレスから上記不良メモリセルを除くことにより、データ書き込み可能領域のみに対して仮想物理セクタアドレスを設定する。具体的には、物理セクタアドレスと仮想物理セクタアドレスとの対応を表す物理セクタアドレス/仮想物理セクタアドレス変換テーブル(以下、物理/仮想物理アドレス変換テーブルと称する)を作成する。
【0030】
さらに、主記憶部76へのデータ書込処理の処理プログラムからみた書込開始位置をアドレス「0」とした論理セクタアドレスを仮想物理セクタアドレスに対応して設定し、仮想物理セクタアドレスと論理セクタアドレスとの対応を表す仮想物理セクタアドレス/論理セクタアドレス変換テーブル(以下、仮想物理/論理アドレス変換テーブルと称する)を作成する。
【0031】
そして、物理/仮想物理アドレス変換テーブル、仮想物理/論理アドレス変換テーブル、及び最大書き換え可能回数Nのそれぞれの情報は、動作時代行レジスタ78に転送され、それぞれの初期設定値として記憶される。なお、使用開始時では、仮想物理/論理アドレス変換テーブルにおいて仮想セクタアドレスと論理セクタアドレスとは同一の値となる。
【0032】
また、半導体ディスク22への印刷データの格納処理実行時には、書き込むべきセクタアドレス(論理セクタアドレス)の情報がMPU50(図2参照)から半導体ディスクコントロールバス64を介し半導体ディスクコントロール部74に通知される。半導体ディスクコントロール部74は、動作時代行レジスタ78内の仮想物理/論理アドレス変換テーブルを参照して上記通知された論理アドレスをその時点の仮想物理セクタアドレスに変換する。さらに、半導体ディスクコントロール部74は、動作時代行レジスタ78内の物理/仮想物理アドレス変換テーブルを参照して上記変換した仮想物理セクタアドレスを物理セクタアドレスに変換する。そして、半導体ディスクデータバス66を介して印刷データを取り込み、主記憶部76における上記物理セクタアドレスに印刷データを書き込む。
【0033】
なお、主記憶部76には図4に示すようなリング型FIFO(先入れ先出し型メモリ)90が構成されている。リング型FIFO90では、例えば、先頭セクタ92から書き始め、書き込みが進むたびセクタ番号を更新して、最終セクタ94の書き込みが終了すると再び先頭セクタ92に戻る。このように書き込み位置が逐次更新され再書き込みする先頭位置が固定しないように制御される。
【0034】
また、図5に示す平面概念図は、仮想物理セクタアドレスと論理セクタアドレスとの対応が更新されるようすを示す。例えば、印刷開始時は仮想物理セクタアドレス0を論理セクタアドレス0とみなし該仮想物理セクタアドレス0から使用する。印刷終了時に仮想物理セクタアドレス12まで書き込まれていたとすると、次書き込みは仮想物理セクタアドレス13を論理セクタアドレス0とみなし該仮想物理セクタアドレス13(その時点の論理セクタアドレス0)から書き込みを始める。
【0035】
図6には、主記憶部76の使用開始直後の仮想物理セクタアドレス/論理セクタアドレス変換の概念を示す。この図6に示すように主記憶部76は未使用のため、仮想物理セクタアドレスと論理セクタアドレスとは一致する。その後リングFIFOがn回転したとすると、主記憶部76の残有効書換回数Kは、最大書き換え可能回数Nから上記回転数nを減算した(N−n)回となり、この残有効書換回数K(=N−n)の情報が動作時代行レジスタ78に記憶される。そして、第一回目の使用で仮想物理セクタアドレス12まで書き込み処理がされていたとすると、第二回目の使用は、仮想物理セクタアドレス13から始まる。
【0036】
一方、図7には主記憶部76に使用開始から第二回目の仮想物理セクタアドレス/論理セクタアドレス変換の概念を示す。この図7に示すように第一回目の使用によって、論理セクタアドレス0は仮想物理セクタアドレス13に移動した。この間リングFIFOがm回転したとすると半導体ディスク22の残有効書換回数Kは、前回の残有効書換回数K(=N−n)から上記回転数mを減算した(N−n−m)回となり、この残有効書換回数K(=N−n−m)の情報が動作時代行レジスタ78に記憶される。
【0037】
なお、リングFIFOの回転数は、仮想物理セクタアドレス0を通過した回数によってカウントされる。
【0038】
次に、本発明の電源電圧の監視、電源電圧低下時の対応に係る構成を説明する。
【0039】
図3に示すように半導体ディスク22への電力供給は、電源ライン72及び電源電圧監視回路80を介して行われる。この電源電圧監視回路80は、電源電圧を常時監視しており、電源電圧が規定電圧より降下した場合に、電源監視信号線82を介して半導体ディスクコントロール部74に、電源電圧が降下した旨の警告信号を出力する。
【0040】
上記警告信号を受け取った半導体ディスクコントロール部74は、その時点で動作時代行レジスタ78に記憶されているデータを、主記憶部76の複数の指定場所にそれぞれ書き込む。なお、主記憶部76の指定場所は、メモリセル破壊を考慮して常に2か所以上設定している。
【0041】
電源電圧監視回路80は図示しない電圧保持用のコンデンサを内蔵しており、上記警告信号を出力してから所定時間(主記憶部76へのデータ書き込みが完了するまでの時間よりも長い時間)、動作時代行レジスタ78、主記憶部76及び半導体ディスクコントロール部74に規定電圧以上の電力を供給する機能を有する。電源断もしくは電源電圧降下後に再度電源電圧が規定値以上に復旧した時点で、電源電圧監視回路80は電源監視信号線82を介して半導体ディスクコントロール部74に、電源電圧が復旧した旨の復旧通知信号を出力する。
【0042】
半導体ディスクコントロール部74は上記復旧通知信号を受信した場合、主記憶部76の指定場所に書き込まれている格納データを動作時代行レジスタ78に書き戻す。
【0043】
次に、本実施形態の作用を説明する。まず、図8を用いて、半導体ディスク22の最大書き込み回数を越えないように監視する処理の制御ルーチンを説明する。なお、この処理は印刷装置10の電源投入時にディスクコントローラ18内のMPU50によって実行される。
【0044】
図8のステップ102では、残有効書換回数K、物理/仮想物理アドレス変換テーブル、及び仮想物理/論理アドレス変換テーブルの各情報を主記憶部76から読み出し、動作時代行レジスタ78に書き込む(セットする)。なお、主記憶部76のフラッシュメモリの工場出荷後又は交換後の第1回目使用時には、残有効書換回数Kは最大書き換え可能回数Nに等しい。
【0045】
次のステップ104では処理が書込処理であるか否(読取処理である)かを判定する。ここで処理が書込処理でなく読取処理である場合は、ステップ106へ進み読取開始セクタアドレス及び読取対象のデータのサイズをセットし、次のステップ108で読取対象のデータを読み取る。この読取処理が完了すると、ステップ128へ進み印刷処理が終了したか否かを判定する。印刷処理が残っている場合はステップ104へ戻る。
【0046】
一方、ステップ104で処理が書込処理である場合は、ステップ110へ進み書込開始セクタアドレス(論理セクタアドレス0に対応する仮想物理セクタアドレス)及び書込対象のデータのサイズをセットする。次のステップ112では、書込開始セクタアドレスと書き込みセクタ数とに基づいて書込終了セクタアドレスを計算し、この結果から先頭アドレスを通過するか否かを判定する。ここで先頭アドレスを通過しない場合は、後述するステップ124へ進む。
【0047】
一方、ステップ112で先頭アドレスを通過する場合は、ステップ114へ進み残有効書換回数Kを1つ減少させる。ここで、1つ減った残有効書換回数Kが予め定めた残有効書換回数の限界値(一例として10)以下になった場合はステップ116で肯定判定されステップ118へ進み、主記憶装置76への書き込みを禁止する緊急処理を実行する。例えば、主記憶装置76への書き込みができないように、印刷装置10の印字機能を止めるようCPU12に依頼しプリンタ部28を停止させる。
【0048】
また、残有効書換回数Kが予め定めた残有効書換回数の警告値(一例として5000)以下になった場合はステップ120で肯定判定されステップ122へ進み、主記憶装置76を構成するフラッシュメモリを交換するようオペレータに促すメッセージを操作部13のディスプレイに表示するよう、CPU12に要求する。
【0049】
このステップ122で交換表示を要求した後、又は残有効書換回数Kが5000より大きい場合は、ステップ124へ進み書込対象のデータを主記憶部76の書込開始セクタアドレスから順に書き込む。この書込処理が完了すると、ステップ126へ進み、書き込み終了セクタアドレスの次のセクタアドレスが論理アドレス「0」となるよう、仮想物理/論理アドレス変換テーブルを更新する。
【0050】
次のステップ128では上述したように印刷処理が終了したか否かを判定し、印刷処理が残っている場合はステップ104へ戻り、印刷処理が終了した場合はステップ130で当該時点での残有効書換回数Kを記憶すると共に、書き込み開始セクタアドレスがセットされた(上記ステップ126で更新された)仮想物理/論理アドレス変換テーブルを記憶して処理を終了する。
【0051】
以上の処理により、主記憶部76は、先頭アドレスから最後尾アドレスまで順に繰り返し使用されるので、主記憶部76の全領域の使用頻度を均等化することができ、主記憶部76の寿命を延ばすことができる。
【0052】
また、主記憶部76を印刷データ格納専用のメモリとして、動作時代行レジスタ78を、残有効書換回数K、物理/仮想物理アドレス変換テーブル、及び仮想物理/論理アドレス変換テーブルの各情報を格納する専用のメモリとして、それぞれ使用している。主記憶部76のみを用いて上記全ての情報を格納する場合には、該主記憶部76内に上記残有効書換回数Kや各アドレス変換テーブルを格納するための固定された領域を確保する必要が生じるが、本実施形態ではその必要は無い。即ち、主記憶部76全領域の使用頻度の均等化を図りつつ主記憶部76を印刷データ格納専用のメモリとして有効利用することができる。
【0053】
さらに、主記憶部76へのデータの書き換え回数を常に監視しているので、該書き換え回数が最大書き換え可能回数に対して基準範囲内(例えば、5000回以内)となった適正なタイミングで主記憶部76の交換を要する旨の警告を、印刷装置10のオペレータに発することができる。これにより、主記憶部76を構成するフラッシュメモリへのデータの書き換え回数が最大書き換え可能回数に到達した後又は到達する直前ではなく、ある程度の時間的余裕がある時点でフラッシュメモリの交換を行うことができる。
【0054】
次に、本発明の電源電圧の監視、電圧低下時の対応について説明する。
図3に示すように半導体ディスク22への電力供給は、電源ライン72及び電源電圧監視回路80を介して行っている。ここで電源電圧監視回路80は、電源電圧を常時監視しており、電源電圧が規定電圧より降下すると、電源監視信号線82を介して半導体ディスクコントロール部74に、電源電圧が降下した旨の警告信号を出力する。
【0055】
さらに、電源電圧監視回路80は、上記警告信号を出力してから主記憶部76へのデータ書き込みが完了するまでの間、電源電圧監視回路80に内蔵した電圧保持用のコンデンサから、動作時代行レジスタ78、主記憶部76及び半導体ディスクコントロール部74に規定電圧以上の電力を所定時間供給する。これにより、電源電圧が降下している間でも、動作時代行レジスタ78、主記憶部76及び半導体ディスクコントロール部74は所定時間動作可能となる。
【0056】
上記電源電圧監視回路80からの警告信号を受け取った半導体ディスクコントロール部74は、その時点で動作時代行レジスタ78に記憶されているデータ、即ち、残有効書換回数K、物理/仮想物理アドレス変換テーブル、及び仮想物理/論理アドレス変換テーブル等のデータを読み出し、読み出したデータを主記憶部76の複数の指定場所にそれぞれ書き込む。
【0057】
このように電源電圧が規定電圧より降下した場合に、動作時代行レジスタ78に記憶されていたデータが自動的に主記憶部76の複数の指定場所に記憶されるので、動作時代行レジスタ78に記憶されていた上記残有効書換回数Kや各変換テーブル等の印刷データ格納処理に必要不可欠なデータが失われることを防止できる。これにより、印刷データ格納処理を安定的に継続することができる。
【0058】
また、動作時代行レジスタ78に記憶されているデータは、主記憶部76のメモリセル破壊を考慮して常に2か所以上に記憶するので、より確実にデータを退避することができる。
【0059】
その後、電源電圧が規定値以上に復旧すると、電源電圧監視回路80は電源監視信号線82を介して半導体ディスクコントロール部74に、電源電圧が復旧した旨の復旧通知信号を出力する。半導体ディスクコントロール部74は上記復旧通知信号を受信すると、主記憶部76の指定場所に書き込まれている格納データを動作時代行レジスタ78に書き戻す。このようにして元の状態に戻すことができる。
【0060】
なお、上記実施形態で、主記憶部(不揮発性フラッシュメモリ)76の交換を要する旨の警告は、操作部13のディスプレイに所定の警告メッセージを表示することに限定されるものではなく、印刷装置10にスピーカを設け該スピーカから音声でオペレータに報知しても良いし、プリンタ部28で所定の警告メッセージを用紙に記録し排出することによりオペレータに報知しても良い。また、上記警告メッセージの表示、音声での警告、警告メッセージのプリントのうち複数を組み合わせて実行しても良い。
【0061】
また、上記実施形態での残有効書換回数の限界値「10」や残有効書換回数の警告値「5000」は一例であり、これらの数値に限定されるものではない。また、上記以外に警告値を複数個(例えば、3000、1000、500等)設定し、複数段階で警告を行っても良い。
【0062】
【発明の効果】
請求項1記載の発明によれば、印刷装置の電源がオフされたとき又は電源の故障等の事故が発生したときでも、揮発性メモリに記憶された格納開始アドレス情報の消失を防止し、印刷データ格納処理を安定的に継続することができる、という効果が得られる。
【0063】
また、請求項2記載の発明によれば、印刷装置の電源オフ又は電源の故障等で一時的にフラッシュメモリに格納された格納開始アドレス情報は、電源オン時又は電源の復旧時に揮発性メモリに戻され、フラッシュメモリを印刷データ格納専用のメモリとして使用する通常時の印刷データ格納処理に戻すことができる、という効果が得られる。
【図面の簡単な説明】
【図1】本発明に係る印刷装置の要部構成図である。
【図2】ディスクコントローラの内部構成図である。
【図3】半導体ディスクの内部構成図である。
【図4】主記憶部のリングFIFO構成図である。
【図5】リングFIFOの平面化概念図である。
【図6】半導体ディスクの第一回使用時における仮想物理セクタアドレスと論理セクタアドレスとの対応を示す図である。
【図7】半導体ディスクの第二回使用時における仮想物理セクタアドレスと論理セクタアドレスとの対応を示す図である。
【図8】主記憶部への書き込み回数監視処理の制御ルーチンを示す流れ図である。
【符号の説明】
10 印刷装置
12 CPU
18 ディスクコントローラ
22 半導体ディスク
50 MPU
58 半導体ディスクコントロール回路
74 半導体ディスクコントロール部
76 主記憶部
78 動作時代行レジスタ
80 電源電圧監視回路
Claims (2)
- 揮発性メモリとフラッシュメモリとを含んで構成された記憶装置を有する印刷装置で、フラッシュメモリのメモリ領域を先頭アドレスから最後尾アドレスまで順に循環して使用しながら、受信した印刷データを格納し、最新の印刷データの格納に使用したメモリ領域の次のアドレスを格納開始アドレスとして前記揮発性メモリに格納する印刷データ格納方法であって、
前記印刷装置の稼働中に、前記記憶装置に供給される電力が予め定めた基準値よりも低下しないか常時監視し、
前記電力が基準値よりも低下した場合に前記フラッシュメモリ及び揮発性メモリに所定の電力を所定時間供給し、
前記揮発性メモリに格納された格納開始アドレス情報を読み出し、
読み出した格納開始アドレス情報を前記フラッシュメモリの当該時点での格納開始アドレスから順に格納する、
ことを特徴とする印刷データ格納方法。 - 前記電力が基準値以上となった場合に、前記フラッシュメモリから格納開始アドレス情報を読み出し、
読み出した格納開始アドレス情報を前記揮発性メモリに格納する、
ことを特徴とする請求項1記載の印刷データ格納方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20364196A JP3661286B2 (ja) | 1996-08-01 | 1996-08-01 | 印刷データ格納方法及び印刷装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20364196A JP3661286B2 (ja) | 1996-08-01 | 1996-08-01 | 印刷データ格納方法及び印刷装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1044527A JPH1044527A (ja) | 1998-02-17 |
JP3661286B2 true JP3661286B2 (ja) | 2005-06-15 |
Family
ID=16477415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20364196A Expired - Fee Related JP3661286B2 (ja) | 1996-08-01 | 1996-08-01 | 印刷データ格納方法及び印刷装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3661286B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100716576B1 (ko) * | 1999-02-22 | 2007-05-11 | 가부시키가이샤 히타치세이사쿠쇼 | 메모리 카드, 논리 어드레스의 할당방법 및 데이터 기록방법 |
US9599647B2 (en) | 2010-09-10 | 2017-03-21 | Nec Corporation | Monitoring and controlling power supply apparatus and method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06236695A (ja) * | 1993-02-09 | 1994-08-23 | Oki Electric Ind Co Ltd | 交換表示機能付不揮発性メモリ装置 |
JPH07210468A (ja) * | 1994-01-18 | 1995-08-11 | Hitachi Ltd | 半導体補助記憶装置 |
-
1996
- 1996-08-01 JP JP20364196A patent/JP3661286B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1044527A (ja) | 1998-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011095916A (ja) | 電子機器 | |
JPH10283167A (ja) | 装置内部設定情報バックアップ装置及び方法並びに装置内部設定情報バックアップ制御プログラムを記憶した記憶媒体 | |
JP3661286B2 (ja) | 印刷データ格納方法及び印刷装置 | |
JPS6126155A (ja) | バツクアツプデータ記憶方法および装置 | |
CN116401095A (zh) | 固态硬盘上电恢复数据映射表方法和装置及固态硬盘 | |
JPH11282765A (ja) | フラッシュメモリを使用した外部記憶装置 | |
JPH01235075A (ja) | ディスクメモリ制御装置 | |
JPH1040176A (ja) | 電子機器におけるメモリ管理システム,メモリ管理方法およびコンピュータで読み出し可能なメモリ管理プログラムを格納した記憶媒体 | |
JP2007328438A (ja) | 情報処理装置、そのデータバックアップ及び復旧方法 | |
JPH064228A (ja) | 半導体ディスク装置 | |
JP3550256B2 (ja) | 情報処理装置 | |
JP2003330627A (ja) | 記憶装置 | |
JP4098400B2 (ja) | 半導体ディスク装置 | |
JP2000322333A (ja) | コンピュータ装置における装置固有情報の自動退避/自動復旧方式及び方法 | |
JPH10161942A (ja) | 情報記憶方法及び情報記憶装置及び情報処理装置 | |
JPS5856177B2 (ja) | 磁気バブル記憶装置 | |
JPH11306674A (ja) | ディスク記憶装置及び同装置に適用されるディスクライト制御方法 | |
JP4049286B2 (ja) | 車両搭載電子機器蓄積データファイルの保護方法及び装置 | |
JPH053611B2 (ja) | ||
JPH0765591A (ja) | 情報処理装置 | |
JP2001109584A (ja) | ディスクアレイ装置 | |
JPH10198523A (ja) | 磁気ディスク装置 | |
JP2000305717A (ja) | ディスクアレイ装置およびディスクアクセスを高速化する方法 | |
JPH07160597A (ja) | フラッシュメモリの制御装置 | |
JP2021179730A (ja) | 情報処理装置、その制御方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |