JP3654243B2

JP3654243B2 - Transmission data order guarantee method and apparatus, and recording medium recording control program

Info

Publication number: JP3654243B2
Application number: JP2001392805A
Authority: JP
Inventors: 大介佐藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-12-25
Filing date: 2001-12-25
Publication date: 2005-06-02
Anticipated expiration: 2021-12-25
Also published as: JP2003198602A

Description

【０００１】
【発明の属する技術分野】
この発明は、送信データ順序保証方法及びその装置並びに制御プログラムを記録した記録媒体に関し、詳しくは送信データの検索用の第1の同期化情報及び送信データが保存された保存領域を表す第２の同期化情報を送信データ順序保証に用いる送信データ順序保証方法及びその装置装置並びに制御プログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
従来のデータ伝送装置においては、データ伝送路等に障害が発生しても、データの伝送に支障を来たさないようにするために、データ伝送系を２重化している。
この２重化系を構成しているＡＣＴ系（現用系）及びＳＢＹ系（予備系）に、データが、常に、同一のタイミングで入力されることの保証はされておらず、ＡＣＴ系とＳＢＹ系との間のデータの入力タイミングが多少前後にずれることがある。
このため、２重化装置において、系切り替えの前後に外部装置へのパケットの送信漏れやパケットの重複送信をしてしまうことが避けられない。
そこで、２重化装置においては、系切り替え時に生ずるパケットの送信漏れやパケットの重複送信を防止して１つのパケット又は或るパケット群についてデータ保証をする送信データ順序保証装置をその２重化装置の中に構築している。
【０００３】
このようなデータ保証をするためには、ＡＣＴ系とＳＢＹ系との間の系切り替え時に、データがどこまで送信されたかを知る必要性がある。
図10は、従来の2重化装置（送信データ順序保証装置）の電気的構成を示し、同図に示すように、この2重化装置110は、内部に保証回路１１４−０を備える０系であって、例えば、ＡＣＴ系の２重化回線処理装置１１２−０と、同じく内部に保証回路１１４−１を備える１系であって、例えば、ＳＢＹ系の２重化回線処理装置１１２−１と、上位処理装置１１３と、装置各部を制御するプロセッサ１１６とから概略構成されていて、上記２重化回線処理装置１１２−０、１１２−１は、それぞれ上位処理装置１１３と外部装置としての下位装置１１１とに接続されている。このような構成において、ＡＣＴ系の２重化回線処理装置１１２−０内の保証回路１１４−０及びＳＢＹ系の２重化回線処理装置１１２−１内の保証回路１１４−１から別線１１５で同期信号を送信してＡＣＴ系とＳＢＹ系との間のデータ同期をとるようにしている。以下、図１０の構成の2重化装置（送信データ順序保証装置）を第１の従来装置という。
【０００４】
また、図1１は、従来の他の2重化装置（送信データ順序保証装置）の電気的構成を示し、同図に示すように、この2重化装置２10は、内部にバッファ２１７−０を備える０系であって、例えば、ＡＣＴ系の２重化回線処理装置2１２−０と、同じく内部にバッファ２１７−１を備える１系であって、例えば、ＳＢＹ系の２重化回線処理装置２１２−１と、上位処理装置２１３と、装置各部を制御するプロセッサ２１６とから概略構成されていて、上記２重化回線処理装置2１２−０、２１２−１は、それぞれ上位処理装置２１３と外部装置としての下位装置２１１とに接続されている。このような構成において、ＡＣＴ系の２重化回線処理装置２１２−０内のバッファ２１７−０とＳＢＹ系の２重化回線処理装置２１２−１内のバッファ２１７−１との間にデータ線又は専用線２１５を配線してＡＣＴ系のバッファ情報をＳＢＹ系へ送信して、データを保証しようとする。
以下、図１１の構成の2重化装置（送信データ順序保証装置）を第２の従来装置という。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記第１の従来装置では、同期用の別線を用意しなければならない、という不都合がある。このため、既存の装置等に適用できない。それは、予め装置設計の時点で、同期信号を組み込なければならないからである。
また、上記第２の従来装置でも、上述の１つの送信データ順序保証手段と同様の問題があるばかりでなく、別線を使用せずに、既存のデータ線を使用した場合には、ＡＣＴ系のバッファ２１７−０からＳＢＹ系のバッファ２１７−１へデータを転送しなければならないから、ＡＣＴ系がＳＢＹ系への切り替えに時間が掛かってしまうと言う問題をさらに含む。
【０００６】
この発明は、上述の事情に鑑みてなされたもので、送信データの検索用の第1の同期化情報及び送信データが保存された保存領域を表す第２の同期化情報を送信データの送信データ順序保証に用いて短時間で系切り替えを達成し得る送信データ順序保証方法及びその装置並びに制御プログラムを記録した記録媒体を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、送信単位データを送信する送信系を第１の系から第２の系に切り替えても前記送信単位データの送信順序を保証して前記送信単位データを送信する送信データ順序保証方法に係り、前記系毎に、前記送信単位データのうちの送信データ順序保証を必要とする同一の前記送信単位データを順次の保存領域に保存し、前記第１の系と前記第２の系との間で系切り替えを要する要因の発生前に、前記第１の系にて、前記送信単位データの検索情報からなる第１の同期化情報と、該送信単位データが保存された保存領域のアドレス情報からなる第２の同期化情報とを発生し、前記第１の系にて発生された前記第１の同期化情報及び前記第２の同期化情報を前記第２の系へ送信し、前記第２の系では、前記第１の系にて発生され、送信されて来た前記第１の同期化情報と、該第２の系にて発生された前記第１の同期化情報とを照合し、両者が一致したときは、前記第２の系にて発生された前記第２の同期化情報と、前記第１の系にて発生され、送信されて来た前記第２の同期化情報との差分を算定し、算定された前記差分を保存して置き、系切り替え時、前記第２の系では、前記第１の系にて発生され、送信されて来た前記第２の同期化情報と、保存されている前記差分とに基づいて、前記第２の系における保存領域のアドレスを算定し、算定された該アドレスによって特定される前記保存領域の次の保存領域に保存されている送信単位データを読み出して送信することを特徴としている。
【０００８】
また、請求項２記載の発明は、送信単位データを送信する送信系を第１の系から第２の系に切り替えても前記送信単位データの送信順序を保証して前記送信単位データを送信する送信データ順序保証方法に係り、前記系毎に、前記送信単位データのうちの送信データ順序保証を必要とする同一の前記送信単位データを順次の保存領域に保存し、前記第１の系と前記第２の系との間で系切り替えを要する要因の発生前に、前記第１の系にて、前記送信単位データの検索情報からなる第１の同期化情報と、該送信単位データが保存された保存領域のアドレス情報からなる第２の同期化情報とを発生し、前記第１の系にて発生された前記第１の同期化情報及び前記第２の同期化情報を前記第２の系へ送信し、前記第２の系では、前記第１の系にて発生され、送信されて来た前記第１の同期化情報と、該第２の系にて発生された前記第１の同期化情報とを照合し、両者が一致したときは、前記第２の系にて発生保存された前記第２の同期化情報と、前記第１の系にて発生され、送信されて来た前記第２の同期化情報との差分を算定し、算定された前記差分を保存して置き、系切り替え時に、前記第１の系にて発生され、送信されて来た前記第２の同期化情報と、保存されている前記差分とから、保存されている前記送信単位データのアドレスを算定して当該送信単位データを検索し、検索された前記送信単位データ内の前記第 1 の同期化情報と、前記第１の系にて発生され、送信されて来た前記第 1 の同期化情報とを照合し、両者が一致したとき、保存領域のアドレスの算定を確定し、確定されたアドレスによって特定される保存領域の次の保存領域に保存されている送信単位データを読み出して送信することを特徴としている。
【０００９】
また、請求項３記載の発明は、請求項１又は２記載の送信データ順序保証方法に係り、前記第１の同期化情報及び前記第２の同期化情報は、前記要因の発生直前に発生されることを特徴としている。
【００１０】
また、請求項４記載の発明は、請求項１又は２記載の送信データ順序保証方法に係り、前記第１の同期化情報及び前記第２の同期化情報は、前記送信単位データの保存毎に前回の前記送信単位データ内の検索情報及び前回の保存時に前回の前記送信単位データを保存した保存領域のアドレスを今回の保存時に今回の前記送信単位データ内の検索情報及び今回の前記送信単位データを保存した保存領域のアドレスで更新されることを特徴としている。
【００１１】
また、請求項５記載の発明は、送信単位データを送信する送信系を第１の系から第２の系に切り替えても前記送信単位データの送信順序を保証して前記送信単位データを送信する送信データ順序保証装置に係り、前記各系は、前記送信単位データのうちの送信データ順序保証を必要とする同一の前記送信単位データを順次の保存領域に保存する保存手段を備え、前記第１の系は、前記第１の系と前記第２の系との間で系切り替えを要する要因の発生前に、前記第１の系にて、前記送信単位データの検索情報からなる第１の同期化情報と、該送信単位データが保存された保存領域のアドレス情報からなる第２の同期化情報とを発生する同期化情報発生手段と、前記第１の系にて発生された前記第１の同期化情報及び前記第２の同期化情報を前記第２の系へ送信する第１の送信手段とを有し、前記第２の系は、前記第１の系にて発生され、送信されて来た前記第１の同期化情報と、該第２の系にて発生された前記第１の同期化情報とを照合し、両者が一致したときは、前記第２の系にて発生された前記第２の同期化情報と、前記第１の系にて発生され、送信されて来た前記第２の同期化情報との差分を算定し、算定された前記差分を保存して置き、系切り替え時、前記第２の系では、前記第１の系にて発生され、送信されて来た前記第２の同期化情報と、保存されている前記差分とに基づいて、前記第２の系における保存領域のアドレスを算定する算定手段と、算定されたアドレスによって特定される保存領域の次の保存領域に保存されている送信単位データを読み出して送信する第２の送信手段とを有してなることを特徴としている。
【００１２】
また、請求項６記載の発明は、請求項５記載の送信データ順序保証装置に係り、前記算定手段が、前記第１の系にて発生され、送信されて来た前記第１の同期化情報と、前記第２の系にて保存されている前記送信単位データ内の前記第１の同期化情報とを照合する照合手段と、該照合手段で一致が得られたとき、当該第２の系の保存領域のアドレスを示す前記第２の同期化情報と前記第１の系にて発生され送信されて来た前記第２の同期化情報との差分を算定する差分出力手段と、該差分出力手段で算定された前記差分を保存する差分保存手段と、系切り替え時、前記第１の系にて発生され、送信されて来た前記第２の同期化情報と前記差分保存手段に保存されている前記差分とから前記第２の系の当該保存領域のアドレスを算定する保存領域出力手段とを備えたことを特徴としている。
【００１３】
また、請求項７記載の発明は、請求項５記載の送信データ順序保証装置に係り、前記算定手段が、前記差分を保存した後における手段として、系切り替え時、前記第１の系にて発生され送信されて来た前記第２の同期化情報と保存されている前記差分とから保存されている前記送信単位データを検索する検索手段と、該検索手段で検索された前記送信単位データ内の前記第1の同期化情報と前記第１の系にて発生され送信されて来た前記第1の同期化情報とを照合する照合手段と、該照合手段で一致が得られたときの保存領域のアドレスを前記第２の系の保存領域のアドレスとして出力する保存領域出力手段とを備えたことを特徴としている。
【００１４】
また、請求項８記載の発明は、請求項５記載の送信データ順序保証装置に係り、前記同期化情報発生手段によって発生される前記第１の同期化情報及び前記第２の同期化情報は、前記要因の発生直前に発生されることを特徴としている。
【００１５】
また、請求項９記載の発明は、請求項５記載の送信データ順序保証装置に係り、前記同期化情報発生手段によって発生される前記第１の同期化情報及び前記第２の同期化情報は、前記送信単位データの保存毎に前回の前記送信単位データ内の検索情報及び前回の保存時に前回の前記送信単位データを保存した保存領域のアドレスを今回の保存時に今回の前記送信単位データ内の検索情報及び今回の前記送信単位データを保存した保存領域のアドレスで更新されることを特徴としている。
【００１６】
また、請求項１０記載の発明は、請求項５記載の送信データ順序保証装置に係り、前記第１の送信手段が、前記第１の同期化情報及び前記第２の同期化情報を前記第１の系の前記同期化情報発生手段から上位処理手段を経て前記第２の系の前記算定手段へ送信することを特徴としている。
【００１７】
また、請求項１１記載の発明は、請求項５記載の送信データ順序保証装置に係り、前記第１の送信手段が、前記第１の同期化情報及び前記第２の同期化情報を前記第１の系の前記同期化情報発生手段から前記第２の系の前記算定手段へ直接送信することを特徴としている。
【００１８】
また、請求項１２記載の発明は、請求項５記載の送信データ順序保証装置に係り、前記第１の系及び前記第２の系が、いずれも上り回線系及び下り回線系を有し、前記上り回線系及び前記下り回線系のいずれにも、前記保存手段と、前記同期化情報発生手段と、前記第１の送信手段と、前記算定手段と、前記第２の送信手段とを備えたことを特徴としている。
【００１９】
また、請求項１３記載の発明は、請求項５記載の送信データ順序保証装置に係り、前記送信単位データが、データパケットであり、前記同期化情報が、同期化情報パケットに挿入して送信されることを特徴としている。
【００２０】
また、請求項１４記載の発明は、記録媒体に係り、請求項５記載の送信データ順序保証装置に係り、コンピュータに、請求項１乃至４のいずれか一に記載の送信データ順序保証方法を実施させるための制御プログラムを記録していることを特徴としている。
【００２１】
また、請求項１５記載の発明は、記録媒体に係り、コンピュータに、請求項５乃至１４のいずれか一に記載の送信データ順序保証装置の機能を実現させるための制御プログラムを記録していることを特徴としている。
【００２２】
請求項１６記載の発明は、請求項１４又は１５記載の送信データ順序保証装置に係り、上記第１の送信手段は、上記第1の同期化情報及び上記第２の同期化情報を系切り替え時に送信する第２の送信を含む手段であり、上記算定手段は，上記差分を保存した後における手段として、系切り替え時に上記第２の送信で送信されて来た上記第２の同期化情報と保存されている上記差分とから保存されている上記送信単位データを検索する検索手段と、該検索手段で検索された上記送信単位データの上記第1の同期化情報と送信されて来た上記第1の同期化情報とを照合する照合手段と、該照合手段で一致が得られたときの保存領域を上記第２の系の保存領域として出力する保存領域出力手段とを備えたことを特徴としている。
【００２３】
請求項１７記載の発明は、請求項９乃至１６のいずれか一に記載の送信データ順序保証装置に係り、上記第１の系及び上記第２の系は、いずれも上り回線系及び下り回線系を有し、上記上り回線系及び上記下り回線系のいずれにも、上記保存手段と、上記同期化情報発生手段と、上記第１の送信手段と、上記算定手段と、上記第２の送信手段とを備えたことを特徴としている。
【００２４】
請求項１８記載の発明は、請求項９乃至１７のいずれか一に記載の送信データ順序保証装置に係り、上記送信単位データは、データパケットであり、上記同期化情報は、同期化情報パケットに挿入して送信されることを特徴としている。
【００２５】
請求項１９記載の発明は、制御プログラムを記載した記録媒体に係り、コンピュータに、請求項１乃至７のうちのいずれか一に記載の送信データ順序保証方法を実現させるための制御プログラムを記録したことを特徴としている。
【００２６】
請求項２０記載の発明は、制御プログラムを記載した記録媒体に係り、コンピュータに、請求項８乃至１８のうちのいずれか一に記載の送信データ順序保証装置の機能を実現させるための制御プログラムを記録したことを特徴としている。
【００２７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に説明する。
◇第１実施例
図１は、この発明の第１実施例である送信データ順序保証装置の電気的構成を示す図、図２は、同送信データ順序保証装置の保証回路を示す図、図３は、同送信データ順序保証装置を構成する検索用バッファとデータ保存用バッファの保存例を示す図、また、図４は、同送信データ順序保証装置のＡＣＴ系からＳＢＹ系へ転送される同期化情報パケットの構成を示す図である。
【００２８】
この実施例の送信データ順序保証装置１０は、系切り替え前にＡＣＴ系からＳＢＹ系へ同期化情報パケットを送信してＡＣＴ系及びＳＢＹ系で同一のデータパケットの保存アドレスの差分をＳＢＹ系に予め保存し、系切り替え時にＡＣＴ系からＳＢＹ系へ同期化情報パケットを送信してその同期化情報パケットのアドレスと保存されている差分に基づいてＡＣＴ系とＳＢＹ系との同期を確立する装置に係り、図１に示すように、２重化回線処理装置１２−０，１２−１と、上位処理装置１３と、プロセッサ１５とで概略構成されている。２重化回線処理装置１２−０，１２−１は、下位装置１１へ接続される。
２重化回線処理装置１２−０，１２−１は、それぞれ保証回路１４−０，１４−１を含んで構成される。保証回路１４−０，１４−１は、同一回路であるので、図２には、保証回路１４−０のみを示す。その保証回路１４−０の構成について以下に説明する。
【００２９】
保証回路１４−０は、図２に示すように、上り回線系として、受信部２１−０、判別回路２２−０及び送信部２３−０を有し、下り回線系として、受信部３１−０、判別回路３２−０及び送信部３３−０とを有するほか、検索／メモリ制御部４１−０、レジスタ４２−０、パケット生成部４３−０、検索用バッファ４４−０及びデータ保存用バッファ４５−０がある。
【００３０】
受信部２１−０は、下位装置１１からのデータパケットを受信してデータパケットの正常性チェック等を行った後、そのデータパケットを判別回路２２−０に送出する。受信部３１−０は、上位処理装置１３からのパケットを受信してパケットの正常性チェック等を行った後、そのパケットを判別回路３２−０に送出する。
【００３１】
判別回路２２−０は、入力されるデータパケットが系切り替え時に送信データ順序保証を必要とするデータパケットであるか否かの識別を行い、そうであるならばそのデータパケットを検索／メモリ制御部４１−０へ転送し、そうでないならばそのデータパケットを送信部２３−０へ転送する。
判別回路３２−０は、入力されるパケットが同期化情報パケットであるか否かの識別を行い、そうであるならばそのパケットを検索／メモリ制御部４１−０へ転送し、そうでないならばそのデータパケットを送信部３３−０へ転送する。
【００３２】
送信部２３−０は、上位処理装置１３へのデータの送信に際して、パケットのチェック情報（チェックサム等）を付加する機能を有するほか、判別回路２２−０からのデータパケット、検索／メモリ制御部４１−０及びパケット生成部４３−０からのパケットを順番に出力させる機能を有する。送信部２３−０からのパケットの送出順序は、ラウンドロビン等に拠る。
送信部３３−０は、下位装置１１へのデータパケットの送信に際して、データパケットのチェック情報（チェックサム等）を付加する機能を有する。
【００３３】
検索用バッファ４４−０は、アドレス毎に１つの送信データ順序保証を必要とするデータパケットの検索情報（検索キーともいう）を保存する。
検索情報は、データパケットの長さ、ＣＲＣ（Ｃyclic Ｒedundancy Ｃheck）符号等のデータパケットに固有の情報である。
データ保存用バッファ４５−０は、アドレス毎に１つの送信データ順序保証を必要とするデータパケットの全体を保存する。
検索用バッファ４４−０及びデータ保存用バッファ４５−０の保存容量は、系切り替え時に、どの位の数のパケットの保存を要するかによって決められる。
【００３４】
判別回路２２−０及び判別回路３２−０に接続される検索／メモリ制御部４１−０は、判別回路２２−０において、パケットが送信データ順序保証を必要とするデータパケットであることを示す識別情報に基づいてパケットの種別を判別するとき、当該データパケットの検索情報（検索キー）を検索用バッファ４４−０に保存させ、かつ、そのデータパケットをデータ保存用バッファ４５−０に保存させると共に、データ保存用バッファ４５−０へのデータパケットの保存完了後にデータパケットをデータ保存用バッファ４５−０から読み出してそのデータパケットを送信部２３−０へ転送させる。検索用バッファ４４−０及びデータ保存用バッファ４５−０に保存される２つの保存対象のアドレスは、検索用バッファ４４−０とデータ保存用バッファ４５−０のいずれにおいても同一のアドレスとされる。
【００３５】
検索／メモリ制御部４１−０は、また、判別回路３２−０から同期化情報パケットが入力されるとき、その検索情報（検索キー）により検索用バッファ４５を検索し、その検索キーと検索用バッファに保存されている検索キーと一致するとき、そのときのアドレスと入力された同期化情報パケットのアドレスとの差分を算出してレジスタ４２−０に保存させる。
レジスタ４２−０は、検索／メモリ制御部４１−０で算出された差分を保存するほか、最新に送信した送信順序保存を必要とするデータパケットの同期化情報を保存する。同期化情報は、検索情報及びデータパケットがデータ保存用バッファ４５−０に保存されたアドレスである。同期化情報の保存は、ＡＣＴ系として動作しているときに同期化情報パケットを生成するのに用いるためである。
【００３６】
パケット生成部４３−０は、定期的に又は系切り替え時に、信号線４６−０（後述）を経てタイミング信号を受け取り、そのタイミング信号に応答してレジスタ４２−０に保存されている最新の同期化情報を取り出し、同期化情報パケットを生成する。同期化情報パケットの生成に際しては、レジスタ４２−０から取り出した最新の同期化情報に同期化情報パケットの識別情報を付加する。
【００３７】
上位処理装置１３は、２重化回線処理装置１２−０及び２重化回線処理装置１２−１との間で受送信される通常のデータパケットの上位装置との間の送受信を行うほか、ＡＣＴ系として動作している２重化回線処理装置からの同期化情報パケットの、ＳＢＹ系として動作している2重化回線処理装置への折り返し転送を行う。
プロセッサ１５は、定期的に又は系切り替え要因の発生に基づいて、同期化情報パケットの生成、送信を行うタイミングを管理し、そのタイミング信号を信号線４６−０を経てパケット生成部４３−０へ供給する。
なお、ＳＢＹ系については上述したように図示しないが、後述するところでは、０系を表している数字０を数字１に替えた参照符号で参照することにする。例えば、判別回路２２−０を判別回路２２−１で、判別回路３２−０を判別回路３２−１で参照することにする。
【００３８】
次に、図１乃至図４を参照して、この実施例の動作について説明する。
先ず、送信データ順序保証装置（２重化装置）１０のＡＣＴ系の上り方向について説明する。説明の都合上、２重化回線処理装置１２−０がＡＣＴ系として動作する例についてその説明を行う。
下位装置１１から入力されたデータパケットは、受信部２１−０でデータパケットの正常性を確認され、判別回路２２−０へ出力される。判別回路２２−０は、そのデータパケットが送信データ順序保証を必要とするデータパケットであるか否かを該データパケットの識別情報に基づいて判断する。送信データ順序保証を必要とするデータパケットであるならば、判別回路２２−０は、そのデータパケットを検索／メモリ制御部４１−０へ転送する。送信データ順序保証を必要とするデータパケットでないならば、判別回路２２−０は、そのデータパケットを送信部２３−０へ転送する。送信部２３−０は、データパケットのチェック情報をデータパケットに付加して上位処理装置１３へ送信する。
【００３９】
送信データ順序保証を必要とするデータパケットを受け取った検索／メモリ制御部４１−０は、該データパケットの検索情報を検索用バッファ４４−０に保存し、データパケットをデータ保存用バッファ４５−０に保存する。
データ保存用バッファ４５−０に保存したデータパケットのアドレス、すなわち、検索用バッファ４４−０に検索情報を保存したアドレスは、検索／メモリ制御部４１−０からレジスタ４２−０へ転送されてレジスタ４２−０に保存される。
また、検索／メモリ制御部４１−０は、検索情報をレジスタ４２−０に保存させる。
保存が完了したデータパケットは、データ保存用バッファ４５−０から読み出されて送信部２３−０へ転送され、そして上位処理装置１３へ送信される。
【００４０】
検索／メモリ制御部４１−０による検索用バッファ４４−０及びデータ保存用バッファ４５−０への保存は、送信データ順序保証を必要とするデータパケットが検索／メモリ制御部４１−０に入力される度毎に行われて行く（図３）。
図３において、例えば、検索用バッファ４４−０のアドレスＡにはデータパケット▲１▼の検索情報ＳＩ▲１▼が、また、データ保存用バッファ４５−０のアドレスＡにはデータパケット▲１▼が、それぞれ保存され、同様に、検索用バッファ４４−０のアドレスＢにはデータパケット▲２▼の検索情報ＳＩ▲２▼が、また、データ保存用バッファ４５−０のアドレスＢにはデータパケット▲２▼が、それぞれ保存される。
【００４１】
このような保存は、検索用バッファ４４−０及びデータ保存用バッファ４５−０の保存容量を超えるまで、そのアドレスを更新しながらその保存動作は行われるが、その更新が保存容量を超えたときは、アドレスはその初期値に戻り、初期値のアドレスの保存内容は、最新のデータパケットの検索情報及びデータパケット自体で上書きされる。
【００４２】
ＡＣＴ系へ入力されたデータパケットについて行われた動作と同じ動作、すなわち、同一の入力でデータパケットについての動作が、ＳＢＹ系でも行われる。但し、上位処理装置１３へのパケットの送信は行われない。
【００４３】
このＡＣＴ系の上り側での動作と並行して、ＡＣＴ系の下り側での動作が進行する。
すなわち、受信部３１−０へ入力されるパケットは、受信部３１−０でパケットの正常性がチェックされた後、判別回路３２−０へ出力される。判別回路３２−０は、そのパケットが同期化情報パケットであるか、又は通常のデータパケットであるかの判別を行う。ＡＣＴ系での下り方向では通常のデータパケットのみしか判別回路３２に入力されないから、そのデータパケットは、そのまま送信部３３−０へ転送される。送信部３３−０は、チェック情報をデータパケットに付加して下位装置１１へ送信する。
【００４４】
上述したようなＡＣＴ系での通常のデータパケットの送受信制御が行われ、その送受信の間に送信データ順序保証を必要とするデータパケットの保存が続行されている。その間に、２重化装置１０のメインプロセッサ１５は、同期化情報パケットを送信させる生成タイミング信号及び送信タイミング信号をメインプロセッサ１５から信号線４６−０を経てパケット生成部４３−０に定期的に転送する。
【００４５】
そのパケット生成部４３−０は、生成タイミング信号に応答してレジスタ４２−１に更新されて保存されている同期化情報（最新に送信した送信データ順序保証を必要とするデータパケットについての同期化情報）、すなわち、該データパケットをデータ保存用バッファ４５−０に保存したアドレス及び検索情報をレジスタ４２−０から読み出し、その同期化情報に識別情報を付加して構成される同期化情報パケット（図４）を生成する。同期化情報パケットの生成に際して付加される識別情報は、そのパケットが同期化情報パケットであることを示す情報である。
生成された同期化情報パケットは、送信タイミング信号に応答して送信部２３−０へ転送され、その送信部２３−０から上位処理装置１３へ送出される。
上位処理装置１３は、受け取った同期化情報パケットをＳＢＹ系へ単純に折り返して送出する。
【００４６】
同期化情報パケットを受け取ったＳＢＹ系の受信部３１−１は、その同期化情報パケットを判別回路３２−１へ転送する。
判別回路３２−１は、同期化情報パケットの識別情報から同期化情報パケットであることを判別すると、その同期化情報パケットを検索／メモリ制御部４１−１へ転送する。
【００４７】
検索／メモリ制御部４１−１は、同期化情報パケットの検索情報で検索用バッファ４４−１を検索して検索用バッファ４４−１に保存されている検索情報と同期化情報パケットの検索情報とを照合する。それら両者の一致が得られたときの検索用バッファ４４−１のアドレスと同期化情報パケットのアドレスとの差分を取る。検索／メモリ制御部４１−１は、系切り替えに備えて差分をレジスタ４２−１に保存する。
【００４８】
上述したようなＡＣＴ系での通常のデータパケットの送受信制御が行われ、その送受信の間に送信データ順序保証を必要とするデータパケットの保存が続行され、定期的な同期化情報パケットを送信しての差分を保存させる動作が続行される。その間に、メインプロセッサ１５が、系切り替え要因の発生を認識したとき、メインプロセッサ１５は、生成タイミング信号及び送信タイミング信号を信号線４６−０を経てパケット生成部４３−０に転送する。
【００４９】
そのパケット生成部４３−０は、生成タイミング信号に応答してレジスタ４２−０に更新されて保存されている同期化情報（最新に送信した順序保存を必要とするデータパケットについての同期化情報）、すなわち、アドレス及び検索情報をレジスタ４２−０から読み出し、その同期化情報に識別情報を付加して構成される同期化情報パケット（図４）を生成する。同期化情報パケットの生成に際して付加される識別情報は、そのパケットが同期化情報パケットであることを示す情報である。この同期化情報パケットは、切り替え時にＡＣＴ系として動作していた系からの最終送信パケットである。
生成された同期化情報パケットは、送信タイミング信号に応答して送信部２３−０へ転送され、その送信部２３−０から上位処理装置１３へ送出される。
上位処理装置１３は、受け取った同期化情報パケットをＳＢＹ系へ単純に折り返して送出する。
【００５０】
次いで、同期化情報パケットが、ＳＢＹ系へ折り返されて来たときのＳＢＹ系の動作について説明する。上述した設例上、ＳＢＹ系は、２重化回線処理装置１２−１がＳＢＹ系として動作する。
同期化情報パケットが、ＳＢＹ系へ折り返されて来ると、受信部３１−１を経て判別回路３２−１に入力された同期化情報パケットは、その識別情報から同期化情報パケットと判別回路３２−１で判別され検索／メモリ制御部４１−１へ転送される。
【００５１】
検索／メモリ制御部４１−１は、同期化情報パケットが転送されて来たことに基づいてレジスタ４２−１に予め用意されている差分を読み出す。読み出した差分と同期化情報パケットのアドレスとを用いて、切り替え前にＡＣＴ系として動作していた系、すなわち、旧ＡＣＴ系（現ＳＢＹ系）から最後に送信された送信データ順序保証を必要とするデータパケットが保存されているアドレスを算出する。
得られたアドレスが旧ＡＣＴ系で最後に送信した送信データ順序保証を要するとしたデータパケットが保存されているアドレスに対応する。
【００５２】
したがって、検索／メモリ制御部４１−１は、上述のようにして得られたアドレスの次のアドレスに保存されているデータパケットをデータ保存用バッファ４５−１から読み出して送信部２３−１へ転送し、そこから上位処理装置１３へ送信する。
かくして、データパケットの順序性を保証したデータパケットの送信を行うことができる。
【００５３】
このように、この実施例の構成によれば、ＡＣＴ系及びＳＢＹ系で同一の送信単位データを保存し、系切り替え前にＡＣＴ系から上位処理装置を経てＳＢＹ系へ同期化情報パケットを送信してＡＣＴ系及びＳＢＹ系で同一のデータパケットを保存したアドレスの差分をＳＢＹ系に予め保存し、系切り替え時にＡＣＴ系から上位処理装置を経てＳＢＹ系へ同期化情報パケットを送信してその同期化情報パケットのアドレスと保存されている差分に基づいて上記系切り替え直前のアドレスの次に保存されている送信データ順序保証を必要とするデータパケットから送信するようにしたので、同期化情報を系切り替え時の送信データ順序保証に活用でき、バッファのデータをＡＣＴ系からＳＢＹ系へ転送して同期を確立する場合に比して短時間でＡＣＴ系とＳＢＹ系との同期を確立し、送信データ順序保証を必要とするデータパケットをその順序性を保証して送信することができる。
この効果を得るのに別線を設ける必要性はなく、したがって、既存の２重化装置に容易に適用し得る。
【００５４】
◇第２実施例
図５は、この発明の第２実施例である送信データ順序保証装置の電気的構成を示す図、図６は、同送信データ順序保証装置を構成する検索用バッファとデータ保存用バッファの保存例を示す図、また、図７は、同送信データ順序保証装置のＡＣＴ系からＳＢＹ系へ転送される同期化情報パケットの構成を示す図である。この実施例の構成が、第１実施例のそれと大きく異なるところは、第１実施例において上り側で行う処理を下り側でも行うようにした点である。
【００５５】
すなわち、この実施例の系切り替えデータ保証装置１０Ａ（図５には示さず）は、第１実施例の第１の系（０系）、例えば、ＡＣＴ系については、その判別回路３２−０、送信部３３−０、検索／メモリ制御部４１−０、レジスタ４２−０、パケット生成部４３−０、検索用バッファ４４−０及びデータ検索用バッファ４５−０を、それぞれ判別回路３２−０Ａ、送信部３３−０Ａ、検索／メモリ制御部４１−０Ａ、レジスタ４２−０Ａ、パケット生成部４３−０Ａ、検索用バッファ４４−０Ａ及びデータ検索用バッファ４５−０Ａとして構成される。
したがって、２重化回線処理装置を参照符号１２−０Ａで、また、保証回路を参照符号１４−０Ａで参照する。
【００５６】
また、第２の系（１系）、例えば、ＳＢＹ系についても、同様に構成される。このＳＢＹ系については図示しないが、後述するところでは、０系を表している数字０を数字１に替えた参照符号で参照することにする。例えば、判別回路２２−０Ａを判別回路２２−１Ａで、判別回路３２−０Ａを判別回路３２−１Ａで参照することにする。
【００５７】
上述したところから明らかなように、０系と１系とは、同一構成であるので、構成について以下に説明するところは、０系のみについて説明する。
判別回路３２−０Ａは、通常のデータパケットか、送信データ順序保証を必要とするデータパケットか、同期化情報パケットかの判別処理を行う。
送信部３３−０Ａは、第１実施例の送信部３３−０の処理を行うほか、検索／メモリ制御部４１−０から転送されて来るデータパケットの送信処理をも行う。
【００５８】
検索／メモリ制御部４１−０Ａは、上り側については第１実施例の判別回路２２−０と同様の処理に基づいて行う第１実施例の検索／メモリ制御部４１−０の処理（以下、上り側の処理という）を行うほか、下り側については判別回路３２−０Ａでの判別回路２２−０と同様の処理及び判別回路３２−０と同様の処理に基づいて行う処理（下り側の処理という）を行う。
【００５９】
レジスタ４２−０Ａは、第１のレジスタ及び第２のレジスタから成り、第１のレジスタ４２−０ＡＳ（図示せず）は、上記上り側の処理（第１実施例の処理）での保存対象、すなわち、差分及び同期化情報を保存し、第２のレジスタ４２−１ＡＲ（図示せず）は、上記下り側の処理での保存対象、すなわち、差分及び同期化情報を保存する。
【００６０】
パケット生成部４３−０Ａは、上り側については、第１実施例と同様、第１のレジスタ４２−０ＡＳの同期化情報に基づいて同期化情報パケットの上り用の情報領域を生成し、その同期化情報パケットを送信部２３−０から上位処理装置１３へ送信し、下り側については第２のレジスタ４２−０ＡＲの同期化情報に基づいて同期化情報パケットの下り用の情報領域を生成し、その同期化情報パケットを送信部２３−０から上位処理装置１３へ送信する。
【００６１】
検索用バッファ４４−０Ａは、第１実施例の上り側についての保存容量と同様の保存容量を下り側についても有する２面構成で、一方の面４４−０ＡＳには上り側の検索情報を保存し、他方の面４４−０ＡＲには下り側の検索情報を保存する。
データ保存用バッファ４５−０Ａは、検索用バッファ４４−０Ａと同様の２面構成で、上り側の面４５−０ＡＳには上り側の送信データ順序保証を必要とするデータパケットを保存し、下り側の面４５−０ＡＲには下り側の送信データ順序保証を必要とするデータパケットを保存する。
検索用バッファ４４−０Ａ及びデータ保存用バッファ４５−０Ａの対応するいずれの面も、それぞれ、検索情報とこれに対応するデータパケットを同一のアドレスに保存する。
これらの構成を除くこの実施例における各部の構成は、第１実施例と同一であるので、それら各部には第１実施例と同一の参照符号を付してその説明を省略する。
【００６２】
次に、図５乃至図７を参照して、この実施例の動作について説明する。
この実施例におけるＡＣＴ系及びＳＢＹ系の上り側の動作は、第１実施例と同様である。
すなわち、ＡＣＴ系の判別回路２２−０においては、入力されたデータパケットがその識別情報により通常のデータパケットであると判別されたときは、そのデータパケットは、送信部２３−０を経て上位処理装置１３へ送信される。なお、ＳＢＹ系の判別回路２２−１においても、判別はされるが、上位処理装置１３へのデータパケットの送信は行われない。
入力されたデータパケットが、送信データ順序保証を必要とするデータパケットであると判別されたときには、そのデータパケットは、ＡＣＴ系については判別回路２２−０から検索／メモリ制御部４１−０Ａへ、また、ＳＢＹ系については判別回路２２−１から検索／メモリ制御部４１−１Ａへ転送される。
【００６３】
データパケットを受け取った検索／メモリ制御部４１−０Ａ、４１−１Ａは、それぞれ、そのデータパケットの検索情報を検索用バッファ４４−０Ａ、４４−１Ａの第１の面（上り側の面４４−０ＡＳ、４４−１ＡＳ）に保存し、そのデータパケットをデータ保存用バッファ４５−０Ａ、４５−１Ａの第１の面（上り側の面４５−０ＡＳ、４５−１ＡＳ）に保存する（図６）。図６において、例えば、データパケットＡ▲１▼の検索情報ＡＳＩ▲１▼は、検索用バッファ４４−０Ａの第１の面４４−０ＡＳのアドレスＡに、また、データパケットＡ▲１▼は、データ保存用バッファ４５−０ＡＳの第１の面４５−０ＡＳのアドレスＡに保存される。また、データパケットＡ▲２▼の検索情報ＡＳＩ▲２▼は、検索用バッファ４４−０Ａの第１の面４４−０ＡＳのアドレスＢに、また、データパケットＡ▲２▼は、データ保存用バッファ４５−０ＡＳの第１の面４５−０ＡＳのアドレスＢに保存される。
【００６４】
そして、検索／メモリ制御部４１−０Ａ、４１−１Ａは、それぞれ、上記保存の都度、受け取ったデータパケットの検索情報と、データ保存用バッファ４５−０Ａ、４５−１Ａにデータパケットを保存したアドレス（アドレスポインタ）とをレジスタ４２−０ＡＳ、４２−１ＡＳに上書き保存する、すなわち、更新する。
また、検索／メモリ制御部部４１−０Ａは、データ保存用バッファ４４−０ＡＳのデータパケットを読み出し、このデータパケットを送信部２３−０に転送する。送信部２３−０は、データパケットを上位処理装置１３へ送信する。
なお、この上位処理装置１３へのデータパケットの送信は、ＳＢＹ系では行われない。
【００６５】
このような送信が行われている間に、メインプロセッサ１５は、定期的に、同期化情報パケットの生成タイミング信号及び送信タイミング信号を信号線４６−０Ａに送出する。
生成タイミング信号を受信したパケット生成部４３−０Ａは、第１のレジスタ４２−０ＡＳから検索情報とアドレスとを読み出し、これに識別情報を付加して同期化情報パケットを生成する。この実施例で生成される同期化情報パケットの構成は、図７に示す通りである。すなわち、上りにおける同期化情報パケットは、その上り用の情報領域にのみ所要の情報が挿入されているだけである。
パケット生成部４３−０Ａは、送信タイミング信号に応答して生成した同期化情報パケットを送信部２３−０に転送し、送信部２３−０は、その同期化情報パケットを上位処理装置１３へ送信する。
【００６６】
上位処理装置１３は、同期化情報パケットをＳＢＹ系、例えば、この設例では１系へ折り返して送信する。
ＳＢＹ系の受信部３１−１は、その同期化情報パケットを判別回路３２−１Ａへ転送する。その判別回路３２−１Ａは、同期化情報パケットの識別情報を見て該同期化情報パケットを検索／メモリ制御部４１−１Ａを転送する。
【００６７】
検索／メモリ制御部４１−１Ａは、受け取った同期化情報パケットの検索情報で検索用バッファ４４−１Ａを検索して該検索情報と検索して得られた検索情報との一致を見たとき、そのときのバッファアドレスと受け取った同期化情報パケットのアドレスとの差分を取り、系切り替えに備えてその差分をレジスタ４２−１ＡＳに保存する。
【００６８】
メインプロセッサ１５が、系切り替え事象の発生を認識すると、メインプロセッサ１５は、同期化情報パケットの生成タイミング信号及び送信タイミング信号を信号線４６−０Ａに送出する。
生成タイミング信号を受信したパケット生成部４３−０Ａは、レジスタ４２−０ＡＳから検索情報とアドレスとを読み出し、これに識別情報を付加して同期化情報パケットを生成する。この実施例で生成される同期化情報パケットの構成は、図７に示す通りである。すなわち、上りにおける同期化情報パケットは、その上り用の情報領域にのみ所要の情報が挿入されているだけである。
パケット生成部４３−０Ａは、送信タイミング信号に応答して生成した同期化情報パケットを送信部２３−０に転送し、送信部２３−０は、その同期化情報パケットを上位処理装置１３へ送信する。
【００６９】
上位処理装置１３は、同期化情報パケットをＳＢＹ系、例えば、この設例では１系へ折り返して送信する。
ＳＢＹ系の受信部３１−１は、その同期化情報パケットを判別回路３２−１Ａへ転送する。その判別回路３２−１Ａは、同期化情報パケットの識別情報を見て該同期化情報パケットを検索／メモリ制御部４１−１Ａを転送する。
【００７０】
検索／メモリ制御部４１−１Ａは、レジスタ４２−１ＡＳから予め保存されている差分を読み出す。
読み出した差分と同期化情報パケットのアドレスとを用いて新ＡＣＴ系で保存されているデータパケットのアドレスを求める。
求めたアドレスの次のアドレスが、系切り替えが行われて新ＡＣＴ系、すなわち、旧ＳＢＹ系が、データ保存用バッファ４５−１Ａからデータパケットを読み出すべきアドレスとなる。
【００７１】
このようにして上り側においてデータパケットに対して与えられる送信データ順序保証が、この実施例においては下り側においてもデータパケットに与えられる。それを以下において説明する。
ＡＣＴ系の判別回路３２−０Ａにおいて入力されたデータパケットがその識別情報により通常のデータパケットであると判別されたときは、そのデータパケットは、送信部３３−０Ａを経て下位装置１１へ送信される。
入力されたデータパケットが、送信データ順序保証を必要とするデータパケットであると判別されたときには、そのデータパケットは、ＡＣＴ系については判別回路３２−０Ａから検索／メモリ制御部４１−０Ａへ、また、ＳＢＹ系については判別回路３２−１Ａから検索／メモリ制御部４１−１Ａへ転送される。
【００７２】
データパケットを受け取った検索／メモリ制御部４１−０Ａ、４１−１Ａは、それぞれ、そのデータパケットの検索情報を検索用バッファ４４−０Ａ、４４−１Ａの第２の面（下り側の面４４−０ＡＲ、４４−１ＡＲ）に保存し、そのデータパケットをデータ保存用バッファ４５−０Ａ、４５−１Ａの第２の面（下り側の面４５−０ＡＲ、４５−１ＡＲ）に保存する（図６）。図６において、例えば、データパケットＢ▲１▼の検索情報ＢＳＩ▲１▼は検索用バッファ４４−０Ａの第２の面４４−ＯＡＲのアドレスＣに、また、データパケットＢ▲１▼はデータ保存用バッファ４５−０Ａの第２の面４５−０ＡＲのアドレスＣに保存される。また、データパケットＢ▲２▼の検索情報ＢＳＩ▲２▼は検索用バッファ４４−０Ａの第２の面４４−ＯＡＲのアドレスＤに、また、データパケットＢ▲１▼はデータ保存用バッファ４５−０Ａの第２の面４５−０ＡＲのアドレスＤに保存される。
【００７３】
そして、検索／メモリ制御部４１−０Ａ、４１−１Ａは、それぞれ、上記保存の都度、受け取ったデータパケットの検索情報と、データ保存用バッファ４５−０Ａ、４５−０Ａにデータパケットを保存したアドレスとをレジスタ４２−０ＡＲ、４２−１ＡＲに上書き保存する、すなわち、更新する。
また、検索／メモリ制御部部４１−０Ａは、データ保存用バッファ４５−０ＡＲのデータパケットを読み出し、そのデータパケットを送信部２３−０に転送する。送信部２３−０は、データパケットを上位処理装置１３へ送信する。
【００７４】
このような送信が続行されている間に、メインプロセッサ１５は、定期的に、同期化情報パケットの生成タイミング信号及び送信タイミング信号を信号線４６−０Ａに送出する。
生成タイミング信号を受信したパケット生成部４３−０Ａは、レジスタ４２−０ＡＲから検索情報とアドレスとを読み出し、これに識別情報を付加して同期化情報パケットを生成する。この実施例で生成される同期化情報パケットの構成は、図７に示す通りであるが、下り側における送信データ順序保証のために生成される同期化情報パケットは、その下り用の情報領域にのみ所要の情報が挿入されているだけである。
パケット生成部４３−０Ａは、送信タイミング信号に応答して生成した同期化情報パケットを送信部２３−０に転送し、送信部２３−０は、その同期化情報パケットを上位処理装置１３へ送信する。
【００７５】
上位処理装置１３は、同期化情報パケットをＳＢＹ系、例えば、この設例では１系へ折り返して送信する。
ＳＢＹ系の受信部３１−１は、その同期化情報パケットを判別回路３２−１Ａへ転送する。その判別回路３２−１Ａは、同期化情報パケットの識別情報を見て該同期化情報パケットを検索／メモリ制御部４１−１Ａを転送する。
【００７６】
検索／メモリ制御部４１−１Ａは、受け取った同期化情報パケットの検索情報で検索用バッファ４４−１Ａの第２の面４４−１ＡＲを検索して該検索情報と検索して得られた検索情報とを照合し、その一致を見たときのアドレスと同期化実施例パケットのアドレスとの差分を系切り替えに備えてレジスタ４２−１ＡＲに保存する。
【００７７】
その後に、メインプロセッサ１５において、系切り替え事象の発生を認識すると、メインプロセッサ１５は、同期化情報パケットの生成タイミング信号及び送信タイミング信号を信号線４６−０Ａに送出する。
生成タイミング信号を受信したパケット生成部４３−０Ａは、レジスタ４２−０ＡＲから検索情報とアドレスとを読み出し、これに識別情報を付加して同期化情報パケットを生成する。この実施例で生成される同期化情報パケットの構成は、図７に示す通りであるが、下り側における送信データ順序保証のために生成される同期化情報パケットは、その下り用の情報領域にのみ所要の情報が挿入されているだけである。
パケット生成部４３−０Ａは、送信タイミング信号に応答して生成した同期化情報パケットを送信部２３−０に転送し、送信部２３−０は、その同期化情報パケットを上位処理装置１３へ送信する。
【００７８】
上位処理装置１３は、同期化情報パケットをＳＢＹ系、例えば、この設例では１系へ折り返して送信する。
ＳＢＹ系の受信部３１−１は、その同期化情報パケットを判別回路３２−１Ａへ転送する。その判別回路３２−１Ａは、同期化情報パケットの識別情報を見て該同期化情報パケットを検索／メモリ制御部４１−１Ａを転送する。
【００７９】
検索／メモリ制御部４１−１Ａは、レジスタ４２−１ＡＲに予め保存して置いた差分を読み出し、読み出した差分と同期化情報パケットのアドレスとを用いて新ＡＣＴ系のデータ保存用バッファ４５−１Ａの第２の面４５−１ＡＲのアドレスを求める。
求めたアドレスの次のアドレスが、系切り替えが行われて新ＡＣＴ系、すなわち、旧ＳＢＹ系が、データ保存用バッファ４５−１Ａの第２の面からデータパケットを読み出すべきアドレスとなる。
【００８０】
したがって、検索／メモリ制御部４１−１Ａは、上述のようにして得られたアドレスの次のアドレスに保存されているパケットをデータ保存用バッファ４５−１Ａの第２の面４５−１ＡＲから読み出して送信部３３−１Ａへ転送し、そこから下位装置１１へ送信する。
【００８１】
上記の動作説明では、説明を簡明にする都合上、上り側の動作と下り側の動作とを別々に説明したが、必要に応じて同時に行われる。
つまり、この実施例においては、上り側における送信データ順序保証を必要とするデータパケットの送信データ順序保証を行い得るばかりでなく、下り側についても、送信データ順序保証を必要とするデータパケットの送信データ順序保証を行い得る。
【００８２】
このように、この実施例の構成によれば、ＡＣＴ系及びＳＢＹ系で同一の送信単位データを保存し、系切り替え前にＡＣＴ系から上位処理装置を経てＳＢＹ系へ同期化情報パケットを送信してＡＣＴ系及びＳＢＹ系で同一のデータパケットを保存したアドレスの差分をＳＢＹ系に予め保存する動作を上り側についても、また、下り側についても行い、そして、系切り替え時にＡＣＴ系から上位処理装置を経てＳＢＹ系へ同期化情報パケットを送信して上り側についても、また、下り側についてもその同期化情報パケットのアドレスと保存されている差分に基づいて上記系切り替え直前のアドレスの次に保存されている送信データ順序保証を必要とするデータパケットから送信するようにしたので、同期化情報を系切り替え時の送信データ順序保証に活用でき、バッファのデータをＡＣＴ系からＳＢＹ系へ転送しての同期の確立を行う場合に比し、ＡＣＴ系とＳＢＹ系との同期の確立を上り側についても、また、下り側についても短時間内で行って、送信データ順序保証を必要とするデータパケットをその順序性を保証して送信することができる。
この効果を得るのに別線を設ける必要性はなく、したがって、既存の２重化装置に容易に適用し得る。
【００８３】
◇第３実施例
図８は、この発明の第３実施例である送信データ順序保証装置の電気的構成を示す図である。
この実施例の構成が、第１実施例のそれと大きく異なるところは、同期化情報パケットをＡＣＴ系の保証回路からＳＢＹ系の保証回路へ直接転送するようにした点である。
【００８４】
すなわち、送信データ順序保証装置１０Ｂ（図８には示さず）は、ＡＣＴ系、例えば、０系の保証回路１４−０のパケット生成部４３−０の出力と１系の保証回路１４−１の受信部３１−１の入力とを信号線４７で接続して構成される。同様に、１系の保証回路１４−１のパケット生成部４３−１の出力と０系の保証回路１４−０の受信部３１−０の入力とを信号線（図示せず）で接続して構成される。
したがって、パケット生成部４３−０、４３−１から送信部２３−０、２３−１を経ての上位処理装置１３への同期化情報パケットの送信も、また、上位処理装置１３での同期化情報パケットの折り返しも行われない。
これらの構成を除くこの実施例における各部の構成は、第１実施例と同一であるので、それら各部には第１実施例と同一の参照符号を付してその説明を省略する。
【００８５】
次に、図８を参照して、この実施例の動作について説明する。
ＡＣＴ系の２重化回線処理装置１２−０での動作は、系切り替え前の動作と、系切り替えが開始されてパケット生成部４３−０が同期化情報パケットを発生するまでの動作は、第１実施例と同じである。
【００８６】
この実施例において、パケット生成部４３−０から出力された同期化情報パケットは、信号線４７を経て新ＡＣＴ系（旧ＳＢＹ系）の受信部３１−１へ転送される。
受信部３１−１で同期化情報パケットを受け取った後の２重化回線処理装置１２−１での動作、すなわち、同期化情報パケットの受領から新ＡＣＴ系による送信データ順序保証を必要とするデータパケットのうちの、旧ＡＣＴ系で送信完了しているデータパケットの次のデータパケットの送信までの動作は、第１実施例の動作と同じである。
したがって、この実施例においても、系切り替えが行われたとしても、旧ＡＣＴ系で送信完了している送信データ順序保証を必要とするデータパケットの次のデータパケットを新ＡＣＴ系から上位処理装置１３へ送信することができる。
【００８７】
このように、この実施例の構成によれば、ＡＣＴ系及びＳＢＹ系で同一の送信単位データを保存し、系切り替え前にＡＣＴ系から信号線を経てＳＢＹ系へ同期化情報パケットを送信してＡＣＴ系及びＳＢＹ系で同一のデータパケットを保存したアドレスの差分をＳＢＹ系に予め保存し、系切り替え時にＡＣＴ系から信号線を経てＳＢＹ系へ同期化情報パケットを送信してその同期化情報パケットのアドレスと保存されている差分に基づいて上記系切り替え直前に送信されたデータパケットが保存されていたアドレスであって、新ＡＣＴ系において該アドレスの次に保存されているデータパケットから送信するようにしたので、同期化情報を系切り替え時の送信データ順序保証に活用でき、バッファのデータをＡＣＴ系からＳＢＹ系へ転送して同期を確立する場合に比して短時間でＡＣＴ系とＳＢＹ系との同期を確立し、送信データ順序保証を必要とするデータパケットをその順序性を保証して送信することができる。
【００８８】
◇第４実施例
図９は、この発明の第4実施例である送信データ順序保証装置の電気的構成を示す図である。
この実施例の構成が、第２実施例のそれと大きく異なるところは、同期化情報パケットをＡＣＴ系の保証回路からＳＢＹ系の保証回路へ直接転送するようにした点である。
すなわち、送信データ順序保証装置１０Ｃ（図９には示さず）は、ＡＣＴ系、例えば、０系の保証回路１４−０Ａのパケット生成部４３−０Ａの出力と１系の保証回路１４−１Ａの受信部３１−１の入力とを信号線４８で接続して構成される。同様に、１系の保証回路１４−１Ａのパケット生成部４３−１Ａの出力と０系の保証回路１４−０Ａの受信部３１−０の入力とを信号線（図示せず）で接続して構成される。
したがって、パケット生成部４３−０Ａ、４３−１Ａから送信部２３−０、２３−１を経ての上位処理装置１３への同期化情報パケットの送信も、また、上位処理装置１３での同期化情報パケットの折り返しも行われない。
これらの構成を除くこの実施例における各部の構成は、第２実施例と同一であるので、それら各部には第２実施例と同一の参照符号を付してその説明を省略する。
【００８９】
次に、図９を参照して、この実施例の動作について説明する。
ＡＣＴ系の２重化回線処理装置１２−０Ａでの動作は、系切り替え前の動作と、系切り替えに基づいてパケット生成部４３−０Ａが同期化情報パケットを発生するまでの動作は、第２実施例と同じである。
【００９０】
この実施例において、パケット生成部４３−０Ａから出力された同期化情報パケットは、信号線４８を経て新ＡＣＴ系（旧ＳＢＹ系）の受信部３１−１へ転送される。
受信部３１−１で同期化情報パケットを受け取った後の２重化回線処理装置１２−１Ａでの動作、すなわち、同期化情報パケットの受領から新ＡＣＴ系による送信データ順序保証を必要とするデータパケットのうちの、旧ＡＣＴ系で送信完了しているデータパケットの次のデータパケットの送信までの動作は、第２実施例の動作と同じである。
同様の動作が、ＳＢＹ系でも行われる。
【００９１】
したがって、この実施例においても、系切り替えが行われたとき、上り側において、旧ＡＣＴ系で送信完了している送信データ順序保証を必要とするデータパケットの次のデータパケットを新ＡＣＴ系から上位処理装置１３へ送信することができるほか、下り側においても、上り側と同様のデータパケットの送信を下位装置へ行うことができる。
【００９２】
このように、この実施例の構成によれば、ＡＣＴ系及びＳＢＹ系で同一の送信単位データを保存し、系切り替え前にＡＣＴ系から信号線を経てＳＢＹ系へ同期化情報パケットを送信してＡＣＴ系及びＳＢＹ系で同一のデータパケットを保存したアドレスの差分をＳＢＹ系に予め保存する動作を上り側についても、また、下り側についても行い、そして、系切り替え時にＡＣＴ系から信号線を経てＳＢＹ系へ同期化情報パケットを送信して上り側についても、また、下り側についてもその同期化情報パケットのアドレスと保存されている差分に基づいて上記系切り替え直前に送信されたデータパケットが保存されていたアドレスに対応するアドレスであって、新ＡＣＴ系のアドレスの次に保存されている送信データ順序保証を必要とするデータパケットから送信するようにしたので、同期化情報を系切り替え時の送信データ順序保証に活用でき、バッファのデータをＡＣＴ系からＳＢＹ系へ転送しての同期の確立を行う場合に比し、ＡＣＴ系とＳＢＹ系との同期の確立を上り側についても、また、下り側についても短時間内で行って、送信データ順序保証を必要とするデータパケットをその順序性を保証して送信することができる。
【００９３】
以上、この発明の実施例を、図面を参照して詳述してきたが、この発明の具体的な構成は、これらの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。
例えば、第１実施例において、レジスタ４２−０に最新の同期化情報でなく、例えば、１つ前の送信データ順序保証を必要とするデータパケットについての同期化情報を保存して同期化情報パケットの生成に供し、その同期化情報パケットをＳＢＹ系に送信して同期化において同期化情報の差違を考慮して同期化を行うようにしてもよい。
【００９４】
また、同期化情報の送受信をデータパケット用の回線ではなく、同期化情報用の信号線を用いて送受信するようにしてもよい。
また、動作上許容し得る限度において、差分を予め求めて保存することなく、系切り替え時の同期化情報パケットを新ＡＣＴ系で受信して差分を求めてそれ以降の処理をする構成としてもよい。
【００９５】
また、いずれの実施例においても、検索用バッファを用いず、データ保存用バッファのみで、送信データ順序保証を必要とするデータパケットの送信データ順序保証の制御を行うように構成してもよい。
また、第１実施例乃至第４実施例に示される同期化情報の発生に係る発明を他の送信系に用いてこの発明と同等の作用効果を奏するようにこの発明を拡張適用することも可能である。
【００９６】
さらに、検索／メモリ制御部４１−０等で行う検索用バッファ４４−０等への検索情報の保存及びデータ保存用バッファ４５−０等へのデータパケットの保存、データ保存用バッファ４５−０等からのデータパケットの読み出し及び読み出したデータパケットの送信部２３−０等への転送、レジスタ４３−０等への検索情報及びアドレスの保存、パケット生成部４３−０等で行うレジスタ４３−０等からの検索情報及びアドレスの読み出し及び同期化情報パケットの生成並びに生成された同期化パケットの送信部２３−０等への転送、検索／メモリ制御部４１−０等で同期化パケットを受信したときに行う検索及び検索照合時のアドレスの取得、取得されたアドレスと同期化情報パケットのアドレスとの差分の発生及び発生された差分のレジスタ４２−１等への保存、レジスタ４２−１等からの差分の読み出し、読み出された差分及び同期化情報パケットのアドレスで決まるアドレスの次のアドレスからの読み出し及び読み出されたデータパケットの送信部２３−０等への転送に係る動作をプログラム処理で代替するように構成してもよい。
【００９７】
【発明の効果】
以上説明したように、この発明の構成によれば、ＡＣＴ系及びＳＢＹ系で同一の送信単位データを保存し、系切り替え前にＡＣＴ系からアドレス及び検索情報から成る同期化情報を上位処理装置又は信号線を経てＳＢＹ系に渡してＡＣＴ系とＳＢＹ系との保存したアドレスの差分をＳＢＹ系で保存し、系切り替え時にＡＣＴ系から同期化情報パケットを上位処理装置又は信号線を経てＳＢＹ系に渡し、新ＡＣＴ系となった旧ＳＢＹ系において同期化情報パケットのアドレスと保存されている差分に基づいて上記系切り替え直前のアドレスの次に保存されている送信データ順序保証を必要とするデータパケットを送信するようにしたので、同期化情報を系切り替え時の送信データ順序保証に活用でき、バッファのデータをＡＣＴ系からＳＢＹ系へ転送して同期を確立する場合に比して短時間でＡＣＴ系とＳＢＹ系との同期を確立し、送信データ順序保証を必要とするデータパケットをその順序性を保証して送信することができる。
【００９８】
同期化情報パケットのＡＣＴ系からＳＢＹ系への送信を上位処理装置を経て行うときは、別線を設ける必要性はなく、したがって、既存の２重化装置に容易に適用し得る。
また、２重化系の上り回線系のみならず、下り回線系についても、同期化情報パケットの送受信を行い得る構成を備えれば、上記効果を上り回線系及び下り回線系で共に享受し得る。
【図面の簡単な説明】
【図１】図１は、この発明の第１実施例である送信データ順序保証装置の電気的構成を示す図である。
【図２】同送信データ順序保証装置の保証回路を示す図である。
【図３】同送信データ順序保証装置を構成する検索用バッファとデータ保存用バッファの保存例を示す図である。
【図４】同送信データ順序保証装置のＡＣＴ系からＳＢＹ系へ転送される同期化情報パケットの構成を示す図である。
【図５】この発明の第２実施例である送信データ順序保証装置の電気的構成を示す図である。
【図６】同送信データ順序保証装置を構成する検索用バッファとデータ保存用バッファの保存例を示す図である。
【図７】同送信データ順序保証装置のＡＣＴ系からＳＢＹ系へ転送される同期化情報パケットの構成を示す図である。
【図８】この発明の第３実施例である送信データ順序保証装置の電気的構成を示す図である。
【図９】この発明の第４実施例である送信データ順序保証装置の電気的構成を示す図でである。
【図１０】従来の１つの送信データ順序保証装置の電気的構成を示す図である。
【図１１】従来の他の送信データ順序保証装置の電気的構成を示す図である。
【符号の説明】
１０、１０Ａ、１０Ｂ、１０Ｃ送信データ順序保証装置
２２−０、２２−１判別回路（保存手段の一部）
２３−０、２３−１送信部（送信手段の一部、第１の送信手段の一部、第２の送信手段の一部）
３１−０、３１−１受信部（第１の送信手段の一部）
３２−０、３２−１、３２−０Ａ、３２−１Ａ判別回路（第１の送信手段の一部）
４１−０、４１−１、４１−０Ａ、４１−１Ａ検索／メモリ制御部（保存手段の一部、送信手段の残部、第１の送信手段の残部、第２の送信手段の残部）
４２−０、４２−１、４２−０Ａ、４２−１Ａレジスタ（同期化情報生成手段の一部）
４３−０、４３−１、４３−０Ａ、４３−１Ａパケット生成部（同期化情報生成手段の残部）
４４−０、４４−１、４４−０Ａ、４４−１Ａ検索用バッファ（保存手段の一部）
４５−０、４５−１、４５−０Ａ、４５−１Ａデータ保存用バッファ（保存手段の残部）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a transmission data order guarantee method and apparatus, and a recording medium on which a control program is recorded. Specifically, the first synchronization information for searching transmission data and a second storage area storing transmission data are described. The present invention relates to a transmission data order guarantee method using synchronization information for transmission data order guarantee, an apparatus thereof, and a recording medium on which a control program is recorded.
[0002]
[Prior art]
In the conventional data transmission apparatus, the data transmission system is duplicated so that data transmission is not hindered even if a failure occurs in the data transmission path or the like.
There is no guarantee that data is always input at the same timing to the ACT system (active system) and SBY system (standby system) constituting the duplex system. The data input timing with the system may slightly shift back and forth.
For this reason, in the duplexer, it is inevitable that the packet is not transmitted to the external device before and after the system switchover, and the packet is duplicated.
Therefore, in the duplexer, a transmission data order guarantee device that guarantees data for one packet or a certain packet group by preventing packet transmission omission and duplicate packet transmission that occurs at the time of system switching is provided. It is built in.
[0003]
In order to guarantee such data, it is necessary to know how far the data has been transmitted when the system is switched between the ACT system and the SBY system.
FIG. 10 shows the electrical configuration of a conventional duplexing device (transmission data order guarantee device). As shown in FIG. 10, this duplexing device 110 includes a guarantee system 114-0 and a 0 system. For example, an ACT-based duplex line processing device 112-0 and a 1-system that also includes a guarantee circuit 114-1 therein, for example, an SBY-based duplex line processing device 112-1 And a processor 116 for controlling each part of the apparatus, and the duplex line processing devices 112-0 and 112-1 are respectively connected to the host processing device 113 and the subordinate as an external device. It is connected to the device 111. In such a configuration, a separate line 115 extends from the guarantee circuit 114-0 in the ACT duplex circuit processor 112-0 and the guarantee circuit 114-1 in the SBY duplex circuit processor 112-1. A synchronization signal is transmitted to synchronize data between the ACT system and the SBY system. Hereinafter, the duplexing device (transmission data order guarantee device) having the configuration of FIG. 10 is referred to as a first conventional device.
[0004]
FIG. 11 shows the electrical configuration of another conventional duplexing device (transmission data order guarantee device). As shown in FIG. 11, this duplexing device 210 has a buffer 217-0 inside. For example, an ACT-based duplex line processing apparatus 212-0 and a 1-system that also includes an internal buffer 217-1, for example, an SBY-based duplex line processing apparatus 212. -1, a host processing device 213, and a processor 216 that controls each part of the device. The duplex line processing devices 212-0 and 212-1 are respectively configured as a host processing device 213 and an external device. Are connected to the lower-level device 211. In such a configuration, a data line or a buffer line between the buffer 217-0 in the ACT duplex circuit processor 212-0 and the buffer 217-1 in the SBY duplex circuit processor 212-1 is provided. The dedicated line 215 is wired to transmit the ACT buffer information to the SBY system to guarantee the data.
Hereinafter, the duplexing device (transmission data order guarantee device) having the configuration of FIG. 11 is referred to as a second conventional device.
[0005]
[Problems to be solved by the invention]
However, the first conventional apparatus has a disadvantage that a separate line for synchronization must be prepared. For this reason, it cannot be applied to existing devices. This is because a synchronization signal must be incorporated in advance at the time of device design.
The second conventional apparatus not only has the same problem as the one transmission data order guarantee means described above, but also when an existing data line is used without using another line, the ACT system is used. Since the data must be transferred from the buffer 217-0 to the SBY buffer 217-1, there is a further problem that it takes time to switch the ACT system to the SBY system.
[0006]
The present invention has been made in view of the above-described circumstances. The first synchronization information for searching transmission data and the second synchronization information representing a storage area in which transmission data is stored are used as transmission data for transmission data. It is an object of the present invention to provide a transmission data order guarantee method and apparatus, which can achieve system switching in a short time by using the order guarantee, and a recording medium recording a control program.
[0007]
[Means for Solving the Problems]
  In order to solve the above-mentioned problem, the invention according to claim 1 guarantees the transmission order of the transmission unit data even when the transmission system for transmitting the transmission unit data is switched from the first system to the second system, and performs the transmission. According to a transmission data order guarantee method for transmitting unit data, for each of the systems, the same transmission unit data that requires transmission data order guarantee among the transmission unit data is stored in a sequential storage area, and Before the occurrence of a factor that requires system switching between the first system and the second system, the first system includes first synchronization information including search information of the transmission unit data, and the transmission Second synchronization information composed of address information of a storage area in which unit data is stored, and the first synchronization information and the second synchronization information generated in the first system are generated. To the second system,In the second system, the first synchronization information generated and transmitted in the first system and the first synchronization information generated in the second system If the two match, the second synchronization information generated in the second system and the second synchronization generated and transmitted in the first system Calculating the difference with the information, storing and storing the calculated difference, and at the time of system switching, the second synchronization is generated and transmitted in the first system in the second system Calculating the address of the storage area in the second system based on the conversion information and the stored difference,The transmission unit data stored in the storage area next to the storage area specified by the calculated address is read and transmitted.
[0008]
  The invention according to claim 2 guarantees the transmission order of the transmission unit data and transmits the transmission unit data even if the transmission system for transmitting the transmission unit data is switched from the first system to the second system. According to a transmission data order guarantee method, for each of the systems, the same transmission unit data that requires transmission data order guarantee of the transmission unit data is stored in a sequential storage area, and the first system and the Before the occurrence of a factor that requires system switching with the second system, the first synchronization information including the search information of the transmission unit data and the transmission unit data are stored in the first system. The second synchronization information including the address information of the storage area is generated, and the first synchronization information and the second synchronization information generated in the first system are converted into the second system. Send toIn the second system, the first synchronization information generated and transmitted in the first system and the first synchronization information generated in the second system If the two match, the second synchronization information generated and stored in the second system and the second synchronization generated and transmitted in the first system The difference between the second synchronization information and the second synchronization information generated and transmitted in the first system at the time of system switching is stored and stored. And calculating the address of the stored transmission unit data from the difference, searching for the transmission unit data, and searching for the transmission unit data in the searched transmission unit data. 1 Synchronization information and the first system generated and transmitted in the first system 1 And when the two match, confirm the calculation of the storage area address,The transmission unit data stored in the storage area next to the storage area specified by the determined address is read and transmitted.
[0009]
  The invention according to claim 3Claim 1 or 2In the transmission data order guarantee method described above, the first synchronization information and the second synchronization information are generated immediately before the occurrence of the factor.
[0010]
  The invention according to claim 4Claim 1 or 2According to the transmission data order guarantee method described above, the first synchronization information and the second synchronization information are stored in the previous search information in the transmission unit data and the previous storage every time the transmission unit data is stored. The address of the storage area storing the previous transmission unit data is updated with the search information in the current transmission unit data and the address of the storage area storing the current transmission unit data at the time of the current storage. Yes.
[0011]
  The invention according to claim 5 guarantees the transmission order of the transmission unit data and transmits the transmission unit data even when the transmission system for transmitting the transmission unit data is switched from the first system to the second system. In each of the transmission data order assurance devices, each system includes a storage unit that stores the same transmission unit data that requires transmission data order assurance among the transmission unit data in a sequential storage area,The first system includes a search information of the transmission unit data in the first system before occurrence of a factor that requires system switching between the first system and the second system. Synchronization information generating means for generating 1 synchronization information and second synchronization information comprising address information of a storage area in which the transmission unit data is stored, and the synchronization information generating means generated in the first system First transmission means for transmitting the first synchronization information and the second synchronization information to the second system, and the second system is generated in the first system, The first synchronization information transmitted and the first synchronization information generated in the second system are collated, and when they match, the second system The difference between the generated second synchronization information and the second synchronization information generated and transmitted in the first system is calculated. The calculated difference is stored and stored, and when the system is switched, the second system is stored with the second synchronization information generated and transmitted in the first system. Calculating means for calculating an address of a storage area in the second system based on the differenceAnd second transmission means for reading and transmitting the transmission unit data stored in the storage area next to the storage area specified by the calculated address.
[0012]
  Further, the invention described in claim 6 is the claim.5According to the transmission data order assurance device described above, the calculation means is stored in the second system and the first synchronization information generated and transmitted in the first system. Collation means for collating the first synchronization information in the transmission unit data, and the second synchronization indicating the address of the storage area of the second system when a match is obtained by the collation means Difference output means for calculating the difference between the information and the second synchronization information generated and transmitted in the first system, and difference storage means for storing the difference calculated by the difference output means And the storage of the second system from the second synchronization information generated and transmitted in the first system and the difference stored in the difference storage means at the time of system switching A storage area output means for calculating an area address is provided. That.
[0013]
  Further, the invention according to claim 7 is the claim.5The second synchronization information generated and transmitted in the first system at the time of system switching as a means after the difference is stored by the calculating means according to the transmission data order assurance device described And search means for searching for the transmission unit data stored from the stored difference, the first synchronization information in the transmission unit data searched by the search means and the first system The collating means for collating with the first synchronization information generated and transmitted in the above, and the address of the storage area when the coincidence is obtained by the collating means is the address of the storage area of the second system And a storage area output means for outputting as a feature.
[0014]
  Further, the invention according to claim 8 is the claim.5According to the transmission data order guarantee device described above, the first synchronization information and the second synchronization information generated by the synchronization information generating means are generated immediately before the occurrence of the factor. Yes.
[0015]
  Further, the invention according to claim 9 is the claim.5According to the transmission data order assurance device described above, the first synchronization information and the second synchronization information generated by the synchronization information generating means are the last transmission unit each time the transmission unit data is stored. The search information in the data and the address of the storage area where the previous transmission unit data was stored at the previous storage time are the storage information where the search information in the current transmission unit data and the current transmission unit data are stored at the current storage time It is characterized by being updated with the address.
[0016]
  Further, the invention according to claim 10 is a claim.5The transmission data order assurance device according to claim 1, wherein the first transmission means sends the first synchronization information and the second synchronization information from the synchronization information generation means of the first system to an upper processing means. And transmitting to the calculation means of the second system.
[0017]
  Further, the invention of claim 11 is a claim.5According to the transmission data order guarantee device described above, the first transmission means sends the first synchronization information and the second synchronization information from the synchronization information generation means of the first system to the second It is characterized in that it is directly transmitted to the calculation means of the system.
[0018]
  The invention according to claim 12 is the claim.5According to the transmission data order assurance device described, the first system and the second system both have an uplink system and a downlink system, both the uplink system and the downlink system, The storage unit, the synchronization information generation unit, the first transmission unit, the calculation unit, and the second transmission unit are provided.
[0019]
  Further, the invention according to claim 13 is the claim.5According to the transmission data order guarantee apparatus described above, the transmission unit data is a data packet, and the synchronization information is inserted into a synchronization information packet and transmitted.
[0020]
  The invention described in claim 14 relates to a recording medium, and5In connection with the described transmission data order assurance device,Claims 1 to 4The control program for performing the transmission data order guarantee method as described in any one of the above is recorded.
[0021]
  Further, the invention of claim 15 relates to a recording medium, to a computer,Claims 5 to 14A control program for realizing the function of the transmission data order assurance device according to any one of the above is recorded.
[0022]
A sixteenth aspect of the present invention relates to the transmission data order assurance device according to the fourteenth or fifteenth aspect, wherein the first transmission means transmits the first synchronization information and the second synchronization information during system switching. A means including a second transmission to be transmitted, and the calculation means stores the second synchronization information transmitted in the second transmission at the time of system switching as a means after storing the difference and stored. Search means for searching for the transmission unit data stored from the difference, and the first synchronization information transmitted with the first synchronization information of the transmission unit data searched by the search means. And a storage area output means for outputting the storage area when a match is obtained by the verification means as the storage area of the second system. .
[0023]
A seventeenth aspect of the present invention relates to the transmission data order assurance apparatus according to any one of the ninth to sixteenth aspects, wherein the first system and the second system are both an uplink system and a downlink system. In both the uplink system and the downlink system, the storage means, the synchronization information generation means, the first transmission means, the calculation means, and the second transmission means It is characterized by having.
[0024]
The invention according to claim 18 relates to the transmission data order assurance device according to any one of claims 9 to 17, wherein the transmission unit data is a data packet, and the synchronization information is a synchronization information packet. It is characterized by being inserted and transmitted.
[0025]
A nineteenth aspect of the invention relates to a recording medium in which a control program is described, and the control program for causing the computer to realize the transmission data order guarantee method according to any one of the first to seventh aspects is recorded. It is characterized by that.
[0026]
The invention described in claim 20 relates to a recording medium in which a control program is described. A control program for causing a computer to realize the function of the transmission data order assurance device according to any one of claims 8 to 18. It is characterized by recording.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. The description will be made specifically using examples.
◇ First example
FIG. 1 is a diagram showing an electrical configuration of a transmission data order guarantee apparatus according to a first embodiment of the present invention, FIG. 2 is a diagram showing a guarantee circuit of the transmission data order guarantee apparatus, and FIG. FIG. 4 is a diagram showing a storage example of a search buffer and a data storage buffer that constitute the order assurance device, and FIG. 4 shows a configuration of a synchronization information packet transferred from the ACT system to the SBY system of the transmission data order assurance device. FIG.
[0028]
The transmission data order assurance device 10 of this embodiment transmits a synchronization information packet from the ACT system to the SBY system before system switching, and previously stores the difference in the storage address of the same data packet in the ACT system and the SBY system to the SBY system. The present invention relates to an apparatus for storing and transmitting a synchronization information packet from an ACT system to an SBY system at the time of system switching and establishing synchronization between the ACT system and the SBY system based on the address of the synchronization information packet and the stored difference. As shown in FIG. 1, the line processing units 12-0 and 12-1, a host processing unit 13, and a processor 15 are roughly configured. The duplex line processing devices 12-0 and 12-1 are connected to the lower level device 11.
The duplex line processing devices 12-0 and 12-1 include guarantee circuits 14-0 and 14-1, respectively. Since the guarantee circuits 14-0 and 14-1 are the same circuit, only the guarantee circuit 14-0 is shown in FIG. The configuration of the guarantee circuit 14-0 will be described below.
[0029]
As shown in FIG. 2, the guarantee circuit 14-0 includes a reception unit 21-0, a determination circuit 22-0, and a transmission unit 23-0 as an uplink system, and a reception unit 31-0 as a downlink system. A search circuit / memory control unit 41-0, a register 42-0, a packet generation unit 43-0, a search buffer 44-0, and a data storage buffer 45. There is -0.
[0030]
The receiving unit 21-0 receives the data packet from the lower level device 11 and checks the normality of the data packet, and then sends the data packet to the determination circuit 22-0. The receiving unit 31-0 receives the packet from the host processing device 13, performs a packet normality check, and the like, and then sends the packet to the determination circuit 32-0.
[0031]
The discrimination circuit 22-0 identifies whether or not the input data packet is a data packet that requires transmission data order guarantee at the time of system switching, and if so, the data packet is searched / memory control unit. If not, the data packet is transferred to the transmitter 23-0.
The discriminating circuit 32-0 identifies whether or not the input packet is a synchronization information packet, and if so, transfers the packet to the search / memory control unit 41-0, and if not, The data packet is transferred to the transmitter 33-0.
[0032]
The transmission unit 23-0 has a function of adding packet check information (such as a checksum) when transmitting data to the host processing device 13, and also includes a data packet from the determination circuit 22-0, a search / memory control unit. 41-0 and a function for outputting packets from the packet generator 43-0 in order. The transmission order of packets from the transmission unit 23-0 depends on round robin or the like.
The transmission unit 33-0 has a function of adding data packet check information (such as a checksum) when transmitting a data packet to the lower-level device 11.
[0033]
The search buffer 44-0 stores search information (also referred to as a search key) for data packets that require one transmission data order guarantee for each address.
The search information is information unique to the data packet, such as the length of the data packet and a CRC (Cyclic Redundancy Check) code.
The data storage buffer 45-0 stores the entire data packet requiring one transmission data order guarantee for each address.
The storage capacities of the search buffer 44-0 and the data storage buffer 45-0 are determined depending on how many packets need to be stored at the time of system switching.
[0034]
The search / memory control unit 41-0 connected to the discrimination circuit 22-0 and the discrimination circuit 32-0 identifies in the discrimination circuit 22-0 that the packet is a data packet requiring transmission data order guarantee. When determining the packet type based on the information, the search information (search key) of the data packet is stored in the search buffer 44-0, and the data packet is stored in the data storage buffer 45-0. Then, after completing the storage of the data packet in the data storage buffer 45-0, the data packet is read from the data storage buffer 45-0 and transferred to the transmission unit 23-0. The two storage target addresses stored in the search buffer 44-0 and the data storage buffer 45-0 are the same in both the search buffer 44-0 and the data storage buffer 45-0. .
[0035]
When the synchronization information packet is input from the determination circuit 32-0, the search / memory control unit 41-0 searches the search buffer 45 using the search information (search key), and the search key and the search key are searched. When the search key matches the search key stored in the buffer, the difference between the address at that time and the address of the input synchronization information packet is calculated and stored in the register 42-0.
The register 42-0 stores the difference calculated by the search / memory control unit 41-0 and also stores synchronization information of the data packet that needs to be stored in the latest transmission order. The synchronization information is an address where search information and a data packet are stored in the data storage buffer 45-0. The storage of the synchronization information is for use in generating a synchronization information packet when operating as an ACT system.
[0036]
The packet generation unit 43-0 receives a timing signal via a signal line 46-0 (described later) periodically or at the time of system switching, and the latest synchronization stored in the register 42-0 in response to the timing signal. The synchronization information is extracted and a synchronization information packet is generated. When generating the synchronization information packet, identification information of the synchronization information packet is added to the latest synchronization information extracted from the register 42-0.
[0037]
The host processing device 13 performs transmission / reception of normal data packets transmitted / received between the duplex line processing device 12-0 and the duplex line processing device 12-1 to / from the host device, as well as ACT. The synchronization information packet from the duplex line processing apparatus operating as a system is returned and transferred to the duplex line processing apparatus operating as an SBY system.
The processor 15 manages the timing for generating and transmitting the synchronization information packet periodically or based on the occurrence of a system switching factor, and sends the timing signal to the packet generator 43-0 via the signal line 46-0. Supply.
Although the SBY system is not illustrated as described above, the numeral 0 representing the 0 system is referred to by a reference numeral in place of the numeral 1 in the following description. For example, the determination circuit 22-0 is referred to by the determination circuit 22-1, and the determination circuit 32-0 is referred to by the determination circuit 32-1.
[0038]
Next, the operation of this embodiment will be described with reference to FIGS.
First, the uplink direction of the ACT system of the transmission data order assurance device (duplex device) 10 will be described. For convenience of explanation, an example in which the duplex line processing device 12-0 operates as an ACT system will be described.
The data packet input from the lower level device 11 is confirmed by the receiving unit 21-0 for normality of the data packet, and is output to the determination circuit 22-0. The determination circuit 22-0 determines whether the data packet is a data packet requiring transmission data order guarantee based on the identification information of the data packet. If the data packet requires the transmission data order guarantee, the determination circuit 22-0 transfers the data packet to the search / memory control unit 41-0. If the data packet does not require transmission data order guarantee, the determination circuit 22-0 transfers the data packet to the transmission unit 23-0. The transmission unit 23-0 adds the check information of the data packet to the data packet and transmits the data packet to the host processing device 13.
[0039]
The search / memory control unit 41-0 that has received the data packet that requires the transmission data order guarantee stores the search information of the data packet in the search buffer 44-0, and stores the data packet in the data storage buffer 45-0. Save to.
The address of the data packet stored in the data storage buffer 45-0, that is, the address where the search information is stored in the search buffer 44-0 is transferred from the search / memory control unit 41-0 to the register 42-0 to be registered. 42-0.
In addition, the search / memory control unit 41-0 stores the search information in the register 42-0.
The data packet that has been stored is read from the data storage buffer 45-0, transferred to the transmission unit 23-0, and transmitted to the host processing device 13.
[0040]
The search / memory control unit 41-0 stores data in the search buffer 44-0 and the data storage buffer 45-0 when a data packet requiring transmission data order guarantee is input to the search / memory control unit 41-0. (Figure 3).
In FIG. 3, for example, the search information SI (1) of the data packet (1) is stored at the address A of the search buffer 44-0, and the data packet (1) is stored at the address A of the data storage buffer 45-0. Similarly, the search information SI (2) of the data packet (2) is stored in the address B of the search buffer 44-0, and the data packet is stored in the address B of the data storage buffer 45-0. (2) is saved respectively.
[0041]
Such storage is performed while updating the address until the storage capacity of the search buffer 44-0 and the data storage buffer 45-0 is exceeded, but when the update exceeds the storage capacity. The address returns to its initial value, and the stored content of the initial value address is overwritten with the latest data packet search information and the data packet itself.
[0042]
The same operation as that performed for the data packet input to the ACT system, that is, the operation for the data packet with the same input is also performed in the SBY system. However, the packet transmission to the host processing device 13 is not performed.
[0043]
In parallel with the operation on the upstream side of the ACT system, the operation on the downstream side of the ACT system proceeds.
That is, the packet input to the receiving unit 31-0 is output to the determination circuit 32-0 after the normality of the packet is checked by the receiving unit 31-0. The determination circuit 32-0 determines whether the packet is a synchronization information packet or a normal data packet. In the downlink direction in the ACT system, only normal data packets are input to the determination circuit 32, and the data packets are transferred to the transmission unit 33-0 as they are. The transmission unit 33-0 adds the check information to the data packet and transmits it to the lower order apparatus 11.
[0044]
The normal transmission / reception control of the data packet in the ACT system as described above is performed, and the storage of the data packet requiring the transmission data order guarantee is continued during the transmission / reception. Meanwhile, the main processor 15 of the duplexer 10 periodically transmits a generation timing signal and a transmission timing signal for transmitting the synchronization information packet from the main processor 15 to the packet generation unit 43-0 via the signal line 46-0. Forward.
[0045]
In response to the generation timing signal, the packet generator 43-0 updates the synchronization information stored in the register 42-1 (synchronization of data packets that require the latest transmission data order guarantee). Information), i.e., the address and search information stored in the data storage buffer 45-0 are read from the register 42-0, and identification information is added to the synchronization information. FIG. 4) is generated. The identification information added when generating the synchronization information packet is information indicating that the packet is a synchronization information packet.
The generated synchronization information packet is transferred to the transmission unit 23-0 in response to the transmission timing signal, and is transmitted from the transmission unit 23-0 to the host processing device 13.
The host processor 13 simply returns the received synchronization information packet to the SBY system and sends it out.
[0046]
Receiving the synchronization information packet, the SBY receiving unit 31-1 transfers the synchronization information packet to the determination circuit 32-1.
When determining that it is a synchronization information packet from the identification information of the synchronization information packet, the determination circuit 32-1 transfers the synchronization information packet to the search / memory control unit 41-1.
[0047]
The search / memory control unit 41-1 searches the search buffer 44-1 with the search information of the synchronization information packet and stores the search information stored in the search buffer 44-1 and the search information of the synchronization information packet. Is matched. The difference between the address of the search buffer 44-1 and the address of the synchronization information packet when the match between them is obtained is taken. The search / memory control unit 41-1 stores the difference in the register 42-1 in preparation for system switching.
[0048]
As described above, normal data packet transmission / reception control in the ACT system is performed, and during the transmission / reception, storage of data packets that require transmission data order guarantee is continued, and periodic synchronization information packets are transmitted. The operation to save all differences is continued. Meanwhile, when the main processor 15 recognizes the occurrence of the system switching factor, the main processor 15 transfers the generation timing signal and the transmission timing signal to the packet generation unit 43-0 via the signal line 46-0.
[0049]
The packet generation unit 43-0 updates the synchronization information stored in the register 42-0 in response to the generation timing signal (synchronization information about the data packet that needs to be stored in the latest order). That is, the address and search information are read from the register 42-0, and the synchronization information packet (FIG. 4) configured by adding the identification information to the synchronization information is generated. The identification information added when generating the synchronization information packet is information indicating that the packet is a synchronization information packet. This synchronization information packet is a final transmission packet from the system that was operating as the ACT system at the time of switching.
The generated synchronization information packet is transferred to the transmission unit 23-0 in response to the transmission timing signal, and is transmitted from the transmission unit 23-0 to the host processing device 13.
The host processor 13 simply returns the received synchronization information packet to the SBY system and sends it out.
[0050]
Next, the operation of the SBY system when the synchronization information packet is returned to the SBY system will be described. In the example described above, in the SBY system, the duplex line processing device 12-1 operates as the SBY system.
When the synchronization information packet is returned to the SBY system, the synchronization information packet input to the determination circuit 32-1 via the reception unit 31-1 is determined from the identification information and the synchronization information packet 32- 1 is transferred to the search / memory control unit 41-1.
[0051]
The search / memory control unit 41-1 reads the difference prepared in advance in the register 42-1 based on the fact that the synchronization information packet has been transferred. Using the read difference and the address of the synchronization information packet, it is necessary to guarantee the order of transmission data last transmitted from the system operating as the ACT system before switching, that is, from the old ACT system (current SBY system). The address where the data packet to be stored is stored is calculated.
The obtained address corresponds to the address where the data packet that requires the transmission data order guarantee transmitted last in the old ACT system is stored.
[0052]
Therefore, the search / memory control unit 41-1 reads the data packet stored at the address next to the address obtained as described above from the data storage buffer 45-1 and transfers it to the transmission unit 23-1. From there, the data is transmitted to the host processor 13.
Thus, it is possible to transmit data packets that guarantee the order of the data packets.
[0053]
As described above, according to the configuration of this embodiment, the same transmission unit data is stored in the ACT system and the SBY system, and the synchronization information packet is transmitted from the ACT system to the SBY system via the host processor before the system switching. The difference between the addresses storing the same data packet in the ACT system and SBY system is stored in the SBY system in advance, and at the time of system switching, the synchronization information packet is transmitted from the ACT system to the SBY system via the host processor and the synchronization is performed. Based on the information packet address and the stored difference, transmission was started from the data packet that requires the transmission data order guarantee stored next to the address just before the system switch, so the synchronization information is switched It can be used to guarantee the order of transmission data at the time, and it can be used in a shorter time than when the buffer data is transferred from the ACT system to the SBY system to establish synchronization. Establishes synchronization between T and SBY, the data packets that require transmission data order guarantee can be transmitted to ensure that ordering.
There is no need to provide a separate line to obtain this effect, and therefore it can be easily applied to an existing duplexer.
[0054]
◇ Second embodiment
FIG. 5 is a diagram showing an electrical configuration of a transmission data order assurance device according to the second embodiment of the present invention, and FIG. 6 shows an example of storage of a search buffer and a data storage buffer constituting the transmission data order assurance device. FIG. 7 is a diagram showing a configuration of a synchronization information packet transferred from the ACT system to the SBY system of the transmission data order assurance device. The configuration of this embodiment differs greatly from that of the first embodiment in that the processing performed on the upstream side in the first embodiment is also performed on the downstream side.
[0055]
That is, the system switching data assurance device 10A (not shown in FIG. 5) of this embodiment has a discrimination circuit 32-0 for the first system (0 system) of the first embodiment, for example, the ACT system. The transmission unit 33-0, the search / memory control unit 41-0, the register 42-0, the packet generation unit 43-0, the search buffer 44-0, and the data search buffer 45-0 are respectively connected to the determination circuit 32-0A, The transmission unit 33-0A, the search / memory control unit 41-0A, the register 42-0A, the packet generation unit 43-0A, the search buffer 44-0A, and the data search buffer 45-0A are configured.
Therefore, the duplex line processing apparatus is referred to by reference numeral 12-0A, and the guarantee circuit is referred to by reference numeral 14-0A.
[0056]
Further, the second system (1 system), for example, the SBY system is similarly configured. The SBY system is not shown, but in the following description, the numeral 0 representing the 0 system is referred to by a reference numeral replaced with the numeral 1. For example, the determination circuit 22-0A is referred to by the determination circuit 22-1A, and the determination circuit 32-0A is referred to by the determination circuit 32-1A.
[0057]
As is apparent from the above description, the 0 system and the 1 system have the same configuration, and therefore, only the 0 system will be described below for the configuration.
The determination circuit 32-0A determines whether the data packet is a normal data packet, a data packet requiring transmission data order guarantee, or a synchronization information packet.
The transmission unit 33-0A performs processing of the data packet transferred from the search / memory control unit 41-0 in addition to processing of the transmission unit 33-0 of the first embodiment.
[0058]
The search / memory control unit 41-0A performs the processing of the search / memory control unit 41-0 of the first embodiment (hereinafter referred to as the following) based on the same processing as that of the determination circuit 22-0 of the first embodiment on the upstream side. In addition to performing processing on the upstream side, processing on the downstream side is performed based on processing similar to that of the determination circuit 22-0 in the determination circuit 32-0A and processing similar to that of the determination circuit 32-0 (processing on the downstream side). Do).
[0059]
The register 42-0A is composed of a first register and a second register, and the first register 42-0AS (not shown) is a storage object in the upstream processing (processing of the first embodiment), That is, the difference and the synchronization information are stored, and the second register 42-1AR (not shown) stores the storage target in the downstream processing, that is, the difference and the synchronization information.
[0060]
On the upstream side, the packet generation unit 43-0A generates an upstream information area of the synchronization information packet based on the synchronization information of the first register 42-0AS, as in the first embodiment. Transmission information 23 is transmitted from the transmission unit 23-0 to the host processor 13, and on the downlink side, an information area for downlink of the synchronization information packet is generated based on the synchronization information of the second register 42-0AR, The synchronization information packet is transmitted from the transmission unit 23-0 to the host processing device 13.
[0061]
The search buffer 44-0A has a two-side configuration having a storage capacity on the downstream side that is similar to the storage capacity on the upstream side in the first embodiment, and stores upstream search information on one side 44-0AS. The downstream side search information is stored in the other surface 44-0AR.
The data storage buffer 45-0A has a two-plane configuration similar to the search buffer 44-0A. The upstream side 45-0AS stores data packets that require the upstream transmission data order guarantee, and the downstream side. On the side surface 45-0AR, data packets that require transmission data order guarantee on the downstream side are stored.
Each of the corresponding surfaces of the search buffer 44-0A and the data storage buffer 45-0A stores the search information and the corresponding data packet at the same address.
Since the structure of each part in this embodiment except these structures is the same as that of the first embodiment, those parts are denoted by the same reference numerals as those of the first embodiment, and the description thereof is omitted.
[0062]
Next, the operation of this embodiment will be described with reference to FIGS.
The operations on the upstream side of the ACT system and the SBY system in this embodiment are the same as those in the first embodiment.
That is, in the ACT discrimination circuit 22-0, when the input data packet is determined to be a normal data packet based on the identification information, the data packet passes through the transmission unit 23-0 and is processed by the host process. Transmitted to the device 13. The SBY discriminating circuit 22-1 also discriminates but does not transmit the data packet to the host processing device 13.
When it is determined that the input data packet is a data packet that requires transmission data order guarantee, the data packet is transferred from the determination circuit 22-0 to the search / memory control unit 41-0A for the ACT system. Further, the SBY system is transferred from the determination circuit 22-1 to the search / memory control unit 41-1A.
[0063]
Receiving the data packet, the search / memory control units 41-0A and 41-1A use the search information of the data packet as the first surface (upstream surface 44-) of the search buffers 44-0A and 44-1A, respectively. 0AS, 44-1AS), and the data packet is stored in the first surfaces (upstream surfaces 45-0AS, 45-1AS) of the data storage buffers 45-0A, 45-1A (FIG. 6). . In FIG. 6, for example, the search information ASI 1 of the data packet A {circle around (1)} is stored at the address A of the first surface 44-0AS of the search buffer 44-0A, and the data packet A {circle around (1)} is The data is stored in the address A of the first surface 45-0AS of the data storage buffer 45-0AS. The search information ASI 2 of the data packet A 2 is stored in the address B of the first surface 44-0AS of the search buffer 44-0A, and the data packet A 2 is stored in the data storage buffer. Stored at address B of 45-0AS first side 45-0AS.
[0064]
Each of the search / memory control units 41-0A and 41-1A stores the search information of the received data packet and the address at which the data packet is stored in the data storage buffers 45-0A and 45-1A, respectively. (Address pointer) is overwritten and saved in the registers 42-0AS and 42-1AS, that is, updated.
In addition, the search / memory control unit 41-0A reads the data packet in the data storage buffer 44-0AS and transfers the data packet to the transmission unit 23-0. The transmission unit 23-0 transmits the data packet to the upper processing device 13.
Note that the transmission of the data packet to the host processor 13 is not performed in the SBY system.
[0065]
While such transmission is performed, the main processor 15 periodically sends a generation timing signal and a transmission timing signal of the synchronization information packet to the signal line 46-0A.
The packet generator 43-0A that has received the generation timing signal reads the search information and the address from the first register 42-0AS, adds identification information to the search information and the address, and generates a synchronization information packet. The configuration of the synchronization information packet generated in this embodiment is as shown in FIG. That is, in the uplink synchronization information packet, only necessary information is inserted only in the information area for the uplink.
The packet generator 43-0A transfers the synchronization information packet generated in response to the transmission timing signal to the transmitter 23-0, and the transmitter 23-0 transmits the synchronization information packet to the host processing device 13. To do.
[0066]
The host processor 13 sends the synchronization information packet back to the SBY system, for example, the 1 system in this example.
The SBY receiver 31-1 transfers the synchronization information packet to the determination circuit 32-1A. The determination circuit 32-1A looks at the identification information of the synchronization information packet and transfers the synchronization information packet to the search / memory control unit 41-1A.
[0067]
When the search / memory control unit 41-1A searches the search buffer 44-1A with the search information of the received synchronization information packet and sees a match between the search information and the search information obtained by the search, The difference between the buffer address at that time and the address of the received synchronization information packet is taken, and the difference is stored in the register 42-1AS in preparation for system switching.
[0068]
When the main processor 15 recognizes the occurrence of the system switching event, the main processor 15 sends the generation timing signal and the transmission timing signal of the synchronization information packet to the signal line 46-0A.
The packet generation unit 43-0A that has received the generation timing signal reads the search information and the address from the register 42-0AS, adds identification information to the search information and the address, and generates a synchronization information packet. The configuration of the synchronization information packet generated in this embodiment is as shown in FIG. That is, in the uplink synchronization information packet, only necessary information is inserted only in the information area for the uplink.
The packet generator 43-0A transfers the synchronization information packet generated in response to the transmission timing signal to the transmitter 23-0, and the transmitter 23-0 transmits the synchronization information packet to the host processing device 13. To do.
[0069]
The host processor 13 sends the synchronization information packet back to the SBY system, for example, the 1 system in this example.
The SBY receiver 31-1 transfers the synchronization information packet to the determination circuit 32-1A. The determination circuit 32-1A looks at the identification information of the synchronization information packet and transfers the synchronization information packet to the search / memory control unit 41-1A.
[0070]
The search / memory control unit 41-1A reads the difference stored in advance from the register 42-1AS.
The address of the data packet stored in the new ACT system is obtained using the read difference and the address of the synchronization information packet.
The next address after the obtained address is the system switchover, and the new ACT system, that is, the old SBY system becomes the address from which the data packet is to be read from the data storage buffer 45-1A.
[0071]
The transmission data order guarantee given to the data packet on the upstream side in this way is also given to the data packet on the downstream side in this embodiment. This will be described below.
When the data packet input in the ACT discrimination circuit 32-0A is determined to be a normal data packet by the identification information, the data packet is transmitted to the lower level device 11 via the transmission unit 33-0A. The
When it is determined that the input data packet is a data packet that requires transmission data order guarantee, the data packet is transferred from the determination circuit 32-0A to the search / memory control unit 41-0A for the ACT system. Further, the SBY system is transferred from the discrimination circuit 32-1A to the search / memory control unit 41-1A.
[0072]
The search / memory control units 41-0A and 41-1A that have received the data packet use the search information of the data packet as the second surface (downstream surface 44-) of the search buffers 44-0A and 44-1A, respectively. 0AR, 44-1AR), and the data packet is stored in the second surfaces (downstream surfaces 45-0AR, 45-1AR) of the data storage buffers 45-0A, 45-1A (FIG. 6). . In FIG. 6, for example, the search information BSI 1 of the data packet B 1 is stored in the address C of the second surface 44 -OAR of the search buffer 44-0 A, and the data packet B 1 is stored in the data. Is stored at address C of the second surface 45-0AR of the buffer 45-0A. The search information BSI 2 of the data packet B 2 is the address D of the second surface 44 -OAR of the search buffer 44-0 A, and the data packet B 1 is the data storage buffer 45-. Stored at address D of the 0A second side 45-0AR.
[0073]
Each of the search / memory control units 41-0A and 41-1A stores the search information of the received data packet and the address at which the data packet is stored in the data storage buffers 45-0A and 45-0A, respectively. Are overwritten and saved in the registers 42-0AR and 42-1AR, that is, updated.
Also, the search / memory control unit 41-0A reads the data packet in the data storage buffer 45-0AR and transfers the data packet to the transmission unit 23-0. The transmission unit 23-0 transmits the data packet to the upper processing device 13.
[0074]
While such transmission continues, the main processor 15 periodically sends a generation timing signal and a transmission timing signal of the synchronization information packet to the signal line 46-0A.
The packet generation unit 43-0A that has received the generation timing signal reads the search information and the address from the register 42-0AR, adds identification information thereto, and generates a synchronization information packet. The configuration of the synchronization information packet generated in this embodiment is as shown in FIG. 7, but the synchronization information packet generated for guaranteeing the transmission data order on the downlink side is stored in the information area for downlink. Only the required information is inserted.
The packet generator 43-0A transfers the synchronization information packet generated in response to the transmission timing signal to the transmitter 23-0, and the transmitter 23-0 transmits the synchronization information packet to the host processing device 13. To do.
[0075]
The host processor 13 sends the synchronization information packet back to the SBY system, for example, the 1 system in this example.
The SBY receiver 31-1 transfers the synchronization information packet to the determination circuit 32-1A. The determination circuit 32-1A looks at the identification information of the synchronization information packet and transfers the synchronization information packet to the search / memory control unit 41-1A.
[0076]
The search / memory control unit 41-1A searches the second surface 44-1AR of the search buffer 44-1A using the search information of the received synchronization information packet, and the search information obtained by searching the search information. And the difference between the address when the match is found and the address of the synchronization example packet is stored in the register 42-1AR in preparation for system switching.
[0077]
Thereafter, when the main processor 15 recognizes the occurrence of a system switching event, the main processor 15 sends a generation timing signal and a transmission timing signal of the synchronization information packet to the signal line 46-0A.
The packet generation unit 43-0A that has received the generation timing signal reads the search information and the address from the register 42-0AR, adds identification information thereto, and generates a synchronization information packet. The configuration of the synchronization information packet generated in this embodiment is as shown in FIG. 7, but the synchronization information packet generated for guaranteeing the transmission data order on the downlink side is stored in the information area for downlink. Only the required information is inserted.
The packet generator 43-0A transfers the synchronization information packet generated in response to the transmission timing signal to the transmitter 23-0, and the transmitter 23-0 transmits the synchronization information packet to the host processing device 13. To do.
[0078]
The host processor 13 sends the synchronization information packet back to the SBY system, for example, the 1 system in this example.
The SBY receiver 31-1 transfers the synchronization information packet to the determination circuit 32-1A. The determination circuit 32-1A looks at the identification information of the synchronization information packet and transfers the synchronization information packet to the search / memory control unit 41-1A.
[0079]
The search / memory control unit 41-1A reads the difference stored in the register 42-1AR in advance, and uses the read difference and the address of the synchronization information packet to store a new ACT data storage buffer 45-1A. The address of the second surface 45-1AR is obtained.
The next address after the obtained address is the system switchover, and the new ACT system, that is, the old SBY system becomes the address from which the data packet is to be read from the second surface of the data storage buffer 45-1A.
[0080]
Therefore, the search / memory control unit 41-1A reads the packet stored at the address next to the address obtained as described above from the second surface 45-1AR of the data storage buffer 45-1A. The data is transferred to the transmission unit 33-1A and transmitted to the lower level device 11 from there.
[0081]
In the above description of the operation, the operation on the upstream side and the operation on the downstream side have been described separately for the sake of simplicity, but are performed simultaneously as necessary.
That is, in this embodiment, it is possible not only to guarantee the transmission data order of data packets that require transmission data order guarantee on the upstream side, but also to transmit data packets that require transmission data order guarantee on the downstream side. Data order guarantees can be made.
[0082]
As described above, according to the configuration of this embodiment, the same transmission unit data is stored in the ACT system and the SBY system, and the synchronization information packet is transmitted from the ACT system to the SBY system via the host processor before the system switching. The operation of pre-storing the address difference storing the same data packet in the ACT system and the SBY system in the SBY system is also performed on the upstream side and the downstream side. The synchronization information packet is transmitted to the SBY system via the network, and stored on the upstream side and on the downstream side next to the address immediately before the system switch based on the address of the synchronization information packet and the stored difference. Transmission data order that requires guaranteed transmission data order, so that the synchronization information is transmitted data order during system switchover. Compared to the case where synchronization is established by transferring buffer data from the ACT system to the SBY system, synchronization between the ACT system and the SBY system is established on the upstream side and on the downstream side. Can be performed within a short time, and a data packet requiring transmission data order guarantee can be transmitted with the order guaranteed.
There is no need to provide a separate line to obtain this effect, and therefore it can be easily applied to an existing duplexer.
[0083]
◇ Third example
FIG. 8 is a diagram showing an electrical configuration of the transmission data order assurance device according to the third embodiment of the present invention.
The configuration of this embodiment differs greatly from that of the first embodiment in that the synchronization information packet is directly transferred from the ACT guarantee circuit to the SBY guarantee circuit.
[0084]
That is, the transmission data order assurance device 10B (not shown in FIG. 8) includes an output of the packet generator 43-0 of the ACT system, for example, the 0 system guarantee circuit 14-0 and the 1 system guarantee circuit 14-1. The input of the receiving unit 31-1 is connected by a signal line 47. Similarly, the output of the packet generation unit 43-1 of the 1-system guarantee circuit 14-1 and the input of the reception unit 31-0 of the 0-system guarantee circuit 14-0 are connected by a signal line (not shown). Composed.
Therefore, the transmission of the synchronization information packet from the packet generators 43-0 and 43-1 to the host processor 13 via the transmitters 23-0 and 23-1 is also performed by the synchronization information in the host processor 13 Packet wrapping is not performed.
Since the structure of each part in this embodiment except these structures is the same as that of the first embodiment, those parts are denoted by the same reference numerals as those of the first embodiment, and the description thereof is omitted.
[0085]
Next, the operation of this embodiment will be described with reference to FIG.
The operation of the ACT-based duplex line processing device 12-0 includes the operation before the system switching and the operation until the packet generation unit 43-0 generates the synchronization information packet after the system switching is started. The same as in the first embodiment.
[0086]
In this embodiment, the synchronization information packet output from the packet generator 43-0 is transferred via the signal line 47 to the receiving unit 31-1 of the new ACT system (old SBY system).
Operation in the duplex line processing apparatus 12-1 after receiving the synchronization information packet at the receiving unit 31-1, that is, data requiring transmission data order guarantee by the new ACT system from the reception of the synchronization information packet Among the packets, the operation up to the transmission of the data packet next to the data packet that has been transmitted in the old ACT system is the same as the operation of the first embodiment.
Therefore, also in this embodiment, even if system switching is performed, a data packet next to a data packet that requires transmission data order guarantee completed in the old ACT system is transferred from the new ACT system to the host processor 13. Can be sent to.
[0087]
Thus, according to the configuration of this embodiment, the same transmission unit data is stored in the ACT system and the SBY system, and the synchronization information packet is transmitted from the ACT system to the SBY system via the signal line before the system switching. The difference between addresses in which the same data packet is stored in the ACT system and the SBY system is stored in the SBY system in advance, and the synchronization information packet is transmitted from the ACT system to the SBY system via the signal line when the system is switched. The data packet transmitted immediately before the system switching is stored based on the stored address and the stored difference, and is transmitted from the data packet stored next to the address in the new ACT system. As a result, the synchronization information can be used to guarantee the transmission data order during system switching, and the buffer data is transferred from the ACT system to the SBY system. Establishes synchronization between ACT and SBY in a short time compared with the case of establishing the period, the data packets that require transmission data order guarantee can be transmitted to ensure that ordering.
[0088]
◇ Fourth embodiment
FIG. 9 is a diagram showing an electrical configuration of a transmission data order assurance apparatus according to the fourth embodiment of the present invention.
The configuration of this embodiment differs greatly from that of the second embodiment in that the synchronization information packet is directly transferred from the ACT guarantee circuit to the SBY guarantee circuit.
That is, the transmission data order assurance device 10C (not shown in FIG. 9) outputs the output of the packet generator 43-0A of the ACT system, for example, the 0 system assurance circuit 14-0A and the 1 system assurance circuit 14-1A. The input of the receiving unit 31-1 is connected by a signal line 48. Similarly, the output of the packet generator 43-1A of the 1-system guarantee circuit 14-1A and the input of the receiver 31-0 of the 0-system guarantee circuit 14-0A are connected by a signal line (not shown). Composed.
Therefore, the transmission of the synchronization information packet from the packet generators 43-0A and 43-1A to the host processor 13 via the transmitters 23-0 and 23-1 is also performed by the synchronization information in the host processor 13 Packet wrapping is not performed.
Since the configuration of each part in this embodiment excluding these configurations is the same as that of the second embodiment, the same reference numerals as those of the second embodiment are assigned to the respective parts, and the description thereof is omitted.
[0089]
Next, the operation of this embodiment will be described with reference to FIG.
The operation in the ACT duplex line processing apparatus 12-0A is the operation before the system switching and the operation until the packet generator 43-0A generates the synchronization information packet based on the system switching. The same as the embodiment.
[0090]
In this embodiment, the synchronization information packet output from the packet generator 43-0A is transferred via the signal line 48 to the new ACT (old SBY) receiver 31-1.
Operation in the duplex line processing apparatus 12-1A after receiving the synchronization information packet at the receiving unit 31-1, that is, data requiring a transmission data order guarantee by the new ACT system from the reception of the synchronization information packet The operation up to the transmission of the data packet next to the data packet that has been completely transmitted in the old ACT system is the same as that of the second embodiment.
Similar operations are performed in the SBY system.
[0091]
Therefore, also in this embodiment, when system switching is performed, on the upstream side, the data packet next to the data packet that requires transmission data order guarantee that has been transmitted in the old ACT system is transferred from the new ACT system. In addition to being able to transmit to the processing device 13, on the downstream side, the same data packet transmission as that on the upstream side can be transmitted to the lower level devices.
[0092]
Thus, according to the configuration of this embodiment, the same transmission unit data is stored in the ACT system and the SBY system, and the synchronization information packet is transmitted from the ACT system to the SBY system via the signal line before the system switching. The operation of pre-storing the address difference storing the same data packet in the ACT system and the SBY system in the SBY system is also performed on the upstream side and the downstream side, and when switching the system, via the signal line from the ACT system A synchronization information packet is transmitted to the SBY system, and the data packet transmitted immediately before the system switching is stored on the upstream side and on the downstream side based on the address of the synchronization information packet and the stored difference. Data that corresponds to the address that has been stored and requires transmission data order guarantee stored next to the new ACT address Since the data is transmitted from the packet, the synchronization information can be used for guaranteeing the transmission data order at the time of system switching. Compared to the case where synchronization is established by transferring buffer data from the ACT system to the SBY system, the ACT The synchronization between the system and the SBY system can be established on the upstream side and the downstream side within a short time, and data packets that require transmission data order assurance can be transmitted with guaranteed ordering. it can.
[0093]
Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration of the present invention is not limited to these embodiments, and the design does not depart from the gist of the present invention. These changes are included in the present invention.
For example, in the first embodiment, not the latest synchronization information but the synchronization information for the data packet that requires the previous transmission data order guarantee is stored in the register 42-0 to store the synchronization information packet. The synchronization information packet may be transmitted to the SBY system and the synchronization may be performed in consideration of the difference in the synchronization information.
[0094]
Further, transmission / reception of synchronization information may be performed using a signal line for synchronization information instead of a data packet line.
In addition, it may be configured such that the synchronization information packet at the time of system switching is received by the new ACT system, the difference is obtained, and the subsequent processing is performed without obtaining and storing the difference in advance as long as it is allowable in operation. .
[0095]
In any of the embodiments, the transmission data order guarantee control of the data packet requiring the transmission data order guarantee may be performed using only the data storage buffer without using the search buffer.
In addition, the invention relating to the generation of the synchronization information shown in the first to fourth embodiments can be applied to other transmission systems, and the present invention can be extended and applied so as to achieve the same effects as the present invention. It is.
[0096]
Further, the search information is stored in the search buffer 44-0 and the like performed by the search / memory control unit 41-0 and the like, the data packet is stored in the data storage buffer 45-0 and the like, the data storage buffer 45-0 and the like Read data packet from the packet, transfer the read data packet to the transmission unit 23-0, etc., store search information and address in the register 43-0, etc., register 43-0 etc. performed by the packet generation unit 43-0, etc. Reading search information and address from the server, generating a synchronization information packet, transferring the generated synchronization packet to the transmission unit 23-0, etc., and receiving a synchronization packet at the search / memory control unit 41-0, etc. Address search and search collation performed, generation of a difference between the acquired address and the address of the synchronization information packet, and registration of the generated difference Data in the register 42-1, etc., reading out the difference from the register 42-1, etc., reading out from the address next to the address determined by the read out difference and the address of the synchronization information packet, and reading out the data packet You may comprise so that the operation | movement which concerns on transmission to the transmission part 23-0 etc. may be substituted by a program process.
[0097]
【The invention's effect】
As described above, according to the configuration of the present invention, the same transmission unit data is stored in the ACT system and the SBY system, and the synchronization information consisting of the address and the search information is transferred from the ACT system before the system switching. The difference between the stored addresses of the ACT system and the SBY system is stored in the SBY system through the signal line to the SBY system, and the synchronization information packet is transferred from the ACT system to the SBY system through the host processor or the signal line when the system is switched. Data packet that requires transmission data order guarantee stored next to the address immediately before the system switching based on the address stored in the synchronization information packet and the stored difference in the old SBY system that became the new ACT system Since the synchronization information can be used to guarantee the transmission data order at the time of system switching, the buffer data is transferred from the ACT system to the SBY system. It is possible to establish synchronization between the ACT system and the SBY system in a shorter time than when establishing synchronization by transferring, and to transmit data packets that require transmission data order guaranteeing their order. .
[0098]
When the synchronization information packet is transmitted from the ACT system to the SBY system via the host processing apparatus, there is no need to provide a separate line, and therefore it can be easily applied to the existing duplexing apparatus.
In addition to the duplex uplink system as well as the downlink system, the above-described effect can be enjoyed both in the uplink system and the downlink system if a configuration capable of transmitting and receiving synchronization information packets is provided. .
[Brief description of the drawings]
FIG. 1 is a diagram showing an electrical configuration of a transmission data order assurance device according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a guarantee circuit of the transmission data order guarantee device.
FIG. 3 is a diagram showing a storage example of a search buffer and a data storage buffer constituting the transmission data order assurance device.
FIG. 4 is a diagram showing a configuration of a synchronization information packet transferred from an ACT system to an SBY system of the transmission data order assurance device.
FIG. 5 is a diagram showing an electrical configuration of a transmission data order assurance apparatus according to a second embodiment of the present invention.
FIG. 6 is a diagram showing a storage example of a search buffer and a data storage buffer constituting the transmission data order assurance device.
FIG. 7 is a diagram showing a configuration of a synchronization information packet transferred from the ACT system to the SBY system of the transmission data order assurance device.
FIG. 8 is a diagram showing an electrical configuration of a transmission data order assurance device according to a third embodiment of the present invention.
FIG. 9 is a diagram showing an electrical configuration of a transmission data order assurance device according to a fourth embodiment of the present invention.
FIG. 10 is a diagram showing an electrical configuration of one conventional transmission data order assurance device.
FIG. 11 is a diagram showing an electrical configuration of another conventional transmission data order assurance device.
[Explanation of symbols]
10, 10A, 10B, 10C Transmission data order guarantee device
22-0, 22-1 Discriminating circuit (part of storage means)
23-0, 23-1 Transmitter (part of transmission means, part of first transmission means, part of second transmission means)
31-0, 31-1 Receiving part (part of the first transmitting means)
32-0, 32-1, 32-0A, 32-1A discriminating circuit (part of first transmitting means)
41-0, 41-1, 41-0A, 41-1A search / memory control unit (part of storage means, remaining part of transmitting means, remaining part of first transmitting means, remaining part of second transmitting means)
42-0, 42-1, 42-0A, 42-1A registers (part of synchronization information generating means)
43-0, 43-1, 43-0A, 43-1A Packet generator (remaining part of the synchronization information generator)
44-0, 44-1, 44-0A, 44-1A Search buffer (part of storage means)
45-0, 45-1, 45-0A, 45-1A Data storage buffer (remaining storage means)

Claims

A transmission data order guarantee method for guaranteeing the transmission order of the transmission unit data and transmitting the transmission unit data even when the transmission system for transmitting the transmission unit data is switched from the first system to the second system,
For each of the systems, the same transmission unit data that requires transmission data order guarantee of the transmission unit data is stored in a sequential storage area,
Before the occurrence of a factor that requires system switching between the first system and the second system, in the first system, the first synchronization information consisting of search information of the transmission unit data, Generating second synchronization information composed of address information of a storage area in which the transmission unit data is stored;
Transmitting the first synchronization information and the second synchronization information generated in the first system to the second system;
In the second system,
The first synchronization information generated and transmitted in the first system is collated with the first synchronization information generated in the second system, and they match. When calculating the difference between the second synchronization information generated in the second system and the second synchronization information generated and transmitted in the first system Save and place the calculated difference,
At the time of system switching, the second system generates the second synchronization information generated and transmitted in the first system and the second difference based on the stored difference. Calculate the address of the storage area in the system,
A transmission data order guarantee method, comprising: reading and transmitting transmission unit data stored in a storage area next to a storage area specified by a calculated address.

A transmission data order guarantee method for guaranteeing the transmission order of the transmission unit data and transmitting the transmission unit data even when the transmission system for transmitting the transmission unit data is switched from the first system to the second system,
For each of the systems, the same transmission unit data that requires transmission data order guarantee of the transmission unit data is stored in a sequential storage area,
Before the occurrence of a factor that requires system switching between the first system and the second system, in the first system, the first synchronization information consisting of search information of the transmission unit data, Generating second synchronization information composed of address information of a storage area in which the transmission unit data is stored;
Transmitting the first synchronization information and the second synchronization information generated in the first system to the second system;
In the second system,
The first synchronization information generated and transmitted in the first system is collated with the first synchronization information generated in the second system, and they match. When the difference between the second synchronization information generated and stored in the second system and the second synchronization information generated and transmitted in the first system is calculated Save and place the calculated difference,
At the time of system switching, an address of the stored transmission unit data is calculated from the second synchronization information generated and transmitted in the first system and the stored difference. Search for the transmission unit data Te, and the first synchronization information retrieved the transmission in the unit data is generated in the first system, and came transmitted the first synchronization information When both match, confirm the calculation of the storage area address,
A transmission data order guarantee method comprising: reading and transmitting transmission unit data stored in a storage area next to a storage area specified by a fixed address.

3. The transmission data order guarantee method according to claim 1, wherein the first synchronization information and the second synchronization information are generated immediately before the occurrence of the factor.

The first synchronization information and the second synchronization information are stored in the previous transmission unit data stored in the previous transmission unit data and the previous transmission unit data stored in the previous storage every time the transmission unit data is stored. 3. The transmission data according to claim 1 , wherein the address of the area is updated with the search information in the current transmission unit data and the address of the storage area in which the current transmission unit data is stored at the time of the current storage. Order guarantee method.

A transmission data order assurance device for guaranteeing the transmission order of the transmission unit data and transmitting the transmission unit data even when the transmission system for transmitting the transmission unit data is switched from the first system to the second system,
Each system is
A storage unit that stores the same transmission unit data that requires transmission data order guarantee of the transmission unit data in a sequential storage area,
The first system is:
Before the occurrence of a factor that requires system switching between the first system and the second system, in the first system, the first synchronization information consisting of search information of the transmission unit data, Synchronization information generating means for generating second synchronization information including address information of a storage area in which the transmission unit data is stored;
First transmission means for transmitting the first synchronization information and the second synchronization information generated in the first system to the second system;
The second system is
The first synchronization information generated and transmitted in the first system is collated with the first synchronization information generated in the second system, and they match. When calculating the difference between the second synchronization information generated in the second system and the second synchronization information generated and transmitted in the first system Save and place the calculated difference,
At the time of system switching, the second system generates the second synchronization information generated and transmitted in the first system and the second difference based on the stored difference. A calculation means for calculating the address of the storage area in the system ;
A transmission data order assurance device comprising: second transmission means for reading and transmitting transmission unit data stored in a storage area next to a storage area specified by the calculated address.

The calculating means generates the first synchronization information generated and transmitted in the first system, and the first unit in the transmission unit data stored in the second system. Generated in the first system and the second synchronization information indicating the address of the storage area of the second system when a match is obtained by the verification means for verifying the synchronization information and the verification means Difference output means for calculating the difference from the second synchronization information transmitted and transmitted, difference storage means for storing the difference calculated by the difference output means, and at the time of system switching, the first Storage area output means for calculating an address of the storage area of the second system from the second synchronization information generated and transmitted in the system and the difference stored in the difference storage means transmission data order assurance device according to claim 5, comprising the bets

The calculation means stores the difference from the second synchronization information generated and transmitted in the first system and the stored difference as a means after storing the difference at the time of system switching. Search means for searching for the transmission unit data being performed, and the first synchronization information in the transmission unit data searched by the search means and the first system generated and transmitted. Collation means for collating with the first synchronization information; and storage area output means for outputting the address of the storage area when a match is obtained by the collation means as the address of the storage area of the second system. 6. The transmission data order assurance device according to claim 5, wherein

6. The transmission data order guarantee according to claim 5, wherein the first synchronization information and the second synchronization information generated by the synchronization information generating means are generated immediately before the occurrence of the factor. apparatus.

The first synchronization information and the second synchronization information generated by the synchronization information generating means are the search information in the previous transmission unit data and the previous storage time each time the transmission unit data is stored. The address of the storage area storing the previous transmission unit data is updated with the search information in the current transmission unit data and the address of the storage area storing the current transmission unit data at the time of the current storage. The transmission data order assurance device according to claim 5 .

The first transmission means sends the first synchronization information and the second synchronization information from the synchronization information generating means of the first system to the higher-order processing means and the calculation of the second system. 6. The transmission data order assurance device according to claim 5 , wherein the transmission data order assurance device transmits the data to the means.

The first transmission means directly transmits the first synchronization information and the second synchronization information from the synchronization information generation means of the first system to the calculation means of the second system. 6. The transmission data order assurance device according to claim 5, wherein:

The first system and the second system both have an uplink system and a downlink system, and both the uplink system and the downlink system have the storage means and the generation of the synchronization information. 6. The transmission data order assurance apparatus according to claim 5 , further comprising: means, the first transmission means, the calculation means, and the second transmission means.

6. The transmission data order assurance apparatus according to claim 5 , wherein the transmission unit data is a data packet, and the synchronization information is transmitted by being inserted into a synchronization information packet.

A recording medium recording a control program for causing a computer to execute the transmission data order guarantee method according to any one of claims 1 to 4 .

A recording medium recording a control program for causing a computer to realize the function of the transmission data order assurance device according to any one of claims 5 to 14 .