JP3637227B2 - Inkjet head drive device - Google Patents

Description

【００２２】
このような構成においては、図２に示すように、シフトレジスタ装置２の各シフトレジスタ１1〜１kにシフトクロックＳＦＣＫに同期して１ラインの印字データＳＩ（１０１１１…０００）が取込まれ、ラッチ信号ＬＴＮによりラッチ回路３にラッチされると、例えば、ｊ（ｊ＝１〜ｋ）番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータは「０１１」のようになり、ｊ−１番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータは「１１１」のようになる。
【００２３】
従って、ｊ番目の通電信号選択回路は３ビットデータ「０１１」に基づいて通電信号ＴＰ1〜ＴＰ8から通電信号ＴＰ4を選択して対応するヘッドドライバに供給し、また、ｊ−１番目の通電信号選択回路は３ビットデータ「１１１」に基づいて通電信号ＴＰ1〜ＴＰ8から通電信号ＴＰ8を選択して対応するヘッドドライバに供給する。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図２に示すようなｊピン出力波形となり、また、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図２に示すようなｊ−１ピン出力波形となる。
【００２４】
このようにあるインク室からインク吐出を行う場合に、そのインク室に対応した１ビットの印字データとこのインク室に隣接するインク室に対応した２ビットの印字データとの計３ビットの印字データに基づいて通電信号ＴＰ1〜ＴＰ8から１つを選択しているので、隣接したインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正ができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００２５】
また、駆動回路をこの実施の形態のような構成にすることにより、当該インク室の印字データが“０”であっても、表１よりＴＰ1、ＴＰ2、ＴＰ5、ＴＰ6が選択できるので、当該インク室のデータが“０”であっても、周囲の駆動状態によって駆動波形を出力することも可能である。
【００２６】
また、この実施形態では当該インク室に対して両隣りのインク室の印字データを参照する構成となっているが、通電信号選択回路の入力を増やして、より多くのインク室を参照するようにし、必要に応じて組合わせを増やし、その分通電信号を増やせば、より広範囲のインク室を参照して通電信号を選択できるようになることは言うまでもない。
（第２の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し異なる部分について述べる。この実施の形態は、図３に示すように、最大ｎ＝４ビットの階調パラレルコードを印字データとして取込むｋ段構成の４ビットパラレルシフトレジスタ１２1，１２2，…１２k-1，１２k及びｍビット（但し、１≦ｍ≦２）階調のシリアル印字データＳＩをｍビット毎にパラレルデータに変換する最大４ビットのパラレル変換ができるシリアルパラレル変換回路１１により受信手段を構成している。また、最終段の４ビットパラレルシフトレジスタ１２kから転送されるｍビットのパラレル印字データをシリアルデータに変換して出力端子ＳＯに出力するシリアルデータ出力回路１５を設けている。
【００２７】
すなわち、前記シリアルパラレル変換回路１１のデータ出力端子Ｑ1〜Ｑ4を初段のパラレルシフトレジスタ１２1のデータ入力端子Ｄ1〜Ｄ4に接続し、初段〜ｋ−１段目のパラレルシフトレジスタ１２1〜１２k-1のデータ出力端子Ｑ1〜Ｑ4をそれぞれ２段〜ｋ段目のパラレルシフトレジスタ１２2〜１２kのデータ入力端子Ｄ1〜Ｄ4に接続し、最終段であるｋ段目のパラレルシフトレジスタ１２kのデータ出力端子Ｑ1〜Ｑ4を前記シリアルデータ出力回路１５のデータ入力端子Ｄ1〜Ｄ4に接続している。そして、前記シリアルパラレル変換回路１１、各パラレルシフトレジスタ１２1〜１２k及びシリアルデータ出力回路１５にそれぞれリセット信号ＲＳＴ、シフトクロックＳＦＣＫを供給している。また、前記各パラレルシフトレジスタ１２1〜１２k及びシリアルデータ出力回路１５にそれぞれイネーブル信号ＥＮＢを供給するとともに前記シリアルデータ出力回路１５に有効ビットセレクト信号ＳＬＴ１，ＳＬＴ２を供給している。
【００２８】
また、前記各パラレルシフトレジスタ１２1〜１２kのデータ出力端子Ｑ1〜Ｑ4をそれぞれラッチ回路１３の各入力端子Ｄ［１：４］に接続している。前記ラッチ回路１３は、ラッチ信号ＬＴＮが入力するタイミングで前記各パラレルシフトレジスタ１２1〜１２kのデータ出力端子Ｑ1〜Ｑ4からのパラレルデータをそれぞれラッチするようになっている。前記ラッチ回路１３がラッチした各パラレルデータを通電信号選択回路１４に供給している。
【００２９】
前記通電信号選択回路１４は、デコード手段を内蔵し、ラッチ回路１６からの各パラレルデータをデコード手段に入力し、そのデコード出力によりそれぞれ各段について通電信号発生回路（図示せず）から発生する表２に示すような１６階調の通電信号ＴＰ1〜ＴＰ16から１つを選択してそれぞれ各段のヘッドドライバ５1〜５kに供給している。
【００３０】
【表２】

【００３１】
このような構成においては、例えば、１画素が１ビットの場合にはリセット信号ＲＳＴ、シフトクロックＳＦＣＫ、シリアル印字データＳＩ及びイネーブル信号ＥＮＢの入力タイミングは図４に示すようになる。すなわち、イネーブル信号ＥＮＢがハイレベルの状態でリセット信号ＲＳＴがローレベルからハイレベルに立ち上がると、シリアルパラレル変換回路１１、各パラレルシフトレジスタ１２1〜１２k及びシリアルデータ出力回路１５がそれぞれ初期化され、この状態でシリアル印字データＳＩ及びシフトクロックＳＦＣＫがシリアルパラレル変換回路１１に入力すると、シリアルパラレル変換回路１１はシフトクロックＳＦＣＫのタイミングでシリアル印字データＳＩを４ビットのパラレルデータに変換し、各パラレルシフトレジスタ１２1〜１２kはこの変換したパラレルデータをシフトクロックＳＦＣＫのタイミングで順次シフトすることになる。
【００３２】
このとき、シリアル印字データＳＩの入力に先立って図中Ｓ1で示すようなシフトクロックを３個入力することでシリアル印字データＳＩの入力前にダミーデータ「０００」を入力する。これにより、シリアル印字データＳＩの最初の１ビットが入力したとき直ちに４ビットのパラレルデータに変換できる。各パラレルシフトレジスタ１２1〜１２kに格納される４ビットのパラレルデータは、最下位１ビットが対応する印字データであり、残りの上位３ビットは隣接する上位段の印字データとなる。
【００３３】
こうして各パラレルシフトレジスタ１２1〜１２kに１ライン分の印字データが格納されると、ラッチ信号ＬＴＮが入力し、各パラレルシフトレジスタ１２1〜１２kから４ビットパラレルデータがラッチ回路１３にラッチされる。そして、ラッチ回路１３にラッチされた４ビットパラレルデータは各出力端子Ｑ［１：４］から通電信号選択回路１４に供給される。通電信号選択回路１４では各画素毎に４ビットデータに基づいて通電信号ＴＰ1〜ＴＰ16から１つを選択し、この選択した通電信号をそれぞれ該当するヘッドドライバ５1〜５kに供給する。
【００３４】
例えば、ｊ番目の画素に対するラッチ出力が「０１０１」、ｊ−１番目の画素に対するラッチ出力が「１０１１」とすると、通電信号選択回路１４はｊ番目の画素に対してはデータ「０１０１」に基づいて通電信号ＴＰ6を選択し、ｊ−１番目の画素に対してはデータ「１０１１」に基づいて通電信号ＴＰ12を選択することになる。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図４に示すようなｊピン出力波形となり、又、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図４に示すようなｊ−１ピン出力波形となる。
【００３５】
このように１画素が１ビットの場合には自己に対応する印字データの他、隣接する上位段３ビットのデータを参照し、そのデータ内容により通電信号を選択するので、この場合も周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正を行うことができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００３６】
また、１画素が２ビットの場合にはリセット信号ＲＳＴ、シフトクロックＳＦＣＫ、シリアル印字データＳＩ及びイネーブル信号ＥＮＢの入力タイミングは図５に示すようになる。すなわち、イネーブル信号ＥＮＢが２ビット毎にハイレベルとなり、この状態でシフトクロックＳＦＣＫが入力してシリアルパラレル変換回路１１及び各パラレルシフトレジスタ１２1〜１２kが動作する。シリアルパラレル変換回路１１はシフトクロックＳＦＣＫのタイミングでシリアル印字データＳＩを４ビットのパラレルデータに変換し、各パラレルシフトレジスタ１２1〜１２kはこの変換したパラレルデータをシフトクロックＳＦＣＫのタイミングで順次シフトすることになる。
【００３７】
このとき、シリアル印字データＳＩの入力に先立って図中Ｓ2で示すようなシフトクロックを２個入力することでシリアル印字データＳＩの入力前にダミーデータ「００」を入力する。これにより、シリアル印字データＳＩの先頭２ビットが入力したとき直ちに４ビットのパラレルデータに変換できる。各パラレルシフトレジスタ１２1〜１２kに格納される４ビットのパラレルデータは、下位２ビットが対応する印字データであり、残りの上位２ビットは隣接する上位段の印字データとなる。
【００３８】
こうして各パラレルシフトレジスタ１２1〜１２kに１ライン分の印字データが格納されると、ラッチ信号ＬＴＮが入力し、各パラレルシフトレジスタ１２1〜１２kから４ビットパラレルデータがラッチ回路１３にラッチされる。そして、ラッチ回路１３にラッチされた４ビットパラレルデータは各出力端子Ｑ［１：４］から通電信号選択回路１４に供給される。通電信号選択回路１４では各画素毎に４ビットデータに基づいて通電信号ＴＰ1〜ＴＰ16から１つを選択し、この選択した通電信号をそれぞれ該当するヘッドドライバ５1〜５kに供給する。
【００３９】
例えば、ｊ番目の画素に対するラッチ出力が「００１１」、ｊ−１番目の画素に対するラッチ出力が「１１１０」とすると、通電信号選択回路１４はｊ番目の画素に対してはデータ「００１１」に基づいて通電信号ＴＰ4を選択し、ｊ−１番目の画素に対してはデータ「１１１０」に基づいて通電信号ＴＰ15を選択することになる。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図５に示すようなｊピン出力波形となり、又、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図５に示すようなｊ−１ピン出力波形となる。
【００４０】
このように１画素が２ビットの場合には自己に対応する印字データの他、隣接する上位段２ビットのデータを参照し、そのデータ内容により通電信号を選択するので、この場合も周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正を行うことができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００４１】
なお、この実施の形態においてシリアル印字データＳＩに付加するダミーデータの数を変更することで参照する周囲のデータの内容を変更することができる。例えば、１画素が１ビットの場合、ここでは３個のダミーデータを付加したが、例えば付加するダミーデータを２個にすると、自己に対応する１ビットの印字データは常にシフトレジスタのＱ2出力となり、Ｑ3及びＱ4出力は隣接する上位段２ビットのデータとなり、Ｑ1出力は隣接する下位段１ビットのデータとなる。また、１画素が２ビットの場合、ここでは２個のダミーデータを付加したが、例えば付加するダミーデータを１個にすると、自己に対応する２ビットの印字データは常にシフトレジスタのＱ2、Ｑ3出力となり、Ｑ4出力は隣接する上位段１ビットのデータとなり、Ｑ1出力は隣接する下位段１ビットのデータとなる。
【００４２】
このように付加するダミーデータの数を変更することにより参照する周囲のデータ、すなわち、参照する周囲のインク室を簡単に変更することができる。従って、インクジェットヘッドの各インク室からのインク吐出の特性などに応じて周囲のインク室からの干渉による影響を修正するために使用する参照範囲を変更することができ、より精度の高いインク吐出量の補正ができる。
【００４３】
なお、この実施の形態の装置は１画素が４ビットの印字データに対しても対処することができる。但し、この場合はシフトレジスタの出力Ｑ1〜Ｑ4の全てが自己に対応したデータであるので、周囲の印字データを参照することはできない。
（第３の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し異なる部分について述べる。この実施の形態は、図６に示すように、受信手段をｋ段のセレクタ付きシフトレジスタ２１1，２１2，２１3，…２１k-1，２１kにより構成している。その他の構成は第２の実施の形態と同様である。
【００４４】
前記各セレクタ付きシフトレジスタ２１1〜２１kは、図７に示すように、直列接続した４段のＤ形フリップフロップ２２，２３，２４，２５とセレクタ回路２６からなり、シリアル印字データＳＩを初段のフリップフロップ２２の入力端子Ｄに入力し、初段乃至３段目の各フリップフロップ２２，２３，２４の出力端子Ｑの出力を２段目乃至４段目の各フリップフロップ２３，２４，２５の入力端子Ｄに入力し、最終段のフリップフロップ２５の出力端子Ｑの出力を前記セレクタ回路２６の入力端子Ｃに入力している。
【００４５】
また、初段のフリップフロップ２２の出力端子Ｑの出力を前記セレクタ回路２６の入力端子Ａに入力し、２段目のフリップフロップ２３の出力端子Ｑの出力を前記セレクタ回路２６の入力端子Ｂに入力している。また、前記各フリップフロップ２２，２３，２４，２５の出力端子Ｑの出力を４ビットパラレルデータＱ1〜Ｑ4としてラッチ回路１３の各入力端子Ｄ［１：４］に供給している。なお、前記各フリップフロップ２２，２３，２４，２５はリセット信号ＲＳＴによりリセットされるようになっている。
【００４６】
前記セレクタ回路２６は、２ビットの制御信号ＭＳＬＴ（ＭＳＬＴ1，ＭＳＬＴ2）により入力端子Ａ〜Ｃから入力されるデータのうちどのデータを出力端子Ｙに出力するかを選択するもので、ＭＳＬＴ1＝０、ＭＳＬＴ2＝０であれば入力端子Ａからの入力を選択し、ＭＳＬＴ1＝１、ＭＳＬＴ2＝０であれば入力端子Ｂからの入力を選択し、ＭＳＬＴ1＝１、ＭＳＬＴ2＝１であれば入力端子Ｃからの入力を選択するようになっている。
【００４７】
このような構成においては、例えば、１画素が１ビットの場合にはリセット信号ＲＳＴ、シフトクロックＳＦＣＫ、シリアル印字データＳＩの入力タイミング及び制御信号ＭＳＬＴ1、ＭＳＬＴ2のレベルは図８に示すようになる。すなわち、制御信号をＭＳＬＴ1＝０、ＭＳＬＴ2＝０に設定する。そして、リセット信号ＲＳＴにより各セレクタ付きシフトレジスタ２１1〜２１kの各フリップフロップ２２〜２５がリセットされる。この状態でシフトクロックＳＦＣＫによりシリアル印字データＳＩが各シフトレジスタ２１1〜２１kに順次シフトして格納される。このとき、シリアル印字データＳＩの入力に先立って図中Ｓ3で示すようなシフトクロックを３個入力することでシリアル印字データＳＩの入力前にダミーデータ「０００」を入力する。これにより、シリアル印字データＳＩの最初の１ビットとダミーデータとで４ビットのパラレルデータを作成することができる。
【００４８】
初段のシフトレジスタ２１1にシリアル印字データＳＩの最初の１ビットが入力し、次のシフトクロックＳＦＣＫで２ビット目が初段のシフトレジスタ２１1に入力するとき、初段のシフトレジスタ２１1の初段のフリップフロップ２２の出力端子Ｑからセレクタ回路２６を介して２段目のシフトレジスタ２１2に最初の１ビット目がシフトされる。勿論、シフトレジスタ２１1内においては初段のフリップフロップ２２からの出力が２段目のフリップフロップ２３にシフトされる。
【００４９】
従って、シリアル印字データＳＩが、例えば、「１０１００…」であれば、１ラインの印字データのシフトが終了した時点では、最終段のシフトレジスタ２１kからの４ビットパラレルデータＱ1〜Ｑ4は「０００１」となり、ｋ−１段目のシフトレジスタ２１k-1からの４ビットパラレルデータＱ1〜Ｑ4は「００１０」となる。
【００５０】
そして、各シフトレジスタ２１1〜２１kに１ライン分の印字データが格納されると、ラッチ信号ＬＴＮが入力し、各シフトレジスタ２１1〜２１kから４ビットパラレルデータＱ1〜Ｑ4がラッチ回路１３にラッチされる。このとき、４ビットパラレルデータＱ1〜Ｑ4のうち、最下位１ビットＱ1が対応する印字データであり、残りの上位３ビットＱ2〜Ｑ4は隣接する上位段の印字データになっている。
【００５１】
ラッチ回路１３にラッチされた４ビットパラレルデータは各出力端子Ｑ［１：４］から通電信号選択回路１４に供給される。通電信号選択回路１４では各画素毎に４ビットデータに基づいて通電信号ＴＰ1〜ＴＰ16から１つを選択し、この選択した通電信号をそれぞれ該当するヘッドドライバ５1〜５kに供給する。
【００５２】
例えば、ｊ番目の画素に対するラッチ出力が「０１０１」、ｊ−１番目の画素に対するラッチ出力が「１０１１」とすると、通電信号選択回路１４はｊ番目の画素に対してはデータ「０１０１」に基づいて通電信号ＴＰ6を選択し、ｊ−１番目の画素に対してはデータ「１０１１」に基づいて通電信号ＴＰ12を選択することになる。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図８に示すようなｊピン出力波形となり、又、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図８に示すようなｊ−１ピン出力波形となる。
【００５３】
このように１画素が１ビットの場合には自己に対応する印字データの他、隣接する上位段３ビットのデータを参照し、そのデータ内容により通電信号を選択するので、この場合も周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正を行うことができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００５４】
また、１画素が２ビットの場合には図９に示すように制御信号をＭＳＬＴ1＝１、ＭＳＬＴ2＝０に設定する。また、シリアル印字データＳＩの入力に先立って図中Ｓ4 で示すようなシフトクロックを２個入力することでシリアル印字データＳＩの入力前にダミーデータ「００」を入力する。これにより、シリアル印字データＳＩの先頭２ビットとダミーデータとで４ビットのパラレルデータを作成することができる。
【００５５】
初段のシフトレジスタ２１1にシリアル印字データＳＩの先頭２ビットが入力し、次のシフトクロックＳＦＣＫで３ビット目が初段のシフトレジスタ２１1に入力するとき、初段のシフトレジスタ２１1の２段目のフリップフロップ２３の出力端子Ｑからセレクタ回路２６を介して２段目のシフトレジスタ２１2に最初の１ビット目がシフトされる。勿論、シフトレジスタ２１1内においては２段目のフリップフロップ２３からの出力が３段目のフリップフロップ２４にシフトされる。
【００５６】
従って、シリアル印字データＳＩが、例えば、「１０１００…」であれば、１ラインの印字データのシフトが終了した時点では、最終段のシフトレジスタ２１kからの４ビットパラレルデータＱ1〜Ｑ4は「００１０」となり、ｋ−１段目のシフトレジスタ２１k-1からの４ビットパラレルデータＱ1〜Ｑ4は「１０１０」となる。
【００５７】
そして、各シフトレジスタ２１1〜２１kに１ライン分の印字データが格納されると、ラッチ信号ＬＴＮが入力し、各シフトレジスタ２１1〜２１kから４ビットパラレルデータＱ1〜Ｑ4がラッチ回路１３にラッチされる。このとき、４ビットパラレルデータＱ1〜Ｑ4のうち、下位２ビットＱ1，Ｑ2が対応する印字データであり、残りの上位２ビットＱ3，Ｑ4は隣接する上位段の印字データになっている。
【００５８】
ラッチ回路１３にラッチされた４ビットパラレルデータは各出力端子Ｑ［１：４］から通電信号選択回路１４に供給される。通電信号選択回路１４では各画素毎に４ビットデータに基づいて通電信号ＴＰ1〜ＴＰ16から１つを選択し、この選択した通電信号をそれぞれ該当するヘッドドライバ５1〜５kに供給する。
【００５９】
例えば、ｊ番目の画素に対するラッチ出力が「００１０」、ｊ−１番目の画素に対するラッチ出力が「１０１０」とすると、通電信号選択回路１４はｊ番目の画素に対してはデータ「００１０」に基づいて通電信号ＴＰ3を選択し、ｊ−１番目の画素に対してはデータ「１０１０」に基づいて通電信号ＴＰ11を選択することになる。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図９に示すようなｊピン出力波形となり、又、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図９に示すようなｊ−１ピン出力波形となる。
【００６０】
このように１画素が２ビットの場合には自己に対応する印字データの他、隣接する上位段２ビットのデータを参照し、そのデータ内容により通電信号を選択するので、この場合も周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正を行うことができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００６１】
なお、この実施の形態においてシリアル印字データＳＩに付加するダミーデータの数を変更することで参照する周囲のデータの内容を変更することができる。例えば、１画素が１ビットの場合、ここでは３個のダミーデータを付加したが、例えば付加するダミーデータを２個にすると、自己に対応する１ビットの印字データは常にシフトレジスタのＱ2出力となり、Ｑ3及びＱ4出力は隣接する上位段２ビットのデータとなり、Ｑ1出力は隣接する下位段１ビットのデータとなる。また、１画素が２ビットの場合、ここでは２個のダミーデータを付加したが、例えば付加するダミーデータを１個にすると、自己に対応する２ビットの印字データは常にシフトレジスタのＱ2、Ｑ3出力となり、Ｑ4出力は隣接する上位段１ビットのデータとなり、Ｑ1出力は隣接する下位段１ビットのデータとなる。
【００６２】
このように付加するダミーデータの数を変更することにより参照する周囲のデータ、すなわち、参照する周囲のインク室を簡単に変更することができる。従って、インクジェットヘッドの各インク室からのインク吐出の特性などに応じて周囲のインク室からの干渉による影響を修正するために使用する参照範囲を変更することができ、より精度の高いインク吐出量の補正ができる。
【００６３】
なお、この実施の形態の装置は１画素が４ビットの印字データに対しても対処することができる。但し、この場合はシフトレジスタの出力Ｑ1〜Ｑ4の全てが自己に対応したデータであるので、周囲の印字データを参照することはできない。
（第４の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し異なる部分について述べる。この実施の形態は、図１０に示すように、受信手段を、ｋ段のシフトレジスタ１1，１2，１3，…１k-1，１kの前後に１ビットずつシフトレジスタ３１，３２を追加した構成にしている。そして、これに合わせて前後に１ビットずつ追加したラッチ回路３３を使用している。また、ラッチ回路３３からの出力の先端の１ビットを初段の通電信号選択回路４1の入力端子ＩＮ1に供給するとともに後端の１ビットを最終段の通電信号選択回路４kの入力端子ＩＮ3に供給している。その他の構成は第１の実施の形態と同様である。
【００６４】
このような構成においては、例えば、図１１に示すように、１ラインの印字データをシフトさせるシフトクロックＳＦＣＫの前後にそれぞれ１個のシフトクロックＳ5，Ｓ6を追加する。これにより、各シフトレジスタ３１，１1〜１k，３２にシフトクロックＳＦＣＫに同期して１ラインのシリアル印字データＳＩの前後にそれぞれ１ビットのダミーデータ「０」を付加して取込ませる。そして、１ライン分の印字データの取込みが終了すると、ラッチ信号ＬＴＮによりラッチ回路３３にその印字データをラッチさせる。
【００６５】
例えば、シリアル印字データが「１０１１１…」であれば、ラッチ回路３３にラッチされるデータは前後に「０」を付加した「０１０１１１…０」となる。従って、ラッチ回路３３から最終段の通電信号選択回路４kの各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力する３ビットデータは「０１０」になる。例えば、ｊ番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが「０１１」で、ｊ−１番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが「１１１」であるとすると、ｊ番目の通電信号選択回路は３ビットデータ「０１１」に基づいて通電信号ＴＰ1〜ＴＰ8から通電信号ＴＰ4を選択して対応するヘッドドライバに供給し、また、ｊ−１番目の通電信号選択回路は３ビットデータ「１１１」に基づいて通電信号ＴＰ1〜ＴＰ8から通電信号ＴＰ8を選択して対応するヘッドドライバに供給する。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１１に示すようなｊピン出力波形となり、また、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１１に示すようなｊ−１ピン出力波形となる。
【００６６】
図１１においては１ラインの印字データをシフトさせるシフトクロックＳＦＣＫの前後にそれぞれ１個のシフトクロックＳ5，Ｓ6を追加した場合を示したが、シフトクロックを追加する位置を変更すれば参照するデータの範囲を簡単に変更でき、これにより選択する通電信号を変更することができる。
【００６７】
例えば、図１２に示すように、１ラインに使用するシフトクロックＳＦＣＫの前に２個のシフトクロックＳ7を追加すれば各通電信号選択回路４1〜４kの入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力する３ビットデータのうち、入力端子ＩＮ1に入力する１ビットが自己の印字データで入力端子ＩＮ2，ＩＮ3に入力する２ビットを参照するデータとすることができる。すなわち、隣接する上位段側の２ビットを参照データにでき、例えば、ｋ−２段目のインク室を駆動する場合にｋ−１段目とｋ段目のインク室の駆動状態を加味して駆動波形の選択ができることになる。
【００６８】
従って、ｊ番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが、例えば「０１１」から「１０１」に変化し、ｊ−１番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが、例えば「１１１」から「０１１」に変化するようになる。この結果、選択する通電信号が変化し、ｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１２に示すようなｊピン出力波形となり、また、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１２に示すようなｊ−１ピン出力波形となる。
【００６９】
また、例えば、図１３に示すように、１ラインに使用するシフトクロックＳＦＣＫの後に２個のシフトクロックＳ8を追加すれば各通電信号選択回路４1〜４kの入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力する３ビットデータのうち、入力端子ＩＮ3に入力する１ビットが自己の印字データで入力端子ＩＮ1，ＩＮ2に入力する２ビットを参照するデータとすることができる。すなわち、隣接する下位段側の２ビットを参照データにでき、例えば、ｋ段目のインク室を駆動する場合にｋ−１段目とｋ−２段目のインク室の駆動状態を加味して駆動波形の選択ができることになる。
【００７０】
従って、ｊ番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが、例えば「０１１」から「１１１」に変化し、ｊ−１番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが、例えば「１１１」から「１１０」に変化するようになる。この結果、選択する通電信号が変化し、ｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１３に示すようなｊピン出力波形となり、また、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１３に示すようなｊ−１ピン出力波形となる。
【００７１】
このようにあるインク室からインク吐出を行う場合に、そのインク室に対応した１ビットの印字データとこのインク室の周囲のインク室に対応した２ビットの印字データとの計３ビットの印字データに基づいて通電信号ＴＰ1〜ＴＰ8から１つを選択しているので、周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正ができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００７２】
しかも、ダミーデータを追加する位置を変更することで簡単に参照データを変更することができる。従って、インクジェットヘッドの各インク室からのインク吐出の特性などに応じて周囲のインク室からの干渉による影響を修正するために使用する参照範囲を変更することができ、より精度の高いインク吐出量の補正ができる。
【００７３】
なお、前述した各実施の形態は、自己の印字データと周囲の参照データからなるバイナリデータによって予め設定された複数の通電信号から１つを選択することで駆動波形の変更を行うようにしたが必ずしもこれに限定するものではなく、例えば、自己の印字データによって複数の通電信号から１つを選択し、この選択した通電信号の時間幅を参照データに基づいて変化させ、これにより駆動波形を変更するものであってもよい。
（第５の実施の形態）
この実施の形態は、図１４に示すように、出力スイッチ回路７１を設けている。この出力スイッチ回路７１は、出力端子Ｔ1，Ｔ2，Ｔ3，Ｔ4を設け、この各出力端子Ｔ1〜Ｔ4の個々に対して３個のアナログスイッチ７２1，７２2，７２3、７３1，７３2，７３3、７４1，７４2，７４3、７５1，７５2，７５3を接続し、各アナログスイッチ７２1，７３1，７４1，７５1の入力部に通電信号ＴＰ1を入力し、各アナログスイッチ７２2，７３2，７４2，７５2の入力部に通電信号ＴＰ2を入力し、各アナログスイッチ７２3，７３3，７４3，７５3の入力部に通電信号ＴＰ3を入力している。前記各アナログスイッチに対する制御信号はレベル変換回路７６から供給するようになっている。
【００７４】
７７は通電信号選択回路で、この通電信号選択回路７７は、論理ゲート回路からなるデコード手段を内蔵し、シフトクロックに同期してシフトレジスタ７８に入力した印字データをラッチ回路７９にラッチした後の印字データにおいて、駆動する当該インク室の印字データＤ2とその両隣りの印字データＤ1、Ｄ3を前記デコード手段に入力し、印字データＤ1〜Ｄ3の組合わせで表３に示すように通電信号ＴＰ1〜ＴＰ3のいずれかを選択するように前記レベル変換回路７６に対して信号Ｃ1，Ｃ2，Ｃ3を出力し、さらに、このレベル変換回路７６から前記各アナログスイッチに対して制御信号を出力して各アナログスイッチを選択的にスイッチング制御するようになっている。
【００７５】
すなわち、表３によれば、当該インク室の印字データが“１”で両隣りの印字データが“０”であれば通電信号ＴＰ1を選択し、当該インク室の印字データが“１”で隣りどちらかの印字データが“１”であれば（ＯＲ条件）通電信号ＴＰ2を選択し、当該インク室の印字データが“０”、あるいは当該インク室の印字データが“１”で両隣りの印字データも“１”であれば通電信号ＴＰ3を選択するようになっている。
【００７６】
【表３】

【００７７】
なお、通電信号ＴＰ2を選択する条件としてここではＯＲ条件の場合を述べたが、当該インク室の印字データが“１”で両隣りの印字データも“１”であれば通電信号ＴＰ2を選択するというＡＮＤ条件にすることは容易にできる。また、階調データの場合などはデータが存在するか否かを判別する回路にして、そのフラグデータを基に通電信号を選択することも可能である。
【００７８】
このような構成にすることにより、前述した各実施の形態のような通電信号の変更方法（パルス幅変更）に加えて、アナログスイッチに与える信号を自由な形にできるので、電圧値の異なった通電信号や波形の傾きを異ならせた波形を入力すれば、印字データによってそれらの波形を選択できる。
【００７９】
図１５は、この実施の形態における各部の動作タイミングの一例を示す図で、図中通電信号ＴＰ1〜ＴＰ3は異なった電圧、異なったパルス幅、異なった波形の傾斜をもつ信号であり、出力スイッチ回路７１の各アナログスイッチの入力部に入力される。
【００８０】
今、シフトレジスタ７８に対してシフトクロックＳＦＣＫに同期して印字データＳＩが入力され、シフト終了後、シフトレジスタ７８の印字データは次の印字タイミングも兼ねているラッチ信号ＬＴＮによってラッチ回路７９にラッチされる。ラッチ回路７９にラッチされた印字データはそれぞれ当該インク室とその両隣りのインク室に入力される。これにより、通電信号選択回路７７においては当該インク室に対して、当該インク室の印字データＤ2とその両隣りのインク室の印字データＤ1、Ｄ3が入力される。
【００８１】
例えば、ｊ番目の通電信号選択回路７７への入力が“０１１”、ｊ−１番目の通電信号選択回路７７への入力が“０１０”の場合、表３に従い、ｊピン出力には通電信号ＴＰ2が出力されるようにｊ番目のインク室に対応するアナログスイッチから通電信号ＴＰ2を出力するアナログスイッチがオンするように通電信号選択回路７７からレベル変換回路７６にＣ1＝Ｌ、Ｃ2＝Ｈ、Ｃ3＝Ｌの信号が出力され、また、ｊ−１ピン出力には通電信号ＴＰ1が出力されるようにｊ−１番目のインク室に対応するアナログスイッチから通電信号ＴＰ1を出力するアナログスイッチがオンするように通電信号選択回路７７からレベル変換回路７６にＣ1＝Ｈ、Ｃ2＝Ｌ、Ｃ3＝Ｌの信号が出力される。
【００８２】
そして、この各信号がレベル変換回路７６でレベル変換されてアナログスイッチの制御端子に入力される。こうして、ｊピン出力、ｊ−１ピン出力には選択された通電信号に基づいた駆動波形が出力されることになる。
【００８３】
このようにあるインク室からインク吐出を行う場合に、そのインク室に対応した１ビットの印字データとこのインク室の周囲のインク室に対応した２ビットの印字データの３ビットのデータに基づいて通電信号ＴＰ1〜ＴＰ3から１つを選択しているので、周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正ができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。しかも、通電信号ＴＰ1〜ＴＰ3として、異なった電圧、異なったパルス幅、異なった波形の傾斜をもつ信号を設定でき、より精度の高い補正が可能になる。
【００８４】
次に、前述した各実施の形態で使用するインクジェットヘッドの具体的構成について述べる。
図１６及び図１７に示すものはノーマルモードタイプのインクジェットヘッドで、これは基板４１の上に、図中矢印方向に分極し、上下に個別電極４３を形成した圧電部材４２を所定のピッチで等間隔に接着固定し、この圧電部材４２の上に底面に共通電極４４を形成した天板４５を導電性接着剤により固定し、基板４１、圧電部材４２及び天板４５で囲まれた空間でインク室４６を形成している。前記天板４５の後端部には各インク室４６にインクを供給する共通インク室４７を形成し、かつ、インク室４６の先端にインク吐出口４８を開孔したオリィフィスプレート４９を接着固定するとともにインク室４６の後端を封止部材５０で封止している。
【００８５】
このヘッドは圧電部材４２の上下の個別電極間に所定の電圧が印加されると圧電部材４２が上下に変形してインク室４６の体積が変化し、これによりインク室内に圧力変化が生じてインク吐出口４８からインク滴が吐出して印字を行うものである。圧電部材４２の個別電極間に印加する電圧は前述した各実施の形態の出力ピンＯＵＴ1〜ＯＵＴkから出力される駆動波形により与えられるようになっている。
【００８６】
このようなヘッドでは、隣接するインク室と隔壁を構成する圧電部材４２を共有し、又、インク供給のための共通インク室４７を介して各インク室４６が互いに連通しているので、隣接したインク室は勿論、隣接したインク室以外の周囲のインク室とも相互に影響し合う。また、隣接したインク室を同時に駆動することはできない。通常は、２つおきのインク室同士を１つのグループとして３グループに分割し、各グループのインク室をタイミングをずらして駆動する、いわゆる３分割駆動により動作させる構成になっている。従って、ある１つのグループのインク室を駆動するときには残りの２つのグループのインク室は駆動を停止している状態にある。
【００８７】
このようなことから、このヘッドを使用する場合には、１つのグループのインク室を駆動する場合に、そのグループの各インク室を駆動する印字データを受信手段を構成するシフトレジスタに格納することになる。従って、両側に隣接するインク室の印字データを参照データとして通電信号を選択する制御を行う場合には、実際に使用する参照データは同一のグループ内における隣合うインク室、すなわち、ヘッド全体から見た場合にはあるインク室の両側２つのインク室を飛ばした次のインク室を隣合うインク室と見なし、そのインク室の印字データを参照データとして使用する。
【００８８】
このような制御を行うことで、例えば同一グループの隣合うインク室が同時に動作することで相互に影響し合うことが生じてもそれを加味して通電信号を選択することができ、インク室の動作が互いに影響し合ってもインク室からは常に適切な量のインク滴を吐出させることが可能になり、印字品質を高めることができる。
【００８９】
なお、ここでは圧電部材を上下に変形してインク室の体積を変化させるノーマルモードタイプのインクジェットヘッドについて述べたが、このヘッドに類似した構造のヘッドとして圧電部材を左右に変形してインク室の体積を変形させる、いわゆる、シェアモードタイプのインクジェットヘッドがあるが、このヘッドに対しても全く同様な方法で制御することができる。
【００９０】
また、図１８及び図１９に示すものはバブルジェット式と呼ばれるインクジェットヘッドで、これは基板５１の上に隔壁５２を所定のピッチで等間隔に接着固定し、この隔壁５２の上に天板５３を接着固定し、基板５１、隔壁５２及び天板５３で囲まれた空間でインク室５４を形成している。そして、各インク室５４内底部に抵抗体層５５を形成し、この抵抗体層５５の上に電極層５６を形成し、これらを保護層５７で覆った発熱素子５８を設けている。前記天板５３の後端部には各インク室５４にインクを供給する共通インク室５９を形成し、かつ、インク室５４の先端にインク吐出口６０を開孔したオリィフィスプレート６１を接着固定するとともにインク室５４の後端を封止部材６２で封止している。
【００９１】
このヘッドは発熱素子５８に所定の駆動パルスを印加すると、発熱素子周囲のインクが急激に加熱され、膜沸騰現象によりインク室５４の内部の圧力が増大し、インク吐出口６０からインク滴が吐出して印字を行うものである。発熱素子５８に印加する駆動パルスは前述した各実施の形態の出力ピンＯＵＴ1〜ＯＵＴkから出力される駆動波形により与えられるようになっている。
【００９２】
このようなヘッドでは、インク供給のための共通インク室５９を介して各インク室５４が互いに連通しているので、隣接したインク室は勿論、隣接したインク室以外の周囲のインク室とも相互に影響し合う。すなわち、共通インク室５９を介して他のインク室から圧力が伝搬しインク室内の圧力変動に影響を受ける。又、このヘッドの場合は隣接したインク室を同時に駆動することができる。
【００９３】
従って、このヘッドを使用して印字を行う場合には、あるインク室を駆動するときに隣接したインク室やそれ以外の周囲のインク室の駆動状態によってあるインク室への影響の度合いが異なる。従って、これら周囲のインク室の印字データを参照データとして通電信号を選択する制御を行うことにより、インク室の動作が相互に影響し合うことが生じてもそれを加味して通電信号を選択することができ、各インク室からは常に適切な量のインク滴を吐出させることが可能になり、印字品質を高めることができる。
【００９４】
【発明の効果】
各請求項記載の発明によれば、周囲のインク室からの干渉の度合いをこれらインク室に対応する印字データから適格に捕らえてインク室を駆動する駆動波形の修正を行うことにより、精度の高いインク吐出量の補正ができ、これにより印字品質を十分に高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路ブロック図。
【図２】同実施の形態において１画素１ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図３】本発明の第２の実施の形態を示す回路ブロック図。
【図４】同実施の形態において１画素１ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図５】同実施の形態において１画素２ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図６】本発明の第３の実施の形態を示す回路ブロック図。
【図７】同実施の形態におけるセレクタ付きシフトレジスタの構成を示す図。
【図８】同実施の形態において１画素１ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図９】同実施の形態において１画素２ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図１０】本発明の第４の実施の形態を示す回路ブロック図。
【図１１】同実施の形態において１画素１ビットのシリアル印字データの前後にダミーデータを付加したときの各部の動作を説明するためのタイミング図。
【図１２】同実施の形態において１画素１ビットのシリアル印字データの前にダミーデータを付加したときの各部の動作を説明するためのタイミング図。
【図１３】同実施の形態において１画素１ビットのシリアル印字データの後にダミーデータを付加したときの各部の動作を説明するためのタイミング図。
【図１４】本発明の第５の実施の形態を示す回路ブロック図。
【図１５】同実施の形態における動作を説明するためのタイミング図。
【図１６】各実施の形態で使用するインクジェットヘッドの一例を示す部分横断面図。
【図１７】図１６に示すインクジェットヘッドの縦断面図。
【図１８】各実施の形態で使用するインクジェットヘッドの他の例を示す部分横断面図。
【図１９】図１８に示すインクジェットヘッドの縦断面図。
【符号の説明】
１1〜１k…シフトレジスタ
３…ラッチ回路
４1〜４k…通電信号選択回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inkjet head driving apparatus that receives serial print data, selects an energization signal based on the received print data, generates a drive waveform for driving an ink chamber by the energization signal, and performs gradation printing.
[0002]
[Prior art]
An ink jet printer using an ink jet head in which a plurality of ink chambers are arranged, for example, uses an electro-mechanical conversion element to apply vibration to the ink chamber, which causes a pressure change in the ink chamber and causes ink from the ink discharge port. It is the structure which prints by discharging. In such an ink jet printer, when adjacent or adjacent ink chambers vibrate simultaneously, mutual interference occurs, resulting in a pressure change different from that when the ink chamber vibrates alone, and the amount of ink discharged from the ink chamber There has been a problem that the print quality does not become constant due to the change of.
[0003]
For this reason, for example, in Japanese Patent Application Laid-Open No. Sho 62-116154, a drive signal for driving each ink chamber is provided to a drive circuit for an adjacent ink chamber via a resistor, and a certain ink chamber is given a drive signal. When the adjacent ink chambers are also driven simultaneously, the driving signal of the own ink chamber and the driving signal of the adjacent ink chamber are input to the subtraction circuit, and the subtraction circuit according to the driving amount of the adjacent ink chamber. In order to cope with this problem, the ink chamber is driven by a drive pulse corrected by subtracting a voltage corresponding to the generated interference pressure.
[0004]
[Problems to be solved by the invention]
However, in the above-mentioned publication, only adjacent ink chambers are always subject to interference, and the correction amount is uniquely determined by a resistor, and accuracy due to interference from surrounding ink chambers. High correction of was not possible. In particular, correction is insufficient when high accuracy is required for the ink ejection amount, such as when gradation printing is performed using an inkjet head.
[0005]
Therefore, the invention described in each claim corrects the drive waveform for driving the ink chamber by properly grasping the degree of interference from the surrounding ink chambers from the print data corresponding to these ink chambers, thereby achieving high-precision ink. Provided is an ink jet head driving device capable of correcting the discharge amount and thereby sufficiently improving the print quality.
[0006]
[Means for Solving the Problems]
The invention according to claim 1 corresponds to an ink jet head in which a plurality of ink chambers are arranged, and each ink chamber of the head. N-bit gradation Receiving means for receiving print data and the receiving means Print Decoding means for selecting and inputting data, means for inputting a plurality of energization signals, and input Among multiple energization signals input by the means De Depending on the decoding result of the code means One Determine energization signal And a receiving path changing means for changing the receiving path of the print data according to the number of bits m (m <n). When receiving the m-bit gradation print data, the receiving path changing means corresponds to the ink chamber. The receiving means receives the print data of the ink chamber and the print data of the surrounding ink chamber, and a single energization signal is obtained from a plurality of energization signals according to the print data of the ink chamber and the print data of the surrounding ink chamber. decide There is.
[0010]
Claim 2 The described invention is claimed. 1 In the inkjet head driving apparatus described above, the receiving means is composed of a multi-stage n-bit parallel shift register that takes in as parallel print data of maximum n bits, and the receiving path changing means is m (1 ≦ m ≦ n) bits. The conversion means is configured to convert serial print data into serial-parallel data every m bits, and to transfer parallel print data converted by the conversion means to an n-bit parallel shift register having a multi-stage configuration in units of m bits.
[0011]
Claim 3 The described invention is claimed. 2 In the inkjet head driving device described above, when one line printing is completed, and the n-bit parallel shift register having a multi-stage configuration newly takes in parallel print data for the next one-line printing, the n-bit parallel shift register The dummy data is added so that the previous parallel print data does not remain inside.
[0012]
Claim 4 The described invention is claimed. 1 In the ink jet head driving apparatus described above, the receiving means has a multi-stage configuration of an n-stage shift register that takes in as serial printing data of maximum n bits, and the receiving path changing means has a gradation number of received printing data of m ( In the case of 1 ≦ m ≦ n) bits, after shifting m-bit serial print data, n stages Shift to the next stage in the shift register and the next stage n steps This means that it is constituted by means for transferring to the shift register.
[0013]
Claim 5 The described invention is claimed. 4 In the ink jet head drive device described above, when printing of one line is completed and the multi-stage shift register newly takes in the serial print data for printing of the next one line, n steps This is because dummy data is added so that the previous print data does not remain in the shift register.
[0014]
Claim 6 The invention described in claims 1 to 5 In the ink jet head drive device according to any one of the above, the ink jet head is configured such that adjacent ink chambers cannot discharge ink simultaneously, and one energization from a plurality of energization signals in an ink chamber group capable of simultaneously discharging ink. When each ink chamber is driven by selecting a signal, the print data of the ink chambers around the ink chamber in the group is referred to.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
This embodiment is The figure As shown in FIG. 1, a shift register device 2 composed of k stages of shift registers 11, 12, 13,..., 1k−1, 1k for taking in serial print data SI composed of 1 bit of each pixel is provided as receiving means. The shift registers 11 to 1k of the shift register device 2 take in one line of print data while sequentially shifting in synchronization with the shift clock SFCK. The shift registers 11-1k are reset by a reset signal RST.
[0016]
When one line of print data is taken into each of the shift registers 11 to 1k of the shift register device 2, it is latched in the latch circuit 3 by a latch signal LTN.
[0017]
Further, output pins OUT1 to OUTk for outputting a drive waveform for driving each ink chamber of the ink jet head in which k ink chambers are arranged are provided, and k energization signal selection circuits 41 and 42 each including a decoding unit and a selection unit are provided. , 4 3,..., 4k−1, 4k output selected energization signals to head drivers 51, 52, 53,..., 5k−1, 5k, respectively, and output pins OUT1 to OUTk from the head drivers 51 to 5k. A drive waveform is output to the output.
[0018]
That is, each of the energization signal selection circuits 41 to 4k has three input terminals IN1, IN2, and IN3, and inputs j-bit print data corresponding to the ink chamber driven to the input terminal IN2, that is, 1-bit print data. doing. Then, 1-bit print data corresponding to the adjacent upstream ink chamber is input to the input terminal IN1, and 1-bit print data corresponding to the adjacent downstream ink chamber is input to the input terminal IN3. Yes. In other words, k bits of ink chambers around the ink chamber, that is, 2-bit print data is input to the input terminals IN1 and IN3. The input terminal IN1 of the first stage energization waveform selection circuit 41 and the input terminal IN3 of the last stage energization waveform selection circuit 4k are grounded.
[0019]
Each of the energization waveform selection circuits 41 to 4k inputs 3-bit print data, which is (j + k) bits input from the input terminals IN1, IN2, and IN3, to the built-in decoding means, and decodes the decoded data. One of eight gradation energization signals TP1 to TP8 as shown in Table 1 generated from an energization signal generation circuit (not shown) is selected by output, and the selected energization signals are selected as head drivers 51, 52, 53, respectively. ,..., 5k-1, 5k, and drive waveforms corresponding to the energization signals are output from the head drivers 51 to 5k to the corresponding output pins OUT1 to OUTk. The energization signal TP1 is a ground level signal. The decoding means is easily configured by a logic gate circuit.
[0020]
That is, each of the energization signal selection circuits 41 to 4k is the original print data for selecting the energization signal for driving the ink chamber to which the 1-bit print data input from the input terminal IN2 corresponds, but the input terminal IN1. The print data corresponding to the adjacent ink chambers input from IN3 is referred to, and the energization signal to be selected is changed according to the contents of the print data.
[0021]
[Table 1]

[0022]
In such a configuration, as shown in FIG. 2, one line of print data SI (10111... 000) is taken into each of the shift registers 11 to 1k of the shift register device 2 in synchronization with the shift clock SFCK. When latched in the latch circuit 3 by the signal LTN, for example, the 3-bit data input to the input terminals IN1, IN2, and IN3 of the j (j = 1 to k) th energization signal selection circuit is “011”. Thus, the 3-bit data input to the input terminals IN1, IN2, and IN3 of the j−1th energization signal selection circuit is “111”.
[0023]
Accordingly, the j-th energization signal selection circuit selects the energization signal TP4 from the energization signals TP1 to TP8 based on the 3-bit data “011” and supplies it to the corresponding head driver, and the j−1th energization signal selection. The circuit selects the energization signal TP8 from the energization signals TP1 to TP8 based on the 3-bit data “111” and supplies it to the corresponding head driver. Thus, the drive waveform for driving the ink chamber output from the j-th head driver is a j-pin output waveform as shown in FIG. 2, and the drive waveform for driving the ink chamber output from the j-1th head driver is shown in FIG. J-1 pin output waveform as shown in FIG.
[0024]
When ink is ejected from an ink chamber as described above, a total of 3 bits of print data including 1-bit print data corresponding to the ink chamber and 2-bit print data corresponding to the ink chamber adjacent to the ink chamber. Since one of the energization signals TP1 to TP8 is selected on the basis of the drive signal, the drive waveform supplied to the ink chamber to be driven can be corrected according to the degree of interference from the adjacent ink chamber, and therefore the surrounding ink chambers can be corrected. Even if there is an influence of cross talk from the above, it is possible to correct the ink ejection amount with high accuracy and to sufficiently improve the printing quality.
[0025]
Further, by configuring the drive circuit as in this embodiment, even if the print data in the ink chamber is “0”, TP1, TP2, TP5, TP6 can be selected from Table 1, so that the ink Even if the room data is “0”, it is possible to output a drive waveform depending on the surrounding drive state.
[0026]
In this embodiment, the print data of the ink chambers adjacent to the ink chamber is referred to. However, the input of the energization signal selection circuit is increased to refer to more ink chambers. Needless to say, if the number of combinations is increased as necessary and the energization signal is increased by that amount, the energization signal can be selected with reference to a wider range of ink chambers.
(Second Embodiment)
The same parts as those of the above-described embodiment are denoted by the same reference numerals and different parts will be described. This embodiment is The figure As shown in FIG. 3, 4-stage parallel shift registers 121, 122,... 12k-1, 12k and m bits (provided 1 ≦ m) having a maximum of n = 4 bits of gradation parallel codes as print data. ≦ 2) The receiving means is constituted by a serial / parallel conversion circuit 11 capable of parallel conversion of a maximum of 4 bits for converting serial print data SI of gradation into parallel data every m bits. Also provided is a serial data output circuit 15 for converting m-bit parallel print data transferred from the final 4-bit parallel shift register 12k into serial data and outputting it to the output terminal SO.
[0027]
That is, the data output terminals Q1 to Q4 of the serial / parallel conversion circuit 11 are connected to the data input terminals D1 to D4 of the first stage parallel shift register 121, and the first to k-1 stage parallel shift registers 121 to 12k-1 are connected. The data output terminals Q1 to Q4 are respectively connected to the data input terminals D1 to D4 of the second to k-th parallel shift registers 122 to 12k, and the data output terminals Q1 to Q of the k-th parallel shift register 12k as the final stage. Q4 is connected to the data input terminals D1 to D4 of the serial data output circuit 15. A reset signal RST and a shift clock SFCK are supplied to the serial / parallel conversion circuit 11, the parallel shift registers 121 to 12k, and the serial data output circuit 15, respectively. Further, an enable signal ENB is supplied to each of the parallel shift registers 121 to 12k and the serial data output circuit 15, and valid bit select signals SLT1 and SLT2 are supplied to the serial data output circuit 15.
[0028]
The data output terminals Q1 to Q4 of the parallel shift registers 121 to 12k are connected to the input terminals D [1: 4] of the latch circuit 13, respectively. The latch circuit 13 latches the parallel data from the data output terminals Q1 to Q4 of the parallel shift registers 121 to 12k at the timing when the latch signal LTN is input. Each parallel data latched by the latch circuit 13 is supplied to the energization signal selection circuit 14.
[0029]
The energization signal selection circuit 14 incorporates a decoding means, inputs each parallel data from the latch circuit 16 to the decoding means, and generates a table generated from an energization signal generation circuit (not shown) for each stage by the decoded output. One of 16 gradation energization signals TP1 to TP16 as shown in FIG. 2 is selected and supplied to the head drivers 51 to 5k of the respective stages.
[0030]
[Table 2]

[0031]
In such a configuration, for example, when one pixel is 1 bit, the input timing of the reset signal RST, the shift clock SFCK, the serial print data SI, and the enable signal ENB is as shown in FIG. That is, when the reset signal RST rises from the low level to the high level while the enable signal ENB is at the high level, the serial / parallel conversion circuit 11, the parallel shift registers 121 to 12k, and the serial data output circuit 15 are initialized. When the serial print data SI and the shift clock SFCK are input to the serial / parallel conversion circuit 11 in the state, the serial / parallel conversion circuit 11 converts the serial print data SI into 4-bit parallel data at the timing of the shift clock SFCK, and each parallel shift register. 121 to 12k sequentially shift the converted parallel data at the timing of the shift clock SFCK.
[0032]
At this time, prior to the input of the serial print data SI, dummy data “000” is input before the input of the serial print data SI by inputting three shift clocks as indicated by S1 in the figure. Thus, when the first 1 bit of the serial print data SI is input, it can be immediately converted into 4-bit parallel data. The 4-bit parallel data stored in each parallel shift register 121 to 12k is the print data corresponding to the least significant 1 bit, and the remaining upper 3 bits are the print data of the adjacent upper stage.
[0033]
When the print data for one line is stored in each of the parallel shift registers 121 to 12k in this way, the latch signal LTN is input, and the 4-bit parallel data is latched in the latch circuit 13 from each of the parallel shift registers 121 to 12k. Then, the 4-bit parallel data latched in the latch circuit 13 is supplied to the energization signal selection circuit 14 from each output terminal Q [1: 4]. The energization signal selection circuit 14 selects one of the energization signals TP1 to TP16 on the basis of 4-bit data for each pixel and supplies the selected energization signal to the corresponding head drivers 51 to 5k.
[0034]
For example, if the latch output for the jth pixel is “0101” and the latch output for the j−1th pixel is “1011”, the energization signal selection circuit 14 is based on the data “0101” for the jth pixel. The energization signal TP6 is selected, and the energization signal TP12 is selected based on the data “1011” for the j−1th pixel. In this way, the drive waveform for driving the ink chamber output from the j-th head driver becomes a j-pin output waveform as shown in FIG. 4, and the drive waveform for driving the ink chamber output from the j-1th head driver is shown in FIG. J-1 pin output waveform as shown in FIG.
[0035]
In this way, when one pixel is 1 bit, in addition to the print data corresponding to itself, the adjacent upper-stage 3-bit data is referenced and the energization signal is selected according to the data content. The drive waveform supplied to the ink chamber to be driven can be corrected according to the degree of interference from the chamber, and therefore the ink discharge amount can be corrected with high accuracy even if there is an influence of crosstalk from the surrounding ink chamber. Print quality can be sufficiently improved.
[0036]
When one pixel is 2 bits, the input timing of the reset signal RST, shift clock SFCK, serial print data SI and enable signal ENB is as shown in FIG. That is, the enable signal ENB becomes a high level every two bits, and in this state, the shift clock SFCK is input and the serial / parallel conversion circuit 11 and the parallel shift registers 121 to 12k operate. The serial / parallel conversion circuit 11 converts the serial print data SI into 4-bit parallel data at the timing of the shift clock SFCK, and the parallel shift registers 121 to 12k sequentially shift the converted parallel data at the timing of the shift clock SFCK. become.
[0037]
At this time, prior to the input of the serial print data SI, dummy data “00” is input before the input of the serial print data SI by inputting two shift clocks as indicated by S2 in the figure. As a result, when the first two bits of the serial print data SI are input, it can be immediately converted into 4-bit parallel data. The 4-bit parallel data stored in each of the parallel shift registers 121 to 12k is the print data corresponding to the lower 2 bits, and the remaining upper 2 bits are the print data of the adjacent upper stage.
[0038]
When the print data for one line is stored in each of the parallel shift registers 121 to 12k in this way, the latch signal LTN is input, and the 4-bit parallel data is latched in the latch circuit 13 from each of the parallel shift registers 121 to 12k. Then, the 4-bit parallel data latched in the latch circuit 13 is supplied to the energization signal selection circuit 14 from each output terminal Q [1: 4]. The energization signal selection circuit 14 selects one of the energization signals TP1 to TP16 on the basis of 4-bit data for each pixel and supplies the selected energization signal to the corresponding head drivers 51 to 5k.
[0039]
For example, if the latch output for the jth pixel is “0011” and the latch output for the j−1th pixel is “1110”, the energization signal selection circuit 14 is based on the data “0011” for the jth pixel. The energization signal TP4 is selected, and the energization signal TP15 is selected based on the data “1110” for the j−1th pixel. Thus, the drive waveform for driving the ink chamber output from the j-th head driver is a j-pin output waveform as shown in FIG. 5, and the drive waveform for driving the ink chamber output from the j-1th head driver is shown in FIG. J-1 pin output waveform as shown in FIG.
[0040]
In this way, when one pixel is 2 bits, the energization signal is selected by referring to the data of the adjacent upper stage 2 bits in addition to the print data corresponding to the self, and in this case also the surrounding ink The drive waveform supplied to the ink chamber to be driven can be corrected according to the degree of interference from the chamber, and therefore the ink discharge amount can be corrected with high accuracy even if there is an influence of crosstalk from the surrounding ink chamber. Print quality can be sufficiently improved.
[0041]
In this embodiment, the content of the surrounding data to be referred to can be changed by changing the number of dummy data added to the serial print data SI. For example, when one pixel is 1 bit, 3 dummy data are added here. However, if 2 dummy data are added, for example, 1-bit print data corresponding to itself is always Q2 output of the shift register. , Q3 and Q4 outputs become adjacent upper stage 2-bit data, and Q1 outputs become adjacent lower stage 1-bit data. In addition, when one pixel is 2 bits, two dummy data are added here. However, if one dummy data is added, for example, the corresponding 2-bit print data is always Q2 and Q3 of the shift register. Q4 output becomes the adjacent upper stage 1-bit data, and Q1 output becomes the adjacent lower stage 1-bit data.
[0042]
By changing the number of dummy data to be added in this way, the surrounding data to be referred to, that is, the surrounding ink chamber to be referred to can be easily changed. Therefore, it is possible to change the reference range used to correct the influence of interference from the surrounding ink chambers according to the characteristics of ink ejection from each ink chamber of the inkjet head, and more accurate ink ejection amount Can be corrected.
[0043]
Note that the apparatus of this embodiment can cope with print data in which one pixel is 4 bits. However, in this case, since all the outputs Q1 to Q4 of the shift register are data corresponding to the self, surrounding print data cannot be referred to.
(Third embodiment)
The same parts as those of the above-described embodiment are denoted by the same reference numerals and different parts will be described. This embodiment is The figure As shown in FIG. 6, the receiving means is composed of shift registers 21 1, 21 2, 213,. Other configurations are the same as those of the second embodiment.
[0044]
As shown in FIG. 7, each of the shift registers 21 1 to 21 k with selector is composed of four stages of D-type flip-flops 22, 23, 24 and 25 connected in series and a selector circuit 26, and serial print data SI is transferred to the first stage flip-flop. The input terminal D of the first stage to the third stage and the output of the output terminal Q of the first stage to the third stage flip-flops 22, 23, 24 are input to the input terminals of the second stage to the fourth stage flip-flops 23, 24, 25, respectively. The output of the output terminal Q of the flip-flop 25 at the final stage is input to the input terminal C of the selector circuit 26.
[0045]
Further, the output of the output terminal Q of the first stage flip-flop 22 is input to the input terminal A of the selector circuit 26, and the output of the output terminal Q of the second stage flip-flop 23 is input to the input terminal B of the selector circuit 26. doing. The outputs of the output terminals Q of the flip-flops 22, 23, 24 and 25 are supplied to the input terminals D [1: 4] of the latch circuit 13 as 4-bit parallel data Q1 to Q4. The flip-flops 22, 23, 24 and 25 are reset by a reset signal RST.
[0046]
The selector circuit 26 selects which data to be output from the input terminals A to C to the output terminal Y according to a 2-bit control signal MSLT (MSLT1, MSLT2). MSLT1 = 0, If MSLT2 = 0, the input from the input terminal A is selected. If MSLT1 = 1, MSLT2 = 0, the input from the input terminal B is selected. If MSLT1 = 1 and MSLT2 = 1, the input terminal C is selected. The input is selected.
[0047]
In such a configuration, for example, when one pixel is 1 bit, the reset signal RST, the shift clock SFCK, the input timing of the serial print data SI, and the levels of the control signals MSLT1, MSLT2 are as shown in FIG. That is, the control signals are set to MSLT1 = 0 and MSLT2 = 0. Then, the flip-flops 22 to 25 of the shift registers with selectors 21 1 to 21 k are reset by the reset signal RST. In this state, the serial print data SI is sequentially shifted and stored in the shift registers 211 to 21k by the shift clock SFCK. At this time, prior to the input of the serial print data SI, dummy data “000” is input before the input of the serial print data SI by inputting three shift clocks as indicated by S3 in the figure. As a result, 4-bit parallel data can be created from the first 1 bit of the serial print data SI and the dummy data.
[0048]
When the first bit of the serial print data SI is input to the first-stage shift register 211 and the second bit is input to the first-stage shift register 211 with the next shift clock SFCK, the first-stage flip-flop 22 of the first-stage shift register 211 is used. The first bit is shifted from the output terminal Q to the second-stage shift register 21 2 via the selector circuit 26. Of course, in the shift register 211, the output from the first stage flip-flop 22 is shifted to the second stage flip-flop 23.
[0049]
Therefore, if the serial print data SI is, for example, “10100...”, The 4-bit parallel data Q1 to Q4 from the last-stage shift register 21k are “0001” when the shift of the print data for one line is completed. Thus, the 4-bit parallel data Q1 to Q4 from the k-1 stage shift register 21k-1 is "0010".
[0050]
When one line of print data is stored in each of the shift registers 211 to 21k, a latch signal LTN is input, and the 4-bit parallel data Q1 to Q4 is latched by the latch circuit 13 from each of the shift registers 211 to 21k. . At this time, among the 4-bit parallel data Q1 to Q4, the lowest 1 bit Q1 is the corresponding print data, and the remaining upper 3 bits Q2 to Q4 are the print data of the adjacent upper stage.
[0051]
The 4-bit parallel data latched by the latch circuit 13 is supplied to the energization signal selection circuit 14 from each output terminal Q [1: 4]. The energization signal selection circuit 14 selects one of the energization signals TP1 to TP16 on the basis of 4-bit data for each pixel and supplies the selected energization signal to the corresponding head drivers 51 to 5k.
[0052]
For example, if the latch output for the jth pixel is “0101” and the latch output for the j−1th pixel is “1011”, the energization signal selection circuit 14 is based on the data “0101” for the jth pixel. The energization signal TP6 is selected, and the energization signal TP12 is selected based on the data “1011” for the j−1th pixel. In this way, the drive waveform for driving the ink chamber output from the j-th head driver is a j-pin output waveform as shown in FIG. 8, and the drive waveform for driving the ink chamber output from the j-1th head driver is shown in FIG. As shown in FIG.
[0053]
In this way, when one pixel is 1 bit, in addition to the print data corresponding to itself, the adjacent upper-stage 3-bit data is referenced and the energization signal is selected according to the data content. The drive waveform supplied to the ink chamber to be driven can be corrected according to the degree of interference from the chamber, and therefore the ink discharge amount can be corrected with high accuracy even if there is an influence of crosstalk from the surrounding ink chamber. Print quality can be sufficiently improved.
[0054]
If one pixel is 2 bits, the control signals are set to MSLT1 = 1 and MSLT2 = 0 as shown in FIG. Prior to the input of the serial print data SI, the dummy data “00” is input before the input of the serial print data SI by inputting two shift clocks as shown by S4 in the figure. As a result, 4-bit parallel data can be created from the first 2 bits of the serial print data SI and dummy data.
[0055]
When the first two bits of the serial print data SI are input to the first-stage shift register 211, and the third bit is input to the first-stage shift register 211 with the next shift clock SFCK, the second-stage flip-flop of the first-stage shift register 211 The first bit is shifted from the output terminal Q of 23 to the second-stage shift register 21 2 via the selector circuit 26. Of course, in the shift register 21 1, the output from the second stage flip-flop 23 is shifted to the third stage flip-flop 24.
[0056]
Therefore, if the serial print data SI is, for example, “10100...”, The 4-bit parallel data Q1 to Q4 from the last-stage shift register 21k are “0010” when the shift of the print data for one line is completed. Thus, the 4-bit parallel data Q1 to Q4 from the k-1 stage shift register 21k-1 is "1010".
[0057]
When one line of print data is stored in each of the shift registers 211 to 21k, a latch signal LTN is input, and the 4-bit parallel data Q1 to Q4 is latched by the latch circuit 13 from each of the shift registers 211 to 21k. . At this time, among the 4-bit parallel data Q1 to Q4, the lower 2 bits Q1 and Q2 are the corresponding print data, and the remaining upper 2 bits Q3 and Q4 are the adjacent upper-stage print data.
[0058]
The 4-bit parallel data latched by the latch circuit 13 is supplied to the energization signal selection circuit 14 from each output terminal Q [1: 4]. The energization signal selection circuit 14 selects one of the energization signals TP1 to TP16 on the basis of 4-bit data for each pixel and supplies the selected energization signal to the corresponding head drivers 51 to 5k.
[0059]
For example, if the latch output for the jth pixel is “0010” and the latch output for the j−1th pixel is “1010”, the energization signal selection circuit 14 is based on the data “0010” for the jth pixel. The energization signal TP3 is selected, and the energization signal TP11 is selected based on the data “1010” for the j−1th pixel. Thus, the drive waveform for driving the ink chamber output from the j-th head driver is a j-pin output waveform as shown in FIG. 9, and the drive waveform for driving the ink chamber output from the j-1th head driver is shown in FIG. The output waveform is j-1 pin as shown in FIG.
[0060]
In this way, when one pixel is 2 bits, the energization signal is selected by referring to the data of the adjacent upper stage 2 bits in addition to the print data corresponding to the self, and in this case also the surrounding ink The drive waveform supplied to the ink chamber to be driven can be corrected according to the degree of interference from the chamber, and therefore the ink discharge amount can be corrected with high accuracy even if there is an influence of crosstalk from the surrounding ink chamber. Print quality can be sufficiently improved.
[0061]
In this embodiment, the content of the surrounding data to be referred to can be changed by changing the number of dummy data added to the serial print data SI. For example, when one pixel is 1 bit, 3 dummy data are added here. However, if 2 dummy data are added, for example, 1-bit print data corresponding to itself is always Q2 output of the shift register. , Q3 and Q4 outputs become adjacent upper stage 2-bit data, and Q1 outputs become adjacent lower stage 1-bit data. In addition, when one pixel is 2 bits, two dummy data are added here. However, if one dummy data is added, for example, the corresponding 2-bit print data is always Q2 and Q3 of the shift register. Q4 output becomes the adjacent upper stage 1-bit data, and Q1 output becomes the adjacent lower stage 1-bit data.
[0062]
By changing the number of dummy data to be added in this way, the surrounding data to be referred to, that is, the surrounding ink chamber to be referred to can be easily changed. Therefore, it is possible to change the reference range used to correct the influence of interference from the surrounding ink chambers according to the characteristics of ink ejection from each ink chamber of the inkjet head, and more accurate ink ejection amount Can be corrected.
[0063]
Note that the apparatus of this embodiment can cope with print data in which one pixel is 4 bits. However, in this case, since all the outputs Q1 to Q4 of the shift register are data corresponding to the self, surrounding print data cannot be referred to.
(Fourth embodiment)
The same parts as those of the above-described embodiment are denoted by the same reference numerals and different parts will be described. This embodiment is The figure As shown in FIG. 10, the receiving means has a configuration in which shift registers 31, 32 are added bit by bit before and after the k-stage shift registers 11, 12, 13, ... 1k-1, 1k. In accordance with this, a latch circuit 33 in which one bit is added before and after is used. The leading bit of the output from the latch circuit 33 is supplied to the input terminal IN1 of the first stage energization signal selection circuit 41, and the rear end bit is supplied to the input terminal IN3 of the last stage energization signal selection circuit 4k. ing. Other configurations are the same as those of the first embodiment.
[0064]
In such a configuration, for example, as shown in FIG. 11, one shift clock S5, S6 is added before and after the shift clock SFCK for shifting one line of print data. As a result, each shift register 31, 11 to 1k, 32 is fetched by adding 1-bit dummy data "0" before and after one line of serial print data SI in synchronization with the shift clock SFCK. When the capture of the print data for one line is completed, the print data is latched in the latch circuit 33 by the latch signal LTN.
[0065]
For example, if the serial print data is “10111...”, The data latched by the latch circuit 33 is “010111... 0” with “0” added before and after. Accordingly, the 3-bit data input from the latch circuit 33 to the input terminals IN1, IN2, and IN3 of the energization signal selection circuit 4k in the final stage is “010”. For example, the 3-bit data input to the input terminals IN1, IN2, and IN3 of the jth energization signal selection circuit is “011”, and the input terminals IN1, IN2, and IN3 of the j−1th energization signal selection circuit are input to the input terminals IN1, IN2, and IN3. If the input 3-bit data is “111”, the j-th energization signal selection circuit selects the energization signal TP4 from the energization signals TP1 to TP8 based on the 3-bit data “011” and sends it to the corresponding head driver. The j−1th energization signal selection circuit selects the energization signal TP8 from the energization signals TP1 to TP8 based on the 3-bit data “111”, and supplies it to the corresponding head driver. Thus, the drive waveform for driving the ink chamber output from the j-th head driver is a j-pin output waveform as shown in FIG. 11, and the drive waveform for driving the ink chamber output from the j-1st head driver is shown in FIG. J-1 pin output waveform as shown in FIG.
[0066]
Although FIG. 11 shows the case where one shift clock S5, S6 is added before and after the shift clock SFCK for shifting the print data for one line, the data to be referred to is changed by changing the position where the shift clock is added. The range can be easily changed, whereby the energization signal to be selected can be changed.
[0067]
For example, as shown in FIG. 12, if two shift clocks S7 are added before the shift clock SFCK used for one line, they are input to the input terminals IN1, IN2, and IN3 of the energization signal selection circuits 41 to 4k. Of the bit data, one bit input to the input terminal IN1 can be used as data for referring to two bits input to the input terminals IN2 and IN3 as its own print data. That is, 2 bits on the adjacent upper stage side can be used as reference data. For example, when driving the k-2nd ink chamber, the driving states of the k-1st and kth ink chambers are taken into account. The drive waveform can be selected.
[0068]
Accordingly, the 3-bit data input to the input terminals IN1, IN2, and IN3 of the jth energization signal selection circuit changes from, for example, “011” to “101”, and each of the j−1th energization signal selection circuit. For example, 3-bit data input to the input terminals IN1, IN2, and IN3 changes from “111” to “011”. As a result, the energization signal to be selected changes, and the drive waveform for driving the ink chamber output from the j-th head driver becomes a j-pin output waveform as shown in FIG. 12, and the output from the j-1th head driver. The drive waveform for driving the ink chamber is a j-1 pin output waveform as shown in FIG.
[0069]
Further, for example, as shown in FIG. 13, if two shift clocks S8 are added after the shift clock SFCK used for one line, they are input to the input terminals IN1, IN2, and IN3 of the energization signal selection circuits 41 to 4k. Of the 3-bit data, 1 bit input to the input terminal IN3 is self print data and can be data referring to 2 bits input to the input terminals IN1 and IN2. That is, 2 bits on the adjacent lower stage side can be used as reference data. For example, when driving the k-th ink chamber, the driving states of the k-1 and k-2th ink chambers are taken into account. The drive waveform can be selected.
[0070]
Accordingly, the 3-bit data input to the input terminals IN1, IN2, and IN3 of the jth energization signal selection circuit changes from, for example, “011” to “111”, and each of the j−1th energization signal selection circuit. The 3-bit data input to the input terminals IN1, IN2, and IN3 changes from “111” to “110”, for example. As a result, the energization signal to be selected changes, and the drive waveform for driving the ink chamber output from the j-th head driver becomes a j-pin output waveform as shown in FIG. The drive waveform for driving the ink chamber is a j-1 pin output waveform as shown in FIG.
[0071]
Thus, when ink is ejected from a certain ink chamber, a total of 3 bits of print data including 1-bit print data corresponding to the ink chamber and 2-bit print data corresponding to the ink chambers around the ink chamber Since one of the energization signals TP1 to TP8 is selected based on the drive signal, the drive waveform supplied to the ink chamber to be driven can be corrected in accordance with the degree of interference from the surrounding ink chambers. Even if there is an influence of cross talk from the above, it is possible to correct the ink ejection amount with high accuracy and to sufficiently improve the printing quality.
[0072]
In addition, the reference data can be easily changed by changing the position where the dummy data is added. Therefore, it is possible to change the reference range used to correct the influence of interference from the surrounding ink chambers according to the characteristics of ink ejection from each ink chamber of the inkjet head, and more accurate ink ejection amount Can be corrected.
[0073]
In each of the above-described embodiments, the drive waveform is changed by selecting one of a plurality of energization signals set in advance based on binary data composed of its own print data and surrounding reference data. However, the present invention is not necessarily limited to this. For example, one of a plurality of energization signals is selected based on its own print data, and the time width of the selected energization signal is changed based on the reference data, thereby changing the drive waveform. You may do.
(Fifth embodiment)
This embodiment is The figure As shown in FIG. 14, an output switch circuit 71 is provided. This output switch circuit 71 is provided with output terminals T1, T2, T3, and T4, and three analog switches 721, 722, 723, 731, 732, 733, 741, and 741 for each of the output terminals T1 to T4. 742, 743, 751, 752, 753 are connected, an energization signal TP1 is input to the input portion of each analog switch 721, 731, 741, 751, and an energization signal is input to the input portion of each analog switch 722, 732, 742, 752. TP2 is input, and an energization signal TP3 is input to the input portion of each analog switch 723, 733, 743, 753. Control signals for the analog switches are supplied from a level conversion circuit 76.
[0074]
Reference numeral 77 denotes an energization signal selection circuit. The energization signal selection circuit 77 has a decoding means including a logic gate circuit, and after latching the print data input to the shift register 78 in synchronization with the shift clock in the latch circuit 79. In the print data, the print data D2 of the ink chamber to be driven and the print data D1 and D3 on both sides thereof are inputted to the decoding means, and the energization signals TP1 to TP1 to the combination of the print data D1 to D3 are shown in Table 3. Signals C1, C2, and C3 are output to the level conversion circuit 76 so as to select any one of TP3, and further, a control signal is output from the level conversion circuit 76 to each analog switch. The switch is selectively switched.
[0075]
That is, according to Table 3, the energization signal TP1 is selected if the print data in the ink chamber is “1” and the print data on both sides is “0”, and the print data in the ink chamber is “1”. If either print data is “1” (OR condition), the energization signal TP2 is selected, the print data for the ink chamber is “0”, or the print data for the ink chamber is “1”, and printing is performed on both sides. If the data is also “1”, the energization signal TP3 is selected.
[0076]
[Table 3]

[0077]
Although the OR condition is described here as the condition for selecting the energization signal TP2, the energization signal TP2 is selected if the print data in the ink chamber is “1” and the print data on both sides is also “1”. It is easy to make the AND condition. Further, in the case of gradation data, it is possible to use a circuit for determining whether data exists or not, and to select an energization signal based on the flag data.
[0078]
By adopting such a configuration, in addition to the energization signal changing method (pulse width change) as in each of the above-described embodiments, the signal given to the analog switch can be made free, so the voltage value is different. If energization signals or waveforms with different waveform slopes are input, those waveforms can be selected according to the print data.
[0079]
FIG. 15 is a diagram showing an example of the operation timing of each part in this embodiment. In the figure, energization signals TP1 to TP3 are signals having different voltages, different pulse widths, different waveform slopes, and output switches. The signal is input to the input portion of each analog switch of the circuit 71.
[0080]
Now, print data SI is input to the shift register 78 in synchronization with the shift clock SFCK. After the shift is completed, the print data in the shift register 78 is latched in the latch circuit 79 by the latch signal LTN which also serves as the next print timing. Is done. The print data latched by the latch circuit 79 is input to the ink chamber and the adjacent ink chambers. Thus, in the energization signal selection circuit 77, the print data D2 of the ink chamber and the print data D1, D3 of the ink chambers adjacent to the ink chamber are input to the ink chamber.
[0081]
For example, when the input to the jth energization signal selection circuit 77 is “011” and the input to the j−1th energization signal selection circuit 77 is “010”, the energization signal TP2 is output to the j pin output according to Table 3. So that the analog switch that outputs the energization signal TP2 from the analog switch corresponding to the j-th ink chamber is turned on from the energization signal selection circuit 77 to the level conversion circuit 76 so that C1 = L, C2 = H, C3 = L signal is output, and the analog switch that outputs the energization signal TP1 from the analog switch corresponding to the j-1st ink chamber is turned on so that the energization signal TP1 is output to the j-1 pin output. Thus, signals of C1 = H, C2 = L, and C3 = L are output from the energization signal selection circuit 77 to the level conversion circuit 76.
[0082]
Each signal is level-converted by the level conversion circuit 76 and input to the control terminal of the analog switch. Thus, a drive waveform based on the selected energization signal is output to the j-pin output and the j-1 pin output.
[0083]
Thus, when ink is ejected from a certain ink chamber, based on 3-bit data of 1-bit print data corresponding to the ink chamber and 2-bit print data corresponding to the ink chambers around the ink chamber. Since one of the energization signals TP1 to TP3 is selected, the drive waveform supplied to the ink chamber to be driven can be corrected according to the degree of interference from the surrounding ink chamber, and accordingly, the cross from the surrounding ink chamber can be corrected. Even if there is an influence of talk, the ink discharge amount can be corrected with high accuracy, and the print quality can be sufficiently improved. In addition, as the energization signals TP1 to TP3, signals having different voltages, different pulse widths, and different waveform gradients can be set, and correction with higher accuracy becomes possible.
[0084]
Next, a specific configuration of the ink jet head used in each of the above-described embodiments will be described.
16 and 17 show a normal mode type ink jet head, which is formed on a substrate 41 with a piezoelectric member 42 polarized in the direction of the arrow in the figure and formed with individual electrodes 43 on the upper and lower sides at a predetermined pitch. A top plate 45 having a common electrode 44 formed on the bottom surface is fixed on the piezoelectric member 42 with a conductive adhesive, and ink is applied in a space surrounded by the substrate 41, the piezoelectric member 42, and the top plate 45. A chamber 46 is formed. A common ink chamber 47 for supplying ink to each ink chamber 46 is formed at the rear end of the top plate 45, and an orifice plate 49 having an ink discharge port 48 formed at the front end of the ink chamber 46 is bonded and fixed. In addition, the rear end of the ink chamber 46 is sealed with a sealing member 50.
[0085]
In this head, when a predetermined voltage is applied between the upper and lower individual electrodes of the piezoelectric member 42, the piezoelectric member 42 is deformed up and down to change the volume of the ink chamber 46, thereby causing a pressure change in the ink chamber and ink. Printing is performed by ejecting ink droplets from the ejection port 48. The voltage applied between the individual electrodes of the piezoelectric member 42 is given by the drive waveform output from the output pins OUT1 to OUTk of the above-described embodiments.
[0086]
In such a head, the piezoelectric member 42 constituting the partition is shared with the adjacent ink chambers, and the ink chambers 46 communicate with each other via the common ink chamber 47 for supplying ink. In addition to the ink chambers, surrounding ink chambers other than the adjacent ink chambers also affect each other. Also, adjacent ink chambers cannot be driven simultaneously. Usually, every two ink chambers are divided into three groups as one group, and the ink chambers of each group are driven by shifting the timing so as to operate by so-called three-division driving. Therefore, when driving a certain group of ink chambers, the remaining two groups of ink chambers are in a stopped state.
[0087]
For this reason, when this head is used, when driving one group of ink chambers, print data for driving each ink chamber of that group is stored in a shift register constituting the receiving means. become. Therefore, when the energization signal is selected using the print data of the ink chambers adjacent to both sides as reference data, the reference data actually used is viewed from adjacent ink chambers in the same group, that is, from the entire head. In this case, the next ink chamber after the two ink chambers on both sides of a certain ink chamber is regarded as an adjacent ink chamber, and the print data of that ink chamber is used as reference data.
[0088]
By performing such control, for example, even if adjacent ink chambers of the same group operate at the same time, the energization signal can be selected in consideration of the mutual influence. Even if the operations affect each other, an appropriate amount of ink droplets can always be ejected from the ink chamber, and the print quality can be improved.
[0089]
Here, a normal mode type inkjet head that changes the volume of the ink chamber by deforming the piezoelectric member up and down has been described. However, as a head having a structure similar to this head, the piezoelectric member is deformed left and right to change the volume of the ink chamber. There is a so-called share mode type ink jet head that deforms the volume, but this head can also be controlled in exactly the same manner.
[0090]
18 and FIG. 19 is an ink jet head called a bubble jet type, in which a partition wall 52 is bonded and fixed at a predetermined pitch on a substrate 51 at an equal interval, and a top plate 53 is mounted on the partition wall 52. The ink chamber 54 is formed in a space surrounded by the substrate 51, the partition wall 52, and the top plate 53. Then, a resistor layer 55 is formed at the bottom of each ink chamber 54, an electrode layer 56 is formed on the resistor layer 55, and a heating element 58 covered with a protective layer 57 is provided. A common ink chamber 59 for supplying ink to each ink chamber 54 is formed at the rear end portion of the top plate 53, and an orifice plate 61 having an ink discharge port 60 opened at the front end of the ink chamber 54 is bonded and fixed. In addition, the rear end of the ink chamber 54 is sealed with a sealing member 62.
[0091]
When a predetermined driving pulse is applied to the heating element 58, the ink around the heating element is rapidly heated, the pressure inside the ink chamber 54 increases due to the film boiling phenomenon, and ink droplets are ejected from the ink ejection port 60. Printing is performed. The driving pulse applied to the heat generating element 58 is given by the driving waveform output from the output pins OUT1 to OUTk of the above-described embodiments.
[0092]
In such a head, since the ink chambers 54 communicate with each other through a common ink chamber 59 for supplying ink, not only the adjacent ink chambers but also the surrounding ink chambers other than the adjacent ink chambers are mutually connected. Influence each other. That is, pressure propagates from other ink chambers via the common ink chamber 59 and is affected by pressure fluctuations in the ink chamber. In the case of this head, adjacent ink chambers can be driven simultaneously.
[0093]
Accordingly, when printing is performed using this head, the degree of influence on a certain ink chamber varies depending on the driving state of an adjacent ink chamber or other surrounding ink chambers when a certain ink chamber is driven. Therefore, by performing control for selecting the energization signal using the print data of the surrounding ink chambers as reference data, the energization signal is selected in consideration of the mutual influence of the operation of the ink chamber. In addition, an appropriate amount of ink droplets can always be ejected from each ink chamber, and the print quality can be improved.
[0094]
【The invention's effect】
According to the invention described in each claim, the degree of interference from the surrounding ink chambers is appropriately captured from the print data corresponding to these ink chambers, and the drive waveform for driving the ink chambers is corrected, thereby achieving high accuracy. The ink discharge amount can be corrected, and thereby the print quality can be sufficiently improved.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram showing a first embodiment of the present invention.
FIG. 2 is a timing chart for explaining the operation of each unit when handling serial print data of 1 bit per pixel in the embodiment;
FIG. 3 is a circuit block diagram showing a second embodiment of the present invention.
FIG. 4 is a timing chart for explaining the operation of each section when handling serial print data of one pixel and one bit in the embodiment.
FIG. 5 is a timing chart for explaining the operation of each unit when handling serial print data of 1 pixel and 2 bits in the embodiment;
FIG. 6 is a circuit block diagram showing a third embodiment of the present invention.
7 is a diagram showing a configuration of a shift register with a selector in the embodiment; FIG.
FIG. 8 is a timing diagram for explaining the operation of each unit when handling serial print data of one pixel and one bit in the embodiment;
FIG. 9 is a timing chart for explaining the operation of each unit when handling serial print data of 1 pixel and 2 bits in the embodiment;
FIG. 10 is a circuit block diagram showing a fourth embodiment of the present invention.
FIG. 11 is a timing chart for explaining the operation of each unit when dummy data is added before and after serial print data of one pixel and one bit in the embodiment.
FIG. 12 is a timing chart for explaining the operation of each unit when dummy data is added before serial print data of one pixel and one bit in the embodiment;
FIG. 13 is a timing diagram for explaining the operation of each unit when dummy data is added after serial print data of one pixel and one bit in the embodiment;
FIG. 14 is a circuit block diagram showing a fifth embodiment of the present invention.
FIG. 15 is a timing chart for explaining the operation in the embodiment;
FIG. 16 is a partial cross-sectional view showing an example of an inkjet head used in each embodiment.
17 is a longitudinal sectional view of the inkjet head shown in FIG.
FIG. 18 is a partial cross-sectional view showing another example of the ink jet head used in each embodiment.
19 is a longitudinal sectional view of the inkjet head shown in FIG.
[Explanation of symbols]
11 ~ 1k ... shift register
3 ... Latch circuit
41 ~ 4k ... energization signal selection circuit

Claims (6)

Ink jet head in which a plurality of ink chambers are arranged, receiving means for receiving gradation print data of maximum n bits corresponding to each ink chamber of the head, and decoding means for selectively inputting the print data received by the receiving means Means for inputting a plurality of energization signals, means for determining one energization signal from the plurality of energization signals input by the input means according to the decoding result of the decoding means, and the number of bits m (m <n) Receiving path changing means for changing the receiving path of the print data by
When the m-bit gradation print data is received, the reception path changing unit causes the receiving unit corresponding to the ink chamber to receive the print data of the ink chamber and the print data of the surrounding ink chamber, and the ink chamber An ink-jet head drive device, wherein a single energization signal is determined from a plurality of energization signals based on the print data of the ink and the print data of the ink chambers around it.   The receiving means is composed of a multi-stage n-bit parallel shift register that takes in as parallel printing data of maximum n bits, and the receiving path changing means receives m (1 ≦ m ≦ n) bits of serial printing data for every m bits. 2. An ink jet head according to claim 1, comprising: conversion means for serial / parallel conversion; and means for transferring parallel print data converted by the conversion means to the multi-stage n-bit parallel shift register in units of m bits. Drive device.   When the printing of one line is completed and the n-bit parallel shift register having a multi-stage configuration newly fetches the parallel print data for printing the next one line, the previous parallel print data is stored in the n-bit parallel shift register. 3. An ink jet head driving apparatus according to claim 2, wherein dummy data is added so as not to remain.   The receiving means has a multi-stage configuration of an n-stage shift register that takes in as serial print data with a maximum of n bits, and the reception path changing means has m (1 ≦ m ≦ n) bits of gradation of the print data to be received. In this case, the m-bit serial print data is shifted and then further shifted to the subsequent stage in the n-stage shift register and transferred to the next n-stage shift register. Item 2. An inkjet head driving apparatus according to Item 1.   When the printing of one line is completed and the serial printing data is newly taken in by the multi-stage shift register for printing the next one line, the previous printing data does not remain in the n-stage shift register. 5. An ink jet head driving apparatus according to claim 4, wherein dummy data is added.   The ink jet head is configured such that adjacent ink chambers cannot discharge ink simultaneously, and an ink chamber group capable of discharging ink simultaneously selects one energization signal from a plurality of energization signals to drive each ink chamber. 6. The ink jet head driving apparatus according to claim 1, wherein print data of ink chambers around the ink chamber in the group is referred to.

Images