JP3595008B2 - A method of manufacturing a semiconductor device - Google Patents

A method of manufacturing a semiconductor device Download PDF

Info

Publication number
JP3595008B2
JP3595008B2 JP2779795A JP2779795A JP3595008B2 JP 3595008 B2 JP3595008 B2 JP 3595008B2 JP 2779795 A JP2779795 A JP 2779795A JP 2779795 A JP2779795 A JP 2779795A JP 3595008 B2 JP3595008 B2 JP 3595008B2
Authority
JP
Japan
Prior art keywords
pattern
substrate
original
circuit element
process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2779795A
Other languages
Japanese (ja)
Other versions
JPH08222509A (en
Inventor
鋼一郎 橋本
Original Assignee
株式会社ルネサステクノロジ
株式会社日立超エル・エス・アイ・システムズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ルネサステクノロジ, 株式会社日立超エル・エス・アイ・システムズ filed Critical 株式会社ルネサステクノロジ
Priority to JP2779795A priority Critical patent/JP3595008B2/en
Publication of JPH08222509A publication Critical patent/JPH08222509A/en
Application granted granted Critical
Publication of JP3595008B2 publication Critical patent/JP3595008B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Images

Description

【0001】 [0001]
【産業上の利用分野】 BACKGROUND OF THE INVENTION
本発明は、 半導体装置の製造方法に関し、特に、同一の原版を使用して基板上に2種以上の回路パターンを作り分ける用途に適用して有効な技術に関する。 The present invention relates to a method of manufacturing a semiconductor device, particularly to a technique effectively applied to applications using the same original separately forming two or more circuit pattern on the substrate.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
LSIで代表される半導体装置を製造するには、基礎的なプロセス技術として、フォトリソグラフィが欠かせない。 To manufacture the semiconductor device represented by an LSI, a basic process technology, photolithography is indispensable. このフォトリソグラフィは、半導体、絶縁膜、導電膜、抵抗膜等の各種被処理体を微細加工する技術であり、予め被処理体に感光剤(フォトレジスト)を塗布した後、加工領域を規定する回路パターンが形成された原版(レチクルマスク)を使用して露光処理を行って、非加工領域にのみ感光剤を残して、この感光剤をマスクとして加工領域をエッチングによって選択的に除去する技術である。 This photolithography, semiconductor, insulating film, a conductive film, a variety of workpiece microfabrication technology of the resistive film or the like, after the photosensitive agent (photoresist) is applied in advance workpiece, defining a machining area performing an exposure process using the original plate on which a circuit pattern is formed (reticle mask), only in the non-processing region, leaving a photosensitive agent, with a technique for selectively removing the processing region by etching the photosensitive material as a mask is there.
【0003】 [0003]
LSIにおいて、所望の回路素子を形成するには、このフォトリソグラフィを利用して、半導体基板(ウエハ)に対して、同一の原版を用いてその回路パターンの転写、現像、エッチング等を繰り返すことが行われる。 In LSI, to form the desired circuit elements, by using this photolithography, the semiconductor substrate (wafer), the transfer of the circuit pattern using the same original, development, to repeat the etching It takes place. このように、ウエハに同一の回路パターンを複数個形成するには、ステッパ装置を使用して、ウエハに対して原版の回路パターンを、繰り返し縮小投影することが行われる。 Thus, in order to form a plurality of identical circuit patterns on a wafer, using a stepper device, the circuit pattern of the original to the wafer, it is made to repeat reduction projection. このようにして、複数の所望の回路素子が形成されたウエハは、この後各回路素子の周囲に設けられているスクライブ領域に沿ってスクライブ(ダイシング)されることにより、個々のLSIチップに分離される。 In this manner, the wafer having a plurality of desired circuit elements is formed, by being scribed (diced) along the scribe area provided around each circuit element Thereafter, separation into individual LSI chips It is.
【0004】 [0004]
このようなLSIの製造において、プロセスの最適化や標準化等を促進するためにプロセス評価を行うことを目的として、プロセスモニタ用パターンを回路素子形成と同時にウエハに形成することが行われている。 In the manufacture of such a LSI, for the purpose of performing the process evaluation in order to facilitate optimization and standardization of the process, forming a process monitor patterns simultaneously wafer and the circuit element formation has been performed.
【0005】 [0005]
例えば(株)工業調査会発行、「最新 LSIプロセス技術」、1991年1月20日発行、P575〜P587には、そのようなプロセスモニタ用パターンによるプロセス評価に関する技術が記載されている。 For example, (Ltd.) Industrial Committee issue, "the latest LSI process technology", issued Jan. 20, 1991, the P575~P587, discloses a technique related to a process evaluation by such a process monitor for patterns.
【0006】 [0006]
このようなプロセスモニタ用パターンは、形成するパターンの種類を増やす程プロセスモニタ項目も増えるので効果的となる。 Such process monitoring pattern, it is effective since more process monitor item enough to increase the types of patterns to be formed. しかし、プロセスモニタ用パターンをチップ領域内に形成することは、チップ面積を増大させることになるので、ウエハ1枚当たりのチップ取得数が減少するため好ましくない。 However, forming a process monitor patterns in the chip area, it means that increasing the chip area is not preferable because the number of chips acquired per wafer decreases.
【0007】 [0007]
このような観点から、プロセスモニタ用パターンをスクライブ領域内に形成することが行われている。 From this point of view, the process monitoring pattern to be formed in the scribe region has been performed. このようにスクライブ領域に形成されるプロセスモニタ用パターンは、スクライブTEG(Test Element Group)と称されている。 The process monitoring pattern formed in the scribe region as is called a scribe TEG (Test Element Group). このスクライブTEGは、予め原版に回路パターンとともに形成しておいて、ステッパ装置によって回路パターンとともにウエハに転写される。 The scribe TEG is formed in advance with the circuit pattern in advance precursor is transferred onto the wafer with a circuit pattern by a stepper apparatus. また、前記したような回路素子をウエハに形成するには、複数の原版を用意して、ステッパ装置を使用して各原版の回路パターンをウエハに縮小投影することにより、回路パターンを作り分けることが行われている。 Further, in order to form a circuit element such as the wafer is to prepare a plurality of original, by using the stepper machine reduces and projects a circuit pattern of the mask onto the wafer, it is separately formed circuit patterns It is being carried out.
【0008】 [0008]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
プロセスモニタ用パターンを形成するウエハのスクライブ領域は、チップの取得数を低下させないように可能な限り狭く設けられるようになっている。 Scribe area of ​​the wafer to form a process monitor pattern is adapted to be provided as narrow as possible so as not to reduce the number of acquisition of chip. このため、スクライブ領域に形成されるプロセスモニタ用パターンの種類は制限されるので、プロセスモニタ項目を増加させるのは困難となる。 Therefore, since the type of process monitoring pattern formed in the scribe region is limited, it is difficult to increase the process monitor items. これを解決するためには、スクライブ領域に形成できないプロセスモニタ用パターンをやむをえず、種類を厳選した上でチップ領域に形成することが行われる。 To solve this problem, a process monitor pattern can not be formed in the scribe region inevitably, be formed in the chip region on carefully selected kind is performed. しかしながら、これはチップ面積を増大させることになるので、結果的にチップの取得数を低下させるという問題がある。 However, because this is will increase the chip area, resulting in a problem of lowering the number of acquisition of chip.
【0009】 [0009]
また、回路素子をウエハに形成するには、複数の原版を用意して回路パターンを作り分ける必要があるので、多品種少量生産を行う場合には、コストアップが避けられないという問題がある。 Further, in order to form a circuit element in the wafer, it is necessary to separately form a circuit pattern by preparing a plurality of original, when performing diversified production, there is a problem that cost is unavoidable.
【0010】 [0010]
本発明の目的は、同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能な技術を提供することにある。 An object of the present invention, by separately forming a circuit pattern using the same original is to provide a technique capable of increasing the types of process monitoring pattern without increasing the chip area.
【0011】 [0011]
本発明の他の目的は、同一原版を使用して回路パターンを作り分けることにより、コストアップを伴うことなく多品種少量生産が可能な技術を提供することにある。 Another object of the present invention, by separately forming a circuit pattern using the same original is to provide a diversified production technique capable without cost.
【0012】 [0012]
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
【0013】 [0013]
【課題を解決するための手段】 In order to solve the problems]
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。 Among the inventions disclosed in this specification, it is as follows briefed typical.
【0014】 [0014]
(1)本発明の基板は、複数の回路素子が形成され各回路素子の周囲にスクライブ領域が設けられている基板において、前記スクライブ領域に、予め用意された複数種類のパターンの中から任意に選択されたプロセスモニタ用パターンが形成されている。 (1) a substrate of the present invention is a substrate scribe area around each circuit element a plurality of circuit elements are formed is provided, on the scribe region, arbitrarily from among a plurality of types of patterns prepared in advance selected process monitor pattern is formed.
【0015】 [0015]
(2)本発明の基板の製造方法は、基板を用意する工程と、複数種類のプロセスモニタ用パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記基板に少なくとも前記複数種類のプロセスモニタ用パターンの中から任意に選択したパターンを転写する工程と、を含んでいる。 (2) The method of manufacturing a substrate of the present invention uses a step of preparing a substrate, a plurality of types of process monitoring pattern and the desired precursor circuit element pattern drawn shape, at least the plurality of the substrate and a step for transferring a type of arbitrarily selected pattern from the process monitor pattern.
【0016】 [0016]
(3)本発明の基板の製造方法は、基板を用意する工程と、複数種類のプロセスモニタ用パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記複数種類のプロセスモニタ用パターンの中から不要なパターンを遮蔽ブレードで遮蔽することにより、前記基板に少なくとも任意のプロセスモニタ用パターンを転写する工程と、を含んでいる。 (3) method of a substrate for manufacturing the present invention, by using a step of preparing a substrate, a plurality of types of process monitoring pattern and the desired precursor circuit element pattern drawn shape, the plurality of types of process monitor by shielding a shielding braid unwanted pattern from the use pattern includes the steps of transferring at least any process monitor pattern on the substrate.
【0017】 [0017]
(4)本発明の基板の製造方法は、基板を用意する工程と、複数種類の光透過パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記基板の任意の位置で前記複数種類の光透過パターンの中から不要なパターンを遮蔽ブレードで遮蔽することにより、前記基板に少なくとも任意の光透過パターンを転写する工程と、前記原版を用いて前記基板の他の位置で前記転写した光透過パターンと重複するように任意の光透過パターンを転写する工程と、を含んでいる。 (4) The method of the substrate for manufacturing the present invention, by using a step of preparing a substrate, a plurality of types of optical transmission pattern and the desired precursor circuit element pattern drawn shape, at any position of the substrate by shielding a shielding braid unwanted pattern from the plurality kinds of light transmitting pattern, a step of transferring at least any of light transmissive pattern onto the substrate, the other position of the substrate by using the original it includes the steps of transferring any light transmissive pattern so as to overlap with the transferred light transmission pattern.
【0018】 [0018]
【作用】 [Action]
上述した(1)の手段によれば、本発明の基板は、複数の回路素子が形成され各回路素子の周囲にスクライブ領域が設けられている基板において、前記スクライブ領域に、予め用意された複数種類のパターンの中から任意に選択されたプロセスモニタ用パターンが形成されているので、同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。 According to the means of the aforementioned (1), a plurality of substrates of the present invention is a substrate scribe area around each circuit element a plurality of circuit elements are formed is provided, which on the scribe region, prepared in advance since arbitrarily selected process monitor pattern from the types of patterns are formed by separately forming a circuit pattern using the same original, the process monitor pattern without increasing the chip area type it is possible to increase.
【0019】 [0019]
上述した(2)の手段によれば、本発明の基板の製造方法は、基板を用意する工程と、複数種類のプロセスモニタ用パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記基板に少なくとも前記複数種類のプロセスモニタ用パターンの中から任意に選択したパターンを転写する工程と、を含んでいるので、同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。 According to the means of the above-described (2), a manufacturing method of the substrate of the present invention uses a step of preparing a substrate, a plurality of types of process monitoring pattern and the desired precursor circuit element pattern drawn shape Te, and transferring optionally selected pattern from among at least the plurality of types of process monitor pattern on the substrate, because it contains, by separately forming a circuit pattern using the same original, the chip it is possible to increase the types of process monitoring pattern without increasing the area.
【0020】 [0020]
上述した(3)の手段によれば、本発明の基板の製造方法は、基板を用意する工程と、複数種類のプロセスモニタ用パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記複数種類のプロセスモニタ用パターンの中から不要なパターンを遮蔽ブレードで遮蔽することにより、前記基板に少なくとも任意のプロセスモニタ用パターンを転写する工程と、を含んでいるので、同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。 According to the means of the above-described (3) The method of manufacturing a substrate of the present invention uses a step of preparing a substrate, a plurality of types of process monitoring pattern and the desired precursor circuit element pattern drawn shape Te, by shielding an unnecessary pattern from among the plurality of types of process monitoring pattern with a shielding braid, and transferring at least any process monitor pattern on the substrate, because it contains the same original by separately forming a circuit pattern using, it is possible to increase the types of process monitoring pattern without increasing the chip area.
【0021】 [0021]
上述した(4)の手段によれば、本発明の基板の製造方法は、基板を用意する工程と、複数種類の光透過パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記基板の任意の位置で前記複数種類の光透過パターンの中から不要なパターンを遮蔽ブレードで遮蔽することにより、前記基板に少なくとも任意の光透過パターンを転写する工程と、前記原版を用いて前記基板の他の位置で前記転写した光透過パターンと重複するように任意の光透過パターンを転写する工程と、を含んでいるので、同一の原版を使用して回路パターンを作り分けることにより、コストアップを伴うことなく多品種少量生産が可能となる。 According to the means of the above-described (4), the manufacturing method of the substrate of the present invention uses a step of preparing a substrate, a plurality of types of optical transmission pattern and the desired precursor circuit element pattern drawn shape , by shielding an unnecessary pattern with a shielding braid at any position of the substrate from among the plurality of types of light transmissive pattern, a step of transferring at least any of light transmissive pattern onto the substrate, using the original because it contains the steps of transferring any light transmissive pattern so as to overlap with the transfer and light transmission pattern at other positions of the substrate, by separately forming a circuit pattern using the same original, high-mix low-volume production is possible without an increase in cost.
【0022】 [0022]
以下、本発明について、図面を参照して実施例とともに詳細に説明する。 The present invention will be described in detail with examples with reference to the drawings.
【0023】 [0023]
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 In all the drawings for explaining the embodiments, parts having identical functions are given same symbols and their repeated explanation is omitted.
【0024】 [0024]
【実施例】 【Example】
(実施例1) (Example 1)
図1は本発明の実施例1による基板を示す平面図で、半導体基板(ウエハ)に適用した例を示すものである。 Figure 1 is a plan view showing a substrate according to Example 1 of the present invention, and shows an example of application to a semiconductor substrate (wafer). 本実施例の基板は、例えばシリコン単結晶基板1に複数の回路素子2が形成されて、これら複数の回路素子2の周囲には格子状にスクライブ領域3が設けられ、このスクライブ領域3には予め用意された複数種類のパターンの中から任意に選択されたプロセスモニタ用パターン7が形成されている。 Substrate of this embodiment, for example, silicon a plurality of circuit elements 2 in the single crystal substrate 1 is formed, these around the plurality of circuit elements 2 scribe region 3 provided in a grid pattern, the scribe region 3 process monitoring pattern 7 which is arbitrarily selected from a prepared plurality of types of patterns are formed.
【0025】 [0025]
複数の回路素子2は各々所望のロジック、あるいはメモリを構成して、後程周囲に設けられたスクライブ領域3に沿ってスクライブされることにより、個々のLSIチップとして分離されるようになっている。 A plurality of circuit elements 2 each desired logic or constitute a memory, by being scribed later along the scribe region 3 provided around, and is separated as individual LSI chips. 図では一例として、9個の回路素子2(2A乃至2I)を形成した例で示している。 As an example in the figure shows an example of forming the nine circuit elements 2 (2A to 2I). プロセスモニタ用パターン7は回路素子2の形成と同時の工程によって形成される。 For process monitoring pattern 7 is formed by a process of simultaneous formation of the circuit element 2. これら回路素子2及びプロセスモニタ用パターン7は、フォトリソグラフィを利用して、基板1に対して、同一の原版を用いてその回路パターンの転写、現像、エッチング等を繰り返した後、所望の不純物をイオン打ち込み法や拡散法等によってドーピングすることにより形成される。 These circuit elements 2, and process monitoring pattern 7, by using the photolithography, the substrate 1, the transfer of the circuit pattern using the same original, developing, after repeated etching, a desired impurity It is formed by doping by ion implantation or diffusion method.
【0026】 [0026]
この場合、本実施例においては、同一の原版を使用して、基板1上に2種以上の回路パターンを作り分けることが行われる。 In this case, in the present embodiment, using the same precursor, and it is performed separately form the two or more circuit pattern on the substrate 1.
【0027】 [0027]
次に、図1に示した本実施例の基板の製造方法を説明する。 Next, a method for manufacturing the substrate of the present embodiment shown in FIG.
【0028】 [0028]
まず、図2に示すように、中央部に所望の回路素子用パターン6が描かれるとともに、各々上下端部にパターン7A、7Bからなる2種類のプロセスモニタ用パターン7が描かれた原版8を用意する。 First, as shown in FIG. 2, with the desired circuit element pattern 6 in the central portion is drawn, each pattern 7A to upper and lower ends, the two processes original 8 monitor pattern 7 is drawn consisting 7B prepare. なお、回路素子用パターン6の具体的形状は省略している。 The specific shape of the circuit element pattern 6 is omitted. 一例として、プロセスモニタ用パターン7のうち、上端部のプロセスモニタ用パターン7Aは、パッド5a、5b、5cが形成されて、パッド5aと5bとが導電路5dによって短絡された配置になっている。 As an example, among the process monitor pattern 7, the process monitor patterns 7A of the upper end, the pad 5a, 5b, 5c is formed, and is arranged, which is short-circuited by the pad 5a and 5b Togashirube path 5d . また、下端部のプロセスモニタ用パターン7Bは同じくパッド5a、5b、5cが形成されて、パッド5aと5cとが導電路5eによって短絡された配置になっている。 Also, the process monitoring pattern 7B is likewise pad 5a at the lower end, 5b, 5c is formed, and is arranged, which is short-circuited by the pad 5a and 5c Togashirube path 5e. 上下端部のプロセスモニタ用パターン7A、7Bの位置は各々、基板1のスクライブ領域3となる位置に形成される。 Process monitoring pattern 7A of the upper and lower ends, the position of 7B are each formed in the position where the scribe region 3 of the substrate 1.
【0029】 [0029]
次に、図2の原版8を使用してステッパ装置によって、基板1に対してその回路素子用パターン6及びプロセスモニタ用パターン7の転写を行う。 Next, the stepper machine using an original 8 in FIG. 2, performing the transcription of the circuit element pattern 6 and process monitoring pattern 7 to the substrate 1. この場合、原版8に描かれている2種類のプロセスモニタ用パターン7A、7Bのうち、ステッパ装置に備わっている遮蔽ブレードを利用して、不要なプロセスモニタ用パターンを遮蔽した状態で露光処理することにより、任意のプロセスモニタ用パターンのみを選択して基板1に転写するようにする。 In this case, two kinds of process monitoring pattern 7A depicted on the original 8, among 7B, by using the shielding blades are provided to a stepper apparatus, exposure processing in a state of shielding the unnecessary processes monitor pattern it allows to be transferred to the substrate 1 by selecting only the pattern for any process monitor.
【0030】 [0030]
遮蔽ブレードは、原版の周囲にもともと描かれている不要なパターン(原版の製造No.等)を遮蔽することを目的として、ステッパ装置に備わっている開口サイズ可変のブレードであり、この遮蔽ブレードを利用するようにする。 Shielding blade for the purpose of shielding unnecessary patterns that are originally drawn around the original (precursor of manufacturing No., etc.), an aperture size variable blade that comes with stepper apparatus, the shielding braid so as to use. これによって、同一の原版を使用して基板1上に複数種類の回路パターンを作り分けることが可能となる。 Thus, it is possible to use the same original separating a plurality of types of circuit patterns on the substrate 1.
【0031】 [0031]
まず、図3(a)に示すように、基板1をステッパ装置に装着した状態で、この基板1の上方に原版8を配置して、このままいずれのプロセスモニタ用パターン7A、7Bも遮蔽ブレードで遮蔽しないで露光処理を行って、基板1上のショット位置▲1▼に回路素子用パターン6及びプロセスモニタ用パターン7を縮小投影する。 First, as shown in FIG. 3 (a), the substrate 1 in a state of being attached to a stepper apparatus, place the original 8 above the substrate 1, as it is one of the processes monitor patterns 7A, 7B at shield blades performing exposure processing without shielding, to project a reduced size of a shot position ▲ 1 circuit element pattern 6 and process monitoring pattern 7 ▼ substrate 1. これによって、基板1上には原版8の回路素子用パターン6及び各プロセスモニタ用パターン7A、7Bが縮小投影されて転写されて、第1の回路素子2Aが形成される。 Thus, on the substrate 1 circuit element pattern 6 and the process monitoring patterns 7A of the original 8, 7B is transferred is reduced and projected, the first circuit element 2A is formed. このショット位置▲1▼で転写されたパターンは、原版8に基づいた1種類の回路パターンとなる。 Pattern transferred by this shot position ▲ 1 ▼ becomes one of the circuit pattern based on the original 8.
【0032】 [0032]
次に、図3(b)に示すように、ステッパ装置内で原版8の位置を固定したままで基板1をほぼ1ショット位置分だけ上方向に移動して、原版8の各プロセスモニタ用パターン7A、7Bを遮蔽ブレード9によって遮蔽した状態で露光処理を行って、基板1上のショット位置▲2▼に回路素子用パターン6のみを縮小投影する。 Next, as shown in FIG. 3 (b), by moving upward the substrate 1 by approximately 1 shot position min while fixing the position of the original 8 inside the stepper apparatus, a pattern for each process monitor of the original 8 7A, 7B and performs an exposure process in a state of being shielded by the shielding blade 9, reduced projection only circuit element pattern 6 in the shot position ▲ 2 ▼ on the substrate 1. この場合、基板1のショット位置▲1▼とショット位置▲2▼とは、ショット位置▲1▼の下端部(プロセスモニタ用パターン7Bが転写された領域)と、ショット位置▲2▼の上端部(遮蔽されたプロセスモニタ用パターン7Aに相当する領域)とが重複して露光処理されるように配置される。 In this case, the shot position of the substrate 1 ▲ 1 ▼ and the shot position ▲ 2 ▼, the lower end portion of the shot position ▲ 1 ▼ and (space the process monitor pattern 7B has been transferred), the shot position ▲ 2 ▼ at the upper portion are arranged such that (a region corresponding to the shielded process monitor pattern 7A) is overlapping exposure process. これによって、基板1上には原版8の回路素子用パターン6のみが縮小投影されて転写されて、第2の回路素子2Bが形成される。 Thus, on the substrate 1 only circuit element patterns 6 of the original 8 is transferred is reduced and projected, the second circuit element 2B is formed. このショット位置▲2▼で転写された回路パターンは、ショット位置▲1▼で転写された回路パターンと異なっており、同一の原版8に基づいた他の種類の回路パターンとなる。 Circuit patterns transferred in this shot position ▲ 2 ▼ are shot position ▲ 1 ▼ is different from the circuit pattern transferred in, and other types of circuit pattern based on the same original 8. すなわち、同一の原版8を使用しても、ステッパ装置の遮蔽ブレード9を調整することにより、基板1上に複数種類の回路パターンを作り分けることが可能となる。 That is, even using the same original 8, by adjusting the shielding blade 9 of a stepper apparatus, it is possible to separate a plurality of types of circuit patterns on the substrate 1.
【0033】 [0033]
続いて、図3(c)に示すように、ステッパ装置内で原版8の位置を固定したままで基板1をほぼ1ショット位置分だけさらに上方向に移動して、原版8の各プロセスモニタ用パターン7A、7Bを遮蔽ブレードで遮蔽しないで露光処理を行って、基板1上のショット位置▲3▼に回路素子用パターン6及びプロセスモニタ用パターン7A、7Bを縮小投影する。 Subsequently, as shown in FIG. 3 (c), by moving the substrate 1 to approximately 1 shot position worth only further upward while fixing the position of the original 8 inside the stepper apparatus, for each process monitor of the original 8 pattern 7A, 7B and performs exposure processing without shielded by a shielding braid, the shot position on the substrate 1 ▲ 3 ▼ circuit elements patterns 6 and process monitoring pattern 7A, 7B to the reduction projection. この場合、基板1のショット位置▲2▼とショット位置▲3▼とは、ショット位置▲2▼の下端部(遮蔽されたプロセスモニタ用パターン7Bに相当する領域)と、ショット位置▲3▼の上端部(プロセスモニタ用パターン7Aが転写された領域)とが重複して露光処理されるように配置される。 In this case, the shot position of the substrate 1 ▲ 2 ▼ and shot position ▲ 3 ▼ and has a lower end portion of the shot position ▲ 2 ▼ and (area corresponding to shielded process monitor pattern 7B), the shot position ▲ 3 ▼ of upper end is arranged such that (process monitor pattern 7A is area transferred) and are overlapping exposure process. これによって、基板1上には原版8の回路素子用パターン6及び各プロセスモニタ用パターン7A、7Bが縮小投影されて転写されて、第3の回路素子2Cが形成される。 Thus, on the substrate 1 circuit element pattern 6 and the process monitoring patterns 7A of the original 8, 7B is transferred is reduced and projected, the third circuit element 2C is formed. このショット位置▲3▼で転写された回路パターンは、ショット位置▲1▼で転写された回路パターンと同一となる。 The shot position ▲ 3 circuit pattern transferred by ▼ is the same as the circuit pattern transferred by the shot position ▲ 1 ▼.
【0034】 [0034]
以上によって、基板1上において第1列分の3個の回路素子2A乃至2Cが形成される。 Or the three of the circuit elements 2A through 2C of the first column of the substrate 1 is formed.
【0035】 [0035]
次に、同様にして、第3列分の3個の回路素子2G乃至2Iの形成方法について説明する。 Then, Similarly, it describes the formation method of the third row of three circuit elements 2G to 2I.
【0036】 [0036]
まず、図4(a)に示すように、ステッパ装置内で原版8の位置を固定したままで、原版8のプロセスモニタ用パターン7Bのみを遮蔽ブレード9によって遮蔽した状態で露光処理を行って、基板1上のショット位置▲7▼に回路素子用パターン6及びプロセスモニタ用パターン7Aを縮小投影する。 First, as shown in FIG. 4 (a), while fixing the position of the original 8 inside the stepper apparatus, only processes monitoring pattern 7B of the original 8 by performing an exposure process in a state of being shielded by the shielding blade 9, shot position on the substrate 1 ▲ 7 reduces and projects a circuit element pattern 6 and process monitoring pattern 7A to ▼. これによって、基板1上には原版8の回路素子用パターン6及びプロセスモニタ用パターン7Aが縮小投影されて転写されて、第7の回路素子2Gが形成される。 Thus, the circuit element patterns 6 and process monitoring pattern 7A of the original 8 on the substrate 1 is transferred is reduced and projected, the circuit element 2G of the seventh is formed.
【0037】 [0037]
次に、図4(b)に示すように、ステッパ装置内で原版8の位置を固定したままで基板1をほぼ1ショット位置分だけ上方向に移動して、原版8のプロセスモニタ用パターン7Bのみを遮蔽ブレード9によって遮蔽した状態で露光処理を行って、基板1のショット位置▲8▼に回路素子6及びプロセスモニタ用パターン7Aを縮小投影する。 Next, as shown in FIG. 4 (b), by moving the substrate 1 in the upward direction by approximately 1 shot position min while fixing the position of the original 8 inside the stepper apparatus, process monitoring pattern 7B of the original 8 only perform an exposure process in a state of being shielded by the shielding blade 9, to project a reduced size of a circuit element 6 and the process monitoring pattern 7A the shot position of the substrate 1 ▲ 8 ▼. この場合、基板1のショット位置▲7▼とショット位置▲8▼とは、ショット位置▲7▼の下端部(遮蔽されたプロセスモニタ用パターン7Bに相当する領域)と、ショット位置▲8▼の上端部(プロセスモニタ用パターン7Aが転写された領域)とが重複して露光処理されるように配置される。 In this case, the shot position of the substrate 1 ▲ 7 ▼ and shot position ▲ 8 ▼ and has a lower end portion of the shot position ▲ 7 ▼ and (area corresponding to shielded process monitor pattern 7B), the shot position ▲ 8 ▼ of upper end is arranged such that (process monitor pattern 7A is area transferred) and are overlapping exposure process. これによって、基板1上には原版8の回路素子用パターン6及びプロセスモニタ用パターン7Aが縮小投影されて転写されて、第8の回路素子2Hが形成される。 Thus, the circuit element patterns 6 and process monitoring pattern 7A of the original 8 on the substrate 1 is transferred is reduced and projected, the circuit elements 2H eighth is formed.
【0038】 [0038]
続いて、図4(c)に示すように、ステッパ装置内で原版8の位置を固定したままで基板1をほぼ1ショット位置分だけさらに上方向に移動して、原版8の各プロセスモニタ用パターン7A、7Bを遮蔽ブレードで遮蔽しないで露光処理を行って、基板1上のショット位置▲9▼に回路素子用パターン6及び各プロセスモニタ用パターン7A、7Bを縮小投影する。 Subsequently, as shown in FIG. 4 (c), by moving the substrate 1 to approximately 1 shot position worth only further upward while fixing the position of the original 8 inside the stepper apparatus, for each process monitor of the original 8 pattern 7A, 7B and performs exposure processing without shielded by a shielding braid, the shot position on the substrate 1 ▲ 9 ▼ circuit elements patterns 6 and the process monitoring patterns 7A, 7B to the reduction projection. この場合、基板1のショット位置▲8▼とショット位置▲9▼とは、ショット位置▲8▼の下端部(遮蔽されたプロセスモニタ用パターン7Bの相当する領域)と、ショット位置▲9▼の上端部(プロセスモニタ用パターン7Aが転写された領域)とが重複して露光処理されるように配置する。 In this case, the shot position of the substrate 1 ▲ 8 ▼ and shot position ▲ 9 ▼ and has a lower end portion of the shot position ▲ 8 ▼ (corresponding to the region of shielded process monitor pattern 7B), the shot position ▲ 9 ▼ of upper section (region process monitoring pattern 7A has been transferred) are overlapping arranged so that the exposure process. これによって、基板1上には原版8の回路素子用パターン6及び各プロセスモニタ用パターン7A、7Bが縮小投影されて転写されて、第9の回路素子2Iが形成される。 Thus, the circuit element patterns 6 and the process monitoring patterns 7A of the original 8 on the substrate 1, 7B is transferred is reduced and projected, the circuit element 2I ninth is formed.
【0039】 [0039]
なお、図4(a)乃至図4(c)の転写プロセスにおいては、図示しない第4乃至第6の回路素子の右側のスクライブ領域と、第7乃至第9の回路素子2G乃至2Iの左側のスクライブ領域とが、重複されるように転写される。 In the transfer process shown in FIG. 4 (a) to FIG. 4 (c), the and the right of the scribe region of the fourth to sixth circuit element (not shown) of the left side of the seventh to ninth circuit element 2G to 2I and a scribe region is transferred to be overlapped.
【0040】 [0040]
以上によって、基板1上において9個の回路素子2A乃至2Iが形成され、各回路素子2A乃至2Iの周囲に設けられたスクライブ領域3には、予め用意された2種類のパターン7A、7Bの中から任意に選択されたプロセスモニタ用パターンが形成される。 Above the nine circuit elements 2A to 2I on the substrate 1 is formed, the scribe region 3 provided around the respective circuit elements 2A to 2I, 2 kinds of pattern 7A prepared in advance, in the 7B arbitrarily selected process monitor pattern is formed from. この後、スクライブ領域3に沿ってスクライブすることにより、基板1は各回路素子2A乃至2IごとにLSIチップとして分離される。 Thereafter, by scribing along scribe region 3, the substrate 1 is separated as an LSI chip for each circuit element 2A to 2I.
【0041】 [0041]
このような実施例1によれば次のような効果が得られる。 The following effects can be obtained according to this first embodiment.
【0042】 [0042]
(1)基板1に形成された複数の回路素子2A乃至2Iの周囲に設けられたスクライブ領域3には、予め用意された2種類のパターン7A、7Bの中から任意に選択されたプロセスモニタ用パターンが形成されているので、同一の原版8を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。 (1) The scribe region 3 provided around the plurality of circuit elements 2A to 2I formed on the substrate 1, two kinds of patterns 7A prepared in advance, for arbitrarily selected process monitor from among 7B since the pattern is formed, by separately forming a circuit pattern using the same original 8, it is possible to increase the types of process monitoring pattern without increasing the chip area.
【0043】 [0043]
(2)複数の回路素子2A乃至2Iの周囲に設けられたスクライブ領域3に、予め用意された2種類のパターン7A、7Bの中から任意に選択されたプロセスモニタ用パターンを形成するには、ステッパ装置にもともと備わっている遮蔽ブレード9を利用して調整すれば良いので、特別な装置を用意することなく、簡単に実現することができる。 (2) scribe region 3 provided around the plurality of circuit elements 2A to 2I, in order to form two kinds of patterns 7A, arbitrarily selected process monitor pattern from the 7B prepared in advance is since it may be adjusted by utilizing the shielding blade 9 that intrinsic to the stepper machine, without preparing a special device can be easily realized.
【0044】 [0044]
(実施例2) (Example 2)
図5は本発明の実施例2による基板を示す平面図で、本実施例の基板は、例えばシリコン単結晶基板1に複数の回路素子2が形成されて、これら複数の回路素子2の周囲には格子状にスクライブ領域3が設けられ、このスクライブ領域3には予め用意された複数種類のパターンの中から2つ以上が任意に選択されて組み合わされて構成されたプロセスモニタ用パターン7が形成されている。 Figure 5 is a plan view showing a substrate according to a second embodiment of the present invention, the substrate of the present embodiment, for example, a plurality of circuit elements 2 on a silicon single crystal substrate 1 is formed, around the plurality of circuit elements 2 formation scribe region 3 provided in a grid pattern, the process monitor pattern 7 more than two from among a plurality of types of patterns prepared in advance is structured as a combination are arbitrarily selected for this scribe region 3 It is. 一例として、9個の回路素子2(2A乃至2I)を形成した例で示している。 As an example, it shows an example in which the formation of the nine circuit elements 2 (2A to 2I).
【0045】 [0045]
本実施例においても、同一の原版を使用して、基板1上に2種以上の回路パターンを作り分けることが行われる。 In this embodiment, using the same precursor, and it is performed separately form the two or more circuit pattern on the substrate 1.
【0046】 [0046]
次に、図5に示した本実施例の基板の製造方法を説明する。 Next, a method for manufacturing the substrate of the present embodiment shown in FIG.
【0047】 [0047]
まず、図6に示すように、中央部に所望の回路素子用パターン6が描かれるとともに、各々上下左右端部にパターン7a、7b、7c、7dからなる4種類のプロセスモニタ用パターン7が描かれた原版8を用意する。 First, as shown in FIG. 6, with the desired circuit element pattern 6 in the central portion is drawn, each pattern 7a in the vertical and horizontal ends, 7b, 7c, 4 kinds of process monitoring pattern 7 consisting 7d is drawn to prepare an original 8 that it was. なお、回路素子用パターン6及びプロセスモニタ用パターン7の具体的形状は省略している。 The specific shape of the circuit element pattern 6 and process monitoring pattern 7 is omitted. 各プロセスモニタ用パターン7a乃至7dの位置は各々、基板1のスクライブ領域3となる位置に形成される。 The position of each process monitor patterns 7a to 7d are each formed at a position where the scribe region 3 of the substrate 1.
【0048】 [0048]
次に、図5の原版8を使用してステッパ装置によって、その遮蔽ブレードを利用して4種類のプロセスモニタ用パターン7a乃至7dの中から2つ以上を任意に選択して組み合わせて、例えば4通りの組合せパターン10A乃至10Dを構成する。 Next, the stepper machine using an original 8 in FIG. 5, in combination with arbitrarily selected and two or more of the four types of process monitoring pattern 7a to 7d by utilizing the shielding braid, for example 4 constituting the combination patterns 10A to 10D of the street.
【0049】 [0049]
まず、図7(a)に示すように、原版8の各プロセスモニタ用パターン7a乃至7dをいずれも遮蔽ブレードで遮蔽しない第1の組合せパターン10Aを構成する。 First, as shown in FIG. 7 (a), both the respective process monitor patterns 7a to 7d of the original 8 constituting the first combination pattern 10A which is not shielded by a shielding braid. 次に、図7(b)に示すように、原版8のプロセスモニタ用パターン7a、7bを遮蔽ブレード9で遮蔽した第2の組合せパターン10Bを構成する。 Next, as shown in FIG. 7 (b), constituting a second combination pattern 10B that shields process monitoring pattern 7a of the original 8, and 7b in shielding blade 9. さらに、図7(c)に示すように、原版8のプロセスモニタ用パターン7c、7dを遮蔽ブレード9で遮蔽した第3の組合せパターン10Cを構成する。 Furthermore, as shown in FIG. 7 (c), constituting the third combination pattern 10C that shielding process monitoring pattern 7c of the original 8, and 7d in shielding blade 9. さらにまた、図7(d)に示すように、原版8のプロセスモニタ用パターン7a乃至7dをいずれも遮蔽ブレード9で遮蔽した第4の組合せパターン10Dを構成する。 Furthermore, as shown in FIG. 7 (d), both the process monitor patterns 7a to 7d of the original 8 constituting the fourth combination pattern 10D was shielded by a shielding blade 9.
【0050】 [0050]
次に、図8(a)に示すように、基板1をステッパ装置に装着して、原版8の位置を固定したままで、第1の組合せパターン10Aを選択して露光処理を行って、基板1上のショット位置▲1▼に回路素子用パターン6及び第1の組合せパターン10Aを縮小投影する。 Next, as shown in FIG. 8 (a), by mounting the substrate 1 to the stepper machine, while fixing the position of the original 8, by performing an exposure process selects the first combination pattern 10A, a substrate shot position on 1 ▲ 1 ▼ to project a reduced size of a circuit element pattern 6 and the first combination pattern 10A. これによって、基板1上には原版8の回路素子用パターン6及び第1の組合せパターン10Aが縮小投影されて転写されて、第1の回路素子2Aが形成される。 Thus, the circuit element patterns 6 and the first combination pattern 10A of the original 8 on the substrate 1 is transferred is reduced and projected, the first circuit element 2A is formed.
【0051】 [0051]
次に、図8(b)に示すように、ステッパ装置内で原版8の位置を固定したままで基板1をほぼ1ショット位置分だけ上方向に移動して、第4の組合せパターン10Dを選択して露光処理を行って、基板1のショット位置▲2▼に回路素子6及び第4の組合せパターン10Dを縮小投影する。 Next, as shown in FIG. 8 (b), by moving the substrate 1 in the upward direction by approximately 1 shot position min while fixing the position of the original 8 inside the stepper apparatus, selects a fourth combination pattern 10D performing an exposure process and to project a reduced size of a circuit element 6 and the fourth combination pattern 10D to the shot position ▲ 2 ▼ substrate 1. この場合、基板1のショット位置▲1▼とショット位置▲2▼とは、ショット位置▲1▼の下端部(プロセスモニタ用パターン7cが転写された領域)と、ショット位置▲2▼の上端部(遮蔽されたプロセスモニタ用パターン7aに相当する領域)とが重複して露光処理されるように配置される。 In this case, the shot position of the substrate 1 ▲ 1 ▼ and the shot position ▲ 2 ▼, the lower end portion of the shot position ▲ 1 ▼ and (space the process monitor pattern 7c has been transferred), the shot position ▲ 2 ▼ at the upper portion are arranged such that (a region corresponding to the shielded process monitor pattern 7a) is overlapping exposure process. これによって、基板1上には原版8の回路素子用パターン6及び第4の組合せパターン10Dが縮小投影されて転写されて、第2の回路素子2Bが形成される。 Thus, the circuit element patterns 6 and the fourth combination pattern 10D of the original 8 on the substrate 1 is transferred is reduced and projected, the second circuit element 2B is formed.
【0052】 [0052]
続いて、図8(c)に示すように、ステッパ装置内で原版8の位置を固定したままで基板1をほぼ1ショット位置分だけさらに上方向に移動して、第3の組合せパターン10Cを選択して露光処理を行って、基板1上のショット位置▲3▼に回路素子用パターン6及び第3の組合せパターン10Cを縮小投影する。 Subsequently, as shown in FIG. 8 (c), by moving the substrate 1 to approximately 1 shot position worth only further upward while fixing the position of the original 8 inside the stepper apparatus, a third combination pattern 10C performing an exposure process selected and to project a reduced size of a shot position ▲ 3 ▼ circuit elements patterns 6 and the third combination pattern 10C on the substrate 1. この場合、基板1のショット位置▲2▼とショット位置▲3▼とは、ショット位置▲2▼の下端部(遮蔽されたプロセスモニタ用パターン7cに相当する領域)と、ショット位置▲3▼の上端部(プロセスモニタ用パターン7aが転写された領域)とが重複して露光処理されるように配置する。 In this case, the shot position ▲ 2 ▼ and the shot position ▲ 3 ▼ substrate 1, shot position ▲ 2 ▼ the lower part (region corresponding to the shielded process monitor pattern 7c), the shot position ▲ 3 ▼ of upper section (region process monitoring pattern 7a has been transferred) are overlapping arranged so that the exposure process. これによって、基板1上には原版8の回路素子用パターン6及び第3の組合せパターン10Cが縮小投影されて転写されて、第3の回路素子2Cが形成される。 Thus, the circuit element patterns 6 and the third combination patterns 10C of the original 8 on the substrate 1 is transferred is reduced and projected, the third circuit element 2C is formed.
【0053】 [0053]
以上によって、基板1上において第1列分の3個の回路素子2A乃至2Cが形成される。 Or the three of the circuit elements 2A through 2C of the first column of the substrate 1 is formed.
【0054】 [0054]
次に、同様にして、第3列分の3個の回路素子2G乃至2Iの形成方法について説明する。 Then, Similarly, it describes the formation method of the third row of three circuit elements 2G to 2I.
【0055】 [0055]
まず、図9(a)に示すように、基板1をステッパ装置に装着して、原版8の位置を固定したままで、第3の組合せパターン10Cを選択して露光処理を行って、基板1上のショット位置▲7▼に回路素子用パターン6及び第3の組合せパターン10Cを縮小投影する。 First, as shown in FIG. 9 (a), by mounting the substrate 1 to the stepper machine, while fixing the position of the original 8, by performing an exposure process by selecting the third combination pattern 10C, the substrate 1 shot position of the upper ▲ 7 reduces and projects a circuit element pattern 6 and the third combination patterns 10C to ▼. これによって、基板1上には原版8の回路素子用パターン6及び第3の組合せパターン10Cが縮小投影されて転写されて、第7の回路素子2Gが形成される。 Thus, on the substrate 1 is transferred is projected reduced circuit element patterns 6 and the third combination patterns 10C of the original 8, the circuit element 2G of the seventh is formed.
【0056】 [0056]
次に、図9(b)に示すように、ステッパ装置内で原版8の位置を固定したままで基板1をほぼ1ショット位置分だけ上方向に移動して、第2の組合せパターン10Bを選択して露光処理を行って、基板1のショット位置▲8▼に回路素子6及び第2の組合せパターン10Bを縮小投影する。 Next, as shown in FIG. 9 (b), by moving the substrate 1 in the upward direction by approximately 1 shot position min while fixing the position of the original 8 inside the stepper apparatus, selecting a second combination pattern 10B performing an exposure process and to project a reduced size of a circuit element 6 and the second combination pattern 10B to the shot position of the substrate 1 ▲ 8 ▼. この場合、基板1のショット位置▲7▼とショット位置▲8▼とは、ショット位置▲7▼の下端部(遮蔽されたプロセスモニタ用パターン7cに相当する領域)と、ショット位置▲8▼の上端部(遮蔽されたプロセスモニタ用パターン7aに相当する領域)とが重複して露光処理されるように配置される。 In this case, the shot position of the substrate 1 ▲ 7 ▼ and shot position ▲ 8 ▼ and has a lower end portion of the shot position ▲ 7 ▼ and (area corresponding to shielded process monitor pattern 7c), the shot position ▲ 8 ▼ of upper and (region corresponding to the shielded process monitor pattern 7a) are arranged to be overlapping exposure process. これによって、基板1上には原版8の回路素子用パターン6及び第2の組合せパターン10Bが縮小投影されて転写されて、第8の回路素子2Hが形成される。 Thus, the circuit element patterns 6 and second combination patterns 10B of the original 8 on the substrate 1 is transferred is reduced and projected, the circuit elements 2H eighth is formed.
【0057】 [0057]
続いて、図9(c)に示すように、ステッパ装置内で原版8の位置を固定したままで基板1をほぼ1ショット位置分だけさらに上方向に移動して、第2の組合せパターン10Bを選択して露光処理を行って、基板1上のショット位置▲9▼に回路素子用パターン6及び第2の組合せパターン10Bを縮小投影する。 Subsequently, as shown in FIG. 9 (c), by moving the substrate 1 to approximately 1 shot position worth only further upward while fixing the position of the original 8 inside the stepper apparatus, a second combination pattern 10B performing an exposure process selected and to project a reduced size of a circuit element pattern 6 and the second combination pattern 10B to the shot position ▲ 9 ▼ on the substrate 1. この場合、基板1のショット位置▲8▼とショット位置▲9▼とは、ショット位置▲8▼の下端部(プロセスモニタ用パターン7cが転写された領域)と、ショット位置▲9▼の上端部(遮蔽されたプロセスモニタ用パターン7aに相当する領域)とが重複して露光処理されるように配置する。 In this case, the shot position of the substrate 1 ▲ 8 ▼ and shot position ▲ 9 ▼ and has a lower end portion of the shot position ▲ 8 ▼ and (space the process monitor pattern 7c has been transferred), the upper end portion of the shot position ▲ 9 ▼ arranged such that (a region corresponding to the shielded process monitor pattern 7a) is overlapping exposure process. これによって、基板1上には原版8の回路素子用パターン6及び第2の組合せパターン10Bが縮小投影されて転写されて、第9の回路素子2Iが形成される。 Thus, the circuit element patterns 6 and second combination patterns 10B of the original 8 on the substrate 1 is transferred is reduced and projected, the circuit element 2I ninth is formed.
【0058】 [0058]
なお、図9(a)乃至図9(c)の転写プロセスにおいては、図示しない第4乃至第6の回路素子の右側のスクライブ領域と、第7乃至第9の回路素子2G乃至2Iの左側のスクライブ領域とが、重複されるように転写される。 In the transfer process shown in FIG. 9 (a) to FIG. 9 (c), the and the right of the scribe region of the fourth to sixth circuit element (not shown) of the left side of the seventh to ninth circuit element 2G to 2I and a scribe region is transferred to be overlapped.
【0059】 [0059]
以上によって、基板1上において9個の回路素子2A乃至2Iが形成され、各回路素子2A乃至2Iの周囲に設けられたスクライブ領域3には、予め用意された4種類のプロセスモニタ用パターン7a乃至7dの中から2つ以上を任意に選択して組み合わせて構成された、4通りの組合せパターンが形成される。 By the above, nine circuit elements 2A to 2I on the substrate 1 is formed, the scribe region 3 provided around the respective circuit elements 2A to 2I, pattern 7a to a previously prepared four process monitor constructed of any combination by selecting two or more of the 7d, the combination pattern is formed of four ways. この後、スクライブ領域3に沿ってスクライブすることにより、基板1は各回路素子2A乃至2IごとにLSIチップとして分離される。 Thereafter, by scribing along scribe region 3, the substrate 1 is separated as an LSI chip for each circuit element 2A to 2I.
【0060】 [0060]
このような実施例2によれば次のような効果が得られる。 The following effects can be obtained according to this second embodiment.
【0061】 [0061]
(1)基板1に形成された複数の回路素子2A乃至2Iの周囲に設けられたスクライブ領域3には、予め用意された4種類のプロセスモニタ用パターン7a乃至7dの中から2つ以上を任意に選択して組み合わせて構成された、4通りの組合せパターンが形成されているので、同一の原版8を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。 (1) The scribe region 3 provided around the plurality of circuit elements 2A to 2I formed on the substrate 1, any two or more of the four types of process monitoring pattern 7a to 7d prepared in advance constructed by combining selected, since the combination patterns of four kinds are formed on, by separately forming a circuit pattern using the same original 8, process monitoring pattern without increasing the chip area it is possible to increase the types. これによって本実施例の場合、プロセスモニタ項目を4つに増加させることができる。 Thus in the present embodiment, it is possible to increase the process monitor items into four.
【0062】 [0062]
(2)複数の回路素子2A乃至2Iの周囲に設けられたスクライブ領域3に、予め用意された4種類のプロセスモニタ用パターン7a乃至7dの中から2つ以上を任意に選択して4通りの組合せパターンを形成するには、ステッパ装置にもともと備わっている遮蔽ブレード9を利用して調整すれば良いので、特別な装置を用意することなく、簡単に実現することができる。 (2) in the scribe region 3 provided around the plurality of circuit elements 2A to 2I, four kinds of arbitrarily selected two or more of the previously prepared 4 types of process monitoring pattern 7a to 7d to form the combination pattern, it is sufficient to adjust by using the shielding blade 9 that intrinsic to the stepper machine, without preparing a special device can be easily realized.
【0063】 [0063]
(実施例3) (Example 3)
図10は本発明の実施例3による基板を示す平面図で、本実施例の基板は、例えばシリコン単結晶基板1に複数の回路素子12が形成され、これら複数の回路素子12は各々同一パターンの原版を使用して、異なる回路パターンに作り分けられている。 Figure 10 is a plan view showing a substrate according to Embodiment 3 of the present invention, the substrate of the present embodiment, for example, silicon plurality of circuit elements 12 on a single crystal substrate 1 is formed, the plurality of circuit elements 12 are each the same pattern use precursor, it is separately formed in different circuit patterns. 一例として、回路素子12はPMOS素子用領域12P及びNMOS素子用領域12Nを形成した例で示している。 As an example, circuit element 12 is shown in the example of forming the region 12P and the region 12N for NMOS devices for PMOS devices.
【0064】 [0064]
本実施例においても、同一パターンの原版を使用して、基板1上に2種以上の回路パターンを作り分けることが行われる。 In this embodiment, by using the precursor of the same pattern, it is performed to separately form two or more circuit pattern on the substrate 1.
【0065】 [0065]
次に、図10に示した本実施例の基板の製造方法を説明する。 Next, a method for manufacturing the substrate of the present embodiment shown in FIG. 10.
【0066】 [0066]
まず、図11に示すように、中央部に回路素子用パターン6が描かれるとともに、各々上下端部にパターン11A、11Bからなる2種類の光透過パターン11が描かれた原版8を、2種類(PMOS用の原版8P及びNMOS用の原版8N)用意する。 First, as shown in FIG. 11, with circuit element pattern 6 is drawn in the central portion, each pattern 11A in the upper and lower ends, two kinds of original 8 light transmission pattern 11 is drawn consisting 11B, two (original 8N for the original 8P and NMOS for PMOS) is prepared. なお、回路素子用パターン6の具体的形状は省略している。 The specific shape of the circuit element pattern 6 is omitted. 各光透過パターン11A、11Bの位置は各々、基板1のスクライブ領域3となる位置に形成される。 Each light transmitting pattern 11A, the position of 11B are each formed in the position where the scribe region 3 of the substrate 1.
【0067】 [0067]
まず、図12に示すように、PMOS用の原版8Pを用いてステッパ装置内で原版8Pの位置を固定したままで、原版8Pの光透過パターン11Aのみを遮蔽ブレード9によって遮蔽した状態で露光処理を行って、基板1上のショット位置▲1▼に回路素子用パターン6及び光透過パターン11Bを縮小投影する。 First, as shown in FIG. 12, while fixing the position of the original 8P within the stepper apparatus using an original 8P for PMOS, the exposure process only light transmitting pattern 11A of the original 8P while shielded by shielding blade 9 the go to project a reduced size of a circuit element pattern 6 and the light transmitting pattern 11B to the shot position ▲ 1 ▼ substrate 1. これによって、基板1上には原版8Pの回路素子用パターン6及び光透過パターン11Bが縮小投影されて転写される。 Thus, on the substrate 1 circuit element pattern 6 and the light transmitting pattern 11B of the original 8P it is transferred is reduced and projected.
【0068】 [0068]
次に、図12に示すように、ステッパ装置内で原版8Pの位置を固定したままで基板1をほぼ1ショット位置分だけ上方向に移動して、原版8Pの光透過パターン11Bのみを遮蔽ブレード9によって遮蔽した状態で露光処理を行って、基板1のショット位置▲2▼に回路素子6及びプロセスモニタ用パターン11Aを縮小投影する。 Next, as shown in FIG. 12, it moves upward the substrate 1 by approximately 1 shot position min while fixing the position of the original 8P within the stepper apparatus, only the light transmission patterns 11B of the original 8P shielding blade 9 performs an exposure process in a state of being shielded by the shot position of the substrate 1 ▲ 2 ▼ to project a reduced size of a circuit element 6 and the process monitoring pattern 11A. この場合、基板1のショット位置▲1▼とショット位置▲2▼とは、ショット位置▲1▼の下端部(光透過パターン11Bが転写された領域)と、ショット位置▲2▼の上端部(光透過パターン11Aが転写された領域)とが重複して露光処理されるように配置される。 In this case, the shot position of the substrate 1 ▲ 1 ▼ and shot position ▲ 2 ▼ and has a lower end portion of the shot position ▲ 1 ▼ and (region where light transmission pattern 11B has been transferred), the shot position ▲ 2 ▼ upper end of the ( light transmission pattern 11A is arranged such that regions) and transfer the overlapping exposure process. これによって、基板1上には原版8Pの回路素子用パターン6及び光透過パターン11Aが光透過パターン11Bと重複して縮小投影されて転写される。 Thus, on the substrate 1 circuit element pattern 6 and the light transmitting pattern 11A of the original 8P it is transferred is reduced and projected by overlapping the light transmissive pattern 11B. (但し、先に露光処理された光透過パターン11Bのみが転写される)。 (However, only the light transmission patterns 11B that are exposed processed first is transferred).
【0069】 [0069]
次に、図12に示すように、ステッパ装置内で原版8Pの位置を固定したままで基板1をほぼ1ショット位置分だけさらに上方向に移動して、原版8Pの光透過パターン11Aのみを遮蔽ブレード9によって遮蔽した状態で露光処理を行って、基板1のショット位置▲3▼に回路素子6及び光透過パターン11Bを縮小投影する。 Next, as shown in FIG. 12, moved by further upwardly approximately 1 shot position worth the substrate 1 while fixing the position of the original 8P within the stepper apparatus, only the light transmission patterns 11A of the original 8P shielding performing an exposure process in a state of being shielded by the blade 9, to project a reduced size of a circuit element 6 and the light transmitting pattern 11B to the shot position ▲ 3 ▼ substrate 1. この場合、基板1のショット位置▲2▼とショット位置▲3▼とは、ショット位置▲2▼の下端部(遮蔽された光透過パターン11Bの相当する領域)と、ショット位置▲3▼の上端部(遮蔽された光透過パターン11Aに相当する領域)とが重複して露光処理されるように配置される。 In this case, the shot position ▲ 2 ▼ and the shot position ▲ 3 ▼ substrate 1, shot position ▲ 2 ▼ the lower portion (corresponding to the region of shielded light transmitting pattern 11B), the shot position ▲ 3 ▼ upper end of parts are arranged such that (a region corresponding to the light transmitting pattern 11A which is shielded) is overlapping exposure process. これによって、基板1上には原版8Pの回路素子用パターン6及び光透過パターン11Bが縮小投影されて転写される。 Thus, on the substrate 1 circuit element pattern 6 and the light transmitting pattern 11B of the original 8P it is transferred is reduced and projected.
【0070】 [0070]
以上によって、基板1上においてPMOS素子用領域2Pが形成される。 Above the regions 2P for PMOS devices on the substrate 1 is formed.
【0071】 [0071]
次に、同様にして、NMOS素子用領域2Nの形成方法について説明する。 Next, in the same way, it will be described a method of forming the region for NMOS devices 2N.
【0072】 [0072]
まず、図13に示すように、NMOS用の原版8Nを用いてステッパ装置内で原版8Nの位置を固定したままで、原版8Nの光透過パターン11Bのみを遮蔽ブレード9によって遮蔽した状態で露光処理を行って、基板1上のショット位置▲4▼に回路素子用パターン6及び光透過パターン11Aを縮小投影する。 First, as shown in FIG. 13, the exposure process while fixing the position of the original 8N in stepper apparatus, only the light transmission patterns 11B of the original 8N while shielded by shielding blade 9 with an original 8N for NMOS the go to project a reduced size of a circuit element pattern 6 and the light transmitting pattern 11A in the shot position ▲ 4 ▼ on the substrate 1. これによって、基板1上には原版8Nの回路素子用パターン6及び光透過パターン11Aが縮小投影されて転写される。 Thus, on the substrate 1 circuit element pattern 6 and the light transmitting pattern 11A of the original 8N it is transferred is reduced and projected.
【0073】 [0073]
次に、図13に示すように、ステッパ装置内で原版8Nの位置を固定したままで基板1をほぼ1ショット位置分だけ上方向に移動して、原版8Nの光透過パターン11Aのみを遮蔽ブレード9によって遮蔽した状態で露光処理を行って、基板1のショット位置▲5▼に回路素子6及び光透過パターン11Bを縮小投影する。 Next, as shown in FIG. 13, it moves upward the substrate 1 by approximately 1 shot position min while fixing the position of the original 8N in stepper apparatus, only the light transmission patterns 11A of the original 8N shielding blade 9 performs an exposure process in a state of being shielded by a to project a reduced size of a circuit element 6 and the light transmitting pattern 11B to the shot position of the substrate 1 ▲ 5 ▼. この場合、基板1のショット位置▲4▼とショット位置▲5▼とは、ショット位置▲4▼の下端部(遮蔽された光透過パターン11Bに相当する領域)と、ショット位置▲5▼の上端部(遮蔽された光透過パターン11Aに相当する領域)とが重複して露光処理されるように配置される。 In this case, the shot position of the substrate 1 ▲ 4 ▼ and shot position ▲ 5 ▼ and has a lower end portion of the shot position ▲ 4 ▼ and (region corresponding to the light transmitting pattern 11B which is shielded), the shot position ▲ 5 ▼ upper end of parts are arranged such that (a region corresponding to the light transmitting pattern 11A which is shielded) is overlapping exposure process. これによって、基板1上には原版8Nの回路素子用パターン6及び光透過パターン11Bが縮小投影されて転写される。 Thus, on the substrate 1 circuit element pattern 6 and the light transmitting pattern 11B of the original 8N it is transferred is reduced and projected.
【0074】 [0074]
次に、図13に示すように、ステッパ装置内で原版8Nの位置を固定したままで基板1をほぼ1ショット位置分だけさらに上方向に移動して、原版8Nの光透過パターン11Bのみを遮蔽ブレード9によって遮蔽した状態で露光処理を行って、基板1のショット位置▲6▼に回路素子6及び光透過パターン11Aを縮小投影する。 Next, as shown in FIG. 13, moved by further upwardly approximately 1 shot position worth the substrate 1 while fixing the position of the original 8N in stepper apparatus, only the light transmission patterns 11B of the original 8N shielding performing an exposure process in a state of being shielded by the blade 9, to project a reduced size of a circuit element 6 and the light transmitting pattern 11A in the shot position ▲ 6 ▼ substrate 1. この場合、基板1のショット位置▲5▼とショット位置▲6▼とは、ショット位置▲5▼の下端部(光透過パターン11Bが転写された領域)と、ショット位置▲6▼の上端部(光透過パターン11Aが転写された領域)とが重複して露光処理されるように配置される。 In this case, the shot position of the substrate 1 ▲ 5 ▼ and the shot position ▲ 6 ▼, shot position ▲ 5 ▼ the lower part (region where light transmission pattern 11B has been transferred), the shot position ▲ 6 ▼ upper end of the ( light transmission pattern 11A is arranged such that regions) and transfer the overlapping exposure process. これによって、基板1上には原版8Nの回路素子用パターン6及び光透過パターン11Aが光透過パターン11Bと重複して縮小投影されて転写される。 Thus, on the substrate 1 circuit element pattern 6 and the light transmitting pattern 11A of the original 8N it is transferred is reduced and projected by overlapping the light transmissive pattern 11B. (但し、先に露光処理された光透過パターン11Bのみが転写される)。 (However, only the light transmission patterns 11B that are exposed processed first is transferred).
【0075】 [0075]
以上によって、基板1上においてPMOS素子用領域2P及びNMOS素子用領域2Nが形成される。 Above the regions 2P and regions 2N for NMOS devices for PMOS devices on the substrate 1 is formed. この後、各領域2P及び2Nに対しては、イオン打ち込み法や拡散法等によって所望の不純物をドーピングする等のプロセス処理を施すことにより、PMOS素子及びNMOS素子を形成する。 Thereafter, for each region 2P and 2N, by performing the process processing such as doping a desired impurity by ion implantation or diffusion method, or the like, to form a PMOS and NMOS devices. なお、光透過パターン11A、11Bを形成すべき位置は、図10で示した位置のスクライブ領域3に限らず、任意の位置のスクライブ領域3に形成することができる。 Incidentally, position for forming a light transmitting pattern 11A, and 11B is not limited to the scribe region 3 position shown in FIG. 10, can be formed in the scribe region 3 at an arbitrary position.
【0076】 [0076]
このような実施例3によれば次のような効果が得られる。 The following effects can be obtained according to this third embodiment.
【0077】 [0077]
(1)基板1に複数の回路素子2が形成され、これら複数の回路素子2は各々同一パターンの原版8P、8Nを使用して、異なる回路パターンに作り分けられているので、コストアップを伴うことなく多品種少量生産が可能となる。 (1) a plurality of circuit elements 2 to the substrate 1 is formed, the original 8P each the plurality of circuit elements 2 are the same pattern, using 8N, so are separately formed in different circuit patterns involve costs high-mix low-volume production is possible without.
【0078】 [0078]
(2)複数の回路素子2を形成するため異なる回路パターンを作り分けるには、ステッパ装置にもともと備わっている遮蔽ブレード9を利用して調整すれば良いので、特別な装置を用意することなく、簡単に実現することができる。 (2) To separately form different circuit patterns to form a plurality of circuit elements 2, so may be adjusted by utilizing the shielding blade 9 that intrinsic to the stepper machine, without preparing a special device, it can be easily realized.
【0079】 [0079]
なお、各実施例で原版8P、8N上の各種のパターンを基板1上に転写する場合には、周知のフォトレジストを予め基板1上に塗布しておくことにより実現することができるが、特に本発明の各実施例においてはポジ型のフォトレジストを用いることが望ましい。 Incidentally, the original 8P In each embodiment, when transferring the various patterns on 8N on the substrate 1 can be realized by previously applied on previously substrate 1 a known photoresist, particularly in the embodiments of the present invention it is desirable to use a positive photoresist.
【0080】 [0080]
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。 Although the invention made by the present inventors has been concretely described based on the embodiments, the present invention, the present invention is not limited to the embodiments, and various modifications are possible within a scope not departing from the gist thereof it is a matter of course.
【0081】 [0081]
例えば、各実施例においては、基板としては半導体材料を使用する例で説明したが、これに限らず絶縁材料を使用することもできる。 For example, in each embodiment, the substrate has been described in an example of using a semiconductor material, it is also possible to use an insulating material is not limited thereto.
【0082】 [0082]
また、原版に予め用意された複数種類のパターンの中から2つ以上を任意に選択して組み合わせる例は、実施例で示した例に限らず、その他の組み合わせを選択することもできる。 Further, examples of combining arbitrarily selected two or more from among a plurality of types of patterns prepared in advance on the original is not limited to the examples shown in the examples, it is also possible to select other combinations.
【0083】 [0083]
さらに、原版の回路素子用パターンとその他のパターンを基板に転写するには、各パターンを同時に転写することなく別々に転写することも可能である。 In addition, to transfer the circuit elements of the original pattern and other patterns on the substrate, it is also possible to transfer separately without transferring the patterns simultaneously.
【0084】 [0084]
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である、原版のパターンを基板に転写する技術について説明したが、それに限定されるものではない。 Above the description is mainly the field of utilization of the invention made by the inventors has been as the background, it has been described a technique for transferring a pattern of an original onto a substrate, but is not limited thereto. 本発明は、少なくとも同一の原板を使用して、異なる回路パターンを作り分ける条件のものには適用できる。 The present invention uses at least the same original plate can be applied to those conditions to separately form the different circuit patterns.
【0085】 [0085]
【発明の効果】 【Effect of the invention】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。 To briefly explain advantageous effects obtained by typical ones of the inventions disclosed in this specification, it is as follows.
【0086】 [0086]
同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。 By separately forming a circuit pattern using the same original, it becomes possible to increase the types of process monitoring pattern without increasing the chip area.
【0087】 [0087]
同一原版を使用して回路パターンを作り分けることにより、コストアップを伴うことなく多品種少量生産が可能となる。 By separately forming a circuit pattern using the same precursor, it is possible to limited production of diversified products without cost.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の実施例1による基板を示す平面図である。 1 is a plan view showing a substrate according to Example 1 of the present invention.
【図2】本発明の実施例1による基板の製造方法に使用される原版を示す平面図である。 2 is a plan view showing an original to be used in method of manufacturing a substrate according to Embodiment 1 of the present invention.
【図3】本発明の実施例1による基板の製造方法を説明するもので、(a)乃至(c)は平面図である。 [Figure 3] serve to explain the method of manufacturing a substrate according to Embodiment 1 of the invention, (a) to (c) is a plan view.
【図4】本発明の実施例1による基板の製造方法を説明するもので、(a)乃至(c)は平面図である。 [4] illustrate the preparation method of a substrate according to Embodiment 1 of the invention, (a) to (c) is a plan view.
【図5】本発明の実施例2による基板を示す平面図である。 5 is a plan view showing a substrate according to a second embodiment of the present invention.
【図6】本発明の実施例2による基板の製造方法に使用される原版を示す平面図である。 6 is a plan view showing an original to be used in method of manufacturing a substrate according to Embodiment 2 of the present invention.
【図7】本発明の実施例2による基板の製造方法に使用される原版の複数のパターンの組み合わせ例を説明するもので、(a)乃至(d)は平面図である。 [7] intended to illustrate possible combinations of a plurality of pattern of an original to be used in the method of manufacturing a substrate according to the second embodiment of the invention, (a) to (d) is a plan view.
【図8】本発明の実施例2による基板の製造方法を説明するもので、(a)乃至(c)は平面図である。 [8] serve to explain the method of manufacturing a substrate according to the second embodiment of the invention, (a) to (c) is a plan view.
【図9】本発明の実施例2による基板の製造方法を説明するもので、(a)乃至(c)は平面図である。 [9] serve to explain the method of manufacturing a substrate according to the second embodiment of the invention, (a) to (c) is a plan view.
【図10】本発明の実施例3による基板を示す平面図である。 Is a plan view showing a substrate according to Example 3 of the present invention; FIG.
【図11】本発明の実施例3による基板の製造方法に使用される原版を示す平面図である。 11 is a plan view showing an original to be used in method of manufacturing a substrate according to Embodiment 3 of the present invention.
【図12】本発明の実施例3による基板の製造方法を説明する平面図である。 It is a plan view for explaining a method of manufacturing a substrate according to Embodiment 3 of the present invention; FIG.
【図13】本発明の実施例3による基板の製造方法を説明する平面図である。 13 is a plan view for explaining a method of manufacturing a substrate according to Embodiment 3 of the present invention.
【符号の説明】 DESCRIPTION OF SYMBOLS
1…シリコン単結晶基板、2、2A乃至2I、12…回路素子、3…スクライブ領域、5a乃至5c…パッド、5d、5e…導電路、6…回路素子用パターン、7、7A、7B、7a乃至7d…プロセスモニタ用パターン、8…原版、8P…PMOS用の原版、8N…NMOS用の原版、9…遮蔽ブレード、10A乃至10D…組合せパターン、11、11A、11B…光透過パターン、12P…PMOS素子用領域、12N…NMOS素子用領域。 1 ... silicon single crystal substrate, 2, 2A to 2I, 12 ... circuit element, 3 ... scribe region, 5a to 5c ... pad, 5d, 5e ... conductive path, 6 ... circuit element patterns, 7, 7A, 7B, 7a to 7d ... process monitoring pattern, 8 ... original, 8P ... original for PMOS, 8N ... original for NMOS, 9 ... shielding braid, 10A to 10D ... combination patterns, 11, 11A, 11B ... light transmitting pattern, 12P ... area for PMOS devices, 12N ... area for NMOS devices.

Claims (3)

  1. 回路素子用パターン及び複数のプロセスモニタ用パターンが描かれた原版を準備する工程と、 Preparing a circuit element pattern and a master in which a plurality of process monitoring pattern is drawn,
    前記原版を縮小投影露光装置に装着する工程と、 A step of mounting the original onto the reduced projection exposure apparatus,
    前記原版に描かれた回路素子用パターン及び前記複数の中のあるプロセスモニタ用パターンから任意に選択された前記プロセスモニタ用パターンを、前記縮小投影露光装置の試料台上の半導体基板の第1の領域及び前記第1の領域の周辺のスクライブ領域にそれぞれ転写する工程と、 The process monitor patterns arbitrarily selected from one process monitoring pattern in the pattern and the plurality for drawn circuit element to the original, first semiconductor substrate on the sample stage of the reduction projection exposure apparatus and transferring each of the regions and a scribe region surrounding the first region,
    前記試料台を移動する工程と、 A step of moving the sample stage,
    前記原版に描かれた回路素子用パターン及び前記複数の中の他のプロセスモニタ用パターンを、前記半導体基板の第2の領域及び前記第2の領域の周辺のスクライブ領域にそれぞれ転写する工程とを有することを特徴とする半導体装置の製造方法。 And a step of transferring each other processes monitoring pattern in the pattern and the plurality for drawn circuit element to the original, the scribe region surrounding the second region and the second region of said semiconductor substrate the method of manufacturing a semiconductor device characterized in that it comprises.
  2. 回路素子用パターン及び複数のプロセスモニタ用パターンが描かれた原版を準備する工程と、 Preparing a circuit element pattern and a master in which a plurality of process monitoring pattern is drawn,
    前記原版を縮小投影露光装置に装着する工程と、 A step of mounting the original onto the reduced projection exposure apparatus,
    前記原版に描かれた回路素子用パターン及び前記複数の中のあるプロセスモニタ用パターンから任意に選択された前記プロセスモニタ用パターンを、前記縮小投影露光装置の試料台上の半導体基板の第1の領域及び前記第1の領域の周辺のスクライブ領域にそれぞれ転写する工程と、 The process monitor patterns arbitrarily selected from one process monitoring pattern in the pattern and the plurality for drawn circuit element to the original, first semiconductor substrate on the sample stage of the reduction projection exposure apparatus and transferring each of the regions and a scribe region surrounding the first region,
    前記試料台を移動する工程と、 A step of moving the sample stage,
    前記原版に描かれた回路素子用パターン及び全ての前記複数のプロセスモニタ用パターンを、前記半導体基板の第2の領域及び前記第2の領域の周辺のスクライブ領域にそれぞれ転写する工程とを有することを特徴とする半導体装置の製造方法。 Having a step of transferring each said for drawn circuit elements on the original pattern and all of the plurality of process monitoring pattern, the scribe region surrounding the second region and the second region of said semiconductor substrate the method of manufacturing a semiconductor device according to claim.
  3. 回路素子用パターン及び複数のプロセスモニタ用パターンが描かれた原版を準備する工程と、 Preparing a circuit element pattern and a master in which a plurality of process monitoring pattern is drawn,
    前記原版を縮小投影露光装置に装着する工程と、 A step of mounting the original onto the reduced projection exposure apparatus,
    前記原版に描かれた回路素子用パターン及び前記複数の中のあるプロセスモニタ用パターンから任意に選択された前記プロセスモニタ用パターンを、前記縮小投影露光装置の試料台上の半導体基板の第1の領域及び前記第1の領域の周辺のスクライブ領域にそれぞれ転写する工程と、 The process monitor patterns arbitrarily selected from one process monitoring pattern in the pattern and the plurality for drawn circuit element to the original, first semiconductor substrate on the sample stage of the reduction projection exposure apparatus and transferring each of the regions and a scribe region surrounding the first region,
    前記試料台を移動する工程と、 A step of moving the sample stage,
    前記原版に描かれた回路素子用パターンは前記半導体基板の第2の領域に転写し、全ての前記複数のプロセスモニタ用パターンは転写しない工程とを有することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device wherein the depicted circuit element pattern on the original is transferred to the second region of the semiconductor substrate, all of the plurality of process monitor pattern is characterized by having a step which is not transcribed.
JP2779795A 1995-02-16 1995-02-16 A method of manufacturing a semiconductor device Expired - Fee Related JP3595008B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2779795A JP3595008B2 (en) 1995-02-16 1995-02-16 A method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2779795A JP3595008B2 (en) 1995-02-16 1995-02-16 A method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JPH08222509A JPH08222509A (en) 1996-08-30
JP3595008B2 true JP3595008B2 (en) 2004-12-02

Family

ID=12230975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2779795A Expired - Fee Related JP3595008B2 (en) 1995-02-16 1995-02-16 A method of manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP3595008B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4372260B2 (en) * 1999-03-17 2009-11-25 シャープ株式会社 A method of manufacturing a liquid crystal panel
JP5533204B2 (en) * 2010-04-30 2014-06-25 富士通セミコンダクター株式会社 Reticle manufacturing method, and semiconductor device

Also Published As

Publication number Publication date
JPH08222509A (en) 1996-08-30

Similar Documents

Publication Publication Date Title
US5340700A (en) Method for improved lithographic patterning in a semiconductor fabrication process
US5451801A (en) Adaptive configurable gate array
KR100453472B1 (en) Multiple image reticle for forming layers
JP4585197B2 (en) Layout design method and photomask
US7669170B2 (en) Circuit layout methodology using via shape process
US5663017A (en) Optical corrective techniques with reticle formation and reticle stitching to provide design flexibility
EP0472217B1 (en) Method of manufacturing semiconductor devices
US5459340A (en) Adaptive configurable gate array
US5897975A (en) Phase shift mask for formation of contact holes having micro dimension
US6228743B1 (en) Alignment method for semiconductor device
JP3751762B2 (en) Production method and the original plate of a semiconductor device
JP2002122976A5 (en)
JP2010509783A (en) Double patterning method for the lithography to enhance the feature space degree of integration
JPH11168053A (en) Electron beam exposure method and semiconductor wafer
KR19990023521A (en) Method for curing the photoresist material formed on a substrate
JPH07135172A (en) Semiconductor device as well as manufacturing method and alignment method thereof
US6194105B1 (en) Method of forming reticle from larger size reticle information
US7422841B2 (en) Exposure control for phase shifting photolithographic masks
JP2682523B2 (en) Exposure method and a monitor pattern
JP3363799B2 (en) Placement method and device structural parts of the device
JP4299420B2 (en) Sequential exposure method
JP5567248B2 (en) Double exposure dual resist layer process for forming a gate pattern
TW558746B (en) Mask for a photolithography process and method of fabricating the same
JP2007508717A (en) Complex patterning method and device having a trench
WO2002086962A1 (en) Method and apparatus for improving resolution of objects in a semiconductor wafer

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040902

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees