JP3588230B2 - A method for manufacturing a wiring board - Google Patents

A method for manufacturing a wiring board Download PDF

Info

Publication number
JP3588230B2
JP3588230B2 JP20603597A JP20603597A JP3588230B2 JP 3588230 B2 JP3588230 B2 JP 3588230B2 JP 20603597 A JP20603597 A JP 20603597A JP 20603597 A JP20603597 A JP 20603597A JP 3588230 B2 JP3588230 B2 JP 3588230B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
insulating layer
wiring
wiring board
heat
heat transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20603597A
Other languages
Japanese (ja)
Other versions
JPH1154939A (en )
Inventor
桂 林
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、例えば、MPU等の高消費電力のLSIや、パワーIC素子等を搭載した半導体素子収納用パッケージや、抵抗素子などの発熱素子を搭載したプリント配線基板の改良に関するものである。 The present invention is, for example, LSI and the high power consumption of the MPU or the like, or a package for housing semiconductor chip equipped with the power IC device, etc., to a equipped with improvement of the printed wiring board to heating element such as a resistance element.
【0002】 [0002]
【従来技術】 [Prior art]
従来より、電子機器は小型化が進んでいるが、近年携帯情報端末の発達や、コンピューターを持ち運んで操作する、いわゆるモバイルコンピューティングの普及によってさらに小型、薄型且つ高精細の多層配線基板が求められる傾向にある。 Conventionally, the electronic equipment has progressed miniaturization, development and the recent portable information terminals, operated carrying your computer, even smaller the spread of so-called mobile computing, a multilayer wiring board of the thin and high-definition obtained There is a tendency.
【0003】 [0003]
従来のプリント配線基板では、プリプレグと呼ばれる有機樹脂を含む平板の表面に銅箔を接着した後、これをエッチングして微細な回路を形成し、これを積層した後、所望位置にマイクロドリルでスルーホールの穴明けを行い、そのホール内壁にメッキ法により金属を付着させてスルーホール導体を形成して各層間の電気的な接続を行っている。 In the conventional printed wiring board, after bonding the copper foil on the surface of plates containing organic resin called prepreg, after which is etched to form a fine circuit, a laminate of this, through the micro drill in the desired position perform drilling of holes, by attaching metal to form through-hole conductors are made electrical connection between layers by plating on the hole inner wall.
【0004】 [0004]
ところが、この方法では、スルーホール導体は配線基板全体にわたり貫通したものであるために、積層数が増加するに伴い、スルーホール数が増加すると、配線に必要なスペースが確保できなくなるという問題が生じ、電子機器の軽量、小型化に伴うプリント基板の薄層化、小型化、軽量化に対しては、対応できないのが現状である。 However, in this method, through-hole conductors for those penetrating throughout the wiring board, with the number of stacked layers increases, the number of through holes is increased, there is a problem in that space required for interconnection can not be ensured , lightweight electronic devices, thinning of a printed circuit board with the miniaturization, size reduction, for weight reduction, can not correspond at present.
【0005】 [0005]
そこで、最近では、絶縁層に対して形成したビアホール内に金属粉末を充填してビアホール導体を形成した後、他の絶縁層を積層して多層化した配線基板が提案されている。 Therefore, recently, after forming the via-hole conductors by filling a metal powder in the via holes formed on the insulating layer, a wiring board having a multilayer structure by stacking another insulating layer has been proposed.
【0006】 [0006]
また、従来のプリント配線基板に対して、半導体素子やコンデンサ素子、抵抗素子などを実装する場合には、配線基板の表面に形成された配線回路層に対してこれらの電気素子を半田等により実装し、実装した素子を樹脂によってモールドする方法、絶縁基板の表面に凹部を形成して、その凹部内に素子を収納して樹脂モールドしたり、蓋体によって凹部を気密に封止する方法がある。 Furthermore, implementation for a conventional printed circuit board, a semiconductor element and a capacitor element, when implementing such resistive element, by soldering, etc. These electric devices with respect to the wiring circuit layer formed on the surface of the wiring substrate and a method of mounting the element is molded by a resin, to form recesses in the surface of the insulating substrate, or a resin mold accommodating the element in its recess, there is a method of sealing a recess hermetically by the lid .
【0007】 [0007]
また、これらの電気素子の中には、パワーIC素子や抵抗素子など、作動時に発熱する素子も多く、IC素子などにおいては、発生した熱によりIC素子が誤動作するなどの問題が生じるために、これら素子自体の熱をいかに放散させて素子自体の温度を低下させるかが大きな課題となっている。 Further, in these electrical devices, such as power IC elements and resistive elements, many elements which generate heat during operation, in an IC device, the generated heat to problems such as IC elements to malfunction occurs, of these elements themselves heat how to dissipate or reduce the temperature of the element itself is a major issue.
【0008】 [0008]
このような素子から発生した熱を放散するための構造としては、例えば、半導体素子収納用パッケージにおいては、図6に示すように、絶縁基板51の表面にIC素子52が実装され、このIC素子52と絶縁基板51内に形成された配線回路層53とスルーホール導体54を介して絶縁基板51の底面に形成された接続端子55と電気的に接続されている。 As a structure for dissipating heat generated from such elements, for example, in the semiconductor device package for housing, as shown in FIG. 6, the IC element 52 is mounted on the surface of the insulating substrate 51, the IC element 52 and insulating the wiring circuit layers 53 are formed in the substrate 51 and through the through-hole conductors 54 are bottom surface formed electrically connected to the connecting terminal 55 of the insulating substrate 51. そして、IC素子52には直に金属からなる放熱体56が取付られている。 Then, the heat radiating member 56 made of a direct metal is attached to the IC element 52. また、図7は、絶縁基板57の表面に形成された配線回路層58とTAB接続されたIC素子59が絶縁基板57内に収納され、配線回路層58に対して、接続端子60が取付られている。 Further, FIG. 7, IC elements 59 which are formed TAB connected to the wiring circuit layer 58 on the surface of the insulating substrate 57 is housed in an insulating substrate 57, the wiring circuit layers 58, the connecting terminal 60 is attached ing. そして、絶縁基板57の一方の表面には放熱体61が取り付けられている。 Then, the heat radiating body 61 is mounted on the one surface of the insulating substrate 57.
【0009】 [0009]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、従来の図6や図7に示したような放熱構造においては、素子を搭載する配線基板自体が放熱体を配線基板の少なくとも一方の表面に接合するために必然的に嵩高くなり、小型の電子機器に搭載するのが困難である。 However, in the heat dissipation structure as shown in conventional Fig. 6 and 7, inevitably bulky high due to the wiring substrate itself for mounting the element to be joined to at least one surface of the wiring substrate the heat radiating body, small it is difficult to mount on electronic equipment. しかも、パッケージの一方の面に放熱体が取り付けられるために、電気素子などの高密度実装化、多素子化が難しく、素子の多ピン化にも対応できないという問題があった。 Moreover, in order to heat radiator is attached to one surface of the package, high-density packaging, such as electrical elements, multi-element processing is difficult, there is a problem that also corresponds to the number of pins of the device.
【0010】 [0010]
また、ビアホール導体を金属粉末の充填によって形成する方法は、ビアホール導体の小径化が可能であるとともに、任意の位置に配設できる点で配線基板の小型化に対しては有効であるが、配線基板をより多層化したとしても、その配線基板に搭載する素子は、配線基板の表面にしか実装することができないために、配線基板の小型化には自ずと限界があった。 Further, a method of the via-hole conductors formed by filling the metal powder, together with a possible diameter of the via-hole conductor is effective against miniaturization of the wiring board in that it can provided at an arbitrary position, wire even more multilayered substrate, the components mounted on the wiring board, because it can not be implemented only on the surface of the wiring substrate, the miniaturization of the wiring substrate naturally a limit.
【0011】 [0011]
従って、本発明は、半導体素子や抵抗素子などの発熱素子を搭載する多層配線基板において、発熱素子を冷却するとともに、発生した熱を効率的に放散することのできる配線基板を効率的に製造する方法を提供することを目的とするものである。 Accordingly, the present invention provides a multilayer wiring board for mounting a heating element such as semiconductor device, a resistor, to cool the heat generating elements, to produce a wiring board capable of dissipating generated heat efficiently efficiently it is an object to provide a method. さらに、本発明は、配線基板に対して多くの素子を搭載することができるとともに、それらの素子から発生する熱を素子の実装密度を下げることなく、放散させることのできる配線基板の製造方法を提供することを目的とするものである。 Furthermore, the present invention, it is possible to mount a number of elements on the wiring board without reducing the mounting density of heat element generated from these elements, a method to manufacture a wiring board capable of dissipating it is an object to provide.
【0012】 [0012]
【課題を解決するための手段】 In order to solve the problems]
本発明者らは、熱硬化性樹脂を含有する絶縁基板の表面および/または内部に配線回路層を被着形成し、絶縁基板の表面および/または内部に電気素子を搭載した配線基板に対して、電気素子の実装密度を下げることなく、発熱性電気素子の温度を低減できる構造について検討を重ねた結果、発熱性電気素子近傍の絶縁基板内部に金属箔からなる伝熱層を埋設することにより、電気素子から発生した熱を伝熱層により配線基板全体に拡散させて均熱化させることができ、これにより素子の温度を低下させることができることを見いだし、本発明に至った。 The present inventors have found that the surface and / or internal to the wiring circuit layer of an insulating substrate containing a thermosetting resin was deposited and formed, to the surface and / or inside the circuit board mounted with electric elements of the insulating substrate without lowering the mounting density of the electric element, as a result of extensive studies about the structure capable of reducing the temperature of the exothermic electrical element, by burying the heat transfer layer comprising a metal foil insulating substrate inside the exothermic electrical devices near , was generated from the electric element heat is diffused into the entire wiring board by heat transfer layer can be soaking in, thereby it found that it is possible to lower the temperature of the device, leading to the present invention.
【0013】 [0013]
即ち、本発明の配線基板の製造方法は、(a)少なくとも熱硬化性樹脂を含む非硬化または半硬化の軟質状態の絶縁層にビアホール導体および配線回路層を形成する工程と、(b) 少なくとも熱硬化性樹脂を含む非硬化または半硬化の軟質状態の絶縁層に伝熱部材を埋設する工程と、(c) 少なくとも熱硬化性樹脂を含む非硬化または半硬化の軟質状態の絶縁層に空隙部を形成し、該空隙部内に発熱性電気素子を収納する工程と、(d) 前記(a)(b)(c)で作製された絶縁層を、前記発熱性電気素子の近傍に前記伝熱部材が位置するとともに、前記発熱性電気素子が基板内部に内蔵されるように積層する工程と、(f)前記積層物を一括して完全硬化する工程と、を具備することを特徴とするものである。 That is, the manufacturing method of the wiring substrate of the present invention includes the steps of forming a non-cured or via hole conductors and wiring circuit layer on the insulating layer in a semi-cured soft state comprising (a) at least a thermosetting resin, (b) at least a step of embedding a non-curing or heat transfer member to the insulating layer in a semi-cured soft state comprising a thermosetting resin, voids in the insulating layer of the uncured or semi-cured soft state comprising (c) at least a thermosetting resin part is formed, a step of accommodating the exothermic electrical elements in the airspace, (d) said (a) (b) an insulating layer made of (c), the heat transfer in the vicinity of the exothermic electrical element the thermal member is positioned, the exothermic electrical element is a step of stacking so as to be incorporated in the substrate, characterized by comprising the steps of completely curing collectively (f) the laminate it is intended.
【0014】 [0014]
本発明の配線基板によれば、伝熱部材を、発熱性の電気素子(以下、発熱素子という。)が搭載された近傍の絶縁基板内に埋設したことにより、発熱素子から発生した熱を伝熱部材を介して、配線基板全体に均熱化させることができる結果、電気素子の発生熱により熱の淀みを解消し、発熱素子の温度を低下させることができる。 According to the wiring board of the present invention, the heat transfer member, the heat generation of the electrical device (hereinafter, referred to heater element.) By was embedded in the insulating substrate in the vicinity mounted, the heat generated from the heating device Den via a heat member, a result that can be soaking the entire wiring board to eliminate the heat of stagnation by the electric element generates heat, the temperature of the heating element can be lowered. また、この伝熱部材の端部を配線基板の側面から露出または突出させることにより、発熱素子から発生した熱を伝熱部材を介して、基板外に放熱することができる。 Further, by exposing or projecting the ends of the heat transfer member from the side surface of the wiring board, the heat generated from the heating device can be via the heat transfer member and heat radiation to the outside of the substrate.
【0015】 [0015]
本発明によれば、電気素子を絶縁基板内部に設けた空隙内にて実装させることにより、配線基板の表面のみならず、基板内部に電気素子を搭載することができる結果、配線基板の多素子実装化、高密度実装化が可能となるとともに、それらの電気素子に対して、個々に伝熱部材を形成することにより、発生した熱の均熱化と放熱性を高めることができる。 According to the present invention, by mounting the electrical device in the gap provided inside the insulating substrate, not only the surface of the wiring substrate, the results can be mounted an electric element inside the substrate, the multi-element wiring board implementation of, it becomes possible to high-density packaging, with respect to their electrical element, by forming the individual heat transfer member, it is possible to increase the soaking and heat dissipation of the generated heat.
【0016】 [0016]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明を図面をもとに説明する。 The present invention will be described based on the drawings. 図1は、電気素子を配線基板の表面に実装したタイプの配線基板の基本的な構造を説明するための要部切り欠き斜視図である。 Figure 1 is a main part cut-away perspective view illustrating the basic structure of the type of the wiring board mounted with electric elements on the surface of the wiring board. 図1によれば、配線基板1は、少なくとも熱硬化性樹脂を含む複数の絶縁層2a、2b、2cおよび2dを積層してなる絶縁基板3の表面および内部に配線回路層4が形成され、さらに、絶縁基板3内には異なる層間の配線回路層を接続するためのビアホール導体5を具備する。 According to FIG. 1, the wiring substrate 1, at least a thermosetting resin a plurality of insulating layers 2a comprising, 2b, the surface and inside the wiring circuit layers 4 of 2c and 2d the stack formed by the insulating substrate 3 is formed, further comprises a via hole conductors 5 for connecting the wiring circuit layers of different layers in the insulating substrate 3. そして、図1の配線基板によれば、絶縁基板3の表面には、発熱素子6を収納するためのキャビティ7が設けられ、絶縁基板3の表面に形成された配線回路層4とワイヤーボンディング8等により電気的に接続されている。 Then, according to the wiring board of FIG. 1, on the surface of the insulating substrate 3 is provided with a cavity 7 for housing the heating element 6, and the wiring circuit layers 4 formed on the surface of the insulating substrate 3 wire bonding 8 It is electrically connected by the like.
【0017】 [0017]
また、発熱素子6が収納されたキャビティ7の底面には、高熱伝導性材料からなる伝熱部材9が埋設されている。 Further, on the bottom surface of the cavity 7 of heating element 6 is accommodated, the heat transfer member 9 made of a highly thermally conductive material are embedded. この伝熱部材9は、図1に示すように、キャビティ7の底面を形成する絶縁層2bの表面の発熱素子6の近傍、即ち、発熱素子6と接触するか、または発熱素子6と対面する場所を含め、ビアホール導体5や配線回路層4が設けられていない領域に伝熱部材9が埋設されている。 The heat transfer member 9, as shown in FIG. 1, the vicinity of the heater element 6 of the surface of the insulating layer 2b which forms the bottom surface of the cavity 7, ie, in contact with the heating element 6, or facing the heating element 6 including location, heat transfer member 9 is embedded in a region via-hole conductors 5 and the wiring circuit layers 4 is not provided.
【0018】 [0018]
このような構造において、発熱素子6から発生した熱は、伝熱部材9によって、配線基板全体に拡散され、均熱化されると同時に、発熱素子6での熱の淀みを防止し、発熱素子6を冷却することができる。 In this structure, heat generated from the heating device 6, the heat transfer member 9 is spread on the entire wiring board, at the same time is soaking, to prevent stagnation of heat by the heating element 6, the heat generating element 6 can be cooled. なお、この伝熱部材9は、配線基板の表面で埋設すると、配線基板の表面での回路設計が大きく制約されるために、絶縁基板の内部に埋設されることが必要である。 Incidentally, the heat transfer member 9, when embedded in the surface of the wiring board, for a circuit design on the surface of the wiring substrate is greatly limited, it is necessary to be embedded in the insulating substrate.
【0019】 [0019]
また、伝熱部材9の端部は、配線基板1の側面に露出しているか、あるいは図1の端部10のように、配線基板1の側面から突出させることが望ましい。 The end portion of the heat transfer member 9 are either exposed on the side surfaces of the wiring substrate 1, or as in the end 10 of FIG. 1, it is desirable to project from the side surface of the wiring board 1. このように、伝熱部材9の端部を配線基板1の側面から露出または突出させることにより、伝熱部材9の伝達された熱が、伝熱部材9の露出面、または端部10の突出部12から熱を放散することができる。 Thus, by exposing or projecting the ends of the heat transfer member 9 from the side surface of the wiring substrate 1, it transferred heat of the heat transfer member 9, protrusion of the exposed surface or end 10, of the heat transfer member 9 it is possible to dissipate heat from the part 12. なお、この場合、伝熱部材9の突出部11は、放熱フィンなどの他の放熱部材(図示せず)と熱的に接続して、さらに放熱性を高めることもできる。 In this case, the projecting portion 11 of the heat transfer member 9, the heat radiation other heat dissipating member (not shown), such as fins and in thermal connection, it is also possible to further enhance heat dissipation.
【0020】 [0020]
図1に示した配線基板は、例えば、以下の方法によって作製される。 Wiring board shown in FIG. 1, for example, it is prepared by the following method. まず、図2(a)に示すように、熱硬化性樹脂を含有する非硬化または半硬化の軟質状態の絶縁層2aにビアホールを形成して、その内部に金属粉末を含有する導体ペーストを充填してビアホール導体5aを形成する。 First, as shown in FIG. 2 (a), the insulating layer 2a of the uncured or semi-cured soft state containing a thermosetting resin to form a via hole, filling the conductive paste containing metal powder therein forming a via hole conductors 5a to. それと同時に、半導体素子6を収納するためのキャビティ7をパンチング等により形成する。 At the same time, the cavity 7 for housing the semiconductor element 6 is formed by punching or the like. また、絶縁層2aの所定箇所に配線回路層4aを被着形成する。 Further, it deposited forming the wiring circuit layers 4a at a predetermined position of the insulating layer 2a. 配線回路層4aは、1)絶縁層の表面に金属箔を貼り付けた後、エッチング処理して回路パターンを形成する方法、2)絶縁層表面にレジストを形成して、メッキにより形成する方法、3)転写フィルム表面に金属箔を貼り付け、金属箔をエッチング処理して配線回路層を形成した後、この金属箔からなる配線回路層を絶縁層表面に転写させる方法等により形成することができる。 The wiring circuit layers 4a is 1) after attaching a metal foil on the surface of the insulating layer, a method of forming a circuit pattern by etching, 2) a method of forming a resist on the insulating layer surface is formed by plating, 3) paste the metal foil on the transfer film surface, after forming the wiring circuit layer to the metal foil by etching, the wiring circuit layer made of a metal foil can be formed by a method such as to transfer the insulating layer surface .
【0021】 [0021]
また、同様に図2(b)に軟質状態の絶縁層2bに対して、絶縁層2aと同様に、所定箇所にビアホール導体を5bおよび配線回路層4bを形成する。 Similarly, the insulating layer 2b of soft state in FIG. 2 (b), similarly to the insulating layer 2a, to form a 5b and the wiring circuit layers 4b via hole conductors in a predetermined position. そして、絶縁層2bのキャビティ7の底面を形成する箇所に伝熱部材9を埋設する。 Then, embedding the heat transfer member 9 at a position that forms a bottom surface of the cavity 7 of the insulating layer 2b. 伝熱部材9の埋設は、軟質状態の絶縁層2bに対して、伝熱部材9を圧着して強制的に埋め込むか、または伝熱部材9の厚みが厚い場合には、絶縁層2bの所定箇所に凹部を形成して、その凹部内に、伝熱部材9を嵌め込む。 Embedded in the heat transfer member 9, the insulating layer 2b of soft state, when either by crimping the heat transfer member 9 forcibly embedded, or the thickness of the heat transfer member 9 is thick, a predetermined insulation layer 2b by forming recesses in portions, within its recess, fitting the heat transfer member 9. 凹部の形成は、軟質の絶縁層2a'の表面を加工するか、または型材にスラリーを流して形成すればよい。 Formation of the recesses may be formed by flowing a slurry or processing the surface of the soft insulating layer 2a ', or mold material. また、絶縁層2b'には、絶縁層2aと同様に、所定箇所にビアホール導体5および配線回路層4を形成する。 Further, the insulating layer 2b ', similarly to the insulating layer 2a, to form a via hole conductor 5 and the wiring circuit layers 4 at predetermined positions.
【0022】 [0022]
さらに、上記の絶縁層2a、2bと同様に、図2(c)(d)に示すように、軟質状態の絶縁層2cおよび絶縁層2dに対しても、ビアホール導体5c,5dと配線回路層4c、5cを形成する。 Further, similarly to the insulating layers 2a, 2b, as shown in FIG. 2 (c) (d), also the insulating layer 2c and the insulating layer 2d soft state, via-hole conductors 5c, 5d and the wiring circuit layer 4c, to form a 5c.
【0023】 [0023]
そして、これら絶縁層2a、2b、2cおよび2dを位置合わせして積層圧着した後、熱硬化性樹脂が完全硬化するに十分な温度で加熱して多層配線基板を作製する。 Then, these insulating layers 2a, 2b, after laminating crimped by aligning 2c and 2d, the thermosetting resin to produce a multilayer wiring board is heated at a temperature sufficient to fully cure. そして、その基板のキャビティ7内の伝熱部材9の表面に半導体素子6を接着して、絶縁基板3表面の配線回路層4とワイヤボンディング等により接続することにより、半導体素子6を表面に搭載した図1の配線基板を作製することができる。 Then, mounted by bonding a semiconductor element 6 on the surface of the heat transfer member 9 in the cavity 7 of the board, by connecting the wiring circuit layers 4 and the wire bonding or the like of the insulating substrate 3 surface, the semiconductor device 6 on the surface was wiring board of FIG. 1 can be manufactured. なお、キャビティ7内の発熱素子6は、所望によりエポキシ樹脂等の封止樹脂で封止してもよい。 Incidentally, the heating elements 6 in the cavity 7, optionally may be sealed with a sealing resin such as epoxy resin.
【0024】 [0024]
次に、図3は、本発明の配線基板のうち、電気素子を配線基板の内部に実装したタイプの配線基板に適用した場合の基本的な構造を説明するための要部切り欠き斜視図である。 Next, FIG. 3 of the wiring board of the present invention, in important part cutaway perspective view for explaining the basic structure of the application of the electric element to the wiring board of the type mounted inside the wiring substrate is there. 図3によれば、配線基板21は、少なくとも熱硬化性樹脂を含む複数の絶縁層22a,22b、22c、22d、22eを積層してなる絶縁基板23の表面および内部に配線回路層24が形成され、さらに、絶縁基板23内には異なる層間の配線回路層を接続するためのビアホール導体25を具備する。 According to FIG. 3, the wiring board 21 has a plurality of insulating layers 22a containing at least a thermosetting resin, 22b, 22c, 22d, the wiring circuit layer 24 surface and inside the insulating substrate 23 formed by laminating 22e is formed It is, further comprising a via hole conductor 25 for connecting the wiring circuit layers of different layers in the insulating substrate 23.
【0025】 [0025]
そして、絶縁基板23の内部には、発熱素子26を収納するための空隙部27が設けられ、空隙部27内の絶縁層22aの表面に形成された配線回路層24aと電気的に接続されている。 Then, inside the insulating substrate 23, heat generating elements 26 the gap portion 27 is provided for housing a is an insulating layer 22a surface electrically to the wiring circuit layer 24a formed on the connection of the void portion 27 there.
【0026】 [0026]
図3の配線基板21によれば、発熱素子26が収納された空隙部27に面した絶縁層22cの表面には、金属からなる伝熱部材29が埋設されている。 According to the wiring board 21 of FIG. 3, on the surface of the heating element 26 facing the gap portion 27 which is housed an insulating layer 22c, the heat transfer member 29 made of a metal is embedded. この伝熱部材29は、絶縁層22cのビアホール導体25や配線回路層24が設けられていない領域に埋設されている。 The heat transfer member 29, via-hole conductors 25 and the wiring circuit layer 24 of the insulating layer 22c is buried in a region not provided.
【0027】 [0027]
このような構造において、発熱素子26から発生した熱は、伝熱部材29によって、配線基板全体に拡散され、均熱化されると同時に、発熱素子26での熱の淀みを防止し、発熱素子26を冷却することができる。 In this structure, heat generated from the heating device 26, the heat transfer member 29, is diffused in the entire wiring board, at the same time is soaking, to prevent stagnation of heat by the heating element 26, heating element 26 can be cooled.
【0028】 [0028]
また、伝熱部材29の端部30は、配線基板21の側面に露出しているか、あるいは図3の端部30のように、配線基板21の側面から突出させることが望ましい。 The end portion 30 of the heat transfer member 29 are either exposed on the side surfaces of the wiring substrate 21, or as in the end 30 of FIG. 3, it is desirable to project from the side surface of the wiring board 21. このように、伝熱部材29の端部を配線基板21の側面から露出または突出させることにより、伝熱部材29の伝達された熱が、伝熱部材29の端部の露出面、または端部30の突出部32から熱を放散することができる。 Thus, by exposing or projecting the ends of the heat transfer member 29 from the side surface of the wiring board 21, it transferred heat of the heat transfer member 29, the exposed surface of the end portion of the heat transfer member 29, or end it is possible to dissipate heat from the projecting portion 32 of 30. なお、この場合、伝熱部材29の突出部32は、放熱フィンなどの他の放熱部材(図示せず)と熱的に接続して、さらに放熱性を高めることもできる。 In this case, the projecting portion 32 of the heat transfer member 29, the heat radiation other heat dissipating member (not shown), such as fins and in thermal connection, it is also possible to further enhance heat dissipation.
【0029】 [0029]
図3の配線基板21は、例えば、図4に示されるような工程によって作製される。 Wiring board 21 of FIG. 3, for example, is produced by a process as shown in FIG. まず、図4(a)に示すように、熱硬化性樹脂を含む非硬化または半硬化した軟質状態の絶縁層22aに、所望により厚み方向に貫通するビアホールを形成し、そのビアホール内に金属粉末を含む導体ペーストをスクリーン印刷や吸引処理しながら充填して、ビアホール導体25aを形成する First, as shown in FIG. 4 (a), the non-hardened or semi-hardened soft state insulating layer 22a comprising a thermosetting resin, optionally forming a via hole penetrating in the thickness direction, the metal powder within the hole filled with a conductive paste by screen printing or suction process comprising, forming a via hole conductor 25a.
【0030】 [0030]
配線回路層24aは、1)絶縁層の表面に金属箔を貼り付けた後、エッチング処理して回路パターンを形成する方法、2)絶縁層表面にレジストを形成して、メッキにより形成する方法、3)転写フィルム表面に金属箔を貼り付け、金属箔をエッチング処理して回路パターンを形成した後、この金属箔からなる回路パターンを絶縁層表面に転写させる方法等が挙げられる。 The wiring circuit layer 24a is 1) after attaching a metal foil on the surface of the insulating layer, a method of forming a circuit pattern by etching, 2) a method of forming a resist on the insulating layer surface is formed by plating, 3) paste the metal foil on the transfer film surface, after forming a circuit pattern of the metal foil by etching, a method, and the like to transfer the circuit pattern formed of the metal foil surface of the insulating layer.
【0031】 [0031]
また、図4(b)に示すように、絶縁層22aと同様にして、軟質状態の絶縁層22bに対してビアホール導体25bを形成するとともに、所定箇所に空隙部27を形成する。 Further, as shown in FIG. 4 (b), in the same manner as the insulating layer 22a, to form a via-hole conductor 25b to the insulating layer 22b of soft state, to form the air gap 27 at a predetermined position. そして、絶縁層22bの表面に配線回路層24bを形成するとともに、絶縁層22bの空隙部27にて発熱素子26を実装収納する。 Then, to form the wiring circuit layer 24b on the surface of the insulating layer 22b, to implement housing the heating element 26 in the gap portion 27 of the insulating layer 22b.
【0032】 [0032]
発熱素子26の配線回路層24bへの実装方法としては、図4(b1)に示すように、転写フィルム33の表面に予め配線回路層24bを形成した 、その配線回路層24bに対して発熱素子26を半田、TAB,ワイヤ−ボンディング等により実装する。 As a mounting method of the wiring circuit layer 24b of the heating element 26, as shown in FIG. 4 (b1), after forming a pre-wired circuit layer 24b on the surface of the transfer film 33, heating for the wiring circuit layer 24b the element 26 solders, TAB, wire - implemented by bonding. その後、配線回路層24bと発熱素子26が実装された転写フィルム33を絶縁層22bに積層して転写フィルム33のみを剥がすことにより配線回路層24bと発熱素子26を絶縁層22bに転写させることができる。 Thereafter, a heating element 26 and the wiring circuit layer 24b be transferred to the insulating layer 22b by peeling the transfer film 33 which the heating elements 26 and the wiring circuit layer 24b is mounted only the transfer film 33 by laminating the insulation layer 22b it can.
【0033】 [0033]
また、上記の例では、基本的には、発熱素子26を実装する配線回路層24bは発熱素子26とともに、同時に転写させるものであるが、発熱素子26の実装に関与しない配線回路層(図示せず)は、発熱素子26と配線回路層24bとともに同時するか、または個別に前述した1)〜3)のいずれの方法で形成してもよい。 Further, in the above example, basically, the wiring circuit layer 24b of mounting the heating element 26 with heating element 26, but is intended to be simultaneously transferred, the wiring circuit layer that is not involved in the implementation of the heating element 26 (shown not), either simultaneously with the heating element 26 wiring circuit layer 24b, or separately described above 1) may be formed by any of the methods to 3). また、空隙部27内に収納された発熱素子26は、配線回路層24bに実装された状態でエポキシ樹脂等により封止してもよい。 Further, the heat generating element 26 housed in the gap portion 27 may be sealed by epoxy resin or the like in a state of being mounted on the wiring circuit layer 24b.
【0034】 [0034]
また、軟質状態の絶縁層22cに前記と同様にしてビアホール導体25cを形成すると同時に、絶縁層22cの空隙部27に対面する箇所に伝熱部材29を埋設する。 At the same time when forming a via-hole conductor 25c in the same manner as the insulating layer 22c of a soft state, to bury the heat transfer member 29 at a position facing the gap portion 27 of the insulating layer 22c. 伝熱部材29の埋設は、前記図2(b)で説明したのと同様な方法により行われる。 Embedded in the heat transfer member 29 is performed by a method similar to that described in FIG. 2 (b).
【0035】 [0035]
さらに、軟質状態の絶縁層22dおよび絶縁層22eに対して、上記と同様な方法で配線回路層24d,24eやビアホール導体25d、25eを形成する。 Further, formed on the insulating layer 22d and the insulating layer 22e of soft state, similar to the above wiring circuit layer 24d in a way, 24e and via-hole conductors 25d, the 25e.
【0036】 [0036]
そして、上記のようにして作製した各軟質状態の絶縁層22a、22b、22c、22d,22eを位置合わせして積層圧着した後に、絶縁層22a〜22e中の熱硬化性樹脂が硬化するに十分な温度に加熱して一括して完全硬化させることにより、図3に示したような発熱素子26を内蔵するとともに、その発熱素子326の近傍の絶縁基板22内に伝熱部材29を埋設した配線基板を作製することができる。 Then, the insulating layer 22a of the soft state was prepared as described above, 22b, 22c, 22d, after stacking crimped by aligning 22e, sufficient to cure the thermosetting resin in the insulating layer 22a~22e by fully cured collectively by heating to a temperature wires, with a built-in heating element 26, as shown in FIG. 3, it is embedded a heat transfer member 29 in the vicinity of the insulating substrate 22 of the heating element 326 it is possible to produce a substrate. また、この配線基板の表面には、他の電子部品を搭載することができる。 The surface of this wiring board, it is possible to mount the other electronic components.
【0037】 [0037]
また、本発明によれば、上記の発熱素子の絶縁基板内に形成した空隙部内への実装収納構造と伝熱部材の埋設方法を基礎として、あらゆる形態の多層配線基板を作製することができ、図3、図4で説明した空隙部を有する絶縁層と、伝熱部材を埋設した絶縁層との積層技術によって、例えば、図5に示すように、多層配線基板の絶縁基板34内において、IC素子35や抵抗素子36等のなどの発熱素子を収納する空隙部37,38を同一面内、または異なる層内に形成して、これら複数の発熱素子を実装収納させることができる。 Further, according to the present invention, on the basis of the embedding method of mounting receiving structure and the heat transfer member to the gap portion formed in an insulating substrate of the heat generating element, it is possible to produce a multilayer wiring board of any form, 3, an insulating layer having a void portion described in FIG. 4, the lamination technique and the insulating layer buried heat transfer member, for example, as shown in FIG. 5, the insulating substrate 34 of the multilayer wiring board, IC to form a gap portion 37, 38 for accommodating a heating element, such as such as element 35, a resistor 36 the same plane, or in different layers, it is possible to implement housing the plurality of heating elements. そして、各発熱素子35、36に対して伝熱部材39、40、41を埋設することにより、個々の発熱素子に対して、発生した熱を基板全体に均熱化することができ、伝熱部材39、40、41を基板側面から突出させることによりさらに熱の放散性を高めることができる。 Then, by burying the heat transfer member 39, 40, 41 with respect to the heating elements 35 and 36, it is possible to soaking for individual heating elements, the generated heat to the entire substrate, the heat transfer it can be further enhanced dissipation of heat by protruding the member 39, 40 and 41 from the substrate side. その結果、配線基板における素子の高密度実装化と、小型化を実現しつつ、発熱素子の冷却を行うことのできる多層配線基板を得ることができる。 As a result, it is possible to obtain a high density mounting of the element in the wiring board, while realizing miniaturization, a multilayer wiring board capable of performing cooling of the heating element. なお、図5の実施例によれば、基板の表面にも電子部品を搭載することができる。 Incidentally, according to the embodiment of FIG. 5, it is possible to mount the electronic component on the surface of the substrate.
【0038】 [0038]
本発明において、基板内に埋設される伝熱部材は、熱伝導性に優れた金属やセラミックスが良好に使用できる。 In the present invention, the heat transfer member is embedded in the substrate, having excellent thermal conductivity metal or ceramic can be preferably used. 金属としては銅、アルミニウムまたはその合金が適している。 As metals copper, aluminum or an alloy thereof is suitable. セラミックでは窒化アルミニウム、炭化珪素が良好に用いられるが、加工性の点からは銅やアルミニウムが最適である。 Aluminum nitride is a ceramic, although silicon carbide is well used, from the viewpoint of processability is optimal copper or aluminum. この伝熱部材の厚さは50μm以上、望ましくは100μm以上がよい。 The thickness of the heat transfer member is 50μm or more, preferably it is more than 100 [mu] m. 伝熱部材の厚みが50μm未満でも均熱性および放熱性は改善できるが、伝熱部材としての取り扱いが難しくなり、製造上の困難が伴う。 The thickness of the heat transfer member may be improved temperature uniformity and heat dissipation in less than 50 [mu] m, it becomes difficult to handle as a heat transfer member is accompanied by manufacturing difficulties. 厚さの上限は特に限定されないが、小型軽量の機器に使用するためには1mm以下、望ましくは0.5mm以下が良い。 But not limited the upper limit of the thickness is particularly, 1 mm or less in order to use the device small and lightweight, and desirably 0.5mm or less. 最適には厚さ0.1〜0.3mmである。 And most preferably a thickness 0.1~0.3mm. パワーアンプ用としてはさらに厚いものが好適であり、0.5〜5mm程度のものが使用でき,最適には0.5〜2mmが良い。 Are preferred those thicker as power amplifier, it can be used of about 0.5 to 5 mm, good 0.5~2mm optimally.
【0039】 [0039]
また、この伝熱部材は必要によりグランド(接地)等の配線層を兼ねることができる。 Further, the heat transfer member can also serve as a wiring layer such as a ground (earth) necessary. この場合、伝熱部材に直結する形でビアホール導体を形成すればよい。 In this case, it may be formed via-hole conductor in a manner directly related to the heat transfer member.
【0040】 [0040]
その場合、伝熱部材表面の酸化膜や油脂等の汚れをあらかじめエッチング等により除去しておくことにより、ビアホール導体との接触抵抗が増大し、接続部から発熱するのを防止することができる。 In this case, by previously removed in advance by etching or the like stains, such as an oxide film or a fat of the heat transfer member surface, the contact resistance between the via-hole conductors is increased, it is possible to prevent the heat generated from the connecting portion.
【0041】 [0041]
なお、図2および図4で説明した製造方法において、用いられる熱硬化性樹脂を含有する絶縁層は、熱硬化性有機樹脂、または熱硬化性有機樹脂とフィラーなどの組成物を混練機や3本ロールなどの手段によって十分に混合し、これを圧延法、押し出し法、射出法、ドクターブレード法などによってシート状に成形する。 Incidentally, in the manufacturing method described in FIGS. 2 and 4, the insulating layer containing the thermosetting resin used is a kneader or a composition such as a thermosetting organic resin or a thermosetting organic resin, and the filler 3 thoroughly mixed by means such as the roll, rolling method this extrusion method, an injection method and formed into a sheet by a doctor blade method. そして、所望により熱処理して熱硬化性樹脂を半硬化させる。 The semi-curing the desired heat treated thermosetting resin. 半硬化には、樹脂が完全硬化するに十分な温度よりもやや低い温度に加熱する。 The semi-cured, the resin is heated to a temperature slightly lower than the temperature sufficient to complete cure.
【0042】 [0042]
そして、この絶縁層に対してビアホール、空隙部の形成は、ドリル、パンチング、サンドブラスト、あるいは炭酸ガスレーザ、YAGレーザ、及びエキシマレーザ等の照射による加工など公知の方法が採用される。 Then, the via hole on the insulating layer, the gap portion forming the drill, punching, sandblast or carbon dioxide laser,, YAG laser, and a known method such as processing by the irradiation of an excimer laser or the like is employed.
【0043】 [0043]
なお、絶縁層を形成する熱硬化性樹脂としては、絶縁材料としての電気的特性、耐熱性、および機械的強度を有する熱硬化性樹脂であれば特に限定されるものでなく、例えば、アラミド樹脂、フェノール樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレンエーテル樹脂、ビスマイレイドトリアジン樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アリル樹脂等が、単独または組み合わせて使用できる。 As the thermosetting resin forming the insulating layer, the electrical properties of the insulating material, heat resistance, and not limited in particular as long as the thermosetting resin having mechanical strength, for example, an aramid resin , phenolic resins, epoxy resins, imide resins, fluororesins, polyphenylene ether resin, bis Mai laid triazine resins, urea resins, melamine resins, silicone resins, urethane resins, unsaturated polyester resins, allyl resins, and the use alone or in combination it can.
【0044】 [0044]
また、上記の絶縁層には、絶縁基板あるいは配線基板全体の強度を高めるために、有機樹脂に対してフィラーを複合化させることもできる。 The aforementioned insulating layers, in order to increase the strength of the entire insulating substrate or wiring board, fillers may also be conjugated to an organic resin. 有機樹脂と複合化されるフィラーとしては、SiO 、Al 、ZrO 、TiO 、AlN、SiC、BaTiO 、SrTiO 、ゼオライト、CaTiO 、ほう酸アルミニウム等の無機質フィラーが好適に用いられる。 The filler with an organic resin is complexed, SiO 2, Al 2 O 3 , ZrO 2, TiO 2, AlN, SiC, BaTiO 3, SrTiO 3, zeolite, CaTiO 3, inorganic fillers such as aluminum borate is used suitably It is. また、ガラスやアラミド樹脂からなる不織布、織布などに上記樹脂を含浸させて用いてもよい。 It may also be used in non-woven fabric made of glass or aramid resin, such as woven fabric impregnated with the resin. なお、有機樹脂とフィラーとは、体積比率で15:85〜50:50の比率で複合化されるのが適当である。 Note that the organic resin and a filler, 15 in volume ratio: 85 to 50: it is suitable for being complexed with 50 ratio of.
【0045】 [0045]
これらの発熱素子を収納するための空隙部を形成する絶縁層は、上記の種々の材質の中でも空隙部をパンチング又はレーザーで容易に加工できる点から、エポキシ樹脂、イミド樹脂、フェニレンエーテル樹脂と、シリカまたはアラミド不織布との混合物であることが最も望ましい。 Insulating layer to form a void portion for accommodating these heating elements, the gap portion among various materials of the terms that can be readily processed by punching or laser, epoxy resin, imide resin, a polyphenylene ether resin, and most preferably a mixture of silica or aramide nonwoven fabric.
【0046】 [0046]
一方、ビアホール導体に充填される金属ペーストは、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金などの、平均粒径が0.5〜50μmの金属粉末を含む。 On the other hand, the metal paste filled in the via-hole conductors include copper powder, silver powder, silver-coated copper powder, such as copper-silver alloy, an average particle size of the metal powder 0.5 to 50 [mu] m. 金属粉末の平均粒径が0.5μmよりも小さいと、金属粉末同士の接触抵抗が増加してスルーホール導体の抵抗が高くなる傾向にあり、50μmを越えるとスルーホール導体の低抵抗化が難しくなる傾向にある。 If the average particle size of the metal powder is less than 0.5 [mu] m, the contact resistance of the metal powder particles is increased there is a tendency that the resistance is high in through-hole conductors, it is difficult to lower the resistance of the through-hole conductors exceeds 50μm there to tend.
【0047】 [0047]
また、導体ペーストは、前述したような金属粉末に対して、前述したような結合用有機樹脂や溶剤を添加混合して調製される。 The conductive paste, the metal powder as described above, is prepared by adding and mixing a binding organic resins and solvents as described above. ペースト中に添加される溶剤としては、用いる結合用有機樹脂が溶解可能な溶剤であればよく、例えば、イソプロピルアルコール、テルピネオール、2−オクタノール、ブチルカルビトールアセテート等が用いられる。 The solvent added in the paste may be a solvent capable of bonding an organic resin is dissolved using, for example, isopropyl alcohol, terpineol, 2-octanol, butyl carbitol acetate or the like is used.
【0048】 [0048]
上記の導体ペースト中の結合用有機樹脂としては、前述した種々の絶縁シートを構成する有機樹脂の他、セルロースなども使用される。 The bonding an organic resin in the above conductive paste, other organic resin constituting the various insulating sheet described above are also used, such as cellulose. この有機樹脂は、前記金属粉末同士を互いに接触させた状態で結合するとともに、金属粉末を絶縁シートに接着させる作用をなしている。 The organic resin, as well as coupled in contacting the metallic powder particles to each other, and has a function of adhering the metal powder to the insulating sheet. この有機樹脂は、金属ペースト中において、0.1乃至40体積%、特に0.3乃至30体積%の割合で含有されることが望ましい。 The organic resin is in a metal paste, 0.1 to 40 vol%, it is desirable that the content at a rate of preferably 0.3 to 30 vol%. これは、樹脂量が0.1体積%よりも少ないと、金属粉末同士を強固に結合することが難しく、低抵抗金属を絶縁層に強固に接着させることが困難となり、逆に40体積%を越えると、金属粉末間に樹脂が介在することになり粉末同士を十分に接触させることが難しくなり、スルーホール導体の抵抗が大きくなるためである。 This is because, if the amount of resin is less than 0.1 vol%, it is difficult to strongly bond the metal powder particles, it is difficult to firmly bond the low-resistance metal in the insulating layer, a 40 vol% in the reverse exceeds the, it becomes difficult to sufficiently contact the powder particles results in the resin interposed between the metal powder, because the resistance of the through-hole conductors increases.
【0049】 [0049]
配線回路層としては、銅、アルミニウム、金、銀の群から選ばれる少なくとも1種、または2種以上の合金からなることが望ましく、特に、銅、または銅を含む合金が最も望ましい。 As the wiring circuit layer, copper, aluminum, gold, at least one selected from the group consisting of silver, or desirably composed of two or more alloys, in particular, is most preferred alloys containing copper or copper. また、場合によっては、導体組成物として回路の抵抗調整のためにNi−Cr合金などの高抵抗の金属を混合、または合金化してもよい。 In some cases, the high resistance metal, such as Ni-Cr alloy mixture, or may be alloyed for resistance adjustment circuit as a conductor composition. さらには、配線層の低抵抗化のために、前記低抵抗金属よりも低融点の金属、例えば、半田、錫などの低融点金属を導体組成物中の金属成分中にて2〜20重量%の割合で含んでもよい。 Furthermore, in order to reduce the resistance of the wiring layer, the low-resistance metal low melting point metals than, for example, soldering, 2-20 wt% of the low melting point metal such as tin at the metal component in the conductor composition it may be included at a rate of.
【0050】 [0050]
また、配線回路層と絶縁層、または伝熱部材と絶縁層との密着強度を高める上では、絶縁層の表面または、配線回路層または伝熱部材の表面を0.1μm以上、特に0.3μm〜3μm、最適には0.3〜1.5μmに粗面加工することが望ましい。 The wiring circuit layer and the insulating layer, or in enhancing the adhesion strength between the heat transfer member and the insulating layer, the surface of the insulating layer or the surface of the wiring circuit layer or the heat transfer member 0.1μm or more, especially 0.3μm ~3Myuemu, optimally it is desirable to roughening to 0.3 to 1.5 .mu.m. また、ビアホール導体の両端を金属箔からなる配線回路層によって封止する上では、配線回路層の厚みは、5〜40μmが適当である。 Further, on the both ends of the via-hole conductor is sealed by a wiring circuit layer made of a metal foil, the thickness of the wiring circuit layer, 5 to 40 m is appropriate.
【0051】 [0051]
このようにして、本発明によれば、配線基板の表面への種々の素子の実装性を低下させることなく、表面または絶縁基板内部の空隙部に実装された発熱素子による熱の淀みを解消して発生した熱を基板全体に均熱化するとともに、伝熱部材を介して熱を放散させることができる結果、発熱素子を冷却して、素子の誤動作などの障害が発生するのを防止することができる。 In this way, according to the present invention, without reducing the implementation of various elements to the surface of the wiring board, eliminating the stagnation of heat by the heat generating element mounted on the gap portion of the inner surface or an insulating substrate while soaking the heat generated Te throughout the substrate, the results that can dissipate heat through the heat transfer member, the heating element is cooled, to prevent the occurrence of a failure such as a malfunction of the device can.
【0052】 [0052]
【実施例】 【Example】
実施例1 Example 1
イミド樹脂50体積%を、アラミド樹脂の不織布に含浸したプリプレグに炭酸ガスレーザーで直径0.1mmのビアホールを形成し、そのホール内に銀をメッキした銅粉末を含む銅ペーストを充填してビアホール導体を形成した。 50 vol% imide resin, to form a via hole having a diameter of 0.1mm at a carbon dioxide gas laser prepreg impregnated into the aramid resin nonwoven fabric, the via-hole conductors by filling a copper paste containing copper powder plated with silver to the hole It was formed. さらにレーザーで発熱素子として、パワーIC素子を設置するためのキャビティを形成して絶縁層bを作製した。 Further as a heating element by a laser, to produce an insulating layer b to form a cavity for installing the power IC device.
【0053】 [0053]
次に、イミド樹脂50体積%、シリカ粉末50体積%の割合となるよう、ワニス状態の樹脂と粉末を混合しドクターブレード法で作製した絶縁層にパンチングで直径0.1mmのビアホールを形成し、そのホール内に銀をメッキした銅粉末を含む銅ペーストを充填してビアホール導体を形成して、絶縁層aおよび絶縁層cを作製した。 Next, the imide resin 50 vol%, so that the ratio of the silica powder 50 vol%, punched with via holes are formed with a diameter of 0.1mm to an insulating layer formed by a doctor blade method by mixing the resin and powder varnish state, forming a via hole conductor by filling a copper paste containing copper powder plated with silver in its hole, to prepare a dielectric layer a and the insulating layer c.
【0054】 [0054]
一方、ポリエチレンテレフタレート(PET)樹脂からなる転写シートの表面に接着剤を塗布して粘着性をもたせTAB接続のために一部を切除した。 On the other hand, were excised part for an adhesive is applied to the surface of the transfer sheet made of polyethylene terephthalate (PET) resin remembering adhesive TAB connection. その後、厚さ12μm、表面粗さ0.8μmの銅箔を一面に接着した。 Then adhered thickness 12 [mu] m, a copper foil surface roughness 0.8μm on one side. その後、フォトレジスト(ドライフィルム)を塗布し露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して配線回路層を形成した。 Then, after coating is exposed and developed photoresist (dry film) was formed the wiring circuit layers which the pattern portion is immersed in a ferric chloride solution is removed by etching. なお、作製した配線回路層は、線幅が20μm、配線と配線との間隔が20μmの微細なパターンである。 The wiring circuit layer prepared in a line width of 20 [mu] m, distance between the wiring and the wiring is a fine pattern of 20 [mu] m. そして、この配線回路層を絶縁層bの表面に転写させた。 Then, it was transferred to the wiring circuit layer on the surface of the insulating layer b.
【0055】 [0055]
また、絶縁層aおよび絶縁層cに対しても同様に転写によって配線回路層を形成した。 Also, to form the wiring circuit layer by the transfer similarly to the insulating layer a and the insulating layer c.
【0056】 [0056]
そして、絶縁層bのビアホール導体および配線回路層を形成してない部分の表面に、凹部を形成して、その凹部内に厚さ0.1mmの炭化ケイ素(熱伝導率200W/m・K)からなる伝熱部材を嵌め込んだ。 Then, the surface of the portion not forming a via hole conductor and the wiring circuit layer of an insulating layer b, with a recess, silicon carbide having a thickness of 0.1mm in its recess (thermal conductivity of 200W / m · K) fitting the heat transfer member made of.
【0057】 [0057]
その後、絶縁層a,絶縁層bおよび絶縁層cの順で積層圧着した後、50kg/cm の圧力で圧着し、200℃で1時間加熱して完全硬化させて多層配線基板を作製した。 Thereafter, the insulating layer a, after stacking crimped in the order of the insulating layer b and the insulating layer c, and pressed at a pressure of 50 kg / cm 2, to produce a multilayer wiring board by fully cured by heating for 1 hour at 200 ° C.. そして、キャビティ内に露出している伝熱部材表面にパワ−IC素子を熱伝導性接着剤により接着して、パワーIC素子と絶縁層A表面の配線回路層とワイヤボンディングにより接続して、パワ−IC素子を搭載した配線基板を作製した。 Then, the power -IC device the heat transfer member surface exposed in the cavity and bonded by thermally conductive adhesive, and connected by a wiring circuit layer and wire bonding power IC element and the insulating layer A surface power the wiring board having -IC ​​device was fabricated. また、比較のために、伝熱部材を埋設しない以外は、全く同様にして、パワ−IC素子を搭載した配線基板を作製した。 Further, for comparison, except that no buried heat transfer member, in the same manner, to prepare a wiring board having power -IC device.
【0058】 [0058]
得られた各配線基板において、パワ−IC素子を10時間作動後のIC素子自体の温度を測定した結果、本発明に基づく伝熱部材を埋設することにより作動時のIC素子の温度を12℃低下させることができた。 In the wiring board obtained, power -IC elements result of measurement of the IC element temperature itself after actuation 10 hours, 12 ° C. The temperature of the IC device during operation by burying a heat transfer member according to the present invention It could be reduced.
【0059】 [0059]
しかも、伝熱部材を形成した箇所を観察した結果、なんら問題はなかった。 Moreover, the results of observation of the portion forming the heat transfer member, there was no any problem. 配線回路層とビアホール導体とは良好な接続状態であり、各配線間の導通テストを行った結果、配線の断線も認められなかった。 The wiring circuit layers and via-hole conductors are good connected state, as a result of the continuity test between the wires, was not observed disconnection of the wiring. 特別な冷却ファンを用いなくても、各種素子及び電子部品は所定の動作が確認された。 Without using a special cooling fan, various elements and electronic components predetermined operation is confirmed.
【0060】 [0060]
実施例2 Example 2
イミド樹脂50体積%を、アラミド樹脂の不織布に含浸したプリプレグに炭酸ガスレーザーで直径0.1mmのビアホールを形成し、そのホール内に銀をメッキした銅粉末を含む銅ペーストを充填してビアホール導体を形成した。 50 vol% imide resin, to form a via hole having a diameter of 0.1mm at a carbon dioxide gas laser prepreg impregnated into the aramid resin nonwoven fabric, the via-hole conductors by filling a copper paste containing copper powder plated with silver to the hole It was formed. さらにレーザーで発熱素子としてパワーIC素子を設置するための空隙部を形成して絶縁層Aを作製した。 To prepare a dielectric layer A further form a gap portion for mounting the power IC device as a heating element by a laser.
【0061】 [0061]
一方、ポリエチレンテレフタレート(PET)樹脂からなる転写シートの表面に接着剤を塗布して粘着性をもたせTAB接続のために一部を切除した。 On the other hand, were excised part for an adhesive is applied to the surface of the transfer sheet made of polyethylene terephthalate (PET) resin remembering adhesive TAB connection. その後、厚さ12μm、表面粗さ0.8μmの銅箔を一面に接着した。 Then adhered thickness 12 [mu] m, a copper foil surface roughness 0.8μm on one side. その後、フォトレジスト(ドライフィルム)を塗布し露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して配線回路層を形成した。 Then, after coating is exposed and developed photoresist (dry film) was formed the wiring circuit layers which the pattern portion is immersed in a ferric chloride solution is removed by etching. なお、作製した配線回路層は、線幅が20μm、配線と配線との間隔が20μmの微細なパターンである。 The wiring circuit layer prepared in a line width of 20 [mu] m, distance between the wiring and the wiring is a fine pattern of 20 [mu] m. その後、この配線回路層にパワーIC素子をTAB接続し、エポキシ樹脂で封止した。 Thereafter, the power IC device to the wiring circuit layer and TAB connection, sealed with epoxy resin.
【0062】 [0062]
そして、前記絶縁層Aの表面にパワ−IC素子が実装された転写シートを位置決めして積層圧着して、転写シートのみを剥離して絶縁層Aに配線回路層とともにパワーIC素子を転写させた。 Then, the insulating layer A surface and laminated crimping positions the transfer sheet power -IC element is mounted in, and only the peel to the transfer sheet by transferring a power IC element with the wiring circuit layer on the insulating layer A .
【0063】 [0063]
次に、イミド樹脂50体積%、シリカ粉末50体積%の割合となるよう、ワニス状態の樹脂と粉末を混合しドクターブレード法で作製した絶縁層にパンチングで直径0.1mmのビアホールを形成し、そのホール内に銀をメッキした銅粉末を含む銅ペーストを充填してビアホール導体を形成して、絶縁層B、絶縁層Cを作製した。 Next, the imide resin 50 vol%, so that the ratio of the silica powder 50 vol%, punched with via holes are formed with a diameter of 0.1mm to an insulating layer formed by a doctor blade method by mixing the resin and powder varnish state, forming a via hole conductor by filling a copper paste containing copper powder plated with silver in its hole, the insulating layer B, to prepare a dielectric layer C. そして、前記絶縁層Bの絶縁層Aの空隙部に対面する箇所に、厚さ0.1mmの銅からなる伝熱部材を圧着して埋め込んだ。 Then, at a position facing the gap portion of the insulating layer A of the insulating layer B, embedded and pressed a heat transfer member made of thick 0.1mm copper. さらに、絶縁層Bおよび絶縁層Cの必要な部分に配線回路層を転写した。 Further, to transfer the wiring circuit layer on necessary portions of the insulating layer B and the insulating layer C.
【0064】 [0064]
その後、空隙部にパワ−IC素子が収納された絶縁層Aを中心に、その上に絶縁層C、その下側に絶縁層Bの伝熱部材が空隙部に対向するようにして積層し、これを50kg/cm の圧力で圧着し、200℃で1時間加熱して完全硬化させて、パワーIC素子を内蔵した多層配線基板を作製した。 Then, around the insulating layer A power -IC element is accommodated in the gap portion, the upper insulating layer C, and the heat transfer member of the insulating layer B on the lower side are laminated so as to face the air gap, This was pressed at a pressure of 50kg / cm 2, 200 by fully cured by heating for 1 hour at ° C., to produce a multilayer wiring board with a built-in power IC device. また、比較のために、伝熱部材を埋設しない以外は、全く同様にしてパワーIC素子を内蔵した多層配線基板を作製した。 Further, for comparison, except that no buried heat transfer member, to produce a multilayer wiring board with a built-in power IC device in the same manner. また、放熱性の評価のために、絶縁層にIC素子と接触するように熱電対を埋め込んだ。 Further, for evaluation of heat radiation, embedded thermocouple in contact with the IC element to the insulating layer.
【0065】 [0065]
そして、この基板に対してパワ−IC素子を10時間作動後のIC素子自体の温度を測定した結果、本発明に基づく伝熱部材を埋設することにより、埋設しない場合に比較して作動時のIC素子の温度を15℃低下させることができた。 As a result of the power -IC device measures the temperature of the IC element itself after working 10 hours against the substrate, by burying the heat transfer member in accordance with the present invention, during operation as compared with the case where no embedded the temperature of the IC device could be decreased 15 ° C..
【0066】 [0066]
【発明の効果】 【Effect of the invention】
以上詳述したとおり、本発明によれば、発熱素子を搭載した配線基板において、伝熱部材を絶縁基板内に埋設させることにより、基板の表面への素子の実装性を阻害することなく、発熱素子から発生する熱の淀みなく、基板全体に均熱化、さらには放熱することができ、それにより発熱素子の異常加熱による誤動作を防止することができる。 As described above, according to the present invention, the wiring board having the heating elements, by burying the heat transfer member in the insulating substrate, without inhibiting the mounting of the device to the surface of the substrate, heating heat without stagnation generated from devices, soaking the entire substrate, it is possible to further radiates heat, thereby to prevent malfunction due to abnormal heating of the heating element. また、発熱素子を複数個内蔵した配線基板においても、内蔵された個々の発熱素子の近傍の絶縁基板内に伝熱部材を埋設することにより、基板の多素子化、高密度実装化に対して対応できる放熱構造を提供できる。 Also, in the wiring board in which a plurality internal heating elements, by burying the heat transfer member in the vicinity of the insulating substrate of the built-in individual heating elements, multi-element of the substrate, with respect to high-density packaging possible to provide a heat radiating structure that can accommodate.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の多層配線基板の一実施例を説明するための要部切り欠き斜視図である。 1 is a main part cut-away perspective view for explaining an embodiment of a multilayer wiring board of the present invention.
【図2】図1の多層配線基板を作製するための工程図である。 2 is a process diagram for manufacturing a multilayer wiring board of FIG.
【図3】本発明の多層配線基板の他の実施例を説明するための要部切り欠き断面図である。 3 is a main part cutaway sectional view for explaining another embodiment of a multilayer wiring board of the present invention.
【図4】図3の多層配線基板を作製するための工程図である。 4 is a process diagram for manufacturing a multilayer wiring board of FIG.
【図5】本発明の多層配線基板のさらに他の実施例を説明するための概略断面図である。 It is a schematic sectional view for explaining still another embodiment of the multilayer wiring board of the present invention; FIG.
【図6】従来の配線基板を説明するための概略断面図である。 6 is a schematic cross-sectional view for explaining a conventional wiring board.
【図7】他の従来の配線基板を説明するための概略断面図である。 7 is a schematic sectional view for explaining another conventional wiring board.
【符号の説明】 DESCRIPTION OF SYMBOLS
1 配線基板2a〜2d 配線層3 絶縁基板4 配線回路層5 ビアホール導体6 発熱素子7 キャビティ8 ワイア−ボンディング9 伝熱部材10 端部 1 wiring board 2a~2d wiring layer 3 insulating substrate 4 wiring circuit layer 5 via hole conductor 6 heating elements 7 cavity 8 wire - bonding 9 heat transfer member 10 end

Claims (3)

  1. (a)少なくとも熱硬化性樹脂を含む非硬化または半硬化の軟質状態の絶縁層にビアホール導体および配線回路層を形成する工程と、 (A) forming a via hole conductor and the wiring circuit layer in the uncured or the insulating layer in a semi-cured soft state comprising at least a thermosetting resin,
    (b) 少なくとも熱硬化性樹脂を含む非硬化または半硬化の軟質状態の絶縁層に伝熱部材を埋設する工程と、 (B) a step of embedding a non-curing or heat transfer member to the insulating layer in a semi-cured soft state comprising at least a thermosetting resin,
    (c) 少なくとも熱硬化性樹脂を含む非硬化または半硬化の軟質状態の絶縁層に空隙部を形成し、該空隙部内に発熱性電気素子を収納する工程と、 (C) an air gap is formed at least on the insulating layer of the soft state of the uncured or semi-cured comprising a thermosetting resin, a step of accommodating the exothermic electrical elements in the airspace,
    (d) 前記(a)(b)(c)で作製された絶縁層を、前記発熱性電気素子の近傍に前記伝熱部材が位置するとともに、前記発熱性電気素子が基板内部に内蔵されるように積層する工程と、 ; (D) an insulating layer made of (a) (b) (c ), together with the heat transfer member is positioned in the vicinity of the exothermic electrical elements, the exothermic electrical element is incorporated in the substrate laminating as,
    (f)前記積層物を一括して完全硬化する工程と、 (F) a step of completely curing collectively the laminate,
    を具備することを特徴とする配線基板の製造方法。 Method for manufacturing a wiring substrate, characterized by comprising.
  2. 前記伝熱部材の端部を、前記積層物の側面から露出あるいは突出させたことを特徴とする請求項1記載の配線基板の製造方法。 A method for manufacturing a wiring board according to claim 1, wherein the end portion of the heat transfer member, is exposed or protruded from the side surface of the laminate.
  3. 前記発熱性電気素子が、IC素子、抵抗素子、コンデンサ、発振子、フィルターの群から選ばれる1種であることを特徴とする請求項1記載の配線基板の製造方法。 The exothermic electrical elements, IC elements, resistor elements, capacitors, oscillators, method of manufacturing a wiring board according to claim 1, characterized in that the one selected from the group consisting of a filter.
JP20603597A 1997-07-31 1997-07-31 A method for manufacturing a wiring board Expired - Lifetime JP3588230B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20603597A JP3588230B2 (en) 1997-07-31 1997-07-31 A method for manufacturing a wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20603597A JP3588230B2 (en) 1997-07-31 1997-07-31 A method for manufacturing a wiring board

Publications (2)

Publication Number Publication Date
JPH1154939A true JPH1154939A (en) 1999-02-26
JP3588230B2 true JP3588230B2 (en) 2004-11-10

Family

ID=16516828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20603597A Expired - Lifetime JP3588230B2 (en) 1997-07-31 1997-07-31 A method for manufacturing a wiring board

Country Status (1)

Country Link
JP (1) JP3588230B2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080031522A (en) 2000-02-25 2008-04-08 이비덴 가부시키가이샤 Multilayer printed wiring board and method for producing multilayer printed wiring board
CN100539106C (en) 2000-09-25 2009-09-09 揖斐电株式会社 Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP4869488B2 (en) * 2000-12-15 2012-02-08 イビデン株式会社 A method for manufacturing a multilayer printed wiring board
JP4038363B2 (en) 2000-12-25 2008-01-23 日本特殊陶業株式会社 Wiring board
JP2003152317A (en) 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd Wiring board
JP3926141B2 (en) 2000-12-27 2007-06-06 日本特殊陶業株式会社 Wiring board
KR20060003078A (en) * 2003-05-09 2006-01-09 마츠시타 덴끼 산교 가부시키가이샤 Module including circuit elements
JP4693381B2 (en) * 2004-02-24 2011-06-01 京セラ株式会社 Wiring board and manufacturing method thereof
JP4285339B2 (en) * 2004-06-15 2009-06-24 パナソニック株式会社 Method of manufacturing a circuit module and circuit modules
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
EP1962569A1 (en) 2005-12-16 2008-08-27 Ibiden Co., Ltd. Multilayer printed wiring plate, and method for fabricating the same
JP5212359B2 (en) * 2007-03-09 2013-06-19 株式会社村田製作所 A multilayer wiring board and its manufacturing method
JP2009088390A (en) 2007-10-02 2009-04-23 Denso Corp Printed circuit board, method for manufacturing the printed circuit board, and electronic apparatus
KR101055561B1 (en) 2009-07-29 2011-08-08 삼성전기주식회사 A printed circuit board and a manufacturing method provided with a cavity
US9225379B2 (en) 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8217272B2 (en) 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
JP2014011385A (en) * 2012-07-02 2014-01-20 Nec Access Technica Ltd Electronic device, electronic apparatus, and manufacturing method of electronic device
US9018754B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making

Also Published As

Publication number Publication date Type
JPH1154939A (en) 1999-02-26 application

Similar Documents

Publication Publication Date Title
US5616888A (en) Rigid-flex circuit board having a window for an insulated mounting area
US4810563A (en) Thermally conductive, electrically insulative laminate
US5615087A (en) Insulated surface mount circuit board construction
US7394663B2 (en) Electronic component built-in module and method of manufacturing the same
US6739047B2 (en) Method of making ceramic multilayer circuit boards mounted in a patterned metal support substrate
US4835598A (en) Wiring board
US7061100B2 (en) Semiconductor built-in millimeter-wave band module
USH1471H (en) Metal substrate double sided circuit board
US5519176A (en) Substrate and ceramic package
US5817404A (en) Printed circuit board
US7080446B2 (en) Wiring board sheet and its manufacturing method, multilayer board and its manufacturing method
US20060120058A1 (en) Thermal management of surface-mount circuit devices
US20070262470A1 (en) Module With Built-In Semiconductor And Method For Manufacturing The Module
US6522555B2 (en) Thermally conductive board, method of manufacturing the same, and power module with the same incorporated therein
US6768061B2 (en) Multilayer circuit board
JP2005072328A (en) Multilayer wiring board
US20060255440A1 (en) Composite multi-layer substrate and module using the substrate
JP2005191156A (en) Wiring plate containing electric component, and its manufacturing method
JPH10173097A (en) Sheetlike substance for heat conductive substrate, its manufacture, heat conductive substrate using it and its manufacture
JP2004056112A (en) Circuit component, unit packaged with circuit component, module containing circuit component, and method of manufacturing the same
JPH06350020A (en) Multi-chip integrated circuit module and manufacture therefor
JP2004179309A (en) Heat dissipating structure for printed circuit board and method for manufacturing the same
WO2007126090A1 (en) Circuit board, electronic device and method for manufacturing circuit board
JP2001044641A (en) Wiring board incorporating semiconductor element and its manufacture
US6778398B2 (en) Thermal-conductive substrate package

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140820

Year of fee payment: 10

EXPY Cancellation because of completion of term