JP3577566B2 - Manufacturing method of semiconductor dynamic quantity sensor - Google Patents

Manufacturing method of semiconductor dynamic quantity sensor Download PDF

Info

Publication number
JP3577566B2
JP3577566B2 JP04196799A JP4196799A JP3577566B2 JP 3577566 B2 JP3577566 B2 JP 3577566B2 JP 04196799 A JP04196799 A JP 04196799A JP 4196799 A JP4196799 A JP 4196799A JP 3577566 B2 JP3577566 B2 JP 3577566B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
etching
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04196799A
Other languages
Japanese (ja)
Other versions
JP2000243977A (en
Inventor
敏雅 山本
浩司 武藤
将和 彼末
一志 浅海
毅 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nippon Soken Inc filed Critical Denso Corp
Priority to JP04196799A priority Critical patent/JP3577566B2/en
Priority to US09/306,381 priority patent/US6287885B1/en
Priority to DE19921241A priority patent/DE19921241B4/en
Publication of JP2000243977A publication Critical patent/JP2000243977A/en
Priority to US09/861,535 priority patent/US6423563B2/en
Application granted granted Critical
Publication of JP3577566B2 publication Critical patent/JP3577566B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体基板の半導体層に溝を形成することにより可動電極及び当該可動電極と対向する固定電極とを形成してなる半導体力学量センサ及びその製造方法に関する。
【0002】
【従来の技術】
例えば、静電容量型の半導体加速度センサにあっては、加速度の作用に応じた梁構造体の変位を、その梁構造体と一体に設けられた可動電極と基板上に設けられた固定電極との間の静電容量の変化として取り出す構成となっている。このような半導体加速度センサを製造する場合、従来より、特開平6−349806号公報などに見られるように、第1半導体層上に絶縁層を介して第2半導体層を積層したSOI構造の半導体基板を用意し、その第1半導体層を上記梁構造体や固定電極などの形状に応じた所定形状にパターニングすると共に、上記絶縁層を犠牲層エッチングするなどの工程を行って、最終的に半導体基板上に可動電極を備えた梁構造体及び固定電極を形成するという方法が用いられている。
【0003】
【発明が解決しようとする課題】
上記のような製造方法では、エッチング液を使用する犠牲層エッチング工程が不可欠であるため、その犠牲層エッチング工程時において、エッチング液の表面張力により可動電極がこれに対向した固定電極に張り付くといういわゆるスティッキング現象が発生することが多々ある。また、たとえエッチング工程でスティッキングが発生しなかったとしても、その後のダイシング・ダイボンディング等の組み付け工程または使用時において静電気力等によりスティッキングが発生することがある。
【0004】
このような現象が発生した場合には、可動電極及び固定電極間での容量変化の検出が不可能になるという致命的な不良となるものであり、従って、従来構成の製造方法では歩留まりの悪化が避けられないという問題点があった。
このようなスティッキングを防止する方法として、例えば、テクニカルダイジェスト・オブ・ザ・15thセンサシンポジウム1997の205頁〜208頁において報告されているように、ウェットエッチングとNHの昇華を用いたリリース(梁構造体のリリース)工程の後、プラズマ重合装置へ導入し、スティッキング防止のためのフッ素系の薄膜をセンサ表面に堆積するという手法が報告されている。
【0005】
しかしながら、こうした手法では、ウェットエッチング工程を行うことから、その段階でスティッキング不良が発生する可能性が残ること、またリリース工程とフッ素系薄膜を堆積する工程を別々に行うことから工程が複雑になるという問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、製造途中の段階または使用時において、可動電極及び固定電極が互いに張り付くという現象を確実に防止できると共に、製造途中において上記可動電極及び固定電極のための材料が破損する事態を効果的に防止でき、以て歩留まりの向上を実現可能とした半導体力学量センサの製造方法を提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載したような製造方法を採用できる。この製造方法によれば、第1半導体層(14a)上に絶縁層(14c)を介して積層された第2半導体層(14b)に対し、トレンチ形成工程において、可動電極(10a、10b)及び固定電極(4b、5b)を画定するためのトレンチ(16)が該絶縁層に達するように形成される。
【0007】
次いで、第1のエッチング工程において、該第1半導体層における該可動電極及び該固定電極の形成領域に対応した部分が、該絶縁層と反対側の面からウエットエッチングされると共に、そのエッチング領域の第1半導体層の膜厚があらかじめ設定した膜厚となった時点でエッチング停止される。そして、その後に行われる第2のエッチング工程において、上記のように残存された設定膜厚の第1半導体層が、気相雰囲気でのエッチングにより除去されて該絶縁層の裏面が露出されるようになる。
【0008】
このように、第1のエッチング工程では、絶縁層との間に第1半導体層が所定膜厚で残存されるようになるから、当該第1のエッチング工程におけるエッチング液の圧力が、絶縁層及び上記残存された第1半導体層の双方により受け止められるようになって、当該絶縁層ひいては第2半導体層が破壊される可能性が低くなる。しかも、絶縁層を露出させるための第2のエッチング工程は気相雰囲気で行われる構成であるから、その工程の実行時においても、絶縁層ひいては第2半導体層が破壊される可能性が低くなる。このため、総じて製造時における歩留まりの悪化を防止できるようになる。
【0009】
また、上記第2のエッチング工程の実行後には、電極形成エッチング工程において上記絶縁層が気相雰囲気でのエッチングにより除去されることにより、上記トレンチと連続した状態の開口部が形成されて上記可動電極及び固定電極が形成されるようになる。この場合、可動電極を形成するための工程である電極形成工程は、気相雰囲気でのエッチングにより行われるものであるから、可動電極を形成する工程でウェットエッチングを行う従来構成の場合のように、エッチング液による表面張力に起因して可動電極が固定電極に張り付くというスティッキングが発生することがなくなる。
【0010】
また、薄膜形成工程において、可動電極及び固定電極の表面に疎水性の薄膜(17)を形成することにより、この工程後のダイシング・ダイボンディング等の組み付け工程において、静電気力等によるスティッキングが発生することがなくなる。これは、可動電極及び固定電極の表面に形成された上記薄膜が疎水性であり、該薄膜が無い場合の可動電極及び固定電極の表面に比べて表面エネルギーを小さいものとできるから、可動電極及び固定電極の表面の薄膜同士が接触したとしても離れやすく、張り付いたままの状態になりにくいためである。
【0011】
また、この疎水性の薄膜はセンサ動作時にも残存することから、センサ動作時における張り付きを防止することができる。よって、当該疎水性の薄膜の効果として、結果的に、製造時における歩留まりの向上を実現できるとともに、使用時における張り付きを防止してセンサの信頼性を向上させることができる。
上記目的を達成するために、請求項2に記載した製造方法を採用することもできる。
【0012】
この製造方法によれば、第1半導体層(14a)上に絶縁層(14c)を介して積層された第2半導体層(14b)に対し、トレンチ形成工程において、可動電極(10a、10b)及び固定電極(4b、5b)を画定するためのトレンチ(16)が該絶縁層に達するように形成される。次いで、エッチング工程において、該第1半導体層における該可動電極及び該固定電極の形成領域に対応した部分が、該絶縁層と反対側の面から異方性ドライエッチングされて、その絶縁層の裏面側が露出されるようになる。
【0013】
このように、絶縁層を露出させるためのエッチング工程が気相雰囲気で行われる構成であるから、ウェットエッチングを行う場合のように、絶縁層ひいては第2半導体層がエッチング液の圧力によって破壊される可能性がなくなり、製造時における歩留まりの悪化を防止できるようになる。また、絶縁層を露出させることが気相雰囲気のエッチングのみで行われるため、工程の簡略化がなされる。
【0014】
また、絶縁層を露出させるためのエッチング工程の実行後においては、請求項1記載の製造方法と同様、気相雰囲気でのエッチングによる電極形成エッチング工程、および、薄膜形成工程を行うため、請求項1記載の製造方法と同様に、これらの工程による効果を得ることができる。
請求項3記載の製造方法は、請求項1または2に記載の薄膜形成工程を電極形成エッチング工程と同時に行うようにしたものである。
【0015】
そして、電極形成エッチング工程におけるエッチング条件を制御して、可動電極(10a、10b)及び固定電極(4b、5b)を形成しつつ、エッチングに用いられるガスを材料として該可動電極及び該固定電極の表面に堆積させることにより、疎水性の薄膜(17)を形成する。それによって、気相雰囲気でのエッチングにより絶縁層(14c)を除去すると同時に電極表面に疎水性の薄膜を形成できるから、請求項1または2の発明の効果に加えて、工程の簡略化が成される。
【0016】
また、請求項9記載の製造方法によれば、電極形成エッチング工程において、エッチングを平行平板型のリアクティブエッチング(RIE)装置で行うようにした場合に、半導体基板における絶縁層(14c)の露出側と反対側の面即ちセンサの表面側が、介在する中間部材(20)によってRIE装置の電極(54)に接触することがなくなるから、センサの表面、可動電極と固定電極との間の隙間等にごみが入り込むようなことを防止でき、結果として製造時における歩留まりの向上を実現できるようになる。
【0017】
また、請求項10記載の製造方法によれば、中間部材(20)を導電性の物質(20a)からなるものとしているから、請求項9の製造方法の電極形成エッチング工程において、センサの可動電極と固定電極間に、RIE装置内で発生する静電気により電位差が発生するのを抑制することができ、結果として、可動電極が固定電極に張り付くというスティッキングが発生することが無くなり、製造時における歩留まりの向上を実現できるようになる。
【0018】
また、請求項11記載の製造方法によれば、電極形成エッチング工程において、被エッチング物質であるシリコン酸化膜とRIE装置内における他の部分の材質を統一することで、RIE装置内におけるシリコン酸化膜のエッチングレートの面内均一性を向上することができ、結果的に、製造時における歩留まりの向上を実現できるようになる。
【0019】
また、請求項13及び請求項14記載の製造方法によれば、電極形成エッチング工程において、請求項9記載の発明について述べたのと同様の効果が得られる。
また、請求項15記載の製造方法によれば、薄膜形成工程を、電極形成エッチング工程において一連のプロセスによりチャンバ(50)から出さずに連続的に行うので、プロセス負荷を軽減することが可能である。
【0020】
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示す一例である。
【0021】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
(第1実施形態)
本第1実施形態は、本発明を容量式の半導体加速度センサに適用したものとして説明する。図1に、半導体力学量センサとしての半導体加速度センサ1の平面構造を示し(但し、図1中の斜線帯は断面を示すものではなく、各構造要素の区別を容易に識別可能にするためのものである。)、図2に、図1中のA−A線に沿った模式的な断面構造を示す。
【0022】
これら図1及び図2において、例えば単結晶シリコンにより構成された支持基板2は、開口部2aを備えた矩形枠状に形成されており、その上面には、単結晶シリコンよりなる梁構造体3並びに一対の固定電極構造体4、5がシリコン酸化膜よりなる絶縁膜6を介して配置されている。
なお、上記梁構造体3および固定電極構造体4、5を構成する単結晶シリコンには、その抵抗率を下げるために不純物が予め拡散されている。
【0023】
上記梁構造体3は、矩形状のマス部7の両端を、矩形枠状の梁部8a及び8bを介してアンカー部9a及び9bに一体に連結した構成となっており、これらアンカー部9a及び9bが支持基板2における対向辺部上に絶縁膜6を介して支持されている。これにより、上記マス部7及び梁部8a、8bは、支持基板2の開口部2aに臨んだ状態となっている。
【0024】
なお、上記梁部8a及び8bは、図1中の矢印X方向の成分を含む加速度を受けたときにマス部7を当該矢印X方向へ変位させるとともに、加速度の消失に応じて元の状態に復元させるというバネ機能を備えたものである。
さらに、梁構造体3は、マス部7の両側面から当該マス部7と直交した方向へ一体的に突出された例えば3個ずつの可動電極10a及び10bを備えており、これら可動電極10a及び10bも支持基板2の開口部2aに臨んだ状態となっている。なお、これら可動電極10a及び10bは、断面矩形の棒状に形成されている。
【0025】
支持基板2上には、梁構造体3における一方のアンカー部9bと一体に連結された状態の可動電極用配線部11が上記絶縁膜6を介して形成されており、この配線部11上の所定位置には、ワイヤボンディング用の電極パッド11aが例えばアルミニウムにより形成されている。
上記固定電極構造体4は、支持基板2上に絶縁膜6を介して形成された固定電極用配線部4aと、上記可動電極10aの一方の側面と所定の検出空隙を存して平行した状態で配置された例えば3個の固定電極4bとを一体に有した構成となっており、各固定電極4bは、上記固定電極用配線部4aに片持ち状に支持された状態となっている。これにより、上記固定電極4bは、支持基板2の開口部2aに臨んだ状態となっている。
【0026】
また、上記固定電極構造体5は、支持基板2上に絶縁膜6を介して形成された固定電極用配線部5aと、上記可動電極10bの一方の側面(上記可動電極10aにおける上記検出空隙側と反対側の面)と所定の検出空隙を存して平行した状態で配置された例えば3個の固定電極5bとを一体に有した構成となっており、各固定電極5bは、上記配線部5aに片持ち状に支持された状態となっている。これにより、上記固定電極5bは、支持基板2の開口部2aに臨んだ状態となっている。
【0027】
なお、上記固定電極4b及び5bは、断面矩形の棒状に形成されている。
また、上記固定電極用配線部4a及び5a上の所定位置には、ワイヤボンディング用の電極パッド4c及び5cが例えばアルミニウムにより形成されている。さらに、支持基板2の周縁部には、梁構造体3及び固定電極構造体4、5の基材となる単結晶シリコンよりなるシールド用薄膜12が、絶縁分離トレンチ13により分離された状態で配置されている。
【0028】
また、図2、後述の図3(h)に示す様に、支持基板2における絶縁膜6側と反対側の面、梁構造体3及び固定電極構造体4、5における両構造体3〜5が対向する側面には、例えばフルオロカーボン膜等の有機薄膜やフッ化アンモニウム(NHF)等の無機薄膜からなる疎水性の薄膜17が形成されている。この薄膜17は、疎水性即ち表面エネルギーの小さい膜であり、特に水との接触角が70度以上のものが好ましく、そのようなものとして成分としてフッ素を含むフッ素系の薄膜等を採用できる。
【0029】
上記のように構成された半導体加速度センサ1にあっては、可動電極10aと固定電極4bとの間に第1のコンデンサが形成され、また可動電極10bと固定電極5bとの間に第2のコンデンサが形成されることになる。これら第1及び第2のコンデンサの各静電容量は、マス部7に図1中矢印X方向の成分を含む加速度が作用したときの可動電極10a及び10bの変位に応じて差動的に変化するものであり、斯様な静電容量の変化を、電極パッド4c、5c、11aを通じて取り出すことにより加速度を検出することができることになる。
【0030】
図3には、上記のような半導体加速度センサ1の製造工程例が模式的な断面図により示されており、以下これについて説明する。なお、図3(h)中に示す半導体加速度センサ1は、半導体加速度センサ1の部分的な断面構成モデル(説明の便宜上、図1中に1点鎖線Q1、Q2、Q3で示す各部分での断面構造を合成した状態で表現したモデル)を模式的に示したものであり、図3(a)〜(g)は、斯様な断面構造モデルに対応した部分の製造途中での模式的断面図である。
【0031】
まず、図3(a)に示すようなSOI基板14(本発明でいう半導体基板に相当)を用意する。このSOI基板14にあっては、ベースとなる単結晶シリコンウェハ14a(本発明でいう第1半導体層に相当)が最終的に上記支持基板2となるものであり、この単結晶シリコンウェハ14a上に単結晶シリコン薄膜14b(本発明でいう第2半導体層に相当)をシリコン酸化膜14c(本発明でいう絶縁層に相当:最終的に上記絶縁膜6となる)を介して設けた構造となっている。
【0032】
なお、上記単結晶シリコンウェハ14aは、表面の面方位が(100)に設定されたもので、少なくとも300μm程度以上の厚さ寸法を備えた低不純物濃度のものが使用される。また、上記単結晶シリコン薄膜14bも、表面の面方位が(100)のもので、例えば1μm前後の膜厚に設定されている。なお、この単結晶シリコン薄膜14bには、その抵抗率を下げ、且つ上記電極パッド4c、5c、11aとの間でオーミックコンタクトを取るために、例えばリンを高濃度(1×1019/cm程度以上)に拡散した状態としている。
【0033】
次に、図3(b)に示すような電極パッド形成工程を実行する。この工程では、単結晶シリコン薄膜14b上の全面にアルミニウムを例えば1μm程度の膜厚となるように蒸着した後に、そのアルミニウム膜をフォトリソグラフィ技術及びエッチング技術を利用してパターニングすることにより、電極パッド4c、5c、11a(11aについては図3中に示されていない)を形成する。なお、この電極パッド形成工程では、電極パッド4c、5c、11aのオーミックコンタクトを得るための周知の熱処理(シンタ)を必要に応じて行う。
【0034】
この状態から、図3(c)に示す寸法調整工程を実行する。この工程では、単結晶シリコンウェハ14aの表面(絶縁膜6と反対側の面)側に切削・研磨加工を施すことによって、当該ウェハ14aの厚さ寸法が例えば300μmとなるように調整し、その加工面に鏡面仕上げを施す。このように、単結晶シリコンウェハ14aの厚さ寸法を300μmまで減らすのは、後で述べるように、異方性エッチングにより上記開口部2aを形成する際にそのエッチング深さを低減し、以て異方性エッチングに起因するチップ設計寸法の拡大を防止するためである。
【0035】
次に、図3(d)に示すようなマスク形成工程を実行する。この工程では、単結晶シリコンウェハ14aの表面(鏡面加工面)の全面に、シリコン窒化膜を例えばプラズマCVD法によって0.5μm程度の膜厚となるように堆積した後、そのシリコン窒化膜をフォトリソグラフィ技術及びエッチング技術を利用してパターニングすることにより、上記開口部2aをエッチングによって形成する際のマスク15を形成する。
【0036】
この後には、図3(e)に示すトレンチ形成工程を実行する。この工程では、単結晶シリコン薄膜14b及び電極パッド4c、5c、11a上にドライエッチ耐性があるレジスト(図示せず)を所定パターン(梁構造体3、固定電極構造体4及び5、シールド用薄膜12に対応した形状)で形成した状態で、ドライエッチング装置により異方性ドライエッチングを実行することにより、単結晶シリコン薄膜14b中に、シリコン酸化膜14cに達するトレンチ16を形成する。
【0037】
この状態から、図3(f)に示すような第1のエッチング工程を実行する。この第1のエッチング工程では、単結晶シリコンウェハ14aを、前記マスク15を使用し且つ例えばKOH水溶液を利用して表面(シリコン酸化膜14cと反対側の面)側から選択エッチングする。この場合、斯様なエッチングをシリコン酸化膜14cまで進行させると、エッチング液の圧力により当該シリコン酸化膜14cが破れて単結晶シリコン薄膜14bが破壊される可能性が非常に高くなるため、エッチングがシリコン酸化膜14cまで進行しないようにエッチング時間を管理する。
【0038】
なお、このようなエッチング時間の管理は、例えば、単結晶シリコンウェハ14aの厚さ寸法並びにエッチング液のエッチングレートに基づいた計算により行うものであるが、本実施形態では、単結晶シリコンウェハ14aの膜厚が10μm程度残存することを目標にした時間管理を行う。
次に、図3(g)に示すような第2のエッチング工程を実行する。この第2のエッチング工程では、単結晶シリコンウェハ14aの表面側から、例えばプラズマエッチング装置を利用したドライエッチングを施すことにより、上記第1のエッチング工程においてシリコン酸化膜14cとの間に残した膜厚10μm程度の単結晶シリコンウェハ14aを除去し、以てシリコン酸化膜14cの裏面(下面)を露出させる。なお、斯様なドライエッチングに伴い、マスク15も同時に除去されることになる。
【0039】
また、具体的には図示しなかったが、この第1及び第2のエッチング工程の実行前にはSOI基板14の表面をレジストにより覆っておくものであり、このレジストは、例えば第2のエッチング工程終了後に除去するようにしている。
そして、図3(h)に示す様な電極形成エッチング工程(第3のエッチング工程)をプラズマ中でリアクティブイオンエッチング(RIE)により実行する。
【0040】
この電極形成エッチング工程では、例えば図4または図5に示すような平行平板型のドライエッチング装置を用いる。該エッチング装置は、チャンバ50内の上部に配置され支持部51により支持された上部電極52と、チャンバ50内の下部に配置され基台53により支持された下部電極54とが対向し、上部電極52は、反応性ガス導入口55からのガスがチャンバ50内へ導入可能となっており、下部電極54には被エッチング体が設置可能となっている。そして、上部及び下部電極52、54間に電源56によって高周波電界(RF)を印加し、電極52、54間にプラズマを発生し、被エッチング体にイオン化されたガスを入射するようになっている。
【0041】
ここで、上記第2のエッチング工程まで行った後の、シリコン酸化膜14cが裏面から露出したSOI基板14(図3(g)に示すもの)を被エッチング体として、該被エッチング体をシリコン酸化膜14cの露出側とは反対面が下部電極54に対向するように(つまり、図3(g)に示す状態とは上下逆となるように)配置する。
【0042】
また、該被エッチング体と下部電極54とが接触しないように、両者の対向する部分には導電性物質からなるリング状の板材20aを中間部材20として介在設定する。尚、中間部材20はリング状でなくともよく、また、その材質は導電性を有するものであればよく、例えばシリコン基板等を用いることができる。
なお、中間部材20が絶縁性物質であると、ドライエッチング時に発生する可動電極と固定電極との間の電位差のために両者が静電的に張り付いてしまうことが考えられるため、導電性物質であることが好ましい。
【0043】
さらに、中間部材20は、ドライエッチングにおけるシリコン酸化膜14cのエッチングレートの面内均一性を向上させる目的で、図5に示す様に、板材20aにおける被エッチング体が載っていない周縁部等にシリコン酸化膜(石英板)からなる板21を付けた2層構造とすると望ましい。
斯様な装置構成において、電極形成エッチング工程では、シリコン酸化膜14cの裏面(単結晶シリコンウェハ14a側の面)からドライエッチングを施すことにより、当該シリコン酸化膜14cを除去する。
【0044】
このような電極形成エッチング工程の実行に応じて、上記トレンチ16と連続した状態の上記開口部2aが形成されるとともに、梁構造体3のマス部7、梁部8a、8b、可動電極10a、10b(マス部7、梁部8a、8b、可動電極10bについては図3(h)に示されていない)がリリースされることになる。
また、このときには、固定電極構造体4、5の固定電極4b及び5b(固定電極5bについては図3(h)に示されていない)もリリースされて、固定電極配線部4a及び5aに片持ちされた状態となる。このようにして、電極形成エッチング工程の実行に応じて梁構造体3及び固定電極構造体4、5が形成されるものである。
【0045】
また、この工程におけるドライエッチングの際に、そのエッチング条件をコントロールすることにより、同時にエッチングに用いられるガスを材料として少なくとも可動電極10a及び10b及び固定電極4b及び5bの表面に堆積させることにより、疎水性の薄膜17を形成する(薄膜形成工程)。つまり、本実施形態では、薄膜形成工程を電極形成エッチング工程と同時に行うようにしている。
【0046】
例えばCFとCHF、Ar等のドライエッチングに適用可能なガスを導入したドライエッチングを行ったときには、そのエッチング条件をコントロールすることにより、エッチング後の電極表面に例えばフルオロカーボン膜のような堆積物を疎水性の薄膜17として残すようにする。エッチング条件としては、Siに対する選択比が高いSiOのエッチングガスとすることが好ましい。
【0047】
このフルオロカーボン膜のような疎水性の薄膜17は、その表面エネルギーを小さくできることから、固体に働く分子間力とされる固着現象(スティッキング)を抑止することができる。
さらに、この電極形成エッチング工程においては、梁構造体3のマス部7、梁部8a、8b、可動電極10a、10bの表面が、ドライエッチング装置の下部電極54の表面に直接接触しないように、中間部材20の上に置かれているため、センサ表面に異物が付着するのを抑止することができ、製造時における歩留まりの向上を期待できる。
【0048】
そして、このような電極形成エッチング工程の実行後に、SOI基板14を所定のセンサチップ形状に切断するというダイシング工程を行うことにより、半導体加速度センサ1の基本構造を完成させる。
ところで、上記のような製造方法によれば、可動部であるマス部7、梁部8a、8b、及び可動電極10a、10bを備えた梁構造体3をリリースするための最終工程である電極形成エッチング工程(第3のエッチング工程)を気相雰囲気でのエッチングであるドライエッチング(本例ではRIE)により行う構成としたこと、及びフルオロカーボン膜等の疎水性の薄膜17を堆積していることから、最終工程でウェットエッチングを行う従来構成の場合のように、エッチング液による表面張力に起因して、梁構造体3が固定電極構造体4及び5のような固定電極に張り付くというスティッキングが発生することがなくなり、結果的に、製造時における歩留まりを向上させることができる。
【0049】
また、可動電極10a、10b、梁部8a、8b、固定電極4b、5bをリリースして可動とすると同時に、その側面に働く分子間力を低減させる疎水性の薄膜17(例えばフルオロカーボン膜等)が形成でき、以てスティッキングを抑制できるようになることから、製造時における歩留まり向上を実現すると共に、駆動時(センサ使用時)における静電気力等によるスティッキングをも抑制することができる。
【0050】
また、エッチング液としてKOH水溶液を使用した第1のエッチング工程では、シリコン酸化膜14cとの間に所定膜厚の単結晶シリコンウェハ14aが残存されるように構成し、その後に、第2のエッチング工程でのドライエッチングにより上記残存された状態の単結晶シリコンウェハ14aを除去する構成としたから、当該第1のエッチング工程において、そのエッチング液の圧力がシリコン酸化膜14cおよび単結晶シリコンウェハ14aの双方により受け止められるようになって、シリコン酸化膜14cひいては単結晶シリコン薄膜14bが破壊される可能性が低くなる。
【0051】
しかも、シリコン酸化膜14cを露出させるための第2のエッチング工程もドライエッチングで行われる構成であるから、その工程の実行時において、シリコン酸化膜14cひいては単結晶シリコン薄膜14bが破壊される可能性が低くなるものであり、総じて製造時における歩留まりの悪化を防止できるようになる。さらに、完成状態においては、梁構造体3の可動部分(マス部7、梁部8a、8b、及び可動電極10a、10b)並びに固定電極構造体4、5の固定電極4b、5bが、開口部2aに臨んだ状態となるから、それらの目視検査をその表裏両面から容易に行い得るようになるという利点もある。
【0052】
ここで、図3(c)に示す様な切削・研磨加工を行う理由について、図3(f)を用いてさらに詳細にしておく。つまり、図3(f)に示す様に、開口部2aの開口設計寸法をaとすると、その寸法aを正確にするためには、第1のエッチング工程において、横方向へのエッチングの進行をできるだけ抑制できる異方性エッチングを行うことが望ましく、本例では、このような異方性エッチングを単結晶シリコンウェハ14aに対して行うためにKOH水溶液を利用している。
【0053】
このような異方性エッチングは、本例のように面方位(100)の単結晶シリコンウェハ14aを用いる場合には、図3(f)に示す様にエッチング面から角度θ(=54.7°)の方向へ進行する。従って、図3(f)に示した開口設計寸法a、マスク寸法b及びエッチング深さdの関係は、b=a+2×(d/tan54.7°)で得られることになる。このため、例えばエッチング深さdが500μmの場合には、マスク寸法bを開口設計寸法aよりも約700μm程度大きくしなければならず、半導体加速度センサ1のチップサイズが拡大してしまう。
【0054】
そこで、エッチング深さdを小さくして、開口設計寸法aとマスク寸法dとの差を縮小するために、本例では前述したような寸法調整工程を実行する構成としている。ただし、単結晶シリコンウェハ14aの厚さ寸法を極端に薄くすると、その厚さばらつきが大きくなる可能性が出てくると共に、ハンドリング時に破損するおそれが生じて歩留まりの低下を来すため、その切削・研磨の工程能力を考慮した上で、最適の厚さ寸法(本例では300μm)に設定することが重要になってくる。
【0055】
なお、上記した第1実施形態において、単結晶シリコンウェハ14aの厚さ寸法を、当初から300μm程度に設定しておけば、その表面に鏡面仕上げのみを施せばすむようになって厚さ寸法を薄くするための上記寸法調整工程が不要になるから、全体の製造工程が簡略化することはいうまでもない。ただし、このような設定とする場合には、単結晶シリコンウェハ14aのハンドリングに注意を払う必要がある。
【0056】
さらに、上記した第1実施形態において、単結晶シリコンウェハ14aの表面にあらかじめシリコン酸化膜を形成したSOI基板14を用いる構成とすれば、当該シリコン酸化膜をエッチングマスクとして利用できることから、マスク形成工程(図3(d)参照)においてシリコン窒化膜を堆積する工程が不要となり、製造工程をさらに簡略化できることになる。
【0057】
(第2実施形態)
図6には本発明の第2実施形態に係る製造工程例が模式的な断面図により示されており、以下これについて上記第1実施形態と異なる部分を主として説明する。
即ち、上記第1実施形態では、シリコンウェハ14aに開口部2aを形成するために、ウェットエッチングによる第1のエッチング工程(図3(f)参照)を行った後に、ドライエッチングによる第2及び電極形成のエッチング工程(図3(g)及び(h)、図4及び図5参照)を順次行うようにしたが、当初から気相雰囲気でエッチングする構成としても良い。この場合のエッチング方法としては、ドライエッチング装置を利用することが一般的であり、開口部2aの寸法を正確に制御するためには、異方性ドライエッチングを行うことが望ましい。
【0058】
具体的には、本第2実施形態では、図6(a)に示す様に第1実施形態と同様のSOI基板14を用意した上で、図6(b)に示す電極パッド形成工程、図6(c)に示す寸法調整工程、図6(d)に示すマスク形成工程、図6(e)に示すトレンチ形成工程を、それぞれ第1実施形態と同様に実行する。ただし、本実施形態の場合、上記マスク形成工程では、ドライエッチ耐性があるレジストをマスク15’として設ける。
【0059】
そして、図6(f)に示すエッチング工程では、単結晶シリコンウェハ14aに対し、マスク15’側の面から異方性ドライエッチングを施すことにより、当該ウェハ14aを除去してシリコン酸化膜14cの裏面(下面)を露出させた状態とする。
次いで、図6(g)に示す様に、マスク15’をアッシングして除去し、さらに図6(h)に示す電極形成エッチング工程では、上記第1実施形態と同様に、シリコン酸化膜14cの裏面側からドライエッチングを施し梁構造体3及び固定電極構造体4、5を形成すると共に、疎水性の薄膜17を形成する。
【0060】
かかる本第2実施形態の製造方法によれば、上記第1実施形態と同様に、電極形成エッチングによる効果を発揮することができる。
さらに、本製造方法によれば、ドライエッチングのみによって開口部2aを形成できるようになるから、製造工程が簡略化すると共に、可動電極10a、10bのような可動部にスティッキングが発生する恐れがなくなるものである。なお、このように異方性ドライエッチングを行う場合には、そのエッチングが単結晶シリコンウェハ14aの表面に対しほとんど垂直な方向へ進行するため、ウェットエッチングを行う場合のように、マスク寸法を大きくする必要が無くなり、チップサイズの拡大を招く恐れが無くなる。
【0061】
ただし、本実施形態のようなドライエッチングは、KOH水溶液を用いたウェットエッチングに比べてエッチングレートが小さいという事情があるから、スループットの向上のためには、単結晶シリコンウェハ14aの厚さ寸法を300μm程度に調節しておくことが望ましい。
(他の実施形態)
なお、上記実施形態において電極形成エッチング工程は、可能であるならば異方性ドライエッチングで行っても良い。
【0062】
また、上記実施形態においては、薄膜形成工程を電極形成エッチング工程と同時に行うようにしたため同一装置を用いて両工程の実施が可能となる等、工程の簡略化が可能であるが、電極形成エッチング工程の後に薄膜形成工程を行っても良い。例えば、電極形成エッチング工程の後にエッチング装置からワークを取り出すことなく、導入ガスの組成、ガス圧力等を変更し、デポ(堆積)が起こる条件にして、疎水性の薄膜17を形成するようにしてもよく、また、電極形成エッチング工程の後に、エッチング装置からワークを取り出し、プラズマ重合装置に設置し、プラズマ重合により疎水性の薄膜17を形成するようにしてもよい。
【0063】
また、本発明は半導体加速度センサ以外にも、可動部と固定部を有する半導体力学量センサ、例えば、角速度センサ等に適用可能である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体加速度センサの平面構成図である。
【図2】図1中のA−A断面を示す模式図である。
【図3】本発明の第1実施形態に係る製造方法を示す工程図である。
【図4】本発明のRIE装置の構成を示す図である。
【図5】本発明の中間部材の他の例を示す図である。
【図6】本発明の第2実施形態に係る製造方法を示す工程図である。
【符号の説明】
2…支持基板、4b、5b…固定電極、10a、10b…可動電極、
14…SOI基板、14a…単結晶シリコンウェハ、
14b…単結晶シリコン薄膜、14c…シリコン酸化膜、16…トレンチ、
17…疎水性の薄膜、20…中間部材、20a…リング状の板材、
21…シリコン酸化膜、52…上部電極、54…下部電極。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor dynamic quantity sensor in which a movable electrode and a fixed electrode facing the movable electrode are formed by forming a groove in a semiconductor layer of a semiconductor substrate, and a method of manufacturing the same.
[0002]
[Prior art]
For example, in a capacitance-type semiconductor acceleration sensor, displacement of a beam structure in accordance with the action of acceleration is controlled by a movable electrode provided integrally with the beam structure and a fixed electrode provided on a substrate. The change is taken out as a change in the capacitance during the period. In the case of manufacturing such a semiconductor acceleration sensor, a semiconductor having an SOI structure in which a second semiconductor layer is stacked on a first semiconductor layer via an insulating layer, as disclosed in JP-A-6-349806, has conventionally been used. A substrate is prepared, and the first semiconductor layer is patterned into a predetermined shape according to the shape of the beam structure, the fixed electrode, and the like, and the insulating layer is subjected to a process such as etching a sacrifice layer. A method of forming a beam structure having a movable electrode and a fixed electrode on a substrate has been used.
[0003]
[Problems to be solved by the invention]
In the above-described manufacturing method, since a sacrifice layer etching step using an etchant is indispensable, during the sacrifice layer etching step, a movable electrode is stuck to a fixed electrode opposed thereto by the surface tension of the etchant. The sticking phenomenon often occurs. Even if sticking does not occur in the etching step, sticking may occur due to electrostatic force or the like in a subsequent assembling step such as dicing and die bonding or during use.
[0004]
When such a phenomenon occurs, it becomes a fatal defect that it is impossible to detect a change in capacitance between the movable electrode and the fixed electrode, and therefore, the yield deteriorates in the conventional manufacturing method. There was a problem that was inevitable.
As a method for preventing such sticking, for example, as described in Technical Digest of the 15th Sensor Symposium 1997, pp. 205-208, wet etching and NH 4 F 2 A method has been reported in which, after a release (beam structure release) process using sublimation, the film is introduced into a plasma polymerization apparatus, and a fluorine-based thin film for preventing sticking is deposited on the sensor surface.
[0005]
However, in such a method, since the wet etching process is performed, there is a possibility that sticking failure may occur at that stage, and the process is complicated because the release process and the process of depositing the fluorine-based thin film are performed separately. There is a problem.
The present invention has been made in view of the above circumstances, and an object of the present invention is to reliably prevent a phenomenon in which a movable electrode and a fixed electrode stick to each other at the stage of manufacture or during use, and at the same time, during the manufacture, Another object of the present invention is to provide a method of manufacturing a semiconductor dynamic quantity sensor, which can effectively prevent a situation in which a material for a fixed electrode is damaged, thereby realizing an improvement in yield.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, a manufacturing method as described in claim 1 can be adopted. According to this manufacturing method, the movable electrodes (10a, 10b) and the movable electrodes (10a, 10b) are formed in the trench forming step with respect to the second semiconductor layer (14b) laminated on the first semiconductor layer (14a) via the insulating layer (14c). A trench (16) for defining the fixed electrode (4b, 5b) is formed to reach the insulating layer.
[0007]
Next, in a first etching step, a portion of the first semiconductor layer corresponding to the formation region of the movable electrode and the fixed electrode is wet-etched from a surface opposite to the insulating layer, and a portion of the etching region is etched. Etching is stopped when the thickness of the first semiconductor layer reaches a preset thickness. Then, in a subsequent second etching step, the first semiconductor layer having the set film thickness remaining as described above is removed by etching in a gas phase atmosphere, so that the back surface of the insulating layer is exposed. become.
[0008]
As described above, in the first etching step, the first semiconductor layer is left with a predetermined thickness between the first semiconductor layer and the insulating layer. As a result, the insulating layer and the second semiconductor layer are less likely to be destroyed. In addition, since the second etching step for exposing the insulating layer is performed in a gaseous-phase atmosphere, the possibility that the insulating layer and the second semiconductor layer are broken is reduced even when the step is performed. . For this reason, it is possible to generally prevent the yield from deteriorating during manufacturing.
[0009]
After the second etching step is performed, the insulating layer is removed by etching in a gas phase atmosphere in the electrode forming etching step, so that an opening continuous with the trench is formed and the movable layer is removed. An electrode and a fixed electrode are formed. In this case, since the electrode forming step, which is a step for forming the movable electrode, is performed by etching in a gas phase atmosphere, as in the case of the conventional configuration in which wet etching is performed in the step of forming the movable electrode, In addition, sticking, in which the movable electrode sticks to the fixed electrode due to the surface tension caused by the etching solution, does not occur.
[0010]
Further, by forming a hydrophobic thin film (17) on the surfaces of the movable electrode and the fixed electrode in the thin film forming step, sticking due to electrostatic force or the like occurs in an assembling step such as dicing and die bonding after this step. Is gone. This is because the thin film formed on the surfaces of the movable electrode and the fixed electrode is hydrophobic, and the surface energy can be reduced as compared with the surfaces of the movable electrode and the fixed electrode without the thin film. This is because even if the thin films on the surface of the fixed electrode come into contact with each other, they are easily separated from each other, and are unlikely to remain stuck.
[0011]
In addition, since the hydrophobic thin film remains even during the operation of the sensor, it is possible to prevent sticking during the operation of the sensor. As a result, as a result of the effect of the hydrophobic thin film, it is possible to improve the yield at the time of manufacturing and to prevent sticking at the time of use, thereby improving the reliability of the sensor.
In order to achieve the above object, the manufacturing method described in claim 2 can be adopted.
[0012]
According to this manufacturing method, the movable electrodes (10a, 10b) and the movable electrodes (10a, 10b) are formed in the trench forming step with respect to the second semiconductor layer (14b) laminated on the first semiconductor layer (14a) via the insulating layer (14c). A trench (16) for defining the fixed electrode (4b, 5b) is formed to reach the insulating layer. Next, in an etching step, a portion of the first semiconductor layer corresponding to the formation region of the movable electrode and the fixed electrode is anisotropically dry-etched from a surface opposite to the insulating layer, and a back surface of the insulating layer is formed. The side becomes exposed.
[0013]
As described above, since the etching step for exposing the insulating layer is performed in a gaseous-phase atmosphere, the insulating layer and the second semiconductor layer are destroyed by the pressure of the etchant as in the case of performing wet etching. Possibility is lost, and it is possible to prevent the yield from being deteriorated at the time of manufacturing. Further, since exposing the insulating layer is performed only by etching in a gas phase atmosphere, the process is simplified.
[0014]
Further, after the etching step for exposing the insulating layer is performed, an electrode forming etching step by etching in a gas phase atmosphere and a thin film forming step are performed in the same manner as in the manufacturing method of claim 1. Similar to the production method described in 1, the effects of these steps can be obtained.
According to a third aspect of the present invention, the thin film forming step according to the first or second aspect is performed simultaneously with the electrode forming etching step.
[0015]
Then, while controlling the etching conditions in the electrode formation etching step to form the movable electrodes (10a, 10b) and the fixed electrodes (4b, 5b), a gas used for etching is used as a material for the movable electrodes and the fixed electrodes. By depositing on the surface, a hydrophobic thin film (17) is formed. This makes it possible to remove the insulating layer (14c) by etching in a gas phase atmosphere and at the same time form a hydrophobic thin film on the electrode surface, thereby simplifying the process in addition to the effects of the first or second aspect of the present invention. Is done.
[0016]
According to the manufacturing method of the ninth aspect, when the etching is performed by a parallel plate type reactive etching (RIE) apparatus in the electrode forming etching step, the insulating layer (14c) on the semiconductor substrate is exposed. Since the surface opposite to the side, that is, the surface side of the sensor does not contact the electrode (54) of the RIE device due to the intermediate member (20) interposed, the surface of the sensor, the gap between the movable electrode and the fixed electrode, etc. It is possible to prevent dust from getting into the dust, and as a result, it is possible to realize an improvement in the yield during manufacturing.
[0017]
According to the manufacturing method of the tenth aspect, the intermediate member (20) is made of a conductive substance (20a). Therefore, in the electrode forming etching step of the manufacturing method of the ninth aspect, the movable electrode of the sensor is provided. Between the fixed electrode and the fixed electrode can be prevented from generating a potential difference due to static electricity generated in the RIE device. As a result, sticking of the movable electrode to the fixed electrode does not occur, and the yield during manufacturing is reduced. Improvements can be realized.
[0018]
According to the manufacturing method of the eleventh aspect, in the electrode formation etching step, the material of the silicon oxide film to be etched and the material of other parts in the RIE device are unified, so that the silicon oxide film in the RIE device can be formed. The in-plane uniformity of the etching rate can be improved, and as a result, the yield during manufacturing can be improved.
[0019]
Further, according to the manufacturing method of the thirteenth and fourteenth aspects, the same effect as that of the invention of the ninth aspect can be obtained in the electrode formation etching step.
Further, according to the manufacturing method of the present invention, the thin film forming step is continuously performed in a series of processes in the electrode forming etching step without leaving the chamber (50), so that the process load can be reduced. is there.
[0020]
In addition, the code | symbol in a parenthesis mentioned above is an example which shows the correspondence with the concrete means of embodiment described later.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention shown in the drawings will be described.
(1st Embodiment)
The first embodiment will be described on the assumption that the present invention is applied to a capacitive semiconductor acceleration sensor. FIG. 1 shows a planar structure of a semiconductor acceleration sensor 1 as a semiconductor dynamic quantity sensor (however, a hatched band in FIG. 1 does not show a cross section, and is used to make it possible to easily distinguish each structural element. FIG. 2 shows a schematic cross-sectional structure along the line AA in FIG.
[0022]
1 and 2, a support substrate 2 made of, for example, single-crystal silicon is formed in a rectangular frame shape having an opening 2a, and a beam structure 3 made of single-crystal silicon is formed on the upper surface thereof. In addition, a pair of fixed electrode structures 4 and 5 are arranged via an insulating film 6 made of a silicon oxide film.
The single-crystal silicon constituting the beam structure 3 and the fixed electrode structures 4 and 5 is preliminarily diffused with impurities in order to reduce the resistivity.
[0023]
The beam structure 3 has a configuration in which both ends of a rectangular mass 7 are integrally connected to anchors 9a and 9b via rectangular frame-shaped beams 8a and 8b. 9 b is supported on the opposite side of the support substrate 2 via the insulating film 6. Thus, the mass portion 7 and the beam portions 8a and 8b are in a state facing the opening 2a of the support substrate 2.
[0024]
The beam portions 8a and 8b displace the mass portion 7 in the direction of the arrow X when receiving acceleration including a component in the direction of the arrow X in FIG. 1, and return to the original state in accordance with the disappearance of the acceleration. It has a spring function of restoring.
Furthermore, the beam structure 3 is provided with, for example, three movable electrodes 10a and 10b integrally protruding from both side surfaces of the mass portion 7 in a direction orthogonal to the mass portion 7, respectively. 10b also faces the opening 2a of the support substrate 2. The movable electrodes 10a and 10b are formed in a rod shape having a rectangular cross section.
[0025]
On the support substrate 2, a movable electrode wiring portion 11 integrally formed with one anchor portion 9 b of the beam structure 3 is formed via the insulating film 6. At a predetermined position, an electrode pad 11a for wire bonding is formed of, for example, aluminum.
The fixed electrode structure 4 is in a state in which the fixed electrode wiring portion 4a formed on the support substrate 2 via the insulating film 6 is in parallel with one side surface of the movable electrode 10a with a predetermined detection gap. , For example, three fixed electrodes 4b are integrally provided, and each fixed electrode 4b is supported in a cantilever manner by the fixed electrode wiring portion 4a. Thus, the fixed electrode 4b faces the opening 2a of the support substrate 2.
[0026]
Further, the fixed electrode structure 5 includes a fixed electrode wiring portion 5a formed on the support substrate 2 with an insulating film 6 interposed therebetween, and one side surface of the movable electrode 10b (the side of the detection gap in the movable electrode 10a). ) And, for example, three fixed electrodes 5b arranged in parallel with a predetermined detection gap, and each fixed electrode 5b is 5a is in a state of being supported in a cantilever manner. Thus, the fixed electrode 5b faces the opening 2a of the support substrate 2.
[0027]
The fixed electrodes 4b and 5b are formed in a rod shape having a rectangular cross section.
At predetermined positions on the fixed electrode wiring portions 4a and 5a, wire bonding electrode pads 4c and 5c are formed of, for example, aluminum. Further, a shielding thin film 12 made of single-crystal silicon, which is a base material of the beam structure 3 and the fixed electrode structures 4 and 5, is arranged on the periphery of the support substrate 2 in a state of being separated by the insulating separation trench 13. Have been.
[0028]
As shown in FIG. 2 and FIG. 3 (h) described later, the surface of the support substrate 2 on the side opposite to the insulating film 6 side, the beam structures 3 and both structures 3 to 5 in the fixed electrode structures 4 and 5 Are on the side surface facing, for example, an organic thin film such as a fluorocarbon film or ammonium fluoride (NH 4 A hydrophobic thin film 17 made of an inorganic thin film such as F) is formed. The thin film 17 is a hydrophobic film, that is, a film having a small surface energy, and preferably has a contact angle with water of 70 degrees or more. As such a film, a fluorine-based thin film containing fluorine as a component can be used.
[0029]
In the semiconductor acceleration sensor 1 configured as described above, a first capacitor is formed between the movable electrode 10a and the fixed electrode 4b, and a second capacitor is formed between the movable electrode 10b and the fixed electrode 5b. A capacitor will be formed. Each capacitance of the first and second capacitors changes differentially according to the displacement of the movable electrodes 10a and 10b when an acceleration including a component in the direction of the arrow X in FIG. The acceleration can be detected by extracting such a change in capacitance through the electrode pads 4c, 5c, and 11a.
[0030]
FIG. 3 is a schematic cross-sectional view illustrating an example of a manufacturing process of the semiconductor acceleration sensor 1 as described above, which will be described below. Note that the semiconductor acceleration sensor 1 shown in FIG. 3H is a partial cross-sectional configuration model of the semiconductor acceleration sensor 1 (for convenience of description, each of the portions indicated by dashed-dotted lines Q1, Q2, and Q3 in FIG. 1). 3 (a) to 3 (g) schematically show a part corresponding to such a cross-sectional structure model in the course of manufacturing. FIG.
[0031]
First, an SOI substrate 14 (corresponding to a semiconductor substrate in the present invention) as shown in FIG. 3A is prepared. In the SOI substrate 14, a single-crystal silicon wafer 14a (corresponding to a first semiconductor layer in the present invention) serving as a base finally becomes the support substrate 2, and is formed on the single-crystal silicon wafer 14a. In which a single-crystal silicon thin film 14b (corresponding to the second semiconductor layer in the present invention) is provided via a silicon oxide film 14c (corresponding to the insulating layer in the present invention, which eventually becomes the insulating film 6). Has become.
[0032]
The single crystal silicon wafer 14a has a surface orientation set to (100) and has a low impurity concentration with a thickness of at least about 300 μm or more. The single-crystal silicon thin film 14b also has a surface orientation of (100), and is set to a thickness of, for example, about 1 μm. The single-crystal silicon thin film 14b has, for example, a high concentration of phosphorus (1 × 10 4) in order to lower its resistivity and make ohmic contact with the electrode pads 4c, 5c, 11a. 19 / Cm 3 Or more).
[0033]
Next, an electrode pad forming step as shown in FIG. In this step, aluminum is vapor-deposited on the entire surface of the single-crystal silicon thin film 14b to a thickness of, for example, about 1 μm, and the aluminum film is patterned by using a photolithography technique and an etching technique to form an electrode pad. 4c, 5c and 11a (11a is not shown in FIG. 3). In this electrode pad forming step, a known heat treatment (sintering) for obtaining ohmic contacts of the electrode pads 4c, 5c, and 11a is performed as necessary.
[0034]
From this state, the dimension adjusting step shown in FIG. In this step, the thickness of the single crystal silicon wafer 14a is adjusted to, for example, 300 μm by performing cutting and polishing on the surface (the surface opposite to the insulating film 6) of the single crystal silicon wafer 14a. Apply a mirror finish to the processing surface. The reason why the thickness dimension of the single crystal silicon wafer 14a is reduced to 300 μm in this manner is that the etching depth is reduced when the opening 2a is formed by anisotropic etching, as described later. This is to prevent an increase in chip design dimensions due to anisotropic etching.
[0035]
Next, a mask forming step as shown in FIG. In this step, a silicon nitride film is deposited on the entire surface (mirror-finished surface) of the single-crystal silicon wafer 14a to a thickness of about 0.5 μm by, for example, a plasma CVD method, and then the silicon nitride film is photo-etched. By patterning using a lithography technique and an etching technique, a mask 15 for forming the opening 2a by etching is formed.
[0036]
Thereafter, a trench forming step shown in FIG. In this step, a resist (not shown) having dry etching resistance is formed on the single-crystal silicon thin film 14b and the electrode pads 4c, 5c, and 11a in a predetermined pattern (beam structure 3, fixed electrode structures 4 and 5, shielding thin film). 12), a trench 16 reaching the silicon oxide film 14c is formed in the single-crystal silicon thin film 14b by performing anisotropic dry etching using a dry etching apparatus.
[0037]
From this state, a first etching step as shown in FIG. In the first etching step, the single crystal silicon wafer 14a is selectively etched from the front side (the side opposite to the silicon oxide film 14c) using the mask 15 and, for example, using a KOH aqueous solution. In this case, when such etching is advanced to the silicon oxide film 14c, the possibility that the silicon oxide film 14c is broken and the single crystal silicon thin film 14b is destroyed by the pressure of the etchant becomes very high. The etching time is controlled so as not to progress to the silicon oxide film 14c.
[0038]
Note that such management of the etching time is performed by calculation based on, for example, the thickness dimension of the single crystal silicon wafer 14a and the etching rate of the etchant. In the present embodiment, the management of the single crystal silicon wafer 14a is performed. Time management is performed so that the film thickness remains about 10 μm.
Next, a second etching step as shown in FIG. In the second etching step, the film left between the single crystal silicon wafer 14a and the silicon oxide film 14c in the first etching step is subjected to dry etching using, for example, a plasma etching apparatus. The single-crystal silicon wafer 14a having a thickness of about 10 μm is removed, thereby exposing the back surface (lower surface) of the silicon oxide film 14c. Note that, with such dry etching, the mask 15 is also removed at the same time.
[0039]
Although not specifically shown, the surface of the SOI substrate 14 is covered with a resist before the first and second etching steps are performed. After the process is completed, it is removed.
Then, an electrode forming etching step (third etching step) as shown in FIG. 3H is performed by reactive ion etching (RIE) in plasma.
[0040]
In this electrode formation etching step, for example, a parallel plate type dry etching apparatus as shown in FIG. 4 or FIG. 5 is used. In the etching apparatus, an upper electrode 52 disposed in an upper portion of the chamber 50 and supported by a support portion 51 and a lower electrode 54 disposed in a lower portion of the chamber 50 and supported by a base 53 face each other. Reference numeral 52 indicates that a gas from a reactive gas inlet 55 can be introduced into the chamber 50, and an object to be etched can be set on the lower electrode 54. Then, a high frequency electric field (RF) is applied between the upper and lower electrodes 52 and 54 by a power source 56 to generate plasma between the electrodes 52 and 54, and the ionized gas is incident on the body to be etched. .
[0041]
Here, the SOI substrate 14 (shown in FIG. 3 (g)) in which the silicon oxide film 14c is exposed from the back surface after performing the second etching step is used as an object to be etched, and the object to be etched is silicon oxide. The film 14c is arranged so that the surface opposite to the exposed side faces the lower electrode 54 (ie, upside down from the state shown in FIG. 3G).
[0042]
Further, a ring-shaped plate member 20a made of a conductive material is interposed and set as an intermediate member 20 at a portion where both the body to be etched and the lower electrode 54 do not come into contact with each other. The intermediate member 20 need not be ring-shaped, and may be made of a material having conductivity, such as a silicon substrate.
If the intermediate member 20 is an insulating material, it is considered that both may be electrostatically stuck due to a potential difference between the movable electrode and the fixed electrode generated at the time of dry etching. It is preferable that
[0043]
Further, as shown in FIG. 5, the intermediate member 20 is provided on the periphery of the plate member 20a where the body to be etched is not placed, for the purpose of improving the in-plane uniformity of the etching rate of the silicon oxide film 14c in the dry etching. It is desirable to have a two-layer structure with a plate 21 made of an oxide film (quartz plate).
In such an apparatus configuration, in the electrode formation etching step, the silicon oxide film 14c is removed by performing dry etching from the back surface (the surface on the side of the single crystal silicon wafer 14a) of the silicon oxide film 14c.
[0044]
According to the execution of the electrode forming etching process, the opening 2a is formed in a state continuous with the trench 16, and the mass 7, the beams 8a and 8b of the beam structure 3, the movable electrode 10a, 10b (the mass portion 7, the beam portions 8a and 8b, and the movable electrode 10b are not shown in FIG. 3H) will be released.
At this time, the fixed electrodes 4b and 5b of the fixed electrode structures 4 and 5 (the fixed electrode 5b is not shown in FIG. 3H) are also released, and the fixed electrode wiring portions 4a and 5a are cantilevered. It will be in the state that was done. In this way, the beam structure 3 and the fixed electrode structures 4 and 5 are formed according to the execution of the electrode formation etching process.
[0045]
Also, by controlling the etching conditions during the dry etching in this step, the gas used for the etching is simultaneously deposited as a material on at least the surfaces of the movable electrodes 10a and 10b and the fixed electrodes 4b and 5b, whereby the hydrophobicity is improved. A thin film 17 having a property is formed (thin film forming step). That is, in the present embodiment, the thin film forming step is performed simultaneously with the electrode forming etching step.
[0046]
For example, CF 4 And CHF 3 When dry etching using a gas applicable to dry etching such as Ar or Ar is performed, a deposit such as a fluorocarbon film is deposited on the electrode surface after etching by controlling the etching conditions. To leave as. As etching conditions, SiO having a high selectivity to Si 2 Is preferably used as the etching gas.
[0047]
Since the hydrophobic thin film 17 such as a fluorocarbon film can reduce the surface energy, it is possible to suppress the sticking phenomenon (sticking), which is an intermolecular force acting on the solid.
Further, in this electrode formation etching step, the surfaces of the mass portion 7, the beam portions 8a, 8b, and the movable electrodes 10a, 10b of the beam structure 3 are not directly contacted with the surface of the lower electrode 54 of the dry etching apparatus. Since it is placed on the intermediate member 20, it is possible to prevent foreign substances from adhering to the sensor surface, and it is possible to expect an improvement in yield during manufacturing.
[0048]
After the electrode formation etching process is performed, a dicing process of cutting the SOI substrate 14 into a predetermined sensor chip shape is performed, thereby completing the basic structure of the semiconductor acceleration sensor 1.
By the way, according to the manufacturing method as described above, the electrode formation, which is the final step for releasing the beam structure 3 including the mass portion 7 as the movable portion, the beam portions 8a and 8b, and the movable electrodes 10a and 10b, is performed. The etching step (third etching step) is performed by dry etching (RIE in this example), which is an etching in a gaseous atmosphere, and the hydrophobic thin film 17 such as a fluorocarbon film is deposited. As in the case of the conventional configuration in which wet etching is performed in the final step, sticking occurs in which the beam structure 3 sticks to a fixed electrode such as the fixed electrode structures 4 and 5 due to the surface tension caused by the etching solution. As a result, the yield during manufacturing can be improved.
[0049]
In addition, the movable electrodes 10a and 10b, the beams 8a and 8b, and the fixed electrodes 4b and 5b are released to be movable, and at the same time, a hydrophobic thin film 17 (for example, a fluorocarbon film or the like) for reducing the intermolecular force acting on the side surface is provided. Since sticking can be suppressed by the formation, sticking due to electrostatic force or the like at the time of driving (at the time of using the sensor) can be suppressed, while improving the yield during manufacturing.
[0050]
In the first etching step using a KOH aqueous solution as an etching solution, a single-crystal silicon wafer 14a having a predetermined thickness is left between the silicon oxide film 14c and the second etching step. Since the remaining single crystal silicon wafer 14a is removed by dry etching in the step, in the first etching step, the pressure of the etchant increases the pressure of silicon oxide film 14c and single crystal silicon wafer 14a. As a result, the possibility of destruction of the silicon oxide film 14c and thus the single-crystal silicon thin film 14b is reduced.
[0051]
In addition, since the second etching step for exposing the silicon oxide film 14c is also performed by dry etching, there is a possibility that the silicon oxide film 14c and thus the single crystal silicon thin film 14b may be broken during the execution of the step. , So that the overall yield can be prevented from deteriorating. Further, in the completed state, the movable portions (mass portion 7, beam portions 8a and 8b, and movable electrodes 10a and 10b) of beam structure 3 and fixed electrodes 4b and 5b of fixed electrode structures 4 and 5 are opened. 2a, there is also an advantage that the visual inspection can be easily performed from both front and back sides.
[0052]
Here, the reason for performing the cutting / polishing processing as shown in FIG. 3C will be described in more detail with reference to FIG. That is, as shown in FIG. 3 (f), assuming that the opening design dimension of the opening 2a is a, in order to make the dimension a accurate, in the first etching step, the progress of etching in the lateral direction is required. It is desirable to perform anisotropic etching that can be suppressed as much as possible. In this example, an aqueous KOH solution is used to perform such anisotropic etching on the single crystal silicon wafer 14a.
[0053]
Such anisotropic etching uses an angle θ (= 54.7) from the etched surface as shown in FIG. 3F when the single crystal silicon wafer 14a having the plane orientation (100) is used as in this example. °). Therefore, the relationship between the opening design dimension a, the mask dimension b, and the etching depth d shown in FIG. 3F can be obtained by b = a + 2 × (d / tan 54.7 °). For this reason, for example, when the etching depth d is 500 μm, the mask size b must be about 700 μm larger than the opening design size a, and the chip size of the semiconductor acceleration sensor 1 increases.
[0054]
Therefore, in order to reduce the etching depth d and reduce the difference between the opening design dimension a and the mask dimension d, the present embodiment is configured to execute the dimension adjustment step as described above. However, when the thickness dimension of the single crystal silicon wafer 14a is extremely reduced, the thickness variation may increase, and the yield may decrease due to the possibility of breakage during handling. It is important to set the optimum thickness (300 μm in this example) in consideration of the polishing process capability.
[0055]
In the above-described first embodiment, if the thickness of the single-crystal silicon wafer 14a is set to about 300 μm from the beginning, only the mirror finish needs to be applied to the surface, and the thickness is reduced. Needless to say, the above-described dimensional adjustment step becomes unnecessary, so that the entire manufacturing step is simplified. However, in such a setting, it is necessary to pay attention to the handling of the single crystal silicon wafer 14a.
[0056]
Furthermore, in the first embodiment described above, if the SOI substrate 14 in which the silicon oxide film is formed in advance on the surface of the single crystal silicon wafer 14a is used, the silicon oxide film can be used as an etching mask. In FIG. 3D, the step of depositing a silicon nitride film is not required, and the manufacturing process can be further simplified.
[0057]
(2nd Embodiment)
FIG. 6 is a schematic cross-sectional view showing an example of the manufacturing process according to the second embodiment of the present invention. Hereinafter, this embodiment will be described mainly on portions different from the first embodiment.
That is, in the first embodiment, in order to form the opening 2a in the silicon wafer 14a, after performing the first etching step by wet etching (see FIG. 3F), the second and electrode by dry etching are formed. Although the formation etching steps (see FIGS. 3 (g) and (h), and FIGS. 4 and 5) are sequentially performed, the etching may be performed in a gaseous atmosphere from the beginning. In this case, a dry etching apparatus is generally used as an etching method. In order to accurately control the size of the opening 2a, it is desirable to perform anisotropic dry etching.
[0058]
Specifically, in the second embodiment, an SOI substrate 14 similar to that of the first embodiment is prepared as shown in FIG. 6A, and then an electrode pad forming step shown in FIG. The dimension adjusting step shown in FIG. 6C, the mask forming step shown in FIG. 6D, and the trench forming step shown in FIG. 6E are respectively performed in the same manner as in the first embodiment. However, in the case of the present embodiment, in the mask forming step, a resist having dry etching resistance is provided as the mask 15 '.
[0059]
Then, in the etching step shown in FIG. 6F, the single crystal silicon wafer 14a is subjected to anisotropic dry etching from the surface on the mask 15 'side, thereby removing the wafer 14a and removing the silicon oxide film 14c. The back surface (lower surface) is exposed.
Next, as shown in FIG. 6G, the mask 15 'is removed by ashing, and further, in the electrode formation etching step shown in FIG. 6H, the silicon oxide film 14c is removed in the same manner as in the first embodiment. The beam structure 3 and the fixed electrode structures 4 and 5 are formed by dry etching from the back side, and the hydrophobic thin film 17 is formed.
[0060]
According to the manufacturing method of the present second embodiment, similarly to the first embodiment, the effect of the electrode formation etching can be exerted.
Further, according to the present manufacturing method, since the opening 2a can be formed only by dry etching, the manufacturing process is simplified, and there is no possibility that sticking will occur in the movable parts such as the movable electrodes 10a and 10b. Things. When anisotropic dry etching is performed as described above, the etching proceeds in a direction almost perpendicular to the surface of the single-crystal silicon wafer 14a, so that the mask size is increased as in the case of performing wet etching. This eliminates the need to perform this operation, and eliminates the risk of increasing the chip size.
[0061]
However, dry etching as in the present embodiment has a smaller etching rate than wet etching using a KOH aqueous solution. Therefore, in order to improve the throughput, the thickness of the single crystal silicon wafer 14a is reduced. It is desirable to adjust to about 300 μm.
(Other embodiments)
In the above embodiment, the electrode formation etching step may be performed by anisotropic dry etching if possible.
[0062]
In the above embodiment, the thin film forming step is performed simultaneously with the electrode forming etching step, so that both steps can be performed using the same apparatus. For example, the steps can be simplified. After the step, a thin film forming step may be performed. For example, without removing the workpiece from the etching apparatus after the electrode formation etching step, the composition of the introduced gas, the gas pressure, and the like are changed, and the conditions under which deposition (deposition) occurs are performed so that the hydrophobic thin film 17 is formed. Alternatively, after the electrode formation etching step, the work may be taken out of the etching apparatus, installed in a plasma polymerization apparatus, and the hydrophobic thin film 17 may be formed by plasma polymerization.
[0063]
In addition, the present invention is applicable to a semiconductor dynamic quantity sensor having a movable part and a fixed part, for example, an angular velocity sensor and the like, in addition to the semiconductor acceleration sensor.
[Brief description of the drawings]
FIG. 1 is a plan view showing a configuration of a semiconductor acceleration sensor according to an embodiment of the present invention.
FIG. 2 is a schematic view showing an AA cross section in FIG. 1;
FIG. 3 is a process chart showing a manufacturing method according to the first embodiment of the present invention.
FIG. 4 is a diagram showing a configuration of an RIE apparatus of the present invention.
FIG. 5 is a view showing another example of the intermediate member of the present invention.
FIG. 6 is a process chart showing a manufacturing method according to a second embodiment of the present invention.
[Explanation of symbols]
2 ... support substrate, 4b, 5b ... fixed electrode, 10a, 10b ... movable electrode,
14 ... SOI substrate, 14a ... single crystal silicon wafer,
14b: single-crystal silicon thin film, 14c: silicon oxide film, 16: trench,
17: hydrophobic thin film, 20: intermediate member, 20a: ring-shaped plate,
21: silicon oxide film, 52: upper electrode, 54: lower electrode.

Claims (15)

支持基板(2)上に電気的に絶縁された状態で支持され、力学量の作用に応じて変化する半導体材料製の可動電極(10a、10b)と、
前記支持基板上に電気的に絶縁された状態で支持され、前記可動電極と所定空隙を存して対向配置された半導体材料製の固定電極(4b、5b)とを備えた半導体力学量センサの製造方法において、
最終的に前記支持基板となる第1半導体層(14a)上に絶縁層(14c)を介して第2半導体層(14b)を積層した状態の半導体基板(14)を用意し、前記第2半導体層に前記可動電極及び前記固定電極を画定するためのトレンチ(16)を前記絶縁層に達するように形成するトレンチ形成工程と、
前記第1半導体層における前記可動電極及び前記固定電極の形成領域に対応した部分を前記絶縁層と反対側の面からウエットエッチングすると共に、そのエッチング領域の第1半導体層の膜厚があらかじめ設定した膜厚となった時点でエッチング停止する第1のエッチング工程と、
この第1のエッチング工程の実行に応じて残存された前記設定膜厚の第1半導体層を気相雰囲気でエッチングすることにより除去して前記絶縁層を露出させる第2のエッチング工程と、
気相雰囲気でのエッチングにより前記絶縁層を除去することにより、前記トレンチと連続した状態の開口部を形成して前記可動電極及び前記固定電極を形成する電極形成エッチング工程と、
前記可動電極及び前記固定電極の表面に疎水性の薄膜(17)を形成する薄膜形成工程と、を備えることを特徴とする半導体力学量センサの製造方法。
A movable electrode (10a, 10b) made of a semiconductor material, which is supported on the support substrate (2) in an electrically insulated state and changes according to the action of a mechanical quantity;
A semiconductor dynamic quantity sensor that is supported in an electrically insulated state on the support substrate and includes fixed electrodes (4b, 5b) made of a semiconductor material and opposed to the movable electrode with a predetermined gap. In the manufacturing method,
Finally, a semiconductor substrate (14) in which a second semiconductor layer (14b) is laminated via an insulating layer (14c) on the first semiconductor layer (14a) serving as the support substrate is prepared, and the second semiconductor Forming a trench (16) in the layer to define the movable electrode and the fixed electrode so as to reach the insulating layer;
A portion of the first semiconductor layer corresponding to the formation region of the movable electrode and the fixed electrode was wet-etched from the surface opposite to the insulating layer, and the thickness of the first semiconductor layer in the etching region was set in advance. A first etching step of stopping etching when the film thickness is reached;
A second etching step of exposing the insulating layer by removing the first semiconductor layer having the set film thickness remaining after performing the first etching step by etching in a gas phase atmosphere;
An electrode formation etching step of forming the movable electrode and the fixed electrode by forming an opening continuous with the trench by removing the insulating layer by etching in a gas phase atmosphere;
A thin film forming step of forming a hydrophobic thin film (17) on the surfaces of the movable electrode and the fixed electrode.
支持基板(2)上に電気的に絶縁された状態で支持され、力学量の作用に応じて変化する半導体材料製の可動電極(10a、10b)と、
前記支持基板上に電気的に絶縁された状態で支持され、前記可動電極と所定空隙を存して対向配置された半導体材料製の固定電極(4b、5b)とを備えた半導体力学量センサの製造方法において、
最終的に前記支持基板となる第1半導体層(14a)上に絶縁層(14c)を介して第2半導体層(14b)を積層した状態の半導体基板(14)を用意し、前記第2半導体層に前記可動電極及び前記固定電極を画定するためのトレンチ(16)を前記絶縁層に達するように形成するトレンチ形成工程と、
前記第1半導体層における前記可動電極及び前記固定電極の形成領域に対応した部分を、前記絶縁層と反対側の面から異方性ドライエッチングすることにより前記絶縁層を露出させるエッチング工程と、
気相雰囲気でのエッチングにより前記絶縁層を除去することにより、前記トレンチと連続した状態の開口部を形成して前記可動電極及び前記固定電極を形成する電極形成エッチング工程と、
前記可動電極及び前記固定電極の表面に疎水性の薄膜(17)を形成する薄膜形成工程と、を備えることを特徴とする半導体力学量センサの製造方法。
A movable electrode (10a, 10b) made of a semiconductor material, which is supported on the support substrate (2) in an electrically insulated state and changes according to the action of a mechanical quantity;
A semiconductor dynamic quantity sensor that is supported in an electrically insulated state on the support substrate and includes fixed electrodes (4b, 5b) made of a semiconductor material and opposed to the movable electrode with a predetermined gap. In the manufacturing method,
Finally, a semiconductor substrate (14) in which a second semiconductor layer (14b) is laminated via an insulating layer (14c) on the first semiconductor layer (14a) serving as the support substrate is prepared, and the second semiconductor Forming a trench (16) in the layer to define the movable electrode and the fixed electrode so as to reach the insulating layer;
An etching step of exposing the insulating layer by anisotropically dry-etching a portion of the first semiconductor layer corresponding to the formation region of the movable electrode and the fixed electrode from a surface opposite to the insulating layer;
An electrode formation etching step of forming the movable electrode and the fixed electrode by forming an opening continuous with the trench by removing the insulating layer by etching in a gas phase atmosphere;
A thin film forming step of forming a hydrophobic thin film (17) on the surfaces of the movable electrode and the fixed electrode.
前記薄膜形成工程は前記電極形成エッチング工程と同時に行うものであり、
前記電極形成エッチング工程におけるエッチング条件を制御して、前記可動電極(10a、10b)及び前記固定電極(4b、5b)を形成しつつ、エッチングに用いられるガスを材料として前記可動電極及び前記固定電極の表面に堆積させることにより、前記疎水性の薄膜(17)を形成することを特徴とする請求項1または2に記載の半導体力学量センサの製造方法。
The thin film forming step is performed simultaneously with the electrode forming etching step,
The movable electrode (10a, 10b) and the fixed electrode (4b, 5b) are formed by controlling etching conditions in the electrode forming etching step, and the movable electrode and the fixed electrode are formed using a gas used for etching as a material. The method according to claim 1, wherein the hydrophobic thin film is formed by depositing the thin film on a surface of a semiconductor.
前記電極形成エッチング工程は、プラズマ中でリアクティブイオンエッチング(RIE)により行うことを特徴とする請求項1ないし3のいずれか1つに記載の半導体力学量センサの製造方法。The method according to any one of claims 1 to 3, wherein the electrode forming etching step is performed by reactive ion etching (RIE) in plasma. 前記半導体基板(14)として、前記第1及び第2半導体層(14a、14b)がシリコンよりなり、前記絶縁層(14c)がシリコン酸化膜よりなるSOI基板を用いることを特徴とする請求項1ないし4のいずれか1つに記載の半導体力学量センサの製造方法。2. An SOI substrate in which the first and second semiconductor layers (14a, 14b) are made of silicon and the insulating layer (14c) is made of a silicon oxide film as the semiconductor substrate (14). 5. The method for manufacturing a semiconductor physical quantity sensor according to any one of items 4 to 4. 前記疎水性の薄膜(17)は、水との接触角が70度以上であることを特徴とする請求項1ないし5のいずれか1つに記載の半導体力学量センサの製造方法。The method according to any one of claims 1 to 5, wherein the hydrophobic thin film (17) has a contact angle with water of 70 degrees or more. 前記疎水性の薄膜(17)は、有機材料よりなる有機薄膜であることを特徴とする請求項1ないし6のいずれか1つに記載の半導体力学量センサの製造方法。7. The method according to claim 1, wherein the hydrophobic thin film is an organic thin film made of an organic material. 8. 前記疎水性の薄膜(17)は、フッ素系の薄膜であることを特徴とする請求項1ないし7のいずれか1つに記載の半導体力学量センサの製造方法。The method according to any one of claims 1 to 7, wherein the hydrophobic thin film (17) is a fluorine-based thin film. 前記電極形成エッチング工程は、対向する一対の電極(52、54)間において一方の電極(54)上に被エッチング体を配置してプラズマ中でリアクティブイオンエッチング(RIE)を行うものであり、
被エッチング体である前記絶縁層(14c)が露出した前記半導体基板を、前記絶縁層(14c)の露出側と反対側の面が前記一方の電極に対向するように配置すると共に、
前記半導体基板における前記絶縁層の露出側と反対側の面と前記一方の電極との間に、該反対側の面と前記一方の電極とが直接接触しないように中間部材(20)を介在させることを特徴とする請求項1ないし8のいずれか1つに記載の半導体力学量センサの製造方法。
In the electrode forming etching step, an object to be etched is arranged on one electrode (54) between a pair of electrodes (52, 54) facing each other, and reactive ion etching (RIE) is performed in plasma.
The semiconductor substrate on which the insulating layer (14c) to be etched is exposed is disposed such that a surface of the insulating layer (14c) opposite to an exposed side faces the one electrode,
An intermediate member (20) is interposed between the one electrode and the surface of the semiconductor substrate opposite to the exposed side of the insulating layer such that the opposite surface does not directly contact the one electrode. The method for manufacturing a semiconductor dynamic quantity sensor according to any one of claims 1 to 8, wherein:
前記中間部材(20)は、導電性の物質(20a)からなることを特徴とする請求項9に記載の半導体力学量センサの製造方法。The method according to claim 9, wherein the intermediate member (20) is made of a conductive substance (20a). 前記中間部材(20)は、導電性の物質(20a)とシリコン酸化膜(21)との2層構造からなることを特徴とする請求項9または10に記載の半導体力学量センサの製造方法。The method according to claim 9 or 10, wherein the intermediate member (20) has a two-layer structure of a conductive substance (20a) and a silicon oxide film (21). 前記導電性の物質(20a)はシリコン基板からなることを特徴とする請求項11に記載の半導体力学量センサの製造方法。The method according to claim 11, wherein the conductive material (20a) comprises a silicon substrate. 支持基板(2)上に電気的に絶縁された状態で支持され、力学量の作用に応じて変化する半導体材料製の可動電極(10a、10b)と、前記支持基板上に電気的に絶縁された状態で支持され、前記可動電極と所定空隙を存して対向配置された半導体材料製の固定電極(4b、5b)とを備えた半導体力学量センサの製造方法において、
最終的に前記支持基板となる第1半導体層(14a)上に絶縁層(14c)を介して第2半導体層(14b)を積層した状態の半導体基板(14)を用意し、前記第2半導体層に前記可動電極及び前記固定電極を画定するためのトレンチ(16)を前記絶縁層に達するように形成するトレンチ形成工程と、
前記第1半導体層における前記可動電極及び前記固定電極の形成領域に対応した部分を前記絶縁層と反対側の面からウエットエッチングすると共に、そのエッチング領域の第1半導体層の膜厚があらかじめ設定した膜厚となった時点でエッチング停止する第1のエッチング工程と、
この第1のエッチング工程の実行に応じて残存された前記設定膜厚の第1半導体層を気相雰囲気でエッチングすることにより除去して前記絶縁層を露出させる第2のエッチング工程と、
気相雰囲気でのエッチングにより前記絶縁層を除去することにより、前記トレンチと連続した状態の開口部を形成して前記可動電極及び前記固定電極を形成する電極形成エッチング工程とを備え、
前記電極形成エッチング工程は、対向する一対の電極(52、54)間において一方の電極(54)上に被エッチング体を配置してプラズマ中でリアクティブイオンエッチング(RIE)を行うものであり、
被エッチング体である前記絶縁層(14c)が露出した前記半導体基板を、前記絶縁層(14c)の露出側と反対側の面が前記一方の電極に対向するように配置すると共に、
前記半導体基板における前記絶縁層の露出側と反対側の面と前記一方の電極との間に、該反対側の面と前記一方の電極とが直接接触しないように中間部材(20)を介在させることを特徴とする半導体力学量センサの製造方法。
A movable electrode (10a, 10b) made of a semiconductor material, which is supported in an electrically insulated state on the support substrate (2) and changes according to the action of a mechanical quantity, is electrically insulated on the support substrate. A method of manufacturing a semiconductor dynamic quantity sensor comprising a movable electrode and a fixed electrode (4b, 5b) made of a semiconductor material opposed to the movable electrode with a predetermined gap.
Finally, a semiconductor substrate (14) in which a second semiconductor layer (14b) is laminated via an insulating layer (14c) on the first semiconductor layer (14a) serving as the support substrate is prepared, and the second semiconductor Forming a trench (16) in the layer to define the movable electrode and the fixed electrode so as to reach the insulating layer;
A portion of the first semiconductor layer corresponding to the formation region of the movable electrode and the fixed electrode was wet-etched from the surface opposite to the insulating layer, and the thickness of the first semiconductor layer in the etching region was set in advance. A first etching step of stopping etching when the film thickness is reached;
A second etching step of exposing the insulating layer by removing the first semiconductor layer having the set film thickness remaining after performing the first etching step by etching in a gas phase atmosphere;
Removing the insulating layer by etching in a gas phase atmosphere to form an opening in a state continuous with the trench to form the movable electrode and the fixed electrode, and an electrode forming etching step.
In the electrode forming etching step, an object to be etched is arranged on one electrode (54) between a pair of electrodes (52, 54) facing each other, and reactive ion etching (RIE) is performed in plasma.
The semiconductor substrate on which the insulating layer (14c) to be etched is exposed is disposed such that a surface of the insulating layer (14c) opposite to an exposed side faces the one electrode,
An intermediate member (20) is interposed between the one electrode and the surface of the semiconductor substrate opposite to the exposed side of the insulating layer such that the opposite surface does not directly contact the one electrode. A method for manufacturing a semiconductor physical quantity sensor, characterized by comprising:
支持基板(2)上に電気的に絶縁された状態で支持され、力学量の作用に応じて変化する半導体材料製の可動電極(10a、10b)と、前記支持基板上に電気的に絶縁された状態で支持され、前記可動電極と所定空隙を存して対向配置された半導体材料製の固定電極(4b、5b)とを備えた半導体力学量センサの製造方法において、
最終的に前記支持基板となる第1半導体層(14a)上に絶縁層(14c)を介して第2半導体層(14b)を積層した状態の半導体基板(14)を用意し、前記第2半導体層に前記可動電極及び前記固定電極を画定するためのトレンチ(16)を前記絶縁層に達するように形成するトレンチ形成工程と、
前記第1半導体層における前記可動電極及び前記固定電極の形成領域に対応した部分を、前記絶縁層と反対側の面から異方性ドライエッチングすることにより前記絶縁層を露出させるエッチング工程と、
気相雰囲気でのエッチングにより前記絶縁層を除去することにより、前記トレンチと連続した状態の開口部を形成して前記可動電極及び前記固定電極を形成する電極形成エッチング工程とを備え、
前記電極形成エッチング工程は、対向する一対の電極(52、54)間において一方の電極(54)上に被エッチング体を配置してプラズマ中でリアクティブイオンエッチング(RIE)を行うものであり、
被エッチング体である前記絶縁層(14c)が露出した前記半導体基板を、前記絶縁層(14c)の露出側と反対側の面が前記一方の電極に対向するように配置すると共に、
前記半導体基板における前記絶縁層の露出側と反対側の面と前記一方の電極との間に、該反対側の面と前記一方の電極とが直接接触しないように中間部材(20)を介在させることを特徴とする半導体力学量センサの製造方法。
A movable electrode (10a, 10b) made of a semiconductor material, which is supported in an electrically insulated state on the support substrate (2) and changes according to the action of a mechanical quantity, is electrically insulated on the support substrate. A method of manufacturing a semiconductor dynamic quantity sensor comprising a movable electrode and a fixed electrode (4b, 5b) made of a semiconductor material opposed to the movable electrode with a predetermined gap.
Finally, a semiconductor substrate (14) in which a second semiconductor layer (14b) is laminated via an insulating layer (14c) on the first semiconductor layer (14a) serving as the support substrate is prepared, and the second semiconductor Forming a trench (16) in the layer to define the movable electrode and the fixed electrode so as to reach the insulating layer;
An etching step of exposing the insulating layer by anisotropically dry-etching a portion of the first semiconductor layer corresponding to the formation region of the movable electrode and the fixed electrode from a surface opposite to the insulating layer;
Removing the insulating layer by etching in a gas phase atmosphere to form an opening in a state continuous with the trench to form the movable electrode and the fixed electrode, and an electrode forming etching step.
In the electrode forming etching step, an object to be etched is arranged on one electrode (54) between a pair of electrodes (52, 54) facing each other, and reactive ion etching (RIE) is performed in plasma.
The semiconductor substrate on which the insulating layer (14c) to be etched is exposed is disposed such that a surface of the insulating layer (14c) opposite to an exposed side faces the one electrode,
An intermediate member (20) is interposed between the one electrode and the surface of the semiconductor substrate opposite to the exposed side of the insulating layer such that the opposite surface does not directly contact the one electrode. A method for manufacturing a semiconductor physical quantity sensor, characterized by comprising:
前記薄膜形成工程は、前記電極形成エッチング工程において、一連のプロセスによりチャンバ(50)から出さずに連続的に行うものであり、前記電極形成エッチングを行った後、エッチング条件を変更することで、前記可動電極及び前記固定電極(4b、5b、10a、10b)の表面に堆積させることにより、前記疎水性の薄膜(17)を形成することを特徴とする請求項1または2に記載の半導体力学量センサの製造方法。The thin film forming step is performed continuously in the electrode forming etching step without being taken out of the chamber (50) by a series of processes. After the electrode forming etching is performed, by changing etching conditions, Semiconductor dynamics according to claim 1 or 2, characterized in that the hydrophobic thin film (17) is formed by depositing on the surfaces of the movable electrode and the fixed electrode (4b, 5b, 10a, 10b). Manufacturing method of quantity sensor.
JP04196799A 1998-05-08 1999-02-19 Manufacturing method of semiconductor dynamic quantity sensor Expired - Fee Related JP3577566B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP04196799A JP3577566B2 (en) 1999-02-19 1999-02-19 Manufacturing method of semiconductor dynamic quantity sensor
US09/306,381 US6287885B1 (en) 1998-05-08 1999-05-06 Method for manufacturing semiconductor dynamic quantity sensor
DE19921241A DE19921241B4 (en) 1998-05-08 1999-05-07 A method of manufacturing a semiconductor sensor for a dynamic quantity
US09/861,535 US6423563B2 (en) 1998-05-08 2001-05-22 Method for manufacturing semiconductor dynamic quantity sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04196799A JP3577566B2 (en) 1999-02-19 1999-02-19 Manufacturing method of semiconductor dynamic quantity sensor

Publications (2)

Publication Number Publication Date
JP2000243977A JP2000243977A (en) 2000-09-08
JP3577566B2 true JP3577566B2 (en) 2004-10-13

Family

ID=12622971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04196799A Expired - Fee Related JP3577566B2 (en) 1998-05-08 1999-02-19 Manufacturing method of semiconductor dynamic quantity sensor

Country Status (1)

Country Link
JP (1) JP3577566B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149489B2 (en) * 2005-01-05 2012-04-03 Nippon Telegraph And Telephone Corporation Mirror device, mirror array, optical switch, mirror device manufacturing method, and mirror substrate manufacturing method
CN101111911A (en) 2005-11-24 2008-01-23 松下电器产业株式会社 Microelectromechanical element, and electromechanical switch using the same
JP4712671B2 (en) * 2006-10-31 2011-06-29 アオイ電子株式会社 Nano tweezers and manufacturing method thereof
JP5724342B2 (en) 2009-12-10 2015-05-27 大日本印刷株式会社 Pattern arrangement method, silicon wafer and semiconductor device manufacturing method
JP6667351B2 (en) * 2016-04-08 2020-03-18 アルプスアルパイン株式会社 Sensor device

Also Published As

Publication number Publication date
JP2000243977A (en) 2000-09-08

Similar Documents

Publication Publication Date Title
US7393714B2 (en) Method of manufacturing external force detection sensor
JP4448845B2 (en) Manufacturing method of rotation rate sensor
KR100515423B1 (en) Rotational speed sensor manufacturing method
JP5091156B2 (en) Micromechanical element and method for manufacturing micromechanical element
JP4265016B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
EP1433199B1 (en) Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate
JP4117450B2 (en) Manufacturing method of semiconductor device
JP3577566B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP2000155030A (en) Manufacture of angular velocity sensor
US6718824B2 (en) Semiconductor dynamic quantity detecting sensor and manufacturing method of the same
CN107395151B (en) Piezoresistive gold-silicon composite nano beam resonator and manufacturing method thereof
JP3435647B2 (en) Manufacturing method of vibration type semiconductor sensor
JP4569167B2 (en) Manufacturing method of external force detection sensor
WO2004075231A1 (en) Method of forming a small gap and its application to the fabrication of a lateral fed
WO2003015183A1 (en) Method for manufacturing thin-film structure
JP2006003102A (en) Semiconductor pressure sensor and its manufacturing method
JPH0653206A (en) Manufacture of semiconductor device
US6713403B2 (en) Method for manufacturing semiconductor device
JP2004130396A (en) Micromachine
JP4117449B2 (en) Manufacturing method of semiconductor device
CN114477072A (en) Method for manufacturing fine structure
JPH11340189A (en) Method for forming recess or through hole in micromachine production
JPH01224671A (en) Manufacture of semiconductor acceleration sensor
JPH0712842A (en) Semiconductor capacitive sensor and fabrication thereof
JP2000150917A (en) Manufacture of semiconductor dynamical quantity sensor and semiconductor wafer for manufacture the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees