JP3562810B2 - Flexible wiring base material and method for manufacturing the same - Google Patents
Flexible wiring base material and method for manufacturing the same Download PDFInfo
- Publication number
- JP3562810B2 JP3562810B2 JP2003188253A JP2003188253A JP3562810B2 JP 3562810 B2 JP3562810 B2 JP 3562810B2 JP 2003188253 A JP2003188253 A JP 2003188253A JP 2003188253 A JP2003188253 A JP 2003188253A JP 3562810 B2 JP3562810 B2 JP 3562810B2
- Authority
- JP
- Japan
- Prior art keywords
- tin
- layer
- plating layer
- solder resist
- tin plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ICあるいはLSIなどの電子部品を実装するフレキシブル配線基材及びその製造方法に関する。なお、フレキシブル配線基材は、電子部品を実装する前のFPC及びフィルムキャリアテープ等及び電子部品を実装して個々に切断した個別のフィルムをいい、例えば、電子部品の実装形式等により、TAB(Tape Automated Bonding)、COF(Chip On Film)、CSP(Chip Size Package)、BGA(Ball Grid Array)、μ−BGA(μ−Ball Grid Array)、FC(Flip Chip)、QFP(Quad Flat Package)等を挙げることができる。
【0002】
【従来の技術】
エレクトロニクス産業の発達に伴い、IC(集積回路)、LSI(大規模集積回路)等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではTABテープ、T−BGAテープおよびASICテープ等を用いた実装方式が採用されている。特に、電子機器の軽薄短小化に伴って、電子部品をより高い密度で実装すると共に、電子部品の信頼性を向上させるために、実装する電子部品の大きさにほぼ対応した大きさの基板のほぼ全面に外部接続端子を配置した、CSP、BGA、μ−BGAなどの使用頻度が高くなってきている。
【0003】
このフレキシブル配線基材は、例えば、次のようにして製造されている。すなわち、まず、例えばポリイミドフィルムなどの絶縁基材フィルムに銅箔を貼着し、この銅箔表面にフォトレジストを塗布して、このフォトレジスト層を形成しようとする配線パターン以外の部分を露光し、露光されたフォトレジスト層を除去する。次いで、フォトレジスト層が除去された部分の銅箔をエッチングにより除去し、さらにフォトレジスト層を除去することにより配線パターンを形成する。こうして配線パターンを形成した電子部品実装用フィルムキャリアテープに、インナーリードやハンダボール端子などの接続部分を除いて回路の保護層となるソルダーレジストを塗布する。このようにしてソルダーレジストを塗布した後、露出する部分である接続端子部分にスズメッキ層を形成し、さらに、ニッケル−金メッキ層などを形成する。また、電子部品の実装方式によっては、ニッケル−金メッキ層の代わりにスズ−鉛合金が用いられる場合があるが、この場合、国際的な鉛フリー化によって、近年、スズ−鉛合金の代わりにスズ−ビスマス合金等が用いられている。
【0004】
例えば、スズ−ビスマス合金等の鉛フリーのスズ合金メッキ皮膜を形成するメッキ浴及び皮膜を設けた電子部品が開示されている(例えば、特許文献1参照)。
【0005】
【特許文献1】
特開平11−21673号公報
【特許文献2】
特開平6−342969号公報
【特許文献3】
特開2000−36521号公報
【0006】
【発明が解決しようとする課題】
しかしながら、スズ−ビスマス合金メッキを施す場合、ソルダーレジスト近傍にスズ−ビスマス合金メッキが析出異常するという問題がある。これは、ソルダーレジスト層の周縁部がメッキ前又はメッキ中に剥がれ、剥がれた領域にスズ−ビスマス合金メッキが覆い被さるように析出することが原因であることがわかった。
【0007】
このような析出異常は、配線パターンの端子同士を短絡させたり、析出異常層が剥落して他の部分に付着して短絡させたりするという品質上の重大な問題の原因となる。また、この問題は配線パターンのファインピッチ化及び鉛フリー化によるスズ−ビスマス合金メッキの採用増に伴い、益々大きな問題となる。
【0008】
ここで、メッキ後、特に、スズメッキ後に、ソルダーレジストを設ける点が開示されている(例えば、特許文献2参照)。また、パターン全体に銅が拡散したスズメッキ層を形成し、ソルダーレジスト層を形成した後、銅を含有しないスズメッキ層を設けるという構成が開示されている(例えば、特許文献3参照)。
【0009】
しかしながら、これらの公知文献には、スズ−ビスマス合金メッキの析出異常についての問題、及びその解決については何も触れられていない。
【0010】
本発明は、このような事情に鑑み、ソルダーレジスト層の剥離を防止してスズ−ビスマス合金メッキの析出異常を防止したフレキシブル配線基材及びその製造方法を提供することを課題とする。
【0011】
【課題を解決するための手段】
前記課題を解決する本発明の第1の態様は、絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの少なくとも端子部を除く表面を被覆するソルダーレジスト層とを具備し、前記ソルダーレジスト層で覆われていない配線パターンの少なくとも一部の最表面にはスズ−ビスマス合金メッキ層が設けられたフレキシブル配線基材において、前記配線パターンは、導体からなるベース層上に、ソルダーレジスト層で覆われる領域及び覆われない領域に亘って第1のスズメッキ層を具備することを特徴とするフレキシブル配線基材にある。
【0012】
かかる第1の態様では、ソルダーレジスト層の周縁部に下層として第1のスズメッキ層を有するので、ソルダーレジスト層の剥離が防止され、スズ−ビスマス合金メッキの析出異常が生じない。
【0013】
本発明の第2の態様は、第1の態様において、前記配線パターンの前記ソルダーレジスト層で覆われていない領域には、前記第1のスズメッキ層上に第2のスズメッキ層が設けられ、当該第2のスズメッキ層上の少なくとも一部の領域に前記スズ−ビスマス合金メッキ層を有することを特徴とするフレキシブル配線基材にある。
【0014】
かかる第2の態様では、ソルダーレジスト層に覆われていない第1のスズメッキ層上に第2のスズメッキ層を設ける際にソルダーレジスト層の剥離が発生せず、スズ−ビスマス合金メッキの析出異常が生じない。
【0015】
本発明の第3の態様は、第1又は2の態様において、前記第1のスズメッキ層は、0.001μm〜0.6μmの厚さを有することを特徴とするフレキシブル配線基材にある。
【0016】
かかる第3の態様では、0.001μm〜0.6μmの厚さの第1のスズメッキ層により、スズ−ビスマス合金メッキの析出異常が防止される。
【0017】
本発明の第4の態様は、第1又は2の態様において、前記第1のスズメッキ層は、0.001μm〜0.2μmの厚さを有することを特徴とするフレキシブル配線基材にある。
【0018】
かかる第4の態様では、0.001μm〜0.2μmの厚さの第1のスズメッキ層により、スズ−ビスマス合金メッキの析出異常が防止される。
【0019】
本発明の第5態様は、第4の態様において、前記第1のスズメッキ層は、前記ソルダーレジスト層の成形前には加熱処理されていないことを特徴とするフレキシブル配線基材にある。
【0020】
かかる第5の態様では、第1のスズメッキ層が0.001μm〜0.2μmと薄いので、ソルダーレジスト層を設ける前に加熱処理をしなくても、ウィスカーを発生する虞がない。
【0021】
本発明の第6の態様は、第1〜5の何れかの態様において、前記配線パターンは、パターニングされた銅層及びこの上に形成された第1のスズメッキ層を有することを特徴とするフレキシブル配線基材にある。
【0022】
かかる第6の態様では、パターニングされた銅層上に設けられた第1のスズメッキ層により、スズ−ビスマス合金メッキの析出異常が防止される。
【0023】
本発明の第7の態様は、絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの端子部を除く表面を被覆するソルダーレジスト層とを具備し、前記ソルダーレジスト層で覆われていない配線パターンの少なくとも一部の最表面にはスズ−ビスマス合金メッキ層が設けられたフレキシブル配線基材を製造する方法において、導体層をパターニングすることにより前記配線パターンのベース層を形成する工程と、このベース層上に第1のスズメッキ層を形成する工程と、この第1のスズメッキ層の一部を露出させて覆うようにソルダーレジスト層を形成する工程と、前記ソルダーレジスト層で覆われていない前記第1のスズメッキ層上へ第2のスズメッキ層を形成する工程と、この第2のスズメッキ層を形成した領域の少なくとも一部にスズ−ビスマス合金メッキ層を設ける工程とを具備することを特徴とするフレキシブル配線基材の製造方法にある。
【0024】
かかる第7の態様では、ソルダーレジスト層の下地として第1のスズメッキ層を形成し、ソルダーレジスト層を設けた後、第2のスズメッキ層及びスズ−ビスマス合金メッキ層を設けるので、ソルダーレジスト層の剥離が防止され、スズ−ビスマス合金メッキの析出異常が防止される。
【0025】
本発明の第8の態様は、第7の態様において、前記第1のスズメッキ層を0.001μm〜0.6μmの厚さに形成することを特徴とするフレキシブル配線基材の製造方法にある。
【0026】
かかる第8の態様では、0.001μm〜0.6μmの厚さの第1のスズメッキ層によりスズ−ビスマス合金メッキの析出異常が防止される。
【0027】
本発明の第9の態様は、第7の態様において、前記第1のスズメッキ層を0.001μm〜0.2μmの厚さに形成する工程の後、加熱処理することなく、前記ソルダーレジスト層を形成する工程を行うことを特徴とするフレキシブル配線基材の製造方法にある。
【0028】
かかる第9の態様では、第1のスズメッキ層が0.001μm〜0.2μmと薄いので、ソルダーレジスト層を設ける前に加熱処理をしなくても、ウィスカーを発生する虞がない。
【0029】
【発明の実施の形態】
以下、本発明の一実施形態に係るフレキシブル配線基材をその製造方法及び使用例と共に説明する。勿論、本発明はこれに限定されるものでないことはいうまでもない。
【0030】
図1には実施形態1に係るフレキシブル配線基材の概略平面、図2には電子部品を実装した状態のA−A′断面を示す。
【0031】
図1及び図2に示すように、本実施形態のフレキシブル配線基材10は、TABテープであり、テープ状の絶縁フィルム11の一方面に、複数の配線パターン12が連続的に形成されている。絶縁フィルム11は、幅方向両側に移送用のスプロケット孔13を一定間隔で有し、一般的には、移送されながらIC等の電子部品30が実装され、電子部品30実装後、各配線パターン12毎に切断される。このようなフレキシブル配線基材10は、電子部品30が実装された後、各配線パターン12毎に切断される場合と、各配線パターン12毎に切断された後、電子部品30が実装される場合がある。なお、テープ状の状態の場合も、各配線パターン12毎に切断した場合も、フレキシブル配線基材10であり、電子部品30の実装の有無も問わない。
【0032】
また、絶縁フィルム11の幅方向両端部には、スプロケット孔13が設けられているが、絶縁フィルム11にスプロケット孔13と共に位置合わせのための貫通孔、不良パッケージ表示、パッケージ外形などの種々の目的に合わせた貫通孔が形成されていてもよい。
【0033】
配線パターン12は、実装する電子部品30と接続するデバイス側接続端子14と、外部と接続する入力側外部接続端子15及び出力側外部接続端子16とを具備し、これらを除く領域が、ソルダーレジスト層17によって覆われている。
【0034】
ここで、絶縁フィルム11としては、可撓性を有すると共に耐薬品性及び耐熱性を有する材料を用いることができる。かかる絶縁フィルム11の材料としては、ポリエステル、ポリアミド、ポリイミド等を挙げることができ、特に、ビフェニル骨格を有する全芳香族ポリイミド(例えば、商品名:ユーピレックス;宇部興産(株))が好ましい。なお、絶縁フィルム11の厚さは、一般的には、25〜125μm、好ましくは、50〜75μmである。
【0035】
このような絶縁フィルム11は、配線パターン12の所定の領域にデバイスホール18がパンチングにより形成されている。配線パターン12のデバイス側接続端子14は、デバイスホール18の縁部からデバイスホール18内に突出するように設けられており、このデバイス側接続端子14には、例えば、金(Au)からなるバンプ31を介して電子部品30が接続されている。詳しくは、電子部品30は、デバイスホール18よりも小さな外形を有し、電子部品30の電極32に施されたバンプ31を介してデバイスホール18内に突出したデバイス側接続端子14と電気的に接続されている。
【0036】
配線パターン12は、絶縁フィルム11に形成されたデバイスホール18及びスプロケット孔13などが形成された一方の面に、一般的には、銅やアルミニウムからなる導電体箔などの導体層20をパターニングしたベース層21を具備する。このようなベース層21となる導体層20は、絶縁フィルム11上に直接積層しても、接着剤層を介して熱圧着等により形成してもよい。導体層20の厚さは、例えば、6〜70μm、好ましくは、8〜35μmである。導電体箔からなる導体層20としては、銅箔が好ましい。
【0037】
なお、絶縁フィルム11上に導電体箔を設けるのではなく、導電体箔に、例えば、ポリイミド前駆体を塗布し、焼成してポリイミドフィルムからなる絶縁フィルムとすることもできる。
【0038】
また、絶縁フィルム11上に設けられた導体層20は、フォトリソグラフィー法により、デバイス側接続端子14、入力側外部接続端子15及び出力側外部接続端子16を含むベース層21としてパターニングされる。すなわち、フォトレジストを塗布した後、フォトレジスト層をフォトマスクを介してエッチング液で化学的に溶解(エッチング処理)して除去し、さらにフォトレジスト層をアルカリ液等にて溶解除去することにより導電体箔をパターニングしてベース層21とする。
【0039】
なお、絶縁フィルム11上の幅方向両側には、ベース層21に連続して、入力側外部接続端子15及び出力側外部接続端子16のそれぞれに亘ってメッキリード22及びこれらを相互に導通する導通部23がパターニングされている。これらは後述するメッキ時に使用されるもので、その後、除去できる領域に形成されている。
【0040】
次いで、このようにエッチングによりパターニングされたベース層21上には、全面に亘って第1のスズメッキ層24が形成される。ここで、第1のスズメッキ層24は、0.001μm以上、好ましくは0.001μm〜0.6μmの厚さを有するものであればよく、その形成方法等は限定されない。好適には、厚さ0.001μm〜0.2μm、より好ましくは0.01μm〜0.09μmの、いわゆるフラッシュスズメッキ層とすればよいが、これに限定されるものではない。なお、フラッシュスズメッキ層は、無電解メッキ又は電解メッキで形成される。
【0041】
ここで、第1のスズメッキ層24を、0.001μm〜0.2μmと薄いメッキ層とすることにより、加熱処理をして銅を拡散させなくてもウィスカーの発生の虞がない。なお、この後のソルダーレジスト層を形成する際の加熱処理により、第1のスズメッキ層24には最終的には銅が拡散していると推定されるが、ソルダーレジスト層を設ける前に、例えば、80〜150℃で加熱処理を行う必要がないという利点がある。
【0042】
次に、このようにパターニングされたベース層21及び第1のスズメッキ層24上に、ソルダーレジスト材料塗布液が塗布され、所定のパターニングにより、ソルダーレジスト層17が形成される。
【0043】
さらに、ソルダーレジスト層17により覆われていない第1のスズメッキ層24上、すなわち、デバイス側接続端子14、入力側外部接続端子15及び出力側外部接続端子16上には、第2のスズメッキ層25が形成され、さらに、スズ−ビスマス合金メッキ層26が形成される。具体的には、デバイス側接続端子14及び出力側外部接続端子16上には、第1のスズメッキ層24上に第2のスズメッキ層25のみが設けられ、入力側外部接続端子15上には、第1のスズメッキ層24上に第2のスズメッキ層25が設けられ、さらにこの上にスズ−ビスマス合金メッキ層26が設けられる。
【0044】
本実施形態では、第2のスズメッキ層25は無電解メッキで形成した。例えばこのメッキは、硫酸液、過硫酸カリ液などでメッキ前処理した後、ホウフッ化スズ浴を用いて行えばよい。なお、無電解メッキでなく、後述するような電解メッキで形成してもよい。
【0045】
このような第2のスズメッキ層25を形成した後、幅方向一方側の入力側外部接続端子15に形成するスズ−ビスマス合金メッキ層26は、電解スズ系合金メッキ方法により形成した。このようなスズ−ビスマス合金メッキ層26を形成する方法を実施するためのメッキ装置の一例を図3及び図4を参照しながら説明する。
【0046】
図3及び図4に示すように、メッキ装置40は、メッキ液41を保持するメッキ槽42と、このメッキ槽42内に設けられてアノードを構成する電極43とを有する。
【0047】
また、メッキ槽42は、本実施形態のフレキシブル配線基材10となる連続する絶縁フィルム11、すなわち、表面にベース層21上に第1のスズメッキ層24及び第2のスズメッキ層25が設けられた連続する絶縁フィルム11が、その内部で起立した状態でメッキ液41中に浸漬されながら、図示しない搬送手段によって連続的に搬送されるように、略矩形断面形状で長手方向に延びる樋形状に構成されている。すなわち、メッキ槽42の長手方向両側の壁42aに、それぞれスリット部42bが設けられており、絶縁フィルム11は、このメッキ槽42の長手方向一方の壁42aに設けられたスリット部42bからメッキ槽42内の幅方向ほぼ中央部を長手方向に搬送され、他方の壁42aに設けられたスリット部42bを介してメッキ槽42の外側に搬送されるようになっている。なお、このメッキ槽42には、図示しない循環装置によって新しいメッキ液が供給されるようになっており、液面の高さは常に一定の位置に保持されている。
【0048】
メッキ装置40では、陰極(カソード)は、フレキシブル配線基材10の配線パターン12のベース層21を構成する導体層20であり、この導体層20は、メッキリード22を介して、例えば、メッキ槽42の外側に設けられるロール状の接触部材45に導通し、接触部材45はそれぞれ電源46に接続されている。ここで、電源46は、電極43と接触部材45との間にパルス電圧などの電圧を印加するもので、例えば、直流電源47とチョッパ48とを具備するものである。勿論、電源46はこれに限定されるものではないことはいうまでもない。
【0049】
このようなメッキ装置40を用いることにより、フレキシブル配線基材10の幅方向一方側のみにスズ−ビスマス合金メッキ層26を容易に設けることができるが、勿論、これに限定されず、例えば、メッキしない領域をマスキングしてメッキを施してもよい。また、スズ−ビスマス合金メッキ層26を全面に設ける場合もあることはいうまでもない。
【0050】
なお、本実施形態では、スズ−ビスマス合金メッキ層26は、スズ−ビスマス合金(ビスマス濃度が5〜20%程度)により形成した。スズ−ビスマス合金は、鉛フリーの半田として有望なものであり、ビスマス濃度を5〜20%と高濃度とすることにより、鉛半田と同等の融点を有するメッキ層を得ることができる。
【0051】
また、このようなスズ−ビスマス合金メッキを施すメッキ装置40では、メッキ液41のビスマスがスズ−ビスマス合金メッキ層26として析出されるため、常に一定のビスマス濃度のスズ−ビスマス合金メッキ層26を形成するにはメッキ液41にビスマス化合物を補充する必要がある。このビスマス化合物としては、例えば、アルカンスルホン酸系またはアルカノールスルホン酸系の3価のビスマス化合物を挙げることができる。このようなビスマス化合物をメッキ液41中に補充することにより、一定のビスマス濃度(約5〜20%)の組成であるスズ−ビスマス合金メッキ層26を容易に形成することができる。
【0052】
なお、以上説明した実施形態では、第1のスズメッキ層24上に第2のスズメッキ層25を設け、一部にスズ−ビスマス合金メッキ層26を設けたがスズ−ビスマス合金メッキ層26を第2のスズメッキ層25上の全面に設けてもよい。
【0053】
また、第2のスズメッキ層25は必ずしも設ける必要はなく、第1のスズメッキ層24のソルダーレジスト層17で覆われていない領域の全面又は一部の領域に、スズ−ビスマス合金メッキ層26を直接設けてもよい。
【0054】
何れの場合も、第1のスズメッキ層24がソルダーレジスト層17で覆われる領域及び覆われない領域に亘って設けられているので、スズ−ビスマス合金メッキ層26を設ける際の異常析出が防止される。
【0055】
なお、本実施形態では、フレキシブル配線基材10としてTABテープを例示したが、勿論、これに限定されず、本発明をT−BGA(Tape Ball Grid Array)テープ、テープCSP(Chip Size Package)、ASIC(Application Specific Integrated Circuit)テープなどの各種半導体パッケージ等に適用できることはいうまでもない。
【0056】
また、上述したように、ソルダーレジスト層17を設ける前に形成される下地である第1のスズメッキ層24は、上述したように薄く設けるので、特に無電解メッキで形成すると、製造工程上の負担も少ない。一方、例えば、第1のスズメッキ層24を設ける代わりに、ソルダーレジスト層17の境界に異常析出するスズ−ビスマス合金メッキ層26を設けることも考えられるが、電解メッキで形成する必要があるため、工程が複雑化し、また、スズ−ビスマスの共晶点が139℃と小さいので、ボンディング時にソルダーレジスト層17がずれる虞がある。
【0057】
(実施例1)
上述したようなTABテープであるフレキシブル配線基材10の配線パターン12を銅箔からなるベース層21上に、0.3μm厚の第1のスズメッキ層24を設け、加熱処理後、デバイス側接続端子14、入力側外部接続端子15及び出力側外部接続端子16上以外の部分にソルダーレジスト層17を設けた後にキュアし、その後、デバイス側接続端子14、入力側外部接続端子15及び出力側外部接続端子16上に、無電解メッキにより、0.50μm厚の第2のスズメッキ層25を設けた。
【0058】
さらに、第2のスズメッキ層25の全面に亘ってスズ−ビスマス合金(ビスマス16重量%)からなる、6μm厚のスズ−ビスマス合金メッキ層26を形成した。
【0059】
このように形成したスズ−ビスマス合金メッキ層26のソルダーレジスト層17周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、ここでは、ソルダーレジスト層17を設ける前に加熱処理したので、ウィスカーの発生はなかった。
【0060】
(実施例2)
ベース層21上に0.05μm厚の第1のスズメッキ層24を設けた後、加熱処理しない以外は実施例1と同様に行った。
【0061】
このように形成したスズ−ビスマス合金メッキ層26のソルダーレジスト層17周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、ここでは、ソルダーレジスト層17を設ける前に加熱処理しなかったが、第1のスズメッキ層24の厚さが0.05μmと薄いためウィスカーの発生はなかった。
【0062】
(実施例3)
第2のスズメッキ層25を設けないで第1のスズメッキ層24上の全面に亘ってスズ−ビスマス合金(ビスマス16重量%)からなる、6μm厚のスズ−ビスマス合金メッキ層26を形成した以外は、実施例2と同様に行った。
【0063】
このように形成したスズ−ビスマス合金メッキ層26のソルダーレジスト層17周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、実施例2と同様に、ウィスカーの発生はなかった。
【0064】
(実施例4)
スズ−ビスマス合金メッキ層26を、上述したメッキ装置40を用いて、幅方向一方側の入力側外部接続端子15及び出力側外部接続端子16のみに形成した以外は、実施例2と同様に行った。
【0065】
このように形成したスズ−ビスマス合金メッキ層26のソルダーレジスト層17周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、実施例2と同様に、ウィスカーの発生はなかった。
【0066】
(実施例5)
スズ−ビスマス合金メッキ層26を、上述したメッキ装置40を用いて、幅方向一方側の入力側外部接続端子15及び出力側外部接続端子16のみに形成した以外は、実施例3と同様に行った。
【0067】
このように形成したスズ−ビスマス合金メッキ層26のソルダーレジスト層17周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、実施例3と同様に、ウィスカーの発生はなかった。
【0068】
(比較例1)
実施例1で、ベース層21上に第1のスズメッキ層24を設けないで、ソルダーレジスト層17を設けた以外は、同様に行った。
【0069】
このように形成したスズ−ビスマス合金メッキ層26のソルダーレジスト層17周縁部近傍を顕微鏡で観察した結果、析出異常が観察され、端子同士のショートが観察された。
【0070】
(比較例2)
実施例2で、ベース層21上に第1のスズメッキ層24を設けないで、ソルダーレジスト層17を設けた以外は、同様に行った。
【0071】
このように形成したスズ−ビスマス合金メッキ層26のソルダーレジスト層17周縁部近傍を顕微鏡で観察した結果、析出異常が観察され、端子同士のショートが観察された。
【0072】
【発明の効果】
以上説明したように、本発明によれば、絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの少なくとも端子部を除く表面を被覆するソルダーレジスト層とを具備し、前記ソルダーレジスト層で覆われていない配線パターンの少なくとも一部の最表面にはスズ−ビスマス合金メッキ層が設けられたフレキシブル配線基材において、前記配線パターンが導体からなるベース層上にソルダーレジスト層で覆われる領域及び覆われない領域に亘って第1のスズメッキ層を具備するようにしたので、スズ−ビスマス合金メッキの析出異常を防止したフレキシブル配線基材及びその製造方法を提供することができるという効果を奏する。
【図面の簡単な説明】
【図1】図1には本発明の実施形態1に係るフレキシブル配線基材の概略平面図である。
【図2】図1のフレキシブル配線基材に電子部品を実装した状態のA−A′断面図である。
【図3】本発明の電解スズ系合金メッキ方法を実施するためのメッキ装置を示す概略斜視図である。
【図4】本発明の電解スズ系合金メッキ方法を実施している様子を示す概略図である。
【符号の説明】
10 フレキシブル配線基材
11 絶縁フィルム
12 配線パターン
13 スプロケット孔
14 デバイス側接続端子
15 入力側外部接続端子
16 出力側外部接続端子
17 ソルダーレジスト層
20 導体層
21 ベース層
24 第1のスズメッキ層
25 第2のスズメッキ層
26 スズ−ビスマス合金メッキ層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a flexible wiring substrate for mounting an electronic component such as an IC or an LSI and a method for manufacturing the same. The flexible wiring substrate refers to an FPC and a film carrier tape before mounting the electronic component, and an individual film mounted with the electronic component and cut individually. For example, depending on the mounting format of the electronic component, TAB ( Tape Automated Bonding, COF (Chip On Film), CSP (Chip Size Package), BGA (Ball Grid Array), μ-BGA (μ-Ball Grid Array), FC (FlipQPQQ, FlipQPQQ, etc.) Can be mentioned.
[0002]
[Prior art]
With the development of the electronics industry, demand for printed wiring boards on which electronic components such as ICs (integrated circuits) and LSIs (large-scale integrated circuits) are mounted has been rapidly increasing. There is a demand for higher functionality, and as a mounting method for these electronic components, a mounting method using a TAB tape, a T-BGA tape, an ASIC tape, or the like has recently been adopted. In particular, as electronic devices become lighter and thinner, electronic components are mounted at a higher density, and in order to improve the reliability of the electronic components, a substrate having a size substantially corresponding to the size of the electronic components to be mounted is required. The use frequency of CSP, BGA, μ-BGA, etc., in which external connection terminals are arranged on almost the entire surface, is increasing.
[0003]
This flexible wiring substrate is manufactured, for example, as follows. That is, first, a copper foil is attached to an insulating base film such as a polyimide film, a photoresist is applied to the surface of the copper foil, and a portion other than a wiring pattern in which the photoresist layer is to be formed is exposed. And removing the exposed photoresist layer. Next, the copper foil in the portion where the photoresist layer has been removed is removed by etching, and the photoresist layer is removed to form a wiring pattern. On the film carrier tape for mounting an electronic component on which the wiring pattern is formed, a solder resist serving as a protective layer of a circuit is applied except for connecting portions such as inner leads and solder ball terminals. After applying the solder resist in this manner, a tin plating layer is formed on the exposed connection terminal portions, and further, a nickel-gold plating layer is formed. Depending on the mounting method of electronic components, a tin-lead alloy may be used instead of the nickel-gold plating layer. In this case, in recent years, tin-lead alloys have been used instead of tin-lead alloys due to international lead-free technology. -A bismuth alloy or the like is used.
[0004]
For example, a plating bath for forming a lead-free tin alloy plating film such as a tin-bismuth alloy and an electronic component provided with the film are disclosed (for example, see Patent Document 1).
[0005]
[Patent Document 1]
JP-A-11-21673
[Patent Document 2]
JP-A-6-342969
[Patent Document 3]
JP 2000-36521 A
[0006]
[Problems to be solved by the invention]
However, when tin-bismuth alloy plating is performed, there is a problem that tin-bismuth alloy plating abnormally deposits near the solder resist. This was found to be due to the fact that the periphery of the solder resist layer was peeled off before or during plating, and the tin-bismuth alloy plating was deposited so as to cover the peeled area.
[0007]
Such deposition abnormalities cause serious quality problems such as short-circuiting the terminals of the wiring pattern, or the abnormal deposition layer peeling off and adhering to other parts to short-circuit. In addition, this problem becomes more and more serious with the increase in the use of tin-bismuth alloy plating due to the fine pitch and lead-free wiring pattern.
[0008]
Here, it is disclosed that a solder resist is provided after plating, particularly after tin plating (for example, see Patent Document 2). Further, a configuration is disclosed in which a tin plating layer in which copper is diffused is formed over the entire pattern, a solder resist layer is formed, and then a tin plating layer containing no copper is provided (for example, see Patent Document 3).
[0009]
However, these known documents do not mention anything about the problem of abnormal deposition of tin-bismuth alloy plating and its solution.
[0010]
In view of such circumstances, an object of the present invention is to provide a flexible wiring base material that prevents peeling of a solder resist layer and prevents abnormal deposition of tin-bismuth alloy plating, and a method of manufacturing the same.
[0011]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided an insulating base material, a wiring pattern formed on one surface of the insulating base material, and a solder resist layer covering a surface of the wiring pattern excluding at least a terminal portion. A flexible wiring base material provided with a tin-bismuth alloy plating layer on the outermost surface of at least a part of the wiring pattern not covered with the solder resist layer, wherein the wiring pattern is a base made of a conductor. A flexible wiring base material comprising a first tin plating layer on a layer over a region covered with the solder resist layer and a region not covered with the solder resist layer.
[0012]
In the first aspect, since the first tin plating layer is provided as a lower layer at the periphery of the solder resist layer, peeling of the solder resist layer is prevented, and abnormal deposition of tin-bismuth alloy plating does not occur.
[0013]
According to a second aspect of the present invention, in the first aspect, a second tin plating layer is provided on the first tin plating layer in a region of the wiring pattern that is not covered with the solder resist layer. A flexible wiring base material having the tin-bismuth alloy plating layer in at least a part of a region on the second tin plating layer.
[0014]
In the second aspect, when the second tin plating layer is provided on the first tin plating layer that is not covered with the solder resist layer, the solder resist layer does not peel off, and the tin-bismuth alloy plating abnormalities occur. Does not occur.
[0015]
A third aspect of the present invention is the flexible wiring substrate according to the first or second aspect, wherein the first tin plating layer has a thickness of 0.001 μm to 0.6 μm.
[0016]
In the third aspect, the first tin plating layer having a thickness of 0.001 μm to 0.6 μm prevents abnormal deposition of tin-bismuth alloy plating.
[0017]
A fourth aspect of the present invention is the flexible wiring substrate according to the first or second aspect, wherein the first tin plating layer has a thickness of 0.001 μm to 0.2 μm.
[0018]
In the fourth aspect, the first tin plating layer having a thickness of 0.001 μm to 0.2 μm prevents abnormal deposition of tin-bismuth alloy plating.
[0019]
A fifth aspect of the present invention is the flexible wiring substrate according to the fourth aspect, wherein the first tin plating layer is not subjected to a heat treatment before the formation of the solder resist layer.
[0020]
In the fifth aspect, since the first tin plating layer is as thin as 0.001 μm to 0.2 μm, there is no possibility that whiskers are generated without performing a heat treatment before providing the solder resist layer.
[0021]
According to a sixth aspect of the present invention, in any one of the first to fifth aspects, the wiring pattern has a patterned copper layer and a first tin plating layer formed thereon. It is on the wiring substrate.
[0022]
In the sixth aspect, the first tin plating layer provided on the patterned copper layer prevents the abnormal deposition of tin-bismuth alloy plating.
[0023]
A seventh aspect of the present invention includes an insulating base material, a wiring pattern formed on one surface of the insulating base material, and a solder resist layer covering a surface of the wiring pattern excluding a terminal portion, In a method for manufacturing a flexible wiring base material provided with a tin-bismuth alloy plating layer on at least a part of the outermost surface of the wiring pattern not covered with the solder resist layer, the conductive pattern is patterned by patterning a conductive layer. A step of forming a base layer, a step of forming a first tin plating layer on the base layer, a step of forming a solder resist layer so as to expose and cover a part of the first tin plating layer, Forming a second tin plating layer on the first tin plating layer which is not covered with the solder resist layer, and forming the second tin plating layer on the first tin plating layer. Tin on at least part of - in the production method of the flexible wiring substrate characterized by comprising a step of providing a bismuth alloy plating layer.
[0024]
In the seventh aspect, the first tin plating layer is formed as a base of the solder resist layer, and after the solder resist layer is provided, the second tin plating layer and the tin-bismuth alloy plating layer are provided. Peeling is prevented, and abnormal deposition of tin-bismuth alloy plating is prevented.
[0025]
An eighth aspect of the present invention is the method for manufacturing a flexible wiring substrate according to the seventh aspect, wherein the first tin plating layer is formed to a thickness of 0.001 μm to 0.6 μm.
[0026]
In the eighth aspect, the first tin plating layer having a thickness of 0.001 μm to 0.6 μm prevents abnormal deposition of tin-bismuth alloy plating.
[0027]
According to a ninth aspect of the present invention, in the seventh aspect, after the step of forming the first tin plating layer to a thickness of 0.001 μm to 0.2 μm, the solder resist layer is formed without heat treatment. A method for producing a flexible wiring base material, comprising performing a forming step.
[0028]
In the ninth aspect, since the first tin plating layer is as thin as 0.001 μm to 0.2 μm, there is no possibility that whiskers are generated without performing heat treatment before providing the solder resist layer.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a flexible wiring substrate according to an embodiment of the present invention will be described together with a method of manufacturing the same and an example of use. Of course, it goes without saying that the present invention is not limited to this.
[0030]
FIG. 1 is a schematic plan view of the flexible wiring substrate according to the first embodiment, and FIG. 2 is a cross-sectional view taken along line AA ′ of FIG.
[0031]
As shown in FIGS. 1 and 2, the
[0032]
Further, sprocket holes 13 are provided at both ends in the width direction of the insulating
[0033]
The
[0034]
Here, as the insulating
[0035]
In such an insulating
[0036]
The
[0037]
Instead of providing a conductor foil on the insulating
[0038]
The
[0039]
On both sides of the insulating
[0040]
Next, a first
[0041]
Here, by forming the first
[0042]
Next, a solder resist material coating solution is applied on the
[0043]
Further, the second
[0044]
In the present embodiment, the second
[0045]
After forming such a second
[0046]
As shown in FIGS. 3 and 4, the
[0047]
In the
[0048]
In the
[0049]
By using such a
[0050]
In this embodiment, the tin-bismuth
[0051]
Further, in the
[0052]
In the embodiment described above, the second
[0053]
The second
[0054]
In any case, since the first
[0055]
In the present embodiment, a TAB tape has been exemplified as the flexible
[0056]
Further, as described above, the first
[0057]
(Example 1)
The first
[0058]
Further, a 6 μm thick tin-bismuth
[0059]
As a result of observing the vicinity of the periphery of the solder resist
[0060]
(Example 2)
After providing the first
[0061]
As a result of observing the vicinity of the periphery of the solder resist
[0062]
(Example 3)
Except that a 6 μm thick tin-bismuth
[0063]
As a result of observing the vicinity of the periphery of the solder resist
[0064]
(Example 4)
Performed in the same manner as in Example 2 except that the tin-bismuth
[0065]
As a result of observing the vicinity of the periphery of the solder resist
[0066]
(Example 5)
The same procedure as in Example 3 was performed, except that the tin-bismuth
[0067]
As a result of observing the vicinity of the periphery of the solder resist
[0068]
(Comparative Example 1)
Example 1 was repeated in the same manner as in Example 1, except that the solder resist
[0069]
As a result of observing the vicinity of the periphery of the solder resist
[0070]
(Comparative Example 2)
Example 2 was repeated except that the first
[0071]
As a result of observing the vicinity of the periphery of the solder resist
[0072]
【The invention's effect】
As described above, according to the present invention, an insulating base, a wiring pattern formed on one surface of the insulating base, and a solder resist layer covering a surface of the wiring pattern excluding at least a terminal portion. In a flexible wiring base provided with a tin-bismuth alloy plating layer on at least a part of the outermost surface of the wiring pattern not covered with the solder resist layer, the wiring pattern is formed on a base layer made of a conductor. Since the first tin plating layer is provided over the area covered with the solder resist layer and the area not covered with the solder resist layer, a flexible wiring base material capable of preventing abnormal deposition of tin-bismuth alloy plating and a method of manufacturing the same are provided. It has the effect of being able to.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of a flexible wiring substrate according to Embodiment 1 of the present invention.
FIG. 2 is a cross-sectional view taken along the line AA ′ in a state where an electronic component is mounted on the flexible wiring substrate of FIG. 1;
FIG. 3 is a schematic perspective view showing a plating apparatus for performing the electrolytic tin-based alloy plating method of the present invention.
FIG. 4 is a schematic view showing a state in which the electrolytic tin-based alloy plating method of the present invention is performed.
[Explanation of symbols]
10 Flexible wiring substrate
11 Insulating film
12 Wiring pattern
13 sprocket holes
14 Device side connection terminal
15 Input side external connection terminal
16 Output side external connection terminal
17 Solder resist layer
20 conductor layer
21 Base layer
24 First Tin Plating Layer
25 Second tin plating layer
26 Tin-bismuth alloy plating layer
Claims (9)
前記配線パターンは、導体からなるベース層上に、ソルダーレジスト層で覆われる領域及び覆われない領域に亘って第1のスズメッキ層を具備することを特徴とするフレキシブル配線基材。An insulating base, a wiring pattern formed on one surface of the insulating base, and a solder resist layer covering a surface excluding at least a terminal portion of the wiring pattern, and are not covered with the solder resist layer. In a flexible wiring substrate provided with a tin-bismuth alloy plating layer on at least a part of the outermost surface of the wiring pattern,
The flexible wiring base material, wherein the wiring pattern includes a first tin plating layer on a base layer made of a conductor, over a region covered with the solder resist layer and a region not covered with the solder resist layer.
導体層をパターニングすることにより前記配線パターンのベース層を形成する工程と、このベース層上に第1のスズメッキ層を形成する工程と、この第1のスズメッキ層の一部を露出させて覆うようにソルダーレジスト層を形成する工程と、前記ソルダーレジスト層で覆われていない前記第1のスズメッキ層上へ第2のスズメッキ層を形成する工程と、この第2のスズメッキ層を形成した領域の少なくとも一部にスズ−ビスマス合金メッキ層を設ける工程とを具備することを特徴とするフレキシブル配線基材の製造方法。An insulating base, a wiring pattern formed on one surface of the insulating base, and a solder resist layer covering a surface of the wiring pattern excluding a terminal portion, wherein the wiring is not covered with the solder resist layer. In a method for manufacturing a flexible wiring substrate provided with a tin-bismuth alloy plating layer on at least a part of the outermost surface of the pattern,
Forming a base layer of the wiring pattern by patterning the conductor layer, forming a first tin plating layer on the base layer, and exposing and covering a part of the first tin plating layer. Forming a second tin plating layer on the first tin plating layer that is not covered with the solder resist layer; and forming at least a region on which the second tin plating layer is formed. Providing a tin-bismuth alloy plating layer in a part thereof.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003188253A JP3562810B2 (en) | 2002-07-03 | 2003-06-30 | Flexible wiring base material and method for manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002195043 | 2002-07-03 | ||
JP2003188253A JP3562810B2 (en) | 2002-07-03 | 2003-06-30 | Flexible wiring base material and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004088092A JP2004088092A (en) | 2004-03-18 |
JP3562810B2 true JP3562810B2 (en) | 2004-09-08 |
Family
ID=32071959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003188253A Expired - Fee Related JP3562810B2 (en) | 2002-07-03 | 2003-06-30 | Flexible wiring base material and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3562810B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007086568A1 (en) | 2006-01-30 | 2007-08-02 | Kyocera Corporation | Resin film, adhesive sheet, wiring substrates, and electronic devices |
-
2003
- 2003-06-30 JP JP2003188253A patent/JP3562810B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004088092A (en) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7830667B2 (en) | Flexible wiring substrate and method for producing the same | |
JP5001542B2 (en) | Electronic device substrate, method for manufacturing the same, and method for manufacturing the electronic device | |
US7180006B2 (en) | Tape substrate and method for fabricating the same | |
EP1953821A2 (en) | Semiconductor package substrate | |
JP2006278837A (en) | Method for manufacturing flexible printed circuit board, and flexible printed circuit board | |
JP4316627B2 (en) | Flexible wiring substrate, semiconductor device and manufacturing method thereof | |
TW518917B (en) | A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier | |
JP3825689B2 (en) | Printed wiring substrate and electrolytic tin-based alloy plating method | |
JP3562810B2 (en) | Flexible wiring base material and method for manufacturing the same | |
JP3859451B2 (en) | Electroplating apparatus and electroplating method for film carrier tape for electronic mounting parts | |
JP2009277987A (en) | Film-carrier tape for mounting electronic component and its manufacturing method, and semiconductor device | |
JP4033090B2 (en) | Manufacturing method of tape carrier for semiconductor device | |
WO2003002786A1 (en) | Electroplating method and printed wiring board manufacturing method | |
JP3565556B2 (en) | Tin-bismuth alloy plating apparatus and plating method | |
JP3507461B2 (en) | Tin-bismuth alloy plating apparatus and plating method | |
JP2001007250A (en) | Package substrate | |
JP3045697U (en) | Package substrate for chip mounting | |
JP3859452B2 (en) | Plating apparatus and plating method | |
JP2005183587A (en) | Manufacturing method for printed-circuit board and semiconductor device | |
JP3843695B2 (en) | Method for producing tin-solder two-color plating TAB tape | |
JP2008218912A (en) | Manufacturing method of base for mounting electronic component and base for mounting electronic component | |
JPH0697318A (en) | Wiring board for semiconductor device | |
JPH01136345A (en) | Manufacture of tape carrier with bump | |
JP2003347363A (en) | Tape carrier for semiconductor device | |
JPH0793490B2 (en) | Mounting board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20031217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |