JP3557250B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3557250B2 JP3557250B2 JP18618494A JP18618494A JP3557250B2 JP 3557250 B2 JP3557250 B2 JP 3557250B2 JP 18618494 A JP18618494 A JP 18618494A JP 18618494 A JP18618494 A JP 18618494A JP 3557250 B2 JP3557250 B2 JP 3557250B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal layer
- sio
- standing wave
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、たとえばＴｉＳｉ２ 、ＣｏＳｉ２ 、ＰｔＳｉ、ＮｉＳｉなどのように、ＷＳｉｘ よりも比抵抗が小さいシリサイド金属のパターンの形成方法と、Ｗ金属のパターンの形成方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
光リソグラフィにおいて、微細なパターンを形成する際、線幅の変動は大きな問題である。近年、デザインルールの縮小に伴い、線幅の変動は増大する傾向にある。線幅がばらつく要因としては、下地基板の段差、パターンの疎密性などが考えられる。
【０００３】
デザインルールの縮小に伴い、光リソグラフィにおける露光波長はｇ線（４３６ｎｍ）→ｉ線（３６５ｎｍ）→ＫｒＦエキシマレーザー（２４８ｎｍ）と短波長化されてきた。図１に示すように、下地基板４の上にレジスト膜２を成膜し、そのレジスト膜のフォトリソグラフィー加工を行う場合に、多重干渉の影響は、露光波長の短波長化により大きくなる。これは多重干渉の周期が小さくなることと、基板反射率が高くなることとに起因している。露光波長の短波長化に伴い、多重干渉の影響が大きくなるため、レジスト膜厚が変化した際の線幅の変動は、図２に示すように大きくなる。下地基板の段差により、レジストの膜厚が変化し、線幅にばらつきが生じるのは、上記理由による。
【０００４】
パターンの線幅変動を抑える技術の１つとして、図３，４に示すような反射防止技術がある。この技術は、図３，４に示すように、レジスト膜２の上部または下部に吸収性の有機膜または無機膜６をおき、光吸収作用と位相の打ち消し作用とにより、レジスト膜の厚さが変化しても、レジスト膜２の内部で吸収される光量を一定にし、線幅の変動を抑える技術である。反射防止技術としては、レジスト膜２の上部に透明性の有機膜を置き、有機膜の透明性（ｎ＝１．３のもの）と位相の打ち消し作用により、レジスト膜２内に吸収される光の量を一定にする方法もある。
【０００５】
高反射基板を用いる場合、図５（Ａ）に示すように下地基板４の上に反射防止膜が設けられていない場合よりも、図５（Ｂ）に示すように反射防止膜８が設けられている方が、段差１０において、様々な方向に反射する反射光の光量が小さくなり、線幅変動防止およびハレーション防止という意味で有利になる。すなわち、線幅変動防止およびハレーション防止という観点からは、下地基板とレジスト膜との間に反射防止膜を介在させることが好ましい。
【０００６】
一方、実際のデバイスパターンについて考えてみる。デバイスのデザインルールは縮小されており、ゲート電極のパターンについても同じことがいえる。現在、図６に示すように、ポリシリコン層１２の上にＷＳｉｘ などのシリサイド層１４が積層してあるＷポリサイド等の構造でゲート電極を構成している。しかし、ゲート電極のパターンの縮小と、それに伴う厚さの薄膜化により、ゲート電極の抵抗は上昇する。そのため、ゲート電極の微細化に伴い、ＷＳｉｘ よりも抵抗の小さいシリサイド系金属を、ゲート電極として適用することを考える必要がある。
【０００７】
また、拡散層に打ち込むＰ＋ 、Ａｓ＋ 、Ｂ＋ 、ＢＦ＋ などの不純物イオンも、パターンの微細化に伴い、Ｓｉ基板深くまでイオン注入することはできない。そのため拡散層がシャロー化し、抵抗が大きくなる。そのため、たとえば図７に示すように、半導体基板４の表面に形成された拡散層１６の表面に対し、シリサイデーション等を行い、シリサイド層１８を形成し、抵抗を下げる必要がある。
【０００８】
拡散層の表面およびゲート電極などにシリサイド系の金属を用いた時の全体の構成図を、図８に示す。
図８に示すように、半導体基板４の表面には、所定パターンの素子分離領域（ＬＯＣＯＳ）２１、ゲート絶縁膜２２およびゲート電極１５が形成してある。また、ゲート電極１５の両側に位置するソース・ドレイン用拡散層１６の表面には、シリサイデーション化によりシリサイド層１８が形成してある。ゲート電極１５は、ポリシリコン層１２とシリサイド層１４とで構成してある。
【０００９】
ゲート電極１５の上には、酸化シリコンなどで構成される第１層間絶縁層２２が成膜してあり、そのコンタクトホールには、拡散層１６に通じるタングステンブラケット２４が埋め込まれている。また、そのタングステンブラケット２４に接続するように、アルミニウム配線層２６が接続してある。アルミニウム配線層２６の上には、酸化シリコンで構成される第２層間絶縁層２８が形成してあり、そのコンタクトホールには、ゲート電極１５と接続するタングステンブラケット３０が埋め込み形成してある。
【００１０】
このタングステンブラケット３０には、タングステン層３２が接続される。タングステン層３２の上には、第３層間絶縁層３４が形成してある。
【００１１】
【発明が解決しようとする課題】
この場合、デバイスパターンには段差があり、レジストパターニングする際、定在波の問題が生じる。また、高反射性のＷなども配線材料として用いており、定在波の問題が生じる。
【００１２】
また、半導体装置の微細化に伴い、図８に示すシリサイド層１４あるいは１８を、ＷＳｉｘ よりも比抵抗が小さいシリサイド金属で構成し、さらに低抵抗化を図る試みがなされれている。ＷＳｉｘ よりも比抵抗が小さいシリサイド金属としては、ＴｉＳｉ２ 、ＣｏＳｉ２ 、ＰｔＳｉ、ＮｉＳｉなどを例示することができる。
【００１３】
本発明は、上記問題点に鑑みてなされ、たとえばＴｉＳｉ２ 、ＣｏＳｉ２ 、ＰｔＳｉ、ＮｉＳｉなどのように、ＷＳｉｘ よりも比抵抗が小さいシリサイド金属の微細パターンを、線幅の変動が少なく形成することができる方法を提供することを目的とする。また、本発明は、Ｗ金属の微細パターンを、線幅の変動が少なく形成することができる方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１観点によれば、シリサイド金属の基となるＣｏの金属層を、少なくとも一部がシリコン層の表面と接するように下地基板上に成膜する工程と、上記金属層が成膜された下地基板上に、水素を含むＳｉx Ｎy （Ｓｉx Ｎy ：Ｈ）または水素を含むＳｉＯx Ｎy （ＳｉＯx Ｎy ：Ｈ）の反射防止膜を、上記金属層の材料に応じてフォトリソグラフィー時の定在波効果を最小にするように決定された下記の光学定数および膜厚条件で、形成する工程と、
（光学定数および膜厚条件）
露光波長２４８ｎｍにおける上記反射防止膜の光学定数ｎ、ｋ（ｎは複素屈折率の実部であり、ｋは複素屈折率の虚部である）および膜厚ｄを下記にする、
ｎ＝２．１±０．２，ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍ、
または、
ｎ＝２．１±０．２，ｋ＝０．２５〜０．４、ｄ＝７７〜８３ｎｍ
上記形成された反射防止膜の上にレジスト膜を成膜する工程と、フォトリソグラフィー加工により上記レジスト膜を所定パターンに加工する工程と、上記所定パターンに加工されたレジスト膜をマスクとして、上記下地基板上の上記金属層および上記シリコン層をエッチング加工する工程と、その後、上記金属層を熱処理し当該金属層と上記下地基板上のシリコンとの反応により当該金属層をシリサイド化する工程とから成る、半導体装置の製造方法が提供される。
本発明の第２観点によれば、シリサイド金属の基となるＰｔの金属層を、少なくとも一部がシリコン層の表面と接するように下地基板上に成膜する工程と、上記金属層が成膜された下地基板上に、水素を含むＳｉx Ｎy （Ｓｉx Ｎy ：Ｈ）または水素を含むＳｉＯx Ｎy （ＳｉＯx Ｎy ：Ｈ）の反射防止膜を、上記金属層の材料に応じてフォトリソグラフィー時の定在波効果を最小にするように決定された下記の光学定数および膜厚条件で、形成する工程と、
（光学定数および膜厚条件）
露光波長２４８ｎｍにおける上記反射防止膜の光学定数ｎ、ｋ（ｎは複素屈折率の実部であり、ｋは複素屈折率の虚部である）および膜厚ｄを下記にする、
ｎ＝２．１±０．２，ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍ、
または、
ｎ＝２．１±０．２，ｋ＝０．２２〜０．４、ｄ＝７５〜８７ｎｍ
上記形成された反射防止膜の上にレジスト膜を成膜する工程と、フォトリソグラフィー加工により上記レジスト膜を所定パターンに加工する工程と、上記所定パターンに加工されたレジスト膜をマスクとして、上記下地基板上の上記金属層および上記シリコン層をエッチング加工する工程と、その後、上記金属層を熱処理し当該金属層と上記下地基板上のシリコンとの反応により当該金属層をシリサイド化する工程とから成る、半導体装置の製造方法が提供される。
本発明の第３観点によれば、シリサイド金属の基となるＮｉの金属層を、少なくとも一部がシリコン層の表面と接するように下地基板上に成膜する工程と、上記金属層が成膜された下地基板上に、水素を含むＳｉx Ｎy （Ｓｉx Ｎy ：Ｈ）または水素を含むＳｉＯx Ｎy （ＳｉＯx Ｎy ：Ｈ）の反射防止膜を、上記金属層の材料に応じてフォトリソグラフィー時の定在波効果を最小にするように決定された下記の光学定数および膜厚条件で、形成する工程と、
（光学定数および膜厚条件）
露光波長２４８ｎｍにおける上記反射防止膜の光学定数ｎ、ｋ（ｎは複素屈折率の実部であり、ｋは複素屈折率の虚部である）および膜厚ｄを下記にする、
ｎ＝２．１±０．２，ｋ＝０．４８〜０．７５、ｄ＝２２〜３０ｎｍ、
または、
ｎ＝２．１±０．２，ｋ＝０．２５〜０．４、ｄ＝７７．５〜８７ｎｍ
上記形成された反射防止膜の上にレジスト膜を成膜する工程と、フォトリソグラフィー加工により上記レジスト膜を所定パターンに加工する工程と、上記所定パターンに加工されたレジスト膜をマスクとして、上記下地基板上の上記金属層および上記シリコン層をエッチング加工する工程と、その後、上記金属層を熱処理し当該金属層と上記下地基板上のシリコンとの反応により当該金属層をシリサイド化する工程とから成る、半導体装置の製造方法が提供される。
【００２１】
【作用】
本発明の半導体装置の製造方法では、シリサイド金属の基となるＣｏ、Ｐｔ、ＮｉなどのようにＷＳｉｘ よりも比抵抗が小さい金属膜を、水素を含むＳｉｘ Ｎｙ または水素を含むＳｉＯｘ Ｎｙ の反射防止膜を用いた加工により、線幅の変動が少ない状態で微細パターンに形成し、その後熱処理することで金属膜と下地基板上のシリコンとの反応によりシリサイド化し、微細パターンのシリサイド金属膜を得ることができる。
【００２４】
【実施例】
本発明の実施例の説明に先立ち、ゲート電極および拡散層にシリサイド金属を成膜する方法について説明する。
ゲート電極および拡散層にシリサイド金属を成膜するには、図９（Ａ）に示すように、半導体基板４の上に、ゲート絶縁膜２１を成膜し、その表面に、ゲート電極となるポリシリコン層１２を成膜する。ポリシリコン層１２をゲート電極のパターンでエッチング加工した後、ゲート電極１２の側部に絶縁性サイドウォール３６を形成すると共に、半導体基板の表面にソース・ドレイン領域用拡散層１６を形成する。
【００２５】
その後、図９（Ｂ）に示すように、ポリシリコン層１２および半導体基板４の上に、シリサイド金属の基となるＴｉ、Ｃｏ、Ｐｔ、Ｎｉなどの高融点金属層３８を堆積する。その後、ＲＴＡあるいはレーザアニールなどの熱処理を行い、シリコンに接する部分の金属層をシリサイド化し、図９（Ｃ）に示すように、シリサイド層３８ａ，３８ｂを形成する。絶縁性サイドウォール３６の上の金属層３８ｃは、シリサイド化されず、後工程でエッチングにより除去される。
【００２６】
また、別の方法として、図１０（Ａ）に示すように、ポリシリコン層１２またはシリコン製半導体基板４の表面に、ＣＶＤなどを用いて、シリサイド層４０を直接形成し、その後エッチング加工することにより、図１０（Ｂ）に示すように、ゲート電極の上にシリサイド層４０を形成する方法がある。同様にして、図１０（Ｃ）に示すように、半導体基板４の表面の拡散層１６の上に、シリサイド層４０を直接形成することもできる。
【００２７】
さらに別の方法として、図１１（Ａ）に示すように、ポリシリコン層１２の上に、シリサイド層の基となる金属層３８をＣＶＤ法などで成膜し、ポリシリコン層１２および金属層３８を、図１１（Ｂ）に示すように、ゲート電極のパターンにエッチング加工した後、ＲＴＡあるいはレーザアニールなどの熱処理を行い、図１１（Ｃ）に示すように、ポリシリコン層１２の上に接する金属層３８をシリサイド化し、シリサイド層３８ａを得る方法もある。
【００２８】
それぞれの基板上で抵抗を下げられる金属について、そのフォトリソグラフィー時の定在波を低減するためには、以下に示すような反射防止膜を用いることにより可能となる。
本発明は、ゲート電極あるいは拡散層上のシリサイド金属にパターンを形成する場合に定在波を低減し、線幅変動を抑える方法である。
【００２９】
ただし、本発明は、以下の実施例により限定されるものではない。
なお、以下の説明では、光学定数の複素屈折率は、ｎ＋ｉｋで表され、ｎ、ｋを用いて説明する。
実施例１
本実施例では、図１１（Ａ）に示すように、ポリシリコン膜１２の上に、Ｔｉ製の金属膜３８をＣＶＤで成膜した後、図１１（Ｂ）に示すように、Ｔｉ製の金属膜３８およびポリシリコン膜１２をエッチング加工する。その後、図１１（Ｃ）に示すように、ＲＴＡ処理を行い、Ｔｉ製の金属膜３８のシリサイド化を行い、ＴｉＳｉ２ のシリサイド膜３８ａを得る。
【００３０】
本実施例では、図１１（Ｂ）に示すエッチング加工に先立ち、図１１（Ａ）に示すＴｉ製の金属膜３８上に、レジストパターンを形成する。このような構造において、定在波を低減するために、本実施例では、ＳｉＯｘ Ｎｙ ： Ｈ（水素を含むＳｉＯｘ Ｎｙ ）あるいはＳｉｘ Ｎｙ ：Ｈ（水素を含むＳｉｘ Ｎｙ ）などの無機系反射防止膜４２を、Ｔｉ製の金属膜３８の上に成膜し、その上にレジスト膜４４を成膜する。
【００３１】
ＳｉＯｘ Ｎｙ ： Ｈは、プラズマＣＶＤ法により、ＳｉＨ４ 、Ｎ２ Ｏ、Ｎ２ 、ＮＨ３ 等を用いて成膜する。または反応性スパッタを用いて成膜する。この成膜法の成膜条件（特にＳｉＨ４ の流量比）を変えることにより、図１２に示すように、光学定数のｎ（屈折率の実数部）はほとんど変化しないが、ｋ（屈折率の虚部）を大きく変化させることができる反射防止膜を得ることができる。特に、波長が２４８ｎｍのときの場合でも、広範囲にわたり、ｋを変化させることができる。
【００３２】
この特性を利用し、ＳｉＯｘ Ｎｙ ： Ｈ膜のｋと膜厚を変化させることにより、図１，２に示した定在波を低減できる。また同様に、プラズマＣＶＤ法、反応性スパッタを用いて成膜したＳｉｘ Ｎｙ ：Ｈ膜も同様の光学的性質を有している。Ｔｉ製の金属膜３８上に最適化したＳｉＯｘ Ｎｙ ： Ｈ膜を用いて定在波を低減した結果を図１３の曲線Ｘに示す。この条件は、反射防止膜１２としてのＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数を、ｎ＝２．１、ｋ＝０．６２とし、その膜厚を２３ｎｍとした時に得られた結果である。この時用いたＴｉの光学定数は、ｎ＝１．１７５、ｋ＝１．６６８（波長が２４８ｎｍ）である。なお、図１３において、反射防止膜４２としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００３３】
また、ｎを固定（ｎ＝２．１、露光波長２４８ｎｍ）した場合のＳｉＯｘ Ｎｙ ： Ｈ膜による定在波効果のシミュレーション結果を図１４に示す。横軸がＳｉＯｘ Ｎｙ ： Ｈ膜のｋ、縦軸はＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を表す。また、線１本が定在波１％の増加を示す。この図より、ｋ＝０．３３、膜厚（ｄ）＝８０ｎｍ付近にも最適値（定在波を０にする）があることがわかる。この結果から、定在波の振幅を７％以下、好ましくは３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１±０．２、ｋ＝０．５〜０．８、ｄ＝２０〜３０ｎｍまたはｎ＝２．１±０．２、ｋ＝０．２５〜０．４、ｄ＝７５〜８５ｎｍに設定することにより実現できる。このような設定範囲のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜４２として用いることで、Ｔｉ製金属膜３８上において、線幅変動、ハレーション等の見られない良好なレジスト膜４４のパターンを形成でき、それに基づきエッチングおよびＲＴＡ後、良好な形状を有するＴｉ−Ｓｉのシリサイド膜３８ａのパターンが得られる。
【００３４】
実施例２
本実施例では、図１１（Ａ）に示す金属膜としてＣｏ膜を用い、ＲＴＡして得られるシリサイド金属として、Ｃｏ−Ｓｉを用いた以外は、前記実施例１と同様にして、図１１（Ｃ）に示すようなＣｏ−Ｓｉ製のシリサイド層３８ａを形成した。
【００３５】
ＫｒＦエキシマレーザーリソグラフィの露光波長（２４８ｎｍ）において、Ｃｏの光学定数はｎ＝１．２２、ｋ＝１．７４である。
本実施例では、Ｃｏ製金属膜上に、定在波効果を低減するように最適化したＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ：Ｈ膜を成膜し、その上でレジスト膜のフォトリソグラフィー加工を行うことで、ゲート上の線幅変動、ハレーション等を低減する。ＳｉＯｘ Ｎｙ ： Ｈを用いて最適化した結果を、図１５の曲線Ｘに示す。これは、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数を、ｎ＝２．１、ｋ＝０．６１、膜厚（ｄ）を２３ｎｍにした際に得られた結果である（２４８ｎｍの露光波長の結果）。なお、図１５において、反射防止膜４２としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００３６】
また、光学定数のｎを２．１に固定した場合のＳｉＯｘ Ｎｙ ： Ｈ膜を用いて定在波効果のシミュレーションを行った結果を図１６に示す。横軸がｋ、縦軸はＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３３、膜厚８２．５ｎｍ付近にも、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１±０．２、ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍまたはｎ＝２．１±０．２、ｋ＝０．２５〜０．４、ｄ＝７７〜８３ｎｍに設定することにより実現できる。このような設定範囲のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜４２として用いることで、Ｃｏ製金属膜３８上において、線幅変動、ハレーション等の見られない良好なレジスト膜４４のパターンを形成でき、それに基づきエッチングおよびＲＴＡ後、良好な形状を有するＣｏ−Ｓｉのシリサイド膜３８ａのパターンが得られる。
【００３７】
実施例３
本実施例では、図１１（Ａ）に示す金属膜としてＰｔ膜を用い、ＲＴＡして得られるシリサイド金属として、Ｐｔ−Ｓｉを用いた以外は、前記実施例１と同様にして、図１１（Ｃ）に示すようなＰｔ−Ｓｉ製のシリサイド層３８ａを形成した。
【００３８】
ＫｒＦエキシマレーザーリソグラフィの露光波長（２４８ｎｍ）において、Ｐｔの光学定数はｎ＝１．３７、ｋ＝１．７６である。
本実施例では、Ｐｔ製金属膜上に、定在波効果を低減するように最適化したＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ：Ｈ膜を成膜し、その上でレジスト膜のフォトリソグラフィー加工を行うことで、ゲート上の線幅変動、ハレーション等を低減する。ＳｉＯｘ Ｎｙ ： Ｈを用いて最適化した結果を、図１７の曲線Ｘに示す。これは、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数を、ｎ＝２．１、ｋ＝０．５８、膜厚（ｄ）を２４ｎｍにした際に得られた結果である（２４８ｎｍの露光波長の結果）。なお、図１７において、反射防止膜４２としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００３９】
また、光学定数のｎを２．１に固定した場合のＳｉＯｘ Ｎｙ ： Ｈ膜を用いて定在波効果のシミュレーションを行った結果を図１８に示す。横軸がｋ、縦軸はＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３２、膜厚８２．５ｎｍ付近に、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１±０．２、ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍまたはｎ＝２．１±０．２、ｋ＝０．２２〜０．４、ｄ＝７５〜８７ｎｍに設定することにより実現できる。このような設定範囲のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜４２として用いることで、Ｐｔ製金属膜３８上において、線幅変動、ハレーション等の見られない良好なレジスト膜４４のパターンを形成でき、それに基づきエッチングおよびＲＴＡ後、良好な形状を有するＰｔ−Ｓｉのシリサイド膜３８ａのパターンが得られる。
【００４０】
実施例４
本実施例では、図１１（Ａ）に示す金属膜としてＮｉ膜を用い、ＲＴＡして得られるシリサイド金属として、Ｎｉ−Ｓｉを用いた以外は、前記実施例１と同様にして、図１１（Ｃ）に示すようなＮｉ−Ｓｉ製のシリサイド層３８ａを形成した。
【００４１】
ＫｒＦエキシマレーザーリソグラフィの露光波長（２４８ｎｍ）において、Ｎｉの光学定数はｎ＝１．４０、ｋ＝２．０９である。
本実施例では、Ｎｉ製金属膜上に、定在波効果を低減するように最適化したＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ：Ｈ膜を成膜し、その上でレジスト膜のフォトリソグラフィー加工を行うことで、ゲート上の線幅変動、ハレーション等を低減する。ＳｉＯｘ Ｎｙ ： Ｈを用いて最適化した結果を、図１９の曲線Ｘに示す。これは、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数を、ｎ＝２．１、ｋ＝０．６１、膜厚（ｄ）を２６ｎｍにした際に得られた結果である（２４８ｎｍの露光波長の結果）。なお、図１９において、反射防止膜４２としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００４２】
また、光学定数のｎを２．１に固定した場合のＳｉＯｘ Ｎｙ ： Ｈ膜を用いて定在波効果のシミュレーションを行った結果を図２０に示す。横軸がｋ、縦軸はＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３２５、膜厚８２ｎｍ付近に、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１±０．２、ｋ＝０．４８〜０．７５、ｄ＝２２〜３０ｎｍまたはｎ＝２．１±０．２、ｋ＝０．２５〜０．４、ｄ＝７７．５〜８８ｎｍに設定することにより実現できる。このような設定範囲のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜４２として用いることで、Ｎｉ製金属膜３８上において、線幅変動、ハレーション等の見られない良好なレジスト膜４４のパターンを形成でき、それに基づきエッチングおよびＲＴＡ後、良好な形状を有するＮｉ−Ｓｉのシリサイド膜３８ａのパターンが得られる。
【００４３】
実施例５
本実施例では、シリサイド膜としてのＴｉ−Ｓｉ膜上に反射防止膜およびレジスト膜を成膜し、フォトリソグラフィー加工を行う。Ｔｉ−Ｓｉ膜は、ポリシリコン膜または単結晶シリコン製半導体基板の表面に、Ｔｉ膜を成膜し、ＲＴＡ処理を行うことによりシリサイド化して形成されるか、あるいはＣＶＤ法により成膜される（図９（Ａ）〜（Ｃ）および図１０（Ａ）〜（Ｃ）参照）。
【００４４】
本実施例では、このようにして形成されたＴｉ−Ｓｉ膜の上で、レジスト膜のフォトリソグラフィー加工を行い、その後、レジスト膜をマスクとしてエッチングを行い、良好なＴｉ−Ｓｉのパターンを形成する。
本実施例では、Ｔｉ−Ｓｉ上に最適化したＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ：Ｈ膜を成膜し、その上にレジスト膜を成膜し、レジスト膜のフォトリソグラフィー加工時の定在波を低減し、ゲート電極および拡散層上の線幅変動、コンタクト寸法差を小さくする。ＫｒＦエキシマレーザーリソグラフィにおける露光波長２４８ｎｍにおいて、Ｔｉ−Ｓｉの光学定数は、ｎ＝０．７１７、ｋ＝１．８７８である。
【００４５】
Ｔｉ−Ｓｉ基板上で、ＫｒＦエキシマレーザーリソグラフィにおいてＳｉＯｘ Ｎｙ ： Ｈを用いて最適化した結果を、図２１の曲線Ｘに示す。これは、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１、ｋ＝０．７４、ｄ＝２３ｎｍにした時の結果である。なお、図２１において、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００４６】
また、光学定数のｎを２．１に固定した場合に、ＳｉＯｘ Ｎｙ ： Ｈ膜の定在波効果のシミュレーション結果を図２２に示す。横軸がＳｉＯｘ Ｎｙ ： Ｈ膜のｋ、縦軸がＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を示す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３７５、膜厚８０ｎｍ付近にも定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１±０．２、ｋ＝０．６〜０．９５、膜厚ｄ＝１８〜２７ｎｍ、またはｎ＝２．１±０．２、ｋ＝０．３２〜０．４５、膜厚ｄ＝７５〜８５ｎｍに設定することにより実現できる。これにより、Ｔｉ−Ｓｉ膜上において、線幅変動、ハレーション、コンタクト径の変化等の少ないレジスト膜のパターンを形成でき、エッチング後、良好な形状を有するＴｉ−Ｓｉのパターンが得られる。
【００４７】
実施例６
Ｔｉ−Ｓｉの代わりに、Ｃｏ−Ｓｉ、Ｐｔ−ＳｉまたはＮｉ−Ｓｉなど、Ｗ−Ｓｉよりも低抵抗なシリサイド金属を用いた以外は、実施例５と同様にして、シリサイド金属のパターン加工を行った。
【００４８】
Ｔｉ−Ｓｉの場合と同様に、ｎ＝２．１±０．２のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜として用いた場合、ｋ＝０．５±０．５、ｄ＝２５±１５ｎｍ、ｋ＝０．８５±０．５、ｄ＝８０±１５ｎｍの範囲に定在波を０にできる領域があり、シリサイド金属上において、線幅変動、ハレーション、コンタクト径の変化等の少ないパターンが形成でき、エッチング後、良好な形状を有するシリサイド金属のパターンが得られる。
【００４９】
実施例７
ゲート電極などのように、図２３（Ａ）に示すように、Ｔｉ−Ｓｉ膜で構成されるシリサイド膜４６の上に、ＳｉＯ２ などで構成されるオフセット酸化膜などの層間膜４８を形成する構造において、図２３（Ｂ）に示すように、シリサイド膜４６と層間膜４８との間に、反射防止膜５０としてＳｉＯｘ Ｎｙ ： Ｈ膜またはＳｉｘ Ｎｙ ： Ｈ膜を、ＣＶＤ法、スパッタ法あるいは反応性スパッタ法を用いて形成する。
【００５０】
ＫｒＦエキシマレーザーリソグラフィ（波長２４８ｎｍ）において、層間膜４８として酸化膜を用いた場合、ＳｉＯ２ の光学定数はｎ＝１．５２、ｋ＝０である。
最適化した結果を図２４の曲線Ｘに示す。この結果は、反射防止膜５０としてのＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１、ｋ＝０．８４、ｄ＝１９ｎｍの時の結果である。なお、図２４において、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００５１】
また、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数のｎを２．１に固定した場合に、ＳｉＯｘ Ｎｙ ： Ｈ膜による定在波効果のシミュレーション結果を図２５に示す。縦軸にＳｉＯｘ Ｎｙ ： Ｈの膜厚、横軸にそのｋを表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．４、膜厚７５ｎｍ付近にも、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１±０．２、ｋ＝０．７〜０．９５、ｄ＝１５〜２５ｎｍ、またはｎ＝２．１±０．２、ｋ＝０．３２〜０．４７、ｄ＝７０〜７８ｎｍに設定することにより実現できる。これにより、Ｔｉ−Ｓｉのシリサイド層４６上にＳｉＯｘ Ｎｙ ： Ｈの反射防止膜５０を成膜し、その上に層間膜４８を成膜する構造において、レジストパターニングを行う際、線幅変動、ハレーション等の少ないパターンが形成でき、エッチング後、良好な形状を有するＴｉ−Ｓｉのパターンが得られる。
【００５２】
実施例８
Ｔｉ−Ｓｉの代わりに、Ｃｏ−Ｓｉ、Ｐｔ−ＳｉまたはＮｉ−Ｓｉなどのように、Ｗ−Ｓｉよりも低抵抗なシリサイド金属を用いた以外は、実施例７と同様にして、層間膜を有するシリサイド膜をパターン加工した。
【００５３】
反射防止膜５０として、ＳｉＯｘ Ｎｙ ： ＨあるいはＳｉｘ Ｎｙ ：Ｈ膜を、ＣＶＤまたは反応性スパッタにより成膜した。
Ｔｉ−Ｓｉの場合と同様に、ｎ＝２．１±０．２のＳｉＯｘ Ｎｙ ： Ｈ膜を用いた場合、ｋ＝０．５±０．５、ｄ＝２５±１５ｎｍまたはｋ＝０．８５±０．５、ｄ＝８０±１５ｎｍの範囲に、定在波を０にできる領域があり、シリサイド金属上において線幅変動、ハレーション等の少ない良好なパターンが形成でき、エッチング後、良好な形状を有するシリサイド金属のパターンが得られる。
【００５４】
実施例９
ゲート電極などのように、図２６（Ａ）に示すように、Ｔｉ−Ｓｉ膜で構成されるシリサイド膜４６の上に、ＳｉＯ２ などで構成されるオフセット酸化膜などの層間膜４８を形成する構造において、図２６（Ｂ）に示すように、層間膜４８の上に、反射防止膜５０としてＳｉＯｘ Ｎｙ ： Ｈ膜またはＳｉｘ Ｎｙ ： Ｈ膜を、ＣＶＤ法、スパッタ法あるいは反応性スパッタ法を用いて形成する。
【００５５】
ＫｒＦエキシマレーザーリソグラフィ（波長２４８ｎｍ）において、層間膜４８として酸化膜を用いた場合、ＳｉＯ２ の光学定数はｎ＝１．５２、ｋ＝０である。
最適化した結果を図２７の曲線Ｘで示す。この結果は、反射防止膜５０としてのＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１、ｋ＝０．６２、ｄ＝３６ｎｍの時の結果である。なお、図２７において、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００５６】
また、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数のｎを２．１に固定し、ｋとｄを変化させた場合に、ＳｉＯｘ Ｎｙ ： Ｈ膜による定在波効果のシミュレーション結果を図２８に示す。縦軸にＳｉＯｘ Ｎｙ ： Ｈの膜厚、横軸にそのｋを表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３５、膜厚９５ｎｍ付近にも、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１±０．２、ｋ＝０．５〜０．７、ｄ＝３３〜３８ｎｍ、またはｎ＝２．１±０．２、ｋ＝０．２５〜０．５３、ｄ＝８６〜１１０ｎｍに設定することにより実現できる。これにより、Ｔｉ−Ｓｉのシリサイド層４６上に、層間膜４８を成膜し、その上にＳｉＯｘ Ｎｙ ： Ｈの反射防止膜５０を成膜する構造において、レジストパターニングを行う際、線幅変動、ハレーション等の少ないパターンが形成でき、エッチング後、良好な形状を有するＴｉ−Ｓｉのパターンが得られる。
【００５７】
実施例１０
ＴｉＳｉの代わりに、Ｃｏ−Ｓｉ、Ｐｔ−ＳｉまたはＮｉ−Ｓｉなどのように、Ｗ−Ｓｉよりも低抵抗なシリサイド金属を用いた以外は、実施例９と同様にして、層間膜を有するシリサイド膜をパターン加工した。
【００５８】
反射防止膜５０として、ＳｉＯｘ Ｎｙ ： ＨあるいはＳｉｘ Ｎｙ ：Ｈ膜を、ＣＶＤまたは反応性スパッタにより成膜した。
Ｔｉ−Ｓｉの場合と同様に、ｎ＝２．１±０．２のＳｉＯｘ Ｎｙ ： Ｈ膜を用いた場合、ｋ＝０．５±０．５、ｄ＝２５±１５ｎｍまたはｋ＝０．８５±０．５、ｄ＝８０±１５ｎｍの範囲に、定在波を０にできる領域があり、シリサイド金属上において線幅変動、ハレーション等の少ない良好なパターンが形成でき、エッチング後、良好な形状を有するシリサイド金属のパターンが得られる。
【００５９】
実施例１１
パターンの微細化に伴い、微細なパターンにおいても、断線しにくい配線材料が必要となる。その１つとしてＷが考えられる。Ｗは、たとえば図８に示すタングステンブラケット２４あるいはタングステン層３２として用いられる。
【００６０】
Ｗ上にレジストパターニングする際には、線幅のばらつきを防止し、コンタクト穴を均一にするために、反射防止膜として、ＳｉＯｘ Ｎｙ ： Ｈ膜、またはＳｉｘ Ｎｙ ： Ｈ膜が用いられる。
ＫｒＦエキシマレーザーリソグラフィの露光波長である２４８ｎｍにおいては、Ｗの光学定数は、ｎ＝３．３７、ｋ＝２．８７、さらに微細化を考慮したＡｒＦエキシマレーザーリソグラフィの露光波長である１９３ｎｍにおいては、ｎ＝０．９３、ｋ＝１．０２である。
【００６１】
２４８ｎｍ、１９３ｎｍのそれぞれにおいて、定在波効果が最小になるように最適化した結果を、図２９（２４８ｎｍ）および図３０（１９３ｎｍ）の曲線Ｘに示す（ＳｉＯｘ Ｎｙ ： Ｈを用いた時）。反射防止膜の最適値は、２４８ｎｍでは、ｎ＝２．１、ｋ＝０．５６、膜厚３３ｎｍであり、１９３ｎｍにおいては、ｎ＝１．８５、ｋ＝０．５７、膜厚１７ｎｍの時である。なお、図２９，３０において、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００６２】
ｎを固定（２４８ｎｍではｎ＝２．１、１９３ｎｍではｎ＝１．８５）した場合に、ｋと膜厚ｄを変化させた時のＳｉＯｘ Ｎｙ ： Ｈによる定在波効果のシミュレーション結果を、図３１（２４８ｎｍの場合）および図３２（１９３ｎｍの場合）に示す。これらの図より、２４８ｎｍにおいて、ｋ＝０．３２、膜厚ｄ＝９２ｎｍ付近、また、１９３ｎｍにおいては、ｋ＝０．３、膜厚ｄ＝７０ｎｍ付近にも定在波を０にする最適値があることがわかる。
【００６３】
これらの結果から、２４８ｎｍの露光波長では、定在波を３％以下の振幅に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１±０．２、ｋ＝０．４８〜０．６７、膜厚ｄ＝３０〜３５ｎｍ、またはｎ＝２．１±０．２、ｋ＝０．２５〜０．４、膜厚ｄ＝８６〜９５ｎｍ（２４８ｎｍ）に設定すれば良い。また、１９３ｎｍの露光波長では、ｎ＝１．８５±０．２、ｋ：０．４３〜０．８、膜厚つｄ＝１４〜２２ｎｍ、またはｎ＝１．８５±０．２、ｋ＝０．２５〜０．３７、膜厚ｄ＝６５〜７３ｎｍに設定すれば良い。
【００６４】
このような範囲に設定したＳｉＯｘ Ｎｙ ： Ｈ膜の反射防止膜を用いることで、Ｗ上に層間膜を成膜し、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈを成膜する構造において、レジストパターニングする際、線幅変動、ハレーション等の少ない良好なパターンが形成でき、エッチング後、良好な形状を有するＷのパターンが得られる。
【００６５】
また、Ｗ上に層間膜を成膜し、Ｗと層間膜の間、または層間膜の上層に、最適化されたＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ： Ｈを成膜し、これを用いて反射防止を行うことにより、Ｗ上のレジストパターニングと同様、良好な形状を有するレジストパターンが形成できる。
【００６６】
【発明の効果】
以上説明してきたように、本発明によれば、ウェーハ面内において高精度に線幅の制御が可能になり、たとえばＴｉＳｉ２ 、ＣｏＳｉ２ 、ＰｔＳｉ、ＮｉＳｉなどのように、ＷＳｉｘ よりも比抵抗が小さいシリサイド金属、またはＷ金属においても、形状が良好なレジストパターン、エッチングパターンが得られる。
【００６７】
また、段差上においても良好なパターンが形成できる。
さらに、焦点深度の大きいパターンが形成できる。
さらにまた、露光マージンの大きいパターンが形成できる。
【図面の簡単な説明】
【図１】図１は定在波効果を示す概略図である。
【図２】図２は露光波長の短波長化に伴う定在波効果の増大を示すグラフである。
【図３】図３は定在波効果を低減するための反射防止技術の一例を示す説明図である。
【図４】図４は定在波効果を低減するための反射防止技術の他の例を示す説明図である。
【図５】図５（Ａ），（Ｂ）は段差上での反射防止技術を示す概略図である。
【図６】図６はゲート電極の一例を示す図である。
【図７】図７は拡散層の低抵抗化を図るためのシリサイド層の要部断面図である。
【図８】図８は本発明の実施例に係る方法が適用される半導体装置の要部概略断面図である。
【図９】図９（Ａ）〜（Ｃ）はゲート電極および拡散層の上にシリサイド層を形成するための方法を示す工程図である。
【図１０】図１０（Ａ），（Ｂ）はゲート電極の上にシリサイド層を形成するための他の方法を示す概略断面図、図１０（Ｃ）は拡散層の表面にシリサイド層を形成するための他の方法を示す概略断面図である。
【図１１】図１１（Ａ）〜（Ｃ）はゲート電極の上にシリサイド層を形成するためのその他の例を示す概略断面図である。
【図１２】図１２は反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜の成膜条件によるｎ，ｋの変化を示すグラフである。
【図１３】図１３は本発明の実施例１における定在波効果の低減を示すグラフである。
【図１４】図１４は本発明の実施例１における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図１５】図１５は本発明の実施例２における定在波効果の低減を示すグラフである。
【図１６】図１６は本発明の実施例２における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図１７】図１７は本発明の実施例３における定在波効果の低減を示すグラフである。
【図１８】図１８は本発明の実施例３における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図１９】図１９は本発明の実施例４における定在波効果の低減を示すグラフである。
【図２０】図２０は本発明の実施例４における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図２１】図２１は本発明の実施例５における定在波効果の低減を示すグラフである。
【図２２】図２２は本発明の実施例５における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図２３】図２３（Ａ），（Ｂ）は本発明の実施例７で用いる反射防止膜の成膜位置を示す概略断面図である。
【図２４】図２４は本発明の実施例７における定在波効果の低減を示すグラフである。
【図２５】図２５は本発明の実施例７における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図２６】図２６（Ａ），（Ｂ）は本発明の実施例９で用いる反射防止膜の成膜位置を示す概略断面図である。
【図２７】図２７は本発明の実施例９における定在波効果の低減を示すグラフである。
【図２８】図２８は本発明の実施例９における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図２９】図２９は本発明の実施例１１（波長λ＝２４８ｎｍ）における定在波効果の低減を示すグラフである。
【図３０】図３０は本発明の実施例１１（波長λ＝１９３ｎｍ）における定在波効果の低減を示すグラフである。
【図３１】図３１は本発明の実施例１１（波長λ＝２４８ｎｍ）における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図３２】図３２は本発明の実施例１１（波長λ＝１９３ｎｍ）における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【符号の説明】
２，４４… レジスト膜
４… 半導体基板
６，８，４２，５０… 反射防止膜
１２，４６… ポリシリコン膜
１４，１８，３８ａ，３８ｂ，４０… シリサイド層
１６… 拡散層
４８… 層間膜
【産業上の利用分野】
本発明は、たとえばＴｉＳｉ２ 、ＣｏＳｉ２ 、ＰｔＳｉ、ＮｉＳｉなどのように、ＷＳｉｘ よりも比抵抗が小さいシリサイド金属のパターンの形成方法と、Ｗ金属のパターンの形成方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
光リソグラフィにおいて、微細なパターンを形成する際、線幅の変動は大きな問題である。近年、デザインルールの縮小に伴い、線幅の変動は増大する傾向にある。線幅がばらつく要因としては、下地基板の段差、パターンの疎密性などが考えられる。
【０００３】
デザインルールの縮小に伴い、光リソグラフィにおける露光波長はｇ線（４３６ｎｍ）→ｉ線（３６５ｎｍ）→ＫｒＦエキシマレーザー（２４８ｎｍ）と短波長化されてきた。図１に示すように、下地基板４の上にレジスト膜２を成膜し、そのレジスト膜のフォトリソグラフィー加工を行う場合に、多重干渉の影響は、露光波長の短波長化により大きくなる。これは多重干渉の周期が小さくなることと、基板反射率が高くなることとに起因している。露光波長の短波長化に伴い、多重干渉の影響が大きくなるため、レジスト膜厚が変化した際の線幅の変動は、図２に示すように大きくなる。下地基板の段差により、レジストの膜厚が変化し、線幅にばらつきが生じるのは、上記理由による。
【０００４】
パターンの線幅変動を抑える技術の１つとして、図３，４に示すような反射防止技術がある。この技術は、図３，４に示すように、レジスト膜２の上部または下部に吸収性の有機膜または無機膜６をおき、光吸収作用と位相の打ち消し作用とにより、レジスト膜の厚さが変化しても、レジスト膜２の内部で吸収される光量を一定にし、線幅の変動を抑える技術である。反射防止技術としては、レジスト膜２の上部に透明性の有機膜を置き、有機膜の透明性（ｎ＝１．３のもの）と位相の打ち消し作用により、レジスト膜２内に吸収される光の量を一定にする方法もある。
【０００５】
高反射基板を用いる場合、図５（Ａ）に示すように下地基板４の上に反射防止膜が設けられていない場合よりも、図５（Ｂ）に示すように反射防止膜８が設けられている方が、段差１０において、様々な方向に反射する反射光の光量が小さくなり、線幅変動防止およびハレーション防止という意味で有利になる。すなわち、線幅変動防止およびハレーション防止という観点からは、下地基板とレジスト膜との間に反射防止膜を介在させることが好ましい。
【０００６】
一方、実際のデバイスパターンについて考えてみる。デバイスのデザインルールは縮小されており、ゲート電極のパターンについても同じことがいえる。現在、図６に示すように、ポリシリコン層１２の上にＷＳｉｘ などのシリサイド層１４が積層してあるＷポリサイド等の構造でゲート電極を構成している。しかし、ゲート電極のパターンの縮小と、それに伴う厚さの薄膜化により、ゲート電極の抵抗は上昇する。そのため、ゲート電極の微細化に伴い、ＷＳｉｘ よりも抵抗の小さいシリサイド系金属を、ゲート電極として適用することを考える必要がある。
【０００７】
また、拡散層に打ち込むＰ＋ 、Ａｓ＋ 、Ｂ＋ 、ＢＦ＋ などの不純物イオンも、パターンの微細化に伴い、Ｓｉ基板深くまでイオン注入することはできない。そのため拡散層がシャロー化し、抵抗が大きくなる。そのため、たとえば図７に示すように、半導体基板４の表面に形成された拡散層１６の表面に対し、シリサイデーション等を行い、シリサイド層１８を形成し、抵抗を下げる必要がある。
【０００８】
拡散層の表面およびゲート電極などにシリサイド系の金属を用いた時の全体の構成図を、図８に示す。
図８に示すように、半導体基板４の表面には、所定パターンの素子分離領域（ＬＯＣＯＳ）２１、ゲート絶縁膜２２およびゲート電極１５が形成してある。また、ゲート電極１５の両側に位置するソース・ドレイン用拡散層１６の表面には、シリサイデーション化によりシリサイド層１８が形成してある。ゲート電極１５は、ポリシリコン層１２とシリサイド層１４とで構成してある。
【０００９】
ゲート電極１５の上には、酸化シリコンなどで構成される第１層間絶縁層２２が成膜してあり、そのコンタクトホールには、拡散層１６に通じるタングステンブラケット２４が埋め込まれている。また、そのタングステンブラケット２４に接続するように、アルミニウム配線層２６が接続してある。アルミニウム配線層２６の上には、酸化シリコンで構成される第２層間絶縁層２８が形成してあり、そのコンタクトホールには、ゲート電極１５と接続するタングステンブラケット３０が埋め込み形成してある。
【００１０】
このタングステンブラケット３０には、タングステン層３２が接続される。タングステン層３２の上には、第３層間絶縁層３４が形成してある。
【００１１】
【発明が解決しようとする課題】
この場合、デバイスパターンには段差があり、レジストパターニングする際、定在波の問題が生じる。また、高反射性のＷなども配線材料として用いており、定在波の問題が生じる。
【００１２】
また、半導体装置の微細化に伴い、図８に示すシリサイド層１４あるいは１８を、ＷＳｉｘ よりも比抵抗が小さいシリサイド金属で構成し、さらに低抵抗化を図る試みがなされれている。ＷＳｉｘ よりも比抵抗が小さいシリサイド金属としては、ＴｉＳｉ２ 、ＣｏＳｉ２ 、ＰｔＳｉ、ＮｉＳｉなどを例示することができる。
【００１３】
本発明は、上記問題点に鑑みてなされ、たとえばＴｉＳｉ２ 、ＣｏＳｉ２ 、ＰｔＳｉ、ＮｉＳｉなどのように、ＷＳｉｘ よりも比抵抗が小さいシリサイド金属の微細パターンを、線幅の変動が少なく形成することができる方法を提供することを目的とする。また、本発明は、Ｗ金属の微細パターンを、線幅の変動が少なく形成することができる方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１観点によれば、シリサイド金属の基となるＣｏの金属層を、少なくとも一部がシリコン層の表面と接するように下地基板上に成膜する工程と、上記金属層が成膜された下地基板上に、水素を含むＳｉx Ｎy （Ｓｉx Ｎy ：Ｈ）または水素を含むＳｉＯx Ｎy （ＳｉＯx Ｎy ：Ｈ）の反射防止膜を、上記金属層の材料に応じてフォトリソグラフィー時の定在波効果を最小にするように決定された下記の光学定数および膜厚条件で、形成する工程と、
（光学定数および膜厚条件）
露光波長２４８ｎｍにおける上記反射防止膜の光学定数ｎ、ｋ（ｎは複素屈折率の実部であり、ｋは複素屈折率の虚部である）および膜厚ｄを下記にする、
ｎ＝２．１±０．２，ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍ、
または、
ｎ＝２．１±０．２，ｋ＝０．２５〜０．４、ｄ＝７７〜８３ｎｍ
上記形成された反射防止膜の上にレジスト膜を成膜する工程と、フォトリソグラフィー加工により上記レジスト膜を所定パターンに加工する工程と、上記所定パターンに加工されたレジスト膜をマスクとして、上記下地基板上の上記金属層および上記シリコン層をエッチング加工する工程と、その後、上記金属層を熱処理し当該金属層と上記下地基板上のシリコンとの反応により当該金属層をシリサイド化する工程とから成る、半導体装置の製造方法が提供される。
本発明の第２観点によれば、シリサイド金属の基となるＰｔの金属層を、少なくとも一部がシリコン層の表面と接するように下地基板上に成膜する工程と、上記金属層が成膜された下地基板上に、水素を含むＳｉx Ｎy （Ｓｉx Ｎy ：Ｈ）または水素を含むＳｉＯx Ｎy （ＳｉＯx Ｎy ：Ｈ）の反射防止膜を、上記金属層の材料に応じてフォトリソグラフィー時の定在波効果を最小にするように決定された下記の光学定数および膜厚条件で、形成する工程と、
（光学定数および膜厚条件）
露光波長２４８ｎｍにおける上記反射防止膜の光学定数ｎ、ｋ（ｎは複素屈折率の実部であり、ｋは複素屈折率の虚部である）および膜厚ｄを下記にする、
ｎ＝２．１±０．２，ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍ、
または、
ｎ＝２．１±０．２，ｋ＝０．２２〜０．４、ｄ＝７５〜８７ｎｍ
上記形成された反射防止膜の上にレジスト膜を成膜する工程と、フォトリソグラフィー加工により上記レジスト膜を所定パターンに加工する工程と、上記所定パターンに加工されたレジスト膜をマスクとして、上記下地基板上の上記金属層および上記シリコン層をエッチング加工する工程と、その後、上記金属層を熱処理し当該金属層と上記下地基板上のシリコンとの反応により当該金属層をシリサイド化する工程とから成る、半導体装置の製造方法が提供される。
本発明の第３観点によれば、シリサイド金属の基となるＮｉの金属層を、少なくとも一部がシリコン層の表面と接するように下地基板上に成膜する工程と、上記金属層が成膜された下地基板上に、水素を含むＳｉx Ｎy （Ｓｉx Ｎy ：Ｈ）または水素を含むＳｉＯx Ｎy （ＳｉＯx Ｎy ：Ｈ）の反射防止膜を、上記金属層の材料に応じてフォトリソグラフィー時の定在波効果を最小にするように決定された下記の光学定数および膜厚条件で、形成する工程と、
（光学定数および膜厚条件）
露光波長２４８ｎｍにおける上記反射防止膜の光学定数ｎ、ｋ（ｎは複素屈折率の実部であり、ｋは複素屈折率の虚部である）および膜厚ｄを下記にする、
ｎ＝２．１±０．２，ｋ＝０．４８〜０．７５、ｄ＝２２〜３０ｎｍ、
または、
ｎ＝２．１±０．２，ｋ＝０．２５〜０．４、ｄ＝７７．５〜８７ｎｍ
上記形成された反射防止膜の上にレジスト膜を成膜する工程と、フォトリソグラフィー加工により上記レジスト膜を所定パターンに加工する工程と、上記所定パターンに加工されたレジスト膜をマスクとして、上記下地基板上の上記金属層および上記シリコン層をエッチング加工する工程と、その後、上記金属層を熱処理し当該金属層と上記下地基板上のシリコンとの反応により当該金属層をシリサイド化する工程とから成る、半導体装置の製造方法が提供される。
【００２１】
【作用】
本発明の半導体装置の製造方法では、シリサイド金属の基となるＣｏ、Ｐｔ、ＮｉなどのようにＷＳｉｘ よりも比抵抗が小さい金属膜を、水素を含むＳｉｘ Ｎｙ または水素を含むＳｉＯｘ Ｎｙ の反射防止膜を用いた加工により、線幅の変動が少ない状態で微細パターンに形成し、その後熱処理することで金属膜と下地基板上のシリコンとの反応によりシリサイド化し、微細パターンのシリサイド金属膜を得ることができる。
【００２４】
【実施例】
本発明の実施例の説明に先立ち、ゲート電極および拡散層にシリサイド金属を成膜する方法について説明する。
ゲート電極および拡散層にシリサイド金属を成膜するには、図９（Ａ）に示すように、半導体基板４の上に、ゲート絶縁膜２１を成膜し、その表面に、ゲート電極となるポリシリコン層１２を成膜する。ポリシリコン層１２をゲート電極のパターンでエッチング加工した後、ゲート電極１２の側部に絶縁性サイドウォール３６を形成すると共に、半導体基板の表面にソース・ドレイン領域用拡散層１６を形成する。
【００２５】
その後、図９（Ｂ）に示すように、ポリシリコン層１２および半導体基板４の上に、シリサイド金属の基となるＴｉ、Ｃｏ、Ｐｔ、Ｎｉなどの高融点金属層３８を堆積する。その後、ＲＴＡあるいはレーザアニールなどの熱処理を行い、シリコンに接する部分の金属層をシリサイド化し、図９（Ｃ）に示すように、シリサイド層３８ａ，３８ｂを形成する。絶縁性サイドウォール３６の上の金属層３８ｃは、シリサイド化されず、後工程でエッチングにより除去される。
【００２６】
また、別の方法として、図１０（Ａ）に示すように、ポリシリコン層１２またはシリコン製半導体基板４の表面に、ＣＶＤなどを用いて、シリサイド層４０を直接形成し、その後エッチング加工することにより、図１０（Ｂ）に示すように、ゲート電極の上にシリサイド層４０を形成する方法がある。同様にして、図１０（Ｃ）に示すように、半導体基板４の表面の拡散層１６の上に、シリサイド層４０を直接形成することもできる。
【００２７】
さらに別の方法として、図１１（Ａ）に示すように、ポリシリコン層１２の上に、シリサイド層の基となる金属層３８をＣＶＤ法などで成膜し、ポリシリコン層１２および金属層３８を、図１１（Ｂ）に示すように、ゲート電極のパターンにエッチング加工した後、ＲＴＡあるいはレーザアニールなどの熱処理を行い、図１１（Ｃ）に示すように、ポリシリコン層１２の上に接する金属層３８をシリサイド化し、シリサイド層３８ａを得る方法もある。
【００２８】
それぞれの基板上で抵抗を下げられる金属について、そのフォトリソグラフィー時の定在波を低減するためには、以下に示すような反射防止膜を用いることにより可能となる。
本発明は、ゲート電極あるいは拡散層上のシリサイド金属にパターンを形成する場合に定在波を低減し、線幅変動を抑える方法である。
【００２９】
ただし、本発明は、以下の実施例により限定されるものではない。
なお、以下の説明では、光学定数の複素屈折率は、ｎ＋ｉｋで表され、ｎ、ｋを用いて説明する。
実施例１
本実施例では、図１１（Ａ）に示すように、ポリシリコン膜１２の上に、Ｔｉ製の金属膜３８をＣＶＤで成膜した後、図１１（Ｂ）に示すように、Ｔｉ製の金属膜３８およびポリシリコン膜１２をエッチング加工する。その後、図１１（Ｃ）に示すように、ＲＴＡ処理を行い、Ｔｉ製の金属膜３８のシリサイド化を行い、ＴｉＳｉ２ のシリサイド膜３８ａを得る。
【００３０】
本実施例では、図１１（Ｂ）に示すエッチング加工に先立ち、図１１（Ａ）に示すＴｉ製の金属膜３８上に、レジストパターンを形成する。このような構造において、定在波を低減するために、本実施例では、ＳｉＯｘ Ｎｙ ： Ｈ（水素を含むＳｉＯｘ Ｎｙ ）あるいはＳｉｘ Ｎｙ ：Ｈ（水素を含むＳｉｘ Ｎｙ ）などの無機系反射防止膜４２を、Ｔｉ製の金属膜３８の上に成膜し、その上にレジスト膜４４を成膜する。
【００３１】
ＳｉＯｘ Ｎｙ ： Ｈは、プラズマＣＶＤ法により、ＳｉＨ４ 、Ｎ２ Ｏ、Ｎ２ 、ＮＨ３ 等を用いて成膜する。または反応性スパッタを用いて成膜する。この成膜法の成膜条件（特にＳｉＨ４ の流量比）を変えることにより、図１２に示すように、光学定数のｎ（屈折率の実数部）はほとんど変化しないが、ｋ（屈折率の虚部）を大きく変化させることができる反射防止膜を得ることができる。特に、波長が２４８ｎｍのときの場合でも、広範囲にわたり、ｋを変化させることができる。
【００３２】
この特性を利用し、ＳｉＯｘ Ｎｙ ： Ｈ膜のｋと膜厚を変化させることにより、図１，２に示した定在波を低減できる。また同様に、プラズマＣＶＤ法、反応性スパッタを用いて成膜したＳｉｘ Ｎｙ ：Ｈ膜も同様の光学的性質を有している。Ｔｉ製の金属膜３８上に最適化したＳｉＯｘ Ｎｙ ： Ｈ膜を用いて定在波を低減した結果を図１３の曲線Ｘに示す。この条件は、反射防止膜１２としてのＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数を、ｎ＝２．１、ｋ＝０．６２とし、その膜厚を２３ｎｍとした時に得られた結果である。この時用いたＴｉの光学定数は、ｎ＝１．１７５、ｋ＝１．６６８（波長が２４８ｎｍ）である。なお、図１３において、反射防止膜４２としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００３３】
また、ｎを固定（ｎ＝２．１、露光波長２４８ｎｍ）した場合のＳｉＯｘ Ｎｙ ： Ｈ膜による定在波効果のシミュレーション結果を図１４に示す。横軸がＳｉＯｘ Ｎｙ ： Ｈ膜のｋ、縦軸はＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を表す。また、線１本が定在波１％の増加を示す。この図より、ｋ＝０．３３、膜厚（ｄ）＝８０ｎｍ付近にも最適値（定在波を０にする）があることがわかる。この結果から、定在波の振幅を７％以下、好ましくは３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１±０．２、ｋ＝０．５〜０．８、ｄ＝２０〜３０ｎｍまたはｎ＝２．１±０．２、ｋ＝０．２５〜０．４、ｄ＝７５〜８５ｎｍに設定することにより実現できる。このような設定範囲のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜４２として用いることで、Ｔｉ製金属膜３８上において、線幅変動、ハレーション等の見られない良好なレジスト膜４４のパターンを形成でき、それに基づきエッチングおよびＲＴＡ後、良好な形状を有するＴｉ−Ｓｉのシリサイド膜３８ａのパターンが得られる。
【００３４】
実施例２
本実施例では、図１１（Ａ）に示す金属膜としてＣｏ膜を用い、ＲＴＡして得られるシリサイド金属として、Ｃｏ−Ｓｉを用いた以外は、前記実施例１と同様にして、図１１（Ｃ）に示すようなＣｏ−Ｓｉ製のシリサイド層３８ａを形成した。
【００３５】
ＫｒＦエキシマレーザーリソグラフィの露光波長（２４８ｎｍ）において、Ｃｏの光学定数はｎ＝１．２２、ｋ＝１．７４である。
本実施例では、Ｃｏ製金属膜上に、定在波効果を低減するように最適化したＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ：Ｈ膜を成膜し、その上でレジスト膜のフォトリソグラフィー加工を行うことで、ゲート上の線幅変動、ハレーション等を低減する。ＳｉＯｘ Ｎｙ ： Ｈを用いて最適化した結果を、図１５の曲線Ｘに示す。これは、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数を、ｎ＝２．１、ｋ＝０．６１、膜厚（ｄ）を２３ｎｍにした際に得られた結果である（２４８ｎｍの露光波長の結果）。なお、図１５において、反射防止膜４２としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００３６】
また、光学定数のｎを２．１に固定した場合のＳｉＯｘ Ｎｙ ： Ｈ膜を用いて定在波効果のシミュレーションを行った結果を図１６に示す。横軸がｋ、縦軸はＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３３、膜厚８２．５ｎｍ付近にも、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１±０．２、ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍまたはｎ＝２．１±０．２、ｋ＝０．２５〜０．４、ｄ＝７７〜８３ｎｍに設定することにより実現できる。このような設定範囲のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜４２として用いることで、Ｃｏ製金属膜３８上において、線幅変動、ハレーション等の見られない良好なレジスト膜４４のパターンを形成でき、それに基づきエッチングおよびＲＴＡ後、良好な形状を有するＣｏ−Ｓｉのシリサイド膜３８ａのパターンが得られる。
【００３７】
実施例３
本実施例では、図１１（Ａ）に示す金属膜としてＰｔ膜を用い、ＲＴＡして得られるシリサイド金属として、Ｐｔ−Ｓｉを用いた以外は、前記実施例１と同様にして、図１１（Ｃ）に示すようなＰｔ−Ｓｉ製のシリサイド層３８ａを形成した。
【００３８】
ＫｒＦエキシマレーザーリソグラフィの露光波長（２４８ｎｍ）において、Ｐｔの光学定数はｎ＝１．３７、ｋ＝１．７６である。
本実施例では、Ｐｔ製金属膜上に、定在波効果を低減するように最適化したＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ：Ｈ膜を成膜し、その上でレジスト膜のフォトリソグラフィー加工を行うことで、ゲート上の線幅変動、ハレーション等を低減する。ＳｉＯｘ Ｎｙ ： Ｈを用いて最適化した結果を、図１７の曲線Ｘに示す。これは、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数を、ｎ＝２．１、ｋ＝０．５８、膜厚（ｄ）を２４ｎｍにした際に得られた結果である（２４８ｎｍの露光波長の結果）。なお、図１７において、反射防止膜４２としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００３９】
また、光学定数のｎを２．１に固定した場合のＳｉＯｘ Ｎｙ ： Ｈ膜を用いて定在波効果のシミュレーションを行った結果を図１８に示す。横軸がｋ、縦軸はＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３２、膜厚８２．５ｎｍ付近に、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１±０．２、ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍまたはｎ＝２．１±０．２、ｋ＝０．２２〜０．４、ｄ＝７５〜８７ｎｍに設定することにより実現できる。このような設定範囲のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜４２として用いることで、Ｐｔ製金属膜３８上において、線幅変動、ハレーション等の見られない良好なレジスト膜４４のパターンを形成でき、それに基づきエッチングおよびＲＴＡ後、良好な形状を有するＰｔ−Ｓｉのシリサイド膜３８ａのパターンが得られる。
【００４０】
実施例４
本実施例では、図１１（Ａ）に示す金属膜としてＮｉ膜を用い、ＲＴＡして得られるシリサイド金属として、Ｎｉ−Ｓｉを用いた以外は、前記実施例１と同様にして、図１１（Ｃ）に示すようなＮｉ−Ｓｉ製のシリサイド層３８ａを形成した。
【００４１】
ＫｒＦエキシマレーザーリソグラフィの露光波長（２４８ｎｍ）において、Ｎｉの光学定数はｎ＝１．４０、ｋ＝２．０９である。
本実施例では、Ｎｉ製金属膜上に、定在波効果を低減するように最適化したＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ：Ｈ膜を成膜し、その上でレジスト膜のフォトリソグラフィー加工を行うことで、ゲート上の線幅変動、ハレーション等を低減する。ＳｉＯｘ Ｎｙ ： Ｈを用いて最適化した結果を、図１９の曲線Ｘに示す。これは、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数を、ｎ＝２．１、ｋ＝０．６１、膜厚（ｄ）を２６ｎｍにした際に得られた結果である（２４８ｎｍの露光波長の結果）。なお、図１９において、反射防止膜４２としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００４２】
また、光学定数のｎを２．１に固定した場合のＳｉＯｘ Ｎｙ ： Ｈ膜を用いて定在波効果のシミュレーションを行った結果を図２０に示す。横軸がｋ、縦軸はＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３２５、膜厚８２ｎｍ付近に、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１±０．２、ｋ＝０．４８〜０．７５、ｄ＝２２〜３０ｎｍまたはｎ＝２．１±０．２、ｋ＝０．２５〜０．４、ｄ＝７７．５〜８８ｎｍに設定することにより実現できる。このような設定範囲のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜４２として用いることで、Ｎｉ製金属膜３８上において、線幅変動、ハレーション等の見られない良好なレジスト膜４４のパターンを形成でき、それに基づきエッチングおよびＲＴＡ後、良好な形状を有するＮｉ−Ｓｉのシリサイド膜３８ａのパターンが得られる。
【００４３】
実施例５
本実施例では、シリサイド膜としてのＴｉ−Ｓｉ膜上に反射防止膜およびレジスト膜を成膜し、フォトリソグラフィー加工を行う。Ｔｉ−Ｓｉ膜は、ポリシリコン膜または単結晶シリコン製半導体基板の表面に、Ｔｉ膜を成膜し、ＲＴＡ処理を行うことによりシリサイド化して形成されるか、あるいはＣＶＤ法により成膜される（図９（Ａ）〜（Ｃ）および図１０（Ａ）〜（Ｃ）参照）。
【００４４】
本実施例では、このようにして形成されたＴｉ−Ｓｉ膜の上で、レジスト膜のフォトリソグラフィー加工を行い、その後、レジスト膜をマスクとしてエッチングを行い、良好なＴｉ−Ｓｉのパターンを形成する。
本実施例では、Ｔｉ−Ｓｉ上に最適化したＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ：Ｈ膜を成膜し、その上にレジスト膜を成膜し、レジスト膜のフォトリソグラフィー加工時の定在波を低減し、ゲート電極および拡散層上の線幅変動、コンタクト寸法差を小さくする。ＫｒＦエキシマレーザーリソグラフィにおける露光波長２４８ｎｍにおいて、Ｔｉ−Ｓｉの光学定数は、ｎ＝０．７１７、ｋ＝１．８７８である。
【００４５】
Ｔｉ−Ｓｉ基板上で、ＫｒＦエキシマレーザーリソグラフィにおいてＳｉＯｘ Ｎｙ ： Ｈを用いて最適化した結果を、図２１の曲線Ｘに示す。これは、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚（ｄ）を、ｎ＝２．１、ｋ＝０．７４、ｄ＝２３ｎｍにした時の結果である。なお、図２１において、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００４６】
また、光学定数のｎを２．１に固定した場合に、ＳｉＯｘ Ｎｙ ： Ｈ膜の定在波効果のシミュレーション結果を図２２に示す。横軸がＳｉＯｘ Ｎｙ ： Ｈ膜のｋ、縦軸がＳｉＯｘ Ｎｙ ： Ｈ膜の膜厚を示す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３７５、膜厚８０ｎｍ付近にも定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１±０．２、ｋ＝０．６〜０．９５、膜厚ｄ＝１８〜２７ｎｍ、またはｎ＝２．１±０．２、ｋ＝０．３２〜０．４５、膜厚ｄ＝７５〜８５ｎｍに設定することにより実現できる。これにより、Ｔｉ−Ｓｉ膜上において、線幅変動、ハレーション、コンタクト径の変化等の少ないレジスト膜のパターンを形成でき、エッチング後、良好な形状を有するＴｉ−Ｓｉのパターンが得られる。
【００４７】
実施例６
Ｔｉ−Ｓｉの代わりに、Ｃｏ−Ｓｉ、Ｐｔ−ＳｉまたはＮｉ−Ｓｉなど、Ｗ−Ｓｉよりも低抵抗なシリサイド金属を用いた以外は、実施例５と同様にして、シリサイド金属のパターン加工を行った。
【００４８】
Ｔｉ−Ｓｉの場合と同様に、ｎ＝２．１±０．２のＳｉＯｘ Ｎｙ ： Ｈ膜を反射防止膜として用いた場合、ｋ＝０．５±０．５、ｄ＝２５±１５ｎｍ、ｋ＝０．８５±０．５、ｄ＝８０±１５ｎｍの範囲に定在波を０にできる領域があり、シリサイド金属上において、線幅変動、ハレーション、コンタクト径の変化等の少ないパターンが形成でき、エッチング後、良好な形状を有するシリサイド金属のパターンが得られる。
【００４９】
実施例７
ゲート電極などのように、図２３（Ａ）に示すように、Ｔｉ−Ｓｉ膜で構成されるシリサイド膜４６の上に、ＳｉＯ２ などで構成されるオフセット酸化膜などの層間膜４８を形成する構造において、図２３（Ｂ）に示すように、シリサイド膜４６と層間膜４８との間に、反射防止膜５０としてＳｉＯｘ Ｎｙ ： Ｈ膜またはＳｉｘ Ｎｙ ： Ｈ膜を、ＣＶＤ法、スパッタ法あるいは反応性スパッタ法を用いて形成する。
【００５０】
ＫｒＦエキシマレーザーリソグラフィ（波長２４８ｎｍ）において、層間膜４８として酸化膜を用いた場合、ＳｉＯ２ の光学定数はｎ＝１．５２、ｋ＝０である。
最適化した結果を図２４の曲線Ｘに示す。この結果は、反射防止膜５０としてのＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１、ｋ＝０．８４、ｄ＝１９ｎｍの時の結果である。なお、図２４において、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００５１】
また、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数のｎを２．１に固定した場合に、ＳｉＯｘ Ｎｙ ： Ｈ膜による定在波効果のシミュレーション結果を図２５に示す。縦軸にＳｉＯｘ Ｎｙ ： Ｈの膜厚、横軸にそのｋを表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．４、膜厚７５ｎｍ付近にも、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１±０．２、ｋ＝０．７〜０．９５、ｄ＝１５〜２５ｎｍ、またはｎ＝２．１±０．２、ｋ＝０．３２〜０．４７、ｄ＝７０〜７８ｎｍに設定することにより実現できる。これにより、Ｔｉ−Ｓｉのシリサイド層４６上にＳｉＯｘ Ｎｙ ： Ｈの反射防止膜５０を成膜し、その上に層間膜４８を成膜する構造において、レジストパターニングを行う際、線幅変動、ハレーション等の少ないパターンが形成でき、エッチング後、良好な形状を有するＴｉ−Ｓｉのパターンが得られる。
【００５２】
実施例８
Ｔｉ−Ｓｉの代わりに、Ｃｏ−Ｓｉ、Ｐｔ−ＳｉまたはＮｉ−Ｓｉなどのように、Ｗ−Ｓｉよりも低抵抗なシリサイド金属を用いた以外は、実施例７と同様にして、層間膜を有するシリサイド膜をパターン加工した。
【００５３】
反射防止膜５０として、ＳｉＯｘ Ｎｙ ： ＨあるいはＳｉｘ Ｎｙ ：Ｈ膜を、ＣＶＤまたは反応性スパッタにより成膜した。
Ｔｉ−Ｓｉの場合と同様に、ｎ＝２．１±０．２のＳｉＯｘ Ｎｙ ： Ｈ膜を用いた場合、ｋ＝０．５±０．５、ｄ＝２５±１５ｎｍまたはｋ＝０．８５±０．５、ｄ＝８０±１５ｎｍの範囲に、定在波を０にできる領域があり、シリサイド金属上において線幅変動、ハレーション等の少ない良好なパターンが形成でき、エッチング後、良好な形状を有するシリサイド金属のパターンが得られる。
【００５４】
実施例９
ゲート電極などのように、図２６（Ａ）に示すように、Ｔｉ−Ｓｉ膜で構成されるシリサイド膜４６の上に、ＳｉＯ２ などで構成されるオフセット酸化膜などの層間膜４８を形成する構造において、図２６（Ｂ）に示すように、層間膜４８の上に、反射防止膜５０としてＳｉＯｘ Ｎｙ ： Ｈ膜またはＳｉｘ Ｎｙ ： Ｈ膜を、ＣＶＤ法、スパッタ法あるいは反応性スパッタ法を用いて形成する。
【００５５】
ＫｒＦエキシマレーザーリソグラフィ（波長２４８ｎｍ）において、層間膜４８として酸化膜を用いた場合、ＳｉＯ２ の光学定数はｎ＝１．５２、ｋ＝０である。
最適化した結果を図２７の曲線Ｘで示す。この結果は、反射防止膜５０としてのＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１、ｋ＝０．６２、ｄ＝３６ｎｍの時の結果である。なお、図２７において、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００５６】
また、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数のｎを２．１に固定し、ｋとｄを変化させた場合に、ＳｉＯｘ Ｎｙ ： Ｈ膜による定在波効果のシミュレーション結果を図２８に示す。縦軸にＳｉＯｘ Ｎｙ ： Ｈの膜厚、横軸にそのｋを表す。線１本が定在波１％の増加を示す。この図より、ｋ＝０．３５、膜厚９５ｎｍ付近にも、定在波を０にする最適値があることがわかる。この結果から、定在波の振幅を３％以下に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１±０．２、ｋ＝０．５〜０．７、ｄ＝３３〜３８ｎｍ、またはｎ＝２．１±０．２、ｋ＝０．２５〜０．５３、ｄ＝８６〜１１０ｎｍに設定することにより実現できる。これにより、Ｔｉ−Ｓｉのシリサイド層４６上に、層間膜４８を成膜し、その上にＳｉＯｘ Ｎｙ ： Ｈの反射防止膜５０を成膜する構造において、レジストパターニングを行う際、線幅変動、ハレーション等の少ないパターンが形成でき、エッチング後、良好な形状を有するＴｉ−Ｓｉのパターンが得られる。
【００５７】
実施例１０
ＴｉＳｉの代わりに、Ｃｏ−Ｓｉ、Ｐｔ−ＳｉまたはＮｉ−Ｓｉなどのように、Ｗ−Ｓｉよりも低抵抗なシリサイド金属を用いた以外は、実施例９と同様にして、層間膜を有するシリサイド膜をパターン加工した。
【００５８】
反射防止膜５０として、ＳｉＯｘ Ｎｙ ： ＨあるいはＳｉｘ Ｎｙ ：Ｈ膜を、ＣＶＤまたは反応性スパッタにより成膜した。
Ｔｉ−Ｓｉの場合と同様に、ｎ＝２．１±０．２のＳｉＯｘ Ｎｙ ： Ｈ膜を用いた場合、ｋ＝０．５±０．５、ｄ＝２５±１５ｎｍまたはｋ＝０．８５±０．５、ｄ＝８０±１５ｎｍの範囲に、定在波を０にできる領域があり、シリサイド金属上において線幅変動、ハレーション等の少ない良好なパターンが形成でき、エッチング後、良好な形状を有するシリサイド金属のパターンが得られる。
【００５９】
実施例１１
パターンの微細化に伴い、微細なパターンにおいても、断線しにくい配線材料が必要となる。その１つとしてＷが考えられる。Ｗは、たとえば図８に示すタングステンブラケット２４あるいはタングステン層３２として用いられる。
【００６０】
Ｗ上にレジストパターニングする際には、線幅のばらつきを防止し、コンタクト穴を均一にするために、反射防止膜として、ＳｉＯｘ Ｎｙ ： Ｈ膜、またはＳｉｘ Ｎｙ ： Ｈ膜が用いられる。
ＫｒＦエキシマレーザーリソグラフィの露光波長である２４８ｎｍにおいては、Ｗの光学定数は、ｎ＝３．３７、ｋ＝２．８７、さらに微細化を考慮したＡｒＦエキシマレーザーリソグラフィの露光波長である１９３ｎｍにおいては、ｎ＝０．９３、ｋ＝１．０２である。
【００６１】
２４８ｎｍ、１９３ｎｍのそれぞれにおいて、定在波効果が最小になるように最適化した結果を、図２９（２４８ｎｍ）および図３０（１９３ｎｍ）の曲線Ｘに示す（ＳｉＯｘ Ｎｙ ： Ｈを用いた時）。反射防止膜の最適値は、２４８ｎｍでは、ｎ＝２．１、ｋ＝０．５６、膜厚３３ｎｍであり、１９３ｎｍにおいては、ｎ＝１．８５、ｋ＝０．５７、膜厚１７ｎｍの時である。なお、図２９，３０において、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜を用いないで、レジスト膜のフォトリソグラフィー加工を行った場合の定在波効果を曲線Ｙで示す。
【００６２】
ｎを固定（２４８ｎｍではｎ＝２．１、１９３ｎｍではｎ＝１．８５）した場合に、ｋと膜厚ｄを変化させた時のＳｉＯｘ Ｎｙ ： Ｈによる定在波効果のシミュレーション結果を、図３１（２４８ｎｍの場合）および図３２（１９３ｎｍの場合）に示す。これらの図より、２４８ｎｍにおいて、ｋ＝０．３２、膜厚ｄ＝９２ｎｍ付近、また、１９３ｎｍにおいては、ｋ＝０．３、膜厚ｄ＝７０ｎｍ付近にも定在波を０にする最適値があることがわかる。
【００６３】
これらの結果から、２４８ｎｍの露光波長では、定在波を３％以下の振幅に抑えるためには、ＳｉＯｘ Ｎｙ ： Ｈ膜の光学定数および膜厚ｄを、ｎ＝２．１±０．２、ｋ＝０．４８〜０．６７、膜厚ｄ＝３０〜３５ｎｍ、またはｎ＝２．１±０．２、ｋ＝０．２５〜０．４、膜厚ｄ＝８６〜９５ｎｍ（２４８ｎｍ）に設定すれば良い。また、１９３ｎｍの露光波長では、ｎ＝１．８５±０．２、ｋ：０．４３〜０．８、膜厚つｄ＝１４〜２２ｎｍ、またはｎ＝１．８５±０．２、ｋ＝０．２５〜０．３７、膜厚ｄ＝６５〜７３ｎｍに設定すれば良い。
【００６４】
このような範囲に設定したＳｉＯｘ Ｎｙ ： Ｈ膜の反射防止膜を用いることで、Ｗ上に層間膜を成膜し、反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈを成膜する構造において、レジストパターニングする際、線幅変動、ハレーション等の少ない良好なパターンが形成でき、エッチング後、良好な形状を有するＷのパターンが得られる。
【００６５】
また、Ｗ上に層間膜を成膜し、Ｗと層間膜の間、または層間膜の上層に、最適化されたＳｉＯｘ Ｎｙ ： ＨまたはＳｉｘ Ｎｙ ： Ｈを成膜し、これを用いて反射防止を行うことにより、Ｗ上のレジストパターニングと同様、良好な形状を有するレジストパターンが形成できる。
【００６６】
【発明の効果】
以上説明してきたように、本発明によれば、ウェーハ面内において高精度に線幅の制御が可能になり、たとえばＴｉＳｉ２ 、ＣｏＳｉ２ 、ＰｔＳｉ、ＮｉＳｉなどのように、ＷＳｉｘ よりも比抵抗が小さいシリサイド金属、またはＷ金属においても、形状が良好なレジストパターン、エッチングパターンが得られる。
【００６７】
また、段差上においても良好なパターンが形成できる。
さらに、焦点深度の大きいパターンが形成できる。
さらにまた、露光マージンの大きいパターンが形成できる。
【図面の簡単な説明】
【図１】図１は定在波効果を示す概略図である。
【図２】図２は露光波長の短波長化に伴う定在波効果の増大を示すグラフである。
【図３】図３は定在波効果を低減するための反射防止技術の一例を示す説明図である。
【図４】図４は定在波効果を低減するための反射防止技術の他の例を示す説明図である。
【図５】図５（Ａ），（Ｂ）は段差上での反射防止技術を示す概略図である。
【図６】図６はゲート電極の一例を示す図である。
【図７】図７は拡散層の低抵抗化を図るためのシリサイド層の要部断面図である。
【図８】図８は本発明の実施例に係る方法が適用される半導体装置の要部概略断面図である。
【図９】図９（Ａ）〜（Ｃ）はゲート電極および拡散層の上にシリサイド層を形成するための方法を示す工程図である。
【図１０】図１０（Ａ），（Ｂ）はゲート電極の上にシリサイド層を形成するための他の方法を示す概略断面図、図１０（Ｃ）は拡散層の表面にシリサイド層を形成するための他の方法を示す概略断面図である。
【図１１】図１１（Ａ）〜（Ｃ）はゲート電極の上にシリサイド層を形成するためのその他の例を示す概略断面図である。
【図１２】図１２は反射防止膜としてのＳｉＯｘ Ｎｙ ： Ｈ膜の成膜条件によるｎ，ｋの変化を示すグラフである。
【図１３】図１３は本発明の実施例１における定在波効果の低減を示すグラフである。
【図１４】図１４は本発明の実施例１における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図１５】図１５は本発明の実施例２における定在波効果の低減を示すグラフである。
【図１６】図１６は本発明の実施例２における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図１７】図１７は本発明の実施例３における定在波効果の低減を示すグラフである。
【図１８】図１８は本発明の実施例３における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図１９】図１９は本発明の実施例４における定在波効果の低減を示すグラフである。
【図２０】図２０は本発明の実施例４における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図２１】図２１は本発明の実施例５における定在波効果の低減を示すグラフである。
【図２２】図２２は本発明の実施例５における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図２３】図２３（Ａ），（Ｂ）は本発明の実施例７で用いる反射防止膜の成膜位置を示す概略断面図である。
【図２４】図２４は本発明の実施例７における定在波効果の低減を示すグラフである。
【図２５】図２５は本発明の実施例７における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図２６】図２６（Ａ），（Ｂ）は本発明の実施例９で用いる反射防止膜の成膜位置を示す概略断面図である。
【図２７】図２７は本発明の実施例９における定在波効果の低減を示すグラフである。
【図２８】図２８は本発明の実施例９における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図２９】図２９は本発明の実施例１１（波長λ＝２４８ｎｍ）における定在波効果の低減を示すグラフである。
【図３０】図３０は本発明の実施例１１（波長λ＝１９３ｎｍ）における定在波効果の低減を示すグラフである。
【図３１】図３１は本発明の実施例１１（波長λ＝２４８ｎｍ）における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【図３２】図３２は本発明の実施例１１（波長λ＝１９３ｎｍ）における反射防止膜のｋおよびｄを変化させた場合に、定在波効果のシミュレーション結果を示すグラフである。
【符号の説明】
２，４４… レジスト膜
４… 半導体基板
６，８，４２，５０… 反射防止膜
１２，４６… ポリシリコン膜
１４，１８，３８ａ，３８ｂ，４０… シリサイド層
１６… 拡散層
４８… 層間膜
Claims (3)
- シリサイド金属の基となるＣｏの金属層を、少なくとも一部がシリコン層の表面と接するように下地基板上に成膜する工程と、
上記金属層が成膜された下地基板上に、水素を含むＳｉx Ｎy （Ｓｉx Ｎy ：Ｈ）または水素を含むＳｉＯx Ｎy （ＳｉＯx Ｎy ：Ｈ）の反射防止膜を、上記金属層の材料に応じてフォトリソグラフィー時の定在波効果を最小にするように決定された下記の光学定数および膜厚条件で、形成する工程と、
（光学定数および膜厚条件）
露光波長２４８ｎｍにおける上記反射防止膜の光学定数ｎ、ｋ（ｎは複素屈折率の実部であり、ｋは複素屈折率の虚部である）および膜厚ｄを下記にする、
ｎ＝２．１±０．２，ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍ、
または、
ｎ＝２．１±０．２，ｋ＝０．２５〜０．４、ｄ＝７７〜８３ｎｍ
上記形成された反射防止膜の上にレジスト膜を成膜する工程と、
フォトリソグラフィー加工により上記レジスト膜を所定パターンに加工する工程と、
上記所定パターンに加工されたレジスト膜をマスクとして、上記下地基板上の上記金属層および上記シリコン層をエッチング加工する工程と、
その後、上記金属層を熱処理し当該金属層と上記下地基板上のシリコンとの反応により当該金属層をシリサイド化する工程と
から成る、
半導体装置の製造方法。 - シリサイド金属の基となるＰｔの金属層を、少なくとも一部がシリコン層の表面と接するように下地基板上に成膜する工程と、
上記金属層が成膜された下地基板上に、水素を含むＳｉx Ｎy （Ｓｉx Ｎy ：Ｈ）または水素を含むＳｉＯx Ｎy （ＳｉＯx Ｎy ：Ｈ）の反射防止膜を、上記金属層の材料に応じてフォトリソグラフィー時の定在波効果を最小にするように決定された下記の光学定数および膜厚条件で、形成する工程と、
（光学定数および膜厚条件）
露光波長２４８ｎｍにおける上記反射防止膜の光学定数ｎ、ｋ（ｎは複素屈折率の実部であり、ｋは複素屈折率の虚部である）および膜厚ｄを下記にする、
ｎ＝２．１±０．２，ｋ＝０．５〜０．７、ｄ＝２２〜２８ｎｍ、
または、
ｎ＝２．１±０．２，ｋ＝０．２２〜０．４、ｄ＝７５〜８７ｎｍ
上記形成された反射防止膜の上にレジスト膜を成膜する工程と、
フォトリソグラフィー加工により上記レジスト膜を所定パターンに加工する工程と、
上記所定パターンに加工されたレジスト膜をマスクとして、上記下地基板上の上記金属層および上記シリコン層をエッチング加工する工程と、
その後、上記金属層を熱処理し当該金属層と上記下地基板上のシリコンとの反応により当該金属層をシリサイド化する工程と
から成る、
半導体装置の製造方法。 - シリサイド金属の基となるＮｉの金属層を、少なくとも一部がシリコン層の表面と接するように下地基板上に成膜する工程と、
上記金属層が成膜された下地基板上に、水素を含むＳｉx Ｎy （Ｓｉx Ｎy ：Ｈ）または水素を含むＳｉＯx Ｎy （ＳｉＯx Ｎy ：Ｈ）の反射防止膜を、上記金属層の材料に応じてフォトリソグラフィー時の定在波効果を最小にするように決定された下記の光学定数および膜厚条件で、形成する工程と、
（光学定数および膜厚条件）
露光波長２４８ｎｍにおける上記反射防止膜の光学定数ｎ、ｋ（ｎは複素屈折率の実部であり、ｋは複素屈折率の虚部である）および膜厚ｄを下記にする、
ｎ＝２．１±０．２，ｋ＝０．４８〜０．７５、ｄ＝２２〜３０ｎｍ、
または、
ｎ＝２．１±０．２，ｋ＝０．２５〜０．４、ｄ＝７７．５〜８７ｎｍ
上記形成された反射防止膜の上にレジスト膜を成膜する工程と、
フォトリソグラフィー加工により上記レジスト膜を所定パターンに加工する工程と、
上記所定パターンに加工されたレジスト膜をマスクとして、上記下地基板上の上記金属層および上記シリコン層をエッチング加工する工程と、
その後、上記金属層を熱処理し当該金属層と上記下地基板上のシリコンとの反応により当該金属層をシリサイド化する工程と
から成る、
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18618494A JP3557250B2 (ja) | 1994-08-08 | 1994-08-08 | 半導体装置の製造方法 |
| US08/556,426 US5670297A (en) | 1991-12-30 | 1995-11-09 | Process for the formation of a metal pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18618494A JP3557250B2 (ja) | 1994-08-08 | 1994-08-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851058A JPH0851058A (ja) | 1996-02-20 |
| JP3557250B2 true JP3557250B2 (ja) | 2004-08-25 |
Family
ID=16183864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18618494A Expired - Fee Related JP3557250B2 (ja) | 1991-12-30 | 1994-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557250B2 (ja) |
-
1994
- 1994-08-08 JP JP18618494A patent/JP3557250B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0851058A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297170B1 (en) | Sacrificial multilayer anti-reflective coating for mos gate formation | |
| US6482726B1 (en) | Control trimming of hard mask for sub-100 nanometer transistor gate | |
| US5600165A (en) | Semiconductor device with antireflection film | |
| KR100267579B1 (ko) | 반도체장치의 제조방법 | |
| TWI236051B (en) | A novel method of trimming technology | |
| KR100495960B1 (ko) | 반도체소자및반도체소자제조방법 | |
| US6037276A (en) | Method for improving patterning of a conductive layer in an integrated circuit | |
| US5670297A (en) | Process for the formation of a metal pattern | |
| EP1297563B1 (en) | Bottom anti-reflective coating using rapid thermal anneal with oxidizing gas | |
| US20040080009A1 (en) | Fabrication of semiconductor devices using anti-reflective coatings | |
| KR100295426B1 (ko) | 배선형성방법 | |
| KR100240880B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR100219550B1 (ko) | 반사방지막 및 이를 이용한 패턴형성방법 | |
| JP2005513764A5 (ja) | ||
| JP3557250B2 (ja) | 半導体装置の製造方法 | |
| TWI310211B (en) | Method of forming self-aligned silicides | |
| JPH07326608A (ja) | 半導体装置の製造方法 | |
| US6395624B1 (en) | Method for forming implants in semiconductor fabrication | |
| JPH07201990A (ja) | パターン形成方法 | |
| JP3505848B2 (ja) | 半導体装置およびその製造方法 | |
| US6806154B1 (en) | Method for forming a salicided MOSFET structure with tunable oxynitride spacer | |
| KR20030040030A (ko) | 반도체소자 제조방법 | |
| KR100555622B1 (ko) | 반도체 소자의 반사방지막 형성 방법 | |
| JP4232222B2 (ja) | 半導体装置の製造方法 | |
| JP3319157B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040517 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |