JP3539821B2 - A method for manufacturing a semiconductor device - Google Patents

A method for manufacturing a semiconductor device

Info

Publication number
JP3539821B2
JP3539821B2 JP9747896A JP9747896A JP3539821B2 JP 3539821 B2 JP3539821 B2 JP 3539821B2 JP 9747896 A JP9747896 A JP 9747896A JP 9747896 A JP9747896 A JP 9747896A JP 3539821 B2 JP3539821 B2 JP 3539821B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9747896A
Other languages
Japanese (ja)
Other versions
JPH08330602A (en )
Inventor
英人 大沼
幸一郎 田中
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、非単結晶の結晶性シリコン膜を有する薄膜トランジスタ(TFT)等の絶縁ゲイト型半導体素子やその他の半導体装置の作製過程において、結晶性シリコン膜が含んでいる不純物( Ni 等)の該素子に対する悪影響を極力抑えるためのドーピング技術に関するものである。 The present invention, said thin film transistors having a crystalline silicon film of the non-single-crystal in the manufacturing process of the insulated gate semiconductor device and other semiconductor devices (TFT) or the like, impurities crystalline silicon film contains (Ni, etc.) it relates to doping technique for minimize the adverse effects on the element. 特に、本発明は、該結晶性シリコン膜が結晶化触媒元素( Ni 等)の助けを借りて形成されている場合に、特に有用である。 In particular, the present invention, when the crystalline silicon film is formed with the aid of crystallization catalyst element (Ni, etc.) are particularly useful.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
最近、絶縁基板上に、薄膜状の活性層(活性領域ともいう)を有する絶縁ゲイト型の半導体装置の研究がなされている。 Recently, on the insulating substrate, the study of insulated gate semiconductor device having a thin film of the active layer (also referred to as the active region) have been made. 特に、薄膜状の絶縁ゲイト型のトランジスタ、いわゆる薄膜トランジスタ(TFT)が熱心に研究されている。 In particular, thin-film insulated gate transistor, a so-called thin film transistor (TFT) has been intensely studied. 薄膜トランジスタは利用する半導体の材料・結晶状態によって、アモルファスシリコンTFTや結晶性シリコンTFTと言うように区別されている。 TFT depending on the material, the crystalline state of the semiconductor to be used, are distinguished as saying that an amorphous silicon TFT and the crystalline silicon TFT. しかしながら、結晶性シリコンとは言っても、単結晶ではない非単結晶のものである。 However, to say the crystalline silicon, but the non-single-crystal not single crystal. したがって、これらは非単結晶シリコンTFTと総称される。 Therefore, it is collectively referred to as non-single crystal silicon TFT.
【0003】 [0003]
一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるTFTには利用できない。 In general semiconductor field mobility of an amorphous state is small, therefore, not available for TFT which high-speed operation is required. また、アモルファスシリコンでは、P型の電界移動度は著しく小さいので、Pチャネル型のTFT(PMOSのTFT)を作製することができない。 Further, in the amorphous silicon, the P-type field mobility of very small, it is impossible to manufacture a P-channel type TFT (PMOS of TFT). したがって、Nチャネル型TFT(NMOSのTFT)と組み合わせて、相補型のMOS回路(CMOS)を形成することができない。 Therefore, in combination with the N-channel type TFT (NMOS the TFT), it is impossible to form a complementary type MOS circuit (CMOS).
【0004】 [0004]
一方、結晶性半導体は、アモルファス半導体よりも電界移動度が大きく、したがって、高速動作が可能である。 On the other hand, the crystalline semiconductor is larger field mobility than amorphous semiconductor, therefore, it can operate at high speed. 結晶性シリコンでは、NMOSのTFTだけでなく、PMOSのTFTも同様に得られるのでCMOS回路を形成することが可能である。 The crystalline silicon, as well as an NMOS TFT, it is possible to form a CMOS circuit since the PMOS of the TFT obtained analogously.
【0005】 [0005]
非単結晶の結晶性シリコン膜は、気相成長法によって得られたアモルファスシリコン膜を長時間適切な温度(通常は600℃以上)で熱アニールするか、レーザー等の強光を照射すること(光アニール)によって得ることができる。 Crystalline silicon film of the non-single crystal, or resulting (usually 600 ° C. or higher) long appropriate temperature amorphous silicon film by vapor deposition to thermal annealing, the irradiation with strong light such as laser ( can be obtained by light annealing).
【0006】 [0006]
熱アニールによる方法に関しては、特開平6ー244104に記述されるように、ニッケル、鉄、コバルト、白金、パラジュウム等の元素(以下、結晶化触媒元素、または、単に、触媒元素という)がアモルファスシリコンの結晶化を促進する効果を利用することにより、通常の場合よりも低温・短時間の熱アニールにより結晶性シリコン膜を得ることができる。 For the process according to thermal annealing, as described in JP-A 6-1 244 104, nickel, iron, cobalt, platinum, elements such as palladium (hereinafter, crystallization catalyst element or, simply, as a catalyst element) is amorphous silicon by utilizing the effect of promoting the crystallization, the low temperature and short time thermal annealing than in the normal can be obtained crystalline silicon film.
【0007】 [0007]
同様な技術は、他に、特開平6ー318701、同6ー333951等に開示されている。 Similar techniques are other, JP-A 6-1 318 701, disclosed in this 6-1 333 951 or the like. なお、このような結晶化触媒元素を有するシリコン膜においては、その後にイオンドーピング法等の手段によってN型やP型の不純物イオンを照射・注入することによるソース・ドレイン等の不純物領域を形成した後の不純物元素の活性化も、従来に比較して低温の熱アニールによって行うことができることが明らかになっている。 In the silicon film having such a crystal catalyst element was subsequently formed the impurity regions such as the source and drain by irradiating-implanting impurity ions of N-type and P-type by means of such an ion doping method activating the impurity elements after, that can be performed by low-temperature thermal annealing as compared with the conventional has been clarified. (特開平6ー267980、同6ー267989) (JP-A 6-1 267 980, the 6-1 267 989)
【0008】 [0008]
このような目的には、結晶化触媒元素の濃度は1×10 15 〜1×10 19原子/cm 3とすることが望ましい。 Such purpose, the concentration of crystallization catalyst element is preferably set to 1 × 10 15 ~1 × 10 19 atoms / cm 3. この範囲に達しない低濃度では、結晶化が促進されず、また、この範囲を越える高濃度ではシリコン半導体特性に悪影響をもたらしてしまう。 At low concentrations that do not reach this range, the crystallization is not promoted, and in high concentrations above this range would result in an adverse effect on the silicon semiconductor characteristics. なお、この場合の触媒元素の濃度は、2次イオン質量分析法(SIMS)によって、分析された最大値として定義される。 The concentration of the catalyst element in this case, by the secondary ion mass spectrometry (SIMS), is defined as an analytical maximum. 多くの場合、触媒元素は膜中において分布を示す。 Often, the catalytic element shows the distribution in the film.
【0009】 [0009]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、上記結晶化を助長する触媒元素を含む結晶性シリコンを用いて作製された半導体装置においては、電界移動度は大きいものの、OFF 電流の高い特性の悪いものが多く観察される。 However, in a semiconductor device manufactured using a crystalline silicon including a catalytic element which promotes the crystallization, although the electric field mobility is large, those poor high OFF current characteristics are often observed. 特に、同一基板上に多数の該半導体装置を形成した場合、OFF 電流が高いだけでなく、OFF 電流の値が該半導体装置間で大きくばらつくものが目立ってしまう。 In particular, the case of forming a large number of the semiconductor device on the same substrate, not only a high OFF current, conspicuous what value of OFF current varies greatly between the semiconductor device.
【0010】 [0010]
OFF 電流が高くなったり、上述のようなばらつきが生じる原因は、該結晶化を助長する触媒元素にあると考えられる。 Or OFF current is high, it causes variations occur as described above are considered to be the catalytic element for promoting the crystallization. 即ち、該結晶化を助長する触媒元素がジャンクションにかかっているのが主な原因ではないかと推測される。 That is, the catalyst element for promoting the crystallization is presumed that it is the main cause that rests on the junction.
【0011】 [0011]
これらのような特性は、特に液晶ディスプレイの画素部分を構成するTFTには致命的な欠陥である。 Characteristics such as these, especially in the TFT constituting the pixel portion of the liquid crystal display is a fatal defect.
【0012】 [0012]
【課題を解決するための手段】 In order to solve the problems]
上記結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコンを用いて作製された半導体装置のうち、ソース・ドレイン等の不純物領域を燐で形成したものは、OFF 電流が比較的低く(10pA程度もしくはそれ以下)、かつ上述のようなばらつきもほとんどみられなかった。 Of the semiconductor device manufactured using the crystalline silicon obtained by introducing nickel as a catalytic element for promoting the crystallization, obtained by forming an impurity region such as source and drain in phosphorus, OFF current is relatively low (10 pA degree or less), and the variation as described above was hardly observed. この事実を踏まえ、燐の持つ特性をよく検討した結果、燐は不純物をゲッタリングする特性を備えていることが報告されていることを知るに至った。 Based on this fact, the results of examination well characteristics of phosphorus, phosphorus came to know that it has been reported that has a characteristic of gettering impurities.
【0013】 [0013]
その報告によると、燐はニッケルに対して特に高いゲッタリングの機能を示す。 According to the report, the phosphorus is a functional of particularly high gettering of nickel contained. その他、銅や鉄といった半導体装置に悪影響をもたらすと考えられている元素も、燐でゲッタリングすることが可能である。 Other elements are believed to bring an adverse effect on semiconductor devices, such as copper or iron also can be gettered by phosphorus. これらのことから、上述の半導体装置中で燐がニッケルのもつ特性を何らかの形で中和し、ニッケルのOFF 電流特性に対する悪影響を抑えていることが推測できる。 From these, phosphorus is neutralized in some way the characteristics of nickel in the semiconductor device described above, can be inferred that the suppressing the adverse effects on OFF current characteristics of nickel.
【0014】 [0014]
本発明の第1は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)もしくはイオン注入法により注入した後に、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、N型半導体装置を得ることを特徴とする。 The first of the present invention, the ions containing phosphorus source and drain regions of the active layer comprising a crystalline silicon film obtained by introducing a catalytic element which promotes crystallization (also referred to as plasma doping method) known ion doping method or after implanted by ion implantation, by performing the activation of the crystalline improvements and impurities of the silicon film by thermal annealing or optical annealing (or both thereof), and wherein the obtaining the N-type semiconductor device.
【0015】 [0015]
本発明の第2は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)もしくはイオン注入法により、注入した後に、さらに燐によってN型化したシリコンにP型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、P型半導体装置を得ることを特徴とする。 The second of the present invention, the ions containing phosphorus source and drain regions of the active layer comprising a crystalline silicon film obtained by introducing a catalytic element which promotes crystallization (also referred to as plasma doping method) known ion doping method or by ion implantation, after implantation, further P-type impurities are implanted with phosphorus and a similar method to silicon and N-type by phosphorus, improvement of the crystallinity of the silicon film by thermal annealing or optical annealing (or both thereof) and by performing the activation of the impurities, characterized in that to obtain a P-type semiconductor device.
【0016】 [0016]
本発明の第3は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)、もしくはイオン注入法により注入したのち、さらに燐によってN型化したシリコンの所望の部分にP型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、同一基板上に選択的にN型半導体装置とP型半導体装置とを得ることを特徴とする。 The third of the present invention, the ions containing phosphorus source and drain regions of the active layer comprising a crystalline silicon film obtained by introducing a catalytic element which promotes crystallization (also referred to as plasma doping method) known ion doping method, or After implanted by ion implantation, further P-type impurities are implanted with phosphorus and a similar method to the desired portion of the silicon to which N-type by phosphorus, silicon film by thermal annealing or optical annealing (or both thereof) by performing the activation of crystallinity improvement and impurities, characterized by selectively obtaining an N-type semiconductor device and the P-type semiconductor device on the same substrate.
【0017】 [0017]
本発明の第4は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のLDD領域とソース・ドレイン領域とに燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)もしくはイオン注入法により、注入したのち、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、N型半導体装置を得ることを特徴とする。 The of the present invention 4, the ions containing phosphorus and LDD regions and the source and drain regions of the active layer comprising a crystalline silicon film obtained by introducing a catalytic element which promotes crystallization, a known ion doping (plasma doping by also referred) or ion implantation and, after injection, by performing the crystallinity improvement and activation of the impurity of the silicon film by thermal annealing or optical annealing (or both thereof), characterized in that obtaining the N-type semiconductor device to.
【0018】 [0018]
本発明の第5は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のLDD領域に燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)もしくはイオン注入法により、注入したのち、さらにそのLDD領域とソース・ドレイン領域とにP型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、P型半導体装置を得ることを特徴とする。 The of the present invention 5, the ions containing phosphorus LDD region of the active layer made of crystalline silicon film obtained by introducing a catalytic element which promotes crystallization (also referred to as plasma doping method) known ion doping or ion implantation by law, after injection, further P-type impurities are implanted with phosphorus and similar methods and the LDD region and the source and drain regions, improved crystallinity of the silicon film by thermal annealing or optical annealing (or both thereof) and by performing the activation of the impurities, characterized in that to obtain a P-type semiconductor device.
【0019】 [0019]
本発明の第6は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のLDD領域とソース・ドレイン領域とに燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)もしくはイオン注入法により、注入したのち、さらに燐によってN型化したシリコンにP型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、P型半導体装置を得ることを特徴とする。 The of the present invention 6, the ions containing phosphorus and LDD regions and the source and drain regions of the active layer comprising a crystalline silicon film obtained by introducing a catalytic element which promotes crystallization, a known ion doping (plasma doping by also referred) or ion implantation and, after injecting, further P-type impurities are implanted with phosphorus and a similar method to silicon and N-type by phosphorus, silicon film by thermal annealing or optical annealing (or both thereof) by performing the activation of crystallinity improvement and impurities, characterized in that to obtain a P-type semiconductor device.
【0020】 [0020]
本発明の第7は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層において、そのLDD領域とソース・ドレイン領域とに燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)もしくはイオン注入法により、注入したのち、さらに燐によってN型化したシリコンの所望の部分にP型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、同一基板上にN型半導体装置とP型半導体装置とを得ることを特徴とする。 The of the present invention 7, the active layer comprising a crystalline silicon film obtained by introducing a catalytic element which promotes crystallization, the ions containing phosphorus and the LDD region and the source and drain regions, known ion doping (plasma by doping also called) or ion implantation, after implantation, further P-type impurities are implanted with phosphorus and a similar method to the desired portion of the silicon to which N-type by phosphorus, thermal annealing or optical annealing (or their by performing the activation of the crystalline improvements and impurities of the silicon film on both), it is characterized by obtaining the N-type semiconductor device and the P-type semiconductor device on the same substrate.
【0021】 [0021]
上記の本発明の第1乃至第7において、結晶化を助長する触媒元素にはニッケ、白金、コバルト、鉄、パラジウム等の金属元素を用いればよい。 In the first to seventh of the present invention described above, the catalytic element for promoting crystallization nickel, platinum, cobalt, iron, may be used a metal element such as palladium. とくに、シリコンの結晶化を促進する効果が優れている。 In particular, it is excellent effect of promoting the crystallization of silicon.
【0022】 [0022]
触媒元素の濃度は、1×10 15 〜1×10 19原子/cm 3の範囲内とすることが好ましい。 The concentration of the catalyst element is preferably in the 1 × 10 15 ~1 × 10 19 in the range of atoms / cm 3. 1×10 15原子/cm 3よりも濃度が低い場合には、結晶化を助長する効果を得ることができない。 When 1 × 10 15 concentration lower than that of atoms / cm 3 can not obtain the effect of promoting the crystallization. また、1×10 19原子/cm 3以上の高濃度ではシリコンに金属的性質が表れて、半導体特性が消滅してしまうためである。 Further, the high concentration of 1 × 10 19 atoms / cm 3 or more appeared metallic properties to silicon, because the semiconductor characteristics disappear. 本明細書では、シリコン膜中の触媒元素の濃度は2次イオン質量分析法(SIMS)により分析、測定した値の最大値として定義される。 In this specification, the concentration of the catalytic element in the silicon film is analyzed by secondary ion mass spectrometry (SIMS), it is defined as the maximum value of the measured values.
【0023】 [0023]
【実施例】 【Example】
〔実施例1〕本実施例では、結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコン膜に製作途中のトランジスタを形成し、そのソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)により、注入したのち、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のN型半導体装置を得る方法を示す。 Example 1 In this example, nickel is formed a transistor of the middle fabricated in crystalline silicon film obtained by introducing a catalytic element which promotes crystallization, the ions containing phosphorus to the source and drain regions, known ion the doping method (also called plasma doping), after injection, by carrying out the activation of the crystalline improvements and impurities of the silicon film by thermal annealing or optical annealing (or both thereof), N-type semiconductor device of high performance how to get the show. 以下、高特性の半導体装置とはOFF電流が10pA程度もしくはそれ以下で、素子間の特性のばらつきの小さいものを指す。 Hereinafter, a semiconductor device of high performance in the OFF current 10pA about or less, refers to a small variation in characteristics among elements. 図1に、本実施例の薄膜トランジスタの作製工程を示す。 Figure 1 shows a manufacturing process of a thin film transistor of this embodiment.
【0024】 [0024]
まず、ガラス基板(本実施例ではコーニング7059を用いる)101上に厚さ2000Åの下地酸化珪素膜102と、そのさらに上に厚さ500Åのアモルファスシリコン膜103をプラズマCVD法により連続的に成膜する。 First, (using Corning 7059 in this example) glass substrate successively formed 101 the underlying silicon oxide film 102 having a thickness of 2000Å on the amorphous silicon film 103 having a thickness of 500Å on its further by a plasma CVD method to. そして、10ppmの酢酸ニッケル水溶液をシリコン表面に塗布し、スピンコート法により図示しない酢酸ニッケル層を形成する。 Then, a nickel acetate aqueous solution of 10ppm was applied to the silicon surface to form a nickel acetate layer (not shown) by spin coating. 酢酸ニッケル水溶液には界面活性剤を添加するとよりよい。 Better to add a surfactant to the aqueous nickel acetate solution. (図1(A)) (FIG. 1 (A))
【0025】 [0025]
そして、550℃で4時間の条件で熱アニールすることにより、アモルファスシリコン膜103を結晶化させて、結晶性シリコン膜104を得る。 Then, by thermal annealing under the conditions of 4 hours at 550 ° C., the amorphous silicon film 103 is crystallized to obtain a crystalline silicon film 104. このとき、ニッケルが結晶の核の役割を果たし、アモルファスシリコン膜103の結晶化が促進される。 At this time, nickel plays the role of a crystal nucleus, crystallization of the amorphous silicon film 103 is accelerated.
【0026】 [0026]
550℃、4時間という低温(コーニング7059の歪み点温度以下)、短時間で処理できるのはニッケルの作用による。 550 ° C., a temperature as low as 4 hours (hereinafter the strain point temperature of the Corning 7059), by the action of nickel can be processed in a short time. 詳細については特開平6ー244104に記されている。 It is described in JP-A 6-1 244 104 for more information.
【0027】 [0027]
触媒元素の濃度は、1×10 15 〜1×10 19原子/cm 3の範囲内とすることが好ましい。 The concentration of the catalyst element is preferably in the 1 × 10 15 ~1 × 10 19 in the range of atoms / cm 3. 本実施例記載のシリコン膜中の触媒元素の濃度は、膜中における最小値で1×10 17 〜5×10 18原子/cm 3であり、この値は2次イオン質量分析法(SIMS)により分析、測定値の最大値で定義されたものである。 The concentration of the catalyst element in the silicon film of the present embodiment described is a 1 × 10 17 ~5 × 10 18 atoms / cm 3 at minimum in the film, this value by the secondary ion mass spectrometry (SIMS) analysis, it is as defined by the maximum value of the measured values.
【0028】 [0028]
このようにして得られた結晶性シリコン膜104の結晶性をさらに高めるために、大出力パルスレーザーであるエキシマレーザーを該膜に照射する。 To further enhance the crystallinity of the obtained crystalline silicon film 104 in this manner is irradiated with excimer laser is a high power pulsed laser to the membrane. 本実施例ではKrFエキシマレーザー(波長248nm、パルス幅30nsec)を使用する。 In this embodiment using a KrF excimer laser (wavelength 248 nm, pulse width 30 nsec). レーザーのエネルギー密度は100mJ/cm 2 〜500mJ/cm 2の範囲で該結晶性シリコン膜104の結晶性ができるだけ高くなる値を選択し、照射を行なう。 The energy density of the laser will select the value crystallinity as high as possible in the crystalline silicon film 104 in the range of 100mJ / cm 2 ~500mJ / cm 2 , carried out by irradiating. 本実施例では、370mJ/cm 2でレーザー照射を行なう。 In this embodiment, performing laser irradiation at 370mJ / cm 2. 照射対象の面積が、上記エキシマレーザーのビームサイズを越える場合、レーザービームを非照射物に対し相対的にずらしながら照射を行う。 The area of ​​irradiation target, if it exceeds the beam size of the excimer laser, irradiation is carried out while shifting relatively laser beam relative to non-irradiated product. このとき、非照射物の1点に注目すると、2〜20ショットのレーザー光が照射されるようにする。 At this time, when attention is paid to one point of the non-irradiated product, 2 to 20 shots of the laser beam to be irradiated. また、レーザー照射時の基板温度は200℃とする。 The substrate temperature during laser irradiation to 200 ° C.. (図1(B)) (FIG. 1 (B))
【0029】 [0029]
次に、結晶性シリコン膜104を島状にエッチングして、島状シリコン領域105を形成する。 Next, by etching the crystalline silicon film 104 in an island shape to form island-like silicon region 105. さらに、プラズマCVD法によって厚さ1200Åの酸化珪素膜106をゲイト絶縁膜として堆積した。 Further, a silicon oxide film 106 having a thickness of 1200Å is deposited as a gate insulating film by plasma CVD. プラズマCVDの原料ガスとしては、TEOSと酸素を用いた。 As the raw material gas in the plasma CVD, using TEOS and oxygen. 成膜時の基板温度は250〜380℃、例えば、300℃とした。 Substrate temperature during film formation two hundred and fifty to three hundred eighty ° C., for example, was 300 ° C.. (図1(C)) (FIG. 1 (C))
【0030】 [0030]
引き続いて、スパッタ法によって、厚さ3000〜8000Å、例えば6000Åのアルミニウム膜(0. 1〜2%のシリコンを含む)を堆積して、エッチングして、ゲイト電極107を形成する。 Subsequently, by sputtering, depositing a thick 3000~8000A, e.g. 6000Å aluminum film (including from 0.1 to 2% silicon) is etched to form the gate electrode 107. (図1(C)) (FIG. 1 (C))
【0031】 [0031]
次に、イオンドーピング法によって、島状シリコン領域105にゲイト電極107をマスクとして燐イオンを注入する。 Then, by an ion doping method, implanting phosphorous ions using the gate electrode 107 as a mask island silicon region 105. ドーピングガスとして、水素で1〜10%に希釈されたフォスフィン(PH 3 )を用いる。 As the doping gas, a phosphine diluted to 1-10% hydrogen (PH 3). 加速電圧は60〜90kV、例えば80kV、ドーズ量は1×10 13 〜8×10 15原子/cm 3 :例えば、2×10 14原子/cm 3とする。 Acceleration voltage 60~90KV, for example 80 kV, the dose is 1 × 10 13 ~8 × 10 15 atoms / cm 3: For example, a 2 × 10 14 atoms / cm 3. この条件において、燐イオンは3×10 19原子/cm 3の濃度で島状シリコン領域105に添加される。 In this condition, phosphorus ions are added to the island-like silicon region 105 at a concentration of 3 × 10 19 atoms / cm 3. この結果、N型の不純物領域108(ソース)、109(ドレイン)が形成される。 As a result, N-type impurity region 108 (source), 109 (drain) are formed. (図1(D)) (FIG. 1 (D))
【0032】 [0032]
本発明人の経験によるとN型もしくはP型の導電性を付与する不純物のシリコン領域中の濃度は3×10 19 〜1×10 21原子/cm 3の範囲に入っているとよい。 Concentration in the silicon area of the impurity imparting N-type conductivity or P-type according to the present invention's experience may have entered the range of 3 × 10 19 ~1 × 10 21 atoms / cm 3. イオンドーピング時の基板温度は室温とする。 The substrate temperature during ion doping is set to room temperature.
【0033】 [0033]
そして、ドーピングされた燐を活性化し、かつ燐にニッケルのゲッタリングを行わせるために、KrFエキシマレーザーを用いて光アニールを行なう。 Then, to activate the doped phosphorus and to effect the nickel gettering phosphorus, performing optical annealed using a KrF excimer laser. レーザーのエネルギー密度は100〜350mJ/cm 3 、例えば、250mJ/cm 3とする。 The energy density of the laser is 100~350mJ / cm 3, for example, and 250 mJ / cm 3. 照射対象の面積が、上記エキシマレーザーのビームサイズを越える場合、レーザービームを非照射物に対し相対的にずらしながら照射を行う。 The area of ​​irradiation target, if it exceeds the beam size of the excimer laser, irradiation is carried out while shifting relatively laser beam relative to non-irradiated product. このとき、非照射物の1点に注目すると、2〜20ショットのレーザー光が照射されるようにする。 At this time, when attention is paid to one point of the non-irradiated product, 2 to 20 shots of the laser beam to be irradiated. また、レーザー照射時の基板温度は200℃とする。 The substrate temperature during laser irradiation to 200 ° C.. その後、窒素雰囲気中で2時間、350℃の熱アニールを行う。 Then, 2 hours in a nitrogen atmosphere, thermal annealing is performed for 350 ° C.. 本工程では、光アニールと熱アニールとの両方を行うが、どちらか片方だけ行ってもよい。 In this step, it performs both the optical annealing and thermal annealing may be performed only one or the other. (図1(E)) (FIG. 1 (E))
【0034】 [0034]
続いて、厚さ6000Åの酸化珪素膜110を層間絶縁物としてプラズマCVD法によって形成し、これにコンタクトホールを開孔する。 Subsequently, a silicon oxide film 110 having a thickness of 6000Å was formed by a plasma CVD method as an interlayer insulator, a contact hole in this. そして、金属材料、例えば、チタンとアルミニウムの多層膜を成膜し、パターニングして、TFTのソース、ドレインの電極・配線111、112を形成する。 Then, a metal material, for example, by forming a multilayer film of titanium and aluminum, is patterned to form the source of the TFT, the electrode and line 111 and 112 of the drain. 最後に、1気圧の水素雰囲気で200〜350℃の熱アニールを行う。 Finally, the thermal annealing of 200 to 350 ° C. in a hydrogen atmosphere of 1 atm. (図1(F)) (FIG. 1 (F))
【0035】 [0035]
〔実施例2〕本実施例では、結晶化の触媒元素としてニッケルを導入した結晶性シリコン膜を利用したトランジスタの製作工程において、そのソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)により、注入し、さらにP型の不純物イオン(本実施例では硼素を含むイオン)を注入した後、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のP型半導体装置を得る方法を示す。 Example 2 In this example, in the fabrication process of a transistor using a crystalline silicon film obtained by introducing nickel as a catalyst element for crystallization, ions, known ion doping method including phosphorus to the source and drain regions the (also called plasma doping), injected, further after injecting (ions containing boron in this embodiment) P-type impurity ions, the crystalline silicon film by thermal annealing or optical annealing (or both thereof) by performing the activation of the improvement and impurities, it shows a method of obtaining a P-type semiconductor device of high performance.
【0036】 [0036]
本実施例は実施例1の工程にP型の不純物イオン(本実施例では硼素を含むイオン)をソース・ドレイン領域に注入する工程を加えればよい。 This embodiment (in this embodiment ions including boron) P-type impurity ions to the procedure of Example 1 may be added to implanting the source and drain regions. この工程は図1(C)に示す燐イオンをドーピングした後に、又は燐イオンをドーピングする前に実施すればよい。 The process after doping phosphorus ions shown in FIG. 1 (C), or may be performed prior to doping with phosphorus ions. 以下、追加されるP型の不純物イオンのドーピング工程に関してのみ記述する。 Hereinafter referred only with respect to doping step of the added P-type impurity ions.
【0037】 [0037]
本実施例では、シリコン領域にゲイト電極をマスクとしてP型の不純物イオンとして硼素を注入する。 In this embodiment, implanting boron as P-type impurity ions using the gate electrodes as a mask the silicon region. ドーピングガスとして、水素で5%に希釈されたジボラン(B2H6)を用いる。 As the doping gas, a diborane (B2 H6) which is diluted to 5% with hydrogen. 加速電圧は60〜90kV、例えば80kV、ドーズ量は1×10 13 〜8×10 15原子/cm 3 、例えば、4×10 14原子/cm 3とする。 Acceleration voltage 60~90KV, for example 80 kV, the dose is 1 × 10 13 ~8 × 10 15 atoms / cm 3, for example, a 4 × 10 14 atoms / cm 3.
【0038】 [0038]
なお、本工程によりソース・ドレイン領域に注入された硼素の該領域中の密度の最大値から、燐の該領域中のそれを引いた密度が3×10 19 〜1×10 21原子/cm 3となるようにドーズ量を調節する。 Incidentally, the maximum value of the density in the region of the boron is implanted into the source and drain regions in this step, the density minus that in the region of phosphorus 3 × 10 19 ~1 × 10 21 atoms / cm 3 so that to adjust the dose. イオンドーピング時の基板温度は室温とする。 The substrate temperature during ion doping is set to room temperature. この結果、P型の不純物領域108(ソース)、109(ドレイン)が形成される。 As a result, P-type impurity region 108 (source), 109 (drain) are formed.
【0039】 [0039]
本実施例では、P型のTFTを作製する際に、結晶性シリコン膜から成る活性層に、硼素のようなP型の導電性を付与する不純物のみでなく、ニッケル及び燐を添加するようにしたため、ニッケルの触媒作用により、低温・短時間で結晶性の優れたシリコン膜を得ることができると共に、燐により不要となったニッケルをゲッタリングすることができるため、電気的な特性が優れ、かつ素子ごとに特性のばらつきの少ないTFTを作製することができる。 In the present embodiment, in making P TFT, and the active layer made of a crystalline silicon film, not only impurity imparting P-type conductivity such as boron, so the addition of nickel and phosphorus since the, by the catalytic action of nickel, it is possible to obtain the excellent crystallinity silicon film at a low temperature in a short time, since the nickel that has become unnecessary by phosphorus can be gettered, excellent electrical properties, and a TFT can be manufactured with less variations in characteristics for different elements.
【0040】 [0040]
〔実施例3〕本実施例では、結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコン膜に製作途中のトランジスタを複数個形成し、そのソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)により、注入し、さらにP型の不純物イオン(本実施例では硼素を含むイオン)を選択的に注入して、同一基板上に高特性のN型半導体装置とP型半導体装置と作り分ける方法を示す。 In Example 3 this embodiment, the transistors of the middle fabricated in crystalline silicon film obtained by introducing nickel as a catalyst element for promoting crystallization to a plurality formation, the ions containing phosphorus to the source and drain regions, known by the ion doping method (also called plasma doping), injected, further selectively implanting (ions containing boron in this embodiment) P-type impurity ions, N-type semiconductor high characteristics on the same substrate It shows how to separately form the device and the P-type semiconductor device.
【0041】 [0041]
図2は本実施のTFTの作製工程図であり、CMOS型のTFTの作製工程を示す。 Figure 2 is a manufacturing process diagram of the present embodiment of the TFT, illustrating a manufacturing process of a CMOS-type of the TFT. まず、図2(A)に示すように、ガラス基板(コーニング1737)201上に、モノシランと一酸化二窒素を原料とするプラズマCVD法によって、下地膜となる酸化珪素膜202を1000〜5000Å、例えば、2000Åの厚さに成膜する。 First, as shown in FIG. 2 (A), on a glass substrate (Corning 1737) 201, by a plasma CVD method using monosilane and dinitrogen monoxide as a raw material, a silicon oxide film 202 serving as a base film 1000~5000A, for example, it is deposited to a thickness of 2000 Å. さらに、モノシランを原料とするプラズマCVD法によって厚さ1000Åのアモルファスシリコン膜203を成膜する。 Furthermore, forming an amorphous silicon film 203 having a thickness of 1000Å by plasma CVD method using monosilane as raw material.
【0042】 [0042]
次に、非晶質珪素膜203の表面に過酸化水素水によって図示しない酸化珪素膜をごく薄く形成する。 Next, very thin silicon oxide film (not shown) by hydrogen peroxide on the surface of the amorphous silicon film 203. 次に、1〜30ppm、例えば、10ppmのニッケルを含有した酢酸塩溶液をスピンコート法により塗布して、乾燥して、ニッケルを含有する触媒層204を形成する。 Next, 1~30Ppm, for example, acetate solution containing 10ppm of nickel was applied by spin coating and dried to form a catalyst layer 204 containing nickel. (図2(A)) (FIG. 2 (A))
【0043】 [0043]
その後、窒素雰囲気で550℃、4時間のアニールを施すことにより、非晶質珪素膜203の結晶化をおこなった。 Thereafter, 550 ° C. in a nitrogen atmosphere, by annealing for 4 hours, was carried out the crystallization of the amorphous silicon film 203. この際には、ニッケルは非晶質珪素膜203から下地の酸化珪素膜202へ移動し、上から下へと結晶化が進行する。 At this time, nickel moves from the amorphous silicon film 203 to the silicon oxide film 202 of the base, crystallization proceeds from top to bottom.
【0044】 [0044]
上記アニールによる結晶化工程の後、XeClレーザー(波長308nm)を照射して、結晶化されたシリコン膜の結晶性をさらに向上させる。 After the crystallization step by the annealing, by irradiating XeCl laser (wavelength 308 nm), further improves the crystallinity of the crystallized silicon film.
【0045】 [0045]
次に、図2(B)に示すように、結晶化されたシリコン膜を島状にエッチングして、島状のシリコン領域205、206をそれぞれ形成する。 Next, as shown in FIG. 2 (B), by etching the crystallized silicon film into an island shape to form island-like silicon regions 205 and 206, respectively. その後、モノシランと一酸化二窒素を原料とするプラズマCVD法によって、厚さ1000Åの酸化珪素膜207をゲイト絶縁膜として成膜する。 Thereafter, by a plasma CVD method using monosilane and dinitrogen monoxide as a raw material, and the silicon oxide film 207 having a thickness of 1000Å as a gate insulating film.
【0046】 [0046]
引き続いて、スパッタ法によって、厚さ3000〜8000Å、例えば4000Åのアルミニウム膜(0.1〜2%のスカンジウムを含む)を成膜して、エッチングして、ゲイト電極208、209を形成した。 Subsequently, by sputtering, the thickness 3000~8000A, for example (including 0.1% to 2% of scandium) aluminum film of 4000Å was deposited and etched to form gate electrodes 208 and 209.
【0047】次に、図2(C)に示すように、イオンドーピング法によって、島状シリコン領域205、206それぞれにゲイト電極208、209をマスクとして、自己整合的に燐イオンをドーピングする。 Next, as shown in FIG. 2 (C), by an ion doping method, each island silicon region 205 and 206 using the gate electrode 208 and 209 as a mask, doping in a self-aligning manner phosphorous ions. ドーピングガスとして、水素で1〜10%に希釈されたフォスフィン(PH 3 )を用いる。 As the doping gas, a phosphine diluted to 1-10% hydrogen (PH 3). 加速電圧は60〜90kVとし、ドーズ量は1×10 13 〜8×10 15原子/cm 3とすればよい。 Accelerating voltage was set to 60~90KV, dose may be from 1 × 10 13 ~8 × 10 15 atoms / cm 3. 本実施例では、加速電圧を80kVとし、2×10 14原子/cm 3とする。 In this embodiment, the acceleration voltage of 80 kV, and 2 × 10 14 atoms / cm 3. この条件において、燐イオンが3×10 19原子/cm 3の濃度で島状シリコン領域205、206それぞれに添加されて、N型の不純物領域210〜213が形成される。 In this condition, phosphorus ions are added to each island-like silicon regions 205 and 206 at a concentration of 3 × 10 19 atoms / cm 3, the impurity regions 210-213 of the N-type is formed.
【0048】 [0048]
次に、図2(D)に示すように、公知のフォトレジスト法により、N型のTFTとなる領域をレジストのマスク214で被覆する。 Next, as shown in FIG. 2 (D), by a known photoresist method, to cover the region to be the N-type TFT with the resist mask 214. この状態で、イオンドーピング法により、ゲイト電極209をマスクにして、島状シリコン領域206にP型の不純物イオンを添加する。 In this state, by an ion doping method, and the gate electrode 209 as a mask, adding a P-type impurity ions into the island-like silicon region 206. 本実施例では、硼素を添加する。 In this embodiment, the addition of boron. ドーピングガスとして、水素で5%に希釈されたジボラン(B 26 )を用いる。 As the doping gas, a diborane diluted to 5% with hydrogen (B 2 H 6). 加速電圧は60〜90kVとし、ドーズ量は1×10 13 〜8×10 15原子/cm 3とすればよい。 Accelerating voltage was set to 60~90KV, dose may be from 1 × 10 13 ~8 × 10 15 atoms / cm 3. 本実施例では、加速電圧は80kVとし、ドーズ量を4×10 14原子/cm 3とする。 In this embodiment, the acceleration voltage was set to 80 kV, and the dose 4 × 10 14 atoms / cm 3. この結果、島状シリコン領域206において、N型の不純物領域212、213の導電型が反転して、P型の不純物領域215(ソース)、216(ドレイン)が形成される。 As a result, the island-like silicon region 206 and N-type conductivity in the impurity regions 212 and 213 is inverted, P-type impurity region 215 (source), 216 (drain) are formed. 他方、レジストのマスク214で被覆された不純物領域210、211の導電型はN型のまま保存される。 On the other hand, the conductivity type of the impurity regions 210 and 211 coated with a resist mask 214 is preserved while the N-type.
【0049】 [0049]
なお、この工程において、ソース・ドレイン領域215、216中の硼素の密度の最大値から、燐の該領域中のそれを引いた密度が3×10 19 〜1×10 21原子/cm 3となるようにドーズ量を調節する。 Incidentally, in this step, and the maximum value of the density of boron in the source and drain regions 215 and 216, and the density by subtracting it in the region of phosphorus 3 × 10 19 ~1 × 10 21 atoms / cm 3 to adjust the dose so. また、イオンドーピング時の基板温度は室温とする。 The substrate temperature during the ion doping is set to room temperature.
【0050】 [0050]
また、本実施例では、燐イオンを添加した後に、硼素を添加するようにしたが、先に、硼素を添加してから、燐イオンを添加するようにしてもよい。 Further, in this embodiment, after the addition of the phosphorus ions has been to the addition of boron, first, after the addition of boron may be added phosphorous ions. この場合は、先ず、図2(D)に示すように、N型TFTの領域をレジストのマスク214で被覆して、硼素イオンを添加する。 In this case, first, as shown in FIG. 2 (D), to cover the area of ​​the N-type TFT with the resist mask 214, the addition of boron ions. そして、レジストのマスク214を除去した後に、燐イオンを添加すればよい。 Then, after removing the mask 214 of a resist may be added phosphorus ions.
【0051】 [0051]
次に、レジストのマスク214を除去した後に、図2(E)に示すように、レーザーアニールにより、添加された不純物の活性化させると共に、ドーピング工程により損傷された島状シリコン領域205、206の結晶性を回復させる。 Next, after removing the mask 214 of a resist, as shown in FIG. 2 (E), by laser annealing, the activating of the added impurity, the island silicon region 205 and 206, which are damaged by doping step to recover the crystalline. 本実施例では、N型の不純物領域210、211及びP型の不純物領域215、216に燐が3×10 19原子/cm 3の濃度添加されているため、レーザーを照射することにより、燐によりニッケルがゲッタリングされる。 In this embodiment, since the phosphorus the N-type impurity regions 210 and 211 and the P-type impurity regions 215, 216 is added concentration of 3 × 10 19 atoms / cm 3, by irradiating the laser, the phosphorus nickel is gettered. レーザー光としては、KrFエキシマレーザー(波長248nm)を用いる。 As the laser beam, using a KrF excimer laser (wavelength 248 nm). ニッケルを効果的にゲッタリングするためには、レーザー光の照射条件はエネルギー密度が200〜400mJ/cm 2 、例えば250mJ/cm 2とするとよい。 To effectively gettered nickel, irradiation conditions of the laser beam may energy density is 200 to 400 mJ / cm 2, for example, to 250 mJ / cm 2. また、一か所につき2〜20ショットのレーザー光が照射されるようにするとよい。 Further, it is preferable to 20 shots of the laser beam per one place is to be irradiated. レーザー光の照射時の基板温度は200℃する。 The substrate temperature during the irradiation of the laser light is 200 ° C..
【0052】 [0052]
レーザーアニールの後に、窒素雰囲気中で2時間、350℃の温度で熱アニールする。 After laser annealing, 2 hours in a nitrogen atmosphere, thermal annealing at a temperature of 350 ° C.. なお、本実施例では、レーザーアニール、熱アニール双方を行うようにしたが、レーザーアニール、熱アニールのいずれか一方を行うようにすればよい。 In this embodiment, laser annealing, it has been to perform thermal annealing both laser annealing may be performed either in the thermal annealing.
【0053】 [0053]
続いて、図2(F)に示すように、厚さ6000Åの酸化珪素膜216を層間絶縁物としてプラズマCVD法によって形成する。 Subsequently, as shown in FIG. 2 (F), formed by plasma CVD silicon oxide film 216 having a thickness of 6000Å as an interlayer insulator. そして、層間絶縁物216にコンタクトホールを形成して、金属材料、例えば、チタン膜とアルミニウム膜の積層膜によってN型TFT、P型TFTの電極・配線217〜221を形成する。 Then, contact holes are formed in the interlayer insulator 216 is formed a metallic material, for example, N-type TFT of a laminated film of a titanium film, an aluminum film, an electrode and wiring 217-221 of P-type TFT. 最後に、350℃の水素雰囲気中で、2時間熱処理を行う。 Finally, in a hydrogen atmosphere at 350 ° C., for 2 hours heat treatment. (図2(F)) (Fig. 2 (F))
【0054】 [0054]
以上の工程を経て、N型TFT、P型TFTを相補的に組み合わせされたCMOS型のTFTが完成する。 Through the above steps, N type TFT, and complementarily combined have been CMOS type TFT and P-type TFT is completed.
【0055】 [0055]
〔実施例4〕 本実施例では、結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコン膜を利用して、LDD構造の薄膜トランジスタを作製する場合において、ソース・ドレイン領域と、LDD領域とに燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)により、注入したのち、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のN型半導体装置を得る方法を示す。 In Example 4 the present embodiment, by utilizing the crystalline silicon film obtained by introducing nickel as a catalyst element for promoting crystallization, in the case of manufacturing a thin film transistor having an LDD structure, and the source and drain regions, and LDD regions ions, by known ion doping method (also called plasma doping), after injecting, to activate the crystalline improvements and impurities of the silicon film by thermal annealing or optical annealing (or both thereof) containing phosphorus by illustrates a method of obtaining the N-type semiconductor device of high performance.
【0056】 [0056]
結晶性シリコン膜の形成までは、実施例1で示した方法で行う。 Until formation of the crystalline silicon film is carried out by the method described in Example 1. その後、公知のLDD構造をもつ薄膜トランジスタを公知の方法にて形成する。 Thereafter, a thin film transistor having a known LDD structure in a known manner. ソース・ドレイン領域およびLDD領域の活性化は実施例1記載の方法に従う。 Activating the source-drain regions and LDD regions according to the method described in Example 1. 図3にサイドウォールを有するLDD構造のTFTを示す。 Showing a TFT having an LDD structure having a sidewall in FIG.
【0057】 [0057]
図3に示すように、ソース/ドレイン領域301とチャネル領域の間には、ソース/ドレイン領域よりも不純物濃度が低い低濃度不純物領域302が形成されている。 As shown in FIG. 3, between the source / drain regions 301 and the channel region, the impurity concentration low concentration impurity regions 302 is formed lower than the source / drain regions. とくに、ドレイン側の低濃度不純物領域302をLDD領域という。 In particular, the low concentration impurity region 302 of the drain side of LDD regions.
【0058】 [0058]
本実施例では、ソース/ドレイン領域301には、燐が1×10 20 〜1×10 21原子/cm 3ほど注入されている。 In this embodiment, the source / drain regions 301, phosphorus is injected about 1 × 10 20 ~1 × 10 21 atoms / cm 3. また、低濃度不純物領域302には、燐が4×10 16 〜7×10 17原子/cm 3ほど注入されている。 Further, the low concentration impurity regions 302, phosphorus is implanted as 4 × 10 16 ~7 × 10 17 atoms / cm 3. これらの値でドーピングを行うと、燐により不要となったニッケルを効果的にゲッタリングすることができるため、素子間で特性のばらつきが少なく、OFF電流の低いTFTを得ることができる。 Doing doping with these values, it is possible to effectively gettered nickel that has become unnecessary by phosphorus, less variation in characteristics among elements can be obtained a low OFF current TFT.
【0059】 [0059]
〔実施例5〕本実施例では、結晶化の触媒元素としてニッケルを導入した結晶性シリコン膜を使用して、LDD構造の薄膜トランジスタを作製する場合に、そのLDD領域に燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)により、注入したのち、さらにソース・ドレイン領域とLDD領域とにP型の不純物イオンを注入し、その後、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のP型半導体装置を得る方法を示す。 In Example 5 This example uses a crystalline silicon film obtained by introducing nickel as a catalyst element for crystallization, in the case of manufacturing a thin film transistor having an LDD structure, the ions containing phosphorus in its LDD region, known by the ion doping method (also called plasma doping), after injection, further implanting P-type impurity ions into the source and drain regions and LDD regions, then, the silicon by thermal annealing or optical annealing (or both thereof) by performing the activation of the crystalline improvements and impurities of the membrane, illustrating a method of obtaining a P-type semiconductor device of high performance.
【0060】 [0060]
工程は実施例4とほぼ同様である。 Step is almost the same as in Example 4. 異なる点は、LDD領域(215・216)には、燐と共に、燐の濃度を越える濃度で、3×10 17 〜3×10 18原子/cm 3硼素が添加されて、LDD領域がN型からP型に反転している。 The difference in the LDD region (215, 216), with phosphorus at a concentration exceeding the concentration of phosphorus, 3 × 10 17 ~3 × 10 18 atoms / cm 3 of boron is added, LDD regions from the N-type It is inverted to P type. なお、LDD領域中の硼素の濃度は3×10 17 〜3×10 18原子/cm 3とする。 The concentration of boron in the LDD region and 3 × 10 17 ~3 × 10 18 atoms / cm 3. また、ソース(312)・ドレイン(313)領域には、燐の代わりに、硼素が3×10 19 〜1×10 21原子/cm 3ほど注入されて、N型の導電性を示す。 In addition, the source (312) and drain (313) region, in place of phosphorus, boron is implanted about 3 × 10 19 ~1 × 10 21 atoms / cm 3, indicating the N-type conductivity.
【0061】 [0061]
LDD領域添加される燐の濃度はゾース/ドレイン領域に添加される燐の濃度よりも2〜4桁程度小さいため、LDD領域をN型からP型に反転させる際には、硼素のドーズ量をゾース/ドレイン領域の導電性を反転させるよりも小さくすることができる。 Since the concentration of phosphorus LDD region added about two to four orders of magnitude less than the concentration of phosphorus to be added to Zosu / drain regions, when reversing the P-type LDD regions from N-type, the dose of boron it can be made smaller than reversing the conductivity of Zosu / drain region. なお、LDD領域をN型からP型に反転させるためには、LDD領域に注入された硼素の該領域中の密度の最大値から燐の該領域中のそれを引いた密度が3×10 17 〜3×10 18原子/cm 3となるように調節する。 In order to invert the P-type LDD regions from the N-type has a density of 3 × 10 minus that in the region of the phosphorus from the maximum value of the density in the region of boron injected into the LDD region 17 adjusted to a to 3 × 10 18 atoms / cm 3.
【0062】 [0062]
本実施例では、P型のTFTを作製する際に、結晶性シリコン膜から成る活性層に、硼素のようなP型の導電性を付与する不純物のみでなく、ニッケル及び燐を添加するようにしたため、ニッケルの触媒作用により、低温・短時間で結晶性の優れたシリコン膜を得ることができると共に、燐により不要となったニッケルをゲッタリングすることができるため、電気的な特性が優れ、かつ素子ごとに特性のばらつきの少ないTFTを作製することができる。 In the present embodiment, in making P TFT, and the active layer made of a crystalline silicon film, not only impurity imparting P-type conductivity such as boron, so the addition of nickel and phosphorus since the, by the catalytic action of nickel, it is possible to obtain the excellent crystallinity silicon film at a low temperature in a short time, since the nickel that has become unnecessary by phosphorus can be gettered, excellent electrical properties, and a TFT can be manufactured with less variations in characteristics for different elements.
【0063】 [0063]
〔実施例6〕本実施例では、結晶化の触媒元素としてニッケルを導入した結晶性シリコン膜を使用してLDD構造の薄膜トランジスタを形成する際に、ソース・ドレイン領域とLDD領域とに燐を含むイオンを、公知のイオンドーピング法(プラズマドーピング法ともいう)により、注入したのち、さらにソース・ドレイン領域とLDD領域とにP型の不純物イオンを注入し、その後、熱アニールもしくは光アニール(もしくはそれら両方)でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のP型半導体装置を得る方法を示す。 In Example 6 In the present Example, when forming a thin film transistor having an LDD structure by using the crystalline silicon film obtained by introducing nickel as a catalyst element for crystallization, including phosphorus and the source and drain regions and LDD regions ions, known ion doping method (also called plasma doping), after injection, further implanting P-type impurity ions into the source and drain regions and LDD regions, after thermal annealing or optical annealing (or their by performing the activation of the crystalline improvements and impurities of the silicon film in both) shows a method of obtaining a P-type semiconductor device of high performance.
【0064】 [0064]
工程は実施例5とほぼ同様である。 Step is substantially the same as in Example 5. 異なる点はソース(212)・ドレイン(213)領域に、燐を越える濃度で硼素が3×10 19 〜1×10 21原子/cm 3ほど注入されている。 The difference is the source (212) and drain (213) regions, the boron concentrations exceeding phosphorus is implanted about 3 × 10 19 ~1 × 10 21 atoms / cm 3. また、LDD領域(215・216)にも、燐を越える濃度で硼素が3×10 17 〜4×10 18原子/cm 3ほど注入されている。 Also, LDD regions (215, 216), boron at a concentration in excess of phosphorus is implanted about 3 × 10 17 ~4 × 10 18 atoms / cm 3. このため、ソース・ドレイン領域、LDD領域とがN型からP型に移行する。 Therefore, the source-drain region, and the LDD region shifts to P-type N-type.
【0065】 [0065]
このためには、ソース・ドレイン領域に注入された硼素の該領域中の密度の最大値から燐の該領域中のそれを引いた密度が3×10 19 〜1×10 21原子/cm 3となるように、また、LDD領域に注入された硼素の該領域中の密度の最大値から燐の該領域中のそれを引いた密度が3×10 17 〜3×10 18原子/cm 3となるように、硼素のドーピング条件を決定する。 For this purpose, a density of 3 × 10 19 ~1 × 10 21 atoms / cm 3 minus that in the region of the phosphorus from the maximum value of the density in the region of the boron is implanted into the source and drain regions so that, also, the density of 3 × 10 17 ~3 × 10 18 atoms / cm 3 minus that in the region of the phosphorus from the maximum value of the density in the region of boron injected into the LDD region as described above, to determine the doping conditions of boron.
【0066】 [0066]
本実施例では、P型のTFTを作製する際に、結晶性シリコン膜から成る活性層に、硼素のようなP型の導電性を付与する不純物のみでなく、ニッケル及び燐を添加するようにしたため、ニッケルの触媒作用により、低温・短時間で結晶性の優れたシリコン膜を得ることができると共に、燐によりニッケルをゲッタリングすることができるため、電気的な特性が優れ、かつ素子ごとに特性のばらつきの少ないTFTを作製することができる。 In the present embodiment, in making P TFT, and the active layer made of a crystalline silicon film, not only impurity imparting P-type conductivity such as boron, so the addition of nickel and phosphorus since the, by the catalytic action of nickel, it is possible to obtain the excellent crystallinity silicon film at a low temperature in a short time, it is possible to getter nickel by phosphorus, excellent electrical properties, and for each element it can be manufactured less TFT characteristic variation between.
【0067】 [0067]
〔実施例7〕本実施例では、N型薄膜トランジスタとP型薄膜トランジスタとを相補的に組み合わせたCMOS型薄膜トランジスタを形成する例を示す。 In Example 7 In the present Example, an example of forming a CMOS type TFT are complementarily combined and N-type thin film transistor and a P-type thin film transistor. 図4に本実施例を示す。 According to the present exemplary embodiment in FIG. まず、上面に下地膜を形成したガラス基板(コ−ニング7059又は1737)401上に、プラズマCVD法により真性(I型)のアモルファスシリコン膜を500Åの厚さに成膜して、下地膜として酸化珪素膜402を例えば2000Åの厚さに成膜する。 First, a glass substrate formed with the base film to the upper surface - on (co training 7059 or 1737) 401, by forming an amorphous silicon film of intrinsic (I-type) to a thickness of 500Å by plasma CVD, as a base film a silicon oxide film 402 in a thickness of, for example, 2000 Å.
【0068】 [0068]
次に、アモルファスシリコン膜403の表面をUV酸化法により、酸化して、図示しない酸化膜をごく薄く形成する。 Next, the surface of the amorphous silicon film 403 UV oxidation method, and oxidized to extremely thin oxide film (not shown). この酸化膜より、アモルファスシリコン膜403の表面特性が改善される。 From this oxide film, the surface characteristics of the amorphous silicon film 403 is improved. 次に、スピンコート法により、1〜30ppm、例えば、10ppmのニッケルを含有した酢酸塩溶液を塗布して、乾燥して、酢酸ニッケル層404を形成する。 Next, by spin coating, 1~30Ppm, for example, by applying acetate solution containing 10ppm of nickel and dried to form a nickel acetate layer 404. なお、酢酸ニッケル層404は完全な層を成しているとは限らない。 Incidentally, nickel acetate layer 404 is not always form a complete layer. (図4(A)) (FIG. 4 (A))
【0069】 [0069]
その後、窒素雰囲気で550℃、4時間の熱アニールを施して、アモルファスシリコン膜403を結晶化する。 Thereafter, 550 ° C. in a nitrogen atmosphere, is subjected to thermal annealing for 4 hours to crystallize the amorphous silicon film 403. 加熱処理により、酢酸ニッケル層404が分解されて、ニッケル元素が図示しない酸化膜を経て、アモルファスシリコン膜403の表面から下地の酸化珪素膜402へ拡散するに伴って、アモルファスシリコン膜403の結晶成長が進行する。 By the heat treatment, the nickel acetate layer 404 is decomposed, through the oxide film nickel element not shown, from the surface of the amorphous silicon film 403 with the diffusing into the silicon oxide film 402 of the base, the crystal growth of the amorphous silicon film 403 but to proceed. 結晶化工程の終了後、レーザー光を照射して、結晶化されたシリコン膜の結晶性をさらに向上さてもよい。 After completion of the crystallization step, by irradiating a laser beam, it may further improve the crystallinity of the crystallized silicon film.
【0070】 [0070]
なお、ニッケル等の金属元素が1×10 19原子/cm 以上の高濃度で結晶化されたシリコン膜中に存在していると、シリコンに金属的性質が表れて、半導体特性が消滅してしまい、また、この濃度が1×10 15原子/cm 3以下であると、結晶化の効果を得ることができない。 Incidentally, when the metal element such as nickel is present in the silicon film which is crystallized at a high concentration of more than 1 × 10 19 atoms / cm, appearing the metallic properties to the silicon, the semiconductor characteristics will be extinguished in addition, when this concentration is 1 × 10 15 atoms / cm 3 or less, it is impossible to obtain the effect of crystallization. このため結晶化されたシリコン膜中のニッケルの濃度は、1×10 15 〜1×10 19原子/cm 3の範囲内とする必要がある。 Thus the concentration of nickel in the silicon film which is crystallized, it is necessary to 1 × 10 15 ~1 × 10 19 in the range of atoms / cm 3. そのため、酢酸塩溶液中のニッケル濃度、酢酸塩溶液の塗布条件等を予め決定しておく。 Therefore, the nickel concentration in the acetate solution, determined in advance coating conditions such as acetic acid salt solution.
【0071】 [0071]
結晶化されたシリコン膜をエッチングして、図4(B)に示すように、島状シリコン領域405、406を形成する。 The crystallized silicon film is etched, as shown in FIG. 4 (B), to form an island-shaped silicon regions 405 and 406. 島状シリコン領域405はN型TFTの活性層を構成し、他方島状シリコン領域406はP型TFTの活性層を構成する。 Island silicon region 405 constitutes an active layer of the N type TFT, and the other island silicon region 406 constituting the active layer of the P type TFT.
【0072】 [0072]
さらに、プラズマCVD法により厚さ1500Åの酸化珪素膜407を堆積する。 Furthermore, depositing a silicon oxide film 407 having a thickness of 1500Å by plasma CVD. 次に、スパッタ法によりアルミニウム膜を4000Åの厚さに堆積する。 Then deposited aluminum film in a thickness of 4000Å by sputtering. このアルミニウム膜はゲイト電極408、409を構成するものである。 The aluminum film and constitutes the gate electrode 408 and 409. このアルミニウム膜には、予めスカンジウムを0.2wt含有させて、ヒロックやウィスカ−が発生するのを抑制する。 The aluminum film advance scandium by containing 0.2 wt, hillocks and whiskers - suppresses the occurrence.
【0073】 [0073]
次に、アルミニウム膜を電解液中で陽極酸化して、表面に図示しない緻密な陽極酸化膜を100Å程度の厚さに形成し、その緻密な陽極酸化膜上に、フォトレジストのマスク410を形成して、アルミニウム膜をパタ−ニングして、ゲイト電極408、409を形成する。 Then, an aluminum film is anodized in an electrolytic solution to form a dense anodic oxide film not shown on the surface to a thickness of about 100 Å, on the dense anodic oxide film, the mask 410 of photoresist is formed and, the aluminum film pattern - by training, to form gate electrodes 408 and 409.
【0074】 [0074]
図4(C)に示すように、フォトレジストのマスク410を着けたままで、ゲイト電極408、409を再度陽極酸化する。 As shown in FIG. 4 (C), while wearing the mask 410 of photoresist, again anodizing a gate electrode 408 and 409. 電解溶液には、クエン酸、シュウ酸、クロム酸又は硫酸を3〜20%含有した酸性溶液、例えば3%シュウ酸水溶液を使用する。 The electrolytic solution, citric acid, oxalic acid, used acidic solution containing 3-20% chromic acid or sulfuric acid, for example 3% oxalic acid aqueous solution. この場合には、ゲイト電極408、409の表面にフォトレジストのマスク410と図示しない緻密な陽極酸化膜が存在するため、ゲイト電極408、409の側面のみに多孔質の陽極酸化物411、412が形成される。 In this case, since the dense anodic oxide film on the surface of the gate electrode 408 and 409 (not shown) with the photoresist mask 410 is present, the anodic oxide 411 and 412 only to the porous side of the gate electrode 408 and 409 It is formed. この多孔質の陽極酸化物411、412の成長距離で低濃度不純物領域(LDD領域)の長さを決定される。 The growth length of the porous anodic oxide 411 and 412 is determined the length of the low concentration impurity region (LDD region). この成長距離は陽極酸化の処理時間で制御することができる。 The growth distance can be controlled by the processing time of the anodic oxidation. 本実施例では、多孔質の陽極酸化物411、412を7000Åの長さに成長させる。 In this embodiment, to grow anodic oxide 411 and 412 of porous length of 7000 Å.
【0075】 [0075]
フォトレジストのマスク410を除去した後に、再びゲイト電極411、412を陽極酸化して、緻密で強固な陽極酸化膜409、410を形成する。 After removing the mask 410 of photoresist, again using the gate electrode 411 and 412 is anodized to form a dense and strong anodic oxide film 409 and 410. 本実施例では、電解溶液として3%酒石酸のエチレングリコ−ル溶液を、アンモニア水でPH6.9に中和して使用する。 In this embodiment, ethylene glycol 3% tartaric acid as an electrolyte solution - Le solution, used and neutralized with ammonia water to pH 6.9. (図4(D)) (FIG. 4 (D))
【0076】 [0076]
次に、多孔質の陽極酸化物411、412、及び緻密な陽極酸化物413、414をマスクにして、酸化珪素膜407をエッチングして、ゲイト絶縁膜415、416をそれぞれする。 Then the porous anodic oxide 411, and a dense anodic oxide 413 and 414 as a mask, the silicon oxide film 407 is etched to a gate insulating film 415, 416, respectively. エッチング方法はこれらの陽極酸化物411〜414をエッチングせず、酸化珪素膜407のみをエッチング可能であれば、ウェットエッチング法でも、ドライエッチング法のいずれを採用してもよい。 The etching method is not etched these anodic oxide 411 to 414, only the silicon oxide film 407 etched possible, even in a wet etching method, may be adopted any of the dry etching method. 本実施例では、ClF 3ガスを用いたドライエッチングによって、酸化珪素膜407をエッチングする。 In this embodiment, by dry etching using ClF 3 gas to etch the silicon oxide film 407.
【0077】 [0077]
図4(E)に示すように、図示しない緻密な陽極酸化物、多孔質な陽極酸化物411、412を順次に除去する。 As shown in FIG. 4 (E), a dense anodic oxide not shown, sequentially removing the porous anodic oxide 411 and 412. 図示しない緻密な陽極酸化物はバッファ−フッ酸で除去し、多孔質の陽極酸化物411、412は燐酸、酢酸及び硝酸を混合した混酸を用いて除去する。 Dense anodic oxide not shown buffers - is removed by hydrofluoric acid, the anodic oxide 411 and 412 of porous is removed by using a mixed acid phosphoric acid, acetic acid and nitric acid. 多孔質の陽極酸化物411、412は容易に除去できるため、緻密で強固な陽極酸化物413、414がエッチングされることはない。 Since the porous anodic oxide 411 and 412 can be easily removed, will not be dense and strong anodic oxide 413 and 414 are etched.
【0078】 [0078]
次に、ゲイト電極408、409をマスクにして、イオンド−ピング法により、島状シリコン405、406に不純物を注入する。 Then a gate electrode 408 and 409 as a mask, Iondo - by keeping method, impurities are implanted into the island-shaped silicon 405, 406. 本実施例では、まず燐を注入するために、ド−ピングガスに水素で1〜10%に希釈したフォスフィン(PH3)を用いる。 In this embodiment, first to implanting phosphorus, de - Pingugasu using phosphine (PH3) diluted to 1-10% in hydrogen. また、ド−ピング時の基板温度は室温とする。 Also, de - substrate temperature during pings to room temperature. この場合、ゲイト絶縁膜415、416が半透過なマスクとして機能するように、加速電圧、ドーズ量、ドーピング回数等のドーピング条件を適宜に設定する。 In this case, the gate insulating film 415 and 416 to function as a semi-transparent mask, the acceleration voltage, the dose, appropriately set to the doping conditions such as doping times.
【0079】 [0079]
ドーピングにより、島状シリコン領域405、406において、表面が露出されている領域は高濃度に燐イオンが注入されて、N型の高濃度不純物領域417〜420が形成される。 By doping, the island silicon region 405 and 406, a region where the surface is exposed to phosphorus ions are implanted at a high concentration, the high concentration impurity regions 417 to 420 of the N-type is formed. これらN型の高濃度不純物領域417〜420はTFTのソース/ドレイン領域となる。 The high concentration impurity regions 417 to 420 of N-type is a source / drain region of the TFT. また、ゲイト電極405、406の直下の領域は燐イオンが注入されないため、チャネル形成領域421、422が形成される。 Also, the region immediately below the gate electrode 405 and 406 because the phosphorus ions are not implanted, the channel formation region 421 and 422 is formed. 更に、ゲイト絶縁膜415、416のみに覆われている領域は、燐イオンがゲイト絶縁膜415、416に遮られるために、燐の注入量が小さく、N型の低濃度不純物領域423〜426が形成される。 Furthermore, the area covered only to the gate insulating film 415 and 416, in order to phosphorous ions is blocked by the gate insulating film 415 and 416, the injection amount of phosphorus is small, low-concentration impurity regions 423-426 of the N-type It is formed. (図4(E)) (FIG. 4 (E))
【0080】 [0080]
なお、上記のドーピング工程において、燐イオンの濃度が、N型の高濃度不純物領域417〜429において3×10 19 〜1×10 21原子/cm 3となるように、更に、低濃度不純物領域423〜426において4×10 16 〜7×10 17原子/cm 3となるように、ドーピング工程の条件を設定する。 In the above doping step, so that the concentration of phosphorus ion, a 3 × 10 19 ~1 × 10 21 atoms / cm 3 in the high concentration impurity regions 417 to 429 of the N-type, further, the low-concentration impurity regions 423 ~426 in such a 4 × 10 16 ~7 × 10 17 atoms / cm 3, to set the condition of the doping process.
【0081】 [0081]
次に、図4(F)レジスト427で被覆して、パタ−ニングして、P型TFTとなる部分のレジストを除去する。 Then coated with FIG 4 (F) resist 427, pattern - by training, to remove the resist portion to be a P-type TFT. 続いて、P型の導電性を付与するための不純物として、硼素をイオンド−ピング法により注入する。 Subsequently, as an impurity for imparting P-type conductivity, boron Iondo - injecting by a ping method. ドーピングガスとして、水素で5%に希釈されたジボラン(B 26 )を用いる。 As the doping gas, a diborane diluted to 5% with hydrogen (B 2 H 6). イオンドーピング時の基板温度は室温とする。 The substrate temperature during ion doping is set to room temperature. この結果、島状シリコン領域406において、N型の高濃度不純物領域419、420、及びN型の低濃度不純物領域425、426はそれぞれ導電型が反転して、P型の高濃度不純物領域428(ソース)、429(ドレイン)、及びP型の低濃度不純物領域430、431となる。 As a result, island-like in the silicon region 406, the high concentration impurity regions of N-type 419 and 420, and low concentration impurity regions 425 and 426 of the N-type inverts each conductivity type, P-type high-concentration impurity region 428 ( source), 429 (drain), and a P-type low-concentration impurity regions 430 and 431. 他方、レジスト427で被覆された高濃度不純物領域417(ソース)、418(ドレイン)、及び低濃度不純物領域423、424の導電型はN型のまま保存される。 On the other hand, the high concentration impurity regions 417 are covered with the resist 427 (source), 418 (drain), and the low concentration conductivity type impurity regions 423 and 424 are stored remain N-type.
【0082】 [0082]
なお、 ソース・ドレイン領域となるP型の高濃度不純物領域428、429において、硼素の濃度が当該領域中の燐の濃度よりも3×10 19 〜1×10 21原子/cm 3高く、P型の低濃度不純物領域430、431において、硼素の濃度が燐の濃度より3×10 17 〜4×10 18原子/cm 3高くなるように、ドーピング工程の条件を決定する。 Incidentally, in the high concentration impurity regions 428 and 429 of the P-type serving as source and drain regions, the concentration of boron is 3 × 10 19 ~1 × 10 21 atoms / cm 3 higher than the concentration of phosphorus in this region, P-type in the low-concentration impurity regions 430 and 431, as the concentration of boron becomes 3 × 10 17 ~4 × 10 18 atoms / cm 3 higher than the concentration of phosphorus, to determine the condition of the doping process.
【0083】 [0083]
次に、レジストのマスク214を除去した後に、図4(G)に示すように、レーザーアニールにより、添加された不純物の活性化させると共に、ドーピング工程により損傷された島状シリコン領域405、406の結晶性を回復させる。 Next, after removing the mask 214 of a resist, as shown in FIG. 4 (G), by laser annealing, the activating of the added impurity, has been the island silicon region 405 and 406 damaged by doping step to recover the crystalline.
【0084】 [0084]
本実施例では、N型及びP型のソース/ドレイン417、418、428、429には燐が1×10 20 〜1×10 21原子/cm 3の濃度で注入され、更に、N型及びP型の低濃度不純物領域423、424、430、432には燐が4×10 16 〜7×10 17原子/cm 3濃度で注入されているため、レーザーを照射することにより、燐によりニッケルが効果的にゲッタリングされる。 In this embodiment, the N-type and P-type source / drain 417,418,428,429 injected at a concentration of phosphorus 1 × 10 20 ~1 × 10 21 atoms / cm 3, further, the N-type and P since the type of the low concentration impurity regions 423,424,430,432 are implanted phosphorus at 4 × 10 16 ~7 × 10 17 atoms / cm 3 density, by irradiating the laser, nickel by phosphorus effect to be gettered.
【0085】 [0085]
レーザー光としては、KrFエキシマレーザー(波長248nm)を用いた場合には、ニッケルを効果的にゲッタリングするためには、レーザー光の照射条件はエネルギー密度が200〜400mJ/cm 2 、例えば250mJ/cm 2とするとよい。 As the laser beam, in the case of using a KrF excimer laser (wavelength 248 nm), in order to effectively getter nickel, irradiation conditions energy density 200 to 400 mJ / cm 2 of laser light, for example 250 mJ / or equal to cm 2. また、一か所につき2〜20ショットのレーザー光が照射されるようにするとよい。 Further, it is preferable to 20 shots of the laser beam per one place is to be irradiated. レーザー光の照射時の基板温度は200℃とする。 The substrate temperature during the laser irradiation to 200 ° C..
【0086】 [0086]
レーザーアニールの後に、窒素雰囲気中で2時間、350℃の温度で熱アニールする。 After laser annealing, 2 hours in a nitrogen atmosphere, thermal annealing at a temperature of 350 ° C.. なお、本実施例では、レーザーアニール、熱アニール双方を行うようにしたが、レーザーアニール、熱アニールのいずれか一方を行うようにすればよい。 In this embodiment, laser annealing, it has been to perform thermal annealing both laser annealing may be performed either in the thermal annealing.
【0087】 [0087]
図4(H)に示すように、厚さ1μmの酸化珪素膜を層間絶縁膜432としてプラズマCVD法により形成し、これにコンタクトホ−ルを形成する。 As shown in FIG. 4 (H), a silicon oxide film having a thickness of 1μm was formed by a plasma CVD method as an interlayer insulating film 432, to which the contact hole - forming the Le. そして、このコンタクトホ−ルに、金属材料、例えばチタンとアルミニウムの多層膜により、ソ−ス/ドレインの電極、配線433、434、435を形成する。 Then, the contact hole - Le, a metal material, for example a multilayer film of titanium and aluminum, source - scan / drain electrode to form a wiring 433,434,435. 最後に、350℃の水素雰囲気中において、2時間の加熱処理を行う。 Finally, in a hydrogen atmosphere at 350 ° C., a heat treatment is performed for 2 hours. 以上の工程を経て、CMOS薄膜トランジスタが完成される。 Through the above steps, CMOS thin film transistor is completed. (図4(H)) (Fig. 4 (H))
【0088】 [0088]
また、本実施例では、燐イオンを添加した後に、硼素を添加するようにしたが、先に、硼素を添加してから、燐イオンを添加するようにしてもよい。 Further, in this embodiment, after the addition of the phosphorus ions has been to the addition of boron, first, after the addition of boron may be added phosphorous ions. この場合は、先ず、図2(D)に示すように、N型TFTの領域をレジスト427で被覆して、硼素イオンを添加する。 In this case, first, as shown in FIG. 2 (D), to cover the area of ​​the N-type TFT with the resist 427, the addition of boron ions. そして、レジスト427を除去した後に、燐イオンを添加すればよい。 Then, after removing the resist 427, it may be added to phosphorous ions.
【0089】 [0089]
【発明の効果】 【Effect of the invention】
本発明により、結晶化の触媒元素を導入した結晶性シリコン膜を用いても、OFF電流が低く、特性にばらつきの少ない薄膜TFTを作成することが可能となった。 The present invention, even when using the crystalline silicon film obtained by introducing a catalytic element crystallization, low OFF current, it becomes possible to create a small variation thin TFT in characteristics.
【0090】 [0090]
特に、結晶化を助長する触媒元素としてニッケルを用いた場合、その効果は著しかった。 Particularly in the case of using nickel as a catalyst element for promoting crystallization, the effect was remarkable. この効果は、同一基板上に複数の同一機能を有する素子を形成する場合に特に有効である。 This effect is particularly effective in the case of forming an element having a plurality of identical functions on the same substrate. というのは、OFF電流が素子間で大きくばらついた場合、素子間で特性の不均一が生じるからである。 Because, since if the OFF current varies greatly between devices, the non-uniformity of characteristics among the elements occurs. このような不均一は特にTFT液晶ディスプレイ装置中に形成される画素に対して有害なものである。 Such heterogeneity is particularly harmful for the pixel formed in the TFT liquid crystal display device. よって、本発明は工業上有益な物であると思われる。 Accordingly, the present invention is believed to be the ones industrially beneficial.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】実施例1、2の薄膜トランジスタの作製工程図である。 1 is a manufacturing process view of a thin film transistor of the first and second embodiments.
【図2】実施例3の薄膜トランジスタの作製工程図である。 2 is a manufacturing process view of a thin film transistor of Example 3.
【図3】実施例4の薄膜トランジスタの構成図である。 3 is a configuration view of a thin film transistor of Example 4.
【図4】実施例7の薄膜トランジスタの作製工程図である。 4 is a manufacturing process view of a thin film transistor of Example 7.
【符号の説明】 DESCRIPTION OF SYMBOLS
101 ガラス基板102 下地膜103 非晶質珪素膜105 活性層106 ゲイト絶縁膜107 ゲイト電極108、212 ソース領域109、213 ドレイン領域110、217 層間絶縁膜111、218 ソース電極112、219 ドレイン電極 101 glass substrate 102 underlying film 103 amorphous silicon film 105 active layer 106 gate insulating film 107 gate electrode 108,212 source region 109,213 drain regions 110,217 interlayer insulating film 111,218 source electrode 112,219 drain electrode

Claims (6)

  1. シリコンの結晶化を助長する触媒元素が導入された結晶性シリコン膜を島状にエッチングして島状シリコンを形成し、 The crystalline silicon film in which the catalyst element has been introduced that promotes crystallization of silicon is etched into an island shape to form an island-shaped silicon,
    前記島状シリコン上にゲイト絶縁膜を形成し、 A gate insulating film formed on the silicon island,
    前記ゲイト絶縁膜上にゲイト電極を形成し、 A gate electrode formed on said gate insulating film,
    前記ゲイト電極をマスクとして前記島状シリコンに燐を添加することによって前記島状シリコンに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、 The island-shaped silicon by adding phosphorus to the silicon island to the gate electrode as a mask, the source region, drain region, and to form the low concentration impurity region, phosphorus is adjacent to the low-concentration impurity regions forming a not added a channel forming region,
    前記ソース領域及び前記ドレイン領域には前記燐が1×10 20 〜1×10 21 原子/cm 3 含まれるように添加され、前記低濃度不純物領域には前記燐が4×10 16 〜7×10 17 原子/cm 3 含まれるように添加され、 Wherein the source region and the drain region are added such that the phosphorus contained 1 × 10 20 ~1 × 10 21 atoms / cm 3, the low concentration impurity region the phosphorus 4 × 10 16 ~7 × 10 is added to include 17 atoms / cm 3, ie,
    前記シリコンの結晶化を助長する前記触媒元素を前記島状シリコンに添加された前記燐にゲッタリングさせることを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device, characterized in that for gettering the catalytic element for promoting crystallization of the silicon in the phosphorus added to the silicon island.
  2. ニッケルが導入された結晶性シリコン膜を島状にエッチングして島状シリコンを形成し、 The crystalline silicon film of nickel is introduced by etching in an island shape to form the island-shaped silicon,
    前記島状シリコン上にゲイト絶縁膜を形成し、 A gate insulating film formed on the silicon island,
    前記ゲイト絶縁膜上にゲイト電極を形成し、 A gate electrode formed on said gate insulating film,
    前記ゲイト電極をマスクとして前記島状シリコンに燐を添加することによって前記島状シリコンに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、 The island-shaped silicon by adding phosphorus to the silicon island to the gate electrode as a mask, the source region, drain region, and to form the low concentration impurity region, phosphorus is adjacent to the low-concentration impurity regions forming a not added a channel forming region,
    前記ソース領域及び前記ドレイン領域には前記燐が1×10 20 〜1×10 21 原子/cm 3 含まれるように添加され、前記低濃度不純物領域には前記燐が4×10 16 〜7×10 17 原子/cm 3 含まれるように添加され、 Wherein the source region and the drain region are added such that the phosphorus contained 1 × 10 20 ~1 × 10 21 atoms / cm 3, the low concentration impurity region the phosphorus 4 × 10 16 ~7 × 10 is added to include 17 atoms / cm 3, ie,
    前記ニッケルを前記島状シリコンに添加された前記燐にゲッタリングさせることを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device, characterized in that for gettering the nickel to the phosphorous added to the island-shaped silicon.
  3. アモルファスシリコン膜上に酢酸ニッケル層を形成した後、熱アニールすることにより前記アモルファスシリコン膜を結晶化させてニッケルが導入された結晶性シリコン膜を形成し、 After forming the nickel acetate layer on the amorphous silicon film, the amorphous silicon film is crystallized to form a crystalline silicon film in which nickel is introduced by thermal annealing,
    前記ニッケルが導入された結晶性シリコン膜を島状にエッチングして島状シリコンを形成し、 Is etched to form an island-shaped silicon crystalline silicon film where the nickel is introduced into the island,
    前記島状シリコン上にゲイト絶縁膜を形成し、 A gate insulating film formed on the silicon island,
    前記ゲイト絶縁膜上にゲイト電極を形成し、 A gate electrode formed on said gate insulating film,
    前記ゲイト電極をマスクとして前記島状シリコンに燐を添加することによって前記島状シリコンに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、 The island-shaped silicon by adding phosphorus to the silicon island to the gate electrode as a mask, the source region, drain region, and to form the low concentration impurity region, phosphorus is adjacent to the low-concentration impurity regions forming a not added a channel forming region,
    前記ソース領域及び前記ドレイン領域には前記燐が1×10 20 〜1×10 21 原子/cm 3 含まれるように添加され、前記低濃度不純物領域には前記燐が4×10 16 〜7×10 17 原子/cm 3 含まれるように添加され、 Wherein the source region and the drain region are added such that the phosphorus contained 1 × 10 20 ~1 × 10 21 atoms / cm 3, the low concentration impurity region the phosphorus 4 × 10 16 ~7 × 10 is added to include 17 atoms / cm 3, ie,
    前記ニッケルを前記島状シリコンに添加された前記燐にゲッタリングさせること特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim thereby gettering the nickel to the phosphorous added to the island-shaped silicon.
  4. シリコンの結晶化を助長する触媒元素が導入された結晶性シリコン膜を島状にエッチングして第1の島状シリコン及び第2の島状シリコンを形成し、 The catalyst element for promoting crystallization of silicon to form a first island-shaped silicon and the second island-shaped silicon by etching the introduced crystalline silicon film into an island shape,
    前記第1の島状シリコン及び第2の島状シリコン上にゲイト絶縁膜を形成し、 Wherein a gate insulating film formed on the first island-shaped silicon and the second island-like on the silicon,
    前記ゲイト絶縁膜上であって、前記第1の島状シリコン及び前記第2の島状シリコン上にそれぞれ第1のゲイト電極及び第2のゲイト電極を形成し、 Wherein an over the gate insulating film, forming the first island-shaped silicon and the first respectively the second island-like on the silicon of the gate electrode and the second gate electrode,
    前記第1のゲイト電極及び前記第2のゲイト電極をマスクとして前記第1の島状シリコン及び前記第2の島状シリコンに燐を添加することによって前記第1の島状シリコン及び前記第2の島状シリコンそれぞれに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、 Said first gate electrode and the second of the gate electrodes as a mask the first island-shaped silicon and the first island-shaped silicon and the second by addition of phosphorus to the second island-shaped silicon each island silicon, a source region, a drain region, and to form the low concentration impurity region to form the channel forming region phosphorus adjacent is not added to the low-concentration impurity regions,
    前記第1のゲイト電極及び前記第1の島状シリコンをレジストマスクで被覆した状態で、前記第2のゲイト電極をマスクとして前記第2の島状シリコンのソース領域、ドレイン領域、及び低濃度不純物領域に硼素を添加し、 While covered by the first gate electrode and the first island-shaped silicon resist mask, the source region of the second island-shaped silicon second gate electrode as a mask, a drain region, and a low concentration impurity the addition of boron to the area,
    前記レジストマスクを除去し、 Removing the resist mask,
    前記第1の島状シリコン及び前記第2の島状シリコンそれぞれのソース領域及びドレイン領域には前記燐が1×10 20 〜1×10 21 原子/cm 3 含まれるように添加され、前記第1の島状シリコン及び前記第2の島状シリコンそれぞれの前記低濃度不純物領域には前記燐が4×10 16 〜7×10 17 原子/cm 3 含まれるように添加され、 Wherein the first island-shaped silicon and the second island-shaped silicon respective source and drain regions are added such that the phosphorus contained 1 × 10 20 ~1 × 10 21 atoms / cm 3, the first of the island-shaped silicon and the second island-shaped silicon each of the low-concentration impurity regions are added such that the phosphorus contained 4 × 10 16 ~7 × 10 17 atoms / cm 3,
    前記シリコンの結晶化を助長する触媒元素を前記第1の島状シリコン及び前記第2の島状シリコンに添加された前記燐にゲッタリングさせることを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device which comprises causing gettered to the phosphorus catalyst element for promoting added to the first island-shaped silicon and the second island-shaped silicon crystallization of the silicon.
  5. ニッケルが導入された結晶性シリコン膜を島状にエッチングして第1の島状シリコン及び第2の島状シリコンを形成し、 Nickel forms a first island-shaped silicon and the second island-shaped silicon by etching the introduced crystalline silicon film into an island shape,
    前記第1の島状シリコン及び第2の島状シリコン上にゲイト絶縁膜を形成し、 Wherein a gate insulating film formed on the first island-shaped silicon and the second island-like on the silicon,
    前記ゲイト絶縁膜上であって、前記第1の島状シリコン上及び第2の島状シリコン上にそれぞれ第1のゲイト電極及び第2のゲイト電極を形成し、 Wherein an over the gate insulating film, forming the first island-shaped silicon and first, respectively the second island-like on the silicon of the gate electrode and the second gate electrode,
    前記第1のゲイト電極及び前記第2のゲイト電極をマスクとして前記第1の島状シリコン及び前記第2の島状シリコンに燐を添加することによって前記第1の島状シリコン及び前記第2の島状シリコンそれぞれに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、 Said first gate electrode and the second of the gate electrodes as a mask the first island-shaped silicon and the first island-shaped silicon and the second by addition of phosphorus to the second island-shaped silicon each island silicon, a source region, a drain region, and to form the low concentration impurity region to form the channel forming region phosphorus adjacent is not added to the low-concentration impurity regions,
    前記第1のゲイト電極及び前記第1の島状シリコンをレジストマスクで被覆した状態で、前記第2のゲイト電極をマスクとして前記第2の島状シリコンのソース領域、ドレイン領域、及び低濃度不純物領域に硼素を添加し、 While covered by the first gate electrode and the first island-shaped silicon resist mask, the source region of the second island-shaped silicon second gate electrode as a mask, a drain region, and a low concentration impurity the addition of boron to the area,
    前記レジストマスクを除去し、 Removing the resist mask,
    前記第1の島状シリコン及び前記第2の島状シリコンそれぞれのソース領域及びドレイン領域には前記燐が1×10 20 〜1×10 21 原子/cm 3 含まれるように添加され、前記第1の島状シリコン及び前記第2の島状シリコンそれぞれの前記低濃度不純物領域には前記燐が4×10 16 〜7×10 17 原子/cm 3 含まれるように添加され、 Wherein the first island-shaped silicon and the second island-shaped silicon respective source and drain regions are added such that the phosphorus contained 1 × 10 20 ~1 × 10 21 atoms / cm 3, the first of the island-shaped silicon and the second island-shaped silicon each of the low-concentration impurity regions are added such that the phosphorus contained 4 × 10 16 ~7 × 10 17 atoms / cm 3,
    前記ニッケルを前記第1の島状シリコン及び前記第2の島状シリコンに添加された前記燐にゲッタリングさせること特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim thereby gettering the phosphorus is added to the nickel to the first island-shaped silicon and the second island-shaped silicon.
  6. アモルファスシリコン膜上にニッケルを含有する層を形成した後、熱アニールすることにより前記アモルファスシリコン膜を結晶化させてニッケルが導入された結晶性シリコン膜を形成し、 After forming a layer containing nickel on an amorphous silicon film, the amorphous silicon film is crystallized to form a crystalline silicon film in which nickel is introduced by thermal annealing,
    前記ニッケルが導入された結晶性シリコン膜を島状にエッチングして第1の島状シリコン及び第2の島状シリコンを形成し、 The nickel to form a first island-shaped silicon and the second island-shaped silicon by etching the introduced crystalline silicon film into an island shape,
    前記第1の島状シリコン及び前記第2の島状シリコン上にゲイト絶縁膜を形成し、 A gate insulating film formed in the first island-shaped silicon and the second island-like on the silicon,
    前記ゲイト絶縁膜上であって、前記第1の島状シリコン上及び前記第2の島状シリコン上にそれぞれ第1のゲイト電極及び第2のゲイト電極を形成し、 Wherein an over the gate insulating film, forming the first island-shaped silicon and the first respectively the second island-like on the silicon of the gate electrode and the second gate electrode,
    前記第1のゲイト電極及び前記第2のゲイト電極をマスクとして前記第1の島状シリコン及び前記第2の島状シリコンに燐を添加することによって前記第1の島状シリコン及び前記第2の島状シリコンそれぞれに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、 Said first gate electrode and the second of the gate electrodes as a mask the first island-shaped silicon and the first island-shaped silicon and the second by addition of phosphorus to the second island-shaped silicon each island silicon, a source region, a drain region, and to form the low concentration impurity region to form the channel forming region phosphorus adjacent is not added to the low-concentration impurity regions,
    前記第1のゲイト電極及び前記第1の島状シリコンをレジストマスクで被覆した状態で、前記第2のゲイト電極をマスクとして前記第2の島状シリコンのソース領域、ドレイン領域、及び低濃度不純物領域に硼素を添加し、 While covered by the first gate electrode and the first island-shaped silicon resist mask, the source region of the second island-shaped silicon second gate electrode as a mask, a drain region, and a low concentration impurity the addition of boron to the area,
    前記レジストマスクを除去し、 Removing the resist mask,
    前記第1の島状シリコン及び前記第2の島状シリコンそれぞれのソース領域及びドレイン領域には前記燐が1×10 20 〜1×10 21 原子/cm 3 含まれるように添加され、前記 第1の島状シリコン及び前記第2の島状シリコンそれぞれの前記低濃度不純物領域には前記燐が4×10 16 〜7×10 17 原子/cm 3 含まれるように添加され、 Wherein the first island-shaped silicon and the second island-shaped silicon respective source and drain regions are added such that the phosphorus contained 1 × 10 20 ~1 × 10 21 atoms / cm 3, the first of the island-shaped silicon and the second island-shaped silicon each of the low-concentration impurity regions are added such that the phosphorus contained 4 × 10 16 ~7 × 10 17 atoms / cm 3,
    前記ニッケルを前記第1の島状シリコン及び前記第2の島状シリコンに添加された前記燐にゲッタリングさせること特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim thereby gettering the phosphorus is added to the nickel to the first island-shaped silicon and the second island-shaped silicon.
JP9747896A 1995-03-27 1996-03-27 A method for manufacturing a semiconductor device Expired - Lifetime JP3539821B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7-94410 1995-03-27
JP9441095 1995-03-27
JP9747896A JP3539821B2 (en) 1995-03-27 1996-03-27 A method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9747896A JP3539821B2 (en) 1995-03-27 1996-03-27 A method for manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JPH08330602A true JPH08330602A (en) 1996-12-13
JP3539821B2 true JP3539821B2 (en) 2004-07-07

Family

ID=26435686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9747896A Expired - Lifetime JP3539821B2 (en) 1995-03-27 1996-03-27 A method for manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP3539821B2 (en)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942683B2 (en) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 The semiconductor device manufacturing method
JP3976828B2 (en) 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 A method for manufacturing a crystalline silicon film
JP3544280B2 (en) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3844561B2 (en) 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP5106564B2 (en) * 1998-05-16 2012-12-26 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor display device
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
JP3592535B2 (en) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP4030193B2 (en) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US6656779B1 (en) 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6891236B1 (en) 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP4712156B2 (en) * 1999-05-10 2011-06-29 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
EP1058484B1 (en) 1999-06-04 2015-12-23 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with an insulating layer
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US6420200B1 (en) 1999-06-28 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
EP1065724B1 (en) 1999-06-28 2007-04-18 Sel Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
JP4472073B2 (en) 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 Display device and a manufacturing method thereof
DE60045361D1 (en) 1999-09-17 2011-01-27 Semiconductor Energy Lab An electroluminescent display device and manufacturing method
JP2001092413A (en) 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd El element display device and electronic device
US7473928B1 (en) 1999-10-12 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. EL display device and a method of manufacturing the same
US6384427B1 (en) 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US6593691B2 (en) 1999-12-15 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. EL display device
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6690033B2 (en) 2000-02-28 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device having a light-emitting element
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
JP4677546B2 (en) * 2000-10-06 2011-04-27 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US6759313B2 (en) 2000-12-05 2004-07-06 Semiconductor Energy Laboratory Co., Ltd Method of fabricating a semiconductor device
KR100880437B1 (en) 2000-12-11 2009-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, and manufacturing method thereof
KR100859567B1 (en) 2000-12-21 2008-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing a light emitting device
JP4939690B2 (en) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP3961240B2 (en) 2001-06-28 2007-08-22 シャープ株式会社 A method for manufacturing a semiconductor device
KR100487426B1 (en) 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 Method For crystallizing Polysilicon, Method For Fabricating Polysilicon Thin Film Transistor And Liquid Crystal Display Device By Said Method
US6756608B2 (en) 2001-08-27 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6737302B2 (en) 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US7745803B2 (en) 2004-02-03 2010-06-29 Sharp Kabushiki Kaisha Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device
JP4801406B2 (en) * 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 Method for manufacturing a liquid crystal display device
JP4801407B2 (en) * 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 The method for manufacturing a display device
JP4754918B2 (en) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
KR100770269B1 (en) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 Fabricating method of thin film transistor
KR100770268B1 (en) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 Fabricating method of pmos thin film transistor
KR100770266B1 (en) 2006-11-10 2007-10-25 삼성에스디아이 주식회사 Organic light emitting diode display device and manufacturing of the same
CN104393007A (en) 2009-11-06 2015-03-04 株式会社半导体能源研究所 The semiconductor device
JP5520911B2 (en) * 2011-10-12 2014-06-11 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP2014033212A (en) * 2013-09-13 2014-02-20 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device

Also Published As

Publication number Publication date Type
JPH08330602A (en) 1996-12-13 application

Similar Documents

Publication Publication Date Title
US6607947B1 (en) Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions
US5998841A (en) Semiconductor device including active matrix circuit
US5962870A (en) Insulated gate field effect semiconductor devices
US6337232B1 (en) Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
US5656825A (en) Thin film transistor having crystalline semiconductor layer obtained by irradiation
USRE36314E (en) Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
US5399506A (en) Semiconductor fabricating process
US6396105B1 (en) Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method
US5580800A (en) Method of patterning aluminum containing group IIIb Element
US5894137A (en) Semiconductor device with an active layer having a plurality of columnar crystals
US6544825B1 (en) Method of fabricating a MIS transistor
US5942768A (en) Semiconductor device having improved crystal orientation
US6287944B1 (en) Polycrystalline semiconductor device and its manufacture method
US20020168802A1 (en) SiGe/SOI CMOS and method of making the same
US5580792A (en) Method of removing a catalyst substance from the channel region of a TFT after crystallization
US20040135180A1 (en) Semiconductor device and method for manufacturing the same
JPH07169974A (en) Semiconductor device and its manufacture
JPH0832080A (en) Semiconductor device and manufacture thereof
US6410374B1 (en) Method of crystallizing a semiconductor layer in a MIS transistor
US6518102B1 (en) Method for manufacturing transistor semiconductor devices with step of annealing to getter metal with phosphorous
JPH0818055A (en) Semiconductor integrated circuit and its manufacture
US6939755B1 (en) Semiconductor device method of manufacturing the same
US5898188A (en) Semiconductor device and method for its fabrication
JPH07169975A (en) Semiconductor device and its manufacture
JPH06268212A (en) Semiconductor circuit and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040323

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term