JP3528567B2 - テレビジョン受信機 - Google Patents
テレビジョン受信機Info
- Publication number
- JP3528567B2 JP3528567B2 JP02059198A JP2059198A JP3528567B2 JP 3528567 B2 JP3528567 B2 JP 3528567B2 JP 02059198 A JP02059198 A JP 02059198A JP 2059198 A JP2059198 A JP 2059198A JP 3528567 B2 JP3528567 B2 JP 3528567B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- power save
- television receiver
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受信
機の消費電力を低減させるパワーセーブ回路に関する。
機の消費電力を低減させるパワーセーブ回路に関する。
【０００２】
【従来の技術】近年、テレビジョン受信機には、非常に
高い性能と多くの機能が求められており、それにともな
いテレビジョン受信機１台あたりの消費電力は増加の傾
向にある。また一方で、環境に対する配慮とエネルギー
の有効利用という観点から、消費電力を低減するパワー
セーブ機能が求められている。
高い性能と多くの機能が求められており、それにともな
いテレビジョン受信機１台あたりの消費電力は増加の傾
向にある。また一方で、環境に対する配慮とエネルギー
の有効利用という観点から、消費電力を低減するパワー
セーブ機能が求められている。
【０００３】従来のパワーセーブ回路としては、たとえ
ば図４の構成が提案されている。図４において、同期分
離回路１１によって抽出された同期信号を同期信号検出
制御回路３０で、同期信号の有無を検出する。一定時間
以上同期信号ｃが、検出できない場合や、放送もしく
は、入力信号aがなくなった場合に、同期信号検出制御
回路３０よりパワーセーブ信号ｄがマイコン１９に送ら
れる。
ば図４の構成が提案されている。図４において、同期分
離回路１１によって抽出された同期信号を同期信号検出
制御回路３０で、同期信号の有無を検出する。一定時間
以上同期信号ｃが、検出できない場合や、放送もしく
は、入力信号aがなくなった場合に、同期信号検出制御
回路３０よりパワーセーブ信号ｄがマイコン１９に送ら
れる。
【０００４】マイコン１９は、制御信号を出力し、偏向
・高圧発生用電源切り替えリレー回路をOFFし、映像表
示を停止させ、消費電力の低減を図っていた。
・高圧発生用電源切り替えリレー回路をOFFし、映像表
示を停止させ、消費電力の低減を図っていた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
パワーセーブ回路にあっては、入力映像信号を映像信号
と同期信号に分離する同期分離回路１１からの同期信号
を検出し、同期信号の有無によって、パワーセーブ回路
を動作させる為、深夜の静止画テスト信号放送のように
一般の視聴者が普段積極的に見ることのない信号や、VT
R、レーザーディスクプレーヤーの一時停止の忘れ、長
時間のブルーバック信号による映像に対して、パワーセ
ーブ機能を積極的に動作させて、消費電力の低減を図る
ことが困難であるという課題を有していた。
パワーセーブ回路にあっては、入力映像信号を映像信号
と同期信号に分離する同期分離回路１１からの同期信号
を検出し、同期信号の有無によって、パワーセーブ回路
を動作させる為、深夜の静止画テスト信号放送のように
一般の視聴者が普段積極的に見ることのない信号や、VT
R、レーザーディスクプレーヤーの一時停止の忘れ、長
時間のブルーバック信号による映像に対して、パワーセ
ーブ機能を積極的に動作させて、消費電力の低減を図る
ことが困難であるという課題を有していた。
【０００６】
【課題を解決するための手段】上記課題を解決する為
に、本発明のテレビジョン受信機は、消費電力を低減さ
せるパワーセーブ回路と、入力されるアナログ信号をデ
ジタル変換するデジタル変換回路と、デジタル変換され
た映像信号をフレームごとに蓄える第１のフレームメモ
リーと、１フレーム遅延させる遅延回路と、前記遅延回
路によって、遅延された映像信号を蓄える第２のフレー
ムメモリーと、前記第１のフレームメモリーと前記第２
のフレームメモリーとの画素データの差分を演算する演
算回路と、演算結果を判定するパワーセーブ判定回路備
え、深夜の静止画テスト信号放送や、VTR、レーザーデ
ィスクプレーヤーの一時停止の忘れにより映像入力に対
して、パワーセーブ回路を積極的に動作させて、省電力
化を図る構成を有する。
に、本発明のテレビジョン受信機は、消費電力を低減さ
せるパワーセーブ回路と、入力されるアナログ信号をデ
ジタル変換するデジタル変換回路と、デジタル変換され
た映像信号をフレームごとに蓄える第１のフレームメモ
リーと、１フレーム遅延させる遅延回路と、前記遅延回
路によって、遅延された映像信号を蓄える第２のフレー
ムメモリーと、前記第１のフレームメモリーと前記第２
のフレームメモリーとの画素データの差分を演算する演
算回路と、演算結果を判定するパワーセーブ判定回路備
え、深夜の静止画テスト信号放送や、VTR、レーザーデ
ィスクプレーヤーの一時停止の忘れにより映像入力に対
して、パワーセーブ回路を積極的に動作させて、省電力
化を図る構成を有する。
【０００７】
【発明の実施の形態】本発明における第１の発明は、入
力アナログ映像信号をデジタル変換するデジタル変換回
路と、デジタル変換された映像信号をフレームごとに蓄
える第１のフレームメモリーと、１フレーム分遅延させ
る遅延回路と、前記遅延回路によって遅延された映像信
号を蓄える第２のフレームメモリーと、前記第１のフレ
ームメモリーと前記第２のフレームメモリーとの画素デ
ータを差分演算する演算回路と、演算結果を判定するパ
ワーセーブ判定回路を備えたことを特徴とするテレビジ
ョン受信機としたもので、消費電力の低減という作用を
有する。
力アナログ映像信号をデジタル変換するデジタル変換回
路と、デジタル変換された映像信号をフレームごとに蓄
える第１のフレームメモリーと、１フレーム分遅延させ
る遅延回路と、前記遅延回路によって遅延された映像信
号を蓄える第２のフレームメモリーと、前記第１のフレ
ームメモリーと前記第２のフレームメモリーとの画素デ
ータを差分演算する演算回路と、演算結果を判定するパ
ワーセーブ判定回路を備えたことを特徴とするテレビジ
ョン受信機としたもので、消費電力の低減という作用を
有する。
【０００８】さらに、第２の発明は、パワーセーブ回路
が動作する前に、その動作をテレビ画面にオンスクリー
ン表示することを特徴とする第１の発明に記載のテレビ
ジョン受信機としたもので、パワーセーブ回路の動作を
表示するという作用を有する。
が動作する前に、その動作をテレビ画面にオンスクリー
ン表示することを特徴とする第１の発明に記載のテレビ
ジョン受信機としたもので、パワーセーブ回路の動作を
表示するという作用を有する。
【０００９】さらに、第３の発明は、パワーセーブ判定
回路の判定結果を保持する記憶装置を備え、パワーセー
ブ判定回路が動作の後、テレビジョン受信機のパワーセ
ーブ回路が解除された時、パワーセーブ回路が動作した
ことをテレビ画面に、オンスクリーン表示することを特
徴とする第１の発明に記載のテレビジョン受信機とした
もので、パワーセーブ回路動作の結果を記憶しておき、
解除時にその結果を表示するという作用を有する。
回路の判定結果を保持する記憶装置を備え、パワーセー
ブ判定回路が動作の後、テレビジョン受信機のパワーセ
ーブ回路が解除された時、パワーセーブ回路が動作した
ことをテレビ画面に、オンスクリーン表示することを特
徴とする第１の発明に記載のテレビジョン受信機とした
もので、パワーセーブ回路動作の結果を記憶しておき、
解除時にその結果を表示するという作用を有する。
【００１０】
【実施例】以下本発明の実施例について、図１、図２、
図３を用いて説明する。図１、図２、図３において、図
４に示した従来例と共通の部分には、同一の符号を付
し、詳細な説明を省略する。
図３を用いて説明する。図１、図２、図３において、図
４に示した従来例と共通の部分には、同一の符号を付
し、詳細な説明を省略する。
【００１１】（実施例１）図１は本発明の実施例１にお
けるテレビジョン受信機の構成ブロック図と信号の流れ
を示す。図１において、破線で囲んだ部分が、本発明の
主要構成要素１を示す。
けるテレビジョン受信機の構成ブロック図と信号の流れ
を示す。図１において、破線で囲んだ部分が、本発明の
主要構成要素１を示す。
【００１２】符号１１は同期分離回路、１２はデジタル
変換回路、１３は第１のフレームメモリー、１４は１フ
レーム遅延させる遅延回路、１５は第２のフレームメモ
リー、１６は差分演算回路、１７はパワーセーブ判定回
路、１９はマイコン、２１は映像信号処理回路、２２は
CRTドライブ回路、２４はCRT、２３は偏向回路・高圧発
生回路、２５は偏向回路・高圧発生用電源回路、２６は
マイコン用SUB電源回路、２８は偏向・高圧発生用電源
切り替えリレー回路である。次に前記構成回路の動作を
説明する。
変換回路、１３は第１のフレームメモリー、１４は１フ
レーム遅延させる遅延回路、１５は第２のフレームメモ
リー、１６は差分演算回路、１７はパワーセーブ判定回
路、１９はマイコン、２１は映像信号処理回路、２２は
CRTドライブ回路、２４はCRT、２３は偏向回路・高圧発
生回路、２５は偏向回路・高圧発生用電源回路、２６は
マイコン用SUB電源回路、２８は偏向・高圧発生用電源
切り替えリレー回路である。次に前記構成回路の動作を
説明する。
【００１３】入力信号aは、同期分離回路１１にて、映
像信号bと同期信号ｃに分離される。映像信号bは、デジ
タル変換回路１２にて、アナログ信号からデジタル信号
に変換され、第１のフレームメモリー１３に蓄えられ、
また同時に、１フレーム遅延させる遅延回路１４を介し
て、第２のフレームメモリー１５に蓄えられる。
像信号bと同期信号ｃに分離される。映像信号bは、デジ
タル変換回路１２にて、アナログ信号からデジタル信号
に変換され、第１のフレームメモリー１３に蓄えられ、
また同時に、１フレーム遅延させる遅延回路１４を介し
て、第２のフレームメモリー１５に蓄えられる。
【００１４】第１、第２のフレームメモリー１３、１５
の画素データを差分演算回路１６にて演算処理し、その
結果をパワーセーブ判定回路１７に送る。
の画素データを差分演算回路１６にて演算処理し、その
結果をパワーセーブ判定回路１７に送る。
【００１５】演算結果をパワーセーブ判定回路１７にて
判定し、差分０が規定された一定時間以上継続されてい
るか、否かを判定の後、継続されていれば、パワーセー
ブ判定回路１７から、パワーセーブ信号dを、マイコン
１９に対して送る。
判定し、差分０が規定された一定時間以上継続されてい
るか、否かを判定の後、継続されていれば、パワーセー
ブ判定回路１７から、パワーセーブ信号dを、マイコン
１９に対して送る。
【００１６】パワーセーブ信号dを受け付けた場合、マ
イコン１９は、たとえば、さらに映像信号処理回路制御
信号ｇで、映像信号処理回路２１をコントロールし映像
信号を停止したり、偏向回路・高圧発生用電源切り替え
リレー回路２８をOFFし、偏向回路・高圧発生用電源回
路２５を止める。結果、電源ｅをオフし、偏向回路・高
圧発生回路２３の動作を停止させることなどによって、
テレビジョン受信機の省電力化を図る。
イコン１９は、たとえば、さらに映像信号処理回路制御
信号ｇで、映像信号処理回路２１をコントロールし映像
信号を停止したり、偏向回路・高圧発生用電源切り替え
リレー回路２８をOFFし、偏向回路・高圧発生用電源回
路２５を止める。結果、電源ｅをオフし、偏向回路・高
圧発生回路２３の動作を停止させることなどによって、
テレビジョン受信機の省電力化を図る。
【００１７】（実施例２）図２は本発明の実施例２にお
けるテレビジョン受信機の構成ブロック図と信号の流れ
を示す。図２において、破線で囲んだ部分が、本発明の
主要構成要素１を示す。また、従来例と共通の部分に
は、同一の符号を付し、詳細な説明を省略する。２０は
OSD(オンスクリーン制御回路)である。次に動作を説明
する。
けるテレビジョン受信機の構成ブロック図と信号の流れ
を示す。図２において、破線で囲んだ部分が、本発明の
主要構成要素１を示す。また、従来例と共通の部分に
は、同一の符号を付し、詳細な説明を省略する。２０は
OSD(オンスクリーン制御回路)である。次に動作を説明
する。
【００１８】入力信号aは、同期分離回路１１にて、映
像信号bと同期信号ｃに分離される。映像信号bは、デジ
タル変換回路１２にて、アナログ信号からデジタル信号
に変換され、第１のフレームメモリー１３に蓄えられ、
また同時に、１フレーム遅延させる遅延回路１４を介し
て、第２のフレームメモリー１５に蓄えられる。
像信号bと同期信号ｃに分離される。映像信号bは、デジ
タル変換回路１２にて、アナログ信号からデジタル信号
に変換され、第１のフレームメモリー１３に蓄えられ、
また同時に、１フレーム遅延させる遅延回路１４を介し
て、第２のフレームメモリー１５に蓄えられる。
【００１９】第１、第２のフレームメモリー１３、１５
の画素データを差分演算回路１６にて演算処理し、その
結果をパワーセーブ判定回路１７に送る。
の画素データを差分演算回路１６にて演算処理し、その
結果をパワーセーブ判定回路１７に送る。
【００２０】演算結果をパワーセーブ判定回路１７にて
判定し、差分０が規定された一定時間以上継続されてい
るか、否かを判定の後、継続されていれば、パワーセー
ブ判定回路１７から、パワーセーブ信号dを、マイコン
１９に対して送る。
判定し、差分０が規定された一定時間以上継続されてい
るか、否かを判定の後、継続されていれば、パワーセー
ブ判定回路１７から、パワーセーブ信号dを、マイコン
１９に対して送る。
【００２１】マイコン１９は、パワーセーブ信号dを受
け付けた場合、まずOSD(オンスクリーン制御回路)２０
を制御することによって、CRTにパワーセーブ回路が動
作したことを表示する。
け付けた場合、まずOSD(オンスクリーン制御回路)２０
を制御することによって、CRTにパワーセーブ回路が動
作したことを表示する。
【００２２】マイコン１９は、さらに映像信号処理回路
制御信号ｇで、映像信号処理回路２１をコントロール
し、映像信号を停止したり、偏向回路・高圧発生用電源
切り替えリレー回路２８をOFFすることにより、偏向回
路・高圧発生用電源回路２５を止める。結果、電源ｅを
オフし、偏向回路・高圧発生回路２３の動作を停止させ
ることなどによって、テレビジョン受信機の省電力化を
図る。
制御信号ｇで、映像信号処理回路２１をコントロール
し、映像信号を停止したり、偏向回路・高圧発生用電源
切り替えリレー回路２８をOFFすることにより、偏向回
路・高圧発生用電源回路２５を止める。結果、電源ｅを
オフし、偏向回路・高圧発生回路２３の動作を停止させ
ることなどによって、テレビジョン受信機の省電力化を
図る。
【００２３】（実施例３）図３は本発明の実施例３にお
けるテレビジョン受信機の構成ブロック図と信号の流れ
を示す。図３において、破線で囲んだ部分が、本発明の
主要構成要素１を示す。また、従来例と共通の部分に
は、同一の符号を付し、詳細な説明を省略する。２７は
パワーセーブ判定回路の判定結果を保持する第１の記憶
装置である。次に動作を説明する。
けるテレビジョン受信機の構成ブロック図と信号の流れ
を示す。図３において、破線で囲んだ部分が、本発明の
主要構成要素１を示す。また、従来例と共通の部分に
は、同一の符号を付し、詳細な説明を省略する。２７は
パワーセーブ判定回路の判定結果を保持する第１の記憶
装置である。次に動作を説明する。
【００２４】入力信号aは、同期分離回路１１にて、映
像信号bと同期信号ｃに分離される。映像信号bは、デジ
タル変換回路１２にて、アナログ信号からデジタル信号
に変換され、第１のフレームメモリー１３に蓄えられ、
また同時に、１フレーム遅延させる遅延回路１４を介し
て、第２のフレームメモリー１５に蓄えられる。
像信号bと同期信号ｃに分離される。映像信号bは、デジ
タル変換回路１２にて、アナログ信号からデジタル信号
に変換され、第１のフレームメモリー１３に蓄えられ、
また同時に、１フレーム遅延させる遅延回路１４を介し
て、第２のフレームメモリー１５に蓄えられる。
【００２５】第１、第２のフレームメモリー１３、１５
の画素データを差分演算回路１６にて演算処理し、その
結果をパワーセーブ判定回路１７に送る。
の画素データを差分演算回路１６にて演算処理し、その
結果をパワーセーブ判定回路１７に送る。
【００２６】演算結果をパワーセーブ判定回路１７にて
判定し、差分０が規定された一定時間以上継続されてい
るか、否かを判定の後、継続されていれば、パワーセー
ブ判定回路１７から、パワーセーブ信号dを、マイコン
１９と第１の記憶装置２７に対して送る。
判定し、差分０が規定された一定時間以上継続されてい
るか、否かを判定の後、継続されていれば、パワーセー
ブ判定回路１７から、パワーセーブ信号dを、マイコン
１９と第１の記憶装置２７に対して送る。
【００２７】第１の記憶装置２７にてパワーセーブ判定
回路の判定結果を保持する。マイコン１９は、パワーセ
ーブ信号dを受け付けた場合、映像信号処理回路制御信
号ｇで、映像信号処理回路２１をコントロールし、映像
信号を停止したり、偏向回路・高圧発生用電源切り替え
リレー回路２８をOFFすることにより、偏向回路・高圧
発生用電源回路２５を止める。結果、電源ｅをオフし、
偏向回路・高圧発生回路２３の動作を停止させることな
どによって、テレビジョン受信機の省電力化を図る。状
態が変化し、パワーセーブ回路が解除された時、マイコ
ン１９は、第１の記憶装置２７にて保持されていたパワ
ーセーブ判定回路の判定結果を読み込み、OSD(オンスク
リーン制御回路)２０を制御することによって、CRTにパ
ワーセーブ回路が動作したことを表示する。
回路の判定結果を保持する。マイコン１９は、パワーセ
ーブ信号dを受け付けた場合、映像信号処理回路制御信
号ｇで、映像信号処理回路２１をコントロールし、映像
信号を停止したり、偏向回路・高圧発生用電源切り替え
リレー回路２８をOFFすることにより、偏向回路・高圧
発生用電源回路２５を止める。結果、電源ｅをオフし、
偏向回路・高圧発生回路２３の動作を停止させることな
どによって、テレビジョン受信機の省電力化を図る。状
態が変化し、パワーセーブ回路が解除された時、マイコ
ン１９は、第１の記憶装置２７にて保持されていたパワ
ーセーブ判定回路の判定結果を読み込み、OSD(オンスク
リーン制御回路)２０を制御することによって、CRTにパ
ワーセーブ回路が動作したことを表示する。
【００２８】
【発明の効果】以上のように、本発明のテレビジョン受
信機によれば、深夜の放送局からの静止画テスト信号や
VTR、レーザーディスクプレーヤーの一時停止の忘れに
よる映像入力に対して、パワーセーブ回路を積極的に動
作させて省電力化を図ることが可能となる。
信機によれば、深夜の放送局からの静止画テスト信号や
VTR、レーザーディスクプレーヤーの一時停止の忘れに
よる映像入力に対して、パワーセーブ回路を積極的に動
作させて省電力化を図ることが可能となる。
【図１】本発明の実施例１におけるテレビジョン受信機
の構成ブロック図
の構成ブロック図
【図２】本発明の実施例２におけるテレビジョン受信機
の構成ブロック図
の構成ブロック図
【図３】本発明の実施例３におけるテレビジョン受信機
の構成ブロック図
の構成ブロック図
【図４】従来構成の実施形態によるテレビジョン受信機
の構成ブロック図
の構成ブロック図
１ 本発明の主要構成要素
１１ 同期分離回路
１２ デジタル変換回路
１３ 第１のフレームメモリー
１４ １フレーム遅延させる遅延回路
１５ 第２のフレームメモリー
１６ 差分演算回路
１７ パワーセーブ判定回路
１８ マイコン
２０ OSD(オンスクリーン制御回路)
２１ 映像信号処理回路
２２ CRTドライブ回路
２３ 偏向・高圧発生回路
２４ CRT
２５ 偏向・高圧発生用電源回路
２６ マイコン用SUB電源回路
２７ パワーセーブ判定回路の判定結果を保持する第１
の記憶装置 ２８ 偏向・高圧発生用電源切り替えリレー回路 ３０ 同期信号検出制御回路 ａ 入力信号 ｂ 映像信号 ｃ 同期信号 ｄ パワーセーブ信号 ｅ 電源 ｆ オンスクリーン表示信号 ｇ 映像信号処理回路制御信号
の記憶装置 ２８ 偏向・高圧発生用電源切り替えリレー回路 ３０ 同期信号検出制御回路 ａ 入力信号 ｂ 映像信号 ｃ 同期信号 ｄ パワーセーブ信号 ｅ 電源 ｆ オンスクリーン表示信号 ｇ 映像信号処理回路制御信号
Claims (3)
- 【請求項１】 入力アナログ映像信号をデジタル変換す
るデジタル変換回路と、デジタル変換された映像信号を
フレームごとに蓄える第１のフレームメモリーと、１フ
レーム分遅延させる遅延回路と、遅延された映像信号を
蓄える第２のフレームメモリーと、前記第１のフレーム
メモリーと前記第２のフレームメモリーとの画素データ
を差分演算する演算回路と、演算結果を判定するパワー
セーブ判定回路を備えたことを特徴とするテレビジョン
受信機。 - 【請求項２】 オンスクリーン制御回路を備えたことを
特徴とする請求項１記載のテレビジョン受信機。 - 【請求項３】 パワーセーブ判定回路の判定結果を保持
する記憶装置を備えたことを特徴とする請求項１記載の
テレビジョン受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02059198A JP3528567B2 (ja) | 1998-02-02 | 1998-02-02 | テレビジョン受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02059198A JP3528567B2 (ja) | 1998-02-02 | 1998-02-02 | テレビジョン受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220671A JPH11220671A (ja) | 1999-08-10 |
| JP3528567B2 true JP3528567B2 (ja) | 2004-05-17 |
Family
ID=12031499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02059198A Expired - Fee Related JP3528567B2 (ja) | 1998-02-02 | 1998-02-02 | テレビジョン受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3528567B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090278830A1 (en) * | 2005-10-14 | 2009-11-12 | Panasonic Corporation | Display control device |
-
1998
- 1998-02-02 JP JP02059198A patent/JP3528567B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220671A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8004609B2 (en) | Amplifier, correcting method of correcting difference in processing time between video signal and audio signal, and correcting system | |
| JP3326628B2 (ja) | 多重映像テレビ受像機 | |
| JP2829962B2 (ja) | テレビジョン受像機 | |
| JP5528144B2 (ja) | ビデオ番組を表す受信されたビデオ信号を処理する方法 | |
| JP3464924B2 (ja) | 同期制御回路 | |
| KR20000069754A (ko) | 버퍼를 통해 텔레비젼 화상을 수신, 표시 및 동시 기록하는 장치 | |
| JP2009200938A (ja) | バッファ制御装置及び受信装置 | |
| JP3528567B2 (ja) | テレビジョン受信機 | |
| JPH09261554A (ja) | 映像機器の電源制御回路 | |
| KR940027526A (ko) | 주화면위치 보상장치 및 그 방법 | |
| JPH0787455A (ja) | 映像信号再生又は記録再生装置 | |
| JPH07212678A (ja) | Ａｖ機器 | |
| JP2007336313A (ja) | 映像表示装置、映像表示方法、プログラム | |
| KR100440456B1 (ko) | 교란된 tv화상을 보상할 수 있는 화상제어방법 및 화상제어장치 | |
| JPS61194984A (ja) | テレビジヨン受信機における画面切換消去装置 | |
| JPH10108115A (ja) | 電源供給制御方法および電源装置 | |
| KR0113153Y1 (ko) | 무신호시 저장화면출력기능을 갖춘 비디오비전 | |
| KR970009458B1 (ko) | 단일 튜너를 가지는 영상신호 처리장치의 자 화면 표시방법 및 장치 | |
| KR0141109B1 (ko) | 양방향 전송제어가능한 영상신호 전송처리장치 | |
| JPH0638650B2 (ja) | カラ−テレビジヨン受信機 | |
| JPH05244520A (ja) | テレビジョン受像機 | |
| KR200195311Y1 (ko) | 텔레비전 수상기의 화면표시 제어장치 | |
| JP2831160B2 (ja) | 二画面表示装置 | |
| KR100490335B1 (ko) | 복합영상기록재생기의전원자동공급장치및그방법 | |
| KR940008877B1 (ko) | 브이씨알의 레코드 제어시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |