JP3525408B2 - Demultiplexer package - Google Patents

Demultiplexer package

Info

Publication number
JP3525408B2
JP3525408B2 JP12483998A JP12483998A JP3525408B2 JP 3525408 B2 JP3525408 B2 JP 3525408B2 JP 12483998 A JP12483998 A JP 12483998A JP 12483998 A JP12483998 A JP 12483998A JP 3525408 B2 JP3525408 B2 JP 3525408B2
Authority
JP
Japan
Prior art keywords
filter
package
characteristic impedance
strip line
duplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12483998A
Other languages
Japanese (ja)
Other versions
JPH10270976A (en
Inventor
理 伊形
良夫 佐藤
暢朗 平沢
秀樹 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12483998A priority Critical patent/JP3525408B2/en
Publication of JPH10270976A publication Critical patent/JPH10270976A/en
Application granted granted Critical
Publication of JP3525408B2 publication Critical patent/JP3525408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、弾性表面波帯域通過フ
ィルタを用いた分波器パッケージに関し、特に、位相整
合用回路を備えた多階層の分波器用パッケージに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a demultiplexer package using a surface acoustic wave bandpass filter, and more particularly to a multi-layer demultiplexer package provided with a phase matching circuit.

【0002】近年、携帯用電話機に代表される移動通信
機器の小型化が急速に進められ、これらに使用される部
品の小型・高性能化が要望されている。これら無線通信
機器における信号の分岐、生成を行うために送信信号及
び受信信号が干渉しないように、分波器が用いられてい
る。分波器は誘電体を用いた帯域通過フィルタ、帯域阻
止フィルタあるいはそれらの組み合わせにより構成され
たものが多いが、今日では弾性表面フィルタを用いたも
のが研究開発されている。
In recent years, mobile communication devices typified by portable telephones have been rapidly miniaturized, and there has been a demand for miniaturization and high performance of components used therein. A branching filter is used so that a transmission signal and a reception signal do not interfere with each other in order to branch and generate a signal in these wireless communication devices. Many of the duplexers are composed of a band pass filter using a dielectric, a band stop filter, or a combination thereof, but a filter using an elastic surface filter is being researched and developed today.

【0003】[0003]

【従来の技術】二つの帯域通過弾性表面波フィルタチッ
プF1及びF2を用いて分波器を構成する場合、互いのフ
ィルタ特性を干渉しないように設計する必要があり、そ
のために各フィルタに対して位相整合回路が付加され
る。
2. Description of the Related Art When a duplexer is constructed by using two band pass surface acoustic wave filter chips F 1 and F 2 , it is necessary to design each filter so as not to interfere with each other's filter characteristics. On the other hand, a phase matching circuit is added.

【0004】これは、一般に、上記のフィルタチップF
1及びF2は、それぞれの通過帯域の中心周波数付近では
分波器回路全体の特性インピーダンス(通常50Ω)に近
い値を持ち、他の周波数帯域では特性インピーダンスは
はるかに大きな値を持つように設計されるが、回路パタ
ーンに存在する抵抗分等の影響のため相手のフィルタチ
ップの通過帯域において相手のフィルタ特性に対して干
渉しないようにすることは難しいためである。この位相
整合回路の定数は2つのフィルタチップの中心周波数
(f1及びf2)の値とその差によって決定される。
This is generally a filter chip F as described above.
1 and F 2 are designed to have a value close to the characteristic impedance of the entire duplexer circuit (usually 50Ω) near the center frequency of each passband, and a much larger characteristic impedance in other frequency bands. However, it is difficult to prevent interference with the filter characteristic of the partner in the pass band of the filter chip of the partner due to the influence of the resistance component existing in the circuit pattern. The constants of this phase matching circuit are determined by the values of the center frequencies (f 1 and f 2 ) of the two filter chips and their difference.

【0005】従来、この位相整合回路としては、L(イ
ンダクタンス)素子やC(コンデンサ)素子を用いるも
の、又はL、C成分としての役割を果たす線路を用いる
もの等が提案されている。
Heretofore, as the phase matching circuit, there have been proposed one using an L (inductance) element or a C (capacitor) element, one using a line serving as an L or C component, or the like.

【0006】例えば、特開平5−167388号公報、
及び特開平5−167389号公報には、ガラスエポキ
シ基板またはセラミック基板上に金属のストリップ線路
により位相整合回路を形成した分波器が記載されてい
る。また、2つのフィルタチップ及び位相整合回路を多
層のセラミックパッケージの中に納めたものもある。
[0006] For example, Japanese Patent Laid-Open No. 5-167388
Also, Japanese Patent Laid-Open No. 5-167389 describes a duplexer in which a phase matching circuit is formed on a glass epoxy substrate or a ceramic substrate by a metal strip line. Further, there is also one in which two filter chips and a phase matching circuit are housed in a multilayer ceramic package.

【0007】この従来の多層セラミックパッケージを用
いた分波器の例を図10(a),(b)に示す。これ
は、同図に示すように、複数のグランド層GNDと、位
相整合回路1及び2と、接地用端子3、フィルタ側信号
端子4、共通信号端子5とが設けられた多層セラミック
パッケージ6に、フィルタチップ7及び8が搭載され、
フィルタチップ7、8と各端子3、4、5間をワイヤ9
で接続している。
An example of a duplexer using this conventional multilayer ceramic package is shown in FIGS. 10 (a) and 10 (b). This is, as shown in the figure, a multilayer ceramic package 6 provided with a plurality of ground layers GND, phase matching circuits 1 and 2, a grounding terminal 3, a filter side signal terminal 4 and a common signal terminal 5. , Filter chips 7 and 8 are mounted,
Wire 9 between filter chip 7, 8 and each terminal 3, 4, 5
Are connected with.

【0008】パッケージ内に納められた位相整合回路1
及び2は、同図に示すように、フィルタチップの層の下
方でGND層にはさまれた位置にあり、通常ストリップ
線路により形成され、その特性インピーダンスが共通信
号端子5に接続される外部回路の特性インピーダンスと
一致させるように作成される。これにより回路損失の低
減が図られる。
Phase matching circuit 1 housed in a package
As shown in the figure, 2 and 2 are located below the filter chip layer and sandwiched between the GND layers, and are normally formed by strip lines, and their characteristic impedance is connected to the common signal terminal 5 by an external circuit. It is created to match the characteristic impedance of. As a result, circuit loss can be reduced.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、分波器
を構成する2つの異なる中心周波数を持ったフィルタチ
ップは使用する信号の周波数により特性インピーダンス
が変化する。例えば、フィルタチップの特性インピーダ
ンスは通過帯域においては外部回路の特性インピーダン
スと略同等の値となり、阻止域においては外部回路の特
性インピーダンスよりも遙に小さいかあるいは大きな値
となる。そして、回路損失を低減するために、これらを
用いて分波器を構成する際には、フィルタチップ及び外
部回路の互いの特性を劣化させないようにしなければな
らない。そのためには、互いの通過域においては、相手
方の特性インピーダンスが無限大に且つ反射係数も略1
になっていることが理想である。
However, the characteristic impedance of the filter chip having two different center frequencies forming the duplexer changes depending on the frequency of the signal used. For example, the characteristic impedance of the filter chip has a value substantially equal to the characteristic impedance of the external circuit in the pass band, and is much smaller or larger than the characteristic impedance of the external circuit in the stop band. Then, in order to reduce the circuit loss, it is necessary to prevent the characteristics of the filter chip and the external circuit from deteriorating when the duplexer is configured using them. For that purpose, in the pass band of each other, the characteristic impedances of the other parties are infinite and the reflection coefficient is also approximately 1.
Is ideal.

【0010】このような理想的特性に近づけるために位
相を整合する回路が必要であり、前記したようなストリ
ップ線路を形成させることが提案されているが、この場
合、線路長に比例して抵抗も増加する。抵抗が増加する
ということは、信号の伝搬損失の発生や、分布定数にお
ける浮遊容量の増加をもたらすおそれがある。この浮遊
容量の増加は、位相回路定数等に影響を及ぼし、使用す
る信号の周波数が高周波数になる程、その影響の度合い
は大きくなる。すなわち、送受信信号の分岐の特性の劣
化となり、さらに送受信信号の伝達の損失につながる。
A circuit for matching the phase is required to bring the characteristics close to such ideal characteristics, and it has been proposed to form the above-described strip line. In this case, the resistance is proportional to the line length. Also increases. An increase in resistance may cause a propagation loss of a signal and an increase in stray capacitance in the distributed constant. This increase in stray capacitance affects the phase circuit constant and the like, and the higher the frequency of the signal used, the greater the degree of the effect. That is, the characteristics of the branch of the transmission / reception signal are deteriorated, and further the transmission of the transmission / reception signal is lost.

【0011】また、パッケージに高誘電率の材料を使う
と、高温で各層の結合をさせなければならず、したがっ
てストリップ線路にも高融点のものを使わなければなら
ないため、上記のフィルタ特性の劣化の度合いが大きく
なる。
Further, when a material having a high dielectric constant is used for the package, each layer must be coupled at a high temperature, and therefore a strip line having a high melting point must also be used, so that the above filter characteristics are deteriorated. Is increased.

【0012】そこで、この発明は、以上のような事情を
考慮してなされたものであり、分波器パッケージに内蔵
された位相整合回路であるストリップ線路の特性インピ
ーダンスの設定及び分波器パッケージの接地用端子の数
の調整によって、帯域中心周波数の異なる2つのフィル
タの特性劣化を改善することができる分波器パッケージ
を提供することを目的とする。
Therefore, the present invention has been made in consideration of the above circumstances, and sets the characteristic impedance of the strip line which is a phase matching circuit built in the duplexer package and the duplexer package. An object of the present invention is to provide a duplexer package that can improve the characteristic deterioration of two filters having different band center frequencies by adjusting the number of grounding terminals.

【0013】ここで、ストリップ線路の特性インピーダ
ンスの値を分波器に接続される外部回路の特性インピー
ダンスの値よりも高めに設定することによって、上記2
つの特性インピーダンスを一致させた時に比べて通常帯
域の信号損失を減らし、特性劣化を改善することを目的
とする。
By setting the value of the characteristic impedance of the strip line higher than the value of the characteristic impedance of the external circuit connected to the duplexer,
The purpose is to reduce the signal loss in the normal band and improve the characteristic deterioration compared to when the two characteristic impedances are matched.

【0014】また、分波用パッケージの接地用端子の数
をフィルタチップを構成する並列腕の弾性表面波共振器
の数よりも多くすることによって、阻止帯域の信号減衰
量を増加させて、特性劣化を改善することを目的とす
る。
Further, the number of grounding terminals of the demultiplexing package is made larger than the number of surface acoustic wave resonators of the parallel arms forming the filter chip, thereby increasing the signal attenuation amount in the stop band and improving the characteristics. The purpose is to improve deterioration.

【0015】[0015]

【課題を解決するための手段】この発明は、それぞれ異
なる帯域中心周波数を有する2つの弾性表面波フィルタ
チップと、2つのフィルタ間の位相整合用回路とを一つ
に収めた多層分波器パッケージであって、前記位相整合
用回路が、前記多層分波器パッケージ内の層間に、層に
対して垂直方向に積層化され、かつ少なくとも2つのス
トリップ線路により形成され、前記フィルタチップが、
外部回路を接続するための共通信号端子と前記ストリッ
プ線路を接続する信号線に対して並列に接続される並列
腕の弾性表面波共振器と、直列に接続される直列腕の弾
性表面波共振器とから構成され、それぞれの弾性表面波
フィルタチップの阻止帯域の信号減衰量を増加させるた
めに、さらに前記フィルタチップを接地するための接地
用端子をそのフィルタチップを囲むようにパッケージ収
納部内周面に前記並列腕の弾性表面波共振器の数よりも
多く設けるとともに、前記各接地用端子とフィルタチッ
プ上の端子とをワイヤによって接続してなることを特徴
とする分波器パッケージを提供するものである。
SUMMARY OF THE INVENTION The present invention is a multilayer duplexer package in which two surface acoustic wave filter chips each having a different band center frequency and a phase matching circuit between the two filters are contained in one. And the phase matching circuit is provided between layers in the multilayer duplexer package.
Which are vertically stacked with respect to each other and formed by at least two strip lines,
A parallel arm surface acoustic wave resonator connected in parallel to a common signal terminal for connecting an external circuit and a signal line connecting the strip line, and a series arm surface acoustic wave resonator connected in series. And surface acoustic waves
To increase the signal attenuation in the stop band of the filter chip
In addition, a grounding terminal for grounding the filter chip is packaged so as to surround the filter chip.
With Keru more set than the number of surface acoustic wave resonator in the parallel arm housed inner peripheral surface, the terminal and the filter chip for each ground
The present invention provides a duplexer package characterized in that it is connected to a terminal on a chip by a wire .

【0016】ここで、前記ストリップ線路の特性インピ
ーダンス値を分波パッケージに接続される外部回路の特
性インピーダンス値よりも大きくしてもよく、特に1.11
倍±7%以内とすることが好ましい。また、前記ストリ
ップ線路の幅を、そのストリップ線路の両端において異
ならしめるようにしてもよい。
Here, the characteristic impedance value of the strip line may be larger than the characteristic impedance value of the external circuit connected to the demultiplexing package, and particularly 1.11.
It is preferably within ± 7%. Also, the width of the strip line may be different at both ends of the strip line.

【0017】また、前記フィルタチップと前記ストリッ
プ線路は階層化されて形成されるようにしてもよい。
Further, the filter chip and the strip line may be formed in layers.

【0018】ここで、分波器パッケージは一般にアルミ
ナ又はガラスセラミックで形成されるが、高誘電率を持
つ材料であればよい。また、ストリップ線路は、金、タ
ングステン、銅等の金属が用いられるが、抵抗分が少な
く導電率の高い材料が好ましい。また、2つのストリッ
プ線路は、前記したような高誘電率の材料で作られたパ
ッケージの層間に挟まれて形成され、2つのストリップ
線路は、パッケージの層を介在して積層化して形成され
ることが好ましい。
Here, the duplexer package is generally formed of alumina or glass ceramic, but any material having a high dielectric constant may be used. The strip line is made of a metal such as gold, tungsten, or copper, but a material having a small resistance and a high conductivity is preferable. Further, the two strip lines are formed by being sandwiched between the layers of the package made of the material having the high dielectric constant as described above, and the two strip lines are formed by laminating the layers of the package. It is preferable.

【0019】[0019]

【作用】この発明によれば、フィルタチップを接地する
ための接地用端子の数を、フィルタチップを構成する並
列腕の弾性表面波共振器の数よりも多く設けるため、フ
ィルタチップの阻止帯域の信号減衰量を増加させ、特性
劣化を改善することができる。
According to the present invention, the number of grounding terminals for grounding the filter chip is larger than the number of surface acoustic wave resonators of the parallel arms forming the filter chip. It is possible to increase the signal attenuation amount and improve the characteristic deterioration.

【0020】また、ストリップ線路の特性インピーダン
スの値を分波器パッケージに接続される外部回路の特性
インピーダンス値よりも大きく設定しているため、フィ
ルタチップの通過帯域の信号損失を減らし、特性劣化を
改善することができる。
Further, since the value of the characteristic impedance of the strip line is set to be larger than the value of the characteristic impedance of the external circuit connected to the duplexer package, the signal loss in the pass band of the filter chip is reduced and the characteristic deterioration is prevented. Can be improved.

【0021】また、フィルタチップとストリップ線路が
階層化されて形成されるため、分波器パッケージを小型
化することができる。
Further, since the filter chip and the strip line are formed in layers, the duplexer package can be downsized.

【0022】[0022]

【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the embodiments shown in the drawings. The present invention is not limited to this.

【0023】第1実施例 図1にこの発明に関する分波器の概略構成図を示す。同
図に示すように、共通端子T−T’に対し、2つの弾性
表面波帯域通過フィルタチップF1及びF2が接続さ
れ、これらのフィルタチップとT−T’の間に2つの位
相整合回路1及び2が設けられる。
First Embodiment FIG. 1 shows a schematic block diagram of a duplexer according to the present invention. As shown in the figure, two surface acoustic wave bandpass filter chips F1 and F2 are connected to a common terminal TT ′, and two phase matching circuits 1 are provided between these filter chips and TT ′. And 2 are provided.

【0024】ここで、共通端子T,T’は、アンテナを
通して電波を送受信する外部回路を接続する端子であ
る。また、同図のフィルタチップF1及びF2に接続さ
れ、たとえば外部の送信用回路が接続されるF1用端子
及び外部の受信用回路が接続されるF2用端子が設けら
れる。
Here, the common terminals T and T'are terminals for connecting an external circuit for transmitting and receiving radio waves through the antenna. Further, the filter chips F1 and F2 shown in the figure are provided with, for example, an F 1 terminal to which an external transmitting circuit is connected and an F 2 terminal to which an external receiving circuit is connected.

【0025】図2に分波器のフィルタチップの周波数特
性の説明図を示す。同図に示すように、弾性表面波帯域
通過フィルタチップF1,F2は、互いに異なる帯域中
心周波数を有しており、例えばフィルタチップF1の中
心周波数f1は932MHZ、フィルタチップF2の中心周波数
f2は878MHzに設定される。このとき、各フィルタチップ
の帯域通過特性が互いに干渉し合わないようにするた
め、すなわち、図2における各フィルタチップの通過強
度の山がなるべく干渉し合わないようにするために、位
相整合用の回路が付加される。
FIG. 2 shows an explanatory diagram of frequency characteristics of the filter chip of the duplexer. As shown in the figure, the surface acoustic wave bandpass filter chips F1, F2 has a different band center frequencies from each other, for example, the center frequency f 1 of the filter tip F1 is 932MH Z, the center frequency of the filter chip F2
f 2 is set to 878MH z. At this time, in order to prevent the band pass characteristics of the respective filter chips from interfering with each other, that is, to prevent the peaks of the passing intensities of the respective filter chips in FIG. A circuit is added.

【0026】図3(a),(b)に、この発明における
多層セラミックパッケージを用いた分波器の平面図及び
断面図を示す。同図において、1,2は位相整合回路で
あり、タングステン等の材料を用いたストリップ線路に
よって形成される。GNDは、グランド層であり、2つ
のストリップ線路を間にはさんで積層される。3はこの
分波器を接地するための接地用端子であり、4は信号を
分岐した後のフィルタチップに接続されるフィルタ側信
号端子であり、5は外部回路に接続する共通側信号端子
である。
3 (a) and 3 (b) are a plan view and a sectional view of a duplexer using the multilayer ceramic package according to the present invention. In the figure, reference numerals 1 and 2 denote phase matching circuits, which are formed by strip lines made of a material such as tungsten. GND is a ground layer, and is laminated with two strip lines sandwiched therebetween. 3 is a grounding terminal for grounding the duplexer, 4 is a filter side signal terminal connected to the filter chip after branching the signal, and 5 is a common side signal terminal connected to an external circuit. is there.

【0027】7及び8はフィルタチップであり、GND
層の上方に搭載される。また、フィルタチップ7及び8
と、接地用端子3、フィルタ側信号端子4、共通側信号
端子5とはワイヤ9によって接続される。また、ストリ
ップ線路1,2と各信号端子及びフィルタチップとは階
層構造をなすため、層間にわたって形成され電気的に接
続されたスルーホール及びビアを通して結合される。
Reference numerals 7 and 8 are filter chips, which are GND.
Mounted above the layer. Also, the filter chips 7 and 8
The grounding terminal 3, the filter-side signal terminal 4, and the common-side signal terminal 5 are connected by a wire 9. Further, since the strip lines 1 and 2 and each signal terminal and the filter chip have a hierarchical structure, they are coupled through through holes and vias which are formed over the layers and are electrically connected.

【0028】以上のような構成を持った多層セラミック
パッケージ6はガラスセラミック材料(誘電率=5)で
作成され、縦7.5 mm、横8.5 mm、高さ2.1 mm程度の高さ
で形成できる。
The multilayer ceramic package 6 having the above structure is made of a glass ceramic material (dielectric constant = 5) and can be formed with a height of 7.5 mm, a width of 8.5 mm and a height of 2.1 mm.

【0029】また、GND層の間に埋め込まれた2つの
ストリップ線路1、2は単なる直線ラインではなく、同
一平面上で適当に折れ曲がった直線状の線路から構成さ
れる。図4にこのストリップ線路1の形状の平面図の例
を示す。なお、ストリップ線路1の長さは35mm、線幅は
0.2mm 程度である。もう1つのストリップ線路2はスト
リップ線路1と形状が異なり、長さも25mmと短いが線幅
は同じ0.2mmである。
Further, the two strip lines 1 and 2 embedded between the GND layers are not simple straight lines but are straight lines that are appropriately bent on the same plane. FIG. 4 shows an example of a plan view of the shape of the strip line 1. The length of the strip line 1 is 35 mm and the line width is
It is about 0.2 mm. The other strip line 2 has a different shape from the strip line 1 and has a short length of 25 mm but the same line width of 0.2 mm.

【0030】2つのストリップ線路は図3(a)、
(b)に示すようにガラスセラミック材料で作成された
GND層の間に形成されるが、2つのストリップ線路の
パターンの特性インピーダンス値を55Ωとするため、
各GND層の厚みは図3(b)に示すような値とした。
ここで、ストリップ線路の特性インピーダンス値(=55
Ω)は、外部回路の特性インピーダンス値(=50Ω)よ
りも大きく設定している。
The two strip lines are shown in FIG.
As shown in (b), it is formed between the GND layers made of a glass ceramic material, but since the characteristic impedance value of the two strip line patterns is 55Ω,
The thickness of each GND layer was set to a value as shown in FIG.
Here, the characteristic impedance value of the strip line (= 55
Ω) is set to be larger than the characteristic impedance value (= 50 Ω) of the external circuit.

【0031】図3に表面に複数の接地用端子を有する分
波器パッケージの例を示したが、まず、この接地用端子
すなわち接地用ボンディングパッドの数がフィルタチッ
プを構成するその内部の並列腕弾性表面波共振器の数よ
りも多い場合の特性について説明する。
FIG. 3 shows an example of a duplexer package having a plurality of grounding terminals on the surface. First, the number of grounding terminals, that is, the number of grounding bonding pads, constitutes a filter chip, and parallel arms inside the same. The characteristics when the number of surface acoustic wave resonators is larger than the number of surface acoustic wave resonators will be described.

【0032】一般にフィルタチップの内部は、前記した
共通端子及びストリップ線路を接続する信号線に対して
並列に接続される並列腕の弾性表面波共振器とこの信号
に対して直列に接続される直列腕の弾性表面波共振器と
で構成される。
Generally, inside the filter chip, a surface acoustic wave resonator of a parallel arm connected in parallel to a signal line connecting the above-mentioned common terminal and the strip line and a series connected in series to this signal. It is composed of a surface acoustic wave resonator for the arm.

【0033】また、図3(a)に示したように、フィル
タチップのこれらの共振器の一端のと、表面に存在する
接地用端子3、フィルタ側端子4、及び共通信号端子5
がワイヤ9によって接続される。ただし、この分波器は
積層化されているため、下層部のストリップ線路や接地
のためには、スルーホール及びビアが用いられる。
Further, as shown in FIG. 3A, the grounding terminal 3, the filter side terminal 4, and the common signal terminal 5 existing on one end of these resonators of the filter chip and on the surface.
Are connected by wires 9. However, since this demultiplexer is laminated, through holes and vias are used for the strip line in the lower layer and for grounding.

【0034】図8に図3の分波器パッケージの電気的な
等価モデルを示す。ここでは、フィルタチップ7及び8
が、どちらも1つの直列腕弾性表面波共振器と、2つの
並列腕弾性表面波共振器で構成されている。また、ワイ
ヤ9によってフィルタチップは各端子と接続されるが、
ワイヤ9にはインダクタンス成分が存在し、さらに、下
層のストリップラインや接地端子と接続するためのスル
ーホールにも図に示すようなインダクタンス成分が存在
する。
FIG. 8 shows an electrical equivalent model of the duplexer package of FIG. Here, the filter chips 7 and 8
However, both are composed of one series arm surface acoustic wave resonator and two parallel arm surface acoustic wave resonators. Further, the filter chip is connected to each terminal by the wire 9,
The wire 9 has an inductance component, and further, the lower layer strip line and the through hole for connecting to the ground terminal also have the inductance component as shown in the figure.

【0035】この並列腕弾性表面波共振器に接続された
ワイヤの数を変えることでフィルタの阻止帯域の信号減
衰量が変化することが知られているが、これは、ワイヤ
9及びスルーホール及びビアによるインダクタンス成分
が変化するためである。一般に、このインダクタンス成
分は、高周波信号のもれとして減衰量に悪影響を及ぼす
ので、インダクタンス成分を減少させた方がよい。
It is known that changing the number of wires connected to this parallel arm surface acoustic wave resonator changes the signal attenuation in the stop band of the filter. This is because the inductance component due to the via changes. In general, this inductance component adversely affects the amount of attenuation as high frequency signal leakage, so it is better to reduce the inductance component.

【0036】そのため、図3(a)に示すように、分波
器表面に接地用端子3を並列腕弾性表面波共振器の数よ
りも多く設置する。これにより、フィルタと接地用端子
3を接続するワイヤ9の数とスルーホール及びビアの数
が並列に増加させられるため、これらが寄与していたイ
ンダクタンス成分が減少できる。
Therefore, as shown in FIG. 3A, the grounding terminals 3 are provided on the surface of the duplexer in a number larger than that of the parallel arm surface acoustic wave resonators. As a result, the number of wires 9 connecting the filter and the grounding terminal 3 and the number of through holes and vias are increased in parallel, so that the inductance component contributed by them can be reduced.

【0037】図9に、上記したように接地用端子の数を
増加させた場合(A)と並列腕弾性表面波共振器の数と
同数の接地用端子を設けた場合(B)の帯域特性の比較
例を示す。ここで、接地用端子の数を増加させる場合、
一つの並列腕弾性表面波共振器に対して少なくとも2個
設けるものとする。同図において、接地用端子の数を増
加させた場合の方が5dB程度フィルタチップの阻止帯
域において減衰量が改善できることがわかる。なお、こ
のとき図9のようにフィルタチップの通過帯域に対して
は、特性の劣化はほとんど見られない。
FIG. 9 shows band characteristics when the number of grounding terminals is increased as described above (A) and when the number of grounding terminals is equal to the number of parallel arm surface acoustic wave resonators (B). The following is a comparative example. Here, when increasing the number of terminals for grounding,
At least two parallel arm surface acoustic wave resonators are provided. In the figure, it can be seen that the amount of attenuation can be improved in the stop band of the filter chip by about 5 dB when the number of grounding terminals is increased. At this time, as shown in FIG. 9, the characteristics of the pass band of the filter chip are hardly deteriorated.

【0038】また、上記のように接地端子数を増加させ
る場合の他、接地端子数を増加させずに同じ接地端子と
フィルタとを接続するワイヤの数を増加させることによ
っても減衰量を改善することができる。これらは、いず
れも前記したように、スルーホール及びワイヤに存在す
るインダクタンス成分を減少させることによると考えら
れる。
In addition to increasing the number of ground terminals as described above, the amount of attenuation is also improved by increasing the number of wires connecting the same ground terminal and the filter without increasing the number of ground terminals. be able to. It is considered that these are all due to the reduction of the inductance component existing in the through hole and the wire as described above.

【0039】以上のことにより、接地用端子3を、分波
器パッケージのスペースの許す限り多く設けた方が、フ
ィルタの特性を改善できる。したがって、接地用端子の
数を並列腕弾性表面波共振器の数よりも多く設けること
によって、フィルタチップの通過帯域に対しては特性の
劣化をさせずに、阻止帯域に対してのみ信号減衰量を増
加させることができる。このことは、互いに相手のフィ
ルタチップの通過帯域に対する特性が改善できることを
意味する。
From the above, the filter characteristics can be improved by providing as many grounding terminals 3 as the space of the duplexer package allows. Therefore, by providing more grounding terminals than the number of parallel arm surface acoustic wave resonators, the characteristics of the pass band of the filter chip are not deteriorated, and the signal attenuation amount is only for the stop band. Can be increased. This means that the characteristics of the filter chips of each other with respect to the pass band can be improved.

【0040】図5に、ストリップ線路の特性インピーダ
ンス値に対するフィルタ特性の変化の測定図を示す。フ
ィルタ特性値として、縦軸にストリップ線路による位相
回転後の通過帯域内VSWR(Voltage Standing Wave
Ratio:電圧定存波比)、ストリップ線路による位相回転
前後での相手通過帯域での反射係数変化分、ストリップ
線路による位相回転後、相手側フィルタと組み合わせた
ときの相手側フィルタチップの通過帯域における損失増
加分を示している。
FIG. 5 shows a measurement diagram of a change in the filter characteristic with respect to the characteristic impedance value of the strip line. As the filter characteristic value, the vertical axis indicates the VSWR (Voltage Standing Wave) within the pass band after phase rotation by the strip line.
Ratio: voltage standing wave ratio), the amount of reflection coefficient change in the other pass band before and after phase rotation by the strip line, after phase rotation by the strip line, in the pass band of the other filter chip when combined with the other filter It shows the loss increase.

【0041】ここで、通過帯域内VSWRは、通常2以
下で用いられるものであり、理想的なフィルタでは1を
示すものである。従って、VSWRは、2以下でできる
だけ1に近い値を示すほうがよい。
Here, the in-passband VSWR is normally used at 2 or less, and shows 1 in an ideal filter. Therefore, it is preferable that the VSWR be 2 or less and be as close to 1 as possible.

【0042】また、相手側通過帯域内における反射係数
は、理想的には1であることが望ましいが、通常用いら
れるフィルタでは、0.85〜0.90の値を示しており、フィ
ルタの特性劣化をさけるためには、反射係数変化分は、
反射係数をできるだけ1に近づける方向の値、すなわち
0以上であることが必須条件である。
Further, the reflection coefficient in the pass band on the partner side is ideally desired to be 1. However, in a commonly used filter, a value of 0.85 to 0.90 is shown, in order to avoid deterioration of characteristics of the filter. Is the reflection coefficient change,
It is an essential condition that the reflection coefficient is as close to 1 as possible, that is, 0 or more.

【0043】また、ストリップ線路の特性インピーダン
スを変化させると、損失もそれに応じて増減するが、こ
こでは、実質的な信号伝送に問題のない損失増加分とし
て0から0.5 までの範囲は許容するものとする。
Further, when the characteristic impedance of the strip line is changed, the loss is also increased / decreased in accordance therewith, but here, the range of 0 to 0.5 is allowed as the loss increase that does not cause any problem in the actual signal transmission. And

【0044】同図において、たとえば、特性インピーダ
ンスが50Ωの場合には、55Ωの場合に比べてVSWRは
良い数値を示しているが、反射係数変化分と損失増加分
の値は、悪い数値を示している。
In the figure, for example, when the characteristic impedance is 50Ω, VSWR shows a better numerical value than when it is 55Ω, but the reflection coefficient change and loss increase show a bad numerical value. ing.

【0045】従って、図5において、ストリップ線路の
特性インピーダンスが50Ωよりも55Ωにした方がフィル
タの特性劣化が少ないと言うことができる。すなわち、
ストリップ線路の特性インピーダンスは、外部回路の特
性インピーダンスよりも若干大きな値を持つようにした
方が特性劣化が少ないことを意味する。また、特性イン
ピーダンスが60Ω付近になるとVSWR値が2以上とな
り、また不整合損失の増加分が0.5を越えるようにな
り、無視できないフィルタ特性の劣化が発生しつつある
状態にある。
Therefore, in FIG. 5, it can be said that when the characteristic impedance of the strip line is 55Ω rather than 50Ω, the characteristic deterioration of the filter is less. That is,
The characteristic impedance of the strip line means that the characteristic deterioration is smaller when the characteristic impedance of the strip line is set to be slightly larger than the characteristic impedance of the external circuit. Further, when the characteristic impedance is in the vicinity of 60Ω, the VSWR value becomes 2 or more, and the increment of the mismatch loss exceeds 0.5, which is in the state of ignorable deterioration of the filter characteristic.

【0046】そこで、実用上問題のないストリップ線路
の特性インピーダンスを選ぶ基準としてVSWRは2以
下、反射係数変化分は0以上、損失増加分は0.5 以下を
採用することにする。このとき、フィルタ特性の劣化を
押え、実質的な信号伝送に問題とならないために、スト
リップ線路の特性インピーダンスとしては、外部回路の
特性インピーダンス値50Ωに対して、1.11倍±7%(51.
615 〜59.385Ω:図5の斜線で示した範囲)を利用する
ことができる。
Therefore, VSWR of 2 or less, reflection coefficient change of 0 or more, and loss increase of 0.5 or less are adopted as criteria for selecting the characteristic impedance of the strip line that causes no practical problem. At this time, since the deterioration of the filter characteristic is suppressed and there is no problem in the actual signal transmission, the characteristic impedance of the strip line is 1.11 times ± 7% (51.
615 to 59.385 Ω: the range shown by the diagonal lines in FIG. 5) can be used.

【0047】ここで、ストリップ線路の特性インピーダ
ンスの上限値としては、VSWRが2となるものを採用
し、その下限値としては、反射係数変化分が0となるも
のを採用している。この特性インピーダンスの上限値と
下限値の範囲を外部回路の特性インピーダンス値50Ω
で規格化したものが1.11倍±7%である。
Here, the upper limit value of the characteristic impedance of the strip line is such that VSWR is 2, and the lower limit value thereof is that in which the variation of the reflection coefficient is 0. The range of the upper limit value and the lower limit value of this characteristic impedance is the characteristic impedance value 50Ω of the external circuit.
The value standardized in 1.11 times is ± 7%.

【0048】以上のように、位相整合回路であるストリ
ップ線路の特性インピーダンス値を外部回路の特性イン
ピーダンス値よりも大きく設定することによって、フィ
ルタチップ通過帯域の信号損失を減少し、フィルタチッ
プの特性劣化を改善することができる。
As described above, by setting the characteristic impedance value of the strip line which is the phase matching circuit to be larger than the characteristic impedance value of the external circuit, the signal loss in the filter chip pass band is reduced and the characteristic deterioration of the filter chip is reduced. Can be improved.

【0049】また、2つのストリップ線路を積層化し、
さらに、フィルタチップをストリップ線路の上方に搭載
しているため、分波器パッケージ全体の大きさを小型化
することができる。また、前記のようにフィルタチップ
の特性劣化が改善できるので、分波器パッケージの製造
上の歩留りも向上させることができる。
In addition, two strip lines are laminated,
Further, since the filter chip is mounted above the strip line, the size of the entire duplexer package can be reduced. Further, since the characteristic deterioration of the filter chip can be improved as described above, the manufacturing yield of the duplexer package can also be improved.

【0050】第2実施例 次に、ストリップ線路の幅をその両端において異ならせ
た場合の分波器の実施例を示す。図3におけるような層
構成を持つ分波器において、図4に示したようなグラン
ド層の間に埋め込まれたストリップ線路のパターンの幅
を変化させるわけであるが、ストリップ線路1を例にと
るとフィルタチップと接続される側を240μmとし、線
路長方向に対して徐々にパターン幅を狭くしていき、ス
トリップ線路の共通端子と接続される側を180μmと
し、線路中間で200μmとする。
Second Embodiment Next, an embodiment of the duplexer in which the width of the strip line is made different at both ends thereof will be described. In the duplexer having the layer structure as shown in FIG. 3, the width of the strip line pattern embedded between the ground layers as shown in FIG. 4 is changed, and the strip line 1 is taken as an example. The width connected to the filter chip is set to 240 μm, the pattern width is gradually narrowed in the line length direction, the side connected to the common terminal of the strip line is set to 180 μm, and the line middle is set to 200 μm.

【0051】図6にストリップ線路の線路幅を異ならせ
た場合の特性インピーダンスの変化を測定した図を示
す。ただし、この中には、線路の抵抗による成分も含ま
れる。同図において、横軸が線路長に相当し、縦軸がス
トリップ線路の特性インピーダンスである。図6の上の
グラフはストリップ線路1に対応する線路長が35mmのも
のであり、下のグラフはストリップ線路2に対応する線
路長が25mmのものである。
FIG. 6 is a diagram showing changes in characteristic impedance when the line widths of the strip lines are different. However, this includes a component due to the resistance of the line. In the figure, the horizontal axis corresponds to the line length, and the vertical axis represents the characteristic impedance of the strip line. The upper graph of FIG. 6 shows a line length of 35 mm corresponding to the strip line 1, and the lower graph shows a line length of 25 mm corresponding to the strip line 2.

【0052】また、グラフの左側が線路幅の広いフィル
タチップ側であり、グラフの右側が線路幅の狭い共通端
子側である。同図のグラフより、外部回路の特性インピ
ーダンス値50Ωで規格化した場合には、ストリップ線路
の特性インピーダンスは線路幅の広いフィルタチップ側
で0.95倍、線路幅の狭い共通端子側で1.3倍、全体平均
で1.11倍となっていることがわかる。
The left side of the graph is the filter chip side with a wide line width, and the right side of the graph is the common terminal side with a narrow line width. From the graph in the figure, when standardizing with the characteristic impedance value of 50Ω of the external circuit, the characteristic impedance of the strip line is 0.95 times on the filter chip side with a wide line width, 1.3 times on the common terminal side with a narrow line width, overall It turns out that the average is 1.11 times.

【0053】図7に、第1実施例におけるような線路幅
を一定にした場合と、この第2実施例における線路幅を
変化させた場合の比較の測定図を示す。横幅が周波数で
あり、縦軸が通過強度である。
FIG. 7 shows a comparative measurement diagram when the line width is constant as in the first embodiment and when the line width is changed in the second embodiment. The width is the frequency and the vertical axis is the passing intensity.

【0054】これによれば、線幅を変化させた場合の方
が通過強度が改善され、不整合損失は約0.20dBとな
り、第1実施例の線幅一定の場合に比べて不整合損失が
8割程度に低減されていることがわかる。これはストリ
ップ線路の特性インピーダンス値と外部回路の特性イン
ピーダンス値は大きく異なるが、ストリップ線路により
位相回転を起こした結果、フィルタチップの特性インピ
ーダンス値が外部回路と同等の値となるため、理論値よ
り実際の不整合損失が小さくなったと考えられる。
According to this, when the line width is changed, the passing intensity is improved and the mismatch loss is about 0.20 dB, which is smaller than that in the case of the constant line width of the first embodiment. It can be seen that it is reduced to about 80%. This is because the characteristic impedance value of the strip line and the characteristic impedance value of the external circuit differ greatly, but the characteristic impedance value of the filter chip becomes the same value as that of the external circuit as a result of the phase rotation caused by the strip line. It is considered that the actual mismatch loss became smaller.

【0055】以上のように、ストリップ線路の線幅をそ
の両端において異ならせることによって、フィルタチッ
プの通過帯域の信号損失を減らし、フィルタチップの特
性劣化を改善することができる。また、この特性劣化の
改善によって、分波器パッケージの製造の歩留りも向上
できる。
As described above, by making the line width of the strip line different at both ends thereof, it is possible to reduce the signal loss in the pass band of the filter chip and improve the characteristic deterioration of the filter chip. In addition, the improvement in the characteristic deterioration can improve the yield in the manufacture of the duplexer package.

【0056】なお、パッケージ材料はガラスセラミック
のみならず、アルミナ(誘電率:10)を用いてもよく、
減衰量の絶対値としては多少の違いが見られるが、略同
様にフィルタの特性が改善できる。従って、パッケージ
材料としてムライト等の材料を用いても同様の結果が得
られることはいうまでもない。
The package material is not limited to glass ceramic, but alumina (dielectric constant: 10) may be used.
Although there are some differences in the absolute value of the attenuation amount, the filter characteristics can be improved in substantially the same manner. Therefore, it goes without saying that the same result can be obtained by using a material such as mullite as the package material.

【0057】なお、以上の実施例では、2つのストリッ
プ線路を積層化し、フィルタチップとストリップ線路が
階層化された構造の分波器パッケージを用いたが、積層
化せずに、1板のガラスセラミック基板上に2つのスト
リップ線路とフィルタチップを並べて配置してもかまわ
ない。この場合底面積は増加するが、高さを低くするこ
とが可能であり、用途に応じて、積層化された構造の分
波器か、又はフィルタチップ等を並列に配置した構造の
分波器を採用すればよい。
In the above embodiment, the duplexer package having a structure in which two strip lines are laminated and the filter chip and the strip line are hierarchized is used. The two strip lines and the filter chip may be arranged side by side on the ceramic substrate. In this case, the bottom area increases, but it is possible to reduce the height, and depending on the application, a duplexer with a laminated structure or a duplexer with a filter chip etc. arranged in parallel Should be adopted.

【0058】また、ストリップ線路とフィルタチップを
それぞれ別の基板上に配置した構造や、ガラスセラミッ
ク基板の中に2つのストリップ線路を並列に埋め込む構
造を持つように分波器を形成してもよい。
Further, the duplexer may be formed to have a structure in which the strip line and the filter chip are arranged on different substrates, or a structure in which two strip lines are embedded in parallel in a glass ceramic substrate. .

【0059】[0059]

【発明の効果】この発明によれば、ストリップ線路の特
性インピーダンスの値を分波器パッケージに接続される
外部回路の特性インピーダンス値よりも大きく設定する
こと、ストリップ線路の両端において線路幅を異ならせ
ること、又は、接地用端子の数をフィルタチップを構成
する並列腕弾性表面波共振器の数よりも多く設けること
によって、フィルタチップの特性劣化、特に阻止帯域の
信号減衰量の増加による特性劣化の改善をすることがで
きる。
According to the present invention, the characteristic impedance value of the strip line is set to be larger than the characteristic impedance value of the external circuit connected to the duplexer package, and the line width is made different at both ends of the strip line. Or, by providing the number of grounding terminals more than the number of parallel arm surface acoustic wave resonators forming the filter chip, characteristic deterioration of the filter chip , especially in the stop band
It is possible to improve the characteristic deterioration due to the increase of the signal attenuation amount .

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例である分波器の構成図であ
る。
FIG. 1 is a configuration diagram of a duplexer that is an embodiment of the present invention.

【図2】分波器のフィルタチップの周波数特性の説明図
である。
FIG. 2 is an explanatory diagram of frequency characteristics of a filter chip of the duplexer.

【図3】この発明の一実施例である多層セラミックパッ
ケージを用いた分波器の平面図及び断面図である。
FIG. 3 is a plan view and a sectional view of a duplexer using a multilayer ceramic package according to an embodiment of the present invention.

【図4】この発明のストリップ線路の形状の例を示す平
面図である。
FIG. 4 is a plan view showing an example of the shape of a strip line according to the present invention.

【図5】この発明におけるストリップ線路の特性インピ
ーダンス値に対するフィルタ特性の変化を示す測定図で
ある。
FIG. 5 is a measurement diagram showing a change in filter characteristic with respect to a characteristic impedance value of a strip line in the present invention.

【図6】この発明の第2実施例におけるストリップ線路
の特性インピーダンスの変化を示す測定図である。
FIG. 6 is a measurement diagram showing changes in the characteristic impedance of the strip line according to the second embodiment of the present invention.

【図7】第1実施例と第2実施例との帯域特性の比較図
である。
FIG. 7 is a comparison diagram of band characteristics between the first embodiment and the second embodiment.

【図8】この発明における分波器パッケージの電気的等
価モデルである。
FIG. 8 is an electrically equivalent model of the duplexer package according to the present invention.

【図9】この発明の実施例における帯域特性の測定図で
ある。
FIG. 9 is a measurement diagram of band characteristics in the embodiment of the present invention.

【図10】従来における分波器パッケージの平面図及び
断面図である。
FIG. 10 is a plan view and a sectional view of a conventional duplexer package.

【符号の説明】[Explanation of symbols]

1 位相整合回路(ストリップ線路) 2 位相整合回路(ストリップ線路) 3 接地用端子 4 フィルタ側信号端子 5 共通側信号端子 6 多層セラミックパッケージ 7 フィルタチップ 8 フィルタチップ 9 ワイヤ 1 Phase matching circuit (strip line) 2 Phase matching circuit (strip line) 3 Grounding terminal 4 Filter side signal terminal 5 Common side signal terminal 6 Multilayer ceramic package 7 filter tip 8 filter tips 9 wires

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平沢 暢朗 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大森 秀樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平6−112762(JP,A)   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Nobuhiro Hirasawa               1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture                 Within Fujitsu Limited (72) Inventor Hideki Omori               1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture                 Within Fujitsu Limited                (56) References JP-A-6-112762 (JP, A)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 それぞれ異なる帯域中心周波数を有する
2つの弾性表面波フィルタチップと、2つのフィルタ間
の位相整合用回路とを一つに収めた多層分波器パッケー
ジであって、前記位相整合用回路が、前記多層分波器パ
ッケージ内の層間に、層に対して垂直方向に積層化さ
れ、かつ少なくとも2つのストリップ線路により形成さ
れ、 前記フィルタチップが、外部回路を接続するための共通
信号端子と前記ストリップ線路を接続する信号線に対し
て並列に接続される並列腕の弾性表面波共振器と、直列
に接続される直列腕の弾性表面波共振器とから構成さ
れ、それぞれの弾性表面波フィルタチップの阻止帯域の
信号減衰量を増加させるために、さらに前記フィルタチ
ップを接地するための接地用端子をそのフィルタチップ
を囲むようにパッケージ収納部内周面に前記並列腕の弾
性表面波共振器の数よりも多く設けるとともに、前記各
接地用端子とフィルタチップ上の端子とをワイヤによっ
て接続してなることを特徴とする分波器パッケージ。
1. A multi-layer demultiplexer package in which two surface acoustic wave filter chips each having a different band center frequency and a phase matching circuit between the two filters are housed in one, wherein The circuit is based on the multilayer demultiplexer
Between layers in the package, perpendicular to the layers
And a filter arm formed by at least two strip lines, wherein the filter chip is connected in parallel with a common signal terminal for connecting an external circuit and a signal line connecting the strip lines. It is composed of a resonator and a surface acoustic wave resonator of a series arm connected in series .
In order to increase the amount of signal attenuation, a grounding terminal for grounding the filter chip is further provided in the filter chip.
With Keru more set than the number of surface acoustic wave resonator in the parallel arm in a package housing the inner peripheral surface so as to surround, each of the
Use a wire to connect the grounding terminal to the terminal on the filter chip.
A duplexer package characterized by being connected together .
【請求項2】 前記ストリップ線路の特性インピーダン
ス値を前記分波器パッケージに接続される外部回路の特
性インピーダンス値よりも大きくしたことを特徴とする
請求項1記載の分波器パッケージ。
2. The duplexer package according to claim 1, wherein a characteristic impedance value of the strip line is set larger than a characteristic impedance value of an external circuit connected to the duplexer package.
【請求項3】 前記ストリップ線路の特性インピーダン
ス値を前記外部回路の特性インピーダンス値に対し、1.
11±7%以内としたことを特徴とする請求項2記載の分
波器パッケージ。
3. The characteristic impedance value of the strip line with respect to the characteristic impedance value of the external circuit is 1.
The duplexer package according to claim 2, wherein the content is within 11 ± 7%.
【請求項4】 前記フィルタチップとストリップ線路が
階層化されて形成されることを特徴とする請求項1,2
または3記載の分波器パッケージ。
4. The filter chip and the strip line are formed in a hierarchical structure.
Alternatively, the duplexer package described in 3.
JP12483998A 1998-05-07 1998-05-07 Demultiplexer package Expired - Fee Related JP3525408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12483998A JP3525408B2 (en) 1998-05-07 1998-05-07 Demultiplexer package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12483998A JP3525408B2 (en) 1998-05-07 1998-05-07 Demultiplexer package

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6151319A Division JP2905094B2 (en) 1994-07-01 1994-07-01 Demultiplexer package

Publications (2)

Publication Number Publication Date
JPH10270976A JPH10270976A (en) 1998-10-09
JP3525408B2 true JP3525408B2 (en) 2004-05-10

Family

ID=14895377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12483998A Expired - Fee Related JP3525408B2 (en) 1998-05-07 1998-05-07 Demultiplexer package

Country Status (1)

Country Link
JP (1) JP3525408B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3706485B2 (en) * 1998-10-29 2005-10-12 京セラ株式会社 Surface acoustic wave device
WO2000030252A1 (en) * 1998-11-13 2000-05-25 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave filter
JP4253741B2 (en) 1998-12-01 2009-04-15 Okiセミコンダクタ株式会社 Duplexer
JP2003087076A (en) * 2001-09-07 2003-03-20 Murata Mfg Co Ltd Chip-like lc composite component and circuit using the same
KR20030087869A (en) * 2002-05-10 2003-11-15 엘지이노텍 주식회사 Ceramic package
KR100480032B1 (en) * 2002-11-18 2005-03-31 엘지전자 주식회사 Duplex filter using fbar
US7023297B2 (en) 2003-05-14 2006-04-04 Murata Manufacturing Co., Ltd. Surface acoustic wave branching filter
US20040227585A1 (en) * 2003-05-14 2004-11-18 Norio Taniguchi Surface acoustic wave branching filter
JP2005057342A (en) * 2003-08-05 2005-03-03 Oki Electric Ind Co Ltd Branching filter and method for deciding length of branched line in branching filter
JP2005124139A (en) 2003-09-25 2005-05-12 Murata Mfg Co Ltd Wave divider and communication device
JP6421896B2 (en) 2016-07-20 2018-11-14 株式会社村田製作所 Phase shifter module, multiplexer / demultiplexer, and communication device
WO2018212025A1 (en) * 2017-05-16 2018-11-22 株式会社村田製作所 Multiplexer, transmission device and reception device
CN112367059B (en) * 2020-11-25 2024-05-17 重庆邮电大学 Packaging bonding wire equivalent circuit model of surface acoustic wave filter

Also Published As

Publication number Publication date
JPH10270976A (en) 1998-10-09

Similar Documents

Publication Publication Date Title
JP2905094B2 (en) Demultiplexer package
JP3222072B2 (en) Demultiplexer package
US7053731B2 (en) Duplexer using surface acoustic wave filters
EP1675262B1 (en) Duplexer
JP3487692B2 (en) Duplexer
US5786738A (en) Surface acoustic wave filter duplexer comprising a multi-layer package and phase matching patterns
US6489860B1 (en) Surface acoustic wave duplexer with first and second package ground patterns
US20060091977A1 (en) Duplexer
JP3375936B2 (en) Duplexer device
KR100697767B1 (en) Antenna duplexer and electronic device
US20070111674A1 (en) Duplexer
US8170629B2 (en) Filter having impedance matching circuits
TW200301617A (en) Duplexer and electronic device using the same
JP3818896B2 (en) Demultiplexer and electronic device using the same
JPH04284003A (en) Planar dielectric filter
JP3525408B2 (en) Demultiplexer package
JP3967289B2 (en) Duplexer and electronic device
JP3532158B2 (en) Duplexer device
JP2002280862A (en) Composite lc filter circuit and composite lc filter component
JP3710445B2 (en) Antenna duplexer
JP3198252B2 (en) Duplexer and manufacturing method thereof
US20050046512A1 (en) Demultiplexer
US20060164182A1 (en) Surface acoustic wave filter
KR100273654B1 (en) Duplexer and menufacture method of it
JP2005136888A (en) High frequency demultiplexer circuit, a high frequency component with the same packaged therein, high frequency module and radio communication apparatus

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees