JP3501401B2 - Impedance detection circuit, impedance detection device, and impedance detection method - Google Patents

Impedance detection circuit, impedance detection device, and impedance detection method

Info

Publication number
JP3501401B2
JP3501401B2 JP2001054461A JP2001054461A JP3501401B2 JP 3501401 B2 JP3501401 B2 JP 3501401B2 JP 2001054461 A JP2001054461 A JP 2001054461A JP 2001054461 A JP2001054461 A JP 2001054461A JP 3501401 B2 JP3501401 B2 JP 3501401B2
Authority
JP
Japan
Prior art keywords
impedance
voltage
operational amplifier
signal line
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001054461A
Other languages
Japanese (ja)
Other versions
JP2001324520A (en
Inventor
正巳 八壁
松本  俊行
良浩 廣田
浩一 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Hokuto Electronics Inc
Original Assignee
Sumitomo Metal Industries Ltd
Hokuto Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd, Hokuto Electronics Inc filed Critical Sumitomo Metal Industries Ltd
Priority to JP2001054461A priority Critical patent/JP3501401B2/en
Publication of JP2001324520A publication Critical patent/JP2001324520A/en
Application granted granted Critical
Publication of JP3501401B2 publication Critical patent/JP3501401B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、容量センサのよ
うなインピーダンス素子が有するインピーダンスを検出
するのに有用なインピーダンス検出回路、インピーダン
ス検出装置、及びインピーダンス検出方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an impedance detection circuit, an impedance detection device, and an impedance detection method useful for detecting the impedance of an impedance element such as a capacitance sensor.

【0002】[0002]

【従来の技術】上記のようなインピーダンス検出回路の
従来例として、特開平9−280806号公報記載のも
のを挙げることができる。図15は、このインピーダン
ス検出回路を示す回路図である。この検出回路では、電
極54、55で形成される容量センサ51を、信号線5
7を介して演算増幅器59の反転入力端子に接続してい
る。そしてこの演算増幅器59の出力端子と前記反転入
力端子との間にコンデンサ60を接続するとともに、非
反転入力端子に交流電圧Vacを印加している。また前
記信号線57はシールド線56によって被覆し、容量セ
ンサ51を接続した信号線57を電気的に遮蔽してい
る。そしてこのシールド線56は、演算増幅器59の非
反転入力端子に接続されている。出力電圧Vdは、前記
演算増幅器59の出力端子からトランス61を介して取
り出される。
2. Description of the Related Art As a conventional example of the above-mentioned impedance detection circuit, there is one disclosed in Japanese Patent Application Laid-Open No. 9-280806. FIG. 15 is a circuit diagram showing this impedance detection circuit. In this detection circuit, the capacitance sensor 51 formed by the electrodes 54 and 55 is connected to the signal line 5
7 to the inverting input terminal of the operational amplifier 59. A capacitor 60 is connected between the output terminal of the operational amplifier 59 and the inverting input terminal, and an AC voltage Vac is applied to the non-inverting input terminal. Further, the signal line 57 is covered with a shield line 56 to electrically shield the signal line 57 connected to the capacitance sensor 51. The shield line 56 is connected to the non-inverting input terminal of the operational amplifier 59. The output voltage Vd is taken out from the output terminal of the operational amplifier 59 via the transformer 61.

【0003】上記従来の検出回路では、演算増幅器59
の反転入力端子と非反転入力端子とがイマジナリ・ショ
ートの状態となる。従って反転入力端子に接続された信
号線57と非反転入力端子に接続されたシールド線56
とは、互いにほぼ同電位となる。そのため信号線57を
シールド線56で被覆しても両者56、57間の浮遊容
量はキャンセルされ、浮遊容量に影響されない正確な出
力電圧Vdが得られるよう意図されている。
In the above conventional detection circuit, the operational amplifier 59 is used.
The inverting input terminal and the non-inverting input terminal of are in an imaginary short circuit state. Therefore, the signal line 57 connected to the inverting input terminal and the shield line 56 connected to the non-inverting input terminal
And have almost the same potential. Therefore, even if the signal line 57 is covered with the shield line 56, the stray capacitance between the two 56 and 57 is canceled, and it is intended to obtain an accurate output voltage Vd that is not affected by the stray capacitance.

【0004】[0004]

【発明が解決しようとする課題】上記従来例によれば、
確かにセンサ51の容量がある程度に大きいときは、信
号線57とシールド線56との間の浮遊容量に影響され
ない正確な出力電圧Vdを得ることができる。しかしな
がら、発明者らの試験においてセンサ51の容量を小さ
くすると(例えば10−15Fのオーダー)、期待され
たような正確な出力電圧Vdが得られず、誤差が大きく
なるという現象が生じた。そこで発明者らは、この現象
について検討を重ねた。そしてその結果、次のような知
見を得るに至った。
According to the above conventional example,
Certainly, when the capacitance of the sensor 51 is large to some extent, an accurate output voltage Vd that is not affected by the stray capacitance between the signal line 57 and the shield line 56 can be obtained. However, in the tests conducted by the inventors, when the capacitance of the sensor 51 is reduced (for example, on the order of 10 −15 F), the expected accurate output voltage Vd cannot be obtained and the error increases. Therefore, the inventors have repeatedly examined this phenomenon. As a result, we have obtained the following findings.

【0005】すなわち、上記従来例における演算増幅器
59は、その入力端子に交流電圧Vacが印加されてい
る。ところが特に演算増幅器59の非反転入力端子電圧
を高周波の交流電圧Vacによって変動させる時、演算
増幅器59の現実の動作においては、演算増幅器59の
内部のトラッキングエラー等により、イマジナリ・ショ
ートの状態にある反転入力端子と非反転入力端子の電圧
間にも結果的に微妙な位相・振幅のズレが発生する。そ
してこのズレ等により、演算増幅器59の出力電圧に前
記交流電圧Vacの高調波が重畳されるという現象が生
じる。そしてこの高調波が、前記誤差の要因の一つにな
ることが分かった。また一方の端子がDCバイアスに接
続されていない状態の一つの演算増幅器59でイマジナ
リ・ショートとゲインの2つの機能を持たせているた
め、特に高周波動作時には揺らぎが生じる。以上のこれ
らのことが、本発明に至る研究で初めて分かった。その
ため、演算増幅器59のイマジナリ・ショートを利用し
て信号線57とシールド線56とを同電位にするだけで
は、容量センサ51の容量が微小である場合に無視でき
ない浮遊容量が信号線57とシールド線56との間に存
在することになり、この浮遊容量の影響によって、前記
出力電圧Vdに誤差が生じてしまうこともようやく分か
った。
That is, the operational amplifier 59 in the above-mentioned conventional example has an AC voltage Vac applied to its input terminal. However, particularly when the non-inverting input terminal voltage of the operational amplifier 59 is changed by the high-frequency AC voltage Vac, the actual operation of the operational amplifier 59 is in an imaginary short state due to a tracking error in the operational amplifier 59 or the like. As a result, a slight phase / amplitude deviation occurs between the voltages at the inverting input terminal and the non-inverting input terminal. Due to this deviation or the like, a phenomenon occurs in which the harmonics of the AC voltage Vac are superimposed on the output voltage of the operational amplifier 59. Then, it was found that this harmonic becomes one of the causes of the error. Further, since one operational amplifier 59 in which one terminal is not connected to the DC bias has two functions of imaginary short circuit and gain, fluctuation occurs especially at high frequency operation. The above has been found for the first time in the research leading to the present invention. Therefore, if the signal line 57 and the shield line 56 are made to have the same potential by utilizing the imaginary short circuit of the operational amplifier 59, stray capacitance that cannot be ignored when the capacitance of the capacitance sensor 51 is very small is generated. It has been found that the output voltage Vd is present between the line 56 and the stray capacitance, so that an error occurs in the output voltage Vd.

【0006】一方、近年のセンサ製造技術の向上に伴
い、上記のように例えば10−15Fのオーダーという
微小インピーダンスを有するセンサが登場しつつある。
このようなセンサを用いれば、従来困難であった微小な
物理現象の監視が容易となる。そこで、このようなセン
サが有するような微小なインピーダンスを正確に検出で
きる回路及び装置の必要性が高まっている。
On the other hand, as the sensor manufacturing technology has improved in recent years, a sensor having a minute impedance of the order of, for example, 10 −15 F is emerging.
By using such a sensor, it becomes easy to monitor a minute physical phenomenon which has been difficult in the past. Therefore, there is an increasing need for a circuit and a device that can accurately detect a minute impedance as such a sensor has.

【0007】この発明は、上記従来の課題を解決するた
めになされたものであって、その目的は、微小なインピ
ーダンス又は微少なインピーダンスの変化を正確に検出
するために有用なインピーダンス検出回路、インピーダ
ンス検出装置、及びインピーダンス検出方法を提供する
ことにある。
The present invention has been made to solve the above-mentioned conventional problems, and an object thereof is to provide an impedance detection circuit and an impedance useful for accurately detecting a minute impedance or a minute change in impedance. It is to provide a detection device and an impedance detection method.

【0008】[0008]

【課題を解決するための手段】本願のインピーダンス検
出回路では、ボルテージフォロワと第1演算増幅器とを
含み、前記ボルテージフォロワの入力端子にその一端が
接続され他端にインピーダンス素子を接続できる信号線
と、前記信号線の少なくとも一部を電気的に遮蔽するシ
ールド手段と、このシールド手段にシールド電圧を印加
するシールド電圧印加手段と、第1演算増幅器の出力端
子と前記信号線との間に設けられた第1インピーダンス
と、第1演算増幅器の出力端子に接続された信号出力端
子とを備えたことを特徴としている。
An impedance detection circuit according to the present invention includes a voltage follower and a first operational amplifier, a signal line having one end connected to an input terminal of the voltage follower and an impedance element connected to the other end. Provided between the output terminal of the first operational amplifier and the signal line, shield means for electrically shielding at least a part of the signal line, shield voltage applying means for applying a shield voltage to the shield means. And a signal output terminal connected to the output terminal of the first operational amplifier.

【0009】ここで「インピーダンス素子」とは、部品
としての素子のほか、信号線の端部に測定電極を設け、
この測定電極と測定対象との間に形成されたインピーダ
ンスも含む。
The term "impedance element" as used herein means an element as a component and a measurement electrode provided at the end of the signal line.
The impedance formed between the measurement electrode and the measurement target is also included.

【0010】また、本願のインピーダンス検出回路で
は、 第1演算増幅器と、両入力端子がイマジナリ・シ
ョートの状態にある第2演算増幅器と、第2演算増幅器
の一方にの力端子にその一端が接続され他端にインピー
ダンス素子を接続できる信号線と、前記信号線の少なく
とも一部を電気的に遮蔽するシールド手段と、第1演算
増幅器の出力端子と前記信号線との間に設けられた第1
インピーダンスと、第1演算増幅器の出力端子に接続さ
れた信号出力端子とを備えたことを特徴としている。な
おこのシールド手段には、シールド電圧印加手段が接続
されてもよい。
Further, in the impedance detecting circuit of the present application, the first operational amplifier, the second operational amplifier whose input terminals are in an imaginary short circuit state, and one end of which is connected to the force terminal of one of the second operational amplifiers. A signal line to which an impedance element can be connected at the other end, a shield means for electrically shielding at least a part of the signal line, and a first line provided between the output terminal of the first operational amplifier and the signal line.
It is characterized by including an impedance and a signal output terminal connected to the output terminal of the first operational amplifier. A shield voltage applying means may be connected to the shield means.

【0011】ここで、これらは、前記シールド電圧印加
手段が位相振幅補償手段を含んでもよいし、第1演算増
幅器の一方の入力端子が、所定の第1電圧に接続されて
いてもよい。この「所定の第1電圧」とは、予め定めら
れた電圧とも一定の電圧とも言うことができ、いずれも
インピーダンス検出中又はゼロ点等の調整中において既
知の電圧に維持されていることを指す。もちろん接地又
はアース等への接続も含み、このような場合は零ボルト
の一定電圧に保たれるということと等価である。
Here, in these, the shield voltage applying means may include a phase amplitude compensating means, and one input terminal of the first operational amplifier may be connected to a predetermined first voltage. The "predetermined first voltage" can be referred to as a predetermined voltage or a constant voltage, and both indicate that the voltage is maintained at a known voltage during impedance detection or adjustment such as a zero point. . Of course, it also includes a connection to the ground or earth, and in such a case, it is equivalent to keeping a constant voltage of zero volt.

【0012】更に、本発明では、前記信号出力端子の出
力電圧から前記ボルテージフォロワ又は第2演算増幅器
の出力電圧を除去するキャンセル手段を設けてもよい。
この時、前記キャンセル手段は、前記両出力電圧のうち
一方の電圧を第3演算増幅器を用いて反転させる反転増
幅部と、前記両出力電圧のうち他方の電圧と前記反転増
幅部の出力電圧とを加算する加算部とを備えて成すよう
にしても良いし、前記両出力電圧のうち一方の電圧を反
転させる反転増幅部と、前記両出力電圧のうち他方の電
圧と前記反転増幅部の出力電圧とを第4演算増幅器を用
いて加算する加算部とを備えて成るようにしてもよい。
そして、これら第3演算増幅器または第4演算増幅器
は、その一方の入力端子が所定の第1電圧に接続されて
いてもよい。加えて、前記反転増幅部は、位相振幅補償
手段を備えてもよい。
Further, in the present invention, a canceling means for removing the output voltage of the voltage follower or the second operational amplifier from the output voltage of the signal output terminal may be provided.
At this time, the canceling means includes an inverting amplifier that inverts one of the output voltages using the third operational amplifier, and another voltage of the two output voltages and an output voltage of the inverting amplifier. May be provided, and an inverting amplifier for inverting one of the output voltages and an output of the inverting amplifier for the other of the output voltages may be provided. An adding unit that adds the voltage and the voltage using the fourth operational amplifier may be provided.
Then, one of the input terminals of the third operational amplifier or the fourth operational amplifier may be connected to a predetermined first voltage. In addition, the inverting amplifier may include a phase amplitude compensator.

【0013】ここで、前記キャンセル手段は、前記両出
力電圧を入力とする減算部を備える構成としてもいし、
この時前記減算部が第5演算増幅器を含み、第5演算増
幅器の一方の入力端子を所定の第1電圧に接続するよう
にしてもよい。また、減算部の入力に位相振幅補償手段
を備えてもよい。
Here, the canceling means may be configured to include a subtracting section that receives the both output voltages as input.
At this time, the subtraction unit may include a fifth operational amplifier, and one input terminal of the fifth operational amplifier may be connected to a predetermined first voltage. Further, a phase amplitude compensating means may be provided at the input of the subtracting section.

【0014】本発明では、前記信号線に接続されたイン
ピーダンス素子に、具体的は反信号線側に、少なくとも
直流バイアス又は交流バイアスのいずれかを重畳できる
ようにしてもよい。
In the present invention, at least either a DC bias or an AC bias may be superposed on the impedance element connected to the signal line, specifically on the side opposite to the signal line.

【0015】また、本発明のインピーダンス検出回路
は、更に少なくとも一つの端子を持つ一次側接続端子と
少なくとも二つの端子を持つ二次側接続端子とを備えた
切替手段を含み、前記切替手段の前記一次側接続端子は
少なくともインピーダンス素子に接続され、前記二次側
接続端子は少なくとも信号線とシールド手段とに接続さ
れ、前記一次側接続端子の接続先が、前記二次側接続端
子の間で変化する切替手段を有しても良い。この二次側
接続端子では、一つの端子電圧に対して所定の関係にあ
る電圧が他の端子に印加されている。ここで「所定の関
係」とは、予め定められた関係又は既知の関係のことで
ある。一例としては、両電圧間の位相・振幅の一方又は
双方が、一定の割合・漸次的・ランダムに変化するよう
な関係又は一定であるような関係をいい、回路全般の状
況、接続する素子あるいは周辺の環境等に従属してい
る。またここで、前記1次接続端子と切替接続可能な他
の端子を、さらに設けるようにすることが排除されてい
るものでないのは勿論である。このとき、前記切替手段
が複数備えられてもよい。
Further, the impedance detection circuit of the present invention further includes a switching means having a primary side connection terminal having at least one terminal and a secondary side connection terminal having at least two terminals, and the switching means of the switching means. The primary side connecting terminal is connected to at least the impedance element, the secondary side connecting terminal is connected to at least the signal line and the shield means, and the connection destination of the primary side connecting terminal changes between the secondary side connecting terminals. You may have the switching means to do. In this secondary side connection terminal, a voltage having a predetermined relationship with one terminal voltage is applied to the other terminal. Here, the “predetermined relationship” means a predetermined relationship or a known relationship. As an example, one or both of the phases and amplitudes between both voltages is a constant ratio, a gradual change, a random change, or a constant relationship. It depends on the surrounding environment. Further, it goes without saying that provision of another terminal capable of switching connection with the primary connection terminal is not excluded. At this time, a plurality of the switching means may be provided.

【0016】一方で、第1インピーダンスが、複数の抵
抗を備え、前記複数の抵抗の内少なくとも一つが選択さ
れる選択手段を備える構成を付加してもよい。この選択
手段は、前記切替手段に類似した構成で出来ており、第
1インピーダンスと信号線との間、あるいは第1インピ
ーダンスと信号出力端子との間のいずれにもしくは両方
に備えてもよい。両方に備えた方が、選択されていない
インピーダンスの影響を小さくできる。
On the other hand, a configuration may be added in which the first impedance includes a plurality of resistors, and a selection unit that selects at least one of the plurality of resistors. The selecting means has a structure similar to that of the switching means, and may be provided either between the first impedance and the signal line or between the first impedance and the signal output terminal or both. Providing for both can reduce the effect of unselected impedance.

【0017】上記切替手段又は選択手段は、マルチプレ
クサで作られていても良い。更に、本発明の回路の増幅
特性を決めるインピーダンス部分のインピーダンス値を
変更する為の変更手段として、これらの切替手段又は選
択手段等が用いられても良い。
The switching means or the selecting means may be made of a multiplexer. Further, these switching means or selection means may be used as the changing means for changing the impedance value of the impedance portion that determines the amplification characteristic of the circuit of the present invention.

【0018】インピーダンス素子が抵抗成分であるとき
は、第1インピーダンスは抵抗であり、インピーダンス
素子が容量性分であるときは、第1インピーダンスは容
量である方が、信号の位相や振幅を調整する上ではやり
やすく好ましい。
When the impedance element is a resistance component, the first impedance is a resistance, and when the impedance element is a capacitive component, the first impedance is a capacitance and the phase or amplitude of the signal is adjusted. It is easy to do and is preferable.

【0019】本発明のインピーダンス検出装置では、前
記のインピーダンス検出回路と、前記信号線に外部から
インピーダンス素子を接続できる端子とを備えている。
この際、前記インピーダンス検出回路を実装した基板の
少なくとも一部を電気的に遮蔽するシールド手段とを設
け、このシールド手段に前記シールド電圧を印加しても
よい。また、前記シールド手段を外部に接続できる端子
や、バイアス手段に接続され外部から電圧を印加できる
端子を備えてもよい。これら端子は、測定の精度を保持
したまま、実際に使用する際の利便性を極めて高めるこ
とができる。
The impedance detecting apparatus of the present invention comprises the above impedance detecting circuit and a terminal to which an impedance element can be connected to the signal line from the outside.
At this time, shield means for electrically shielding at least a part of the substrate on which the impedance detection circuit is mounted may be provided, and the shield voltage may be applied to the shield means. Further, a terminal capable of connecting the shield means to the outside and a terminal connected to the bias means and capable of applying a voltage from the outside may be provided. These terminals can greatly improve the convenience in actual use while maintaining the measurement accuracy.

【0020】本発明のインピーダンス検出方法では、ボ
ルテージフォロワの一方の入力端子を信号線に接続し且
つ電流の出入が無い状態とし、前記ボルテージフォロワ
の出力電圧に基づくシールド電圧を前記信号線の少なく
とも一部をシールドするシールド手段に印加し、前記信
号線に接続された第1インピーダンスに流れる電流によ
ってインピーダンス素子のインピーダンスを検出する。
In the impedance detecting method of the present invention, one input terminal of the voltage follower is connected to the signal line and no current flows in and out, and the shield voltage based on the output voltage of the voltage follower is set to at least one of the signal lines. The impedance of the impedance element is detected by a current applied to the shield means for shielding the part and flowing in the first impedance connected to the signal line.

【0021】また、本発明のインピーダンス検出方法
は、第2の演算増幅器の両入力端子をイマジナリ・ショ
ートにし、一方の入力端子を信号線に接続し且つ電流の
出入が無い状態とし、他方の入力端子を前記信号線の少
なくとも一部をシールドするシールド手段に接続し、イ
ンピーダンス素子にかかる電圧を前記信号線に接続され
る第1インピーダンスと第1演算増幅器とによって増幅
することによって、インピーダンス素子のインピーダン
スを検出する。このとき、より好ましくは、前記シール
ド手段にシールド電圧が印加される。
Further, according to the impedance detecting method of the present invention, both input terminals of the second operational amplifier are imaginarily short-circuited, one input terminal is connected to the signal line and there is no current input and output, and the other input is connected. The impedance of the impedance element is obtained by connecting the terminal to a shield means for shielding at least a part of the signal line and amplifying the voltage applied to the impedance element by the first impedance and the first operational amplifier connected to the signal line. To detect. At this time, more preferably, a shield voltage is applied to the shield means.

【0022】これらインピーダンス検出方法は、さらに
前記シールド電圧が、位相振幅補償されてシールド手段
に印加されてもよい。
In these impedance detection methods, the shield voltage may be phase-amplitude compensated and applied to the shield means.

【0023】更に、前記ボルテージフォロワの出力又は
第2演算増幅器の出力を前記インピーダンス素子の検出
信号から差し引くようにしてもよい。
Further, the output of the voltage follower or the output of the second operational amplifier may be subtracted from the detection signal of the impedance element.

【0024】加えて、前記信号線に接続されたインピー
ダンス素子に少なくとも直流バイアス又は交流バイアス
のいずれかを加えるようにしてもよい。
In addition, at least either a DC bias or an AC bias may be applied to the impedance element connected to the signal line.

【0025】本発明のインピーダンス検出方法では、前
記インピーダンス素子の接続先を前記信号線から前記シ
ールド手段へ切り替えて初期設定を行うことができる。
In the impedance detecting method of the present invention, the connection destination of the impedance element can be switched from the signal line to the shield means for initial setting.

【0026】同様に、第1インピーダンスの値を変えて
第1インピーダンスにかかる電位差を変化させゲインを
変える事もできる。
Similarly, the gain can be changed by changing the value of the first impedance to change the potential difference applied to the first impedance.

【0027】上記してきたこれらのインピーダンス検出
回路、インピーダンス検出装置、又はインピーダンス検
出方法では、この様に、ボルテージフォロワ又は第2演
算増幅器によってシールドと信号線との電位を同電位と
し、第1演算増幅器によって電圧増幅を行うようにした
ことにより、回路内で、電圧増幅部分と、シールド・信
号線間の電位を同電位とする部分とを分けることがで
き、信号出力電圧に入力される交流電圧の高調波が重畳
されたり、演算増幅器の内部のトラッキングエラー等に
よる反転入力端子と非反転入力端子との間での微妙な位
相と振幅のズレを殆ど無くすことが出来、その結果とし
て、非常に微少または高精度なインピーダンスを測定す
る際の、シールドなどによる寄生容量の影響を最小限に
することができるようになる。こうしてインピーダンス
素子を流れる電流に正確に比例した信号を得ることが可
能となる。
In the impedance detection circuit, impedance detection device, or impedance detection method described above, the potential of the shield and the signal line are set to the same potential by the voltage follower or the second operational amplifier as described above, and the first operational amplifier is used. Since voltage amplification is performed by the circuit, it is possible to separate the voltage amplification part and the part where the potential between the shield and the signal line is the same in the circuit, and the AC voltage input to the signal output voltage It is possible to almost eliminate the slight phase and amplitude deviation between the inverting input terminal and the non-inverting input terminal due to the superposition of harmonics or the tracking error inside the operational amplifier. As a result, it is very small. Or, it is possible to minimize the influence of parasitic capacitance such as shield when measuring high-precision impedance. To become. In this way, it is possible to obtain a signal that is exactly proportional to the current flowing through the impedance element.

【0028】このとき、演算増幅器の一方の入力端子を
所定の第1電圧に接続すると、各演算増幅器の動作が安
定し、信号線とシールドとの間の浮遊容量をコントロー
ルしながら、インピーダンス素子に流れる電流に応じて
演算増幅器の出力端子に現れる電圧の高調波成分をさら
に抑制することが可能となる。
At this time, if one input terminal of the operational amplifier is connected to the predetermined first voltage, the operation of each operational amplifier is stabilized, and the impedance element is controlled while controlling the stray capacitance between the signal line and the shield. It is possible to further suppress the harmonic component of the voltage appearing at the output terminal of the operational amplifier according to the flowing current.

【0029】また、シールド手段に印加する電圧を位相
振幅補償すると、入力信号が高周波であっても信号線と
シールド手段との間の電位差が所望の値となるよう正確
にコントロールすることが可能となり、例えば、信号線
とシールド手段の間の電位差をほぼ完全にゼロとするこ
とが出来、それによって、これらの間の浮遊容量をほぼ
完全にキャンセルすることが可能となる。なお、低周波
の場合では、位相振幅補償を用いなくとも許容誤差範囲
になる場合もあるので、その時は、これを使用せずとも
良い。
Further, by compensating the phase amplitude of the voltage applied to the shield means, it becomes possible to accurately control the potential difference between the signal line and the shield means to a desired value even if the input signal has a high frequency. For example, the potential difference between the signal line and the shield means can be made almost completely zero, whereby the stray capacitance between them can be canceled almost completely. In the case of a low frequency, the allowable error range may be obtained without using the phase amplitude compensation, so that it may not be used at that time.

【0030】一方で、切替手段用いれば、本発明の回路
のリセットや初期設定等を、インピーダンス素子を接続
しながら又は切り離していずれでも正確に行うことがで
きる。これらにより、インピーダンス素子と信号線との
間の電位差を所定の関係に維持することが可能となり、
例えばこの電位差をゼロとすると、両者間の浮遊容量を
キャンセルすることが可能となり、更に精度向上を図る
ことができる。これは、マルチプレクサでも同様であ
る。
On the other hand, if the switching means is used, resetting and initial setting of the circuit of the present invention can be accurately performed either with or without connecting the impedance element. By these, it becomes possible to maintain the potential difference between the impedance element and the signal line in a predetermined relationship,
For example, if this potential difference is set to zero, it is possible to cancel the stray capacitance between the two and further improve the accuracy. This also applies to the multiplexer.

【0031】また、選択手段を用いれば、第1インピー
ダンスの値を変えられ、第1インピーダンスに掛かる電
位差を変えることができ、そのゲインを測定精度を維持
したまま変化させることができる。
Further, by using the selecting means, the value of the first impedance can be changed, the potential difference applied to the first impedance can be changed, and the gain can be changed while maintaining the measurement accuracy.

【0032】このインピーダンス検出回路、装置、方法
では、前記した切替手段又は選択手段を用いることによ
り、選択されたインピーダンスと、選択されていないイ
ンピーダンスとの間の電位差を所定の関係に維持しつ
つ、本回路の増幅特性やゲインを変更することができ
る。従って検出対象や測定状況に応じて測定レンジ切替
を行う場合でも、その特性を正確に変化させて高精度な
検出を行うことが可能となる
In this impedance detection circuit, device, and method, by using the above-mentioned switching means or selection means, while maintaining the potential difference between the selected impedance and the unselected impedance in a predetermined relationship, The amplification characteristics and gain of this circuit can be changed. Therefore, even when the measurement range is switched according to the detection target or the measurement situation, it is possible to accurately change the characteristics and perform highly accurate detection.

【0033】インピーダンス検出装置では、外部のイン
ピーダンス素子との接続を、測定信号が伝わる接続線と
の間の電位差が正確に制御されたシールド手段で遮蔽す
ることが可能となる。例えばシールド手段の電位を接続
線の電位と等しいものとすると、両者間の浮遊容量をキ
ャンセルすることが可能となる。
In the impedance detecting device, the connection with the external impedance element can be shielded by the shield means in which the potential difference between the connection line through which the measurement signal is transmitted is accurately controlled. For example, if the potential of the shield means is made equal to the potential of the connection line, the stray capacitance between the two can be canceled.

【0034】更に、このインピーダンス検出装置では、
インピーダンス検出回路を実装した基板自体をシールド
手段で電気的に遮蔽しているので、信号線とシールド手
段との間の電位差を正確にコントロールすることが可能
で、例えばこの電位差をゼロとすると、信号線と基板外
部との間の浮遊容量をキャンセルすることができ、微少
なインピーダンス又は、微少なインピーダンスの変化を
正確に検出することが出来るようになる。
Further, in this impedance detecting device,
Since the board itself on which the impedance detection circuit is mounted is electrically shielded by the shield means, it is possible to accurately control the potential difference between the signal line and the shield means. It is possible to cancel the stray capacitance between the line and the outside of the substrate, and it becomes possible to accurately detect a minute impedance or a minute impedance change.

【0035】[0035]

【発明の実施の形態】次に、この発明のインピーダンス
検出回路、インピーダンス検出方法、及びインピーダン
ス検出装置の具体的な実施の形態について、図面を参照
しつつ詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Next, specific embodiments of the impedance detection circuit, impedance detection method, and impedance detection device of the present invention will be described in detail with reference to the drawings.

【0036】図1は、上記インピーダンス検出回路のコ
ア部1を取り出して示す回路図である。このコア部1
は、第1演算増幅器12及び第2演算増幅器11を備え
て構成されている。第2演算増幅器11は、反転入力端
子と出力端子とが短絡され、ボルテージフォロワを構成
している。ここでボルテージフォロワとは、入力インピ
ーダンスが高い一方、出力インピーダンスが低く、入出
力ゲインが1であって、インピーダンス変換器として機
能するものをいう。また第2演算増幅器11の非反転入
力端子には、信号線19が接続されている。そしてこの
信号線19に、インピーダンス素子18として容量セン
サが接続できるようになっている。この容量センサは、
受けた物理量(加速度、圧力、ガス、光、音波等)に応
じてその有する静電容量Csを変化させるものである。
信号線19に接続した前記容量センサの他端は、DCバ
イアス端子(バイアス手段)23に接続されるか、又は
接地される。そして、フローティングであってもよい
が、バイアス手段を接続した方がより精度よく測定する
ことが可能となる。また第2演算増幅器12は、その非
反転入力端子が接地される一方、反転入力端子には第1
抵抗(抵抗値R1)15及び第2抵抗(抵抗値R2)1
6のそれぞれ一端が接続されている。好ましくはこのよ
うに非反転入力端子が接地されるが、いってみれば機能
的にはゼロ電位等に一定に保持されればよく、例えばバ
イアス電圧が印加されても一定に保持さえされれば、い
わゆる電気的なゆらぎを抑制できるので、そういった方
法が採られてもよい。そして第1抵抗15の他端は交流
電圧発生器(交流電圧印加手段、発生交流電圧Vin、
各周波数ω)14に接続され、第2抵抗16の他端は前
記第2演算増幅器11の出力端子に接続されている。
FIG. 1 is a circuit diagram showing the core portion 1 of the impedance detection circuit taken out and shown. This core part 1
Is composed of a first operational amplifier 12 and a second operational amplifier 11. The second operational amplifier 11 has a inverting input terminal and an output terminal short-circuited to form a voltage follower. Here, the voltage follower refers to one that has a high input impedance, a low output impedance, an input / output gain of 1, and functions as an impedance converter. A signal line 19 is connected to the non-inverting input terminal of the second operational amplifier 11. A capacitance sensor can be connected to the signal line 19 as an impedance element 18. This capacitive sensor
The capacitance Cs of the physical quantity is changed according to the received physical quantity (acceleration, pressure, gas, light, sound wave, etc.).
The other end of the capacitance sensor connected to the signal line 19 is connected to a DC bias terminal (bias means) 23 or grounded. Although it may be floating, it is possible to measure with higher accuracy by connecting the bias means. The second operational amplifier 12 has its non-inverting input terminal grounded while the inverting input terminal has a first
Resistance (resistance value R1) 15 and second resistance (resistance value R2) 1
One end of each of 6 is connected. Although the non-inverting input terminal is preferably grounded in this way, it is functionally sufficient that the non-inverting input terminal is held at a constant zero potential, for example, even if a bias voltage is applied. Since such a so-called electrical fluctuation can be suppressed, such a method may be adopted. The other end of the first resistor 15 is an AC voltage generator (AC voltage applying means, generated AC voltage Vin,
Each frequency ω) 14 is connected, and the other end of the second resistor 16 is connected to the output terminal of the second operational amplifier 11.

【0037】また第1演算増幅器12の出力端子は、第
3抵抗(第1インピーダンス、抵抗値R3)17を介し
て前記第2演算増幅器11の非反転入力端子に接続され
ている。さらに、第1演算増幅器12の出力端子、第2
演算増幅器11の非反転入力端子、及び前記容量センサ
を互いに接続する前記信号線19は、シールド線20で
被覆されている。このシールド線20は、外部から前記
信号線19を電気的に遮蔽するものである。そしてこの
シールド線20は、補償回路(シールド電圧印加手段)
13を介して前記第2演算増幅器11の出力端子に接続
されている。また前記第1演算増幅器12の出力端子に
信号出力端子21が接続され、第2演算増幅器11の出
力端子に交流出力端子22が接続されている。さらに、
図が煩雑になるのを避けるため図1では図示していない
が、第2演算増幅器11の非反転入力端子には、図8に
一例として示すように、正負電源間に接続されたN型M
OSFET47a、P型MOSFET47bがアナログ
バッファ47として設けられている。そしてこのアナロ
グバッファ47の入力で前記信号線19を受けることに
より、信号線19側からみたインピーダンスをきわめて
高いものとしている。図2は、上記インピーダンス検出
回路のコア部1の他の一例である。交流電圧発生器14
が第1演算増幅器12に反転入力端子につながっていな
い他は図1とおなじであり、この様にしても、コア部1
を構成することが可能である。
The output terminal of the first operational amplifier 12 is connected to the non-inverting input terminal of the second operational amplifier 11 via a third resistor (first impedance, resistance value R3) 17. Further, the output terminal of the first operational amplifier 12, the second
The signal line 19 connecting the non-inverting input terminal of the operational amplifier 11 and the capacitance sensor to each other is covered with a shield wire 20. The shield line 20 electrically shields the signal line 19 from the outside. The shield wire 20 is a compensation circuit (shield voltage applying means).
It is connected to the output terminal of the second operational amplifier 11 via 13. The signal output terminal 21 is connected to the output terminal of the first operational amplifier 12, and the AC output terminal 22 is connected to the output terminal of the second operational amplifier 11. further,
Although not shown in FIG. 1 for the sake of simplicity, the non-inverting input terminal of the second operational amplifier 11 has an N-type M connected between the positive and negative power supplies, as shown in FIG. 8 as an example.
An OSFET 47a and a P-type MOSFET 47b are provided as the analog buffer 47. By receiving the signal line 19 at the input of the analog buffer 47, the impedance seen from the signal line 19 side is made extremely high. FIG. 2 is another example of the core unit 1 of the impedance detection circuit. AC voltage generator 14
Is the same as that of FIG. 1 except that is not connected to the inverting input terminal of the first operational amplifier 12.
Can be configured.

【0038】また図9は、前記コア部1における前記イ
ンピーダンス素子18としての容量センサと信号線19
との接続部分を詳細に示している。この接続部分には、
切替スイッチ(切替手段)24が設けられている。この
切替スイッチ24は、1次側接続端子24aの接続先
を、2つの2次側接続端子24bと24cとの間で切り
替えられるようにしたものである。この切替スイッチ2
4の2次側接続端子24bに前記信号線19が接続さ
れ、24cには前記シールド線20が接続されている。
そして切替スイッチ24の1次側接続端子24aに、前
記容量センサの一端を接続できるようになっている。
Further, FIG. 9 shows a capacitance sensor as the impedance element 18 and a signal line 19 in the core section 1.
The connection part with is shown in detail. In this connection part,
A changeover switch (switching means) 24 is provided. The changeover switch 24 is configured so that the connection destination of the primary side connection terminal 24a can be switched between the two secondary side connection terminals 24b and 24c. This changeover switch 2
The signal line 19 is connected to the secondary side connection terminal 24b of No. 4 and the shield line 20 is connected to 24c.
Then, one end of the capacitance sensor can be connected to the primary side connection terminal 24a of the changeover switch 24.

【0039】図7は、前記コア部1に設けた補償回路1
3の一例を示す回路図である。この補償回路13は、位
相調整部48と振幅調整部49とから構成されている。
位相調整部48は、演算増幅器71を用いた全域通過フ
ィルタとして構成されている。すなわち、入力端子30
と演算増幅器71の反転入力端子との間には抵抗73が
設けられるとともに、前記入力端子30と非反転入力端
子との間には可変抵抗74が設けられている。また演算
増幅器71の出力端子と反転入力端子との間に抵抗75
が設けられ、さらに演算増幅器71の非反転入力端子に
はコンデンサ76が接続されている。抵抗73と抵抗7
5との抵抗値は、互いに等しいものとされている。そし
てこの位相調整部48の出力側は、振幅調整部49の入
力側に接続されている。振幅調整部49は、演算増幅器
72を用いた反転増幅器として構成されている。すなわ
ち、その入力側と演算増幅器72の反転入力端子との間
に抵抗77が設けられ、また演算増幅器72の出力端子
と反転入力端子との間に可変抵抗78が設けられてい
る。そして演算増幅器72の非反転入力端子は接地され
ている。
FIG. 7 shows a compensation circuit 1 provided in the core section 1.
3 is a circuit diagram showing an example of No. 3; FIG. The compensating circuit 13 is composed of a phase adjusting section 48 and an amplitude adjusting section 49.
The phase adjusting unit 48 is configured as an all-pass filter using the operational amplifier 71. That is, the input terminal 30
A resistor 73 is provided between the input terminal 30 and the non-inverting input terminal of the operational amplifier 71, and a variable resistor 74 is provided between the input terminal 30 and the non-inverting input terminal. A resistor 75 is connected between the output terminal and the inverting input terminal of the operational amplifier 71.
And a capacitor 76 is connected to the non-inverting input terminal of the operational amplifier 71. Resistor 73 and resistor 7
The resistance values of 5 and 5 are equal to each other. The output side of the phase adjusting section 48 is connected to the input side of the amplitude adjusting section 49. The amplitude adjusting unit 49 is configured as an inverting amplifier using the operational amplifier 72. That is, the resistor 77 is provided between the input side and the inverting input terminal of the operational amplifier 72, and the variable resistor 78 is provided between the output terminal of the operational amplifier 72 and the inverting input terminal. The non-inverting input terminal of the operational amplifier 72 is grounded.

【0040】図3は、上記コア部1を含むインピーダン
ス検出回路の全体を示す回路図である。図1の回路図で
示すコア部1では補償回路13の入力側を第2演算増幅
器11の出力端子に接続していたが、この回路図に示す
コア部1では、補償回路13の入力側は交流電圧発生器
14に接続している。後述するように、このような接続
としても第2演算増幅器11の出力電圧を位相振幅補償
してシールド線20には印加することができる。上記コ
ア部1の信号出力端子21には、第3演算増幅器36を
備えた反転増幅部2が接続される。前記信号出力端子2
1は、抵抗値可変の第4抵抗(抵抗値R4)32を介し
て第3演算増幅器36の反転入力端子に接続される。そ
してこの反転入力端子と前記第3演算増幅器36の出力
端子との間には、反転入力端子側から順に第5抵抗(抵
抗値R5)33及び抵抗値可変の第6抵抗(抵抗値R
6)34が直列に接続され、さらにこの第6抵抗34と
並列にコンデンサ35が接続されている。また前記第3
演算増幅器36の非反転入力端子は接地されている。
FIG. 3 is a circuit diagram showing the entire impedance detection circuit including the core section 1. In the core unit 1 shown in the circuit diagram of FIG. 1, the input side of the compensation circuit 13 is connected to the output terminal of the second operational amplifier 11, but in the core unit 1 shown in this circuit diagram, the input side of the compensation circuit 13 is It is connected to the AC voltage generator 14. As will be described later, even with such a connection, the output voltage of the second operational amplifier 11 can be phase-amplitude compensated and applied to the shield line 20. The signal output terminal 21 of the core unit 1 is connected to the inverting amplification unit 2 including the third operational amplifier 36. The signal output terminal 2
1 is connected to the inverting input terminal of the third operational amplifier 36 via the fourth resistance (resistance value R4) 32 whose resistance value is variable. Between the inverting input terminal and the output terminal of the third operational amplifier 36, a fifth resistor (resistance value R5) 33 and a variable resistance sixth resistor (resistance value R
6) 34 is connected in series, and a capacitor 35 is connected in parallel with the sixth resistor 34. Also, the third
The non-inverting input terminal of the operational amplifier 36 is grounded.

【0041】さらに上記コア部1の交流出力端子22及
び前記反転増幅部2の反転出力端子42は、第4演算増
幅器40を備えた加算部3に接続されている。前記交流
出力端子22は第7抵抗(抵抗値R7)37を介して、
また前記反転出力端子42は第8抵抗(抵抗値R8)3
8を介して、それぞれ第4演算増幅器40の反転入力端
子に接続されている。そしてこの第4演算増幅器40の
反転入力端子と出力端子とが第9抵抗(抵抗値R9)3
9で接続され、出力端子は加算出力端子41に接続され
ている。また第4演算増幅器40の非反転入力端子は接
地されている。
Further, the AC output terminal 22 of the core section 1 and the inverting output terminal 42 of the inverting amplification section 2 are connected to the addition section 3 having a fourth operational amplifier 40. The AC output terminal 22 is connected via a seventh resistor (resistance value R7) 37,
The inverting output terminal 42 has an eighth resistor (resistance value R8) 3
8 are respectively connected to the inverting input terminals of the fourth operational amplifier 40. The inverting input terminal and the output terminal of the fourth operational amplifier 40 have the ninth resistor (resistance value R9) 3
9 and the output terminal is connected to the addition output terminal 41. The non-inverting input terminal of the fourth operational amplifier 40 is grounded.

【0042】図10は、上記インピーダンス検出回路を
備えたインピーダンス検出装置を示す模式透過斜視図で
ある。インピーダンス検出回路が実装された基板44
は、その内部を電気的に遮蔽するシールドケース(シー
ルド手段)45内に設けられ、さらにその内部を電気的
に遮蔽する装置ケーシング(シールド手段)4内に配置
されている。この装置ケーシング4には、インピーダン
ス接続端子5、シールド端子6、バイアス入力端子7、
及び接地端子8が、それぞれケーシング4の外部に露出
して設けられている。そして前記基板44からは、前記
切替スイッチ24の端子24aに接続された信号線19
が延び、インピーダンス接続端子5に接続されている。
この信号線19はシールド線20で被覆されているが、
このシールド線20はさらに外部から第2シールド線
(シールド手段)46によって被覆され、この第2シー
ルド線46によって電気的に遮蔽されている。シールド
線20は、前記シールドケース45及びシールド端子6
に接続されている。また前記装置ケーシング4と第2シ
ールド線46とが接地端子8に接続され、装置ケーシン
グ4が接地されている。バイアス入力端子7は、前記検
出回路のDCバイアス端子23に接続されている。な
お、前記バイアス入力端子7は、前記DCバイアス端子
23がフローティングや接地の態様となる場合には設け
られないこともある。
FIG. 10 is a schematic transparent perspective view showing an impedance detecting device provided with the above impedance detecting circuit. Board 44 on which impedance detection circuit is mounted
Is provided inside a shield case (shield means) 45 that electrically shields the inside thereof, and is further disposed inside a device casing (shield means) 4 that electrically shields the inside thereof. The device casing 4 includes an impedance connection terminal 5, a shield terminal 6, a bias input terminal 7,
The ground terminal 8 is provided so as to be exposed to the outside of the casing 4. Then, from the substrate 44, the signal line 19 connected to the terminal 24a of the changeover switch 24 is connected.
Extends and is connected to the impedance connection terminal 5.
The signal line 19 is covered with a shield line 20,
The shielded wire 20 is further covered from the outside with a second shielded wire (shielding means) 46, and is electrically shielded by the second shielded wire 46. The shield wire 20 includes the shield case 45 and the shield terminal 6.
It is connected to the. The device casing 4 and the second shield wire 46 are connected to the ground terminal 8, and the device casing 4 is grounded. The bias input terminal 7 is connected to the DC bias terminal 23 of the detection circuit. The bias input terminal 7 may not be provided when the DC bias terminal 23 is in a floating or ground mode.

【0043】次に、上記のように構成されたインピーダ
ンス検出回路及びインピーダンス検出装置の動作につい
て説明する。まず前記インピーダンス接続端子5から延
びる信号線19の端部に、インピーダンス素子18の一
例として容量センサを接続する。この接続には、2重シ
ールドケーブルを用いる。そしてこのケーブルの軸線を
当該容量センサの接続に用いるとともに、内側シールド
線をシールド端子6に接続する。外側シールド線は、ケ
ーブルの長さ、ケーブル種類、使用環境等によって、接
地端子8に接続するか、シールド端子6に接続する等、
場合に応じて適宜使い分ければよい。またバイアス入力
端子7は、ここでは接地端子8と接続する。
Next, the operation of the impedance detecting circuit and the impedance detecting device configured as described above will be described. First, a capacitance sensor as an example of the impedance element 18 is connected to the end of the signal line 19 extending from the impedance connection terminal 5. A double shielded cable is used for this connection. Then, the axis of this cable is used for connecting the capacitance sensor, and the inner shield wire is connected to the shield terminal 6. The outer shield wire is connected to the ground terminal 8 or the shield terminal 6 depending on the length of the cable, the cable type, the operating environment, etc.
It may be properly used depending on the case. The bias input terminal 7 is connected to the ground terminal 8 here.

【0044】前記容量センサのインピーダンスをZとす
る。すると前記コア部1において、交流出力端子22の
電圧Voは、 Vo=−(R2/R1)・Vin (1) で表される。つまり、第1演算増幅器12と第2演算増
幅器11で構成されたボルテージフォロワ、第1抵抗1
5、第2抵抗16によって、入力電圧Vinを増幅した
電圧Voをボルテージフォロワの出力端子から出力させ
る増幅回路が構成されているのであるが、第2演算増幅
器11の両入力端子がイマジナリーショート状態であ
り、第1演算増幅器12とを含んで増幅回路が構成され
ていると言うことでもある。
Let Z be the impedance of the capacitance sensor. Then, in the core portion 1, the voltage Vo of the AC output terminal 22 is represented by Vo = − (R2 / R1) · Vin (1). That is, the voltage follower composed of the first operational amplifier 12 and the second operational amplifier 11, the first resistor 1
5. The second resistor 16 constitutes an amplifier circuit which outputs the voltage Vo obtained by amplifying the input voltage Vin from the output terminal of the voltage follower. However, both input terminals of the second operational amplifier 11 are in an imaginary short state. It also means that the amplifier circuit is configured to include the first operational amplifier 12.

【0045】反転増幅部2のゲインが−1となるように
抵抗32、33、34を設定すると、反転出力端子42
の電圧Vbは、 Vb=−Vc で表される。
When the resistors 32, 33 and 34 are set so that the gain of the inverting amplifier 2 becomes -1, the inverting output terminal 42
The voltage Vb of is represented by Vb = -Vc.

【0046】さらに計算のために、前記加算部3のみに
注目した時、の加算出力端子41の電圧Vaは、 Va=−R9・((Vo/R7)+(Vb/R8)) となるから、各抵抗値をR7=R8=R9と等しくして
おくと、Vaは Va=−(Vo+Vb) =―(Vo―Vc) =Vc−Vo (2) となり、反転増幅部2と加算部3とによってキャンセル
手段が構成される事が分かる。
Further, for the purpose of calculation, when attention is paid only to the adder 3, the voltage Va at the addition output terminal 41 is: Va = -R9. ((Vo / R7) + (Vb / R8)) , If each resistance value is made equal to R7 = R8 = R9, Va becomes Va = − (Vo + Vb) = − (Vo−Vc) = Vc−Vo (2), and the inverting amplification unit 2 and the addition unit 3 It can be seen that the canceling means is configured by.

【0047】ここで第3抵抗17を前記容量センサに向
かって流れる電流をiとすると、ボルテージフォロワや
イマジナリーショート等の機能によって、これらボルテ
ージフォロワや第2演算増幅器の入力端子で電流の出入
が無い状態となり、電流iのほぼ全量が前記容量センサ
に流れることになるからVo=Z・iとなり、信号出力
端子21から出力される検出信号の電圧Vcは、 Vc=i・R3+Vo =(1+R3/Z)・Vo で表され、検出信号Vcが第2演算増幅器の出力端子に
現れているVoを含んでいることが分かる。これを(1),
(2)式を用いて変形すると、 Va=Vc−Vo =(1+R3/Z)・Vo―Vo =(R3/Z)・Vo =−(R3・R2/(Z・R1))・Vin となる。 Z=1/(jωCs) であるから、電圧Vaは結局、 Va=−(jωCs・R3・R2/R1)・Vin と表される。従って加算出力端子41からは、前記容量
センサの容量値Csに比例した電圧値Vaが得られる。
従って、加算出力端子41から電圧Vaを取り出し、そ
の後このVaに基づいて種々の信号処理を行うことによ
り、容量値Csを得ることができる。
When the current flowing through the third resistor 17 toward the capacitance sensor is i , these voltage followers have a function such as a voltage follower or an imaginary short circuit.
-Input / output of current at the input terminal of the follower or the second operational amplifier
Then , since almost all amount of the current i flows to the capacitance sensor, Vo = Z · i, and the voltage Vc of the detection signal output from the signal output terminal 21 is Vc = i · R3 + Vo = (1 + R3 / Z) · Vo, and it can be seen that the detection signal Vc includes Vo appearing at the output terminal of the second operational amplifier. This is (1),
When it is transformed using the equation (2), Va = Vc−Vo = (1 + R3 / Z) · Vo−Vo = (R3 / Z) · Vo = − (R3 · R2 / (Z · R1)) · Vin . Since Z = 1 / (jωCs), the voltage Va is eventually expressed as Va = − (jωCs · R3 · R2 / R1) · Vin. Therefore, the voltage value Va proportional to the capacitance value Cs of the capacitance sensor is obtained from the addition output terminal 41.
Therefore, the capacitance value Cs can be obtained by taking out the voltage Va from the addition output terminal 41 and then performing various signal processing based on this Va.

【0048】前記第2演算増幅器11は、その反転入力
端子と非反転入力端子とをイマジナリ・ショートの状態
として動作している。しかしながら第2演算増幅器11
の入力インピーダンスも理想的な無限大ではないため、
前述のように反転入力端子の電圧Vomと非反転入力端
子の電圧Vopとの間には微小な振幅差及び位相差が発
生する。そしてこの振幅差及び位相差は、入力信号の周
波数が高くなるほど顕著になる。Vinが10Hzの
オーダーの高周波で前記容量センサの容量Csが例えば
10−15Fのオーダーであると、VomとVopとの
間の振幅差及び位相差は無視することができなくなる。
そのためCsがゼロのときもVo=−Vbとならず、測
定誤差が生じることになる。そこで前記容量センサの容
量値Csを測定する前に、前記切替スイッチ24の1次
側接続端子24aをシールド線20側の二次側接続端子
24cに接続して第2演算増幅器11の非反転入力端子
から前記容量センサを取り外した状態とする。そしてこ
の状態で、上記のインピーダンス検出回路を動作させ
る。そしてVo=−Vb、すなわちVa=0となるよう
に、反転増幅部2の第4抵抗32を調整してVbの振幅
をVoと合わせ、また容量が並列に接続されている第6
抵抗34を調整することで位相を回し、Vbの位相を−
Voに合わせておく。すなわち、反転増幅部2は、ゼロ
調整手段としても機能するということである。
The second operational amplifier 11 operates with its inverting input terminal and non-inverting input terminal being in an imaginary short circuit state. However, the second operational amplifier 11
Since the input impedance of is not ideal infinity,
As described above, a minute amplitude difference and phase difference occur between the voltage Vom at the inverting input terminal and the voltage Vop at the non-inverting input terminal. Then, the amplitude difference and the phase difference become more remarkable as the frequency of the input signal becomes higher. If Vin has a high frequency of the order of 10 9 Hz and the capacitance Cs of the capacitive sensor is of the order of 10 −15 F, the amplitude difference and the phase difference between Vom and Vop cannot be ignored.
Therefore, even when Cs is zero, Vo = -Vb does not hold and a measurement error occurs. Therefore, before measuring the capacitance value Cs of the capacitance sensor, the primary side connection terminal 24a of the changeover switch 24 is connected to the secondary side connection terminal 24c on the shield wire 20 side to connect the non-inverting input of the second operational amplifier 11. The capacitance sensor is removed from the terminal. Then, in this state, the impedance detection circuit is operated. Then, the fourth resistor 32 of the inverting amplification unit 2 is adjusted so that Vo = −Vb, that is, Va = 0, the amplitude of Vb is adjusted to Vo, and the capacitance is connected in parallel.
The phase is rotated by adjusting the resistance 34, and the phase of Vb is-
Set to Vo. That is, the inverting amplification unit 2 also functions as a zero adjustment unit.

【0049】上記のようにVomとVopとの間には僅
かに位相差・振幅差があるが、いずれも交流電圧Vin
に同期した信号である。そこで前記補償回路13の位相
調整部48に設けられた可変抵抗74によってVinの
位相を調整するとともに、振幅調整部49に設けられた
可変抵抗78によってVinの振幅を調整し、Vopと
位相及び振幅の等しいシールド電圧Vosを形成する。
従ってこの場合には、交流電圧発生器14及び補償回路
13がシールド電圧発生手段として機能することにな
る。図1に示す回路においては補償回路13の入力側を
第2演算増幅器11の出力端子に接続していたが、これ
は第2演算増幅器11の出力電圧Voが、その非反転入
力端子、すなわち信号線19の電圧とイマジナリ・ショ
ートによってほぼ等しいからである。しかしながら交流
電圧Vinも前記出力電圧Voと同期した信号であるか
ら、図3のようにVinを位相振幅補償してシールド線
20に印加することは、出力電圧Voを位相振幅補償し
た信号をシールド線20に印加したことと同様なことに
なる。ボルテージフォロワの出力であるVoよりも検出
回路の入力信号であるVinの方がノイズ成分が少ない
から、Vinを位相振幅補償してVosを形成し、シー
ルド線20に印加するとより高精度な検出をすることが
可能となる。これらによってシールド線20の電圧は瞬
時においても信号線19の電圧と等しくなり、信号線1
9とシールド線20との間の浮遊容量が確実にキャンセ
ルされる。
As described above, although there is a slight phase difference / amplitude difference between Vom and Vop, both are AC voltage Vin.
Is a signal synchronized with. Therefore, the phase of Vin is adjusted by the variable resistor 74 provided in the phase adjusting unit 48 of the compensating circuit 13 and the amplitude of Vin is adjusted by the variable resistor 78 provided in the amplitude adjusting unit 49, and Vop, phase and amplitude are adjusted. Of equal shield voltage Vos.
Therefore, in this case, the AC voltage generator 14 and the compensation circuit 13 function as a shield voltage generating means. In the circuit shown in FIG. 1, the input side of the compensating circuit 13 is connected to the output terminal of the second operational amplifier 11. This is because the output voltage Vo of the second operational amplifier 11 is the non-inverting input terminal, that is, the signal. This is because the voltage of the line 19 and the imaginary short circuit are almost equal. However, since the AC voltage Vin is also a signal synchronized with the output voltage Vo, applying Vin to the shield line 20 with phase amplitude compensation as shown in FIG. The same thing as that applied to No. 20. Since Vin, which is the input signal of the detection circuit, has a smaller noise component than Vo, which is the output of the voltage follower, Vin is phase-amplitude compensated to form Vos and applied to the shielded wire 20 for more accurate detection. It becomes possible to do. With these, the voltage of the shield line 20 becomes equal to the voltage of the signal line 19 even in an instant, and the signal line 1
The stray capacitance between 9 and the shield wire 20 is reliably canceled.

【0050】上記インピーダンス検出回路及びインピー
ダンス検出装置では、補償回路13で交流電圧Vin
(又はボルテージフォロワの出力電圧Vo)の振幅及び
位相を調整して、信号線19の電圧Vopと振幅及び位
相の等しいシールド電圧Vosを形成し、これをシール
ド線20に印加している。従ってVinが数kHz〜数
百kHz程度の低周波は言うに及ばず、例えば10
z以上の高周波であっても、信号線19とシールド線2
0との間の浮遊容量を確実にキャンセルし、前記容量セ
ンサが有する容量Csのみを正確に検出することができ
る。
In the impedance detection circuit and the impedance detection device, the compensating circuit 13 operates to generate the AC voltage Vin.
The amplitude and the phase of (or the output voltage Vo of the voltage follower) are adjusted to form the shield voltage Vos having the same amplitude and phase as the voltage Vop of the signal line 19, and this is applied to the shield line 20. Therefore, not to mention a low frequency where Vin is about several kHz to several hundred kHz, for example, 10 9 H
Signal line 19 and shielded line 2 even at high frequencies above z
It is possible to reliably cancel the stray capacitance between 0 and 0, and accurately detect only the capacitance Cs of the capacitance sensor.

【0051】また第2演算増幅器11は、全ての端子が
交流動作しているため、この第2演算増幅器11だけで
大きなゲインを得ようとすると、揺らぎ等による演算誤
差が大きくなってしまう。そしてその結果、容量値Cs
の測定に誤差が含まれることになる。そこで上記では、
第2演算増幅器11については反転入力端子と出力端子
とを短絡し、ゲイン=1のボルテージフォロワとして機
能させている。そして第1演算増幅器12を用いて、必
要なゲインはこの第1演算増幅器12でかせぐようにし
ている。従ってCsの測定を正確に行うことができる。
また電圧増幅を行う第1演算増幅器12は、その非反転
入力端子を接地している。非反転入力端子を接地すると
この端子の電圧が安定するので、特に演算増幅器を高速
動作させている場合に、出力信号に含まれる高調波を抑
制することができる。この端子は電圧が安定すればよい
ので、接地以外に一定の電圧が印加されていてもよい。
いずれにせよ高速で動作させる場合には、この端子が一
定の電圧値に保持されていることが好ましい。これによ
り従来の回路で誤差要因となっていたVaの高調波成分
が大幅に低減されるので、演算精度を顕著に向上させる
ことができる。従って一段と高精度なCsの測定をする
ことができる。
Further, since all terminals of the second operational amplifier 11 are operated in an alternating current, if a large gain is to be obtained only by the second operational amplifier 11, an operational error due to fluctuations and the like will increase. As a result, the capacitance value Cs
There will be an error in the measurement of. So in the above,
The inverting input terminal and the output terminal of the second operational amplifier 11 are short-circuited to function as a gain follower voltage follower. The first operational amplifier 12 is used to obtain a necessary gain by the first operational amplifier 12. Therefore, Cs can be accurately measured.
The first operational amplifier 12 that performs voltage amplification has its non-inverting input terminal grounded. Since grounding the non-inverting input terminal stabilizes the voltage at this terminal, harmonics contained in the output signal can be suppressed especially when the operational amplifier is operating at high speed. As long as the voltage is stable at this terminal, a constant voltage other than ground may be applied.
In any case, when operating at high speed, it is preferable that this terminal be held at a constant voltage value. As a result, the harmonic component of Va, which has been a factor of error in the conventional circuit, is significantly reduced, so that the calculation accuracy can be significantly improved. Therefore, it is possible to measure Cs with higher accuracy.

【0052】さらに上記では、VcからVoを差し引く
ことにより、Csに比例した電圧Vaを加算出力端子4
1から取り出せるようにしている。つまり、前記容量セ
ンサに流れる電流のみを検出できる。これによってCs
を算出するために必要な以後の信号処理回路を簡素化し
て誤差要因の発生を極力抑制することができる。Vcか
らVoを差し引くにあたっては、図4、図5や図6にあ
るように、直接減算器を用いることが多い。この場合、
演算増幅器50,51の入力端子には、VcとVoとが
直接印加されるが、演算増幅器50のように、安定化の
ために一つの端子が、接地または一定の電圧に保持され
るようにしてもよい。加えて、図6では、Vcの入力側
に位相補償回路を設けているが、この様に、いずれかの
入力端子に位相振幅補償回路が付加されても良い。ま
た、一方で、図3の様に、VcからVoを差し引くにあ
たっては、Vcを反転してからVoとを加算するように
してもよい。これは、演算増幅器の動作を高精度に安定
化させるためには演算増幅器の非反転入力端子を接地又
は一定の電圧で保持することが望ましいが、反転増幅器
と加算器との構成にすれば、それぞれ演算増幅器の非反
転入力端子を接地又は一定の電圧が印加されそれが保持
されて構成することができる。この例の場合では、反転
増幅部2を構成する第3演算増幅器36と加算部3を構
成する第4演算増幅器40の非反転入力端子とをそれぞ
れ接地している。いずれにせよ高速で動作させる場合に
は、これらの非反転入力端子が一定の電圧値に保持され
ていれば演算増幅器の動作が安定するので、こうした所
定の電圧に端子を接続することが好ましいのである。こ
うすることによって演算増幅器40の出力電圧Vaに含
まれ得る高調波を抑制し、さらに精度の高いCsの測定
をすることができるようにしている。
Further, in the above, by subtracting Vo from Vc, the voltage Va proportional to Cs is added to the addition output terminal 4
I can take it out from 1. That is, only the current flowing through the capacitance sensor can be detected. This makes Cs
It is possible to simplify the subsequent signal processing circuit necessary for calculating the above and suppress the occurrence of error factors as much as possible. When subtracting Vo from Vc, a direct subtractor is often used as shown in FIGS. 4, 5, and 6. in this case,
Vc and Vo are directly applied to the input terminals of the operational amplifiers 50 and 51. However, like the operational amplifier 50, one terminal is kept at ground or a constant voltage for stabilization. May be. In addition, although the phase compensation circuit is provided on the Vc input side in FIG. 6, the phase amplitude compensation circuit may be added to any of the input terminals in this way. On the other hand, as shown in FIG. 3, when subtracting Vo from Vc, it is possible to invert Vc and then add Vo. In order to stabilize the operation of the operational amplifier with high accuracy, it is desirable to hold the non-inverting input terminal of the operational amplifier at ground or at a constant voltage, but if the configuration of the inverting amplifier and the adder is used, The non-inverting input terminals of the operational amplifiers can be configured such that they are grounded or a constant voltage is applied and held. In the case of this example, the third operational amplifier 36 forming the inverting amplifier 2 and the non-inverting input terminal of the fourth operational amplifier 40 forming the adder 3 are both grounded. In any case, when operating at high speed, the operation of the operational amplifier is stable if these non-inverting input terminals are held at a constant voltage value, so it is preferable to connect the terminals to such a predetermined voltage. is there. By doing so, harmonics that may be included in the output voltage Va of the operational amplifier 40 are suppressed, and Cs can be measured with higher accuracy.

【0053】また前記第2演算増幅器11は、その反転
入力端子と非反転入力端子とをイマジナリ・ショートの
状態として動作している。しかしながら、両入力端子電
圧Vom、Vop間に振幅差及び位相差が生じるのは上
記の通りである。そのため反転増幅部2及び加算部3の
増幅度を正確に「1」となるように設定しても、Cs=
0のときにVa=0とならない。そこで上記では反転増
幅部2においてVcの位相及び振幅を調整できるように
し、Cs=0のとき確実にVa=0となるようなゼロ調
整を可能としている。またここでの位相調整は、演算増
幅器の非反転入力端子にコンデンサを接続した全域通過
フィルタによるのではなく、演算増幅器の非反転入力端
子を接地するとともに帰還回路に容量成分を設けた反転
増幅器によって行うようにしている。従って、ここでも
出力信号に含まれ得る高調波を抑制して、Csの測定精
度が低下するのを防止している。ここでも前記端子は、
上記と同様、接地以外に一定の電圧が印加されるように
してもよい。
The second operational amplifier 11 operates with its inverting input terminal and non-inverting input terminal being in an imaginary short state. However, as described above, an amplitude difference and a phase difference occur between the two input terminal voltages Vom and Vop. Therefore, even if the amplification degrees of the inverting amplification unit 2 and the addition unit 3 are set to be exactly “1”, Cs =
When it is 0, Va does not become 0. Therefore, in the above description, the phase and the amplitude of Vc can be adjusted in the inverting amplification unit 2, and zero adjustment can be performed so that Va = 0 is surely achieved when Cs = 0. Also, the phase adjustment here is not performed by an all-pass filter in which a capacitor is connected to the non-inverting input terminal of the operational amplifier, but by an inverting amplifier in which the non-inverting input terminal of the operational amplifier is grounded and a feedback circuit is provided with a capacitive component. I am trying to do it. Therefore, also in this case, harmonics that may be included in the output signal are suppressed to prevent the measurement accuracy of Cs from decreasing. Again, the terminals are
Similar to the above, a constant voltage other than ground may be applied.

【0054】ゼロ調整は、前記容量センサの接続を切り
離した状態で行うが、この接続の切り離しを通常のスイ
ッチで行うと、切り離された前記容量センサと信号線1
9との間に生じる浮遊容量により、正確なゼロ調整がで
きない。そこで本例のインピーダンス検出回路では、信
号線19から切り離された前記容量センサを切替スイッ
チ24でシールド線20と接続するようにしている。こ
のシールド線20に印加されている電圧Vosは信号線
19の電圧Vopと等しいから、信号線19から切り離
された前記容量センサと信号線19との間に浮遊容量を
生じさせることなく、正確なゼロ調整をすることができ
る。
Zero adjustment is performed in the state where the connection of the capacitance sensor is cut off. If this connection is cut off by a normal switch, the cut capacitance sensor and the signal line 1 are disconnected.
Accurate zero adjustment cannot be performed due to the stray capacitance generated between 9 and 9. Therefore, in the impedance detection circuit of this example, the capacitance sensor separated from the signal line 19 is connected to the shield line 20 by the changeover switch 24. Since the voltage Vos applied to the shield line 20 is equal to the voltage Vop of the signal line 19, an accurate stray capacitance is not generated between the signal line 19 and the capacitance sensor separated from the signal line 19. Zero adjustment is possible.

【0055】さらに上記インピーダンス検出装置では、
信号線19をシールドするシールド線20を、さらに第
2シールド線46でシールドしている。ケーブルが短い
ときはこの第2シールド線46を接地して、電圧Vos
が印加されたシールド線20に外乱ノイズが重畳される
のを防止できる。従って信号線19とシールド線20と
の同電位性を確実に維持することができる。またインピ
ーダンス検出回路が実装された基板44をシールドケー
ス45内に入れ、このシールドケース45を前記シール
ド線20と同電位にしている。従って、このシールドケ
ース45と信号線19との間で浮遊容量が発生するのを
防止しつつ基板44をシールドすることができる。さら
にシールドケース45を収納した装置ケーシング4を接
地している。従って、電圧Vosが印加されたシールド
ケース45に外乱ノイズが重畳されるのを防止して、信
号線19とシールドケース45との同電位性を確実に維
持することができる。
Further, in the above impedance detecting device,
The shield line 20 that shields the signal line 19 is further shielded by the second shield line 46. When the cable is short, ground the second shielded wire 46 to obtain the voltage Vos.
It is possible to prevent disturbance noise from being superimposed on the shielded wire 20 to which is applied. Therefore, it is possible to reliably maintain the same potential of the signal line 19 and the shield line 20. Further, the substrate 44 on which the impedance detection circuit is mounted is put in the shield case 45, and the shield case 45 is set to the same potential as the shield wire 20. Therefore, the substrate 44 can be shielded while preventing the generation of stray capacitance between the shield case 45 and the signal line 19. Further, the device casing 4 accommodating the shield case 45 is grounded. Therefore, it is possible to prevent disturbance noise from being superposed on the shield case 45 to which the voltage Vos is applied, and to reliably maintain the same potential of the signal line 19 and the shield case 45.

【0056】本例のインピーダンス検出回路は、上記実
施形態に限定されるものではなく、この発明の範囲内で
種々変更して実施することができる。上記では信号線1
9の端部にインピーダンス素子18として容量センサを
取り付けるようにしたが、信号線19の端部に測定電極
を形成し、この測定電極と測定対象との間で形成される
容量Csを上記検出回路又は測定装置で検出するように
してもよい。
The impedance detection circuit of this example is not limited to the above embodiment, but can be implemented with various modifications within the scope of the present invention. In the above, signal line 1
Although the capacitance sensor is attached to the end portion of 9 as the impedance element 18, the measurement electrode is formed at the end portion of the signal line 19, and the capacitance Cs formed between the measurement electrode and the measurement target is used as the detection circuit. Alternatively, it may be detected by a measuring device.

【0057】また上記では補償回路13によって信号線
19とシールド線20とを同電位としたが、インピーダ
ンス検出回路の使用状況等により両者19、20間に所
定の電位差を与えたいような場合には、前記補償回路1
3で交流電圧Vinの振幅と位相とを適宜に調整すれば
よい。
Further, in the above, the signal line 19 and the shield line 20 are made to have the same potential by the compensating circuit 13. However, when it is desired to give a predetermined potential difference between the signal line 19 and the shield line 20 due to the usage of the impedance detection circuit, etc. Compensation circuit 1
In 3, the amplitude and the phase of the AC voltage Vin may be adjusted appropriately.

【0058】さらに図1で示す上記検出回路の具体的な
構成は一例であって、他の回路構成を採用することがで
きるのは勿論である。例えばコア部1を構成する第1演
算増幅器12及び第2演算増幅器11を、それぞれ非反
転増幅器として構成するような回路としてもよい。
Further, the specific configuration of the detection circuit shown in FIG. 1 is an example, and it goes without saying that other circuit configurations can be adopted. For example, the first operational amplifier 12 and the second operational amplifier 11 that form the core unit 1 may be circuits that are configured as non-inverting amplifiers, respectively.

【0059】また上記では補償回路13を位相調整部4
8と振幅調整部49とで構成したが、反転増幅部2と同
様の回路によって補償回路13を構成してもよい。この
ようにすると演算増幅器の非反転入力端子が接地される
ことになるので、シールド電圧に高調波が含まれてこれ
が誤差要因となるのをさらに防止することができる。
In the above description, the compensating circuit 13 is replaced by the phase adjusting unit 4
8 and the amplitude adjusting unit 49, the compensating circuit 13 may be configured by the same circuit as the inverting amplifying unit 2. In this case, the non-inverting input terminal of the operational amplifier is grounded, so that it is possible to further prevent the shield voltage from including harmonics and causing an error.

【0060】上記ではインピーダンス素子18として容
量センサを用いたが、これは誘導性の素子を用いてもよ
い。また電圧によって容量が変化する素子のC−V(容
量−電圧)特性を検出する場合には、前記バイアス入力
端子7にDC電圧を変化させながら印加すればよい。バ
イアス電圧は前記容量センサの反信号線側に印加される
から、信号線19の電位Vop自体は一定の電圧を中心
に振動する交流電圧のままとなる。従ってVcが不安定
になってこれが測定結果の誤差要因となるのを回避する
ことができる。このようなDCバイアスの発生器は測定
装置に外部から接続してもよいが、予め検出回路のDC
バイアス端子23に接続して測定装置の内部に設けても
よい。また内部に設けた発生器と外部から接続した発生
器とを切り替えて前記DCバイアス入力端子23に接続
できるようにしてもよい。
Although a capacitive sensor is used as the impedance element 18 in the above, an inductive element may be used instead. To detect the CV (capacitance-voltage) characteristic of the element, the capacitance of which changes depending on the voltage, the DC voltage may be applied to the bias input terminal 7 while changing the DC voltage. Since the bias voltage is applied to the side opposite to the signal line of the capacitance sensor, the potential Vop itself of the signal line 19 remains an AC voltage oscillating around a constant voltage. Therefore, Vc can be prevented from becoming unstable and causing an error in the measurement result. Such a DC bias generator may be externally connected to the measuring device, but the DC of the detection circuit may be previously connected.
It may be connected to the bias terminal 23 and provided inside the measuring device. Further, the generator provided inside and the generator connected from the outside may be switched to be connected to the DC bias input terminal 23.

【0061】さらに上記では単一のインピーダンス素子
を接続する場合を説明したが、複数のインピーダンス素
子を接続し、測定する素子を切り替えられるようにして
もよい。図11は、このような場合における信号線19
の端部を示す図である。複数のインピーダンス素子1
8、26を設ける場合には、各素子18、26に対応し
て上記した切替スイッチ24と同構成の切替スイッチ2
5を設ける。そして信号線19を各2次側接続端子の一
つに接続するとともに、シールド線20を2次側接続端
子の他の一つに接続する。1次側接続端子には、それぞ
れインピーダンス素子18、26を接続する。そして両
切替スイッチ24、25を次のように制御して、マルチ
プレクサを構成できる。すなわち、一方の素子18を信
号線19に接続するときには、同図に示すように素子1
8が接続された切替スイッチ24の1次側接続端子と信
号線とが接続され、他方の切替スイッチ25の1次側接
続端子とシールドとが接続されるように両切替スイッチ
24、25を制御する。また他方の素子26を信号線1
9に接続するときには、素子26が接続された切替スイ
ッチ25の1次側接続端子と信号線とが接続され、他方
の切替スイッチ24の1次側接続端子とシールドとが接
続されるように両切替スイッチ24、25を制御する。
またこのマルチプレクサは、検出回路のゼロ調整を行う
場合などに信号線19から両素子18、26をともに切
り離すように制御してもよいし、検出の目的等によって
は両素子18、26をともに信号線に接続するように制
御してもよい。このマルチプレクサは、検出等の目的と
する素子を接続した切替スイッチ以外のすべての切替ス
イッチをシールド線側に接続することにより、浮遊容量
等の外乱因子を極力減少させることができる。
Furthermore, although the case where a single impedance element is connected has been described above, a plurality of impedance elements may be connected so that the elements to be measured can be switched. FIG. 11 shows the signal line 19 in such a case.
It is a figure which shows the edge part. Multiple impedance elements 1
In the case where 8 and 26 are provided, the changeover switch 2 having the same configuration as the changeover switch 24 described above corresponding to each element 18 and 26.
5 is provided. Then, the signal line 19 is connected to one of the secondary side connecting terminals, and the shield line 20 is connected to the other one of the secondary side connecting terminals. Impedance elements 18 and 26 are connected to the primary side connection terminals, respectively. Then, the multiplexers can be constructed by controlling both changeover switches 24 and 25 as follows. That is, when connecting one of the elements 18 to the signal line 19, as shown in FIG.
Both the changeover switches 24 and 25 are controlled so that the primary side connection terminal of the changeover switch 24 to which 8 is connected and the signal line are connected, and the primary side connection terminal of the other changeover switch 25 is connected to the shield. To do. The other element 26 is connected to the signal line 1
9 is connected so that the primary side connection terminal of the changeover switch 25 to which the element 26 is connected and the signal line are connected, and the primary side connection terminal of the other changeover switch 24 and the shield are connected. The changeover switches 24 and 25 are controlled.
In addition, this multiplexer may be controlled so as to disconnect both elements 18 and 26 from the signal line 19 when performing zero adjustment of the detection circuit, or both elements 18 and 26 may be signaled depending on the purpose of detection. It may be controlled to connect to a line. This multiplexer can reduce disturbance factors such as stray capacitance as much as possible by connecting all the changeover switches other than the changeover switch to which the target element for detection or the like is connected to the shield line side.

【0062】またこのような切替スイッチ24は、増幅
回路のゲイン切替にも用いることができる。例えば図1
に示す第1インピーダンス17の代わりに、抵抗値の異
なる複数の抵抗(インピーダンス)と各抵抗(インピー
ダンス)に対する選択手段として切替スイッチ24を信
号線を複数の抵抗との間に設ける。図12に示されるよ
うに、各抵抗の一端が第1演算増幅器12の出力端子に
接続される一方、各抵抗の他端が前記切替スイッチ24
の1次側接続端子24aに接続される。また2次側接続
端子の24bを信号線に接続し、他の端子24cをシー
ルド線20に接続する。そしてこれら選択手段によって
選択されたインピーダンスは合成インピーダンスとな
り、選択されなかった抵抗はその接続先がシールド線2
0となるようする。このように各切替スイッチ24を制
御するマルチプレクサは選択手段となっている。すると
上記と同様に、接続しない抵抗と信号線又はシールドと
の間に発生する浮遊容量を制御でき、Csの高精度な検
出を妨げることなくインピーダンス素子に加えられる電
位差を変えることが可能となり、結果として、ゲインの
切替ができるようになる。また、図13に示すように、
切替スイッチを第1演算増幅器12と第1インピーダン
ス17との間に設けても良い。
Further, such a changeover switch 24 can also be used for changing the gain of the amplifier circuit. Figure 1
Instead of the first impedance 17 shown in FIG. 3, a changeover switch 24 is provided between the plurality of resistances (impedances) having different resistance values and a plurality of signal lines as selection means for the respective resistances (impedances). As shown in FIG. 12, one end of each resistor is connected to the output terminal of the first operational amplifier 12, while the other end of each resistor is the changeover switch 24.
Is connected to the primary side connection terminal 24a. Further, the secondary side connection terminal 24b is connected to the signal line, and the other terminal 24c is connected to the shield line 20. Then, the impedance selected by these selecting means becomes a composite impedance, and the connection destination of the resistance not selected is the shielded wire 2
Make it 0. In this way, the multiplexer that controls each of the changeover switches 24 serves as a selection unit. Then, similarly to the above, it is possible to control the stray capacitance generated between the unconnected resistor and the signal line or the shield, and it is possible to change the potential difference applied to the impedance element without hindering the highly accurate detection of Cs. As a result, the gain can be switched. Also, as shown in FIG.
A changeover switch may be provided between the first operational amplifier 12 and the first impedance 17.

【0063】またこのような切替スイッチ24は、増幅
回路のゲイン切替にも用いることができる。例えば図1
に示す第2抵抗16の代わりに、図14で示しているよ
うな、抵抗値の異なる複数の抵抗121,122と各抵
抗に対応して切替スイッチ24、25を設ける。そして
各抵抗の一端を第2演算増幅器12の反転入力端子に接
続する一方、各抵抗の他端を前記切替スイッチ24の1
次側接続端子24aに接続する。また2次側接続端子の
24bを第2演算増幅器11の出力端子に接続し、2次
側接続端子の24cをシールド線20に接続する。そし
て第2演算増幅器11の出力端子に接続する抵抗以外
は、その接続先がシールド線20となるように各切替ス
イッチ24を制御してマルチプレクサを構成する。する
と上記と同様に、接続しない抵抗と第2演算増幅器11
の出力端子との間に発生する浮遊容量を制御でき、Cs
の高精度な検出を妨げることなく増幅回路のゲイン切替
ができる。なお例示はしていないが、第1抵抗15につ
いても同様である。これらについても切替スイッチ24
を用いて抵抗値の異なる複数の抵抗から回路に接続する
抵抗を選択できるようにし、選択されない抵抗は電圧印
加端子24cに接続されるようにして、検出対象や測定
状況に応じた正確なレンジ切替ができるようにしてもよ
い。
Further, such a changeover switch 24 can also be used for changing the gain of the amplifier circuit. Figure 1
Instead of the second resistor 16 shown in FIG. 14, a plurality of resistors 121 and 122 having different resistance values and changeover switches 24 and 25 corresponding to the resistors are provided as shown in FIG. Then, one end of each resistor is connected to the inverting input terminal of the second operational amplifier 12, while the other end of each resistor is set to 1 of the changeover switch 24.
It is connected to the next connection terminal 24a. Further, the secondary side connection terminal 24b is connected to the output terminal of the second operational amplifier 11, and the secondary side connection terminal 24c is connected to the shielded wire 20. Then, except for the resistor connected to the output terminal of the second operational amplifier 11, each selector switch 24 is controlled so that the connection destination is the shielded wire 20 to form a multiplexer. Then, similarly to the above, the resistor not connected and the second operational amplifier 11
The stray capacitance generated between the output terminal of
It is possible to switch the gain of the amplifier circuit without interfering with the highly accurate detection of. Although not illustrated, the same applies to the first resistor 15. These also changeover switch 24
The resistor to be connected to the circuit can be selected from a plurality of resistors having different resistance values by using, and the resistor which is not selected is connected to the voltage applying terminal 24c so that the range can be accurately switched according to the detection target or the measurement situation. May be allowed.

【0064】上記では、切替スイッチ24を、1次側接
続端子24a、2次側接続端子24b、及び24cを備
えた3端子切替スイッチとして構成した場合を示した。
しかしながらこれは、1次側接続端子24aが2個以上
とされ、接続先となる2次側接続端子が3個以上に構成
されていてもよい。そのような場合には、接続先となる
2次側接続端子のうち少なくとも1つがシールドに接続
され、この端子と他の2次側接続端子との間で1次側接
続端子24aの接続先が切り替えられるように成されて
いればよい。
In the above, the case where the changeover switch 24 is configured as a three-terminal changeover switch having the primary side connection terminals 24a, the secondary side connection terminals 24b, and 24c has been shown.
However, this may have two or more primary side connection terminals 24a and three or more secondary side connection terminals to be connected. In such a case, at least one of the secondary side connection terminals to be the connection destination is connected to the shield, and the connection destination of the primary side connection terminal 24a is between this terminal and another secondary side connection terminal. It only needs to be configured to be switched.

【0065】また信号線19のシールドは、2重、3重
と重ねてシールドしてもよい。上記では2重シールドケ
ーブルの長さが約50cm以上であるときは外側シール
ド線をシールド端子6に接続するようにしたが、第1演
算増幅器12が十分な電流を取り出すことのできるパワ
ー型であるような場合には、そのパワーに見合った長さ
まで50cm以上の外側シールド線を接地端子8に接続
することができる。
Further, the signal line 19 may be shielded in a double or triple layer. Although the outer shield wire is connected to the shield terminal 6 when the length of the double shielded cable is about 50 cm or more in the above description, the first operational amplifier 12 is a power type capable of extracting a sufficient current. In such a case, it is possible to connect the outer shield wire having a length corresponding to the power of 50 cm or more to the ground terminal 8.

【0066】[0066]

【発明の効果】本発明のインピーダンス検出回路、イン
ピーダンス検出装置、又はインピーダンス検出方法で
は、信号線とシールド手段との間の浮遊容量をコントロ
ールしつつ、信号の出力端子に現れる電圧に高調波等の
ノイズが含まれるのを抑制することができる。従ってイ
ンピーダンス素子が有するインピーダンスを高精度で検
出することが可能となる。
According to the impedance detecting circuit, impedance detecting device, or impedance detecting method of the present invention, the voltage appearing at the output terminal of the signal is controlled by the harmonics or the like while controlling the stray capacitance between the signal line and the shield means. It is possible to suppress the inclusion of noise. Therefore, the impedance of the impedance element can be detected with high accuracy.

【0067】また本発明のインピーダンス検出回路又は
インピーダンス検出方法では、信号線とシールド手段と
の間の電位差を正確に所望の値とすることができる。例
えばこの電位差をゼロとすれば、信号線とシールド手段
との間の浮遊容量をキャンセルすることができる。また
本発明のインピーダンス検出装置では、外部のインピー
ダンス素子との接続線を、この接続線との間の電位差が
正確に制御されたシールド手段で遮蔽することができ
る。シールド手段の電位を接続線の電位と等しいものと
すると、両者間の浮遊容量をキャンセルすることができ
る。従ってこれらの検出回路、検出方法、又は検出装置
では、インピーダンス素子の有するインピーダンスの値
をより正確に検出することが可能となる。
Further, according to the impedance detecting circuit or the impedance detecting method of the present invention, the potential difference between the signal line and the shield means can be accurately set to a desired value. For example, if this potential difference is set to zero, the stray capacitance between the signal line and the shield means can be canceled. Further, in the impedance detection device of the present invention, the connection line to the external impedance element can be shielded by the shield means in which the potential difference between the connection line and the external connection is accurately controlled. If the potential of the shield means is equal to the potential of the connecting line, the stray capacitance between the two can be canceled. Therefore, these detection circuits, detection methods, or detection devices can detect the impedance value of the impedance element more accurately.

【0068】さらに本発明のインピーダンス検出回路又
はインピーダンス検出方法では、インピーダンス素子を
流れる電流に比例した信号を得ることができるので、以
後の信号処理を簡素化して後段において含まれる誤差を
抑制することが可能となる。
Further, according to the impedance detection circuit or the impedance detection method of the present invention, since a signal proportional to the current flowing through the impedance element can be obtained, the subsequent signal processing can be simplified and the error contained in the subsequent stage can be suppressed. It will be possible.

【0069】加えて本発明のインピーダンス検出回路、
インピーダンス検出装置、又はインピーダンス検出方法
では、インピーダンス素子にバイアスを印加しながらそ
のインピーダンスを検出することができるので、電圧に
よってインピーダンスが変化する素子についてインピー
ダンスの検出及びC−V測定を容易に行うことが可能と
なる。
In addition, the impedance detection circuit of the present invention,
In the impedance detection device or the impedance detection method, the impedance can be detected while applying the bias to the impedance element, and therefore the impedance and the CV measurement can be easily performed for the element whose impedance changes depending on the voltage. It will be possible.

【0070】また切替手段を更に用いれば、インピーダ
ンス素子を信号線から切り離したときにも、インピーダ
ンス素子と信号線との間を所定電位に維持することがで
きる。例えばこの電位差をゼロとすると、両者間の浮遊
容量をキャンセルすることが可能となる。従って、例え
ばインピーダンス検出回路等においてゼロ調整、リセッ
ト、初期設定等の回路の更正を正確に行うことが可能と
なる。ここで、複数の切替手段又はマルチプレクサを用
いれば、複数の1次側から必要なインピーダンス素子だ
けを選択して2次側に接続する場合にも、接続から切り
離された1次側接続端子と2次側接続端子との間を所定
電位に維持することができ、例えばこの電位差をゼロと
すると、両者間の浮遊容量をキャンセルすることができ
るので、例えばインピーダンス検出回路等において、複
数の被測定素子(即ちインピーダンス素子)から適宜に
素子を選択してインピーダンス値を検出するような場合
にも、正確な検出を行うことが可能となる。
Further, by further using the switching means, it is possible to maintain a predetermined potential between the impedance element and the signal line even when the impedance element is separated from the signal line. For example, if this potential difference is set to zero, it is possible to cancel the stray capacitance between the two. Therefore, for example, in an impedance detection circuit or the like, it is possible to accurately calibrate the circuit such as zero adjustment, reset, and initial setting. Here, by using a plurality of switching means or multiplexers, even when only the necessary impedance elements are selected from the plurality of primary sides and connected to the secondary side, the primary side connection terminals and A predetermined potential can be maintained between the secondary side connection terminal and, for example, if this potential difference is set to zero, the stray capacitance between the two can be canceled. Even when the impedance value is detected by appropriately selecting an element (that is, an impedance element), accurate detection can be performed.

【0071】さらにまた本発明のインピーダンス検出回
路では、選択手段やマルチプレクサを用いることによっ
て、回路中のインピーダンスを複数準備して適宜インピ
ーダンスを選択する際に、選択されない接続から切り離
されたインピーダンスと、その接続先との間を所定電位
に維持することができる。従って、検出対象に応じてレ
ンジ切替を、非選択インピーダンスにかかわる浮遊容量
をキャンセルして行うことが出来、その結果、回路の増
幅特性を正確に変化させて高精度な検出を行うことが可
能となる。
Furthermore, in the impedance detection circuit of the present invention, by using the selection means and the multiplexer, when preparing a plurality of impedances in the circuit and selecting the impedances appropriately, the impedances separated from the unselected connections and the impedances It is possible to maintain the predetermined potential between the connection destination. Therefore, it is possible to switch the range according to the detection target by canceling the stray capacitance related to the non-selective impedance, and as a result, it is possible to accurately change the amplification characteristic of the circuit and perform highly accurate detection. Become.

【0072】本発明のインピーダンス検出装置では、信
号線や測定回路基板を遮蔽するシールド手段に外乱ノイ
ズが重畳するのを防止することができる。また本発明の
インピーダンス検出装置では、信号線と基板外部との間
の浮遊容量を正確にコントロールすることができる。従
ってこれらの装置では、一段と高精度なインピーダンス
検出を行うことが可能となる。
In the impedance detecting device of the present invention, it is possible to prevent disturbance noise from being superposed on the shield means for shielding the signal line and the measurement circuit board. Further, in the impedance detecting device of the present invention, it is possible to accurately control the stray capacitance between the signal line and the outside of the substrate. Therefore, in these devices, impedance detection can be performed with higher accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施形態のインピーダンス検出回
路のコア部を示す回路図である。
FIG. 1 is a circuit diagram showing a core portion of an impedance detection circuit according to an embodiment of the present invention.

【図2】この発明の一実施形態のインピーダンス検出回
路のコア部を示す回路図である。
FIG. 2 is a circuit diagram showing a core portion of an impedance detection circuit according to an embodiment of the present invention.

【図3】上記インピーダンス検出回路を示す回路図であ
る。
FIG. 3 is a circuit diagram showing the impedance detection circuit.

【図4】上記インピーダンス検出回路の一部分を示す回
路図である。
FIG. 4 is a circuit diagram showing a part of the impedance detection circuit.

【図5】上記インピーダンス検出回路の一部分を示す回
路図である。
FIG. 5 is a circuit diagram showing a part of the impedance detection circuit.

【図6】上記インピーダンス検出回路の一部分を示す回
路図である。
FIG. 6 is a circuit diagram showing a part of the impedance detection circuit.

【図7】上記コア部に設けられた補償回路を示す回路図
である。
FIG. 7 is a circuit diagram showing a compensation circuit provided in the core section.

【図8】上記コア部に設けられた第1演算増幅器の入力
側を示す回路図である。
FIG. 8 is a circuit diagram showing an input side of a first operational amplifier provided in the core section.

【図9】上記コア部に設けられた信号線の端部を示す回
路図である。
FIG. 9 is a circuit diagram showing an end portion of a signal line provided in the core portion.

【図10】この発明の一実施形態のインピーダンス検出
装置を示す模式透過斜視図である。
FIG. 10 is a schematic transparent perspective view showing an impedance detection device according to an embodiment of the present invention.

【図11】上記実施形態の変形例における信号線の端部
を示す回路図である。
FIG. 11 is a circuit diagram showing an end portion of a signal line in a modified example of the above embodiment.

【図12】この発明のインピーダンス検出回路のコア部
の他の例を示す回路図である。
FIG. 12 is a circuit diagram showing another example of the core section of the impedance detection circuit of the present invention.

【図13】この発明のインピーダンス検出回路のコア部
の他の例を示す回路図である。
FIG. 13 is a circuit diagram showing another example of the core section of the impedance detection circuit of the present invention.

【図14】この発明のインピーダンス検出回路のコア部
の他の例を示す回路図である。
FIG. 14 is a circuit diagram showing another example of the core section of the impedance detection circuit of the present invention.

【図15】従来例のインピーダンス検出回路を示す回路
図である。
FIG. 15 is a circuit diagram showing a conventional impedance detection circuit.

【符号の説明】[Explanation of symbols]

1 コア部 2 反転増幅部 3 加算部 4 装置ケーシング 5 インピーダンス接続端子 6 シールド端子 7 バイアス入力端子 8 接地端子 11 第2演算増幅器 12 第1演算増幅器 13 補償回路 14 交流電圧発生器 15 第1抵抗 16 第2抵抗 17 第3抵抗 18 インピーダンス素子 19 信号線 20 シールド線 21 信号出力端子 23 DCバイアス端子 24、25、26 切替スイッチ 32 第4抵抗 33 第5抵抗 34 第6抵抗 35 コンデンサ 36 第3演算増幅器 37 第7抵抗 38 第8抵抗 39 第9抵抗 40 第4演算増幅器 44 基板 45 シールドケース 46 第2シールド線 50、51 第5演算増幅器 1 core part 2 Inversion amplifier 3 adder 4 Equipment casing 5 impedance connection terminal 6 Shield terminal 7 Bias input terminal 8 ground terminals 11 Second operational amplifier 12 First operational amplifier 13 Compensation circuit 14 AC voltage generator 15 First resistance 16 Second resistance 17th resistance 18 Impedance element 19 signal lines 20 shielded wire 21 Signal output terminal 23 DC bias terminal 24, 25, 26 changeover switch 32 Fourth resistance 33 5th resistance 34 6th resistance 35 capacitor 36 Third operational amplifier 37th resistance 38 8th resistance 39 9th resistance 40 Fourth operational amplifier 44 substrate 45 shield case 46 Second shielded wire 50, 51 Fifth operational amplifier

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 俊行 兵庫県尼崎市扶桑町1番8号 住友金属 工業株式会社エレクトロニクス技術研究 所内 (72)発明者 廣田 良浩 兵庫県尼崎市扶桑町1番8号 住友金属 工業株式会社エレクトロニクス技術研究 所内 (72)発明者 中野 浩一 兵庫県西宮市塩瀬町名塩538番地 北斗 電子工業株式会社内 (56)参考文献 特開 平4−303775(JP,A) 特開 昭61−82103(JP,A) 特表2000−514200(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 27/00 - 27/32 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshiyuki Matsumoto 1-8 Fuso-cho, Amagasaki City, Hyogo Prefecture Sumitomo Metal Industries, Ltd. Electronics Technology Research Institute (72) Yoshihiro Hirota 1-8 Fuso-cho, Amagasaki City, Hyogo Prefecture Sumitomo Metal Industries, Ltd., Electronics Technology Research Institute (72) Inventor, Koichi Nakano, 538, Meishio, Shiose-cho, Nishinomiya-shi, Hyogo Hokuto Electronics Industry Co., Ltd. (56) Reference JP-A-4-303775 (JP, A) JP A 61-82103 (JP, A) Special Table 2000-514200 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G01R 27/00-27/32

Claims (28)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ボルテージフォロワと第1演算増幅器と
を含み、前記ボルテージフォロワの入力端子にその一端
が接続され他端にインピーダンス素子を接続できる信号
線と、前記信号線の少なくとも一部を電気的に遮蔽する
シールド手段と、このシールド手段にシールド電圧を印
加するシールド電圧印加手段と、第1演算増幅器の出力
端子と前記信号線との間に設けられた第1インピーダン
スと、第1演算増幅器の出力端子に接続された信号出力
端子とを備えたことを特徴とするインピーダンス検出回
路。
1. A signal line including a voltage follower and a first operational amplifier, one end of which is connected to an input terminal of the voltage follower and an impedance element can be connected to the other end, and at least a part of the signal line is electrically connected. Shield means, a shield voltage applying means for applying a shield voltage to the shield means, a first impedance provided between the output terminal of the first operational amplifier and the signal line, and a first operational amplifier. An impedance detection circuit comprising: a signal output terminal connected to an output terminal.
【請求項2】 第1演算増幅器と、両入力端子がイマジ
ナリ・ショートの状態にある第2演算増幅器と、第2演
算増幅器の一方の入力端子にその一端が接続され他端に
インピーダンス素子を接続できる信号線と、前記信号線
の少なくとも一部を電気的に遮蔽するシールド手段と、
第1演算増幅器の出力端子と前記信号線との間に設けら
れた第1インピーダンスと、第1演算増幅器の出力端子
に接続された信号出力端子とを備えたことを特徴とする
インピーダンス検出回路。
2. A first operational amplifier, a second operational amplifier whose both input terminals are in an imaginary short circuit state, one end of which is connected to one input terminal of the second operational amplifier and an impedance element is connected to the other end. A signal line capable of, and a shield means for electrically shielding at least a part of the signal line,
An impedance detection circuit comprising: a first impedance provided between an output terminal of a first operational amplifier and the signal line; and a signal output terminal connected to an output terminal of the first operational amplifier.
【請求項3】 前記シールド手段にシールド電圧印加手
段が更に接続されたことを特徴とする請求項2記載のイ
ンピーダンス検出回路。
3. The impedance detection circuit according to claim 2, wherein shield voltage applying means is further connected to the shield means.
【請求項4】 前記シールド電圧印加手段が位相振幅補
償手段を含むことを特徴とする請求項1又は3記載のイ
ンピーダンス検出回路。
4. The impedance detecting circuit according to claim 1, wherein the shield voltage applying means includes a phase amplitude compensating means.
【請求項5】 第1演算増幅器の一方の入力端子が、所
定の第1電圧に接続されていることを特徴とする請求項
1〜4のいずれかに記載のインピーダンス検出回路。
5. The impedance detection circuit according to claim 1, wherein one input terminal of the first operational amplifier is connected to a predetermined first voltage.
【請求項6】 前記信号出力端子の出力電圧から前記ボ
ルテージフォロワ又は第2演算増幅器の出力電圧を除去
するキャンセル手段を設けたことを特徴とする請求項1
〜5のいずれかのインピーダンス検出回路。
6. The canceling means for removing the output voltage of the voltage follower or the second operational amplifier from the output voltage of the signal output terminal is provided.
An impedance detection circuit according to any one of to 5.
【請求項7】 前記キャンセル手段は、前記両出力電圧
のうち一方の電圧を第3演算増幅器を用いて反転させる
反転増幅部と、前記両出力電圧のうち他方の電圧と前記
反転増幅部の出力電圧とを加算する加算部とを備えて成
り、第3演算増幅器は、その一方の入力端子を所定の第
1電圧に接続していることを特徴とする請求項6のイン
ピーダンス検出回路。
7. The inverting amplifying section for inverting one of the two output voltages using a third operational amplifier, and the other voltage of the two output voltages and the output of the inverting amplifying section. 7. The impedance detection circuit according to claim 6, further comprising an adder that adds a voltage to the third operational amplifier, wherein one input terminal of the third operational amplifier is connected to a predetermined first voltage.
【請求項8】 前記キャンセル手段は、前記両出力電圧
のうち一方の電圧を反転させる反転増幅部と、前記両出
力電圧のうち他方の電圧と前記反転増幅部の出力電圧と
を第4演算増幅器を用いて加算する加算部とを備えて成
り、第4演算増幅器は、その一方の入力端子を所定の第
1電圧に接続していることを特徴とする請求項6又は7
のインピーダンス検出回路。
8. The fourth operational amplifier, wherein the canceling means outputs an inverting amplifier that inverts one of the output voltages and another voltage of the two output voltages and an output voltage of the inverting amplifier. And an adder unit for adding using the fourth operational amplifier, wherein one of the input terminals of the fourth operational amplifier is connected to a predetermined first voltage.
Impedance detection circuit.
【請求項9】 前記反転増幅部は、位相振幅補償手段を
備えたことを特徴とする請求項7又は8記載のインピー
ダンス検出回路。
9. The impedance detection circuit according to claim 7, wherein the inverting amplification section includes phase amplitude compensation means.
【請求項10】 前記キャンセル手段は、前記両出力電
圧を入力とする減算部を備えることを特徴とする請求項
6記載のインピーダンス検出回路。
10. The impedance detecting circuit according to claim 6, wherein the canceling unit includes a subtracting unit that receives the both output voltages as inputs.
【請求項11】 前記減算部は、第5演算増幅器を含
み、第5演算増幅器の一つの入力端子を所定の第1電圧
に接続していることを特徴とする請求項10記載のイン
ピーダンス検出回路。
11. The impedance detection circuit according to claim 10, wherein the subtraction unit includes a fifth operational amplifier, and one input terminal of the fifth operational amplifier is connected to a predetermined first voltage. .
【請求項12】 前記信号線に接続されたインピーダン
ス素子に少なくとも直流バイアス又は交流バイアスのい
ずれかを重畳できるバイアス手段を設けたことを特徴と
する請求項1〜請求項11のいずれかのインピーダンス
検出回路。
12. The impedance detecting device according to claim 1, further comprising a biasing device capable of superimposing at least one of a DC bias and an AC bias on the impedance element connected to the signal line. circuit.
【請求項13】 請求項1〜12のいずれかに記載のイ13. The method according to any one of claims 1 to 12.
ンピーダンス検出回路であって、ボルテージフォロワ又An impedance detection circuit, which is a voltage follower or
は第2演算増幅器の非反転入力端子と前記信号線とが接Is connected between the non-inverting input terminal of the second operational amplifier and the signal line.
続されている事を特徴とするインピーダンス検出回路。Impedance detection circuit characterized by being continued.
【請求項14】 インピーダンス検出回路は、更に少な
くとも一つの端子を持つ一次側接続端子と少なくとも二
つの端子を持つ二次側接続端子とを備えた切替手段を含
み、前記切替手段の前記一次側接続端子は少なくともイ
ンピーダンス素子に接続され、前記二次側接続端子は少
なくとも信号線とシールド手段とに接続され、前記一次
側接続端子の接続先が、前記二次側接続端子の間で変化
する事を特徴とする請求項1〜13のいずれかに記載の
インピーダンス検出回路。
14. The impedance detection circuit further includes switching means having a primary side connection terminal having at least one terminal and a secondary side connection terminal having at least two terminals, and the primary side connection of the switching means. The terminal is connected to at least the impedance element, the secondary side connection terminal is connected to at least the signal line and the shield means, and the connection destination of the primary side connection terminal changes between the secondary side connection terminals. The impedance detection circuit according to any one of claims 1 to 14 , which is characterized in that.
【請求項15】 複数の前記切替手段を備えることを特
徴とする請求項14記載のインピーダンス検出回路。
15. The impedance detection circuit according to claim 14 , further comprising a plurality of the switching means.
【請求項16】 第1インピーダンスは複数のインピー
ダンスを備え、前記複数のインピーダンスの内少なくと
も一つが選択される選択手段を備え、前記選択手段は、
少なくとも一つの端子を持つ一次側接続端子と少なくと
も二つの端子を持つ二次側接続端子とを含み、前記一次
側接続端子は少なくとも前記インピーダンスに接続さ
れ、前記二次側接続端子は少なくともシールド手段とに
接続され、前記一次側接続端子の接続先が、前記二次側
接続端子の間で変化する事を特徴とする請求項1〜15
のいずれかに記載のインピーダンス検出回路。
16. The first impedance comprises a plurality of impedances, and a selection means for selecting at least one of the plurality of impedances, the selection means comprising:
It includes a primary side connecting terminal having at least one terminal and a secondary side connecting terminal having at least two terminals, the primary side connecting terminal is connected to at least the impedance, and the secondary side connecting terminal is at least shield means. 16. The connection destination of the primary-side connection terminal changes between the secondary-side connection terminals.
The impedance detection circuit according to any one of 1.
【請求項17】 前記選択手段は、第1インピーダンス
と信号線との間、あるいは第1インピーダンスと信号出
力端子との間の少なくともいずれか一方に備えたことを
特徴とする請求項16記載のインピーダンス検出回路。
17. The selection means, the impedance of claim 16, wherein further comprising at least either between the between the first impedance and the signal line or the first impedance and the signal output terminal, Detection circuit.
【請求項18】 前記第1インピーダンスは、抵抗又は
容量である事を特徴とする請求項1〜17のいずれかに
記載のインピーダンス検出回路。
18. The method of claim 17, wherein the first impedance, the impedance detection circuit according to any one of claims 1 to 17, wherein the resistance or the capacitance.
【請求項19】 請求項1〜18のいずれかのインピー
ダンス検出回路と、前記信号線に外部からインピーダン
ス素子を接続できる端子とを備えたことを特徴とするイ
ンピーダンス検出装置。
19. The impedance detecting apparatus characterized by comprising any one of the impedance detection circuit according to claim 1 to 18, and a terminal that can connect the impedance element from outside to the signal line.
【請求項20】 請求項1〜18のいずれか記載のイン
ピーダンス検出回路と、前記インピーダンス検出回路を
実装した基板の少なくとも一部を電気的に遮蔽するシー
ルド手段とを設け、このシールド手段に前記シールド電
圧を印加したことを特徴とするインピーダンス検出装
置。
20. and the impedance detection circuit according to any one of claims 1 to 18, and a shielding means for electrically shielding at least a portion of the substrate mounted with the impedance detection circuit is provided, the shield to the shield means An impedance detection device characterized in that a voltage is applied.
【請求項21】 ボルテージフォロワの一方の入力端子
を信号線に接続し且つ電流の出入が無い状態とし、前記
ボルテージフォロワの出力電圧に基づくシールド電圧を
前記信号線の少なくとも一部をシールドするシールド手
段に印加し、前記信号線に接続された第1インピーダン
スに流れる電流によって前記信号線に接続されたインピ
ーダンス素子のインピーダンスを検出する事を特徴とす
るインピーダンス検出方法。
21. Shielding means for connecting at least one input terminal of the voltage follower to a signal line and keeping no current in and out, and shielding at least a part of the signal line with a shield voltage based on the output voltage of the voltage follower. The impedance detection method is characterized in that the impedance of the impedance element connected to the signal line is detected by a current applied to the first impedance connected to the signal line .
【請求項22】 第2の演算増幅器の両入力端子をイマ
ジナリ・ショートにし、一方の入力端子を信号線に接続
し且つ電流の出入が無い状態とし、他方の入力端子を前
記信号線の少なくとも一部をシールドするシールド手段
に接続し、前記信号線に接続された第1インピーダンス
に流れる電流によって前記信号線に接続されたインピー
ダンス素子のインピーダンスを検出することを特徴とす
るインピーダンス検出方法。
22. Both input terminals of the second operational amplifier are imaginarily short-circuited, one input terminal is connected to a signal line and no current flows, and the other input terminal is at least one of the signal lines. The impedance of the impedance element connected to the signal line by the current flowing through the first impedance connected to the signal line. Method.
【請求項23】 前記シールド手段にシールド電圧が印
加されることを特徴とする請求項22記載のインピーダ
ンス検出方法。
23. The impedance detection method according to claim 22, wherein a shield voltage is applied to the shield means.
【請求項24】 前記シールド電圧が、位相振幅補償さ
れてシールド手段に印加されることを特徴とする請求項
21又は23に記載のインピーダンス検出方法。
24. The shield voltage is phase-amplitude compensated and applied to the shield means.
21. The impedance detection method according to 21 or 23 .
【請求項25】 前記ボルテージフォロワの出力又は第
2演算増幅器の出力を前記インピーダンス素子の検出信
号から差し引くことを特徴とする請求項2124のい
ずれかに記載のインピーダンス検出方法。
25. The impedance detection method according to any one of claims 21-24, wherein the subtracting the output of the output or the second operational amplifier of the voltage follower from the detection signal of the impedance element.
【請求項26】 前記信号線に接続されたインピーダン
ス素子に少なくとも直流バイアス又は交流バイアスのい
ずれかを加えることを特徴とする請求項2125のい
ずれかのインピーダンス検出方法。
26. Any of the impedance detection method according to claim 21-25, characterized in that the addition of at least either the DC bias or AC bias to the connected impedance element to the signal line.
【請求項27】 前記インピーダンス素子の接続先を前
記信号線から前記シールド手段へ切り替えて初期設定を
行うことを特徴とする請求項2126のいずれかに記
載のインピーダンス検出方法。
27. The impedance detection method according to any one of claims 21 to 26, characterized in that to perform the initial setting switches the connection destination of the impedance element from the signal line to the shield means.
【請求項28】 第1インピーダンスの値を変えて第1
インピーダンスにかかる電位差を変化させゲインを変え
る事を特徴とする請求項2127のいずれかに記載の
インピーダンス検出方法。
28. The first impedance is changed by changing the value of the first impedance.
The impedance detection method according to any one of claims 21 to 27 , wherein the potential difference applied to the impedance is changed to change the gain.
JP2001054461A 2000-03-07 2001-02-28 Impedance detection circuit, impedance detection device, and impedance detection method Expired - Fee Related JP3501401B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001054461A JP3501401B2 (en) 2000-03-07 2001-02-28 Impedance detection circuit, impedance detection device, and impedance detection method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-62504 2000-03-07
JP2000062504 2000-03-07
JP2001054461A JP3501401B2 (en) 2000-03-07 2001-02-28 Impedance detection circuit, impedance detection device, and impedance detection method

Publications (2)

Publication Number Publication Date
JP2001324520A JP2001324520A (en) 2001-11-22
JP3501401B2 true JP3501401B2 (en) 2004-03-02

Family

ID=26586956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001054461A Expired - Fee Related JP3501401B2 (en) 2000-03-07 2001-02-28 Impedance detection circuit, impedance detection device, and impedance detection method

Country Status (1)

Country Link
JP (1) JP3501401B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003075482A (en) * 2001-09-06 2003-03-12 Sumitomo Metal Ind Ltd Impedance detection method, and capacitance detection method and apparatus
TWI221196B (en) * 2001-09-06 2004-09-21 Tokyo Electron Ltd Impedance measuring circuit, its method, and electrostatic capacitance measuring circuit
WO2003023422A1 (en) * 2001-09-06 2003-03-20 Sumitomo Metal Industries, Ltd. Capacitance measuring circuit, capacitance measuring instrument, and microphone device
EP1424562B1 (en) * 2001-09-06 2008-06-25 Tokyo Electron Limited Sensor capacity sensing apparatus and sensor capacity sensing method
TW591236B (en) 2001-09-06 2004-06-11 Sumitomo Metal Industry Ltd Impedance detector circuit and static capacitance detector circuit
TWI221195B (en) * 2001-09-06 2004-09-21 Tokyo Electron Ltd Electrostatic capacitance measuring circuit, electrostatic capacitance measuring instrument, and microphone device
JP2007184341A (en) * 2006-01-05 2007-07-19 Yamaha Corp Semiconductor device and circuit board
EP2741060B1 (en) 2011-08-01 2016-11-02 Alps Green Devices Co., Ltd. Battery device temperature measurement method
JP6343984B2 (en) 2014-03-13 2018-06-20 オムロン株式会社 Non-contact voltage measuring device

Also Published As

Publication number Publication date
JP2001324520A (en) 2001-11-22

Similar Documents

Publication Publication Date Title
US6756790B2 (en) Impedance detection circuit, impedance detection device, and impedance detection method
JP5672369B2 (en) Determination of fault current component of differential current
US8525529B2 (en) Impedance detection circuit and adjustment method of impedance detection circuit
WO2015137018A1 (en) Non-contact voltage measurement device
JP3501401B2 (en) Impedance detection circuit, impedance detection device, and impedance detection method
JP2011528109A (en) Input circuit for dielectric measurement of conductivity of fluid medium
JP5502597B2 (en) Impedance detection circuit and impedance detection method
JP3501403B2 (en) Impedance detection circuit, impedance detection device, and impedance detection method
JP3501398B2 (en) Impedance detection circuit and impedance detection method
JP2003075487A (en) Impedance detection apparatus and capacitance detection apparatus
US9372217B2 (en) Cable detector
JP5313033B2 (en) Voltage detector and line voltage detector
US20240027496A1 (en) Amplifier circuit and measurement apparatus
JP3454426B2 (en) Impedance detection circuit and impedance detection method
JP2012154701A (en) Carrier wave type dynamic strain measuring instrument
JP4358976B2 (en) Microphone device
JP2573789B2 (en) Insulation resistance measuring device
JP2005098896A (en) Voltage-impressing device
JP2003075482A (en) Impedance detection method, and capacitance detection method and apparatus
JPH07333020A (en) Electromagnetic flowmeter
JPH03231163A (en) Apparatus for measuring insulation resistance
JP2004212212A (en) Impedance detecting apparatus and impedance detecting method
JP6625422B2 (en) measuring device
JPH10274665A (en) Current detector
JP2000315139A (en) Low-interference type touch panel device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040107

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040521

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees