JP3491904B2 - A method of manufacturing a liquid crystal display device - Google Patents

A method of manufacturing a liquid crystal display device

Info

Publication number
JP3491904B2
JP3491904B2 JP3523692A JP3523692A JP3491904B2 JP 3491904 B2 JP3491904 B2 JP 3491904B2 JP 3523692 A JP3523692 A JP 3523692A JP 3523692 A JP3523692 A JP 3523692A JP 3491904 B2 JP3491904 B2 JP 3491904B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
layer
de
formed
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3523692A
Other languages
Japanese (ja)
Other versions
JPH05235360A (en )
Inventor
睦 松尾
清彦 金井
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は液晶表示装置に関し、特に、その表示品質の向上技術に関する。 BACKGROUND OF THE INVENTION [0001] Field of the Invention The present invention relates to a liquid crystal display device, particularly to a technology for improving the display quality. 【0002】 【従来の技術】液晶表示装置においては、画素信号を供給するデ−タ線および走査信号を伝達するゲ−ト線が格子状に配置されており各画素領域が区画形成された一方側の透明絶縁基板と共通電極が形成された他方側の透明絶縁基板との間に液晶が封入されており、共通電極と各画素領域の画素電極との間に印加される電位を制御して、画素領域毎の液晶の配向状態を変化させるようになっている。 [0002] In the liquid crystal display device, de supplies a pixel signal - while each pixel region preparative lines are arranged in a grid pattern is partitioned and formed - gate for transmitting the data lines and the scanning signal liquid crystal is sealed between the transparent insulating substrate of a transparent insulating substrate and the common electrode side is formed the other side, by controlling the potential applied between the common electrode and the pixel electrode of each pixel region It is adapted to change the orientation state of the liquid crystal of each pixel region. このため、各画素領域から構成されたマトリクスアレイの一般的な構造は、垂直方向のデ−タ線と、 Therefore, the general structure of the matrix array made up of the pixel area, the vertical de - and data lines,
水平方向のゲ−ト線とによって区画形成された画素領域にデ−タ線が導通接続するソ−スおよびゲ−ト線が導通接続するゲ−トを有するTFTが構成されており、そのドレインには、それらの表面側に形成されたシリコン酸化膜からなる層間絶縁膜の接続孔を介して画素電極が導通接続している。 Horizontal gate - DOO line and de the pixel region partitioned formed by - source data line is electrically connected - scan and gate - gate DOO line is conductively connected - TFT having the door is configured, its drain the pixel electrode via a contact hole of the interlayer insulating film made of a silicon oxide film formed on their surface side are conductively connected. 【0003】従来の液晶表示装置においては、デ−タ線も画素電極と同一の層間絶縁膜上に形成されて、その接続孔を介してソ−スに導通接続しているため、デ−タ線と画素電極とデ−タ線とが短絡しやすい構造である。 In a conventional liquid crystal display device, de - data lines be formed on the same interlayer insulating film and the pixel electrode, source through the connecting holes - because it conductively connected to the scan, de - data lines and the pixel electrode and the de - and data lines are easily structure a short circuit.
(図2に従来の構造であるデ−タ線と画素電極が同一の層間絶縁膜上に形成されている場合の構造断面図を示す)従って、それらを絶縁分離しておくためには、画素電極の端部とデ−タ線との間に所定の間隔を確保する必要があり、その間隔に相当して、画素電極の形成領域が狭くなり、開口率が低減するという問題がある。 (De is a conventional structure in FIG. 2 - shows a structural cross-sectional view of a case where data lines and the pixel electrodes are formed on the same interlayer insulating film) thus, them to remain isolated separation pixel end of the electrode and the de - it is necessary to ensure a predetermined gap between the data line, corresponds to the interval, forming regions of the pixel electrodes is narrowed, there is a problem that the aperture ratio is reduced. この問題を解決する方法として、デ−タ線と画素電極とを異なる絶縁膜上に形成すれば良い。 As a method for solving this problem, the de - may be formed on different insulating films between data lines and the pixel electrode. これは、下層側層間絶縁膜の第1の接続孔を介して導通接続するデ−タ線と、下層側層間絶縁膜の第2の接続孔を介して導通接続する積み上げ電極層とを同一材料で形成し、この積み上げ電極層に上層層間絶縁膜の接続孔を介して端部がデ−タ線の上方に位置する画素電極が導通接続する構造である。 This de-conductive connection via the first connection hole of the lower-layer-side interlayer insulating film - identical to the data lines, and a stacked electrode layer electrically connected via the second connection hole of the lower-layer-side interlayer insulating film material in forming the end portion through the connection hole of the upper interlayer insulating film in this stacked electrode layer is de - a structure that the pixel electrode located above the data line is electrically connected.
(図3に画素電極とデ−タ線とを別層に形成した場合の構造断面図を示す。)従って、デ−タ線と画素電極とは互いに別層に形成されているため短絡する危険性がないので、デ−タ線の上方位置にまで画素電極の端部を配置することができるため、開口率が増加し、表示品質が向上する。 (And de-pixel electrode in FIG. 3 -. It shows a structural cross-sectional view of a case of forming a separate layer and a data line) Accordingly, de - risk of short-circuit since it is formed in different layers with each other and the data line and the pixel electrode since there is no sex, de - it is possible to arrange the end of the pixel electrode to a position above the data lines, the aperture ratio is increased, thereby improving the display quality. 【0004】 【発明が解決しようとする課題】しかし、デ−タ線および積み上げ電極層に低抵抗のAlを使用すると、画素電極のITO膜との接続抵抗が高く、不安定なために表示品質低下の原因となる。 [0004] The present invention is to provide, however, de - Using a low resistance Al to data lines and stacked electrode layer, a high connection resistance with the ITO film of the pixel electrodes, the display for unstable quality cause of the decline. また、画素電極のITO膜をウェットエッチングによりパタ−ニングする場合、塩酸系の溶液を用いるため、画素電極の端部がデ−タ線の上方位置に配置されているこの構造においては、上層側層間絶縁膜の欠陥(ピンホ−ル)からエッチング液がしみこみデ−タ線の断線を引き起こし、歩留り低下の原因にもなる。 Further, pattern by wet etching the ITO film of the pixel electrode - If training, for using a solution of hydrochloric acid, the ends of the pixel electrode is de - In this structure being disposed above the data line, the upper side an interlayer insulating film defects (pinholes - Le) etchant from the permeation de - cause disconnection of data lines, also causing a decrease in yield. 【0005】従って、本発明の課題は、前述の画素電極と積み上げ電極層の接続抵抗の低減と、ITO膜のエッチング液によるデ−タ線の断線防止が可能な構造とすることにより、表示品質向上可能な液晶表示装置を実現することにある。 Accordingly, an object of the present invention, reduction of contact resistance of the pixel electrode and the stacked electrode layer described above, de by the etchant of the ITO film - by a possible disconnection prevention of data line structure, display quality It is to realize an improvement capable liquid crystal display device. 【0006】 【課題を解決するための手段】本発明は、薄膜トランジスタのソース・ドレイン領域となるシリコン層上に、ゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極上に第1層間絶縁膜を形成し、前記第1層間絶縁膜の前記ソース領域上に第1の接続孔を、前記ドレイン領域上に第2の接続孔を形成し、前記ソース領域及び前記ドレイン領域に接続されるように第1導電層を形成し、前記第1導電層上に第2導電層を連続して形成し、前記第1導電層と前記第2導電層を同時にパターニングして前記ソース領域に接続されるデータ線と前記ドレイン領域に接続される積み上げ電極層とを形成し、前記積み上げ電極層上に第2層間絶縁膜を形成し、前記第2の接続孔と平面的に重ならないように前記第2層間絶縁膜に第3 [0006] The present invention SUMMARY OF] is a silicon layer serving as source and drain regions of the thin film transistor, a gate electrode through a gate insulating film, a first interlayer insulating on the gate electrode film is formed, the first connection hole to the source region of the first interlayer insulating film, the second connection hole is formed on said drain region, to be connected to the source region and the drain region the first conductive layer is formed, it is connected to the second conductive layer continuously formed on the first conductive layer, the source region by simultaneously patterning the second conductive layer and the first conductive layer and a stacked electrode layer connected data line and the drain region is formed, the stacked second interlayer insulating film formed on the electrode layer, the second connecting hole and said so as not to overlap in plan view a second the third interlayer insulating film
の接続孔を形成し、前記第3の接続孔を介し、ITO膜 The connection hole is formed, and via the third connection hole, ITO film
をウェットエッチングすることによりパターニングし The patterned by wet etching
て、前記積み上げ電極層に接続されるようにITOから Te, from ITO so as to be connected to the stacked electrode layer
なる画素電極を形成し、前記第2導電層は、前記第1導 The composed pixel electrode is formed, the second conductive layer, the first conductive
電層とは異なる材料で形成するとともに前記画素電極との接続抵抗が低く、 前記第2導電層は、MoSi 、T Low connection resistance between the pixel electrode and forming a different material than the conductive layer, the second conductive layer, MoSi 2, T
iSi 、WSi 、TaSi 、Ti、W、Ta、T iSi 2, WSi 2, TaSi 2 , Ti, W, Ta, T
iNのうちのいずれかの材料からなり、 ITOのエッチング液に溶解しない材料で形成され、前記画素電極の端 made of any material of iN, it is formed of a material which does not dissolve in the etching solution ITO, an end of the pixel electrode
部が、前記データ線の上方に位置することを特徴とする。 Parts, characterized in that located above the data line. 【0007】 【作用】本発明の液晶表示装置において、前記第1のデ−タ線及び第1の積み上げ電極層は低抵抗で、ソ−ス・ [0007] In the liquid crystal display device of the present invention, the first de - data lines and the first stacked electrode layer is a low resistance, source - scan &
ドレインとオ−ミックコンタクト可能なアルミニウムのような材料を用いた上に前記第2のデ−タ線と前記第2 Drain and o - wherein on using materials such as ohmic contact treatable aluminum second de - said the data line second
の積み上げ電極層は、画素電極のITOとの接続抵抗が良好でかつITOのエッチング液に溶解されない材料を用いていることによって、画素電極ITOと積み上げ電極層との接続抵抗は低減され良好な表示品質を得ることができ、またデ−タ線もITOのエッチング液から保護されるためデ−タ線の断線を防止することが可能である。 The stacked electrode layer, by connection resistance between the ITO of the pixel electrode is a material that is not dissolved in an etchant of good and ITO, the connection resistance between the pixel electrode ITO and the stacked electrode layer is reduced good display It can be obtained quality, Matade - de for data line is also protected from the etching solution ITO - it is possible to prevent disconnection of the data lines. 【0008】 【実施例】次に本発明の一実施例について添付図面を参照して説明する。 [0008] [Example will now be described with reference to the accompanying drawings an embodiment of the present invention. 図1は本発明の実施例の液晶表示装置における画素領域の構造断面図を示したものである。 Figure 1 shows a structural cross-sectional view of a pixel region in a liquid crystal display device of the embodiment of the present invention. 【0009】この画素領域には、第1のデ−タ線13および第2のデ−タ線14が導通接続するソ−ス2、ゲ− [0009] The pixel region, the first de - data lines 13 and the second de - source data line 14 is electrically connected - scan 2, gate -
ト線が導通接続するゲ−ト7、および画素電極18が第1の積み上げ電極層15および第2の積み上げ電極層1 Gate DOO line is conductively connected - DOO 7, and pixel electrodes 18 are first stacked electrode layer 15 and the second stacked electrode layer 1
6を介して導通接続するドレイン3によって、TFT8 The drain 3 to conductively connected via the 6, TFT 8
が形成されている。 There has been formed. このTFTの断面構造は、液晶表示装置全体を支持する絶縁透明基板1の表面側に多結晶シリコン層4が形成されており、この多結晶シリコンには、真性の多結晶シリコン領域であるチャネル領域5を除いて、n型の不純物としてリンが導入されて(p型を形成する場合はボロン)、ソ−ス2およびドレイン3が形成されている。 Cross sectional structure of the TFT is on the surface side of the insulating transparent substrate 1 for supporting the entire liquid crystal display device are polycrystalline silicon layer 4 is formed, the polycrystalline silicon, the channel region is a polycrystalline silicon region of intrinsic 5, except for phosphorus as an n-type impurity is introduced (case of forming a p-type boron), source - scan 2 and the drain 3 is formed. ここでリンの導入は、多結晶シリコン層4の表面側に形成されたゲ−ト酸化膜6上のゲ−ト7 Here the introduction of phosphorus, a polysilicon layer 4 on the surface side of the formed gate - gate oxide film on the 6 gate - DOO 7
をマスクとするイオン注入を利用することにより、ソ− By using ion implantation to a mask, source -
ス2およびドレイン3がセルフアラインとなるように行われる。 Scan 2 and the drain 3 is performed so that the self-alignment. このTFT8の表面側には、シリコン酸化膜からなる第1の層間絶縁膜9が堆積されており、それには第1の接続孔11と第2の接続孔12とが開口されている。 On the surface side of the TFT 8, a first interlayer insulating film 9 made of a silicon oxide film is deposited, the first connection hole 11 and the second connection hole 12 is opened in it. そのうち第1の接続孔を介して、アルミニウム層からなる第1のデ−タ線13がソ−ス2に導通接続されている。 Them through the first connecting hole, the first de-composed of an aluminum layer - data line 13 pixels - are conductively connected to the scan 2. その第1のデ−タ線13上に多層配線構造としてMoSi 2層を堆積し、デ−タ線13と同様にパタ−ニングあるいは被覆するようにパタ−ニングし、第2のデ− Its first de - depositing a MoSi 2 layer as a multilayer wiring structure on data line 13, de - data lines 13 in the same manner as in pattern - training or to cover pattern - and training, a second de -
タ線14を形成する。 To form a data line 14. 一方、第2の接続孔を介して、第1のデ−タ線13と同一材料のアルミニウム層からなる第1の積み上げ電極層15がドレイン3に導通接続している。 On the other hand, via a second connecting hole, the first de - first stacked electrode layer 15 made of an aluminum layer of data line 13 and the same material are electrically connected to the drain 3. 更にその第1の積み上げ電極層15上に多層配線構造として、第2のデ−タ線14と同一材料を用いて堆積し、第1の積み上げ電極層15と同様にパタ−ニングあるいは被覆するようにパタ−ニングし、第2の積み上げ電極層16を形成する。 Furthermore a multilayer wiring structure on which the first stacked electrode layer 15, a second de - deposited using data lines 14 of the same material, likewise pattern the first stacked electrode layer 15 - to training or coating the pattern - and training, to form a second stacked electrode layer 16. この構造において、スル−プット向上のため第1のデ−タ線13と第1の積み上げ電極層15は同一材料(アルミニウム等)および第2のデ−タ線14と第2の積み上げ電極層16も同一材料とすることが望ましい。 In this structure, sul - first de for output increase - data lines 13 and the first stacked electrode layer 15 is the same material (aluminum) and a second de - data lines 14 and the second stacked electrode layer 16 also it is desirable that the same material. 更に第1の導電層(デ−タ線、積み上げ電極層)と第2の導電層(デ−タ線、積み上げ電極層)を連続工程で堆積し、エッチングも連続で行うとスル−プットが向上する。 Further, the first conductive layer (de - data line, stacked electrode layer) and the second conductive layer (de - data line, stacked electrode layer) is deposited in a continuous process, the even carried out in a continuous etching - put is improved to. 特に第2のデ−タ線14と第2 In particular, the second of de - data line 14 and the second
の積み上げ電極層16は画素電極ITO18との接続抵抗が低く、ITOのエッチンク液に溶解しない材料が望ましく、本実施例ではMoSi 2膜を使用したがTiSi Stacked electrode layer 16 has a low connection resistance between the pixel electrode ITO18, material which does not dissolve in Etchinku solution of ITO is preferable, although this embodiment uses the MoSi 2 film TiSi in
2 、WSi 2 、TaSi 2 、Ti、W、Ta、TiN等を用いても同様な結果が得られる。 2, WSi 2, TaSi 2, Ti, W, Ta, similar results were also using TiN or the like is obtained. 【0010】従って、本液晶表示装置において、上記の構造を用いることにより画素電極ITOとの接続抵抗が低減し、デ−タ線の断線を防止することができるため表示品質を向上させることが可能である。 Accordingly, in this liquid crystal display device, the connection resistance between the pixel electrode ITO by using the above-described structure is reduced, de - possible to improve the display quality since it is possible to prevent disconnection of the data lines it is. 【0011】上述の実施例の液晶表示装置において前記のとおり、下層側層間絶縁膜上に形成された、多層配線構造のデータ線と同一材料を用いた画素電極と導通接続している多層構造の積み上げ電極層が形成されているたことにより、以下の効果を奏する。 [0011] As the liquid crystal display device of the above-described embodiments, formed on the lower-layer-side interlayer insulating film, the multilayer structure are electrically connected with the pixel electrode using a data line of the same material of the multi-layer wiring structure by the stacked electrode layer is formed, the following effects. 【0012】従来画素電極ITOと導通接続していた積み上げ電極層であるアルミニウム層上に新たにコンタクトメタルを形成することによって、積み上げ電極層を多層構造とし、ITOとの接続抵抗を低減させることにより表示品質を向上させることができる。 [0012] by newly forming a contact metal into the aluminum layer is a conventional stacked electrode layer which has been electrically connected to the pixel electrode ITO, a stacked electrode layer is a multilayer structure, by reducing the contact resistance between ITO it is possible to improve the display quality. 【0013】デ−タ線も前記積み上げ電極層と同一構造として、デ−タ線の2層目のデ−タ線はITOのエッチング液に溶解しない材料を使用し、上層側層間絶縁膜の欠陥よりITOのエッチング液が染み込んでもデ−タ線が断線するようなことがないため歩留まり向上に非常に有効な手段である。 [0013] de - as the same structure as that of the stacked electrode layer also data lines, de - second layer data of data lines - data lines using a material which does not dissolve in the etchant ITO, defects of the upper-side interlayer insulating film also more etchant ITO is steeped de - a very effective means to improve yields since no such data line is disconnected. 【0014】デ−タ線が上層側層間絶縁膜によって埋め込まれている構造のため、デ−タ線の電界の影響が少なく、それによって液晶の配向を乱すことがないので表示品質が向上する。 [0014] de - a structure in which data line is embedded by the upper-layer-side interlayer insulating film, de - less influence of the electric field data line, thereby improving the display quality because there is no disturbing the alignment of the liquid crystal. 【0015】 【発明の効果】本発明は上記構成要件を具備することにより、以下に述べる如き顕著な効果を奏することができる。 [0015] According to the present invention by comprising the above-described configuration requirements, it is possible to obtain a remarkable effect such described below. (1)積み上げ電極の第1及び第2導電層を連続して堆積し、同時にパターニングしているため電極層の成膜及びフォト・エッチング工程を増加させずに多層の積み上げ電極を形成することができる。 (1) be deposited sequentially the first and second conductive layers of the stacked electrodes to form a multilayer stacked electrode without increasing the deposition and photo-etching process of the electrode layer because of the patterned simultaneously it can. (2)データ線と画素電極を異なる面上に配置するので、同一平面上に配置する時に発生する画素電極とデータ線の短絡発生をなくすことが可能となり、また画素電極とデータ線との間に所定の間隔を確保する必要がなくなるので、開口率をより大きくすることが可能となる。 (2) Since the place data line and the pixel electrode on different planes, it can be eliminated short circuit of the pixel electrode and the data line that occurs when arranged on the same plane as it, also between the pixel electrode and the data line since it is not necessary to secure a predetermined interval, it is possible to further increase the aperture ratio. (3)ソース・ドレイン領域上の積み上げ電極を多層構造の電極とするため多種の材料を効果的に組み合わせることが可能となる。 (3) a stacked electrode on the source and drain regions it is possible to combine a variety of materials for the electrodes of multi-layer structure effectively. 例えば、積み上げ電極の上層側の導電層を画素電極のITOとの接続抵抗が小さい材質を選ぶことにより良好な接続を可能とすることができる。 For example, it is possible to enable good connection by selecting the material the connection resistance is small the upper side of the conductive layer of the stacked electrodes and ITO of the pixel electrode. また、積み上げ電極の上層側を画素電極のエッチング液に溶解しない材料とすると、積み上げ電極の上に形成されている第2層間絶縁膜の欠陥よるITOのエッチング液の染み込みによる影響から電極を保護することができる。 Also, when a material that does not dissolve the upper side of the stacked electrodes in an etching solution of the pixel electrode, to protect the electrodes from the impact of penetration of the defect by the etching solution of the ITO of the second interlayer insulating film formed on the stacked electrode be able to. (4)第2の接続孔と第3の接続孔を重ならないように配置するので、第3の接続孔を積み上げ電極上の平坦性のより良い位置に配置することが可能となり、積み上げ電極と画素電極との接続品質を向上させることができる。 (4) Since arranged so as not to overlap the second connection hole and the third contact hole, it becomes possible to arrange a better position of flatness on the electrode stacked the third connection hole, and stacked electrode it is possible to improve the connection quality between the pixel electrodes.

【図面の簡単な説明】 【図1】本発明の一実施例を説明する図。 Diagram for explaining an embodiment of the BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] present invention. 【図2】従来の液晶表示装置におけるマトリクスアレイの断面図その1。 2 is a cross-sectional view of a matrix array in a conventional liquid crystal display device No. 1. 【図3】従来の液晶表示装置におけるマトリクスアレイの断面図その2。 3 is a cross-sectional view of a matrix array in a conventional liquid crystal display device No. 2. 【符号の説明】 1 透明絶縁基板2 ソ−ス3 ドレイン4 多結晶シリコン膜5 チャネル6 ゲ−ト酸化膜7 ゲ−ト電極8 TFT 9 下層側層間絶縁膜10 上層側層間絶縁膜11 接続孔1 12 接続孔2 13 第1のデ−タ線14 第2のデ−タ線15 第1の積み上げ電極層16 第2の積み上げ電極層17 接続孔18 画素電極 [EXPLANATION OF SYMBOLS] 1 transparent insulating substrate 2 source - scan 3 drain 4 polycrystalline silicon film 5 Channel 6 gate - gate oxide film 7 gate - gate electrode 8 TFT 9 the lower-layer-side interlayer insulating film 10 upper-layer-side interlayer insulating film 11 contact hole 1 12 connection hole 2 13 first de - data lines 14 and the second de - data lines 15 first stacked electrode layer 16 and the second stacked electrode layer 17 contact hole 18 pixel electrode

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 薄膜トランジスタのソース・ドレイン領域となるシリコン層上に、ゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極上に第1層間絶縁膜を形成し、前記第1層間絶縁膜の前記ソース領域上に第1の接続孔を、前記ドレイン領域上に第2の接続孔を形成し、前記ソース領域及び前記ドレイン領域に接続されるように第1導電層を形成し、前記第1導電層上に第2導電層を連続して形成し、前記第1導電層と前記第2導電層を同時にパターニングして前記ソース領域に接続されるデータ線と前記ドレイン領域に接続される積み上げ電極層とを形成し、前記積み上げ電極層上に第2層間絶縁膜を形成し、前記第2の接続孔と平面的に重ならないように前記第2層間絶縁膜に第3の接続孔を形成し、前 (57) to the Claims 1 silicon layer serving as source and drain regions of the thin film transistor, a gate electrode through a gate insulating film, a first interlayer insulating film on the gate electrode formed, first the first connection hole to the source region of the first interlayer insulating film, so that the second connection hole is formed in the drain region is connected to the source region and the drain region forming a first conductive layer, said second conductive layer continuously formed on the first conductive layer, the data line connected to the source region by simultaneously patterning the second conductive layer and the first conductive layer wherein forming a stacked electrode layer connected to the drain region, the stacked second interlayer insulating film formed on the electrode layer, the second interlayer insulating so as not to overlap the second connection hole in plan view and the third connection hole is formed in the film, before 第3の接続孔を介し、ITO膜をウェットエッチングす And through the third connection hole, to wet etching an ITO film
    ることによりパターニングして、前記積み上げ電極層に接続されるようにITOからなる画素電極を形成し、前記第2導電層は、前記第1導電層とは異なる材料で形成するとともに前記画素電極との接続抵抗が低く、 前記第 The pixel with patterned by Rukoto, the pixel electrode made of ITO is formed so as to be connected to a stacked electrode layer, the second conductive layer is formed of a different material than the first conductive layer low connection resistance between the electrode, the first
    2導電層は、MoSi 、TiSi 、WSi 、Ta Second conductive layer, MoSi 2, TiSi 2, WSi 2, Ta
    Si 、Ti、W、Ta、TiNのうちのいずれかの材 Si 2, Ti, W, Ta , either wood of TiN
    料からなり、 ITOのエッチング液に溶解しない材料で形成され、前記画素電極の端部が、前記データ線の上方 Consists fee, it is formed of a material that does not dissolve in the etching solution ITO, an end of the pixel electrode, over the data line
    に位置することを特徴とする液晶表示装置の製造方法。 Method of manufacturing a liquid crystal display device, characterized in that located.
JP3523692A 1992-02-21 1992-02-21 A method of manufacturing a liquid crystal display device Expired - Lifetime JP3491904B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3523692A JP3491904B2 (en) 1992-02-21 1992-02-21 A method of manufacturing a liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3523692A JP3491904B2 (en) 1992-02-21 1992-02-21 A method of manufacturing a liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH05235360A true JPH05235360A (en) 1993-09-10
JP3491904B2 true JP3491904B2 (en) 2004-02-03

Family

ID=12436211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3523692A Expired - Lifetime JP3491904B2 (en) 1992-02-21 1992-02-21 A method of manufacturing a liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3491904B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587537B2 (en) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 Semiconductor device
US6798023B1 (en) 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3646311B2 (en) * 1996-02-09 2005-05-11 セイコーエプソン株式会社 Contact structure of the multilayer wiring, the active matrix substrate and a manufacturing method thereof
JP2850850B2 (en) * 1996-05-16 1999-01-27 日本電気株式会社 A method of manufacturing a semiconductor device
US6414738B1 (en) 1997-03-31 2002-07-02 Seiko Epson Corporation Display
JP4928665B2 (en) * 1999-12-31 2012-05-09 三星電子株式会社Samsung Electronics Co.,Ltd. Contact structure and method of forming and a thin film transistor substrate and a manufacturing method thereof comprising the same wiring
JP4055764B2 (en) 2004-01-26 2008-03-05 セイコーエプソン株式会社 Electro-optical device and electronic equipment
KR101198127B1 (en) * 2005-09-30 2012-11-12 엘지디스플레이 주식회사 LCD and Method of fabricating of the same
JP2006216936A (en) * 2005-12-16 2006-08-17 Mitsubishi Electric Corp Liquid crystal display device, manufacturing method thereof the same and tft array substrate used therefor

Also Published As

Publication number Publication date Type
JPH05235360A (en) 1993-09-10 application

Similar Documents

Publication Publication Date Title
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
US4821092A (en) Thin film transistor array for liquid crystal display panel
US6180438B1 (en) Thin film transistors and electronic devices comprising such
US5990491A (en) Active matrix device utilizing light shielding means for thin film transistors
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
US6246453B1 (en) Electro-optical device
US5414547A (en) Liquid crystal display device and manufacturing method therefor
US20080198108A1 (en) Array substrate and display unit using it and production method for array substrate
US6111619A (en) Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
US20040056251A1 (en) Thin film transistor array panel and manufacturing method thereof
US6373546B1 (en) Structure of a liquid crystal display and the method of manufacturing the same
US20070013077A1 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
JPH06148685A (en) Liquid crystal display device
US6259119B1 (en) Liquid crystal display and method of manufacturing the same
US20020001867A1 (en) Method of fabricating fringe field switching mode liquid crystal display
US6100950A (en) Active matrix LCD with thin film transistor switches and method of producing the same
JPH06160904A (en) Liquid crystal display device and its production
US4961629A (en) Liquid crystal display device
JPH08234239A (en) Display device
JPH10319431A (en) Thin film transistor array substrate
JPH07128685A (en) Liquid crystal display device
JPH1031235A (en) The liquid crystal display device
JP2002190598A (en) Thin-film transistor array substrate and method of manufacturing the same
JPH08338998A (en) Active matrix type liquid crystal display device and its production
US6087205A (en) Method of fabricating staggered thin film transistor with an improved ohmic contact structure

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9