JP3486015B2 - Trigger generating method and apparatus Fft Analyzers - Google Patents

Trigger generating method and apparatus Fft Analyzers

Info

Publication number
JP3486015B2
JP3486015B2 JP24548295A JP24548295A JP3486015B2 JP 3486015 B2 JP3486015 B2 JP 3486015B2 JP 24548295 A JP24548295 A JP 24548295A JP 24548295 A JP24548295 A JP 24548295A JP 3486015 B2 JP3486015 B2 JP 3486015B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
trigger
signal
level
data
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24548295A
Other languages
Japanese (ja)
Other versions
JPH0968550A (en )
Inventor
明 奈良
秀明 小代田
Original Assignee
テクトロニクス・インターナショナル・セールス・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、FFTアナライザのトリガ発生方法及びトリガ発生装置に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a trigger generation method and the trigger generator of the FFT analyzer. 【0002】 【従来の技術】信号の立ち上がり特性や、PLL(位相ロックループ)の引き込み特性を観測する場合、従来のスペクトラム・アナライザでは、観測時間が長すぎて変化を捕らえきれないので、FFT(高速フーリエ変換)方式のスペクトラム・アナライザが用いられる。 [0002] and the rising characteristics of the Background of the Invention signal source, if you want to observe the draw characteristics of the PLL (phase locked loop), in the conventional spectrum analyzer, since the observation time is not fully capture the change is too long, FFT spectrum analyzer (fast Fourier transform) method is used. しかし、観測対象の信号が観測者により制御できない場合、観測のタイミングを適正に設定するのは、困難である。 However, if the signal to be observed can not be controlled by the viewer, to properly set the timing of the observation is difficult. 観測したい周波数範囲内に他の信号雑音成分が存在する場合、オシロスコープ等で使用される通常のレベル・トリガ機能では対応できない。 If the noise components of the other signals within the frequency range to be observed is present, it can not cope with normal levels trigger function used in an oscilloscope or the like. そこで、リアルタイム・スペクトラム・アナライザと称する測定器の中には、周波数成分毎にトリガ・レベルと比較する動作をリアルタイムに行い、特定の周波数成分の変化に応じてトリガ信号を発生させる機能を持つものもある。 Therefore, in the measuring instrument called real-time spectrum analyzer, it performs an operation of comparing the trigger level for each frequency component in real time, which has a function of generating a trigger signal in response to a change of a specific frequency component there is also. 【0003】図4は、従来のリアルタイム・スペクトラム・アナライザの表示例を示す図である。 [0003] Figure 4 is a diagram showing a display example of a conventional real-time spectrum analyzer. 入力信号をF The input signal F
FT演算して得た周波数領域成分信号を周波数軸(横軸)と電力軸(縦軸)とで構成された表示領域に表示している。 FT calculated frequency axis frequency domain component signal obtained by (horizontal axis) and power shaft being displayed on the (vertical axis) and de-configured display area. トリガ・レベル・パターン10は、領域A及び領域Bの間の境界として表示領域をこれら2つの領域に分割している。 Trigger level pattern 10 has a display area as the boundary between regions A and B is divided into two regions. このように電力レベルを表示領域に亘って任意に設定したトリガ・レベル・パターン10により、表示領域を領域Aと領域Bに分割し、信号成分データが全て領域Bに存在する場合に、信号成分データのうち1点のデータでも領域Aに入るものがあった時に正方向トリガを発生させる。 Thus the trigger level pattern 10 which is set arbitrarily over the power level in the display area, when dividing a display region in the region A and the region B, the signal component data is present in all areas B, signal components It generates a positive direction trigger when in the data of one point of the data had to fall region a. また、信号成分データが全て領域Aに存在する場合に、信号成分データのうち1点のデータでも領域Bに入るものがあった時に負方向トリガを発生させる。 Also, if the signal component data is present in all areas A, generating a negative direction trigger when there is to fall in the region B in the data of one point of the signal component data. このように、トリガの発生条件を定義すれば、トリガ・レベル・パターンを観測者が表示信号成分の形状を観察しながれ適宜設定することにより表示信号の特定の周波数成分における変化を捕らえることができる。 Thus, by defining the condition for generating the trigger, it is possible to capture a change in a specific frequency component of the display signal by the trigger level pattern is an observer to observe flow appropriately setting the shape of the display signal components . 【0004】 【発明が解決しようとする課題】上述の手法では、信号の立ち上がり特性(正方向トリガの場合)を観測する場合には、有効であるが、信号の立ち下がり特性(負方向トリガの場合)を観測したい場合には問題が生じる。 [0004] The present invention is to provide a in the above-described method, when observing the rising characteristics of the signal (in the case of positive trigger) is effective, the fall characteristic of the signal (the negative direction trigger problem arises when you want to observe the case). 図5は、表示信号成分が全て領域Aに入るようにトリガ・ Figure 5 is triggered to display the signal components enter the entire area A ·
レベル・パターン10を設定した場合の表示例を示している。 It shows a display example of setting the level pattern 10. このような場合、信号データの1点でも領域Bに入れば負方向トリガを発生するようにトリガ条件を定義しておけば、表示信号のメインローブのレベルが降下することにより、有効なトリガが得られるはずであるが、 In such a case, if define a trigger condition to generate a negative trigger if placed in region B at a point of the signal data, by the level of the main lobe of the display signal falls, valid trigger is but it should be obtained,
信号成分が不安定な場合や雑音等が含まれている場合には、実際にはトリガを発生させるべきでない時にデータが領域Bに入ってしまい負方向トリガが発生してしまうという現象が頻発することになる。 If the signal component is contained unstable or if noise or the like, a phenomenon that actually the negative direction trigger data will enter the region B when that should not generate a trigger occurs frequently occurs It will be. これは、信号波形1 This is a signal waveform 1
2の形状とトリガ・レベル・パターン10の形状との関係に起因するものである。 It is due to the relationship between the shape of the second shape and the trigger level pattern 10. これでは有意義な観測が行えないので、トリガ・レベル・パターン10の形状、位置等を調整し直したりする等煩雑な操作が必要であった。 Since this will not be performed is meaningful observations, the shape of the trigger level pattern 10 was required like complicated operations or readjust the position and the like.
よって、信号成分が不安定であったり、雑音成分や変調成分が含まれていても、有効なトリガ信号を発生することが可能なFFTアナライザのトリガ発生方法及び装置の実現が待たれていた。 Accordingly, or a signal component is unstable also include noise components and modulation component, implementation of the trigger generation method and apparatus capable FFT analyzer to generate a valid trigger signal is awaited. 【0005】 【課題を解決する為の手段】本発明のFFTアナライザのトリガ発生方法は、FFT処理した周波数領域の信号レベルと所定のトリガ・レベルとを所定の周期単位で比較し、周波数領域の信号レベルがトリガ・レベルを超えない周期があった場合にトリガ信号を発生することを特徴とする。 [0005] trigger method FFT analyzer of the present invention means to solve the problem] compares the signal level with a predetermined trigger level in the frequency regions FFT processing in a predetermined period unit, the frequency domain characterized by generating a trigger signal when the signal level there is a periodicity not exceeding the trigger level. 【0006】 このとき、周波数領域の信号成分表示をする表示領域を任意のトリガ・レベル・パターンを境界とする2つの表示領域に分割することで上記トリガ・レベルを表示しても良い。 [0006] At this time, it may be displayed above the trigger level by dividing the display area of ​​the signal component display in the frequency domain into two display areas bounded by any trigger level pattern. 【0007】 【0008】更に、本発明は、FFT処理した周波数領域の信号レベルと所定のトリガ・レベルとを比較し、該比較結果に応じてトリガ信号を発生するFFTアナライザのトリガ発生装置であって、上記信号レベルのデータと上記トリガ・レベルのデータとを比較するデジタル比較器と、該デジタル比較器の出力データをラッチするラッチ手段と、該ラッチ手段の出力を周期的に監視し、上記信号レベルのデータが上記トリガ・レベルのデータを超えなかったことを検出した時にトリガ信号を発生するトリガ信号発生手段とを具えることを特徴とする。 [0007] Furthermore, the present invention compares the signal level with a predetermined trigger level in the frequency regions FFT processing, a trigger generator for FFT analyzer for generating a trigger signal in response to the comparison result Te, a digital comparator for comparing the above signal level of the data and the trigger level data, and latch means for latching the output data of the digital comparator, the output of the latch means to monitor periodically, the data signal level, characterized in that it comprises a trigger signal generating means for generating a trigger signal when it detects that it did not exceed the data of the trigger level. 【0009】 このとき、トリガ信号発生手段が、ラッチ手段の出力の論理状態に応じて正方向トリガ信号又は負方向トリガ信号の何れかを発生するようにしても良い。 [0009] At this time, the trigger signal generating means, may be generated either in the forward direction trigger signal or negative trigger signal in response to the logic state of the output of the latch means. 【0010】 【発明の実施の形態】図2は、本発明に係る表示例を示す図である。 DETAILED DESCRIPTION OF THE INVENTION Figure 2 is a diagram showing a display example according to the present invention. 従来の場合と同様にトリガ・レベル・パターン10により表示領域を領域Aと領域Bの2つに分割している。 The conventional as in the case trigger level pattern 10 divides the display region into two regions A and B. 今、信号成分波形12が領域Aと領域Bの両方にまたがって表示されている。 Now, the signal component waveform 12 is displayed across both regions A and B. この場合、信号成分波形12のメインローブの部分が小さくなって、領域Aに存在するデータ点がなくなった時に負方向トリガを発生するように設定する。 In this case, smaller main lobe portions of the signal component waveform 12 is set to generate a negative direction trigger when data points existing in the region A has run out. このようにトリガ発生条件を定義しておけば、信号成分波形12が不安定であったり、雑音成分を含んでいても間違ってトリガが発生する確率を低減することができる。 Thus By defining the trigger conditions, it is possible to reduce the probability of or unstable signal component waveform 12, the trigger wrong also contain a noise component generated. 図2のトリガ・レベル・パターン10の形状は、例示であり、信号成分波形12の形状に応じてどのように変更しても良い。 The shape of the trigger level pattern 10 of Figure 2 are exemplary, how may be changed according to the shape of the signal component waveform 12. 重要な点は、従来のように、2つの分割した領域において、一方の領域から1つのデータ点でも他方の領域に入った場合にトリガを発生するというのでなく、図2のように2つの領域にまたがって存在する信号成分波形が、一方の領域Aから完全に消失した時点でトリガを発生する点である。 Importantly, as in the prior art, in two divided regions, rather than that generates a trigger when entering the other region in a single data point from one region, the two regions as shown in FIG. 2 signal component waveforms that are present across the, in that for generating a trigger at the time of complete disappearance from one region a. このようにすることにより、信号の不安定さ及び雑音成分等に影響されずに所望の現象を確実に捕らえることが可能になる。 By doing so, without being affected by the instability and noise components and the like of the signal makes it possible to capture reliably the desired phenomenon. 【0011】図3は、本発明の実施の形態の一例を示すブロック図である。 [0011] Figure 3 is a block diagram showing an example of an embodiment of the present invention. デジタル比較器30は、信号成分データと、トリガ・パターン・メモリ32からのトリガ・ Digital comparator 30, the signal component data, trigger from the trigger pattern memory 32
レベル・データとを比較する。 And it compares the level data. このデジタル比較器30 The digital comparator 30
は、信号成分データ値がトリガ・レベル・データ値を超えると論理1を出力し、超えなければ論理0を出力する。 It is the signal component data value exceeds the trigger level data values ​​and outputs a logical 1, and outputs a logic 0 to be exceeded. デジタル比較器30の出力データは、ラッチ手段3 Output data of the digital comparator 30, latch means 3
4にラッチされる。 4 is latched to. CPU36は、フレーム同期信号に応じてラッチ34の内容を読み出し、その後クリア信号をラッチ34に供給してラッチ34の内容をクリアする。 CPU36 reads the contents of the latch 34 in response to the frame synchronizing signal, and then supplies a clear signal to the latch 34 to clear the contents of the latch 34. このデータの読み出し及びクリア動作は、フレームの終了から次のフレームの開始までの期間中に実行される。 The data reading and clearing operation is performed from the end of the frame during the period until the start of the next frame. 正方向トリガ・モードに設定されている場合には、 If it is set to a positive direction trigger mode,
ラッチ34の内容が論理1であれば、表示領域に表示された信号成分波形が領域A(図2参照)に存在することを意味するので、正方向トリガを発生する。 If the contents of latch 34 is a logical 1, the signal component waveform displayed in the display area because it means that existing in the region A (see FIG. 2), it generates a positive direction trigger. 他方、負方向トリガ・モードに設定されている場合には、ラッチ3 On the other hand, if it is set to a negative direction trigger mode, latch 3
4の出力が論理0のままであれば、領域Aに信号成分波形データが1つも存在しないので、負方向トリガを発生する。 If the output of the 4 remains logic 0, the signal component waveform data is not present one in the region A, generates a negative direction trigger. このように、ラッチ34の内容を検出することにより、正方向トリガ及び負方向トリガの何れをも発生させることができる。 Thus, by detecting the contents of the latch 34, it can also be generated either in the positive direction trigger and negative trigger. このシステムでは、検出用のラッチ34をデジタル比較器30とCPU36との間に介在させるという極めて簡単な構成で正負両極性のトリガを発生するという機能を達成している。 In this system, it has achieved the function of generating a trigger positive and negative polarities of the latch 34 for detecting an extremely simple structure that is interposed between the digital comparator 30 and CPU 36. 【0012】図1は、本発明の手順を示す流れ図である。 [0012] Figure 1 is a flow chart showing the procedure of the present invention. 先ず、オペレータは、表示領域に表示された信号成分波形を観測しながら、表示領域上に任意のトリガ・レベル・パターンを設定し、このトリガ・レベル・パターンを境界とする2つの表示領域に分割表示する(ステップ100)。 First, the operator, while observing the displayed signal component waveform in the display area, set any trigger level pattern on the display area, dividing the trigger level pattern into two display areas bounded to display (step 100). 次に、上記トリガ・レベル・パターンのレベルと上記信号成分レベルとを比較する(ステップ10 Then, comparing the level and the signal component level of the trigger level pattern (Step 10
2)。 2). 信号成分レベルがトリガ・レベル・パターンを超えたか否かを検出する(ステップ104)。 Signal component levels to detect whether or not exceeding the trigger level pattern (step 104). この時、イエスであり、かつ正方向トリガ・モードであれば(ステップ106)、正方向トリガ信号を発生する(ステップ110)。 In this case, a YES, and if positive trigger mode (step 106), generates a positive direction trigger signal (step 110). ステップ104でノーであり、負方向トリガ・モードであれば(ステップ108)、負方向トリガ信号を発生する(ステップ112)。 It is NO in step 104, if the negative trigger mode (step 108), generates a negative direction trigger signal (step 112). 【0013】以上、本発明の好適実施例を説明したが、 [0013] Having described the preferred embodiments of the present invention,
本発明は、上述の実施例のみに限定されるものではなく、本発明の要旨から逸脱することなく、種々の変形及び修正を加え得ることは当業者には明らかである。 The present invention is not limited to the embodiments described above without departing from the gist of the present invention, it will be apparent to those skilled in the art that can make various changes and modifications. 【0014】 【発明の効果】FFT処理した周波数領域の信号レベルと所定のトリガ・レベルとを所定の周期単位で比較し、 [0014] [Effect of the Invention] The signal level of the frequency regions FFT processing with a predetermined trigger level compared with a predetermined period unit,
周波数領域の信号レベルがトリガ・レベルを超えない周期があった場合にトリガ信号を発生するようにしたので、極一部の信号レベルでもトリガ・レベルを超えたらトリガ信号を発生させる場合と比較し、信号の不安定さ、雑音、変調等の影響により間違ってトリガ信号を発生する虞が低減し、確実に所望の現象を捕らえることが可能になる。 Since the signal level of the frequency region is adapted to generate a trigger signal when there is a period not exceeding the trigger level, compared with the case of generating a trigger signal When even exceed the trigger level in a small portion of the signal level , instability of the signal, noise, reduces the risk of generating a trigger signal by mistake due to the influence of modulation, etc., reliably it can capture the desired phenomenon.

【図面の簡単な説明】 【図1】本発明の手順の一例を示す流れ図である。 Is a flow diagram illustrating an example of a procedure of BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] present invention. 【図2】本発明の表示例を示す図である。 2 is a diagram showing a display example of the present invention. 【図3】本発明に係る実施の形態の一例を示すブロック図である。 3 is a block diagram showing an example of an embodiment according to the present invention. 【図4】従来のFFTアナライザの表示例を示す図である。 4 is a diagram showing a display example of a conventional FFT analyzer. 【図5】従来のFFTアナライザの他の表示例を示す図である。 5 is a diagram showing another display example of the conventional FFT analyzer. 【符号の説明】 10 トリガ・レベル・パターン12 信号成分波形30 デジタル比較器32 トリガ・パターン・メモリ34 ラッチ36 CPU [Description of reference numerals] 10 trigger level pattern 12 signal component waveform 30 digital comparator 32 trigger pattern memory 34 latches 36 CPU

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−115066(JP,A) 特開 平6−258366(JP,A) 特開 昭62−195520(JP,A) 特開 平3−2674(JP,A) 特開 平7−98333(JP,A) 特開 平7−63798(JP,A) 特表 平9−510783(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) G01R 23/16 G01R 13/20 ────────────────────────────────────────────────── ─── front page of the continuation (56) reference Patent Sho 63-115066 (JP, a) JP flat 6-258366 (JP, a) JP Akira 62-195520 (JP, a) JP flat 3- 2674 (JP, a) JP flat 7-98333 (JP, a) JP flat 7-63798 (JP, a) JP-T flat 9-510783 (JP, a) (58) investigated the field (Int.Cl. 7, DB name) G01R 23/16 G01R 13/20

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 FFT処理した周波数領域の信号レベルと所定のトリガ・レベルとを所定の周期単位で比較し、 (57) [Claims 1 compares the signal level of the frequency regions FFT processing with a predetermined trigger level in a predetermined period unit,
    上記周波数領域の信号レベルが上記トリガ・レベルを超えない周期があった場合にトリガ信号を発生することを特徴とするFFTアナライザのトリガ発生方法。 Trigger method FFT analyzer signal level of the frequency domain, characterized in that for generating a trigger signal when there is a period not exceeding the trigger level. 【請求項2】 FFT処理した周波数領域の信号レベルと所定のトリガ・レベルとを比較し、該比較結果に応じてトリガ信号を発生するFFTアナライザのトリガ発生装置であって、 上記信号レベルのデータと上記トリガ・レベルのデータとを比較するデジタル比較器と、 該デジタル比較器の出力データをラッチするラッチ手段と、 該ラッチ手段の出力を周期的に監視し、上記信号レベルのデータが上記トリガ・レベルのデータを超えなかったことを検出した時にトリガ信号を発生するトリガ信号発生手段とを具えることを特徴とするFFTアナライザのトリガ発生装置。 Wherein comparing the signal level of the frequency regions FFT processing with a predetermined trigger level, a trigger generator for FFT analyzer for generating a trigger signal in response to the comparison result, the signal level data a digital comparator for comparing the trigger level data and a latch means for latching the output data of the digital comparator, and outputs the periodically monitoring of the latch means, the data is the trigger of the signal level level trigger generator of the FFT analyzer, characterized in that it comprises a trigger signal generating means for generating a trigger signal when data has been detected that did not exceed the.
JP24548295A 1995-08-30 1995-08-30 Trigger generating method and apparatus Fft Analyzers Expired - Fee Related JP3486015B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24548295A JP3486015B2 (en) 1995-08-30 1995-08-30 Trigger generating method and apparatus Fft Analyzers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24548295A JP3486015B2 (en) 1995-08-30 1995-08-30 Trigger generating method and apparatus Fft Analyzers

Publications (2)

Publication Number Publication Date
JPH0968550A true JPH0968550A (en) 1997-03-11
JP3486015B2 true JP3486015B2 (en) 2004-01-13

Family

ID=17134321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24548295A Expired - Fee Related JP3486015B2 (en) 1995-08-30 1995-08-30 Trigger generating method and apparatus Fft Analyzers

Country Status (1)

Country Link
JP (1) JP3486015B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251577B2 (en) * 2004-07-19 2007-07-31 Tektronix, Inc. Realtime power mask trigger
US7471652B2 (en) * 2004-12-16 2008-12-30 Tektronix, Inc. Real-time RF/IF signature trigger
US7734464B2 (en) * 2005-05-20 2010-06-08 Tektronix, Inc. RF autocorrelation signal trigger generator
JP5705395B2 (en) * 2006-07-21 2015-04-22 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー Signal analyzer
US8255179B2 (en) * 2009-02-11 2012-08-28 Tektronix, Inc. Time qualified frequency mask trigger
US8180586B2 (en) * 2009-02-11 2012-05-15 Tektronix, Inc. Amplitude discrimination using the frequency mask trigger
JP2012233851A (en) * 2011-05-09 2012-11-29 Tektronix Inc Real-time trigger performance index indication device, and testing and measuring device

Also Published As

Publication number Publication date Type
JPH0968550A (en) 1997-03-11 application

Similar Documents

Publication Publication Date Title
US4774454A (en) Distortion measuring system method utilizing signal suppression
US5041802A (en) Low power oscillator with high start-up ability
US5057771A (en) Phase-locked timebase for electro-optic sampling
US5900755A (en) Phase dither of an acquisition clock using a phase lock loop
US5789954A (en) Phase dither of an acquisition clock using a delay lock loop
US6823029B1 (en) System for managing signals in different clock domains and a programmable digital filter
Buunen et al. Phase effects in a three‐component signal
US4758781A (en) DA converter testing system
US6396891B1 (en) Frequency control apparatus and method, and storage medium storing a program for carrying out the method
JPH08242151A (en) Driver circuit with means for compensating transmission line loss
US6233288B1 (en) Spectrum analyzer
JPS5825768A (en) Picture signal processing device
US6529248B1 (en) Method and apparatus for improved signal restoration
JPH07282247A (en) Image processing method and image processor
JPH0582606A (en) Semiconductor integrated circuit testing device
EP0637138A1 (en) A lock detect circuit
US6498998B1 (en) Method and apparatus for testing a semiconductor device
JP2000022959A (en) Image forming device and its clock control method
US7333905B2 (en) Method and apparatus for measuring the duty cycle of a digital signal
JPH05196641A (en) Displaying method for waveform of waveform measuring device
CN102012457A (en) Amplitude discrimination using the frequency mask trigger
JP2002014123A (en) Spectrum analyzer
US7215273B2 (en) Method and device for reconstructing and controlling the phase position of a sampling clock relative to an analog signal to be sampled
JPH1114714A (en) Semiconductor test equipment
US5555507A (en) Method for detecting non-linear behavior in a digital data transmission path to be examined

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20071024

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20081024

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20091024

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20101024

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20131024

LAPS Cancellation because of no payment of annual fees