JP3473587B2 - Vehicle communication apparatus and road communication device - Google Patents

Vehicle communication apparatus and road communication device

Info

Publication number
JP3473587B2
JP3473587B2 JP2001076310A JP2001076310A JP3473587B2 JP 3473587 B2 JP3473587 B2 JP 3473587B2 JP 2001076310 A JP2001076310 A JP 2001076310A JP 2001076310 A JP2001076310 A JP 2001076310A JP 3473587 B2 JP3473587 B2 JP 3473587B2
Authority
JP
Japan
Prior art keywords
communication
signal
data length
synchronization signal
bit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001076310A
Other languages
Japanese (ja)
Other versions
JP2001298446A (en
Inventor
俊秀 安藤
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to JP2001076310A priority Critical patent/JP3473587B2/en
Publication of JP2001298446A publication Critical patent/JP2001298446A/en
Application granted granted Critical
Publication of JP3473587B2 publication Critical patent/JP3473587B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、通信データを送信するための通信信号に同期信号を用いて送信し、受信した通信信号に含まれる同期信号に基づいて後続の通信データの処理を行なうようにした車載用通信装置および路上用通信装置に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention is transmitted using a synchronization signal to the communication signal for transmitting communication data, based on the synchronizing signal included in the received communication signal about-vehicle communication apparatus and road communication apparatus to perform the processing of the subsequent communication data Te. 【0002】 【発明が解決しようとする課題】この種の通信方式においては、例えば、送受信装置間で同期をとった状態で信号の授受を行なうために、送信信号の先頭に同期信号を付した方式として行なうようにしている。 [0002] [Problems that the Invention is to Solve] In a communication system of this kind, for example, in order to transmit and receive signals in a state of synchronization between the transmitter device, denoted by the synchronization signal at the beginning of the transmission signal and to carry out the method. この場合に、 In this case,
無線通信においては、外来ノイズの悪影響などを防止して確実に通信を行なうために、同期信号のデータ長をできるだけ長く設定することが必要条件となってくる。 In wireless communication, in order to perform reliable communication to prevent such adverse effects of external noise, to be set as long as possible the data length of the synchronizing signal becomes a necessary condition. ところが、通信を行なうに際して同期信号のデータ長を長く設定することは、その分だけ通信時間が余分にかかることになり、このことは、次に述べるような通信時間が制限されている環境下での通信を行なう場合には不利な条件となる。 However, by setting longer the data length of the sync signal when performing communication, will be according to that much communication time is excessive, this environment in which the communication time as described below is limited the adverse conditions in the case of performing the communication. 【0003】このようなケースとして、自動車などの車両に搭載される通信装置とこの車両が通行時に通過する通信エリア内で道路に設けられた通信装置との間で通信を行なうような場合がある。 As such a case, there is a case in this vehicle communication device mounted on a vehicle such as an automobile is in a communication area through the time passage such as to perform communication with the communication device provided in the road . 例えば、高速道路などの料金所において、通行区間に応じて課せられる通行料金の徴収処理を、自動車側に無線通信処理により料金の支払い処理が可能な車載機を搭載し、道路側にアンテナを設けて自動車が通行する際に無線通信を行なうことにより自動的に行なうことが考えられている。 For example, the toll highway, the collection process of the toll imposed in accordance with the traffic section, equipped with a vehicle-mounted device capable of payment processing rates by the wireless communication processing in a vehicle side, an antenna provided on the road side and automatically it is considered to perform by performing wireless communication in the vehicle to traffic Te. このような通信システムを構築することにより、料金所で自動車を停車させる必要をなくして、料金徴収処理の人件費や工数あるいは料金所の渋滞を無くすなどの効果を期待しようというものである。 By constructing such a communication system, eliminating the need to stop the car in the toll booth, is that Let's hope the effect, such as eliminating the congestion of labor and man-hours, or toll gate of the toll collection process. 【0004】したがって、上述のような環境下においては、自動車の車載機がアンテナの通信エリアを通過する短い時間のなかで料金徴収処理のための通信が確実に完了している必要がある。 [0004] Thus, in an environment as described above, it is necessary to automotive vehicle device communication for tolling process among short time through the communication area of ​​the antenna is completed reliably. そこで、上述のような不具合を解消して確実に通信処理を達成させるために、データ長の異なる複数の同期信号を用いて通信処理を行なうことが考えられている。 Therefore, in order to achieve reliable communication process to eliminate the problem described above, it is considered to perform communication processing by using a plurality of synchronizing signals having different data lengths. 【0005】そこで、本発明者は、このような場合における同期信号の識別形態として次のような構成のものを想定した。 [0005] Therefore, the present inventors have assumed to be as an identification form of synchronization signal in such a case the following construction. 図16はその構成を示すもので、データ長の異なる2種類の同期信号として、32ビット(4オクテット)の第1の同期信号としてUW1(Unique FIG. 16 shows the structure, as the data length of two different types of synchronization signals, UW1 (Unique as the first synchronizing signal of 32 bits (4 octets)
Word 1)と、16ビット(2オクテット)の第2 And Word 1), of 16 bits (2 octets) second
の同期信号としてUW2(Unique Word As the synchronization signal UW2 (Unique Word
2)を次のように設定している。 2) is set in the following manner. 【0006】UW1 0111 1100 1101 [0006] UW1 0111 1100 1101
0010 0001 0101 1101 1000 UW2 1001 0010 1000 0111 シフトレジスタ1は、32ビット分のデータを保持するもので、受信データとしてデジタル信号が入力されると順次シフトしていくように設けられている。 0010 0001 0101 1101 1000 UW2 1001 0010 1000 0111 shift register 1 holds the 32-bit data is provided to successively shifted a digital signal is inputted as received data. このシフトレジスタ1の各ビットのデータは32ビットの比較器2 Data of each bit of the shift register 1 32-bit comparator 2
の各入力端子に接続されている。 And it is connected to the input terminals of the. 比較器2では、上述した同期信号UW1のビットパターンと同じ入力データの場合に検出信号を出力するように設けられている。 The comparator 2 is provided so as to output a detection signal when the same input data as the bit pattern of the synchronization signal UW1 described above. 16 16
ビットの比較器3は、その入力端子がシフトレジスタ1 Bit comparator 3, an input terminal the shift register 1
の上位側16ビットのデータが入力されるように接続されており、上述した同期信号UW2のビットパターンと同じ入力データの場合に検出信号を出力するように設けられている。 Is connected to the upper 16 bits of data are input and is provided so as to output a detection signal when the same input data as the bit pattern of the synchronization signal UW2 described above. 【0007】そして、通信の開始にあたっては、確実に同期状態を得るために、図示しない送信部からデータ長の長い同期信号UW1を通信開始の信号の先頭に付加して送信する。 [0007] Then, at the start of communication is securely in order to obtain a synchronous state, and transmits the added to the head of a long synchronization signal UW1 communication start signal a data length from a transmitting unit (not shown). 受信部においては、この送信信号を受信すると、デジタル信号に復調した受信データをシフトレジスタに入力し、第1の比較器2によってその受信データに同期信号UW1が含まれていることが検出されると、 The receiving unit receives the transmission signal, the demodulated reception data to the digital signal input to the shift register, it is detected that contain synchronization signals UW1 to the received data by a first comparator 2 When,
その同期信号UW1に基づいて新たな通信を開始するようになる。 I would like to start a new communication on the basis of the synchronizing signal UW1. 【0008】また、このようにして同期が得られて通信が開始されると、後続のデータを送信する際に、送信部においては、継続して送信する次の送信信号の同期のための時間を短くするために通信信号の先頭に同期信号U Further, this way communicate synchronization is obtained is started, when transmitting the subsequent data, in the transmission unit, the time for synchronization of the next transmission signal to be transmitted continuously synchronizing signal U to the beginning of the communication signal in order to shorten the
W2を付加して送信するようになる。 Adding W2 will be transmitted. 受信部においては、この送信信号を受信すると、その受信データに同期信号UW2が含まれていることを検出すると、その同期信号UW2に基づいて上記した通信を継続するようになる。 The receiving unit receives the transmission signal when it detects that it contains the synchronization signal UW2 to the received data, so to continue the communication in the on the basis of the synchronizing signal UW2. 【0009】このようにして、通信開始時点の全体のタイミングを得るときに長いデータ長(32ビット)の同期信号UW1を用い、これに続く送信信号のタイミングを得るときには短いデータ長(16ビット)の同期信号UW2を用いることにより、通信時間が制限されたなかで確実に同期をとりながら通信を行なえるようになり、 [0009] In this way, a long data length when obtaining the timing of the entire communication start time using a synchronization signal UW1 (32 bits), short data length when obtaining the timing of the transmission signal following thereto (16 bits) of the use of a synchronization signal UW2, become so perform communication while reliably synchronized among the communication time is limited,
通信効率を向上させることができるようになる。 It is possible to improve the communication efficiency. 【0010】ところで、上述のようにして同期を得るための回路を形成する場合に、異なるデータ長の同期信号の識別をするための構成で、各同期信号UW1,UW2 By the way, when forming a circuit for obtaining the synchronization as described above, in the arrangement for the identification of different data lengths of sync signals, each synchronization signal UW1, UW2
に対応してそれぞれ同期信号を検出するための比較器2,3を設ける必要があるため、比較器を構成するのに必要なビット数が多くなり、半導体集積回路を構成する上では回路の簡略化や省スペース化の技術的課題が残されている。 It is necessary to provide the comparator 2 to detect a synchronization signal, respectively in response to, the number the number of bits required to configure the comparator, simplification of the circuit in order to constitute the semiconductor integrated circuit the technical problem of the reduction and space saving is left. 【0011】本発明は、上記事情に鑑みてなされたもので、その目的は、複数のデータ長が異なる同期信号を用いる必要がある場合に、同期信号の検出回路の構成を簡単な回路構成で実現できるようにした車載用通信装置および路上機用通信装置を提供することにある。 [0011] The present invention has been made in view of the above circumstances, and its object is plural when the data length is necessary to use different synchronization signals, a simple circuit arrangement the configuration of the detection circuit of the synchronization signal to provide a vehicle communication device and the roadside device communication device and can be realized. 【0012】 【課題を解決するための手段】請求項1の発明によれば、通信信号に用いる同期信号を2種類以上設けてそれらのデータ長を異なるように設定する際に、長いデータ長の同期信号のビットパターンはそれよりも短いデータ長の同期信号のビットパターンを含むように設定されていることから、長いデータ長の同期信号を検出する構成は、短いデータ長の同期信号を検出する構成に加えて、 According to the Summary of the invention of claim 1, when set differently their data length be provided two or more synchronization signals used for communication signals, the long data length bit pattern of the sync signal because it is set to include a bit pattern of short data length of the sync signal than a configuration for detecting a long data length of the sync signal, detects a short data length of the sync signal in addition to the configuration,
残りのビットパターンを検出する構成を設けることにより得られるので、車載用通信装置の同期信号検出のための構成を簡単化でき、ひいては省スペース化を図ることができるようになる。 Since obtained by providing a structure for detecting the remaining bit patterns, you can simplify the configuration for synchronizing signal detection of the in-vehicle communication device, so that it is possible to turn space saving. 【0013】請求項2の発明によれば、短いデータ長の同期信号に付随して所定ビット数の識別ビットパターンを長いデータ長のビットパターンとは異なるようにして付加することにより、後続の受信データが長いデータ長の同期信号のビットパターンであるか短いデータ長の同期信号に続くメッセージのビットパターンであるか否かを識別ビットパターンを検出した時点で判定することができるので、短いデータ長の同期信号を検出した際にはその後迅速に通信処理を行なうことができるようになり、また、これによって、ノイズなどによる誤判定の防止にも貢献するようになる。 According to the invention of claim 2, by adding set to be different short data length of the sync signal to concomitantly longer data length of the bit pattern identification bit pattern of a predetermined number of bits, the subsequent reception since data can be determined at the time of detecting a long data length of whether the identification bit pattern is a bit pattern of the message that follows the synchronous signal bit pattern is either a short data length of the sync signal, a short data length of upon detecting the synchronization signal will be able to perform subsequent rapid communication processing, also, thereby, it comes to contribute to the prevention of erroneous determination due to noise. 【0014】請求項3の発明によれば、受信した通信信号から長いデータ長の同期信号を検出するとその同期信号に基づいて通信処理を開始し、これに続く通信信号から短いデータ長の同期信号を検出するとその同期信号に基づいて通信処理を継続する。 According to the invention of claim 3, upon detecting a long data length of the synchronizing signal from the communication signal it received the communication processing starts based on the synchronizing signal, a short data length of the synchronizing signal from the communication signal subsequent thereto Upon detection of a continues communication processing based on the synchronization signal. これにより、通信が開始されていない状態では、長いデータ長の同期信号が検出されたときにのみ通信の開始を行なうので、短いデータ長の同期信号を検出してもこれがノイズによる誤検出であるかあるいは自己に対する同期信号ではないことを判別することができる。 Thus, in a state where communication has not been started, only since the start of communication when a long data length of the sync signal is detected, which also detects a short data length of the sync signal is erroneous detection due to noise it can be determined that it is not a synchronization signal for or self. また、通信を開始した状態では短い同期信号が検出されたときにのみ継続する通信データの受け入れを行なうので、長いデータ長の同期信号の検出動作を休止することができるようになる。 Further, since the short synchronization signal while starting the communication is performed to accept communication data to continue only when it is detected, it is possible to halt the operation of detecting a long data length of the sync signal. 【0015】請求項4の発明によれば、車載用通信装置の受信部において、第1の検出回路により最短のデータ長の同期信号を検出し、第2の検出回路によりこの同期信号を含むこれよりも長いデータ長の同期信号の残りのビットパターンが検出されたときに最短のデータ長の同期信号ではなくそれよりも長いデータ長の該当する同期信号を検出することができるようになる。 According to the invention of claim 4, the receiving unit of the vehicle communication apparatus, the first detection circuit detects the shortest data length of the sync signal, which including the synchronizing signal by the second detection circuit it is possible to detect a long data length corresponding synchronization signal than not the shortest data length of the sync signal when it is detected that the remaining bit pattern of long data length of the sync signal than. 【0016】請求項5の発明によれば、車載用通信装置との間で通信処理を行なう路上用通信装置において、請求項1の発明と同様に、通信信号に用いる同期信号を2 According to the invention of claim 5, in road communication device for performing communication processing with the vehicle communication device, similar to the invention of claim 1, a synchronization signal used for the communication signals 2
種類以上設けてそれらのデータ長を異なるように設定する際に、長いデータ長の同期信号のビットパターンはそれよりも短いデータ長の同期信号のビットパターンを含むように設定されていることから、長いデータ長の同期信号を検出する構成は、短いデータ長の同期信号を検出する構成に加えて、残りのビットパターンを検出する構成を設けることにより得られるので、車載用通信装置側の同期信号検出のための構成を簡単化でき、ひいては省スペース化を図ることができるようになる。 When set differently their data length be provided or more, the bit pattern of a long data length of the sync signal because it is set to include a bit pattern of short data length of the sync signal than, configured to detect a long data length of the sync signal, in addition to the configuration for detecting the short data length of the sync signal, since obtained by providing a structure for detecting the remaining bit patterns, the vehicle communication device side synchronization signal You can simplify the configuration for detecting, so that it is possible to turn space saving. 【0017】請求項6の発明によれば、請求項2の発明と同様に、短いデータ長の同期信号に付随して所定ビット数の識別ビットパターンを長いデータ長のビットパターンとは異なるようにして付加することにより、短いデータ長の同期信号を検出した際にはその後迅速に通信処理を行なうことができるようになり、また、これによって、ノイズなどによる誤判定の防止にも貢献するようになる。 According to the invention of claim 6, similarly to the invention of claim 2, set to be different short data length of the sync signal in the accompanying long data length identification bit pattern of a predetermined number of bits in the bit pattern by adding Te, upon detecting a short data length of the sync signal it will be able to perform a subsequent fast communication processing, also, thereby, to contribute to the prevention of erroneous determination due to noise Become. 【0018】請求項7の発明によれば、路上用通信装置は、新たに通信を開始することを示す通信信号に長いデータ長の同期信号を用いて送信し、その通信に継続する通信信号に短いデータ長の同期信号を用いて送信するので、通信の開始における同期の確立を確実に行なうと共に、継続する通信については迅速に同期をとることができるようになる。 According to the invention of claim 7, road communication device transmits using a long data length of the sync signal to the communication signal indicating the start of new communication, the communication signal to continue to the communication since transmitted using a short data length of the sync signal, the ensure the synchronization establishment at the beginning of the communication, it is possible to take a quick synchronization for communication to continue. 【0019】 【発明の実施の形態】以下、本発明を高速道路の料金徴収システムに適用した場合の第1の実施例について図1 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, a first embodiment in which the present invention is applied to a toll system for motorways FIG
ないし図11を参照しながら説明する。 To be described with reference to FIG. 11. まず、全体の外観構成を示す図3において、高速道路(片側通行帯のみ図示)11は、片側に3つの車線12,13,14を有するもので、所定の料金徴収地点には、この道路11を跨ぐようにして路上機(RSE;Road Side First, in FIG. 3 showing the overall external configuration, motorways (only one side is shown the walking area) 11, one having three lanes 12, 13 and 14 on one side, the predetermined fee collection point, the road 11 a straddle manner, the on-the-road equipment (RSE; road Side
Equipment)としてのガントリ15が配設されている。 Gantry 15 as Equipment) is disposed. このガントリ15には、上記各車線12〜14 This gantry 15, each lane 12 to 14
に対応して路上用通信装置であるアンテナユニット16 In response to the antenna unit 16 is a path for a communication device
〜18が下方に向けて配設され、それぞれにより通信エリア19〜21を設定するようになっている。 To 18 it is disposed downward, so as to set the communication areas 19-21 by the respective. 【0020】通信エリア19〜21は、各アンテナユニット16〜18から車両(図中例えば自動車22で示す)が近付いて来る方向に向けてそれぞれ設定されている。 The communication area 19 to 21 are respectively set in the direction the vehicle from the antenna units 16 to 18 (shown in FIG example vehicle 22) is approaching. この場合、アンテナユニット16〜18には、それぞれアンテナ素子23〜25が設けられている。 In this case, the antenna unit 16 to 18, the antenna elements 23 to 25 are respectively provided. また、 Also,
アンテナユニット16〜18は、ガントリ15の下面部に取り付けられるベースに制御回路部を配設すると共にアンテナ素子23〜25が配設され、電波が透過可能な樹脂製のカバーで全体を覆った防水構造とされている。 Antenna unit 16-18, the antenna elements 23 to 25 are arranged as well as arranging the control circuit unit to the base attached to the lower surface of the gantry 15, a waterproof radio waves covering the whole cover made of transparent resin capable there is a structure.
制御回路部には、後述する電気的構成が配設され、これによってアンテナ素子23〜25が駆動制御され、送受信動作が行なわれるようになっている。 The control circuit unit is disposed electrical configuration to be described later, whereby the antenna elements 23 to 25 are driven and controlled, so that the transmission and reception operation is performed. 【0021】アンテナ素子23〜25は放射面の調整が可能な構成とされており、これによって、通信エリア1 The antenna elements 23 to 25 is configured with adjustable radiating surface, thereby, a communication area 1
9〜21の設定範囲を調整することができるようになっている。 Thereby making it possible to adjust the setting range of 9 to 21. また、図示はしないが、各アンテナ素子23〜 Further, although not shown, 23 to the antenna elements
25は、プリント基板の一方の面側に8個の正方形状をなすパッチを形成し、これらを伝送線路で結合して給電端子に接続することにより形成したマイクロストリップ形のアレイアンテナ素子である。 25 forms a patch on one surface side of the printed circuit board forms an eight square, a Microstrip array antenna elements formed by connecting the feeding terminal and coupled by a transmission line. 【0022】さて、この高速道路11を通行する車両である自動車22,22にはそれぞれダッシュボード近傍に車載用通信装置である車載機(OBE;On Boa [0022] Now, this highway 11 car 22, 22 is a vehicle for passing the a-vehicle communication apparatus near the dashboard each vehicle-mounted device (OBE; On Boa
rdEquipment)26,26が搭載されている。 rdEquipment) 26,26 are mounted. これら各車載機26,26には、路上機15のアンテナユニット16〜18との間で通信信号を受信,送信するアンテナ27が設けられている。 These vehicle-mounted units 26, 26 receive communications signals to and from the antenna units 16 to 18 of the road equipment 15, an antenna 27 is provided to transmit. このアンテナ27 This antenna 27
は、前述したアンテナ素子23〜25に使用しているものと同様のプリント基板に正方形状をなす2個のパッチを形成したマイクロストリップ形のアンテナである。 Is an antenna of a microstrip type formed two patches forming a square on the same printed circuit board as that used in the antenna elements 23 to 25 described above. 【0023】次に、電気的構成について図1および図2 Next, FIGS. 1 and 2 the electrical configuration
を参照して説明する。 With reference to the description. まず、同様に構成されたアンテナユニット16〜18の構成についてアンテナユニット1 First, the antenna unit 1 for configuration of the antenna units 16 to 18 having the same configuration as
6を代表して説明する。 6 on behalf of explaining. 図2は全体構成を示すもので、 Figure 2 shows the overall structure,
アンテナ素子23の制御回路28は他のアンテナ素子2 The control circuit 28 of the antenna element 23 the other antenna elements 2
4,25の制御回路29,30と共にこれらを統括して制御する制御部31に接続されており、その制御部31 4, 25 are connected to a control unit 31 which generally controls these together with the control circuits 29 and 30, the control unit 31
にはコントロール回路32,電源回路33および外部とのデータの授受を行なうためのインターフェース回路3 Control circuit 32, an interface circuit 3 for transmitting and receiving data between the power supply circuit 33 and external
4を有する構成とされている。 It has a configuration having four. 【0024】アンテナ素子23に対応して設けられた制御回路28において、変調回路35は、所定周波数f1 [0024] In the control circuit 28 provided in correspondence to the antenna elements 23, modulation circuit 35, a predetermined frequency f1
の送信用の発振器36から与えられる発振出力を搬送電波としてこれをコントロール回路32らら与えられる送信信号で変調してサーキュレータ37を介してアンテナ素子23に出力するようになっている。 And outputs to the antenna element 23 via the circulator 37 to the given oscillation output from the oscillator 36 for transmission by modulating the transmit signal which is given control circuit 32 LaLa as conveying Telecommunications. 【0025】また、復調等の信号処理を行なう受信回路38は、混合器39に接続されており、混合器39には受信用の発振器40から受信用に設定された所定周波数f2(送信用の周波数f1とは異なる値に設定されている)の発振出力が与えられると共に、サーキュレータ3 Further, the receiving circuit 38 for performing signal processing such as demodulation is connected to the mixer 39, the mixer 39 a predetermined frequency is set for reception from the oscillator 40 for receiving the f2 (for transmission with the oscillation output of which is) is set to a value different from the frequency f1 is given, a circulator 3
7を介してアンテナ素子23から受信信号に応じた通信信号が与えられるようになっている。 So that the communication signal corresponding to the received signal from the antenna element 23 is provided through 7. 搬送電波と受信信号に応じた電波信号とは混合器39にて合成された後、 After being combined by mixer 39 to the radio signal corresponding to the transport radio and a received signal,
受信回路38に与えられる。 It is given to the receiving circuit 38. 受信回路38は、与えられた合成信号を復調して受信データを得ると共に、コントロール回路32に出力するようになっている。 Receiving circuit 38, along with obtaining received data by demodulating the composite signal supplied, and outputs the control circuit 32. 【0026】次に、車載機26において、制御回路41 Next, the vehicle unit 26, the control circuit 41
は、CPU,ROM,RAM,A/D変換器,D/A変換器およびデジタル復調回路などを含んで構成されるもので、あらかじめ記憶された通信用プログラムにしたがって、後述するように所定の通信処理手続きを実行して路上機のアンテナユニット16〜18との間で通信を行なうようになっている。 Is, CPU, ROM, RAM, A / D converter, the invention is configured to include a like D / A converter and the digital demodulation circuit, according to a pre-stored communication program, predetermined communication as described below It executes processing procedures adapted to communicate with the antenna unit 16 to 18 of the roadside device. 【0027】変調回路42は、周波数をf1およびf2 [0027] modulation circuit 42, the frequency f1 and f2
の間で切換設定可能な発振器43から与えられる送信用の発振出力(周波数f2)を搬送電波としてこれを制御回路41から与えられる送信信号で変調してサーキュレータ44を介してアンテナ27に出力するようになっている。 To output the modulation by the transmission signal supplied oscillation output for transmission given from the switching configurable oscillator 43 (frequency f2) from the control circuit 41 so as conveying radio antenna 27 via the circulator 44 between the It has become. 【0028】また、復調の信号処理を行なう受信回路4 Further, the reception circuit 4 for performing signal processing of the demodulated
5は、混合器46に接続されており、混合器46は発振器43から与えられる受信用の発振出力f1が与えられると共に、サーキュレータ44を介してアンテナ27から受信信号が与えられるようになっている。 5 is connected to the mixer 46, the mixer 46 with the oscillation output f1 for receiving given from the oscillator 43 is applied, so that the received signal is supplied from the antenna 27 via the circulator 44 . 搬送電波と受信信号に応じた電波信号とは混合器46にて合成された後、受信回路45に与えられる。 After being combined by the mixer 46 and the radio signal corresponding to the transport radio and a received signal is supplied to the receiving circuit 45. 受信回路45は、与えられた合成信号をアナログ復調して受信データ信号を得てこれを制御回路41に出力するようになっている。 Receiving circuit 45 is made a composite signal applied to output it to obtain received data signal by analog demodulation to the control circuit 41. 【0029】制御回路41においては、受信回路45から与えられるアナログ復調信号をデジタル復調して受信データを得るようになっている。 [0029] In the control circuit 41 is adapted to obtain reception data demodulated analog signal supplied from the reception circuit 45 to digital demodulation. この場合、例えば、アナログ復調された信号はマンチェスター符号化方式などによりデジタル変調されたものであるので、このデジタル復調により本来の受信データを得るのである。 In this case, for example, because the analog demodulated signal is one which has been digitally modulated by such Manchester encoding method is to obtain the original data received by the digital demodulation. なお、 It should be noted that,
車載機26における電源はバッテリ47により各部に給電されるようになっており、また、制御回路41は、データメモリ48に必要に応じてデータを記憶させあるいは読出して利用するようになっている。 Power in-vehicle device 26 is adapted to be fed to each unit by the battery 47, The control circuit 41 is adapted to utilize the data or reads are stored as required in the data memory 48. 【0030】さて、図1は上述した制御回路41においてデジタル復調部にてデジタル復調して得た受信データから同期信号を検出するための電気的構成を示すもので、32ビットのシフトレジスタ49は、受信データが入力されるようになっており、順次ビットデータをシフトしていく。 [0030] Now, FIG. 1 shows an electrical configuration for detecting a synchronization signal from the received data obtained by digitally demodulated by the digital demodulation unit in the control circuit 41 described above, 32-bit shift register 49 It is adapted to receive data is input, and shifts sequentially bit data. 【0031】第1の比較器50は、シフトレジスタ49 The first comparator 50, the shift register 49
の上位16ビットのデータが入力されるようになっており、後述するように、データ長が32ビット(4オクテット)の第1の同期信号UW1(Unique Wor Being adapted to the upper 16 bits of data are input, as will be described later, the first sync signal of a data length of 32 bits (4 octets) UW1 (Unique Wor
d 1)の上位16ビットのビットパターンと一致するときに検出信号を出力するようになっている。 And it outputs a detection signal when matching the bit pattern of the upper 16 bits of d 1). 第2の比較器51は、シフトレジスタ49の下位16ビットのデータが入力されるようになっており、後述するように、 The second comparator 51 is adapted to the lower 16 bits of the data in the shift register 49 is input, as described below,
データ長が16ビット(2オクテット)の第2の同期信号UW2のビットパターンと一致するときに検出信号を出力するようになっている。 And it outputs a detection signal when the data length matching the second synchronization bit pattern signal UW2 of 16 bits (2 octets). 【0032】第1のAND回路52は、同期信号UW1 The first AND circuit 52, the synchronization signal UW1
の検出信号を出力するもので、その2つの入力端子は第1の比較器50および第2の比較器51の出力端子に接続され、両者からハイレベルの検出信号が与えられたときすなわち同期信号UW1のビットパターンと一致する受信データが入力されたときに同期信号UW1の検出信号を出力する。 And outputs the detection signal, the two input terminals thereof connected to the output terminal of the first comparator 50 and second comparator 51, i.e. the synchronization signal when the detection signal of the high level is given from both and it outputs a detection signal of the synchronizing signal UW1 when the reception data is input to match the bit pattern of UW1. 【0033】第2のAND回路53は、同期信号UW2 The second AND circuit 53, the synchronization signal UW2
の検出信号を出力するもので、その一方の入力端子はインバータ回路54を介して第1の比較器50の出力端子に接続されると共に他方の入力端子は第2の比較器51 And it outputs the detection signal, the other input terminal with the input terminal of one of which is connected to the output terminal of the first comparator 50 via the inverter circuit 54 and the second comparator 51
の出力端子に接続されている。 It is connected to the output terminal. そして、第2の比較器5 Then, the second comparator 5
1からハイレベルの検出信号つまり同期信号UW2のビットパターンが検出された信号が与えられると共に、第1の比較器50からはロウレベルの検出信号つまり同期信号UW1の上位16ビットのビットパターンに相当する受信データが得られていないときに同期信号UW2の検出信号を出力する。 Together with a signal which the bit pattern is detected in 1 from the high level detection signal that is synchronous signals UW2 is given, from the first comparator 50 corresponds to the bit pattern of the upper 16 bits of the low-level detection signal that is synchronized signal UW1 and it outputs a detection signal of the synchronizing signal UW2 when the reception data is not obtained. 【0034】受信開始判定回路55は、第1および第2 The reception start judging circuit 55, first and second
のAND回路52および53から検出信号が入力されるようになっていると共に、CPU56からも制御信号が与えられるようになっており、同期信号UW1あるいはUW2の検出信号および制御信号に基づいて、後述するようにしてデータレジスタ57に受信開始の判定信号を出力するようになっている。 Together with the detection signal from the AND circuits 52 and 53 are input, it is adapted to control signals supplied from CPU 56, on the basis of the detection signal and the control signal of the synchronizing signal UW1 or UW2, later and it outputs a determination signal of the reception start to the data register 57 so as to. 【0035】データレジスタ57は、シフトレジスタ4 The data register 57, shift register 4
9の所定ビット位置から8ビット分の受信データがパラレルに入力されるようになっており、受信開始判定回路55から判定信号が与えられると、以後の受信データを受け付けてCPU56に接続されるデータバスに受信データを出力するようになっている。 Being adapted to receive data of 8 bits from a predetermined bit position of 9 are input in parallel, it determines that the signal is given from the reception start determination circuit 55, the data that is connected to the CPU56 accepts the subsequent received data and it outputs the received data to the bus. そして、CPU56 Then, CPU56
は、同期信号UW1あるいはUW2により得られたタイミングで取り込んだ受信データに基づいて通信処理を行い、送信信号を生成して出力する。 Performs communication processing based on the received data captured at the timing obtained by the synchronization signal UW1 or UW2, it generates and outputs a transmission signal. 【0036】なお、上記構成において、本発明でいうところの第1の検出回路は、第1および第2の比較器50 [0036] In the above structure, the first detection circuit referred to in the present invention, the first and second comparators 50
および51と、第2のAND回路53と、インバータ回路54とから構成され、第2の検出回路は、第1および第2の比較器50および51と、第1のAND回路52 And 51, a second AND circuit 53, an inverter circuit 54, the second detection circuit includes first and second comparators 50 and 51, the first AND circuit 52
とから構成されている。 It is composed of a. 【0037】次に、本実施例の作用について図4ないし図11も参照して説明する。 Next will be described with reference to FIG. 4 through 11 the operation of this embodiment. なお、この作用の説明に先立って、まず、本実施例において用いるデータ通信方法のプロトコルについて以下に簡単に説明する。 Prior to the description of this effect, is briefly described below data communication method protocol used in this embodiment. 【0038】すなわち、本実施例において適用しているデータ通信方法は、限られた通信エリア内で路上機と車載機とが無線により双方向通信を行なうために設けられたDSRC(Dedicated Short−Ran [0038] That is, the data communication method is applied in this embodiment, DSRC to the roadside device within a limited communication area and the vehicle-mounted device is provided in order to perform bidirectional communication by radio (Dedicated Short-Ran
ge Communication)プロトコルを用いるものである。 It is to use a ge Communication) protocol. そして、このDSRCプロトコルの規定では、主に自動料金収受(ETC;Electric Then, in the provisions of this DSRC protocol, primarily electronic toll collection (ETC; Electric
Toll Collection)について記述されているが、これに限らず、将来的には商用車管理(CV Has been described for the Toll Collection), the present invention is not limited to this, commercial vehicles management in the future (CV
O;Commercial Vehicle Oper O; Commercial Vehicle Oper
ation)あるいは双方向ナビゲーションなどの各種ITS(高度交通システム;Intelligent ation) or various and interactive navigation ITS (Intelligent Transport System; Intelligent
Transport System)アプリケーションに適用可能となるものである。 And serves as a applicable Transport System) applications. 【0039】さて、本DSRCプロトコルは、ISO/ [0039] Now, this DSRC protocol, ISO /
OSI(開放型システム間相互接続)に準拠するものであるが、限られた時間内に通信を完了させるために簡素化した構成をとる必要があるので、物理層(L1),データリンク層(L2)およびアプリケーション層(L But is intended to conform to the OSI (Open Systems Interconnection), it is necessary to adopt a configuration that is simplified in order to complete the communication within a limited time, the physical layer (L1), data link layer ( L2) and application layer (L
7)の3層構造とし、このうちのデータリンク層(L A three-layer structure 7), the data link layer of the (L
2)をさらにLLC(Logical Link Co Furthermore, LLC a 2) (Logical Link Co
ntrol;論理リンク制御)副層およびMAC(Me Ntrol; Logical Link Control) sublayer and MAC (Me
dium Access Control;媒体アクセス制御)副層に分けた構成とし、アプリケーション層(L7)にはOSIに規定されたL3〜L6を適宜含んだ構成が採用されている。 dium Access Control; a medium access control) configuration divided into sub-layers, configuration containing L3~L6 defined in OSI suitably is employed in the application layer (L7). 【0040】このデータリンク層に対して要求されている条件と方式については次のようなものがある。 [0040] The conditions and methods that are required for the data link layer are the following. (1)多用な通信エリアにおける通信が可能なこと具体的には、約3m(料金所における極小通信エリア) (1) specifically that communication is possible in diverse communication area, about 3m (minimum communication area in tollgate)
から、約35m(本線における一般通信エリア)までを単一のプロトコルで通信が行なえるようにすることである。 From is to communicate to a single protocol for the perform (general communication area in the main line) approximately 35m. 図5には、このような条件に対応する3つの実施態様が示されている。 Figure 5 shows three embodiments corresponding to such conditions. 【0041】同図(a)は、例えば4つの車線を1基のアンテナでカバーする場合で、予告あるいは広域情報の通信を行なう場合などに対応し、この場合には、通行車両が高速で通過することを想定して35m程度の範囲まで通信エリアが設定されるようになっている。 [0041] FIG. (A), for example in the case of covering the four lane 1 group of antennas, it corresponds to a case of performing communication notice or wide area, in this case, passage passing vehicle at a high speed assuming a communication area to the range of about 35m is adapted to be set to. 同図(b)では、3つの車線を1基のアンテナでカバーする場合で10m程度の通信エリアを設けたものである。 In FIG. (B), it is provided with a communication area of ​​about 10m in the case of covering the antenna of 1 group of three lanes. 同図(c)では、4つの車線をそれぞれに分離帯で区切って通行する場合にそのそれぞれの車線に対応して4m程度の通信エリアを設定するアンテナを1基ずつ設けるもので、料金所などの構成に対応している。 In FIG. (C), those provided by one group of antennas for setting the communication area of ​​about 4m in response to the respective lanes when traffic separated by the separation zone 4 lanes to each tollgate etc. It corresponds to the configuration. 【0042】(2)複数車両との同時通信が可能なこと複数車両との間の同時通信を可能とするため、スロッテッドアロハ方式による時分割多重アクセス方式を採用している。 [0042] (2) to enable simultaneous communication between a plurality vehicles that simultaneous communications are possible with multiple vehicles, it employs a division multiple access time by slotted ALOHA. この場合、車載機を搭載した車両は狭い通信エリアを高速(例えば複数車線に対応する場合には最高速度180km/h程度、1車線に区切る場合には最高速度80km/h程度)で走行しても確実に通信が行なえるようにすることを前提としているので、複数の車両間での通信衝突確率を極めて低く抑えるように制御する必要がある。 In this case, traveling at the vehicle-mounted device mounted with a vehicle high-speed narrow communication area (for example maximum speed 180 km / h about the case corresponding to the multi-lane, about the maximum speed 80 km / h in the case of separate 1 lane) since also ensure communication is assumed to be the so performed, it is necessary to control so as to suppress very low communication collision probability between multiple vehicles. 【0043】(3)情報量が多く通信の信頼性が高いことETCの出口料金所ビーコンの通信の情報量は最大で4.1kビットであり、CVO/双方向ナビゲーションの一般本線上ビーコンの通信の情報量は最大で31kビットを限度とする。 [0043] (3) the amount of information of communication of the high reliability ETC of the exit toll gate beacon of information a large amount of communication is a 4.1k bit at the maximum, communication of general main line on the beacon of the CVO / two-way navigation the amount of information be limited to the 31k bit at maximum. また、ETCにおいては無線回線上のビットエラー率(BER)が1×10−5のときに、 The bit error rate on the radio channel in the ETC (BER) is at the 1 × 10-5,
通信システム全体としての通信エラー率が1×10−6 Communication error rate of the entire communication system 1 × 10-6
以下となるように信頼性を確保するものとする。 It shall ensure the reliability to be equal to or less than. 【0044】(4)アクティブ通信方式に適していること路上機からのダウンリンクは半二重通信だけでなく全二重通信も可能とする。 [0044] (4) downlink from the road device that is suitable for active communication method full duplex communication not only half-duplex communication possible to. また車載機からのアップリンクは基本的には半二重通信を前提とし、全二重通信も可能なものである。 The uplink from the vehicle-mounted device basically assumes half duplex communication, is capable also full duplex communication. 【0045】上記したような条件を満たすべく設けられた本通信プロトコルにおいては、以下に説明するような通信手順で通信処理が実施される。 [0045] In order provided the present communication protocol satisfying the conditions as described above, a communication processing with the communication procedure described below is performed. ここでは、複数の移動車載機と路側機間のポイントツーポイントの短時間内での双方向通信に適した同期式アダプティブスロッテッドアロハ方式の通信制御手順を基準としている。 Here, it is based on the communication control procedure of the synchronous adaptive slotted ALOHA scheme suitable for two-way communication within a short time of point-to-point between a plurality of mobile vehicle device and the roadside device. そして、基本的には半二重通信を前提としているが、本実施例において採用しているように、上り、下りに異なる周波数を用いた全二重通信も可能な通信制御方式が規定されている。 And, basically it is assumed half duplex communication, as employed in the present embodiment, the up, full-duplex communication which can also be a communication control system using different frequencies in the downlink is defined there. 【0046】図6は上述した条件を満たすようにした通信状態の一例を概念的に示したものであり、1台の路上機RSEの通信エリアA内で例えば4台の車両のそれぞれに搭載されている車載機OBE−A,OBE−B,O [0046] Figure 6 is conceptually shows an example of a communication state in which to meet the conditions described above, it is mounted on a respective one of the road device RSE communication area A in the example four vehicles of and that the vehicle-mounted device OBE-A, OBE-B, O
BE−C,OBE−Dが双方向通信を行う場合を示している。 BE-C, OBE-D shows a case where two-way communication. 図7は全二重モードの同期式スロッテッドアロハ方式の通信フレームと4台の車載機OBE−A〜Dとの通信動作を記載している。 Figure 7 describes a communication operation with the synchronous slotted ALOHA communication frames and four vehicle-mounted device OBE-to D of the full-duplex mode. 【0047】本プロトコルでは、図8に示しているように、1回の通信フレームをFCMS,MDS,ACTS [0047] In this protocol, as shown in FIG. 8, FCMS the one communication frame, MDS, ACTS
の3つのスロットにより構成している。 It constitutes a three slots. この場合、FC In this case, FC
MS(Frame Control Message MS (Frame Control Message
Slot)は、路上機RSEが通信の制御を行うため、 Slot), since the roadside device RSE performs control of the communication,
フレームの同期,通信スロットの割り当てなどを車載機OBEに対して行うためのスロットで、必ずフレームの先頭に位置する。 Frame synchronization, the slot for carrying out such assignment of the communication slots for the vehicle-mounted device OBE, always at the head of the frame. MDS(Message Data MDS (Message Data
Slot)は、FCMSに続いて位置するように設けられる実際の通信データを含むスロットであり、データ伝送に対する確認応答もこのスロットに含まれており、通信データを含むMDC(MessageData Ch Slot) is a slot that contains the actual communication data is provided so as to be positioned following the FCMS, acknowledgment of data transmission are also included in this slot, including communication data MDC (MessageData Ch
annel)と確認応答を含むACKC(ACKnow annel) and ACKC, including an acknowledgment (ACKnow
ledge Channel)で構成されている。 It is composed of a ledge Channel). そして、ACTS(ACTivation Slot)は、 Then, ACTS (ACTivation Slot) is,
車載機OBEが通信登録要求を行うスロットであり、必ず先頭にWCN(Wireless Call Num Is a slot in which the vehicle-mounted device OBE makes a communication registration request, be sure WCN to top (Wireless Call Num
ber)−ACTSを指定し、これに続いて複数のAC Specify the ber) -ACTS, multiple AC Following this
TC(ACTivation Channel)を連続して割り付けるもので、このACTSがフレームの最後のスロットとなる。 TC and (ACTIVATION Channel) in which continuously allocates, the ACTS is the last slot in the frame. 【0048】また、ダウンリンクに設けられるスロットはFCMS,MDSで構成され、アップリンクに設けられるスロットはMDS,ACTSで構成される。 [0048] The slot provided in the downlink is configured FCMS, in MDS, the slot provided in the uplink MDS, composed of ACTS. このフレームをある回数繰り返すことにより1回のトランザクションが完了する。 By repeating number is the frame one transaction is completed. 【0049】次に、上述の場合における通信手順について説明する。 Next, a description will be given of a communication procedure in the case described above. 図7は、全二重通信モードのMDSが4、 7, MDS full duplex communication mode is 4,
ACTSが2の場合のフレーム構成を示しており、ダウンリンク,アップリンクのそれぞれで異なる周波数の伝送チャネルを用いてMDSを多重している。 ACTS is shows the frame configuration in the case of 2, and multiplexing the MDS using downlink, transmission channel of a different frequency for each uplink. 【0050】(0)まず、OBEはRSEから常時送信されているFCMSの信号レベルを検出し、通信エリアAに入ったと判断し、OBEを起動するようになる。 [0050] (0) First, OBE detects the signal level of FCMS being constantly transmitted from the RSE, determines that has entered the communication area A, so start the OBE. 【0051】(1)RSEはフレーム構成などの通信プロファイルをFCMSで報知する。 [0051] (1) RSE is to inform the communication profiles such as the frame structure at FCMS. 【0052】(2)OBEはFCMSの内容を判別し、 [0052] (2) OBE is to determine the contents of the FCMS,
ACTS内のACTCをランダムに選択してリンクアドレスを付加してリンク要求信号をRSEに送信してアソシエーションの要求を行う。 The ACTC in ACTS by adding the link address selected at random to send a link request signal to the RSE performs an association request of. 【0053】(3)次に、OBEはFCMSのスロット割り当てに従いRSEはダウンリンクによりOBEにデータを送信し、アップリンクによりOBEからのデータを受信する。 [0053] (3) Next, OBE is RSE transmits data to the OBE by downlink accordance slot assignment FCMS, receives data from the OBE by the uplink. このとき、OBEおよびRSEはデータ送信の終了時には同スロット内でACKを返信する。 At this time, OBE and RSE is at the end of the data transmission and returns an ACK in the same slot. 【0054】以上のようにして、4つのOBE−A〜D [0054] As described above, four of the OBE-A~D
のRSEとの間の通信をそれぞれに対してスロット割り当てを行なうことにより、衝突をなくして確実に通信を行なうようにしている。 By performing the slot assignment communication for each of between RSE of, and to perform reliable communication to eliminate the collision. 【0055】次に、上述した全二重通信フレームの構成について詳述する。 Next, detailed configuration of the full-duplex communication frame described above. 【0056】(1)FCMS(フレーム制御メッセージスロット) これは図9に示すように、1オクテットの物理媒体層のチャネル構成等情報不フィールドSIG(Signal [0056] (1) FCMS is (frame control message slot) which, as shown in FIG. 9, the channel configuration of 1 octet physical media layer such information not field SIG (Signal
ing)、1オクテットのRSEの識別番号フィールドFID(Fixed Equipment ID)、1 ing), 1 octet RSE identification number field FID (Fixed Equipment ID), 1
オクテットのフレーム構成情報フィールドFSI(Fr Octet of the frame configuration information field FSI (Fr
ame Structure Informatio ame Structure Informatio
n)、RSEのサービスアプリケーション情報フィールドSC(Service Code)、通信スロットの割り当て用の8個のスロット制御フィールドSCI(S n), RSE service application information field SC (Service Code), 8 slots control for allocation of the communication slot field SCI (S
lot Control Identifire)から構成される。 It consists of lot Control Identifire). SCIは、MDS割り当て情報として、1 SCI as MDS allocation information, 1
オクテットの制御情報サブフィールドCI(Contr Octets control information subfields CI (Contr
ol Information)と、2オクテットのリンクアドレスサブフィールドIDN(ID Numbe And ol Information), 2 octets of the link address sub-field IDN (ID Numbe
r)とから構成される。 Composed from a r). 【0057】これらの信号には、2オクテットのプリアンブル信号PR(PReamble)と4オクテットの同期信号UW1(Unique Word)および2オクテットの誤り検査信号CRC(Cyclic Red [0057] These signals, synchronization signals of second octet preamble signal PR and (PREAMBLE) 4 octets UW1 (Unique Word) and 2 octets of the error check signal CRC (Cyclic Red
undancy ErrorCheck)が先頭に付加され、その前後にはガードタイムt0,t2を設定し、 undancy ErrorCheck) is added to the head, set the guard time t0, t2 is before and after,
全体として100オクテットのスロット長に設定されている。 It is set to the slot length as a whole 100 octets. 【0058】ここで、ユニークワードUW1は、一般的な通信方式においてはフラグとして設定されるもので、 [0058] Here, the unique word UW1, in general communication systems intended to be set as a flag,
これを受信する車載機OBE側でフレームの先頭を検出して同期をとるために付加されるもので、例えば、4オクテットつまり32ビットのビットパターンを次のように設定する。 It intended to be added to synchronize to detect the beginning of the frame in the vehicle-mounted device OBE side that receives this, for example, to set the 4 octets, i.e. 32 bits of the bit pattern as follows. 【0059】UW1 = 0111 1100 110 [0059] UW1 = 0111 1100 110
1 0010 0001 0101 1101 1000 つまり、第1の比較器50および第2の比較器51にはこのUW1のビットパターンの上位16ビットおよび下位16ビットが設定されているのである。 1 0010 0001 0101 1101 1000 words, the first comparator 50 and second comparator 51 is the upper 16 bits and lower 16 bits of the bit pattern of this UW1 is set. 【0060】(2)MDS(メッセージデータスロット) これは、図10に示すように、データ伝送用のMDC [0060] (2) MDS (message data slot) which, as shown in FIG. 10, MDC for data transmission
(Message Data Channel)と、受信した信号が正しく受信できたかを送信元に通知するA (Message Data Channel) and notifies the sender whether the received correctly received signal A
CKC(ACKnowledge Channel)とから構成されている。 It is constructed from the CKC (ACKnowledge Channel). またACKCの前後にはガードタイムt3,t4が設定され、全体として100オクテットのスロット長に設定されている。 The before and after the ACKC is set guard time t3, t4 is set to the slot length as a whole 100 octets. 【0061】このうち、MDCは、図11にも示すように、65オクテットのLPDU(Link Servi [0061] Among, MDC, as shown in FIG. 11, 65 octets of LPDU (Link Servi
ce Data Unit)と、2オクテットのMAC ce and Data Unit), 2-octet MAC of
制御フィールド(MAC)から構成される。 And a control field (MAC). LPDU LPDU
は、LLC制御フィールドとLSDU(Link Se Is, LLC control field and LSDU (Link Se
rvice Data Unit)からなり、このLP Consists of rvice Data Unit), this LP
DUおよびMAC制御フィールド,CRCにはデータスクランブルが適用される。 DU and MAC control field, the CRC is applied data scrambling. そして、これらの信号には、 And, to these signals,
2オクテットのプリアンブル信号PRと、2オクテットの同期信号UW2と、2オクテットの誤り検査信号CR A preamble signal PR of 2 octets, and 2 octets of synchronization signals UW2, 2 octets of the error check signal CR
Cが付加され、物理媒体層で伝送される。 C is added, is transmitted in the physical media layer. 【0062】ここで、ユニークワードUW2は、これを受信する車載機OBE側でスロットの先頭を検出して同期をとるために付加されるもので、例えば、2オクテットつまり16ビットのビットパターンを次のように設定する。 [0062] Here, the unique word UW2 is intended to be added to synchronize to detect the beginning of a slot at the vehicle-mounted device OBE side that receives this, for example, following a 2-octet, i.e. 16-bit bit pattern set as. 【0063】 UW2 = 0001 0101 1101 1000 なお、このUW2は、図4にも示しているように、前述したUW1の下位16ビットのビットパターンと同じビットパターンに設定されている。 [0063] UW2 = 0001 0101 1101 1000 Note that this UW2, as also shown in FIG. 4, are set to the same bit pattern as the bit pattern of the lower 16 bits of UW1 described above. そして、第2の比較器51にはこのUW2のビットパターンが設定されているのである。 Then, the second comparator 51 is the bit pattern of this UW2 is set. 【0064】また、ACKC(受信通知チャネル)は、 [0064] In addition, ACKC (received notification channel),
1オクテットの受信通知情報フィールドAI(Acti 1 octet of the received notification information field AI (Acti
vation Information)のみで構成され、この信号に2オクテットのプリアンブル信号PR vation Information) only consists of a preamble signal PR of two octets in this signal
と、2オクテットの同期信号UW2と、2オクテットの誤り検査信号CRCが付加され物理媒体層で伝送されるようになっている。 When a 2-octet synchronization signal UW2, error check signal CRC of two octets are adapted to be transmitted is added physical media layer. なお、ここで用いる同期信号UW2 Incidentally, the synchronization signal used here UW2
は上述のMDCで用いるものと同じ同期信号UW2である。 Are the same synchronization signal UW2 shall be used in the aforementioned MDC. 【0065】(3)WCN−ACTS,ACTS(リンク要求スロット) リンク要求スロットは、リンク要求信号ACTCのみからなるリンク要求スロット(ACTS)と、識別符号チャネル(WCNC)の多重領域を有するリンク要求スロット(WCN−ACTS)とからなる。 [0065] (3) WCN-ACTS, ACTS (link request slot) link request slot, a link request signal ACTC only consisting link request slot (ACTS), the link request slots having multiple regions of the identification code channels (WCNC) consisting of (WCN-ACTS) and. また、リンク要求スロットの1スロットは、複数個のACTCからなる。 Also, one slot of link request slot, comprising a plurality of ACTC. そして、これらのリンク要求スロットにも上述と同じように2オクテットのプリアンブル信号PRと、2オクテットの同期信号UW2と、2オクテットの誤り検査信号CRCが付加される。 Then, a preamble signal PR of 2 octets like above in these link request slot, a 2-octet synchronization signal UW2, error check signal CRC two octets are added. 【0066】さて、本実施例においては、RSEとしてのアンテナユニット16〜18は、図5(c)の構成に対応したものを一例として示しているもので、通信プロトコルとしては上述したように図5(a)に示す構成の場合でも対応できるものとして構成されている。 [0066] Now, in this embodiment, the antenna unit 16-18 as RSE are those shown as an example the one corresponding to the configuration of FIG. 5 (c), the Figure as described above as the communication protocol even in the case of the configuration shown in 5 (a) is constructed as be able to handle. 【0067】アンテナユニット16〜18においては、 [0067] In the antenna unit 16 to 18,
それぞれ通信エリア19〜21に対して通信信号を送信している。 Transmitting a communication signal to the communication area 19 to 21, respectively. この場合、各通信信号を構成するフレームの先頭でFCMSを送信する。 In this case, it sends the FCMS at the beginning of a frame constituting each communication signal. このFCMSには前述したように、長いデータ長の同期信号である32ビットの同期信号UW1を付加している。 The As described above in FCMS, are added to 32-bit synchronization signal UW1 a long data length of the sync signal. また、このFCMSにより割り当てられた各スロット内で通信を行なう場合に送信する通信信号には短いデータ長の同期信号である16 Also, a short data length of the sync signal to the communication signal to be transmitted when the communication is performed within each slot assigned by the FCMS 16
ビットの同期信号UW2が付加されている。 Synchronizing signal UW2 is added bits. 【0068】いま、車載機26を搭載した車両が高速道路11の車線12を通行している場合に、ガントリ15 [0068] In the case of now, it is a vehicle mounted with the vehicle-mounted device 26 is passing lane 12 of the highway 11, the gantry 15
の下を通過するときにアンテナユニット16の通信エリア19に差し掛かると、アンテナユニット16から送信される通信信号を受信するようになる。 When it approaches the communication area 19 of the antenna unit 16 as it passes under the, so to receive a communication signal transmitted from the antenna unit 16. 車載機26は、 The vehicle-mounted device 26,
アンテナ27で受信された通信信号がサーキュレータ4 Communication signals received by the antenna 27 is the circulator 4
4を介して混合器46に入力されると、発振器43の発振出力と合成されて受信回路45に入力されるようになる。 4 is input to the mixer 46 through a is combined with the oscillation output of the oscillator 43 will be input to the receiving circuit 45. 【0069】受信回路45においては、受信した通信信号をアナログ復調して制御回路41に出力するようになる。 [0069] In the receiving circuit 45 is comprised of a communication signal received to output to the control circuit 41 and analog demodulation. 制御回路41においては、図示しないデジタル復調部において受信データに復調し、その受信データを順次シフトレジスタ49に出力するようになる。 In the control circuit 41 demodulates the received data in the digital demodulation unit (not shown), so outputs the received data sequence in the shift register 49. 【0070】受信データの先頭には上述したように同期信号UW1が付加されているので、これがシフトレジスタ49に入力された時点で第1の比較器50および第2 [0070] Since the synchronization signal UW1 as the head of the received data described above is added, this is the first comparator when the input to the shift register 49 50, and the second
の比較器51はそれぞれビットパターンが一致することにより検出信号を出力するようになる。 The comparator 51 is adapted to output a detection signal by each bit pattern matches the. これにより、A As a result, A
ND回路53の出力はロウレベルのままで、AND回路52からハイレベルの検出信号が出力されるようになる。 The output of the ND circuit 53 remains at a low level, an AND circuit 52 as the detection signal of high level is outputted. 【0071】これにより、受信開始判定回路55は同期信号UW1が検出されたことを判定して、以後の受信データをCPU56側に受け入れるようにデータレジスタ57に判定信号を出力するようになる。 [0071] Thus, the reception start determination circuit 55 determines that a synchronization signal UW1 is detected, outputs a determination signal to the data register 57 to accept a subsequent reception data CPU56 side. また、この情報はCPU56にも出力され、CPU56は、これに基づいてデータレジスタ57を介して入力される受信データの処理を行なう。 This information is also output to the CPU 56, CPU 56 performs the processing of the received data input via the data register 57 based on this. そして、このとき得られたFCMSにより指定されたスロットのタイミングに対応して応答信号を送信すべく変調回路42を介して変調した通信信号をアンテナ27から送信するようになる。 Then, so to transmit a communication signal modulated via a modulation circuit 42 in order to transmit a response signal in response to the timing of the designated slots by FCMS obtained at this time from the antenna 27. 【0072】また、このフレームにおいて後続の受信データがある場合には、上述と同様にして受信データの先頭に付加された同期信号UW2を検出することによりそのタイミングで得られる受信データをCPU56に取り入れるようになる。 [0072] When there is a subsequent received data in this frame, taking the reception data obtained at the timing by detecting the above and on to a synchronization signal added to the head of the received data similarly UW2 the CPU56 so as to. この場合、UW2のビットパターンがシフトレジスタ49に入力されると、下位側の16ビットにUW2の受信データが入力された時点で第2の比較器51からハイレベルの検出信号が出力されるようになる。 In this case, the bit pattern of UW2 is input to the shift register 49, so that the high-level detection signal from the second comparator 51 is output when the received data is the input of UW2 to 16-bit lower become. また、この時点では、シフトレジスタ49の上位16ビット部分にはプリアンブルのデータが入力されているので、第1の比較器50はロウレベルの出力状態となっている。 Further, at this time, the upper 16-bit portion of the shift register 49 is the data of the preamble is input, the first comparator 50 has a low output state. 【0073】これにより、AND回路52はロウレベルの状態であり、AND回路53はハイレベルの検出信号を出力するようになる。 [0073] Thus, the AND circuit 52 is a low level state, the AND circuit 53 is to output a detection signal of a high level. つまり、シフトレジスタ49に同期信号UW2のデータが入力された時点ですぐにこれを検出することができるのである。 In other words, it is possible to detect this immediately when the data is input synchronizing signal UW2 to the shift register 49. 受信開始判定回路5 Receiving start determination circuit 5
5はこの同期信号UW2の検出タイミングでデータレジスタ57の受信データをCPU57側に受け入れるように判定信号を出力する。 5 outputs a determination signal to accept the received data in the data register 57 at the detection timing of the synchronization signal UW2 the CPU57 side. また、CPU57は、この判定信号を受けることにより、後続の受信データの処理を行なうようになる。 Further, CPU 57, by receiving the decision signal, to perform the processing of the subsequent received data. 【0074】このようにして、一連の通信処理が終了すると、例えば、車載機26のデータメモリ48に通行料金などの課金処理データが記憶されるようになる。 [0074] In this manner, a series of communication processing is completed, for example, charging processing data, such as toll in the data memory 48 of the vehicle-mounted device 26 is to be stored. また、交通情報などがデータとして得られた場合には、運転者にその情報を報知すべく図示しない表示装置などに表示されるようになる。 Further, when such traffic information is obtained as the data will be displayed, etc. (not shown) in order to broadcast the information to the driver display device. 【0075】このような本実施例によれば、DSRC通信プロトコルの条件下での車載機26と路上機であるアンテナユニット16〜18との間の通信処理において、 [0075] According to the present embodiment, in the communication process between the antenna units 16 to 18 is a vehicle-mounted device 26 and the roadside device under conditions of the DSRC communication protocol,
通信開始時のFCMSに設定する32ビットの同期信号UW1およびこれに続くMDSに設定する16ビットの同期信号UW2に対して、同期信号UW2のビットパターンを同期信号UW1の中の16ビットのビットパターンと同じになるように設定するので、同期信号UW1およびUW2を識別して検出するための構成を簡単化することができ、集積回路を構成する場合の省スペース化を図ることができるようになる。 For synchronous signal UW2 of 16 bits to be set in MDS synchronizing signal UW1 and subsequent thereto of 32 bits to be set in the communication starting FCMS, bit pattern of 16 bits in the synchronizing signal UW1 the bit pattern of the synchronization signal UW2 since set to be the same as, it is possible to simplify the configuration for detecting and identifying the synchronization signals UW1 and UW2, so that it is possible to save space for configuring an integrated circuit . 【0076】また、同期信号UW2のビットパターンを同期信号UW1の下位16ビットのビットパターンと一致するようにしているので、同期信号UW2を検出するときに、同期信号UW2の16ビット分の受信データがシフトレジスタ49に入力された時点ですぐにこれを判定することができるので、迅速に通信処理を進めることができるようになり、車載機26とアンテナユニット1 [0076] Further, since to match the bit pattern of the synchronization signal UW2 the bit pattern of the lower 16 bits of the synchronization signal UW1, when detecting a synchronizing signal UW2, 16 bits of data received synchronization signals UW2 There it is possible to determine this immediately as it is entered into the shift register 49, it will be able to proceed quickly communication process, the vehicle-mounted device 26 and the antenna unit 1
6〜18との間の限られた時間内で確実に必要な通信処理を実施できるようになる。 6-18 will be able to implement reliably necessary communication processing in a limited time between the. 【0077】図12および図13は本発明の第2の実施例を示すもので、第1の実施例と異なるところは、同期信号UW2のビットパターンの設定を同期信号UW1のビットパターンのうちの下位側16ビットから上位側に2ビット分シフトさせた部分のビットパターンとしたところである。 [0077] Figures 12 and 13 show a second embodiment of the present invention, differs from the first embodiment, the setting of the bit pattern of the synchronization signal UW2 of the bit pattern of the synchronization signal UW1 it was a bit pattern of a portion obtained by 2-bit shifted from the lower side 16 bits to the upper side. 【0078】図13は同期信号UW1に対する同期信号UW2のビットパターンを示しており、同期信号UW2 [0078] Figure 13 shows the bit pattern of the synchronization signal UW2 to a synchronous signal UW1, synchronization signal UW2
は、同期信号UW1のビットパターンのうちの先頭から15ビット目を先頭ビットとし、以降の30ビット目までのビットパターンを採用している。 It is the first bit of the 15 bits from the head of the bit pattern of the synchronization signal UW1, adopts a bit pattern up to 30 bit later. また、この同期信号UW2に続いて付加するコードを2ビットの識別コードとして設けている。 Further, there is provided a code to be added subsequently to the synchronization signal UW2 as a 2-bit identification code. この識別コードは、「01」, This identification code is "01",
「10」,「11」の3つのパターンを設け、同期信号UW1の下位2ビットの「00」と区別できるようにしている。 "10", three patterns of "11" is provided, so that can be distinguished from "00" in the lower 2 bits of the synchronization signal UW1. 【0079】そして、例えば、同期信号UW1を付加するのがFCMSであるのに対して、同期信号UW2はM [0079] Then, for example, whereas that adds a synchronizing signal UW1 is FCMS, synchronization signal UW2 is M
DC,ACKおよびACTなどの複数のスロットの先頭に付加するので、これらを識別するために、同期信号U DC, so to prefix the plurality of slots, such as ACK and ACT, in order to identify these, synchronization signals U
W2に対して、「01」を付加するときにはMDC、 For the W2, when the addition of "01" MDC,
「10」を付加するときにはACK、「11」を付加するときにはACTのスロットであることを決めておく。 Previously decided when to add ACK, the "11" is the ACT slots when adding "10". 【0080】図12は、同期信号UW1,UW2と共にこれら3つの識別コードを判定するための回路構成を示している。 [0080] Figure 12 shows a circuit configuration for determining the three identification codes together with the synchronizing signal UW1, UW2. 第1の比較器58は14ビットのデータを比較するもので、シフトレジスタ49の上位14ビットのデータが入力されるようになっている。 The first comparator 58 is intended to compare the 14-bit data, the upper 14 bits of the data in the shift register 49 are inputted. 第2の比較器5 Second comparator 5
9は16ビットのデータを比較するもので、シフトレジスタ49の上位15ビット目から30ビット目までの間のデータが入力されるようになっている。 9 is adapted as to compare the 16-bit data, the data between the upper 15 bits of the shift register 49 to the 30-th bit is input. 【0081】デコーダ60はシフトレジスタ49の下位2ビットのデータを入力して4つの出力端子の対応するものにハイレベルの検出信号を出力する。 [0081] The decoder 60 outputs a detection signal of the corresponding one of the high level of the lower 2 bits of the data four output terminals to input of the shift register 49. なお、第2の比較器59は、同期信号UW2のビットパターンを検出するように設定されており、第1の比較器58は同期信号UW1の上位14ビットのビットパターンを検出するように設定されている。 The second comparator 59 is set to detect a bit pattern of the synchronization signal UW2, the first comparator 58 is set so as to detect a bit pattern of the upper 14 bits of the synchronization signal UW1 ing. 【0082】第1の比較器58の出力端子はAND回路61の入力端子に接続され、第2の比較器59の出力端子はAND回路61〜64の各入力端子に共通に接続されている。 [0082] The output terminal of the first comparator 58 is connected to an input terminal of the AND circuit 61, the output terminal of the second comparator 59 is connected in common to respective input terminals of the AND circuits 61 to 64. また、デコーダ60の「00」の出力端子はAND回路61の入力端子に接続され、「01」,「1 The output terminal of the "00" of the decoder 60 is connected to an input terminal of the AND circuit 61, "01", "1
0」および「11」の各出力端子はそれぞれAND回路62,63,64の各入力端子に接続されている。 The output terminals of the 0 "and" 11 "are respectively connected to input terminals of the AND circuits 62, 63 and 64. 【0083】上記構成によれば、受信データに同期信号UW1が付加されている場合には、第1の比較器58, [0083] According to the above configuration, if the synchronization signal UW1 is added to the received data, the first comparator 58,
第2の比較器59からハイレベルの検出信号が出力され、デコーダ60からは「00」の出力端子にハイレベルの検出信号が出力される。 High-level detection signal from the second comparator 59 is output from the decoder 60 a high-level detection signal to the output terminal of the "00" is output. これにより、AND回路6 Thus, AND circuit 6
1のみがハイレベルの検出信号を出力するようになり、 Only one is to output a detection signal of a high level,
もって同期信号UW1が検出される。 Synchronization signal UW1 is detected with. 【0084】また、受信データに同期信号UW2が付加されている場合には、後続の2ビットの識別コードが「01」か「10」かあるいは「11」かによってデコーダ60の出力が異なる。 [0084] Further, when the synchronization signal UW2 the received data is added, the identification code of the subsequent 2 bits output of the decoder 60 is different depending on whether the "01" or "10" or "11". このとき、第1の比較器58 In this case, the first comparator 58
はロウレベルの出力となり、第2の比較器はハイレベルの出力となるので、識別コードの値に応じてAND回路62〜64のいずれかからハイレベルの検出信号が出力されるようになる。 It becomes low level output, the second comparator since the high-level output, so that a high-level detection signal from any of AND circuit 62 to 64 is output according to the value of the identification code. これにより、同期信号UW2とともにこれに付加されている識別コードが判定された状態で受信開始判定回路55に判定されるようになる。 Thus, as the identification code added thereto along with the synchronization signal UW2 is determined in the receiving start determination circuit 55 in a state determined. 【0085】このような第2の実施例によれば、同期信号UW2に識別コードを付加してスロットの区別をするようにしたので、同じ同期信号UW2を付加されるスロットでも、識別コードの判定によってスロットをあらかじめ判定することができるので、受信データの処理を迅速に行なうことができるようになると共に、ノイズなどによる誤判定を極力防止することができるようになる。 [0085] According to the second embodiment. Thus to distinguish the slot by adding the identification code to the synchronization signal UW2, even in the slot to be added to the same synchronization signal UW2, the determination of the identification code it is possible to advance determining a slot by, along with making it possible to perform the processing of the received data quickly, it is possible as much as possible to prevent erroneous determination due to noise. 【0086】図14は本発明の第3の実施例を示すもので、第2の実施例と異なるところは、同期信号UW2のビットパターンを、同期信号UW1の上位16ビットのビットパターンと同じに設定したところである。 [0086] Figure 14 shows a third embodiment of the present invention, is different from the second embodiment, the bit pattern of the synchronization signal UW2, the same as the bit pattern of the upper 16 bits of the synchronization signal UW1 it is where you set. この場合、このように同期信号UW2を設定したことに伴って、第1の比較器58はシフトレジスタ49の下位14 In this case, with the fact that in this way sets the synchronization signal UW2, lower 14 of the first comparator 58 is a shift register 49
ビットのデータを比較するように設けられ、第2の比較器59はシフトレジスタ49の上位16ビットのデータを比較するように設けられ、デコーダ60はシフトレジスタ49の上位17ビット目および18ビット目のデータを入力するように設けられる。 Provided to compare the bits of the data, the second comparator 59 is provided to compare the high-order 16 bits of data in the shift register 49, the decoder 60 the upper 17 bit and 18 bit shift register 49 It is provided so as to enter the data. 【0087】また、第2の比較器59は前述同様に同期信号UW2のビットパターンを検出するように設定されており、第1の比較器58は同期信号UW1の下位14 [0087] The second comparator 59 is set to detect the bit pattern of the same manner as described above synchronizing signal UW2, lower first comparator 58 is synchronized signal UW1 14
ビットのビットパターンを検出するように設定されている。 It is configured to detect a bit pattern of bits. そして、このような第3の実施例によっても第2の実施例と同様の作用効果を得ることができる。 Then, it is possible to such third embodiment also obtain the same effect as the second embodiment. 【0088】図15は本発明の第4の実施例を示すもので、第1の実施例と異なるところは、3つの同期信号U [0088] Figure 15 shows a fourth embodiment of the present invention, differs from the first embodiment, three synchronization signals U
W1,UW2およびUW3を用いる場合に適用したところである。 W1, it was applied to the case of using the UW2 and UW3. この場合、同期信号UW1はN1ビットのデータ長で設定されており、同期信号UW2はN2(<N In this case, the synchronization signal UW1 is set in the data length of N1 bits, synchronization signal UW2 is N2 (<N
1)ビットのデータ長で且つ同期信号UW1のビットパターンの中央部近傍に位置するものと同じビットパターンに設定されている。 1) is set to the same bit pattern as those located near the center of the bit pattern of and synchronizing signals UW1 data length bits. また、同期信号UW3はN3(< In addition, the synchronization signal UW3 is N3 (<
N2)ビットのデータ長で且つ同期信号UW2の上位N N2) Top and synchronization signals UW2 data length of bits N
3ビットのビットパターンと同じビットパターンに設定されている。 3 is set to the same bit pattern as bit bit pattern. 【0089】受信データが順次入力されるシフトレジスタ65は、N1ビット以上のものが設けられており、そのうちの所定の位置のN1ビット分のデータが、上位側から第1の比較器66,第2の比較器67,第3の比較器68および第4の比較器69に振り分けられて入力されるようになっている。 [0089] The shift register 65 which received data is sequentially input is provided much more than N1 bits, N1 bits of data at a predetermined position of which, the first comparator 66 from the upper side, the second comparator 67, are input are distributed to the third comparator 68 and the fourth comparator 69. 【0090】このうち、第2の比較器67はN3ビットのデータを入力して同期信号UW3のビットパターンを検出するように設けられている。 [0090] and these, the second comparator 67 is provided so as to enter the N3-bit data for detecting the bit pattern of the synchronization signal UW3. 第3の比較器68は(N2−N3)ビット分のデータを入力して同期信号U Third comparator 68 (N2-N3) synchronization signal to input bit data U
W2の下位(N2−N3)ビット分のビットパターンを検出するように設けられている。 It is provided to detect W2 of the lower (N2-N3) bits of the bit pattern. また、第1の比較器6 The first comparator 6
6および第4の比較器69は、同期信号UW1の上位側と下位側の所定ビット数のビットパターン(合計(N1 6 and the fourth comparator 69, the upper and lower sides of the predetermined number of bits of the bit pattern of the synchronizing signal UW1 (Total (N1
−N2)ビット分)をそれぞれ検出するように設けられている。 -N @ 2) it is provided bits) to to detect respectively. 【0091】AND回路70,71および72はそれぞれ、同期信号UW1,UW2およびUW3の検出信号を出力するように設けられたもので、AND回路70の入力端子は4つの比較器66〜69の出力端子に接続され、AND回路71の入力端子は比較器67,68の出力端子に接続されると共にインバータ回路73,74をそれぞれ介して比較器66,69の出力端子に接続されている。 [0091] Each of the AND circuits 70, 71 and 72, which was provided so as to output a detection signal of the synchronizing signal UW1, UW2 and UW3, input terminals of the AND circuit 70 of the four comparators 66 to 69 output is connected to the terminal, the input terminal of the aND circuit 71 is connected to the output terminal of the comparator 66 and 69 respectively via the inverter circuits 73 and 74 is connected to the output terminal of the comparator 67 and 68. また、AND回路72の入力端子は比較器67 The input terminal of the AND circuit 72 is a comparator 67
の出力端子に接続されると共に、インバータ回路75〜 It is connected to the output terminal of the inverter circuit 75
77をそれぞれ介して比較器66,68,69の出力端子に接続されている。 77 through each of which is connected to the output terminal of the comparator 66,68,69. 【0092】上記構成によれば、受信データに同期信号UW1〜UW3が含まれるときに、それぞれに対応してAND回路70〜72から検出信号を得ることができる。 [0092] According to the above configuration, when including the synchronization signal UW1~UW3 the received data, it is possible to obtain a detection signal from the AND circuit 70 to 72 corresponding to each. そして、このように異なるデータ長の同期信号の種類が増加する場合でも比較器の設定ビット数を最大のデータ長の同期信号UW1のビット数分だけ設けることで構成することができるようになる。 Then, it is possible to configure by providing this way the number of bits of the maximum data length of the sync signal UW1 number setting bits of the comparator, even when the type of the different data length of the sync signal increases. 【0093】本発明は、上記実施例にのみ限定されるものではなく、次のように変形また拡張できる。 [0093] The present invention is not limited to the above-described embodiment may be modified also expanded as follows. 高速道路以外に、一般道路やあるいは駐車場等にも適用できるし、異なるデータ長の同期信号を用いる他の通信システムとして、例えば、商用車管理CVOあるいは双方向ナビゲーションなどの各種ITSにも適用できる。 Besides the highway, can either apply to the general road and or parking lots, as another communication system using a synchronization signal of different data lengths, for example, can be applied to various ITS such as commercial vehicle management CVO or bidirectional navigation . さらに、他の無線通信システムにおいても適用できるし、無線通信に限らず有線通信においても適用が可能である。 Moreover, It can be applied in other wireless communication systems, it is possible to be applied in a wired communication is not limited to wireless communication.
また、全二重通信方式以外に半二重通信方式でも適用することができる。 Further, it is also applicable in a half-duplex communication method in addition to full duplex. 【0094】同期信号の個数は4個以上設けることもできる。 [0094] the number of synchronization signals can be provided four or more. さらに、データ長も任意のビット数に設定することができる。 Furthermore, it is possible that the data length is also set to an arbitrary number of bits. シフトレジスタのビット数は最長の同期信号のビット数以上のものであれば適用できる。 The number of bits of the shift register can be applied as long as the longest synchronization signals less than the number of bits of. 受信開始判定回路は必要に応じて適宜設けることができる。 Receiving start determination circuit may be appropriately provided as required. データレジスタのシフトレジスタからのデータ取出ビット位置は必要に応じて適宜設定することができる。 Data extraction bit positions from the shift register of the data register can be set as needed.

【図面の簡単な説明】 【図1】本発明の第1の実施例を示す要部の電気的構成図【図2】全体の電気的構成図【図3】路上機と車載機との配置関係を示す外観斜視図【図4】2つの同期信号のビットパターンの対応関係を説明する作用説明図【図5】要求される通信エリアの具体的な態様を示す図【図6】複数のOBEと通信するRSEの通信状況を示す概念図【図7】通信フレームのスロット構成と各OBEとの通信状況を説明する図【図8】通信フレームの基本構成を示す図【図9】FCMSのデータ構成を示す図【図10】MDSのデータ構成を示す図【図11】MDCのデータ構成を示す図【図12】本発明の第2の実施例を示す図1相当図【図13】図4相当図【図14】本発明の第3の実施例を示す図1相当図【図15】本発明 Arrangement of the first embodiment electrical diagram of a main part showing a [2] overall electric configuration diagram of FIG. 3 road device and the vehicle-mounted machine BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] The present invention Figure 6 shows a plurality of OBE showing a specific embodiment of the communication area exerted explanatory view illustrating the correspondence between bit patterns of the perspective view FIG. 4 two synchronization signals indicating the relationship [5] request RSE conceptual diagram showing a communication status 7 is a view showing the basic configuration of FIG. 8 communication frame for explaining the communication status of the slot structure of the communication frame and each OBE 9 FCMS of data to be communicated with Figure 1 corresponds diagram showing a second embodiment of FIGS. 12A and 12B present invention showing the data structure of FIG. 11 MDC showing the data structure of FIG. FIG. 10 MDS showing the structure [13] FIG. 4 corresponding to FIG 1 corresponds diagram showing a third embodiment of Figure 14 the present invention and FIG. 15 the present invention の第4の実施例を示す図1相当図【図16】従来例を示す図1相当図【符号の説明】 11は高速道路、 15はガントリ(路上機)、 16〜18はアンテナユニット(路上用通信装置)、 19〜21は通信エリア、 22は自動車(車両)、 23〜25はアンテナ素子、 26は車載機(車載用通信装置)、 27はアンテナ、 28〜30は制御回路、 31は制御部、 32はコントロール回路、 41は制御回路、 49はシフトレジスタ、 50は第1の比較器、 51は第2の比較器、 52は第1のAND回路、 53は第2のAND回路、 55は受信開始判定回路、 56はCPU、 57はデータレジスタ、 58は第1の比較器、 59は第2の比較器、 60はデコーダ、 61〜64はAND回路、 65はシフトレジスタ、 66〜69比較 4 of FIG. 1 corresponds diagram showing an embodiment [16] FIG. 1 corresponds diagram showing a conventional example EXPLANATION OF REFERENCE NUMERALS 11 highway, 15 gantry (roadside device), 16-18 antenna unit (path use communication device), 19 to 21 communication area, the car (vehicle), 23 to 25 antenna elements 22, 26 are vehicle-mounted device (vehicle communication apparatus), 27 antenna, 28 to 30 control circuits, 31 control unit, 32 control circuit, the control circuit 41, 49 is a shift register, 50 is a first comparator, the second comparator 51, first aND circuit 52, the 53 second aND circuit, 55 receives start determination circuit, 56 CPU, 57 is a data register, the first comparator 58, the second comparator 59, 60 is a decoder, 61 to 64 AND circuits, 65 is a shift register, 66 to 69 comparison 、 70〜72はAND回路である。 , 70 to 72 is an AND circuit.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl. 7 ,DB名) H04L 7/08 H04B 7/26 H04J 3/06 H04L 7/00 ────────────────────────────────────────────────── ─── of the front page continued (58) investigated the field (Int.Cl. 7, DB name) H04L 7/08 H04B 7/26 H04J 3/06 H04L 7/00

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 車両に搭載され所定の通信エリアを通過する際に受信した通信信号に含まれる同期信号に基づいて後続の通信データの処理を行なうようにした車載用通信装置において、 前記同期信号は、データ長が異なる少なくとも2種類のものが設定され、そのうち長いデータ長の同期信号のビットパターンはそれよりも短いデータ長の同期信号のビットパターンを含むように設定されていることを特徴とする車載用通信装置。 (57) and to the Claims 1 to perform the processing of the subsequent communication data based on the synchronization signal included in a communication signal received at the time of being mounted on a vehicle passing through a predetermined communication area in-vehicle communication apparatus, the synchronization signal, the data length is set at least two different ones, as the bit pattern of which a long data length of the sync signal including the bit pattern of the short data length of the sync signal than vehicle communication apparatus, characterized in that it is set to. 【請求項2】 前記同期信号は、前記短いデータ長の同期信号に付随して所定ビット数の識別ビットパターンが付加される場合には、その識別ビットパターンが前記長いデータ長の該当する位置のビットパターンと異なるように設定されていることを特徴とする請求項1記載の車載用通信装置。 Wherein said synchronization signal, when the identification bit pattern of a predetermined bit number in association with the short data length of the sync signal is added, the position identification bit pattern corresponding to the long data length vehicle communication apparatus according to claim 1, characterized in that it is set to be different from the bit patterns. 【請求項3】 前記受信した通信信号から前記長いデータ長の同期信号を検出するとその同期信号に基づいて通信処理を開始し、これに続く通信信号から前記短いデータ長の同期信号を検出するとその同期信号に基づいて通信処理を継続することを特徴とする請求項1または2のいずれかに記載の車載用通信装置。 3. Upon detecting the synchronizing signal of the long data length from the communication signal to the received communication processing starts based on the synchronization signal, when detecting a synchronizing signal of the short data length from the communication signal subsequent thereto the vehicle communication apparatus according to claim 1 or 2, characterized in that to continue the communication processing based on the synchronization signal. 【請求項4】 前記車載用通信装置は前記同期信号を検出する受信部を備え、 この受信部は、 前記同期信号のうちの最短のデータ長の同期信号を検出するように比較部のビットパターンが設定された第1の検出回路と、 この第1の検出回路により最短のデータ長の同期信号が検出されたときにその同期信号よりも長いデータ長の同期信号のビットパターンのうちの前記第1の検出回路により検出されるビットパターン以外の部分を比較してその同期信号を検出する第2の検出回路とを備えていることを特徴とする請求項1ないし3のいずれかに記載の車載用通信装置。 The method according to claim 4, wherein the vehicle communication device includes a receiving unit that detects the synchronization signal, the receiver, the bit pattern of the comparison unit to detect the shortest data length of the sync signal of said sync signal a first detection circuit but is set, the of the bit pattern of the first detection circuit by the shortest data length of the longer data length than the synchronization signal when the synchronization signal is detected synchronizing signal first claims 1, characterized in that it comprises a second detection circuit for detecting the synchronization signal by comparing the portion other than the bit pattern detected by the first detecting circuit-board according to any one of 3 use communication device. 【請求項5】 通信データを送信するための通信信号に同期信号を用いて送信し、所定の通信エリアを通過する車両に搭載された車載用通信装置との間で通信処理を行なう路上用通信装置において、 前記同期信号は、データ長が異なる少なくとも2種類のものが設定され、そのうち長いデータ長の同期信号のビットパターンはそれよりも短いデータ長の同期信号のビットパターンを含むように設定されていることを特徴とする路上用通信装置。 5. transmitted using a synchronization signal to the communication signal for transmitting communication data, the communication path that performs communication processing between a predetermined vehicle communication device mounted communication area passing vehicles in the device, the synchronization signal, the data length is set at least two different ones, the bit pattern of which a long data length of the sync signal is set to include a bit pattern of short data length of the sync signal than and road communication device characterized in that is. 【請求項6】 前記同期信号は、前記短いデータ長の同期信号に付随して所定ビット数の識別ビットパターンが付加される場合には、その識別ビットパターンが前記長いデータ長の該当する位置のビットパターンと異なるように設定されていることを特徴とする請求項5記載の路上用通信装置。 Wherein said synchronization signal, when the identification bit pattern of a predetermined bit number in association with the short data length of the sync signal is added, the position identification bit pattern corresponding to the long data length road communication system according to claim 5, characterized in that it is set to be different from the bit patterns. 【請求項7】 前記路上用通信装置は、新たに通信を開始することを示す通信信号に前記長いデータ長の同期信号を用いて送信し、その通信に継続する通信信号に前記短いデータ長の同期信号を用いて送信することを特徴とする請求項5または6のいずれかに記載の路上用通信装置。 7. A communication device for the street, and transmitted using the long data length of the sync signal to the communication signal indicating the start of new communication of the short data length in the communication signal to continue to the communication road communication system according to claim 5 or 6, characterized in that transmitted using a synchronization signal.
JP2001076310A 2001-03-16 2001-03-16 Vehicle communication apparatus and road communication device Expired - Lifetime JP3473587B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001076310A JP3473587B2 (en) 2001-03-16 2001-03-16 Vehicle communication apparatus and road communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001076310A JP3473587B2 (en) 2001-03-16 2001-03-16 Vehicle communication apparatus and road communication device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP09030477 Division

Publications (2)

Publication Number Publication Date
JP2001298446A JP2001298446A (en) 2001-10-26
JP3473587B2 true JP3473587B2 (en) 2003-12-08

Family

ID=18933268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001076310A Expired - Lifetime JP3473587B2 (en) 2001-03-16 2001-03-16 Vehicle communication apparatus and road communication device

Country Status (1)

Country Link
JP (1) JP3473587B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4760229B2 (en) * 2005-08-30 2011-08-31 パナソニック株式会社 authentication device
JP2008098827A (en) * 2006-10-10 2008-04-24 Oki Electric Ind Co Ltd Device and method for detecting unique word
US8477830B2 (en) 2008-03-18 2013-07-02 On-Ramp Wireless, Inc. Light monitoring system using a random phase multiple access system
US8958460B2 (en) 2008-03-18 2015-02-17 On-Ramp Wireless, Inc. Forward error correction media access control system
US7782926B2 (en) * 2008-03-18 2010-08-24 On-Ramp Wireless, Inc. Random phase multiple access communication interface system and method
US8363699B2 (en) 2009-03-20 2013-01-29 On-Ramp Wireless, Inc. Random timing offset determination

Also Published As

Publication number Publication date
JP2001298446A (en) 2001-10-26

Similar Documents

Publication Publication Date Title
KR101735036B1 (en) Dual mode subscriber unit for short range, high rate and long range, lower rate data communications
KR960000931B1 (en) Tdma network and protocol for reader-transponder
KR100400549B1 (en) Geography information service apparatus using dedicated short range communication network
Andrisano et al. Intelligent transportation systems: the role of third generation mobile radio networks
EP0893013B1 (en) Spread spectrum random access systems and methods for time division multiple access radiotelephone communications systems
US20090296680A1 (en) Wireless Communication Method in Traffic System, Wireless Base Station, and Wireless Terminal
KR100356892B1 (en) Automatic repeat request
US6614777B2 (en) Process and base station system for configuring an air interface between a mobile station and a base station in a time-division multiplex mobile radio telephone system for packet data transmission
KR100565712B1 (en) Generation Mobile ID eseoui mobile communication system and a random access method
CN100580713C (en) Electronic no parking toll system based on wireless LAN and its realizing method
JP2008098931A (en) Vehicle-to-vehicle communication method and on-vehicle communication equipment
EP1947892A1 (en) Providing Internet access to users in a vehicle
US5225843A (en) Method for accessing a trunked communication system
JP3265911B2 (en) Mobile communication device
US5952940A (en) Moving-body communication device
KR100795279B1 (en) Wireless vehicular repeater system
US8116959B2 (en) System and method of vehicular wireless communication
FI75965B (en) Science Foerfarande control arrangement Foer spreading of trafikmaengden Oever olika control channels in a radio communication system.
KR20010013753A (en) Reuse of a physical control channel in a distributed cellular radio communication system
WO1993001666A1 (en) Method and apparatus for initiating communication on an assigned frequency
CN1384624A (en) Automatic re-sending request
JP3211674B2 (en) Vehicle communication device
US20040023678A1 (en) Arrangement with a number of units that can communicate with each other via a wireless connection system and a method for use with such a system
BR0011966A (en) Method and apparatus for determining a transmission rate of the reverse link in a wireless communication system
WO1995025410A1 (en) Process for locating mobile stations

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term