JP3447947B2 - X-ray imaging device - Google Patents

X-ray imaging device

Info

Publication number
JP3447947B2
JP3447947B2 JP07169298A JP7169298A JP3447947B2 JP 3447947 B2 JP3447947 B2 JP 3447947B2 JP 07169298 A JP07169298 A JP 07169298A JP 7169298 A JP7169298 A JP 7169298A JP 3447947 B2 JP3447947 B2 JP 3447947B2
Authority
JP
Japan
Prior art keywords
film
line
insulating film
tft
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07169298A
Other languages
Japanese (ja)
Other versions
JPH11274446A (en
Inventor
光志 池田
学 田中
昌己 熱田
晃 金野
公平 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07169298A priority Critical patent/JP3447947B2/en
Priority to US09/271,981 priority patent/US6323490B1/en
Publication of JPH11274446A publication Critical patent/JPH11274446A/en
Application granted granted Critical
Publication of JP3447947B2 publication Critical patent/JP3447947B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、医療用X線診断装
置等に用いるX線撮像装置に関する。 【0002】 【従来の技術】近年、医療分野において、治療を迅速的
確に行う目的で、患者の医療データをデータべース化す
る方向に進んでいる。X線撮影の画像データについても
データベース化の要求があり、X線撮影画像のディジタ
ル化が望まれている。 【0003】医療用X線診断装置では、従来銀塩フィル
ムを使用して撮影してきたが、これをディジタル化する
ためには撮影したフィルムを現像した後、再度スキャナ
等で走査する必要があり、手間と時間がかかっていた。
最近は1インチ程度のCCDカメラを使用し、直接画像
をディジタル化する方式が実現されている。しかし、例
えば肺の撮影をする場合、40cm×40cm程度の領域を
撮影するため、光を集光するための光学装置が必要であ
り、装置の大型化が問題になっている。 【0004】これらの間題を解決する方式として、a−
SiTFT(アモルファスシリコン薄膜トランジスタ)
を用いたX線撮像装置(以下、X線平面検出器ともい
う)が提案されている(例えばUSP468948
7)。このX線平面検出器の構成を図8を用いて以下説
明をする。 【0005】図8において、画素ei,j(i=1〜2
000、j=1〜2000)は、a−SiTFT10
1、光電変換膜102及び画素容量103で構成され、
これらの画素が横2000×縦2000個のアレイ状
(以下TFTアレイと呼ぶ)に配置されている。光電変
換膜102には、電源104によりバイアス電圧が印加
される。a−SiTFT101は、信号線106と走査
線105に接続されており、走査線駆動回路(シフトレ
ジスタ)107によってオン・オフが制御される。信号
線106の終端は信号検出用の増幅器108に接続され
ている。 【0006】光が入射すると光電変換膜102に電流が
流れ、画素容量103に電荷が蓄積される。走査線駆動
回路107で走査線を駆動して一つの走査線に接続して
いる全てのa−SiTFT101をオンにすると、蓄積
された電荷は信号線106を通って増幅器108側に転
送される。画素に入射する光の量によって電荷量が異な
り、増幅器108の出力振幅は変化する。増幅器108
の出力信号をA/D変換することで直接ディジタル画像
にすることができる。 【0007】a−SiTFTを用いたX線平面検出器に
は、入射したX線を蛍光体で可視光線に変換し、変換し
た光を各画素の光電変換膜で電荷に変える間接変換方式
のX線平面検出器の他、画素に入射したX線を直接電荷
に変換する直接変換方式のX線平面検出器がある。直接
変換方式のX線平面検出器と間接変換方式のX線平面検
出器とでは、電荷変換膜に印加するバイアスの大きさと
かけ方が異なったものとなっている。 【0008】間接変換方式の場合は、光電変換膜のみに
数Vの負のバイアスを印加し、光が光電変換膜に入って
くると、各画素では光電変換膜と並列に設けている画素
容量(蓄積容量、Cst)と光電変換膜自身の容量Cs
iに電荷が貯まる。この場合、Cstにかかる電圧は、
最大でも光電変換膜に印加されているバイアス電圧の数
V程度である。 【0009】これに対して、直接変換方式では、X線電
荷変換膜とCstが直列につながっており、それらに対
して数kVの高バイアスを印加する。画素にX線が入射
するとX線電荷変換膜で発生した電荷がCstに蓄積さ
れるが、入射するX線量が過大な場合はCstに蓄積さ
れる電荷が増大して最大数kVの電圧がCstにかか
り、画素のスイッチとして設けているTFTやCstの
絶縁を破壊してしまう恐れがある。そのため、直接変換
方式では、TFTやCstに過大な電圧がかからないよ
うにするため、画素に過大にX線が入ってきた場合に、
必要な分だけ発生した電荷をCstに蓄積し、残りの電
荷は各画素に設けたa−SiTFTからなる保護回路を
通して画素外へ放出するようにしている。 【0010】図7は、従来のX線平面検出器の画素領域
の断面構成を示した図である。 【0011】図7において、ガラス基板121上には、
ゲート電極122、走査線123、蓄積容量線(蓄積容
量の電極部も含む)124が形成されており、これらの
上層側にはゲート絶縁膜125が形成されている。この
ゲート絶縁膜125上には、a−SiTFTのチャネル
形成層となるa−Si膜126が形成されており、さら
にその上にはストッパ絶縁膜(図示せず)としてシリコ
ン窒化膜が形成されている。a−Si膜126の両端に
対応した領域には、ソース・ドレインとなるn+ a−S
i膜(図示せず)が形成されており、このn+ a−Si
膜にはソース電極128及びドレイン電極127が接続
されている。ドレイン電極127には同一層に同一工程
で形成された信号線129が接続されている。これらの
上層側には絶縁膜130が形成されており、この絶縁膜
に開けられた開口部を介して絶縁膜130上に画素電極
131が形成されている。画素電極131の上層側には
X線電荷変換膜132が形成され、さらにその上には上
部電極133が形成されている。 【0012】上記従来の構成では、信号線129と画素
電極131及びX線電荷変換膜132との間には絶縁膜
130が1層しか介在していない。したがって、両者間
の容量カップリングによって大きなノイズが生じるおそ
れがある。また、信号線129と下層側の容量線124
等との間には絶縁膜125しか介在していない。したが
って、この部分においても両者間の容量カップリングに
よって大きなノイズ成分が生じるおそれがある。信号線
のノイズ成分は検出アンプによって増幅されることにな
り、正確な撮像結果(診断結果)を得ることが困難であ
った。 【0013】 【発明が解決しようとする課題】以上説明したように、
従来のX線撮像装置では、信号線と他の導電領域との間
の容量カップリングによって大きなノイズが生じるおそ
れがあり、特に微弱な信号に対して正確な撮像結果を得
ることが困難であった。 【0014】本発明は上記従来の課題に対してなされた
ものであり、信号線と他の導電領域との間の容量カップ
リングを低減し、ノイズの少ない撮像結果を得ることが
可能なX線撮像装置を提供することを目的としている。 【0015】 【課題を解決するための手段】本発明に係るX線撮像装
置は、複数配列された画素からなる検出部に入射したX
線を電荷に変換する変換膜と、各画素に対応して設けら
れ前記変換膜で変換された電荷を蓄積する蓄積容量と、
この蓄積容量に対応して設けられこの蓄積容量に蓄積さ
れた電荷を読み出し前記変換膜の下層側に設けられた薄
膜トランジスタと、この薄膜トランジスタにそのオン・
オフ状態を制御する信号を供給する走査線と、この走査
線からの信号によってオン状態となった薄膜トランジス
タを通して前記蓄積容量に蓄積された電荷が送出され前
記薄膜トランジスタの下層側に設けられた信号線と、前
記薄膜トランジスタのゲート絶縁膜となる第1の絶縁膜
よりも下層側かつ前記信号線よりも上層側に設けられた
第2の絶縁膜と、前記第1の絶縁膜よりも上層側かつ前
記変換膜よりも下層側に設けられた第3の絶縁膜とを有
することを特徴とする(請求項1)。 【0016】請求項1に係る発明によれば、信号線と変
換膜との間には第1の絶縁膜(ゲート絶縁膜)の他、第
2の絶縁膜(下層側絶縁膜)及び第3の絶縁膜(上層側
絶縁膜)が設けられている。したがって、絶縁膜の総膜
厚を厚くすることができるため(総容量を小さくできる
ため)、信号線と変換膜との間の容量カップリングを低
減することができ(画素電極と信号線とがオーバーラッ
プしている場合には画素電極とのカップリングも低減で
きる)、信号線のノイズ成分を低減させることができ
る。また、信号線と走査線や蓄積容量線との間のカップ
リングによるノイズも低減することが可能である。 【0017】以上のように、本発明によれば、信号線と
他の導電領域との間の容量カップリングを低減すること
ができるため、高S/N比の検出信号を得ることがで
き、医用X線診断装置等の高性能化を達成することが可
能となる。 【0018】 【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。 【0019】(第1実施形態) 図1及び図2は、第1の実施形態に係るX線検出装置
(本例では間接変換型について示す。)の1画素分に対
応した構成を示したものであり、図1はその平面構成に
ついて示した図、図2は図1のA−A’における断面構
成について示した図である。 【0020】図1及び図2において、ガラス基板11上
には信号線12が形成されており、この信号線11が形
成されたガラス基板上には下層側絶縁膜としてシリコン
酸化膜13が形成されている。このシリコン酸化膜13
上には、電荷読み出し用のa−SiTFT1のゲート電
極14、走査線(アドレス線)15及び蓄積容量線(蓄
積容量の電極部も含む)16が同一の層に形成されてお
り、さらにこれらの上層側にはゲート絶縁膜17が形成
されている。このゲート絶縁膜17上には、a−SiT
FT1のチャネル形成層となるa−Si膜18が形成さ
れており、さらにその上にはストッパ絶縁膜(図示せ
ず)としてシリコン窒化膜が形成されている。a−Si
膜18の両端に対応した領域にはソース・ドレインとな
るn+ a−Si膜(図示せず)が形成されており、この
+ a−Si膜にはソース電極21及びドレイン電極2
0が接続され、このドレイン電極20は接続用電極19
を介して信号線12に接続されている。 【0021】ゲート絶縁膜上17には、上層側絶縁膜
(パシべーション膜等)22が形成されており、この上
層側絶縁膜22に設けた接続孔を介して上層側絶縁膜2
2上に画素電極23が形成されている。なお、ここでは
蓄積容量線16、画素電極23及びこれらに挟まれた絶
縁膜により蓄積容量が形成されているが、画素電極23
の代わりにソース電極21を延伸させて蓄積容量の他方
の電極としてもよい。画素電極23の上層側にはa−S
iを用いた光電変換膜24が形成され、さらにその上に
は上部電極25が形成されている。 【0022】以下、図1及び図2に示した構造を作製す
るための製造工程について説明を行う。 【0023】まず、ガラス基板11上に信号線12とし
て、MoW又はMoTaを3000オングストローム形
成する。続いて、下層側絶縁膜としてプラズマCVDに
よりSiO2 膜13を6000オングストローム堆積す
る。次に、MoW膜を2500オングストローム堆積
し、これをパターニングしてゲート電極14、アドレス
線15及び容量線16を形成する。 【0024】次に、ゲート絶縁膜17としてSiO2
を3500オングストローム、Si3 4 膜を500オ
ングストローム積層形成する。このゲート絶縁膜17上
にa−Si膜18を500オングストローム形成し、さ
らにその上にストッパ絶縁膜としてSi3 4 膜を20
00オングストローム堆積する。続いて、裏面露光等に
よりレジストパターンを形成した後、このレジストパタ
ーンをマスクとしてエッチングを行うことによりゲート
上のみにSi3 4 膜を残す。次に、プラズマCVDに
よりn+ a−Si膜を500オングストローム成膜す
る。続いて、このn+ a−Si膜及びa−Si膜をエッ
チングして、a−Si膜を島状に残す。その後、Moを
500オングストローム、Alを3500オングストロ
ーム積層形成し、これをパターニングすることによりa
−SiTFTのソース電極21及びドレイン電極20を
形成する。 【0025】次に、上層側絶縁膜22として、Si3
4 膜を2000オングストロームさらにアクリル系感光
樹脂、オプトマーPC又はBCBを3μmを形成し、こ
れにコンタクトホールを形成する。続いて、この絶縁膜
22上にITOにより画素電極23を形成する。その
後、a−Si感光体膜24を形成し、さらにその上にA
lで上部電極25を形成する。 【0026】図1及び図2に示したような構造を採用す
ることにより、信号線12と感光体膜24との間には、
下層側絶縁膜13、ゲート絶縁膜17及び上層側絶縁膜
22が介在することになる。したがって、絶縁膜の総膜
厚を厚くすることができ、信号線と画素電極及び感光体
膜との間のカップリングによるノイズを大幅に低減する
ことができる。特に、数kVの高電圧が印加される感光
体上部電極及び強いX線により電位上昇した画素電極に
よる信号線ノイズを低減できる。また、信号線12と走
査線15及び蓄積容量線16との間のカップリングによ
るノイズも大幅に低減することができる。なお、信号線
12上にも画素電極23を形成することにより、画素の
開口率を例えば15%程度改善することができるため、
信号電流の割合を15%程度増加させることができ、S
/N比をさらに改善することが可能である。 【0027】(第2実施形態) 図3及び図4は、第2の実施形態に係るX線検出装置
(本例ではX線を直接電荷に変換する直接変換型につい
て示す。)の1画素分に対応した構成を示したものであ
り、図3はその平面構成を示した図、図4は図3のA−
A’における断面構成を示した図である。 【0028】図3及び図4において、ガラス基板31上
には信号線32及び蓄積容量線33が形成されており、
この信号32等が形成されたガラス基板上には下層側絶
縁膜としてシリコン酸化膜34が形成されている。この
シリコン酸化膜34上には、電荷読み出し用a−SiT
FT1のソース電極37及びドレイン電極36が形成さ
れており(保護用a−SiTFT2のソース・ドレイン
電極も同時に形成されている)、電荷読み出し用a−S
iTFT1のソース電極37は蓄積容量の上部電極へと
延伸し、ドレイン電極36は接続用電極35を介して信
号線32に接続されている。また、下層側絶縁膜34上
にはa−SiTFTのチャネル形成層等になるa−Si
膜38が形成されており、さらにその上層側にはゲート
絶縁膜39が形成されている。このゲート絶縁膜39上
には、電荷読み出し用a−SiTFT1のゲート電極4
0、保護用a−SiTFT2のゲート電極、走査線(ア
ドレス線)41、保護用a−SiTFT2の電源線(バ
イアス線)42が形成されている。 【0029】さらに上層側には、上層側絶縁膜43、4
4が形成されており、この絶縁膜43、44に設けた接
続孔を介して絶縁膜44上に画素電極45が形成されて
いる。画素電極45の上層側にはa−Seを用いたX線
電荷変換膜46が形成され、さらにその上には上部電極
47が形成されている。 【0030】以下、図3及び図4に示した構造を作製す
るための製造工程について説明を行う。 【0031】まず、ガラス基板31上に信号線32及び
容量線33として、MoW又はMoTaを3000オン
グストローム形成する。続いて、下層側絶縁膜34とし
てプラズマCVDによりSiO2 膜を6000オングス
トローム堆積し、このSiO2 膜にコンタクトホールを
形成する。続いて、MoWを2500オングストローム
成膜してこれをパターニングすることにより、a−Si
TFTのソース電極37及びドレイン電極36を形成す
るとともに、蓄積容量の上部電極を形成する。さらに、
ソース及びドレイン電極に対してPH3 プラズマ処理を
行う。次に、a−Si膜38を1000オングストロー
ム成膜するが、このときソース・ドレイン領域には上述
したPH3 プラズマ処理によりn+ a−Si膜が形成さ
れる。 【0032】次に、ゲート絶縁膜39としてシリコン窒
化膜を3000オングストローム形成する。続いて、A
l合金を3000オングストローム形成してこれをパタ
ーニングすることにより、ゲート電極40、アドレス線
41、保護用a−SiTFTのバイアス線42を形成す
る。この上に上層側絶縁膜として、SiNx 膜(パシべ
ーション膜)43を3000オングストローム、さらに
アクリル系感光樹脂、オプトマーPC又はBCB(層間
絶縁膜)44を3μm形成し、これらにコンタクトホー
ルを形成する。次に、ITOにより画素電極45を形成
た後、Seを用いたX線電荷変換膜46を形成し、さら
にその上にAlで上部電極47を形成する。 【0033】図3及び図4に示したような構造を採用す
ることにより、信号線32と画素電極45及びX線電荷
変換膜46との間には、下層側絶縁膜34、ゲート絶縁
膜39及び上層側絶縁膜43,44が介在することにな
る。したがって、信号線と画素電極及びX線電荷変換膜
との間のカップリングによるノイズを大幅に低減するこ
とができる。また、信号線32と走査線41及びバイア
ス線42との間のカップリングによるノイズも低減する
ことができる。さらに、信号線32と蓄積容量線33と
が平行に配置されているため、信号線と蓄積容量線との
カップリングによるノイズも低減することが可能であ
る。なお、信号線32上に画素電極45を形成すること
により、画素の開口率を例えば15%程度改善すること
ができるため、信号電流の割合を15%程度増加させる
ことができ、S/N比をさらに改善することが可能であ
る。 【0034】(第1参考例) 図5及び図6は、第1の参考例に係るX線検出装置の1
画素分に対応した構成を示したものであり、図5はその
平面構成を示した図、図6(a)は図5のA−A’にお
ける断面構成、図6(b)は図5のB−B’における断
面構成を示した図である。本例では、容量線を信号線と
平行に配置し、容量線による浮遊容量を低減させてい
る。 【0035】なお、図5及び図6に示した例では、読み
出し用a−SiTFT1、保護用a−SiTFT2、画
素電極63、信号線61、走査線55、蓄積容量線5
2、保護用a−SiTFTのバイアス線56等が描かれ
ているが、実際には図6の構造の上層側にはパシべーシ
ョン膜、X線電荷変換膜、X線電荷変換膜の電極等も形
成されている。 【0036】機能について簡単に説明すると、蓄積容量
は画素電極63と容量線52の間に絶縁膜を挟んで構成
されており、X線の入射によってX線電荷変換膜で生成
された電荷が蓄積容量に蓄積され、読み出し用TFT1
の絶縁破壊が起きない程度のある一定の電圧になると、
保護用TFT2から電荷が画素外に流出し、読み出し用
TFT1と蓄積容量に高電圧が印加されないようになっ
ている。この時の電荷の流出経路がバイアス線56であ
り、このバイアス線56の電位の設定によって保護用T
FT2からの電荷流出の開始電圧を変えることができ
る。各画素に蓄積された電荷は、走査線55を走査する
ことにより、その走査線上の画素のそれぞれのTFT1
をオンにして信号線61に取り出される。取り出された
電荷は増幅器(図示せず)に転送される。 【0037】次に、本例のさらに詳細な構成を説明す
る。 【0038】ガラス基板51上には、蓄積容量線52が
形成されており、その上層には絶縁膜53が形成されて
いる。ただし、電圧供給線(図示せず)のコンタクト部
等についてはこの絶縁膜53は取り除かれている。絶縁
膜53上には、読み出し用a−SiTFT1のゲート電
極54、保護用a−SiTFT2のゲート電極、走査線
55、保護用a−SiTFT2の電源線(バイアス線)
56が形成され、さらに図示しない引き出し用パッドも
同時に形成されている。これらの上層には、ゲート絶縁
膜57が形成されている。但し、引き出し用パット部や
保護用トランジスタ等のスルーホール部については、ゲ
ート絶縁膜は取り除かれている。 【0039】ゲート絶縁膜57上には、画素電極63が
読み出し用TFT1と保護用TFT2を除いた画素内に
形成されている。読み出し用TFT1については、ゲー
ト絶縁膜57の上層にa−Si膜58、エッチングスト
ッパ−用のシリコン窒化膜59、n+ a−Si膜60が
形成されており、n+ a−Si膜60上にはソース電極
62及びドレイン電極61が形成されている(保護用T
FTについても同様の構成になっている)ソース及びド
レイン電極に用いられる金属により、ソース及びドレイ
ン電極の形成工程と同時に、上記画素電極63、信号線
61、引き出し用パッド(図示せず)、電圧供給線(図
示せず)等も形成される。 【0040】さらに上層側には、パシべーション膜、X
線電荷変換膜、上部電極等が形成されているが、図では
省略している。 【0041】本例によれば、信号線と蓄積容量線とが平
行に配置されているため、信号線と蓄積容量線とが交差
することによるカップリングの影響を抑えることがで
き、信号線のノイズを低減することが可能である。 【0042】なお、図5及び図6に示した例以外に、保
護用トランジスタのバイアス線56の上部にまで画素電
極63を形成したものも考えられる。こうすることによ
り、画素の有効領域をより広くする事が出来る。また、
図5及び図6に示した例では信号線を上層側に設けた
が、容量線と平行であれば他の層に設けてもよい。ま
た、保護用トランジスタのバイアス線を信号線と平行に
配置してもよく、信号線とバイアス線とのカップリング
を低減することができる。 【0043】また、図5及び図6に示した例では、保護
用TFTとして1個のTFTを使用している例を上げた
が、直列に2個以上のTFTを並べて保護用TFTから
のリーク電流を抑えるもの、保護用TFT自体に低リー
ク対策を施したものも考えられる。また、TFTの配置
位置も画素内で適宜変更可能である。 【0044】なお、上記第1及び第2の実施形態並びに
第1の参考例において(後述する参考例でも基本的には
同様)、ゲート電極、ソース・ドレイン電極、走査線、
信号線、容量線、バイアス線、画素電極等に用いる金属
としては、例えばTi,Cr,Ta,Mo,MoW,M
oTa,Al,ITO,Al合金(特に、Al−Zr,
Al−Nd,Al−Y合金)、これらの金属の積層構造
等が考えられる。 【0045】ゲート電極や走査線に対しては、MoWや
MoTaは、TFTのゲート部にテーパーをつけてのエ
ッチングが可能なことから、その上層に積層されるゲー
ト絶縁膜が段切れを起こさないように形成することがで
きる。また、Al合金を用いた場合には、Alのみの場
合に高温工程で発生するヒロックを防止することが出来
るので、X線検出器の大型化を考えた場合には好ましい
材料といえる。また、蓄積容量線を形成する金属も同様
の理由から、MoWやMoTa、或いはAl合金を用い
ることが好ましい。また、信号線として用いる金属に
は、特に低抵抗化が望まれるため、AlやAlを使つた
積層構造、Al合金等を用いることが好ましい。 【0046】ゲート絶縁膜としては、SiO2 ,SiN
x ,SiOx y が考えられるが、これらの積層構造で
もよい。パシべーション膜や層間絶縁膜としては、無機
絶縁膜として例えばSiO2 膜やSiNx 膜、有機絶縁
膜として例えばポリイミド類,BCB,オプトマー,黒
レジスト,フッ素系樹脂等が使用でき、これらを積層し
てもよい。また、これらの樹脂は感光性である方がパタ
ーン形成が容易で工程が減るため好ましい。 【0047】また、TFTとしては、逆スタガ型のエッ
チングストッパー・タイプの他、バックチャネルカット
・タイプのもの等を用いることができる。TFTを形成
するSiとしては、アモルファスシリコンの他にポリ・
シリコンを用いてもよく、ポリシリコンを用いた場合に
は周辺回路を同じガラス基板上に形成してもよい。ま
た、画素内に蓄積された電荷をTFTのオン/オフを利
用して読み出す方式の他に、ソースフォロアの原理を用
いた非破壊読み出しの方式を用いることも可能である。 【0048】(第2参考例) 図13は第2の参考例の一例について、その等価回路構
成を示した図である。本参考例も第1の参考例と同様、
容量線を信号線と平行に配置したものである。 【0049】図13において、201は読み出し用a−
SiTFT、202はX線電荷変換膜、203は保護ダ
イオード(例えば保護用a−SiTFTで構成され
る)、204は蓄積容量、205は走査線、206は信
号線、207は蓄積容量線、208は保護用a−SiT
FTのバイアス線、209はX線電荷変換膜への高電圧
供給線であり、これらの基本的な構成については第1の
参考例等と同様である。210は検出アンプあり、21
1は複数の検出アンプ210で構成された信号検出回路
(集積回路で構成されている)を示している。 【0050】図13の構成では、信号検出回路211の
入力部まで信号線206と容量線207が平行に配線さ
れている。各信号線206は信号検出回路211内の検
出アンプ210の一方の入力端子に接続され、各容量線
207は検出アンプ210の他方の入力端子に接続され
ている。このような構成により、信号線206と容量線
207との電位差が常に一定となるため、容量線の電圧
変動による雑音の増加が抑えられ、雑音の少ない良好な
画像を検出することができる。 【0051】なお、図13では、信号線206と容量線
207は模式的に同一パターン上に示しているが、信号
線206及び容量線207と信号検出回路211との接
続には、COG(Chip On Glass)、TC
P(Tape Carrier Package)、F
PCケーブルによる接続等が考えられ、いずれの場合も
上記構成を実現することができ、同様の効果を奏するこ
とができる。 【0052】図14は第2の参考例の他の例について、
その等価回路構成を示した図である。図13に示した構
成要素に対応する構成要素には同一番号を付している
(他図も同様)。本参考例も図13の参考例と同様、容
量線を信号線と平行に配置したものである。 【0053】図14の例では、検出アンプ210の入力
までの配線段階において複数本の容量線207を纏め、
検出アンプ210の入力端子には纏められた後の容量線
が入力されている。図14の例では、一つの信号検出回
路(例えば一つの集積回路チップ)211で検出される
各画素に接続する各容量線を一つに纏めており、他の信
号検出回路で検出される各画素に接続する各容量線は他
の検出回路に対して纏められている。容量線を纏める位
置は画素が配列されたアレイ領域の外側であることが好
ましい。図14の例では容量線207を信号検出回路2
11に入力する前に纏めているが、信号検出回路211
に入力した後に検出アンプ210に入力する前に纏める
ようにしてもよい。 【0054】本例においても、信号線206と容量線2
07との電位差が常に一定となるため、容量線の電圧変
動による雑音の増加が抑えられ、雑音の少ない良好が画
像を検出することができる。 【0055】なお、図14では図13の例と同様、信号
線206と容量線207は模式的に同一パターン上に示
しているが、信号線206及び容量線207と信号検出
回路211との接続には、COG(Chip On G
lass)、TCP(Tape Carrier Pa
ckage)、FPCケーブルによる接続等が考えら
れ、いずれの場合も上記構成を実現することができ、同
様の効果を奏することができる。 【0056】(第3参考例) 図16は第3の参考例について、その等価回路構成を示
した図である。本参考例は、保護ダイオード203に基
準電位を与えるバイアス線208が複数の画素が配列さ
れたアレイ領域の外側で纏められ、アレイ領域外に設け
た電源231と接続されているものである。 【0057】保護ダイオードは一定電圧以上になるとオ
ン動作するものであり、必要以上の電荷が蓄積されるこ
とによるTFTの破壊を防止する働きを有している。保
護ダイオードがオン状態になるとバイアス線に電流が流
れて電荷をアレイ外に放出させるが、バイアス線の抵抗
による基準電位の変動や発熱等の問題を回避するため
に、バイアス線はできるだけ低抵抗にする必要がある。 【0058】そこで本例では、図16に示すように、外
部電源231との接続を複数点でとる構成を採用してい
る。バイアス線208の配線幅は数100μm程度が限
界であるため、並列配線とすることで低抵抗化してい
る。外部電源231との接続は走査線駆動IC232が
実装されているTCP233からとることにより、特別
なケーブルやパッド等を使用しなくても接続可能であ
る。 【0059】本例の構成を用いることにより、保護ダイ
オードの動作による基準電位の変動や発熱等を抑制する
ことができるため、TFTアレイの破壊等を防止するこ
とができる。 【0060】(第4参考例) 図15は第4の参考例について、その等価回路構成を示
した図である。本参考例は、信号線と容量結合している
他の配線との結合容量を回路的に低減するものである。
他の配線の電位を信号線の電位変化と同じだけ変化させ
ることで、結合容量の両端の電位差変化がゼロになるた
め、結合容量へ流入する電荷或いは結合容量から流出す
る電荷をなくすことができる。したがって、実質的に結
合容量が極めて小さくなったことと同等にすることがで
きる。これにより、信号線の寄生配線容量が減少し、配
線容量に起因する雑音発生量(配線容量値にほぼ比例)
を極めて小さなものとすることができる。 【0061】以下、図15を参照して具体的に説明す
る。この例は、信号線に高入力インピーダンスのバッフ
ァアンプを接続し、そのアンプの出力で他の配線の電位
供給源を制御するものである。ここでは走査線との容量
結合を減少させるために、ゲートドライバICに適用
し、バッファアンプの出力でゲートドライバICのオフ
電位を制御している。TFTアレイの動作上、オフ電位
である期間がほとんどであるため、オフ電位を制御する
ことが効果的である。 【0062】まず、バッファアンプ222で信号線電位
を受け、その出力をゲートオフ電位を作成するアンプ2
23に入力して加算する。つまり、元々のゲートオフ電
位に信号線電位が加算された電位が出力されるので、上
記の効果を得ることができる。各アンプの周波数帯域
は、対象とする減少させたい雑音の周波数帯域と同等ま
で有していることが好ましい。 【0063】なお、ここでは信号線とゲート線との結合
容量を減少させる例を示したが、その他にも容量線やバ
イアス線など、大きな結合容量を有する配線に対しても
同様に適用可能である。 【0064】(第5参考例) 図9はX線撮像装置(直接変換方式のX線撮像装置)の
全体構成を示した図であり、図10は図9に示したa−
SiTFTアレイ部の断面構成を示した図である。 【0065】ここでは、a−SiTFTの例として逆ス
タガ型TFTの構造を示している。また、説明では画素
内のTFTを電荷読み出し用のTFTで説明している
が、画素内に電荷読み出し用TFTの他に高電圧保護ダ
イオード用TFTがある場合についても、電荷読み出し
用TFTと高電圧保護ダイオード用TFTは同じレイヤ
で形成されるため、本例の場合と同様に説明可能であ
る。 【0066】図9はa−SiTFTを用いた撮像装置の
全体構成図である。X線源151から照射されたX線は
被検体152を通過し、a−SiTFT撮像デバイス1
53に入射する。a−SiTFT撮像デバイス153
は、a−Se等を用いたX線電荷変換膜の下層側に2次
元に配列されたa−SiTFTが形成されたアレイ部、
a−SiTFTをオン・オフする走査線駆動回路、被検
体152を通過したX線をX線量に対応したアナログ電
気信号に変換する信号検出回路等で構成されている。 【0067】変換されたアナログ信号は時系列的にA/
D変換部157によりデジタル変換され、イメージメモ
リ158に記憶される。イメージメモリ158は1もし
くは数画像分のデータを記憶することが出来、制御部1
63からの制御信号で特定されるアドレスにデータを順
次記憶する。演算処理部159ではイメージメモリ15
8からデータを取り出して演算し、演算結果を再びイメ
ージメモリ158に入力する。演算されたイメージメモ
リ158のデータは、D/A変換部160によりアナロ
グ信号に変換され、モニタ161にX線像として表示さ
れる。 【0068】画素に蓄積された電荷は図17に示す検出
アンプ241に転送されるが、検出アンプ241は高抵
抗入力になっている。したがって、微弱な外乱であって
も出力に影響し、画質劣化の原因となる。外乱の要因と
して走査線205からの雑音があげられる。走査線は信
号線206と絶縁膜を介して交差し、容量242が形成
されることになるが、走査線駆動回路の電源電位が変動
すると交差部の容量242に電荷が現れ、この電荷も検
出アンプ241に転送されることになる。画素に蓄積さ
れる電荷もほぼ同等のオーダーになるため、交差部から
の電荷は画質劣化の大きな要因となっている。 【0069】以下、図10によりアレイ部の製造工程に
ついて説明する。 【0070】シリコンウェハやガラス基板71上にMo
TaやMoWのような高融点金属を堆積した後、これを
パターニングしてゲート電極72、走査線73、補助電
極(蓄積容量電極)74を形成する。次にゲート電極7
2、走査線73、補助電極74が形成された構造の上に
ゲート絶縁膜75(SiOx或いはSiNx)を堆積す
る。さらに、a−Si膜76とSiNxから成るエッチ
ングストッパ用絶縁膜77を堆槓し、これらをパタ−ニ
ングする。a−Si膜76およびエッチングストッパ用
絶縁膜77は通常TFT上にのみ形成するが、本例では
TFT部に加え走査線73と信号線78との交差部に
も、a−Si膜76、エッチングストッパ層77を形成
する構造にする。 【0071】次に、Al、Mo等の金属によりTFTの
ソース電極79、ドレイン電極80、および信号線78
を形成する。信号線78を形成した後に有機膜81を形
成し、さらに有機膜81上にAl、Al合金、Ti等の
金属やITOにより画素電極82を形成し、画素電極8
2上にX線を電子に変換するX線電荷変換膜83(a−
Se等で形成される)を積層する。最後にX線電荷変換
膜83上に高電圧供給用電極84を形成する。 【0072】以上の構成からなるX線撮像装置の信号線
・走査線交差部容量Cs-g は、図11(b)に示すよう
に、絶縁膜75による容量C1 の他に、a−Si膜76
およびエッチングストッパ用絶縁膜77による容量C2
、C3 が直列に接続していることになる。ここで、絶
縁膜75のみの場合(図11a)と、絶縁膜75にさら
にa−Si膜76およびエッチングストッパ用絶縁膜7
7を積層した場合(図11b)の交差部容量について計
算する。 【0073】ここでは、例えば走査線幅、信号線幅とも
10μm(交差部面積S=100μm2 )、絶縁膜75
の膜厚d1 を0.3μm、比誘電率ε1 を5、a−Si
膜76の膜厚d2 を50μm、比誘電率ε2 を11、エ
ッチングストッパ用絶縁膜77の膜厚d3 を0.3μ
m、比誘電率ε3 を6と仮定すると、図11(a)の場
合の交差部の容量Cは、 C=C1 =ε1 ε0 S/d1 =5x8.854x10-12 x(10x10-6)2 /0.3x10-6=14.8[f
F] と計算される。走査線数が1000本の場合、信号線に
は14.8[pF]の交差部容量が存在することにな
り、走査線駆動回路の電源電位が1mV変動しても1
4.8[fC]の電荷が信号検出回路側に生じてしま
う。画素に蓄積される電荷もほぼ同等のオーダーであ
り、走査線交差部からの電荷は画質劣化の原因の大きな
要因となっている。 【0074】これに対し、図11(b)のように絶縁膜
75の上にa−Si膜76とエッチングストッパ用絶縁
膜77をさらに堆積させた場合は、各絶縁膜容量の直列
接続となり、交差部容量C’は、 C’=C1 C2 C3 /(C2 C3 +C3 C1 +C1 C2
) =ε1 ε2 ε3 ε0 S/(ε2 ε3 d1 +ε3 ε1 d2
+ε1 ε2 d3 ) =7.7[fF] となり、およそ半分に低減される。 【0075】従って、交差部容量に比例する走査線駆動
回路電源からの雑音成分は約半分になり、ダイナミック
レンジが6[dB]向上することになる。X線診断装置
のような高ダイナミックレンジが要求される分野におい
て、本例で示した構造は非常に有効といえる。 【0076】さらに、a−Si膜76およびエッチング
ストッパ用絶縁膜77を信号線、走査線交差部に堆積さ
せる構造は、上述した様にTFT製造プロセスの一部を
利用した構造になっている。このため、プロセスが複雑
化したりコストが増加することなしに低雑音化が実現で
きるメリットがある。 【0077】なお、上記の例では、蓄積容量線74を走
査線73及びゲート電極72と同じレイヤに形成してい
るが、絶縁膜を介して別のレイヤに形成してもよい。 【0078】(第6参考例) 図12は、第6の参考例に係るX線撮像装置のTFTア
レイ部の平面構成を示す図である。なお、図10の構成
要素と対応する構成要素には同一符号を付して、その詳
しい説明は省略する。また、説明では画素内のTFTを
電荷読み出し用のTFTで説明しているが、画素内に電
荷読み出し用TFTの他に高電圧保護ダイオード用TF
Tがある場合にいても、電荷読み出し用TFTと高電圧
保護ダイオード用TFTは同じレイヤで形成されるた
め、本例の場合と同様に説明可能である。 【0079】図12において、走査線73は信号線78
と交差する部分の配線幅が他の部分より狭い構造になつ
ている。ここで、信号線78の配線幅をWs、信号線7
8との交差部以外の走査線73の配線幅をWg、信号線
78との交差部における走査線73の配線幅をn×Wg
(0<n≦1)としたときの交差部容量Cと抵抗Rにつ
いて検討を行う。 【0080】走査線73の配線幅が常に一定の場合、交
差部容量Cs-g と抵抗Rは、 Cs-g =(ε×Ws×Wg)/D (1) R=(ρ×Ws)/(Wg×d) (2) と表される。ここで,Dは絶縁膜75の膜厚,ρは走査
線73の抵抗率、dは走査線73の膜厚を示す。 【0081】次に、信号線78との交差部の配線幅がn
×Wg(0<n≦1)とした場合の交差部容量C’s-g
と抵抗R’は、 C’s-g =(n×ε×Ws×Wg)/D
(1’) R’=(ρ×Ws)/(n×Wg×d)
(2’) となる。 【0082】すなわち、式(1)及び式(2)による時
定数と式(1’)及び式(2’)による時定数とは等し
い値となる。また式(1’)により、配線幅を狭くする
ことで交差部容量を小さくすることが出来る。従って、
走査線駆動回路の電源変動による雑音が低減され、X線
診断装置のダイナミックレンジを改善することができ
る。 【0083】以上第5及び第6の参考例で説明したよう
に、走査線・信号線交差部において、a−Si膜やエッ
チングストッパ用絶縁膜を積層する、走査線の配線幅を
他の部分より狭くする、といった構造を採用することに
より、交差部容量が低減でき、走査線駆動回路の電源か
らの雑音を低減できる。従って高ダイナミックレンジを
要求されるX線診断装置においてダイナミックレレジ改
善の有力な手法となる。 【0084】なお、以上の各実施形態及び各参考例にお
いて、X線電荷変換膜(光電変換膜)としては、a−S
e,a−Te,PbI2 等を用いることが可能である。 【0085】以上、本発明の実施形態について説明した
が、本発明はこれらの実施形態に限定されるものではな
く、その趣旨を逸脱しない範囲内において種々変形して
実施することが可能である。 【0086】 【発明の効果】本発明によれば、信号線と他の導電領域
との間の容量カップリングを低減することができるた
め、高S/N比の検出信号を得ることができ、撮像装置
の高性能化を達成することが可能となる。
DETAILED DESCRIPTION OF THE INVENTION [0001] The present invention relates to a medical X-ray diagnostic apparatus.
The present invention relates to an X-ray imaging device used for a device or the like. [0002] 2. Description of the Related Art In recent years, in the medical field, rapid treatment has been performed.
Database of patient medical data to ensure
Are moving in the right direction. X-ray image data
There is a request to create a database, and digital
Is desired. In a medical X-ray diagnostic apparatus, a conventional silver halide
Have been shot using a digital camera
After developing the film, take the scanner again.
And so on, which requires time and effort.
Recently, using a CCD camera of about 1 inch, direct image
Has been realized. But the example
For example, when taking pictures of the lungs, the area of about 40cm x 40cm
An optical device for focusing light is required for shooting.
Therefore, the size of the apparatus has become a problem. As a method for solving these problems, a-
SiTFT (amorphous silicon thin film transistor)
X-ray imaging device (hereinafter also referred to as X-ray flat panel detector)
(For example, USP 468948).
7). The configuration of this X-ray flat panel detector will be described below with reference to FIG.
Tell you. In FIG. 8, pixels ei, j (i = 1 to 2)
000, j = 1 to 2000) is a-Si TFT10
1. It is composed of a photoelectric conversion film 102 and a pixel capacitor 103,
These pixels are an array of 2000 horizontal x 2000 vertical
(Hereinafter referred to as a TFT array). Photoelectric change
A bias voltage is applied to the exchange film 102 by a power supply 104.
Is done. The a-Si TFT 101 scans with the signal line 106.
The scanning line driving circuit (shift
On / off is controlled by the transistor 107. signal
The end of the line 106 is connected to an amplifier 108 for signal detection.
ing. When light is incident, a current is applied to the photoelectric conversion film 102.
As a result, charges are accumulated in the pixel capacitor 103. Scan line drive
The scanning line is driven by the circuit 107 and connected to one scanning line.
Turn on all the a-Si TFTs 101
The transferred charge is transferred to the amplifier 108 side through the signal line 106.
Sent. The amount of charge varies depending on the amount of light entering the pixel.
As a result, the output amplitude of the amplifier 108 changes. Amplifier 108
A / D conversion of the output signal of
Can be For an X-ray flat panel detector using an a-Si TFT
Converts the incident X-rays into visible light with a phosphor,
Indirect conversion method that converts the light that has fallen into charges with the photoelectric conversion film of each pixel
In addition to the X-ray flat panel detector described above, X-rays incident on pixels are directly charged
There is a direct conversion type X-ray flat panel detector that converts the light into an X-ray. Directly
Conversion X-ray flat panel detector and indirect conversion X-ray flat panel detector
And the magnitude of the bias applied to the charge conversion film
The way of calling is different. In the case of the indirect conversion method, only the photoelectric conversion film is used.
When a negative bias of several volts is applied, light enters the photoelectric conversion film and
When it comes, each pixel is provided in parallel with the photoelectric conversion film.
Capacity (storage capacity, Cst) and capacity Cs of photoelectric conversion film itself
Charge is stored in i. In this case, the voltage applied to Cst is
The maximum number of bias voltages applied to the photoelectric conversion film
About V. On the other hand, in the direct conversion method, an X-ray
The load conversion membrane and Cst are connected in series,
Then, a high bias of several kV is applied. X-rays incident on pixels
Then, the charges generated in the X-ray charge conversion film are accumulated in Cst.
However, when the incident X-ray dose is excessive, it is accumulated in Cst.
Charge is increased and the maximum voltage of several kV is applied to Cst
Of TFT and Cst provided as a switch of the pixel.
There is a risk of breaking the insulation. Therefore, direct conversion
In the system, excessive voltage is not applied to TFT and Cst
To avoid this, if X-rays enter the pixel excessively,
The required charges are stored in Cst and the remaining charges are stored.
The load is a protection circuit consisting of a-Si TFT provided for each pixel.
And emitted outside the pixel. FIG. 7 shows a pixel area of a conventional X-ray flat panel detector.
FIG. 3 is a diagram showing a cross-sectional configuration of FIG. In FIG. 7, on a glass substrate 121,
Gate electrode 122, scanning line 123, storage capacitor line (storage capacitor
Amount of electrode portions) 124 are formed, and these
A gate insulating film 125 is formed on the upper layer side. this
The channel of the a-Si TFT is formed on the gate insulating film 125.
An a-Si film 126 serving as a formation layer is formed.
A silicon film as a stopper insulating film (not shown)
A nitride film is formed. on both ends of the a-Si film 126
In the corresponding region, n serving as a source / drain+a-S
An i film (not shown) is formed.+a-Si
The source electrode 128 and the drain electrode 127 are connected to the film
Have been. The drain electrode 127 has the same process in the same layer.
Are connected. these
An insulating film 130 is formed on the upper layer side.
The pixel electrode is formed on the insulating film 130 through the opening formed in the substrate.
131 are formed. On the upper layer side of the pixel electrode 131
An X-ray charge conversion film 132 is formed, and further thereon
A part electrode 133 is formed. In the above conventional configuration, the signal line 129 and the pixel
An insulating film between the electrode 131 and the X-ray charge conversion film 132
130 has only one layer interposed. Therefore, between the two
Large noise may be caused by the capacitive coupling of
There is. Further, the signal line 129 and the lower capacitor line 124
Only the insulating film 125 is interposed between them. But
Therefore, even in this part,
Therefore, a large noise component may be generated. Signal line
Noise components are amplified by the detection amplifier.
It is difficult to obtain accurate imaging results (diagnosis results).
Was. [0013] As described above,
In a conventional X-ray imaging apparatus, the distance between a signal line and another conductive region is large.
Large noise may be caused by the capacitive coupling of
To obtain accurate imaging results especially for weak signals.
Was difficult. The present invention has been made to solve the above-mentioned conventional problems.
The capacitance cup between the signal line and other conductive areas
Reduces ringing and results in less noisy imaging
It is an object to provide a possible X-ray imaging device. [0015] An X-ray imaging apparatus according to the present invention
Is the X that is incident on the detection unit composed of a plurality of arranged pixels.
A conversion film that converts lines into electric charges, and a conversion film
A storage capacitor for storing the charge converted by the conversion film;
The storage capacity is provided corresponding to this storage capacity.
The read out charge is read out from the thin film provided below the conversion film.
A film transistor and this thin film transistor
A scan line that supplies a signal for controlling the off state, and the scan line
Thin film transistor turned on by signal from line
Before the charge stored in the storage capacitor is sent out through the
A signal line provided below the thin film transistor;
A first insulating film serving as a gate insulating film of the thin film transistor
Provided below and above the signal line.
A second insulating film, an upper layer side and in front of the first insulating film;
A third insulating film provided below the conversion film.
(Claim 1). According to the first aspect of the present invention, the signal line and the variable
In addition to the first insulating film (gate insulating film),
The second insulating film (lower insulating film) and the third insulating film (upper insulating film)
Insulating film). Therefore, the total thickness of the insulating film
Thickness can be increased (total capacity can be reduced
Low capacitance coupling between the signal line and the conversion film
(Pixel electrode and signal line overlap)
The coupling with the pixel electrode can be reduced.
Can reduce the noise component of the signal line
You. In addition, a cup between the signal line and the scanning line or storage capacitor line
Noise due to the ring can be reduced. As described above, according to the present invention, signal lines and
Reducing capacitive coupling between other conductive regions
To obtain a detection signal with a high S / N ratio.
High performance of medical X-ray diagnostic equipment, etc.
It works. [0018] BRIEF DESCRIPTION OF THE DRAWINGS FIG.
It will be described with reference to FIG. (First Embodiment) 1 and 2 show an X-ray detection device according to a first embodiment.
(In this example, the indirect conversion type is shown.)
FIG. 1 is a plan view showing a configuration corresponding to the configuration.
FIG. 2 is a sectional view taken along the line A-A ′ in FIG.
FIG. 1 and 2, on a glass substrate 11
Has a signal line 12 formed therein.
Silicon as a lower insulating film on the formed glass substrate
An oxide film 13 is formed. This silicon oxide film 13
Above is the gate voltage of the a-Si TFT 1 for reading out the electric charge.
The poles 14, the scanning lines (address lines) 15 and the storage capacitance lines (storage lines)
16 (including the electrode portion of the storage capacitor) in the same layer.
And a gate insulating film 17 is formed on the upper layer side.
Have been. On this gate insulating film 17, a-SiT
An a-Si film 18 serving as a channel forming layer of the FT 1 is formed.
A stopper insulating film (shown in FIG.
), A silicon nitride film is formed. a-Si
Source / drain regions are formed in regions corresponding to both ends of the film 18.
N+An a-Si film (not shown) is formed.
n+The source electrode 21 and the drain electrode 2 are formed on the a-Si film.
0 is connected, and the drain electrode 20 is connected to the connection electrode 19.
Is connected to the signal line 12 via the. An upper insulating film 17 is formed on the gate insulating film 17.
(A passivation film or the like) 22 is formed, and
The upper insulating film 2 through the connection hole provided in the upper insulating film 22
2, a pixel electrode 23 is formed. Note that here
The storage capacitor line 16, the pixel electrode 23, and the
Although the storage capacitor is formed by the edge film, the pixel electrode 23
The source electrode 21 is extended instead of
Electrode. A-S on the upper layer side of the pixel electrode 23
The photoelectric conversion film 24 using i is formed, and further thereon
Has an upper electrode 25 formed thereon. Hereinafter, the structure shown in FIGS. 1 and 2 will be manufactured.
Will be described. First, a signal line 12 is formed on a glass substrate 11.
And MoW or MoTa in 3000 Angstrom
To achieve. Subsequently, plasma CVD was used as the lower insulating film.
More SiOTwoDeposit film 13 at 6000 Å
You. Next, a MoW film is deposited at 2500 Å.
This is patterned to form a gate electrode 14, an address
The line 15 and the capacitance line 16 are formed. Next, SiO 2 is used as the gate insulating film 17.Twofilm
3500 Å, SiThreeNFour500 membrane
To form a stacked layer. On this gate insulating film 17
Then, an a-Si film 18 is formed to a thickness of 500 Å.
In addition, Si as a stopper insulating filmThreeNFour20 membranes
00 Å is deposited. Then, for backside exposure, etc.
After forming a resist pattern,
Gate by performing etching using
Si only on topThreeNFourLeave the membrane. Next, to plasma CVD
More n+a-Si film is formed to a thickness of 500 Å
You. Then, this n+a-Si film and a-Si film
To leave the a-Si film in an island shape. Then, Mo
500 angstroms, 3500 angstroms of Al
By forming a layer stack and patterning it.
The source electrode 21 and the drain electrode 20 of the Si TFT
Form. Next, as the upper insulating film 22, SiThreeN
Four2000 Angstrom film and acrylic exposure
Form 3 μm of resin, Optmer PC or BCB
Then, a contact hole is formed. Next, this insulating film
A pixel electrode 23 is formed on ITO 22 by using ITO. That
Thereafter, an a-Si photoreceptor film 24 is formed, and A
1 forms the upper electrode 25. The structure shown in FIGS. 1 and 2 is adopted.
Accordingly, between the signal line 12 and the photosensitive film 24,
Lower insulating film 13, gate insulating film 17, and upper insulating film
22 will intervene. Therefore, the total thickness of the insulating film
The signal line and pixel electrode and photoconductor can be made thicker
Significantly reduce noise due to coupling with the membrane
be able to. In particular, when a high voltage of several kV is applied,
For upper body electrode and pixel electrode whose potential is increased by strong X-ray
Signal line noise can be reduced. In addition, running with the signal line 12
The coupling between the scanning line 15 and the storage capacitance line 16
Noise can be significantly reduced. In addition, signal line
The pixel electrode 23 is also formed on the
Since the aperture ratio can be improved, for example, by about 15%,
The ratio of the signal current can be increased by about 15%, and S
It is possible to further improve the / N ratio. (Second Embodiment) 3 and 4 show an X-ray detection device according to a second embodiment.
(In this example, the direct conversion type that converts X-rays
Shown. ) Shows a configuration corresponding to one pixel.
FIG. 3 is a diagram showing the planar configuration, and FIG.
FIG. 3 is a diagram illustrating a cross-sectional configuration at A ′. 3 and 4, on a glass substrate 31
Are formed with a signal line 32 and a storage capacitor line 33,
On the glass substrate on which the signal 32 and the like are formed, the lower layer
A silicon oxide film 34 is formed as an edge film. this
A-SiT for charge reading is formed on the silicon oxide film 34;
The source electrode 37 and the drain electrode 36 of FT1 are formed.
(Source / drain of protection a-Si TFT2)
The electrodes are also formed at the same time.)
The source electrode 37 of the iTFT1 is connected to the upper electrode of the storage capacitor.
The drain electrode 36 extends through the connection electrode 35
Line 32 is connected. Also, on the lower insulating film 34
Is a-Si TFT which becomes a channel forming layer of a-Si TFT.
A film 38 is formed, and a gate
An insulating film 39 is formed. On this gate insulating film 39
The gate electrode 4 of the charge readout a-Si TFT 1
0, protection a-Si TFT2 gate electrode, scanning line (A
Dress line) 41, power supply line (bar) for protection a-Si TFT2.
Ias line) 42 is formed. Further, on the upper layer side, upper insulating films 43, 4
4 are formed on the insulating films 43 and 44.
The pixel electrode 45 is formed on the insulating film 44 through the connection hole.
I have. X-ray using a-Se on the upper layer side of the pixel electrode 45
A charge conversion film 46 is formed, and an upper electrode is further formed thereon.
47 are formed. Hereinafter, the structure shown in FIGS. 3 and 4 will be manufactured.
Will be described. First, the signal lines 32 and
MoW or MoTa is turned on for 3000 as the capacitance line 33
Gustrom formation. Subsequently, the lower insulating film 34 is formed.
By plasma CVDTwo6000 Å membrane
Trom deposited, this SiOTwoContact hole in film
Form. Then, MoW was 2,500 Å
By forming a film and patterning it, a-Si
Forming a source electrode 37 and a drain electrode 36 of the TFT;
At the same time, an upper electrode of the storage capacitor is formed. further,
PH for source and drain electrodesThreePlasma treatment
Do. Next, the a-Si film 38 is coated with 1000 angstrom.
In this case, the source / drain regions
PHThreeN by plasma treatment+a-Si film is formed
It is. Next, silicon nitride is used as the gate insulating film 39.
An oxide film is formed to 3000 Å. Then, A
1 Angstrom alloy is formed to form a pattern
The gate electrode 40, the address line
41, forming a bias line 42 of the protective a-Si TFT
You. On top of this, SiN is used as an upper insulating film.xMembrane (Pashibe)
Solution film) 43 to 3000 angstroms, and
Acrylic photosensitive resin, Optmer PC or BCB (interlayer
(Insulating film) 44 is formed to a thickness of 3 μm,
To form Next, the pixel electrode 45 is formed by ITO.
After that, an X-ray charge conversion film 46 using Se is formed, and
Then, an upper electrode 47 is formed of Al thereon. The structure shown in FIGS. 3 and 4 is adopted.
Thus, the signal line 32, the pixel electrode 45, and the X-ray charge
The lower insulating film 34 and the gate insulating
The film 39 and the upper insulating films 43 and 44 are interposed.
You. Therefore, the signal line, the pixel electrode and the X-ray charge conversion film
Noise due to coupling between
Can be. Also, the signal line 32, the scanning line 41, and the via
Noise due to coupling with the wire 42 is also reduced.
be able to. Further, the signal line 32 and the storage capacitor line 33
Are arranged in parallel, so that the signal line and the storage capacitor line
Noise due to coupling can also be reduced.
You. Note that the pixel electrode 45 must be formed on the signal line 32.
To improve the aperture ratio of pixels by, for example, about 15%.
Increase the ratio of signal current by about 15%
And it is possible to further improve the S / N ratio.
You. [0034](First reference example) FIG. 5 and FIG.First reference exampleOf X-ray detection device according to
FIG. 5 shows a configuration corresponding to pixels.
FIG. 6A shows a plan configuration, and FIG.
FIG. 6B is a sectional view taken along line B-B ′ in FIG.
FIG. 3 is a diagram showing a surface configuration. In this example, the capacitance line is
Arranged in parallel to reduce stray capacitance due to capacitance lines.
You. Note that in the examples shown in FIGS.
A-Si TFT1 for taking out, a-SiTFT2 for protection,
Elementary electrode 63, signal line 61, scanning line 55, storage capacitor line 5
2. The bias line 56 of the protection a-Si TFT is drawn.
However, actually, the upper layer of the structure shown in FIG.
Electrodes, X-ray charge conversion films, X-ray charge conversion film electrodes, etc.
Has been established. The function will be briefly described.
Consists of an insulating film interposed between the pixel electrode 63 and the capacitance line 52
Generated by the X-ray charge conversion film by the incidence of X-rays
The stored charge is stored in the storage capacitor, and the read TFT 1
When the voltage reaches a certain level that does not cause dielectric breakdown,
The charge flows out of the pixel from the protection TFT 2 and is read out.
High voltage is no longer applied to TFT1 and storage capacitor
ing. The charge outflow path at this time is the bias line 56.
By setting the potential of the bias line 56, the protection T
The starting voltage of charge outflow from FT2 can be changed
You. The charge stored in each pixel scans the scanning line 55
Thus, each TFT 1 of the pixel on the scanning line
Is turned on to be taken out to the signal line 61. Taken out
The charge is transferred to an amplifier (not shown). Next, a more detailed configuration of this embodiment will be described.
You. On the glass substrate 51, a storage capacitance line 52 is formed.
And an insulating film 53 is formed thereover.
I have. However, the contact part of the voltage supply line (not shown)
In this case, the insulating film 53 is removed. Insulation
On the film 53, the gate voltage of the a-Si TFT 1 for reading is
Pole 54, gate electrode of a-Si TFT2 for protection, scanning line
55, Power supply line (bias line) for protection a-Si TFT2
56 are formed, and a drawer pad (not shown)
It is formed at the same time. On top of these are the gate insulation
A film 57 is formed. However, the drawer pad and
For through holes of protective transistors, etc.,
The gate insulating film has been removed. On the gate insulating film 57, a pixel electrode 63 is formed.
In the pixel excluding the readout TFT1 and the protection TFT2
Is formed. For the TFT 1 for reading,
An a-Si film 58 as an upper layer
Silicon nitride film 59 for the pad, n+a-Si film 60
Formed, n+a source electrode on the a-Si film 60
62 and a drain electrode 61 are formed.
FT has the same configuration)
Depending on the metal used for the rain electrode, the source and drain
The pixel electrode 63 and the signal line
61, a drawing pad (not shown), a voltage supply line (FIG.
(Not shown) are also formed. Further, on the upper layer side, a passivation film, X
Although a linear charge conversion film, an upper electrode, etc. are formed,
Omitted. According to this embodiment, the signal line and the storage capacitor line are flat.
Since they are arranged in rows, signal lines and storage capacitance lines intersect
Can reduce the effects of coupling.
Thus, noise of the signal line can be reduced. Note that, in addition to the examples shown in FIGS.
The pixel electrode extends above the protection transistor bias line 56.
It is also conceivable that the pole 63 is formed. By doing this
Thus, the effective area of the pixel can be made wider. Also,
In the examples shown in FIGS. 5 and 6, the signal lines are provided on the upper layer side.
However, if it is parallel to the capacitance line, it may be provided on another layer. Ma
Also, connect the bias line of the protection transistor in parallel with the signal line.
Coupling between signal line and bias line
Can be reduced. Further, in the example shown in FIGS.
Example of using one TFT as a TFT
However, two or more TFTs are arranged in series and
To reduce the leakage current of the protection TFT
It is also conceivable to take countermeasures against damage. Also, the arrangement of TFT
The position can also be appropriately changed within the pixel. Note that the aboveFirst and second embodiments, and
First reference exampleAt (described laterReference exampleBut basically
Same), gate electrode, source / drain electrode, scanning line,
Metals used for signal lines, capacitance lines, bias lines, pixel electrodes, etc.
For example, Ti, Cr, Ta, Mo, MoW, M
oTa, Al, ITO, Al alloy (especially Al-Zr,
Al-Nd, Al-Y alloy), a laminated structure of these metals
And so on. For gate electrodes and scanning lines, MoW or
MoTa is formed by tapering the gate of the TFT.
Since it is possible to perform
Can be formed so that the insulating film does not break
Wear. When an Al alloy is used, only the Al
Hillocks generated in the high-temperature process
Therefore, it is preferable when the size of the X-ray detector is increased.
It can be said that it is a material. The same applies to the metal forming the storage capacitance line.
MoW, MoTa, or Al alloy
Preferably. Also, for metals used as signal lines
In particular, Al or Al is used because low resistance is desired.
It is preferable to use a laminated structure, an Al alloy, or the like. The gate insulating film is made of SiOTwo, SiN
x, SiOxNyHowever, with these laminated structures,
Is also good. As passivation film and interlayer insulating film, inorganic
As an insulating film, for example, SiOTwoFilm and SiNxFilm, organic insulation
As a film, for example, polyimides, BCB, optomer, black
Resist, fluorine resin, etc. can be used.
You may. Also, these resins are more photosensitive
This is preferable because the formation of the layer is easy and the number of steps is reduced. As a TFT, an inverted staggered edge is used.
Ching stopper type, back channel cut
-A type or the like can be used. Form TFT
In addition to amorphous silicon,
Silicon may be used, and if polysilicon is used
May form a peripheral circuit on the same glass substrate. Ma
In addition, the charge accumulated in the pixel is used for turning on / off the TFT.
Source follower principle in addition to
It is also possible to use a conventional non-destructive read method. [0048](Second reference example) FIG.Second reference exampleThe equivalent circuit structure of
FIG.This reference example is also the first reference example.the same as,
The capacitor lines are arranged in parallel with the signal lines. In FIG. 13, reference numeral 201 denotes a-
Si TFT, 202: X-ray charge conversion film, 203: protection
Iodine (for example, composed of a-Si TFT for protection)
), 204 is a storage capacity, 205 is a scanning line, and 206 is a signal.
No., 207 is a storage capacity line, 208 is a-SiT for protection
FT bias line, 209 is high voltage to X-ray charge conversion film
Supply lines.First
Reference exampleAnd so on. 210 is a detection amplifier, 21
1 is a signal detection circuit constituted by a plurality of detection amplifiers 210
(Consisting of an integrated circuit). In the configuration shown in FIG.
The signal line 206 and the capacitance line 207 are wired in parallel to the input section.
Have been. Each signal line 206 is connected to a detection
Connected to one input terminal of the output amplifier 210
207 is connected to the other input terminal of the detection amplifier 210.
ing. With such a configuration, the signal line 206 and the capacitor line
Since the potential difference from 207 is always constant, the voltage of the capacitance line
The increase in noise due to fluctuations is suppressed,
Images can be detected. In FIG. 13, the signal line 206 and the capacitance line
207 is schematically shown on the same pattern,
Connection between the line 206 and the capacitance line 207 and the signal detection circuit 211.
Followed by COG (Chip On Glass), TC
P (Tape Carrier Package), F
PC cable connection, etc. are conceivable.
The above configuration can be realized, and the same effects can be obtained.
Can be. FIG.Second reference exampleFor another example of
It is a figure showing the equivalent circuit composition. The configuration shown in FIG.
The components corresponding to the components have the same numbers.
(The same applies to other figures).This reference exampleAlso in FIG.Reference exampleAs well as
The quantity lines are arranged in parallel with the signal lines. In the example shown in FIG.
In the wiring stage up to, a plurality of capacitance lines 207 are put together,
The input terminal of the detection amplifier 210 has a capacitance line after being put together.
Is entered. In the example of FIG.
Path (eg, one integrated circuit chip) 211
Each capacitor line connected to each pixel is grouped together, and other
Each capacitance line connected to each pixel detected by the signal detection circuit is other
Of the detection circuits. The place to put together the capacity lines
The position is preferably outside the array area where the pixels are arranged.
Good. In the example of FIG. 14, the capacitance line 207 is connected to the signal detection circuit 2
Before inputting the signal to the signal detection circuit 211, the signal detection circuit 211
After input to the detection amplifier 210
You may do so. Also in this example, the signal line 206 and the capacitance line 2
07 is always constant, the voltage change of the capacitance line
The increase in noise due to motion is suppressed, and good
An image can be detected. In FIG. 14, as in the example of FIG.
Line 206 and capacitance line 207 are schematically shown on the same pattern.
Signal detection with the signal line 206 and the capacitance line 207
COG (Chip On G) is connected to the circuit 211.
las), TCP (Tape Carrier Pa)
cage), connection with FPC cable, etc.
In each case, the above configuration can be realized.
Various effects can be obtained. [0056](Third reference example) FIG.Third reference exampleShows the equivalent circuit configuration for
FIG.This reference exampleIs based on the protection diode 203.
A bias line 208 for applying a quasi-potential has a plurality of pixels arranged.
Grouped outside the array area and provided outside the array area
Connected to the power supply 231. When the protection diode exceeds a certain voltage, it turns off.
Operation, and the excess charge is stored.
Has the function of preventing the TFT from being destroyed by the above. Security
When the protection diode is turned on, current flows through the bias line.
Release the charge out of the array, but the resistance of the bias line
To avoid problems such as fluctuation of reference potential and heat generation due to
In addition, the resistance of the bias line must be as low as possible. Therefore, in this example, as shown in FIG.
The connection with the external power supply 231 is taken at multiple points.
You. The wiring width of the bias line 208 is limited to about several 100 μm.
Low resistance by using parallel wiring.
You. The scanning line drive IC 232 is connected to the external power supply 231.
By taking from the implemented TCP 233, special
Can be connected without using any cables or pads.
You. By using the configuration of this embodiment, the protection die
Suppress fluctuations in reference potential and heat generation due to the operation of the ode
Can prevent the TFT array from being destroyed.
Can be. [0060](Fourth reference example) FIG.Fourth reference exampleShows the equivalent circuit configuration for
FIG.This reference exampleIs capacitively coupled to the signal line
This is to reduce the coupling capacitance with other wirings in terms of a circuit.
Change the potential of the other wiring by the same amount as the potential change of the signal line.
By this, the potential difference between both ends of the coupling capacitance becomes zero
Charge flowing into or out of the coupling capacitance
Charge can be eliminated. Therefore, in effect
It is possible to make it equivalent to the extremely small combined capacity.
Wear. This reduces the parasitic wiring capacitance of the signal line,
Noise due to line capacitance (almost proportional to wiring capacitance)
Can be extremely small. Hereinafter, a specific description will be given with reference to FIG.
You. In this example, the signal line has a high input impedance buffer.
Amplifier, and the output of the amplifier
It controls the source. Here is the capacitance with the scanning line
Applies to gate driver ICs to reduce coupling
The gate driver IC is turned off by the output of the buffer amplifier.
The potential is controlled. OFF potential for TFT array operation
Control the off-potential because most of the time is
It is effective. First, the signal potential of the signal line is
Amplifier 2 that receives the output and creates the gate-off potential
23 and add. In other words, the original gate-off
Since the potential obtained by adding the signal line potential to the
The effects described above can be obtained. Frequency band of each amplifier
Is equivalent to the frequency band of the noise to be reduced.
It is preferable to have. In this case, the connection between the signal line and the gate line is performed.
Although the example of reducing the capacitance has been described,
Wiring with large coupling capacitance such as ias wire
It is equally applicable. [0064](Fifth reference example) FIG. 9 shows an X-ray imaging apparatus (direct conversion type X-ray imaging apparatus).
FIG. 10 is a diagram showing the entire configuration, and FIG.
FIG. 3 is a diagram illustrating a cross-sectional configuration of a SiTFT array unit. Here, as an example of an a-Si TFT, a reverse switch is used.
1 shows a structure of a tag type TFT. In the description, the pixel
The TFTs in the figure are described as TFTs for charge reading
However, in addition to the charge reading TFT, a high-voltage protection
Even if there is a TFT for the diode,
TFT and TFT for high voltage protection diode are in the same layer
, It can be explained in the same way as in the case of this example.
You. FIG. 9 shows an image pickup apparatus using an a-Si TFT.
FIG. 2 is an overall configuration diagram. The X-rays emitted from the X-ray source 151
A-SiTFT imaging device 1 passing through the subject 152
It is incident on 53. a-SiTFT imaging device 153
Is a secondary layer on the lower layer side of the X-ray charge conversion film using a-Se or the like.
An array portion in which the originally arranged a-Si TFTs are formed,
Scan line drive circuit to turn on / off a-Si TFT, test
X-rays that have passed through the body 152 are converted into analog
It is composed of a signal detection circuit and the like for converting the air signal. The converted analog signal is A /
Digitally converted by the D conversion unit 157,
Stored in the memory 158. Image memory 158 has one
Or data for several images can be stored.
Data to the address specified by the control signal from
Next memorize. In the arithmetic processing unit 159, the image memory 15
8 and take out the operation, and return the operation result
Input to the memory 158. Computed image memo
The data of the file 158 is analyzed by the D / A conversion unit 160.
Is converted into an X-ray image and displayed on the monitor 161 as an X-ray image.
It is. The charges accumulated in the pixels are detected as shown in FIG.
The signal is transferred to the amplifier 241, but the detection amplifier 241 is
It is anti-input. Therefore, it is a weak disturbance
Also affects the output, causing image quality degradation. Disturbance factors
And noise from the scanning line 205. Scan lines are
The capacitor 242 is formed by intersecting with the signal line 206 via the insulating film.
However, the power supply potential of the scanning line drive circuit fluctuates.
Then, a charge appears in the capacitance 242 at the intersection, and this charge is also detected.
This is transferred to the output amplifier 241. Accumulated in pixels
Charge on the order of
Is a major factor in image quality deterioration. Hereinafter, the manufacturing process of the array portion will be described with reference to FIG.
explain about. The Mo is placed on a silicon wafer or a glass substrate 71.
After depositing a refractory metal such as Ta or MoW,
Pattern the gate electrode 72, the scanning line 73,
A pole (storage capacitor electrode) 74 is formed. Next, the gate electrode 7
2. On the structure where the scanning lines 73 and the auxiliary electrodes 74 are formed
Deposit gate insulating film 75 (SiOx or SiNx)
You. Further, an etch made of a-Si film 76 and SiNx
The insulating film 77 for the stopping stopper is deposited, and these are patterned.
To run. For a-Si film 76 and etching stopper
The insulating film 77 is usually formed only on the TFT, but in this example,
At the intersection of the scanning line 73 and the signal line 78 in addition to the TFT section
Also formed an a-Si film 76 and an etching stopper layer 77
Structure. Next, the TFT of the TFT is made of a metal such as Al or Mo.
Source electrode 79, drain electrode 80, and signal line 78
To form After forming the signal line 78, the organic film 81 is formed.
Formed on the organic film 81, such as Al, Al alloy, Ti, etc.
The pixel electrode 82 is formed of metal or ITO, and the pixel electrode 8 is formed.
X-ray charge conversion film 83 (a-
(Formed of Se or the like). Finally, X-ray charge conversion
A high voltage supply electrode 84 is formed on the film 83. The signal line of the X-ray imaging apparatus having the above configuration
The scanning line intersection capacitance Cs-g is as shown in FIG.
In addition to the capacitance C1 of the insulating film 75, an a-Si film 76
And the capacitance C2 of the etching stopper insulating film 77.
 , C3 are connected in series. Where
In the case of only the edge film 75 (FIG. 11A),
A-Si film 76 and insulating film 7 for etching stopper
7 (FIG. 11b).
Calculate. Here, for example, both the scanning line width and the signal line width
10 μm (intersection area S = 100 μmTwo), Insulating film 75
Of 0.3 μm, relative dielectric constant ε1 of 5, a-Si
The film 76 has a thickness d2 of 50 .mu.m, a relative dielectric constant .epsilon.
The thickness d3 of the insulating film 77 for the etching stopper is set to 0.3 μm.
Assuming that m and the relative permittivity ε3 are 6, the field shown in FIG.
The capacitance C at the intersection is C = C1 = ε1 ε0 S / d1 = 5x8.854x10-12x (10x10-6)Two/0.3x10-6= 14.8 [f
F] Is calculated. When the number of scanning lines is 1,000,
Means that there is an intersection capacitance of 14.8 [pF].
Therefore, even if the power supply potential of the scanning line driving circuit fluctuates by 1 mV,
An electric charge of 4.8 [fC] is generated on the signal detection circuit side.
U. The charge stored in the pixel is of the same order.
Charge from the scanning line intersection is a major cause of image quality degradation.
It is a factor. On the other hand, as shown in FIG.
A-Si film 76 on top 75 and insulation for etching stopper
When the film 77 is further deposited, the series connection of each insulating film capacitance is performed.
Connection, and the intersection capacitance C ′ becomes C '= C1 C2 C3 / (C2 C3 + C3 C1 + C1 C2
 ) = Ε1 ε2 ε3 ε0 S / (ε2 ε3 d1 + ε3 ε1 d2
+ Ε1 ε2 d3) = 7.7 [fF] And it is reduced by about half. Therefore, the scanning line drive proportional to the intersection capacitance
The noise component from the circuit power supply is halved,
The range is improved by 6 [dB]. X-ray diagnostic equipment
In fields where a high dynamic range is required, such as
Therefore, it can be said that the structure shown in this example is very effective. Further, the a-Si film 76 and the etching
Stopper insulating film 77 is deposited at the intersection of the signal line and the scanning line.
The structure to be used is a part of the TFT manufacturing process as described above.
The structure is used. This makes the process complicated
Noise reduction without the need for
There are benefits. In the above example, the storage capacitor line 74 runs
It is formed on the same layer as the scanning line 73 and the gate electrode 72.
However, it may be formed on another layer via an insulating film. [0078](Sixth reference example) FIG.Sixth reference exampleTFT X-ray imaging device
It is a figure showing the plane composition of a ray part. The configuration shown in FIG.
The same reference numerals are given to the components corresponding to the
A detailed description is omitted. In the description, the TFT in the pixel is
Although the description has been made with reference to the TFT for reading charges,
TF for high voltage protection diode in addition to TFT for load readout
Even if there is T, the charge reading TFT and high voltage
The protection diode TFT is formed on the same layer.
Therefore, it can be explained similarly to the case of this example. In FIG. 12, a scanning line 73 is a signal line 78.
The wiring width at the part that intersects with the
ing. Here, the wiring width of the signal line 78 is Ws, and the signal line 7 is
8, the wiring width of the scanning line 73 other than the intersection with Wg is Wg, and the signal line is
The wiring width of the scanning line 73 at the intersection with 78 is n × Wg
(0 <n ≦ 1)
To consider. If the width of the scanning line 73 is always constant,
Difference capacitance Cs-g and resistance R are Cs-g = (ε × Ws × Wg) / D (1) R = (ρ × Ws) / (Wg × d) (2) It is expressed as Here, D is the thickness of the insulating film 75, and ρ is the scan.
The resistivity of the line 73 and d indicate the thickness of the scanning line 73. Next, the wiring width at the intersection with the signal line 78 is n
× Wg (0 <n ≦ 1), the intersection capacitance C′s-g
And the resistor R ' C's-g = (n * [epsilon] * Ws * Wg) / D
(1 ') R ′ = (ρ × Ws) / (n × Wg × d)
(2 ') Becomes That is, when the equations (1) and (2) are used,
The constant is equal to the time constant according to equations (1 ') and (2').
Value. Further, according to the formula (1 '), the wiring width is reduced.
As a result, the intersection capacity can be reduced. Therefore,
Noise due to fluctuations in the power supply of the scanning line drive circuit is reduced,
Can improve the dynamic range of diagnostic equipment
You. The aboveFifth and sixth reference examplesAs explained in
Then, at the intersection of the scanning line and the signal line, an a-Si film or an etching
When stacking the insulating film for the
To adopt a structure that makes it narrower than other parts
Thus, the intersection capacitance can be reduced, and
These noises can be reduced. Therefore, high dynamic range
Dynamic registration modification required for X-ray diagnostic equipment required
Become the influential method of good. Each of the above embodimentsAnd each reference exampleIn
As an X-ray charge conversion film (photoelectric conversion film), a-S
e, a-Te, PbITwoEtc. can be used. The embodiments of the present invention have been described above.
However, the present invention is not limited to these embodiments.
Various modifications within the scope that does not depart from the gist
It is possible to implement. [0086] According to the present invention, signal lines and other conductive regions are provided.
Can reduce the capacitive coupling between
Therefore, a detection signal having a high S / N ratio can be obtained,
It is possible to achieve higher performance.

【図面の簡単な説明】 【図1】本発明の第1の実施形態に係るX線撮像装置の
画素領域における平面構成を示した図。 【図2】図1のA−A’における断面構成を示した図。 【図3】本発明の第2の実施形態に係るX線撮像装置の
画素領域における平面構成を示した図。 【図4】図3のA−A’における断面構成を示した図。 【図5】本発明の第1の参考例に係るX線撮像装置の画
素領域における平面構成を示した図。 【図6】図3のA−A’及びB−B’における断面構成
を示した図。 【図7】従来技術に係るX線撮像装置の画素領域におけ
る断面構成を示した図。 【図8】X線撮像装置の主として画素アレイ領域の等価
回路構成を示した図。 【図9】X線撮像装置の全体構成を示した図。 【図10】本発明の第5の参考例に係るX線撮像装置の
画素領域における断面構成を示した図。 【図11】第5の参考例における信号線・走査線交差部
容量について従来技術と対比して示した図。 【図12】本発明の第6の参考例に係るX線撮像装置の
画素領域における平面構成を示した図。 【図13】本発明の第2の参考例に係るX線撮像装置の
一例について示した図。 【図14】本発明の第2の参考例に係るX線撮像装置の
他の例について示した図。 【図15】本発明の第4の参考例に係るX線撮像装置の
構成例について示した図。 【図16】本発明の第3の参考例に係るX線撮像装置の
構成例について示した図。 【図17】従来技術の問題点について示した図。 【符号の説明】 1…読み出し用a−SiTFT 2…保護用a−SiTFT 11、31、51、71、121…基板 12、32、78、129…信号線 13、34…下層側絶縁膜 14、40、54、72、122…ゲート電極 15、41、55、73、123…走査線 16、33、52、74、124…蓄積容量線 17、39、57、75、125…ゲート絶縁膜 18、38、58、76、126…アモルファスシリコ
ン膜 19、35…接続用電極 20、36、61、80、127…ドレイン電極 21、37、62、79、128…ソース電極 22、43、44…上層側絶縁膜 23、45、63、82、131…画素電極 24、46、83、132…X線電荷変換膜 25、47、84、133…上部電極 42、56…バイアス線 53、81、130…絶縁膜 59、77…ストッパ絶縁膜 60…n型アモルファスシリコン膜 101、201…読み出し用a−SiTFT 102、202…電荷変換膜 103、204…蓄積容量 104…電源 105、205…走査線 106、206…信号線 107…シフトレジスタ 108…アンプ 151…X線源 152…被検体 153…X線撮像装置 157…A/D変換部 158…イメージメモリ 159…演算処理部 160…D/A変換部 161…イメージモニタ 162…高電圧発生部 163…制御部 203…保護ダイオード 207…蓄積容量線 208…バイアス線 209…高電圧供給線 210、221、222、223…アンプ 211…信号検出回路 224…走査線用トランジスタ 225、226、231…電源 232…IC 233…TCP
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing a planar configuration in a pixel region of an X-ray imaging apparatus according to a first embodiment of the present invention. FIG. 2 is a diagram showing a cross-sectional configuration along AA ′ in FIG. 1; FIG. 3 is a diagram illustrating a planar configuration in a pixel region of an X-ray imaging apparatus according to a second embodiment of the present invention. FIG. 4 is a diagram showing a cross-sectional configuration along AA ′ in FIG. 3; FIG. 5 is a diagram showing a planar configuration in a pixel region of the X-ray imaging apparatus according to the first reference example of the present invention. FIG. 6 is a diagram showing a cross-sectional configuration along AA ′ and BB ′ in FIG. 3; FIG. 7 is a diagram showing a cross-sectional configuration in a pixel region of an X-ray imaging device according to a conventional technique. FIG. 8 is a diagram showing an equivalent circuit configuration mainly of a pixel array region of the X-ray imaging apparatus. FIG. 9 is a diagram showing an overall configuration of an X-ray imaging apparatus. FIG. 10 is a diagram showing a cross-sectional configuration in a pixel region of an X-ray imaging device according to a fifth reference example of the present invention. FIG. 11 is a diagram showing a signal line / scanning line intersection capacitance in a fifth reference example in comparison with a conventional technology. FIG. 12 is a diagram showing a planar configuration in a pixel region of an X-ray imaging apparatus according to a sixth reference example of the present invention. FIG. 13 is a diagram illustrating an example of an X-ray imaging apparatus according to a second reference example of the present invention. FIG. 14 is a view showing another example of the X-ray imaging apparatus according to the second reference example of the present invention. FIG. 15 is a diagram showing a configuration example of an X-ray imaging apparatus according to a fourth reference example of the present invention. FIG. 16 is a diagram showing a configuration example of an X-ray imaging apparatus according to a third reference example of the present invention. FIG. 17 is a diagram showing a problem of the related art. [Description of Signs] 1 ... a-Si TFT for readout 2 ... a-Si TFT for protection 11, 31, 51, 71, 121 ... substrate 12, 32, 78, 129 ... signal line 13, 34 ... lower insulating film 14, 40, 54, 72, 122 ... gate electrodes 15, 41, 55, 73, 123 ... scanning lines 16, 33, 52, 74, 124 ... storage capacitor lines 17, 39, 57, 75, 125 ... gate insulating film 18, 38, 58, 76, 126 ... Amorphous silicon films 19, 35 ... Connection electrodes 20, 36, 61, 80, 127 ... Drain electrodes 21, 37, 62, 79, 128 ... Source electrodes 22, 43, 44 ... Upper layer side Insulating films 23, 45, 63, 82, 131 ... pixel electrodes 24, 46, 83, 132 ... X-ray charge conversion films 25, 47, 84, 133 ... upper electrodes 42, 56 ... bias lines 53, 81, Reference Signs List 30 insulating films 59 and 77 stopper insulating film 60 n-type amorphous silicon films 101 and 201 a-Si TFTs for reading 102 and 202 charge conversion films 103 and 204 storage capacitors 104 power supplies 105 and 205 scanning lines 106 , 206 signal line 107 shift register 108 amplifier 151 X-ray source 152 subject 153 X-ray imaging device 157 A / D converter 158 image memory 159 arithmetic processing unit 160 D / A converter 161, an image monitor 162, a high voltage generator 163, a control unit 203, a protection diode 207, a storage capacitor line 208, a bias line 209, a high voltage supply line 210, 221, 222, 223, an amplifier 211, a signal detection circuit 224, and scanning. Line transistors 225, 226, 231 Power supply 232 IC 233 TCP

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金野 晃 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (72)発明者 鈴木 公平 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (56)参考文献 特開 平5−315581(JP,A) 特開 平8−51195(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/14 G01T 1/24 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Akira Kanno 33 Shinisogocho, Isogo-ku, Yokohama-shi, Kanagawa Prefecture Inside Toshiba Institute of Industrial Science (72) Inventor Kohei Suzuki 33 Shinisogocho, Isogo-ku, Yokohama-shi, Kanagawa (56) References JP-A-5-315581 (JP, A) JP-A-8-51195 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 27/14 G01T 1/24

Claims (1)

(57)【特許請求の範囲】 【請求項1】複数配列された画素からなる検出部に入射
したX線を電荷に変換する変換膜と、各画素に対応して
設けられ前記変換膜で変換された電荷を蓄積する蓄積容
量と、この蓄積容量に対応して設けられこの蓄積容量に
蓄積された電荷を読み出し前記変換膜の下層側に設けら
れた薄膜トランジスタと、この薄膜トランジスタにその
オン・オフ状態を制御する信号を供給する走査線と、こ
の走査線からの信号によってオン状態となった薄膜トラ
ンジスタを通して前記蓄積容量に蓄積された電荷が送出
され前記薄膜トランジスタの下層側に設けられた信号線
と、前記薄膜トランジスタのゲート絶縁膜となる第1の
絶縁膜よりも下層側かつ前記信号線よりも上層側に設け
られた第2の絶縁膜と、前記第1の絶縁膜よりも上層側
かつ前記変換膜よりも下層側に設けられた第3の絶縁膜
とを有することを特徴とするX線撮像装置。
(57) [Claim 1] A conversion film for converting X-rays incident on a detection unit composed of a plurality of pixels into electric charges, and a conversion film provided for each pixel for conversion by the conversion film. A storage capacitor for storing the stored charge, a thin film transistor provided corresponding to the storage capacitor, reading the charge stored in the storage capacitor, and provided under the conversion film, and an on / off state of the thin film transistor. A signal line provided on the lower layer side of the thin film transistor, wherein a charge stored in the storage capacitor is transmitted through a thin film transistor turned on by a signal from the scanning line, A second insulating film provided below the first insulating film serving as a gate insulating film of the thin film transistor and above the signal line; X-ray imaging apparatus characterized by comprising a third insulating film provided on the lower layer side than the layer side and the converting layer.
JP07169298A 1998-03-20 1998-03-20 X-ray imaging device Expired - Fee Related JP3447947B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07169298A JP3447947B2 (en) 1998-03-20 1998-03-20 X-ray imaging device
US09/271,981 US6323490B1 (en) 1998-03-20 1999-03-19 X-ray semiconductor detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07169298A JP3447947B2 (en) 1998-03-20 1998-03-20 X-ray imaging device

Publications (2)

Publication Number Publication Date
JPH11274446A JPH11274446A (en) 1999-10-08
JP3447947B2 true JP3447947B2 (en) 2003-09-16

Family

ID=13467863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07169298A Expired - Fee Related JP3447947B2 (en) 1998-03-20 1998-03-20 X-ray imaging device

Country Status (1)

Country Link
JP (1) JP3447947B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2803394B1 (en) 1999-12-30 2003-04-25 Thomson Tubes Electroniques X-RAY IMAGE DETECTION SYSTEM FOR SCANNING X-RAY GENERATOR
KR100658978B1 (en) * 2000-02-21 2006-12-18 엘지.필립스 엘시디 주식회사 method for fabricating array substrate for x-ray detector
FR2814281B1 (en) * 2000-09-19 2003-08-29 Thomson Lcd ACTIVE TFT MATRIX FOR OPTICAL SENSOR COMPRISING A PHOTOSENSITIVE SEMICONDUCTOR LAYER, AND OPTICAL SENSOR COMPRISING SUCH A MATRIX
JP3708440B2 (en) * 2001-01-30 2005-10-19 シャープ株式会社 Image sensor
JP4896302B2 (en) * 2001-04-09 2012-03-14 株式会社半導体エネルギー研究所 Semiconductor device
KR20040006198A (en) * 2002-07-11 2004-01-24 비오이 하이디스 테크놀로지 주식회사 Method for manufacture x-ray detector
KR101139408B1 (en) * 2009-09-14 2012-04-27 주식회사 디알텍 Pixel circuit with discharge path in digital X-ray detector and Digital X-ray detector
JP2012079860A (en) * 2010-09-30 2012-04-19 Canon Inc Detector and radiation detection system
JP2012079820A (en) * 2010-09-30 2012-04-19 Canon Inc Detector and radiation detection system
JP5739359B2 (en) * 2012-02-09 2015-06-24 株式会社ジャパンディスプレイ Imaging apparatus, manufacturing method thereof, and imaging display system

Also Published As

Publication number Publication date
JPH11274446A (en) 1999-10-08

Similar Documents

Publication Publication Date Title
US6323490B1 (en) X-ray semiconductor detector
US6665374B2 (en) Active matrix substrate, method of manufacturing same, and flat-panel image sensor
US6849853B2 (en) X-ray flat panel detector
US7547890B2 (en) Image pick-up apparatus and manufacturing method thereof, radiation image pick-up apparatus, and radiation image pick-up system
KR100495045B1 (en) Image sensor and method of manufacturing the same
JP4022276B2 (en) Flat panel radiation imaging device with patterned common electrode
US5610404A (en) Flat panel imaging device with ground plane electrode
EP1341375A2 (en) Radiation image sensing apparatus and its driving method
KR100299537B1 (en) Fabricating Method of Thin Film Transistor Substrate For Detecting X-ray
JP4217506B2 (en) Radiation imaging device
JP3447947B2 (en) X-ray imaging device
US20020145117A1 (en) Photodetecting device, radiation detecting device, and radiation imaging system
JP2000275348A (en) Signal multiplication x-ray image pickup device
US7804071B2 (en) Image detection device
US6044128A (en) X-ray imaging apparatus and X-ray imaging analysis apparatus
JPH11274524A (en) X-ray image pick up device
JP2002151669A (en) X-ray imaging device
US5981931A (en) Image pick-up device and radiation imaging apparatus using the device
US6667481B2 (en) Two-dimensional image sensor
US6242769B1 (en) Thin film transistor type photo sensor
US6600157B2 (en) Semiconductor device, and radiation detection device and radiation detection system having same
JP2005260263A (en) X-ray imaging apparatus
JP3708440B2 (en) Image sensor
JP2002343953A (en) Semiconductor device and photoelectric conversion device
JPH09252102A (en) Image pickup device and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees