JP3434792B2 - Ｐｌｌ装置および該ｐｌｌ装置を有する光ディスク装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ（Phase L
ocked Loop；位相同期ループ）回路に関し、特に、光
ディスク装置に用いて好適なＰＬＬ回路に関する。

【０００２】

【従来の技術】コンパクトディスク等の光ディスク再生
・記録装置（特に記録分野）において、従来より、ディ
スク表面上のトラックを一定速度（線速度一定）で通過
しながら書き込む、「ＣＬＶ（Constant Linear Velo
city）記録」と呼ばれる方式が広く用いられている。

【０００３】しかしながら、ディスクを回転駆動するモ
ータの低消費電流化に加え、高速書き込み、高信頼性記
録のニーズが高まると、今まで実現されていなかったデ
ィスクの回転数を一定にしながらのＣＡＶ（角速度一
定）記録や、ディスクの回転むらに追従した書き込みを
実現することが要請されている。

【０００４】ＣＡＶ回転制御などは、再生系によって既
に確立されている技術であり、スピンドルモータから生
成されるモータの回転数を示すＦＧ信号を受け取り、そ
れが一定になるようにスピンドルモータを制御すればよ
い。また信号の読み出しにおいても、ピックアップによ
り検出されたピットの有無からＲＦ信号を再生し、これ
を、ある値でコンパレートすることで、ＥＦＭ（Eight
to Fourteen Modulation；８−１４変換変調）信号
を復調することができる。

【０００５】ＣＡＶ回転制御では、ディスクの回転数が
一定であるため、ディスクの内周と外周では、トラック
の線速度が異なるものの（例えば内周で４倍速相当であ
った線速度は、外周では１０倍速相当の線速度とな
る）、このＥＦＭ信号は、セルフクロッキング可能な信
号であるため、ＥＦＭ信号に追従するＰＬＬ（「ＥＦＭ
ＰＬＬ」という）を介してリードチャネルクロックを生
成し、このクロックにより、レートが可変するＥＦＭ信
号でも装置内部に取り込むことが可能となる。

【０００６】しかしながら、これを記録系に応用すると
きに、回転制御は、再生系の技術を継承できるとして
も、記録しようとする未記録ディスクには、当然の如
く、ピットが存在しないため、ＥＦＭ信号を復調して、
リードチャネルクロックを生成することはできない。つ
まり、ＥＦＭ信号によって、ディスクの回転数とピック
アップの位置により刻々と変化する書き込みレートに追
従するようなチャネルクロックを生成することができな
いのである。

【０００７】そこで、未記録のディスク上にも存在する
蛇行した案内溝（ウォブル（Ｗｏｂｂｌｅ））からのＷ
ｏｂｂｌｅ信号を使い、該Ｗｏｂｂｌｅ信号に追従する
ようなＰＬＬ（「Ｗｏｂｂｌｅ ＰＬＬ」という）を新
たに設けることで、ディスクの回転（角速度とピックア
ップの位置）に合わせたクロックを生成する必要があ
る。

【０００８】ディスクに記録されるピットのタイムエラ
ーを軽減させた書き込みを行う場合は、ディスク上に存
在する蛇行した案内溝（Ｗｏｂｂｌｅ信号）に追従する
ようなＷｏｂｂｌｅＰＬＬを構成し、ＷｏｂｂｌｅＰＬ
Ｌの出力に基づいて、動作クロックを出力する手段を設
けることで回転速度偏差を吸収すればよい。

【０００９】ところで、２段構成のＰＬＬ装置に関する
刊行物として、例えば特開平６−３３８１２８号公報に
は、図８に示すような構成として提案されている。図８
を参照すると、このディスク記録装置においては、ＦＭ
検波ＰＬＬ４１に同期した動作クロックＣＫを生成する
ため１３８ＭＨｚＶＣＯ（電圧制御発振器）を用いたＰ
ＬＬ４２を備え、このＰＬＬ４２により生成された動作
クロックＣＫに同期して書き込み信号を出力し、信号処
理回路（不図示）から得られた書き込み信号により、レ
ーザーパワー制御回路を介してディスクへの記録がなさ
れるというものである。

【００１０】また特開昭６１−０８７４２７号公報に
は、位相検出器、ループフィルタ、電圧制御発振器を備
えたＰＬＬ回路において、ループフィルタを広帯域ルー
プフィルタと低帯域ループフィルタにわけ、これらのフ
ィルタをループ回路のフェーズロック状態に応じて切替
える手段を備えた構成が開示されている。図９は、この
従来の構成の一例を示す図である。図９において、重い
ＬＰＦ４９はカットオフ周波数ｆｃの低い低域通過フィ
ルタであり、軽いＬＰＦ５０はカットオフ周波数ｆｃの
高い低域通過フィルタであり、これら二つのフィルタの
うち一方が、スイッチ４７、４８により、チャージポン
プ４４と、電圧制御発振器（又は電流制御発振器）４５
の間にループフィルタとして挿入される。

【００１１】またジッタ成分の少ない高精度なクロック
を必要とするデジタルオーディオ機器等に用いられるダ
ブルＰＬＬとして、例えば特開平４−３１３８１７号公
報には、入力信号を受け該入力信号に同期した第１の信
号を発生する第１のＰＬＬと、第１の信号を受け第１の
信号に同期した第２の信号を発生する第２のＰＬＬを備
え、第２のＰＬＬは、第１の信号の位相と第２の信号の
位相を比較する位相比較器と、位相比較器から出力され
る比較結果に含まれる所定周波数成分だけを通過させる
フィルタと、第１の信号の位相と第２の信号の位相のず
れ量を検出しずれ量に応じた検出結果を出力する位相ず
れ検出回路と、位相ずれ検出回路からの検出結果に応じ
てフィルタの遮断周波数を変化させる遮断周波数可変手
段と、フィルタの出力を制御信号として受けて第２の信
号を発生する信号発生手段を備えた構成が開示されてい
る。

【００１２】

【発明が解決しようとする課題】しかしながら、Ｗｏｂ
ｂｌｅ信号を用いることで、新たな問題が生じている。
それは、このＷｏｂｂｌｅ信号には、非常に長いＳｙｎ
ｃ（同期）パターンが存在するため、ＷｏｂｂｌｅＰＬ
Ｌは、Ｓｙｎｃ（同期）パターンを通過する時に、例え
ば５〜１０％程度揺れてしまう、ということである。

【００１３】この揺れを防止するために、Ｗｏｂｂｌｅ
ＰＬＬのループフィルタのカットオフ周波数ｆｃを低く
することも考えられるが、引き込み時間を短縮したり、
追従性を良くするためには、カットオフ周波数ｆｃはあ
る程度までしか低く（カットオフ周波数ｆｃを低くする
ことを「重くする」ともいう）できない。

【００１４】逆に、ＷｏｂｂｌｅＰＬＬのループフィル
タのカットオフ周波数ｆｃが高い（軽い）と、Ｓｙｎｃ
パターン通過時に生じる揺れの問題の他に、クロックの
ジッタが増大する、という問題も生じてしまう。

【００１５】そこで、このＷｏｂｂｌｅＰＬＬの後段
に、更にループフィルタを重く設定したＰＬＬ（ＣＡＶ
ＰＬＬ）を二重にかけることで、揺れを防止する構成も
考えられるが、このＣＡＶＰＬＬも、フィルタを重くす
れば、引き込み時間の増長や、追従性の悪化という問題
が生じ、逆に軽く、すればジッタの増加の問題は生じる
ことになる。

【００１６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、Ｗｏｂｂｌｅ信
号のＳｙｎｃパターン通過時に生じる揺れを小さくする
とともに、良好な引き込み時間、及び、追従性を達成す
るＰＬＬ回路を提供することにある。

【００１７】

【課題を解決するための手段】前記目的を達成する本発
明は、入力信号を入力し該入力信号に追従した第１の信
号を生成する第１のＰＬＬと、前記第１のＰＬＬから出
力される前記第１の信号に追従した第２の信号を生成す
る第２のＰＬＬと、前記第１のＰＬＬによって生成され
る前記第１の信号の周波数と前記第２のＰＬＬによって
生成される前記第２の信号の周波数を比較する周波数比
較回路と、を備え、前記周波数比較回路が、前記第１の
信号と前記第２の信号の周波数を比較するにあたり、前
記第１の信号に較べて前記第２の信号が早いか遅れてい
るかだけでなく、前記第１の信号と前記第２の信号の周
波数と差を定量化する手段を備え、前記周波数比較回路
による前記周波数の差を定量化した値に基づき、前記第
２のＰＬＬのループフィルタのフィルタ特性を可変させ
る手段を備え、前記第２のＰＬＬが、前記ループフィル
タとして、フィルタ特性の異なる複数のフィルタと、前
記複数のフィルタを切替える切替手段とを備え、前記切
替手段が、前記第２のＰＬＬがロックしているか否かを
示すロック信号と、前記第１のＰＬＬが前記第１のＰＬ
Ｌに入力される前記入力信号にロックしているか否かを
示すロック信号と、前記複数のフィルタのうち現在どの
フィルタが接続されているかを示す情報に基づき、前記
複数のフィルタを切替え、前記ループフィルタのフィル
タ特性を可変させる。

【００１８】本発明において、前記周波数比較回路が、
前記第１の信号の周波数と前記第２の信号の周波数の差
の基準となる相対量に関する設定値を、可変に設定する
手段と、前記第１の信号の周波数と前記第２の信号の周
波数の差が、前記設定値内である場合には、前記第２の
ＰＬＬがロック状態であるものと判断し、前記第１の信
号の周波数と前記第２の信号の周波数の差が前記設定値
を超えている場合には、アンロック状態であるものと判
断し、その判断結果を、前記第２のＰＬＬのロック信号
として出力する手段を備えている。

【００１９】本発明において、前記第２のＰＬＬは、ル
ープフィルタとしてフィルタ特性の異なる複数のフィル
タと、前記複数のフィルタを切替える切替手段と、を備
え、前記第１のＰＬＬのロック状態と第２のＰＬＬのロ
ック状態に基づき、前記切替手段が、前記複数のフィル
タを切替えることで、ループフィルタのフィルタ特性を
可変させる。

【００２０】

【発明の実施の形態】本発明の実施の形態について説明
する。本発明のＰＬＬ装置は、その好ましい一実施の形
態において、図１を参照すると、Ｗｏｂｂｌｅ信号を入
力とする第１のＰＬＬ（１０）と、ＷｏｂｂｌｅＰＬＬ
の出力を基準クロックとして入力する第２のＰＬＬ（２
０）よりなる二つのＰＬＬが縦属接続され、前記二つの
ＰＬＬ出力の周波数比較を早いか遅いかのみでなく、何
％周波数が高い、もしくは低いというように、二つの出
力の周波数の差の相対量を、定量的に、所定の範囲をも
って判断する手段（２０５）を備えている。

【００２１】より詳細には、ＰＬＬ装置は、二つのＰＬ
Ｌ出力の周波数の差の基準となる相対量を、外部から可
変に設定するための手段（図１のレジスタ３０）と、二
つのＰＬＬ出力の周波数の差が、その設定値以内に入っ
ている場合には、後段のＰＬＬがロック状態であると判
定し、逆に設定値を超える周波数差があればアンロック
状態であると判定し、比較判定結果を第２のＰＬＬのロ
ック（ＬＯＣＫ）信号として出力する周波数比較回路
（２０５）を備える。

【００２２】第２のＰＬＬ（２０）は、二つのフィルタ
と、フィルタを切替える手段を備え、第２のＰＬＬのロ
ック信号を用いて、前記二つのフィルタを切替えること
で、フィルタのカットオフ周波数（ｆｃ）等のフィルタ
特性が可変される。

【００２３】第２のＰＬＬ（２０）がロックしているか
否かを示すロック信号に基づき、第２のＰＬＬ（２０）
がロック状態である場合は、二つのフィルタのうち、カ
ットオフ周波数の低い（重い）フィルタを選択（接続）
するように動作し、アンロック状態である場合は、二つ
のフィルタのうち、カットオフ周波数の高い（軽い）フ
ィルタを選択（接続）するように切替え制御する。

【００２４】また第２のＰＬＬ（２０）は、二つのフィ
ルタとそのフィルタを切替える手段を備え、第２のＰＬ
Ｌのロック信号と、第１のＰＬＬ（１０）が入力信号に
ロックしているか否かを示すロック信号（Ｗｏｂｂｌｅ
ＰＬＬ ｌｏｃｋ信号）と、前記二つのフィルタのう
ち、現在どちらのフィルタが接続されているかを示す選
択信号の、３つ信号の値を用いて、前記二つのフィルタ
を切替えることで、フィルタのカットオフ周波数（ｆ
ｃ）を変更する構成とされる。

【００２５】第１のＰＬＬ（１０）のロック信号（Ｗｏ
ｂｂｌｅＰＬＬ ｌｏｃｋ信号）と、第２のＰＬＬ（２
０）のロック信号（周波数比較回路２０５の出力）のう
ちいずれか一つでもアンロック状態を示し、かつ、現在
軽いフィルタが接続されている場合は軽いフィルタを選
択（軽いフィルタのままの状態保持）する。

【００２６】第１のＰＬＬ（１０）のロック信号（Ｗｏ
ｂｂｌｅＰＬＬ ｌｏｃｋ信号）と、第２のＰＬＬのロ
ック信号の両方がロック状態を示し、かつ、現在軽いフ
ィルタが接続されている場合には、重いフィルタを選択
（状態変更）する。

【００２７】第１のＰＬＬ（１０）のロック状態にかか
わらず、第２のＰＬＬ（２０）のロック信号がアンロッ
ク状態を示し、かつ、現在重いフィルタが接続されてい
る場合には、軽いフィルタを選択（状態変更）する。

【００２８】第１のＰＬＬ（１０）のロック状態にかか
わらず、第２のＰＬＬ（２０）のロック信号がロック状
態を示し、かつ、現在重いフィルタが接続されている場
合には、重いフィルタを選択（重いフィルタのままの状
態保持）する。

【００２９】周波数比較回路（２０５）は、第１、第２
のＰＬＬ（１０、２０）の出力の周波数差が、何％高
い、もしくは低いという、相対量を数段階に分けて判断
する構成としてもよく、この場合、複数のフィルタを切
替える手段は、前記周波数比較手段の比較結果によっ
て、前記複数のフィルタを段階的に切替えることでフィ
ルタのカットオフ周波数（ｆｃ）を段階的に変更する構
成としてもよい。

【００３０】周波数比較回路（２０５）の出力と第１の
ＰＬＬ（１０）のロック信号に基づき、フィルタの切替
を制御する手段（ヒステリシスロックステートマシン２
０６）は、フィルタを切替える判断間隔をある周期で行
うサンプリング手段と、切替え判断がなされた時の判断
結果が連続して同じであった場合に、その結果をカウン
トする連続数カウント手段と、外部より連続数カウント
回路の連続回数を設定する手段と、を備え、連続回数が
外部より設定した値に達した場合に、フィルタを切替え
る構成としてもよい。

【００３１】周波数比較回路として、さらに、第２のＰ
ＬＬ（２０）によって生成されるクロックと、例えば水
晶発振子のように一定の周波数で発振する一定発振信号
の周波数差が、何％高い、もしくは低いという相対量を
数段階に分けて判断する周波数比較回路（２０５Ｂ）を
さらに備え、外部より入力される信号の周波数変化に伴
い第１のＰＬＬ（１０）によって生成されるクロックの
周波数が変化しても、前記周波数比較手段の結果によっ
て、前記複数のフィルタを段階的に切替え、フィルタの
カットオフ周波数（ｆｃ）や時定数を段階的に変更する
構成としてもよい。

【００３２】本発明の一実施の形態においては、Ｗｏｂ
ｂｌｅクロックとＣＡＶクロックが早いか遅いかのみで
なく、何％周波数が高い、もしくは低いというように相
対量を定量的に判断しかつ、ある範囲（ロック許容範
囲）をもって、ＣＡＶＰＬＬのロック状態を検出するこ
とで、ＣＡＶＰＬＬが誤った周波数にロックすることを
防ぐとともに、ＣＡＶＰＬＬのロック時間を短縮するこ
とになる。

【００３３】例えば第１のＰＬＬ（１０）から出力され
るＷｏｂｂｌｅクロックと第２のＰＬＬ（２０）から出
力されるＣＡＶクロックの周波数の差が、比率として３
０％であったとすると、この時に、第２のＰＬＬ（ＣＡ
ＶＰＬＬ）のループフィルタを重いフィルタに切替えて
しまうと、ＣＡＶＰＬＬとしての引き込み感度が低下さ
れてしまい、そこから、周波数の差が５％以内の差にな
るまでには、ＣＡＶＰＬＬの周波数変動が非常にゆっく
りとした動きになるために、相当な時間を要することに
なる。一方、ＷｏｂｂｌｅクロックとＣＡＶクロックの
周波数差が０．１％になった時に第２のＰＬＬ（ＣＡＶ
ＰＬＬ）のループフィルタを重いフィルタに切替えよう
とすると（切替えの基準となるロック許容範囲を０．１
％とする）、実際に、第２のＰＬＬが０．１％以内に引
き込まれるかどうか分からないため、永遠に切り替わら
ない可能性も生じる。これは、二つのＰＬＬとも感度が
高いために周波数変動も大きいためである。すなわち、
ＷｏｂｂｌｅクロックとＣＡＶクロックの周波数があま
りに離れている時に、フィルタを切替えても引き込みま
でに時間を要し、逆に、ＷｏｂｂｌｅクロックとＣＡＶ
クロックの周波数が限りなく一緒になるまでに待ってい
ても、いつまでも、フィルタの切替えが行われない可能
性もあり、本発明の一実施の形態においては、フィルタ
の切替を行う定量的な範囲（ＣＡＶＰＬＬのＬＯＣＫ許
容範囲）は、マイコン等により、レジスタ（３０）を介
して、システムに適切な値が可変に設定自在とされてい
る。

【００３４】また、本発明においては、より確実にロッ
ク判定を行うために、ヒステリシスロックステートマシ
ン（２０６）において、判定回数（ロック連続回数）を
複数回として、フィルタの切替えを制御している。この
場合、例えば、周波数の差１％以内で４回連続、あるい
は、周波数の差２％以内で８回連続、周波数の差４％以
内で１６連続、という各判定方法が自在に設定される。
ここで、周波数の差が何％であるかにより定量値による
判断は、ＰＬＬの追従特性を規定し、連続回数（判定回
数）はＰＬＬの安定性を規定しているともいうことがで
きる。第１のＰＬＬから出力されるＷｏｂｂｌｅクロッ
クと第２のＰＬＬから出力されるＣＡＶクロックの周波
数の差が２％〜５％になるようなケースでは、周波数が
近づく可能性もあるが、揺れが大きいし、一方、３％〜
４％になるようなケースでは、あまり近づかないが揺れ
は小さいといった場合に、この二つのＰＬＬをよりロッ
クさせるかを、前記した条件に基づき、フィルタを切替
えることで制御する。

【００３５】

【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。はじめに本発明の一実施例の前提
について説明しておく。コンパクトディスク等の光ディ
スク再生・記録装置においては、ディスクやターンテー
ブルの偏心、スピンドルモータのコギング等によってデ
ィスクに回転むらが発生する。この回転速度偏差に追従
し、ディスクに記録されるピットのタイムエラーを軽減
させた書き込みを行う場合は、ディスク上に存在する蛇
行した案内溝（Ｗｏｂｂｌｅ信号）に追従するようなＷ
ｏｂｂｌｅＰＬＬを構成し、ＷｏｂｂｌｅＰＬＬの出力
に基づいて、動作クロックを出力する手段を設けること
で回転速度偏差を吸収すればよいが、Ｗｏｂｂｌｅ信号
には非常に長いＳｙｎｃ（同期）パターンが存在するた
め、ＷｏｂｂｌｅＰＬＬは、それを通過する時に、５〜
１０％程度揺れてしまう。この揺れを防止するために、
ＷｏｂｂｌｅＰＬＬのループフィルタを重くする場合、
引き込み時間を短縮したり、追従性を良くするために
は、ある程度までしか重くできないという限界があり、
逆に、ループフィルタが軽ければＳｙｎｃパターン通過
時に生じる揺れの問題の他に、ジッタが増大するという
矛盾点があった。

【００３６】そこで、このＷｏｂｂｌｅＰＬＬの後段
に、更に、ループフィルタを重く設定したＰＬＬを二重
にかけることで、揺れを防止する構成も考えられるが、
この後段のＰＬＬも、同様にフィルタを重くすれば、引
き込み時間の増長や追従性の悪化が生じ、逆に、軽くす
れば、ジッタの増加の問題が生じることになる。

【００３７】またＣＡＶ（角速度一定）記録を行う場合
は、ディスクの回転速度偏差を検出するＷｏｂｂｌｅＰ
ＬＬの出力周波数が大幅に変動するため、その変動に即
座に追従しなければ、動作クロックの生成に時間を費や
し、書き込み準備が遅れるという問題があった。

【００３８】そこで、本発明の一実施例においては、こ
のＷｏｂｂｌｅＰＬＬの出力（「Ｗｏｂｂｌｅクロッ
ク」という）に同期した動作クロック（「ＣＡＶクロッ
ク」という）を生成するためのＰＬＬ（「ＣＡＶＰＬ
Ｌ」という）に、フィルタ特性の異なるループフィルタ
を複数設け、ＷｏｂｂｌｅＰＬＬとＣＡＶＰＬＬのロッ
ク状態に基づき、フィルタを切替える構成とすること
で、上記問題点を解消し、ＣＡＶＰＬＬにより生成され
た動作クロックによって書き込み信号を生成するもので
ある。

【００３９】複数のフィルタを設け、切替える構成は、
前述したように、上記特開平４−３１３９１７号公報等
（図９参照）にも提案されているが、上記特開平４−３
１３９１７号公報等の構成とは相違して、本発明の一実
施例のＰＬＬ装置は、以下の構成よりなる。

【００４０】・ＷｏｂｂｌｅＰＬＬから出力されるＷｏ
ｂｂｌｅクロックとＣＡＶＰＬＬから出力されるＣＡＶ
クロックが早いか遅いかのみでなく、何％周波数が高い
もしくは低いというように、相対量を定量的に判断しフ
ィルタを切替える構成としている。

【００４１】・ＷｏｂｂｌｅクロックとＣＡＶクロック
の周波数差が、マイコン等を介して外部から設定した基
準値以内に入っている場合にはＣＡＶＰＬＬがロック
（ＬＯＣＫ）状態であると判断し、逆に基準値以上の周
波数差があれば、アンロック（ＵＮＬＯＣＫ）状態であ
ると判断する。

【００４２】・ＣＡＶＰＬＬに接続されているフィルタ
が、カットオフ周波数が互いに異なる二種である場合に
は、ＬＯＣＫ信号を使用し、ＣＡＶＰＬＬがロック状態
であると判断した場合は、カットオフ周波数の低い（重
い）フィルタをループフィルタとして選択（接続）する
ように制御し、アンロック状態であると判断した場合に
は、カットオフ周波数の高い（軽い）フィルタを、ルー
プフィルタとして選択（接続）する制御が行われる。

【００４３】・さらにＣＡＶＰＬＬのロック／アンロッ
ク状態を示すＬＯＣＫ信号と、ＷｏｂｂｌｅＰＬＬのロ
ック／アンロック状態を示すＬＯＣＫ信号と、複数のフ
ィルタのうち、現在どちらのフィルタがループフィルタ
として接続されているかを示す選択信号の３信号の値を
用いて二つのフィルタを切替える。

【００４４】これら３信号の値を用いて、二つのフィル
タを切替える構成としては、 ・ＷｏｂｂｌｅＰＬＬのＬＯＣＫ信号と、ＣＡＶＰＬＬ
のＬＯＣＫ信号のうちいずれか一つでもアンロック状態
を示し、かつ、現在軽いフィルタが接続されている場合
は軽いフィルタを選択（軽いフィルタのままの状態保
持）するようにし、 ・ＷｏｂｂｌｅＰＬＬのＬＯＣＫ信号と、ＣＡＶＰＬＬ
のＬＯＣＫ信号の両方がロック状態を示しかつ、現在軽
いフィルタが接続されている場合は重いフィルタを選択
（状態変更）するようにし、 ・ＷｏｂｂｌｅＰＬＬのロック状態にかかわらず、ＣＡ
ＶＰＬＬのＬＯＣＫ信号がアンロック状態を示しかつ、
現在重いフィルタが接続されている場合は軽いフィルタ
を選択（状態変更）するようにし、 ・ＷｏｂｂｌｅＰＬＬのロック状態にかかわらず、ＣＡ
ＶＰＬＬのＬＯＣＫ信号がロック状態を示しかつ、現在
重いフィルタが接続されている場合は重いフィルタを選
択（重いフィルタのままの状態保持）する。

【００４５】・ＣＡＶＰＬＬに接続されているフィルタ
が、二以上の複数ある場合には、Ｗｏｂｂｌｅクロック
とＣＡＶクロックの周波数差が、何％高い、もしくは低
いという相対量を数段階に分けて判断することで、複数
のフィルタを切替える。

【００４６】・複数のフィルタを切替える判断間隔をあ
る周期で行うようにしたサンプリング手段と、切替え判
断がなされた時の判断結果が連続して同じであった場合
にその結果をカウントする連続数カウント手段と、外部
より連続数カウント回路の連続回数を設定する手段を備
え、連続回数が外部より設定した値に達した場合のみ、
２つないしは複数のフィルタを切替えることができる点
と、ＣＡＶＰＬＬによって生成されるＣＡＶクロック
と、例えば水晶発振のように一定の周波数で発振する一
定発振信号の周波数差が、何％高い、もしくは低いとい
う相対量を数段階に分けて判断する周波数比較手段によ
ってフィルタを切替える事ができ、Ｗｏｂｂｌｅ信号の
周波数変化に伴いＷｏｂｂｌｅクロックの周波数が変化
しても、前記周波数比較手段の結果によって、前記複数
のフィルタを段階的に切替える。

【００４７】本発明の一実施例について図面を参照して
以下に説明する。図１は、本発明の一実施例の構成を示
す図である。図１を参照すると、本発明の一実施例は、
コンパクトディスク等の光ディスク再生・記録装置にお
いて、第１のＰＬＬ（ＦＭ検波ＰＬＬ：ＷｏｂｂｌｅＰ
ＬＬ）１０と、第２のＰＬＬ（１３８ＭＨｚＶＣＯ：Ｃ
ＡＶＰＬＬ）２０を備え、ＣＡＶＰＬＬ２０は、位相周
波数比較回路（ＰＦＣ）２０１と、チャージポンプ（Ｃ
Ｐ）２０２と、電圧制御発振器（ＶＣＯ、又は電流制御
発振器）２０３と、分周器（ＤＩＶ）２０４とを備え、
さらにプログラマブル周波数比較回路（Ｐｒｏｇｒａｍ
ａｂｌｅ ＦＣ）回路２０５と、ヒステリシスロックス
テートマシン（Ｈｙｓｔｅｒｉｓｉｓ Ｌｏｃｋ Ｓｔ
ａｔｅＭａｃｈｉｎｅ）回路２０６と、時定数の異なる
二つのループフィルタ（ＬＰＦ）２１０、２１１と、ス
イッチ２０８、２０９よりなり、二つのフィルタ２１
０、２１１の接続を切替える構成とされている。スイッ
チ２０９の制御端子には、ヒステリシスロックステート
マシン回路２０６からの出力（制御信号）が入力され、
スイッチ２０８の制御端子には、ヒステリシスロックス
テートマシン回路２０６からの出力をインバータ２０７
で反転した信号が入力され、スイッチ２０８と２０９は
相補的にオン、オフ制御される。

【００４８】位相周波数比較回路２０１は、２つの入力
を持ち、ＷｏｂｂｌｅＰＬＬ１０の出力信号であるＷｏ
ｂｂｌｅクロックを基準クロック（Ｒｅｆｅｒｅｎｃｅ
ｃｌｏｃｋ）として入力し、ＣＡＶＰＬＬの出力信号
であるＣＡＶクロックの分周信号を被比較信号として入
力し、これら二つの信号の周波数差および位相差に応じ
た誤差信号を出力する。ＰＬＬ回路では、この位相差が
なくなるようにフィードバック制御されるため、ＣＡＶ
ＰＬＬ回路２０がロックした状態では、基準信号と被比
較信号の変化点は一致する関係になる。

【００４９】位相周波数比較回路２０１の出力である位
相誤差信号をチャージポンプ２０２に入力すると、チャ
ージポンプ２０２は位相誤差信号を所望の電圧値に変換
して出力する。

【００５０】二つのフィルタ２１０、２１１のうちスイ
ッチで選択されたループフィルタは、このチャージポン
プ２０２の出力電圧を平滑化し、その出力を電圧制御発
振器２０３に制御電圧として供給する。

【００５１】ループフィルタは、ＰＬＬの型・次・応答
を決定するため、ＰＬＬの応答を左右する重要な役割を
果たす。一般的なループフィルタは、ラグリードフィル
タやアクティブフィルタよりなるが、本発明では、フィ
ルタ構成は、任意のものを用いることができ、その構成
に特別な制限はない。

【００５２】電圧制御発振器２０３は、ループフィルタ
の出力電圧を制御電圧信号として入力し、該制御電圧に
応じて出力周波数を変化させる。なお、ループフィルタ
の出力が電流値を変化させるものであれば、ＩＣＯ（電
流制御発振器）で構成してもよい。あるいはループフィ
ルタの出力電圧を電圧電流変換器（Ｖ−Ｉ変換器）で電
流に変換し、ＩＣＯは、該電流値に応じた周波数で発振
させる構成としてもよい。

【００５３】分周器２０４は電圧制御発振器２０３の出
力周波数を所望の周波数に分周する。

【００５４】プログラマブルな周波数比較回路２０５
は、ＷｏｂｂｌｅＰＬＬ１０の出力クロックすなわちＷ
ｏｂｂｌｅクロックの周波数の何％以内（比率）に、Ｃ
ＡＶＰＬＬ２０の出力クロックすなわちＣＡＶクロック
の周波数が入っているかの周波数差相対量を定量的に検
出する。

【００５５】また、マイコン（不図示）などを通して、
ＰＬＬの外部から、基準値をレジスタ３０に設定し、プ
ログラマブルな周波数比較回路２０５は、レジスタ３０
に設定された基準値を参照して、該基準値以内に、周波
数差の相対量が入っていれば、ＣＡＶＰＬＬ２０がＷｏ
ｂｂｌｅクロックにロック（ＬＯＣＫ）しているものと
判断し、基準値以内に周波数差の相対量が入っていない
場合には、ＣＡＶＰＬＬ２０がＷｏｂｂｌｅクロックに
ＬＯＣＫしていない（ＵＮＬＯＣＫ）ものと判断し、ロ
ック状態／アンロック状態に応じた論理値のＣＡＶＬＯ
ＣＫ信号を出力する。

【００５６】プログラマブルな周波数比較回路２０５
は、周波数の差分を定量化するにあたり、Ｗｏｂｂｌｅ
クロックを分周した一クロック周期に、ＣＡＶクロック
が何クロックあるかをカウントすることで、両者の周波
数の差を定量化する構成としてもよい。Ｗｏｂｂｌｅク
ロックを例えば１２８分周し、この分周クロックの一周
期に、ＣＡＶクロックが１２８クロックある場合には、
周波数の差は０％、ＣＡＶクロックが１２７（１２９）
クロックの場合、０．００８％のずれという具合に定量
化して算出する。この場合、Ｗｏｂｂｌｅクロックを１
２８分周した信号の立ち上がりエッジでカウンタをリセ
ットし、ＣＡＶクロックを該カウンタのクロックとして
計数する。その際、カウンタの値がリセットされる直前
にいくらであったかをラッチしておくことで、１２８の
＋／−のいずれにどれだけ進んでいるかがわかる。

【００５７】一方、ヒステリシスロックステートマシン
（Ｈｙｓｔｅｒｉｓｉｓ ＬｏｃｋＳｔａｔｅ Ｍａｃ
ｈｉｎｅ）回路２０６は、図５を参照すると、Ｗｏｂｂ
ｌｅＰＬＬ１０から出力されるＬＯＣＫ信号と、ＣＡＶ
ＰＬＬ２０のＬＯＣＫ信号と、その直前のフィルタの選
択状態（どのフィルタを選択しているかの情報は、ラッ
チ回路等に保持される）を用いて、現在の最適なループ
フィルタを判断する手段２０６−１と、ループフィルタ
を切替える判断間隔を、ある周期で行う制御を行うサン
プリング手段２０６−２と、切替え判断がなされた時の
判断結果が連続して同じであった場合に、その結果をカ
ウントする連続数カウント手段２０６−３と、マイコン
などを通してレジスタ３０に設定されたロック回数、ア
ンロック回数に基づき、連続数カウント手段の連続回数
を設定する手段２０６−４を備え、ループフィルタの切
替を制御し、切替のための選択信号を生成する。サンプ
リング手段２０６−２は、プログラマブルな周波数比較
回路２０５のリセット信号等によりＬＯＣＫ信号のサン
プリングを行い、この場合、プログラマブルな周波数比
較回路２０５の比較判定を行う周期が、連続回数カウン
ト手段２０６−３のサンプリング周期となる。

【００５８】例えば「軽いフィルタを選択」すると、４
回連続で、連続回数を検出したら軽いループフィルタに
実際に切替える信号を出力し、「重いフィルタを選択す
る」と、８回連続で連続回数を検出したら重いループフ
ィルタに実際に切替える信号を出力するように、切替え
る方向により、個別に設定できるようにも構成されてい
る。このような構成とすることで、確実なフィルタ切替
え信号を生成することができる。

【００５９】また、二種類のフィルタを用いる場合、軽
いＬＰＦは、ＷｏｂｂｌｅＰＬＬとほぼ同じような時定
数に設定することで、ＷｏｂｂｌｅＰＬＬに素早く追従
すること（すなわち追従性の向上と引き込み時間の短
縮）になり、また重いＬＰＦは、軽いＬＰＦの５倍（カ
ットオフ周波数ｆｃが１／５）程度に設定することでジ
ッタを軽減し、回転むらに緩やかに追従することになる
ことは、図４に示すように、実際のシミュレーション結
果からも検証されている。図４に示すように、アンロッ
ク時に軽いフィルタに接続することでクロック（ＣＬ
Ｋ）への追従を速くし、ロック時に重いフィルタに接続
することでジッタ(エッジのばらつき)を低減している。

【００６０】なお、ループフィルタを軽くするとは、カ
ットオフ周波数ｆｃについて、 ｆｃ＝１／（２πＲＣ）[Ｈｚ] より、Ｒ（抵抗）、もしくは、Ｃ（容量）の値を小さく
することで、カットオフ周波数を上げることと同等であ
り、逆に、重くするとは、Ｒ（抵抗）もしくはＣ（容
量）の値を大きくすることで、カットオフ周波数を下げ
ることと同等である。なお、図１において、二つのフィ
ルタ２１０、２１１を設けるかわりに、一つのループフ
ィルタのフィルタ定数を可変させて、カットオフ周波数
等フィルタ特性を可変させるような構成としてもよいこ
とは勿論である。

【００６１】以上の構成により、本発明においては、新
たにプログラマブル周波数比較回路２０５、ヒステリシ
スロックステートマシン回路２０６、及び、時定数の異
なる二種類のループフィルタ２１０、２１１を追加する
ことで、ＷｏｂｂｌｅのＳｙｎｃパターン通過時などに
よる揺れに対しても、最適なループフィルタを選択でき
るようになり引き込み時間、追従性、ジッタの問題を解
決することができる。

【００６２】本発明の一実施例の動作について説明す
る。

【００６３】まず、プログラマブル周波数比較回路２０
５について説明する。このプログラマブル周波数比較回
路２０５では、ＷｏｂｂｌｅＰＬＬ１０の出力であるＷ
ｏｂｂｌｅクロックとＣＡＰＬＬ２０の出力であるＣＡ
Ｖクロックの周波数比較を行う。この周波数比較は、Ｗ
ｏｂｂｌｅクロックよりもＣＡＶクロックが早いか遅い
かのみでなく、Ｗｏｂｂｌｅクロックの何％以内（すな
わち比率等の定量値）にＣＡＶクロックが入っているか
の周波数差相対量を定量的に検出している。

【００６４】さらに、マイコンなどを通して、外部から
基準値をレジスタ３０に可変に設定できる構成とされ、
基準値以内に周波数差の相対量が入っていれば、ＣＡＶ
ＰＬＬ２０がＷｏｂｂｌｅクロックにロック（ＬＯＣ
Ｋ）している（周波数一致：ＣＡＶＰＬＬ ＬＯＣＫ）
と判断し、もしくは、その基準値以内に周波数差の相対
量が入っていなければ、ＣＡＶＰＬＬ２０がＷｏｂｂｌ
ｅクロックにロック（ＬＯＣＫ）していない（周波数不
一致：ＣＡＶＰＬＬ ＵＮＬＯＣＫ）と判断し、ＣＡＶ
ＬＯＣＫ信号を出力する。つまり、周波数のずれが何％
以内からＬＯＣＫと見なすかという判断が可能であり、
周波数誤差許容範囲（ロック許容範囲）を、マイコンな
どを通して外部から自由に設定することができる。

【００６５】これは、ヒステリシスロックステートマシ
ン回路２０６において、フィルタ選択信号を生成する上
で、重要な働きをなす。

【００６６】次にヒステリシスロックステートマシン回
路２０６について説明する。ヒステリシスロックステー
トマシン回路２０６は、ＷｏｂｂｌｅＰＬＬ１０のＬＣ
ＯＫ判定信号と、プログラマブル周波数比較回路２０５
からのＣＡＶＰＬＬ２０のＬＯＣＫ判定信号から得られ
る四値状態と、現在選択されているフィルタの接続状態
により、接続すべき最適なループフィルタを選択する選
択信号を生成する。

【００６７】また、ヒステリシスロックステートマシン
回路２０６ではフィルタを重くする、軽くするの選択信
号の連続回数が検出されており、さらにこの連続回数
は、マイコンなどを通して、外部から自由に、かつ、切
替えるフィルタの重さ毎に、個別に設定できるようにな
っている。かかる構成のヒステリシスロックステートマ
シン回路２０６は、最適なフィルタ選択信号を生成する
ことができる。

【００６８】図２は、二種類のフィルタを、現在選択さ
れている状態と、ＷｏｂｂｌｅＰＬＬのロック状態と、
ＣＡＶＰＬＬのロック状態により、どのようにループフ
ィルタを切替えているかの説明するための状態遷移図で
ある。図３は、本発明の一実施例におけるフィルタの切
替えフロチャートである。ヒステリシスロックステート
マシン回路２０６は、図２に示す状態遷移図に従い、状
態（ステート）を可変させるステートマシン（論理回
路）である。

【００６９】現在軽いフィルタが選択されている状態
で、ＷｏｂｂｌｅＰＬＬ１０がアンロック状態であり、
かつ、ＣＡＶＰＬＬ２０もアンロック状態である場合に
は、初期状態等に見られる状態であるが、この時点で
は、ＷｏｂｂｌｅＰＬＬに追従し、いち早くＬＯＣＫし
たい状態であるため、軽いフィルタを選択（軽いフィル
タのままの状態保持）するようにしている。なお、リセ
ットデフォルト状態は、追従性の向上と引き込み時間の
短縮から、この状態になるように、全体をセットしてい
る。

【００７０】現在軽いフィルタが選択されている状態
で、ＷｏｂｂｌｅＰＬＬ１０がアンロック状態であるに
もかかわらず、ＣＡＶＰＬＬ２０がロック状態である場
合は、ＷｏｂｂｌｅＰＬＬ１０がＷｏｂｂｌｅ信号に追
従途中であり、その変動するＷｏｂｂｌｅＰＬＬ１０に
いち早く追従したい状態であるから、軽いフィルタを選
択（軽いフィルタのままの状態保持）するようにしてい
る。

【００７１】現在軽いフィルタが選択されている状態
で、ＷｏｂｂｌｅＰＬＬ１０がロック状態であるにもか
かわらず、ＣＡＶＰＬＬ２０がアンロック状態である場
合は、ＷｏｂｂｌｅＰＬＬ１０にいち早く追従し、ＣＡ
ＶＰＬＬ２０をロック状態にしたい場合であるから、軽
いフィルタを選択（軽いフィルタのままの状態保持）す
るようにしている。

【００７２】現在軽いフィルタが選択されている状態
で、ＷｏｂｂｌｅＰＬＬ１０がロック状態であり、か
つ、ＣＡＶＰＬＬ２０もロック状態である場合には、ど
ちらも正確に追従している状態であり、安定状態にする
べき状態であるため、軽いフィルタから重いフィルタへ
切替える（状態変更）ようにしている。

【００７３】要するに、安定した書き込みが可能になっ
た時に、重いＬＰＦに切替え、ディスクへの書き込みを
開始するようしている。

【００７４】実際には、マイコンより設定した重いＬＰ
Ｆに切替えるための連続回数以上になった時、始めて重
いフィルタに切替えているので、誤った切替え判定を防
ぐことができる。

【００７５】現在重いフィルタが選択されている状態
で、ＷｏｂｂｌｅＰＬＬ１０がアンロック状態であり、
かつ、ＣＡＶＰＬＬ２０もアンロック状態である場合に
は、Ｗｏｂｂｌｅ信号が突然に乱れるなど、初期状態に
戻して、再度、位相同期ループをかけ直す必要があるた
め、重いフィルタから軽いフィルタへ切替える（状態変
更）ようにしている。要するに、ＣＡＶＰＬＬ２０の同
期が外れたということは、安定した書き込みが保証でき
ないということであり、軽いＬＰＦに接続するのは、Ｗ
ｏｂｂｌｅＰＬＬに対して、素早く追従を行い周波数を
一致させる必要があるためである。

【００７６】現在重いフィルタが選択されている状態
で、ＷｏｂｂｌｅＰＬＬ１０がアンロック状態であるに
もかかわらず、ＣＡＶＰＬＬ２０がロック状態である場
合は、Ｗｏｂｂｌｅ信号の一瞬の乱れなどによりＷｏｂ
ｂｌｅＰＬＬが一瞬だけ外れた場合も考えられるため
に、むやみにフィルタを切替えず重いフィルタを選択
（重いフィルタのままの状態保持）するようにしてい
る。

【００７７】現在重いフィルタが選択されている状態
で、ＷｏｂｂｌｅＰＬＬ１０がロック状態であるにも関
わらず、ＣＡＶＰＬＬ２０がアンロック状態である場合
は、ＷｏｂｂｌｅＰＬＬ１０は安定状態にあり、正しい
追従をしていると見なせるので、ＷｏｂｂｌｅＰＬＬ１
０にいち早く追従し、ＣＡＶＰＬＬ２０をロック状態に
したい場合であるから軽いフィルタを選択（状態変更）
するようにしている。

【００７８】要するに、これもＣＡＶＰＬＬが外れたと
いうことは安定した書き込みが保証できないということ
で、軽いＬＰＦに接続するのは、ＷｏｂｂｌｅＰＬＬ１
０に対して素早く追従を行い周波数を一致させる必要が
あるためである。

【００７９】現在重いフィルタが選択されている状態
で、ＷｏｂｂｌｅＰＬＬ１０がロック状態でありかつ、
ＣＡＶＰＬＬ２０もロック状態である場合は、どちらも
正確に追従している状態で、安定状態にするべき状態で
あるため、重いフィルタを選択（重いフィルタのままの
状態保持）するようにしている。

【００８０】一度重いＬＰＦが接続されたら、Ｗｏｂｂ
ｌｅＰＬＬ１０のロック／アンロック状態は、フィルタ
の切替えには一切影響を及ぼさない。また、この時、Ｃ
ＡＶＰＬＬ２０のアンロック連続回数が検出されてお
り、ＣＡＶＰＬＬ２０のアンロック連続回数が、マイコ
ンより設定した、軽いＬＰＦに切替えるための連続回数
以上になった時、始めて、選択信号を生成する構成とさ
れているため、アンロック・エラーを防ぐことができ
る。

【００８１】図３を参照すると、ヒステリシスロックス
テートマシン回路２０６ではロック連続回数をリセット
し（ステップＳ１）、軽いＬＰＦ２１１を選択し（ステ
ップＳ１）、ＷｏｂｂｌｅＰＬＬ１０のロック信号とＣ
ＡＶＰＬＬ２０のロック信号を判定し（ステップＳ
３）、二つともロックしている場合、ロック連続回数を
インクリメントとし（ステップＳ４、Ｓ５）、二つとも
ロックしていない場合、ステップＳ１へ戻る。

【００８２】ロック連続回数と、マイコンよりレジスタ
３０に設定されるロック連続回数と比較し、設定された
ロック連続回数以上の場合（ステップＳ６、Ｓ７）、重
いＬＰＦ２１０への接続に切替え（ステップＳ８）、設
定されたロック連続回数以下の場合、ステップＳ１に戻
る。

【００８３】ヒステリシスロックステートマシン回路２
０６ではアンロック連続回数をリセットし（ステップＳ
１１）、重いＬＰＦ２１０を選択し（ステップＳ１
２）、ＣＡＶＰＬＬ２０のロック信号を判定し（ステッ
プＳ１３）、アンロックの場合、アンロック連続回数を
インクリメントとし（ステップＳ１４）、ロックしてい
る場合、ステップＳ１１へ戻る。

【００８４】アンロック連続回数と、マイコンよりレジ
スタ３０に設定されるアンロック連続回数と比較し、設
定されたアンロック連続回数以上の場合（ステップＳ１
６、Ｓ１７）、軽いＬＰＦ２１１への接続に切替え（ス
テップＳ１８）、設定されたロック連続回数以下の場
合、ステップＳ１１に戻る。

【００８５】例えば周波数比較回路２０５のリセット信
号のタイミングで、二つのクロックの周波数差が０．１
％以内と判断された場合、ＣＡＶＰＬＬがＷｏｂｂｌｅ
ＰＬＬ１０の周波数に追従しているので、ロックしたも
のと判断し、ロック連続回数カウンタをインクリメント
して１とし、次の周波数比較の結果、二つのクロックの
周波数差が０．１％以内の場合、ロック連続回数カウン
タをさらにインクリメントして２とし、逆に、周波数差
が０．５％の場合、ロック連続回数カウンタをリセット
し、アンロック連続回数カウンタを１つインクリメンン
トする。

【００８６】以上のように、周波数許容範囲、ロック／
アンロックの連続回数を、マイコンを通して、外部から
自在、かつ、個別に設定する構成としたことで、ロッ
ク、アンロック・エラーを低減することができ、システ
ムの処理性能を向上することができる。最適なフィルタ
選択信号の生成が可能である。

【００８７】次に、本発明の第２の実施例について説明
する。図６は、本発明の第２の実施例の構成を示す図で
ある。図６を参照すると、本発明の第２の実施例は、Ｃ
ＡＶＰＬＬ２０に接続されているフィルタが二種類以上
の場合は、ＷｏｂｂｌｅクロックとＣＡＶクロックの周
波数差が、何％高い、もしくは低いという相対量を数段
階に分けて判断することで、複数のフィルタを切替え
る。

【００８８】プログラマブル周波数比較回路２０５にお
いて、ＷｏｂｂｌｅＰＬＬ１０の出力であるＷｏｂｂｌ
ｅクロックとＣＡＰＬＬ２０出力であるＣＡＶクロック
の周波数比較を行う時に、周波数差相対量を、例えば１
％以内、２％以内、４％以内と段階的に検出し、１％以
内であれば、最も重いフィルタ、２％以内であれば次に
重いフィルタと切替える。この何％以内ならどのフィル
タに接続するかは、マイコンなどを通して自由に設定す
ることができる。

【００８９】本発明の第２の実施例においては、特性の
異なるフィルタを三つ以上備えたことにより、前記第１
の実施例よりも、さらに最適なフィルタを適時選択でき
るようになる。

【００９０】次に、本発明の第３の実施例について説明
する。図７は、本発明の第３の実施例の構成を示す図で
ある。図７を参照すると、本発明の第３の実施例におい
ては、ＷｏｂｌｌｅＰＬＬ１０から出力されるＷｏｂｂ
ｌｅクロックとＣＡＶＰＬＬ２０によって生成されるＣ
ＡＶクロックの周波数の差を比較するプログラマブル周
波数比較回路２０５Ａに加えて、プログラマブル周波数
比較回路２０５Ｂを備え、プログラマブル周波数比較回
路２０５Ｂは、ＣＡＶＰＬＬ２０によって生成されるＣ
ＡＶクロック（分周器２０４の出力）の周波数と、例え
ば水晶振動子Xｔａｌのように一定の周波数で発振する
一定発振信号の周波数とを比較し、その周波数差が、何
％高い、もしくは低いという相対量を、数段階に分けて
判断する。

【００９１】プログラマブル周波数比較回路２０５Ｂで
ＣＡＶクロックと一定発振信号を段階的に検出した結果
と、プログラマブル周波数比較回路２０５Ａで、Ｗｏｂ
ｂｌｅクロックとＣＡＶクロックの周波数比較結果を、
混合器（Ｍｉｘ）２５０にて、ミックスした結果を用い
て、複数のフィルタ２４１〜２４５を切替える。混合器
２５０は、プログラマブル周波数比較回路２０５Ａ、２
０５Ｂの比較結果に対して所定の重み付けを行い、フィ
ルタを選択する。

【００９２】すなわちＷｏｂｂｌｅ信号の周波数変化に
伴いＷｏｂｂｌｅクロックの周波数が変化した場合であ
っても、混合器（Ｍｉｘ）２５０は、一定周波数とＣＡ
Ｖクロックの周波数を比較するプログラマブル周波数比
較回路２０５Ｂの周波数比較結果によって、複数のフィ
ルタ２４１〜２４５を段階的に切替えるようにする。

【００９３】二つのプログラマブル周波数比較回路２０
５Ａ、２０５Ｂの周波数誤差許容範囲はマイコン（不図
示）などを通して外部から別々にレジスタ３０を介して
設定する。

【００９４】ＷｏｂｂｌｅクロックとＣＡＶクロックの
相対的な周波数差だけでなく、ＣＡＶクロックと一定周
波数（絶対的な周波数）により、フィルタを選択する構
成としているため、ＣＡＶ記録などの周波数が大きく変
動する場合においても、最適なフィルタを、適時、選択
できる。

【００９５】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【００９６】本発明の第１の効果は、第１のＰＬＬのＷ
ｏｂｂｌｅクロックと第２のＰＬＬのＣＡＶクロックが
早いか遅いかのみでなく、何％周波数が高い、もしくは
低いというように相対量を定量的に判断し、周波数範囲
を参照してロック、アンロックを検出することで、ロッ
ク、アンロック・エラーを低減することができる、とい
うことである。

【００９７】また本発明の第２の効果は、Ｗｏｂｂｌｅ
クロックとＣＡＶクロックにおける周波数比較のＣＡＶ
ＬＯＣＫ判定条件（何％以内か）をマイコンなどを通し
て外部から自由に設定する構成としたことにより、ロッ
ク、アンロック・エラーを低減することができるととも
に、システムのパフォーマンスを向上する、ということ
である。

【００９８】本発明の第３の効果は、第２のＰＬＬのロ
ック信号を用いて、第２のＰＬＬのフィルタのカットオ
フ周波数を切替え、第２のＰＬＬ（ＣＡＶＰＬＬ）がロ
ック状態であると判断した場合は、カットオフ周波数の
低い（重い）フィルタを選択（接続）することで、Ｗｏ
ｂｂｌｅ信号のＳｙｎｃ通過時の揺れを軽減するととも
に、ジッタを減少するように動作し、アンロック状態で
あると判断した場合は、カットオフ周波数の高い（軽
い）フィルタを選択（接続）することで、引き込み時間
の短縮と、追従性の向上を図ることができる、というこ
とである。

【００９９】本発明の第４の効果は、第２のＰＬＬ（Ｃ
ＡＶＰＬＬ）のロック信号と、第１のＰＬＬ（Ｗｏｂｂ
ｌｅＰＬＬ）のロック信号と、現在どちらのフィルタが
接続されているかを示す選択信号の３信号の値を用いる
ことで最適なループフィルタを選択できる、ということ
である。

【０１００】本発明の第５の効果は、第２のＰＬＬ（Ｃ
ＡＶＰＬＬ）に接続されているフィルタが二種類以上の
場合には、ＷｏｂｂｌｅクロックとＣＡＶクロックの周
波数差が、何％高い、もしくは低いという相対量を数段
階に分けて判断することで、複数のフィルタを切替える
ことができる、ということである。

【０１０１】本発明の第６の効果は、二つ以上のフィル
タ切替え判断がなされた時の判断結果が、連続して同じ
であった場合にその連続数をカウントし、マイコンなど
を通して連続回数のしきい値が外部から自由に、かつ個
別に設定できるようすることで、確実なフィルタ選択信
号を生成することができる、ということである。

【０１０２】本発明の第７の効果は、回転むらに追従で
き、かつ、ジッタを低減できる光ディスク装置を実現す
る、ということである。

【０１０３】本発明の第８の効果は、第２のＰＬＬの出
力（ＣＡＶクロック）と一定の周波数で発振する一定発
振信号の周波数差が、何％高い、もしくは低いという相
対量を数段階に分けて判断することで、Ｗｏｂｂｌｅ信
号の周波数変化に伴い第１のＰＬＬの出力であるＷｏｂ
ｂｌｅクロックの周波数が変化しても、複数のフィルタ
を段階的に切替えることができる、ということである。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】本発明の一実施例における状態遷移を説明する
ための図である。

【図３】本発明の一実施例におけるフィルタ切替えの処
理を説明するためのフローチャートである。

【図４】本発明の一実施例におけるフィルタ特性を説明
するための図である。

【図５】本発明の一実施例におけるヒステリシスステー
トマシンの構成を示す図である。

【図６】本発明の第２の実施例の構成を示す図である。

【図７】本発明の第３の実施例の構成を示す図である。

【図８】従来のＰＬＬの構成を示す図である。

【図９】従来のＰＬＬの構成を示す図である。

【符号の説明】

１０ Ｗｏｂｂｌｅ ＰＬＬ ２０ ＣＡＶ ＰＬＬ ２０１ 位相周波数比較回路 ２０２ チャージポンプ ２０３ 電圧制御発振器（電流制御発振器） ２０４ 分周器 ２０５、２０５Ａ、２０５Ｂ プログラマブル周波数比
較回路 ２０６ ヒステリシスロックステートマシン ２０６−１ フィルタ切替判定手段 ２０６−２ サンプリング手段 ２０６−３ 連続回数カウント手段 ２０６−４ 連続回数設定手段 ２０７ インバータ ２０８、２０９、２２１〜２２５ スイッチ ２１０ 重いＬＰＦ ２１１ 軽いＬＰＦ ２３１〜２３５、２４１〜２４５ ＬＰＦ ２５０ 混合器 ３０ レジスタ ４１ ＦＭ検波ＰＬＬ ４２ １３８ＭＨｚＶＣＯＰＬＬ ４３ 位相周波数比較回路 ４４ チャージポンプ ４５ 電圧制御発振器（電流制御発振器） ４６ 分周器 ４７、４８ スイッチ ４９ 重いＬＰＦ ５０ 軽いＬＰＦ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−313917（ＪＰ，Ａ) 特開 平６−112817（ＪＰ，Ａ) 特開 平６−338128（ＪＰ，Ａ) 特開 平９−284269（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/06 - 7/14

Claims (22)

(57)【特許請求の範囲】
1. 【請求項１】入力信号を入力し該入力信号に追従した第
   １の信号を生成する第１のＰＬＬ回路と、 前記第１のＰＬＬ回路から出力される前記第１の信号に
   追従した第２の信号を生成する第２のＰＬＬ回路と、 前記第１のＰＬＬ回路によって生成される前記第１の信
   号の周波数と前記第２のＰＬＬ回路によって生成される
   前記第２の信号の周波数を比較する周波数比較回路と、
   を備え、 前記周波数比較回路は、前記第１の信号と前記第２の信
   号の周波数を比較するにあたり、前記第１の信号に較べ
   て前記第２の信号が早いか遅れているかだけでなく、前
   記第１の信号と前記第２の信号の周波数との差を定量化
   する手段を備え、 前記周波数比較回路による前記周波数の差を定量化した
   値に基づき、前記第２のＰＬＬ回路のループフィルタの
   フィルタ特性を可変させる手段を備え、前記第２のＰＬＬ回路が、前記ループフィルタとして、
   フィルタ特性の異なる複数のフィルタと、前記複数のフ
   ィルタを切替える切替手段とを備え、 前記切替手段が、前記第２のＰＬＬ回路がロックしてい
   るか否かを示すロック信号と、前記第１のＰＬＬ回路が
   前記第１のＰＬＬ回路に入力される前記入力信号にロッ
   クしているか否かを示すロック信号と、前記複数のフィ
   ルタのうち現在どのフィルタが接続されているかを示す
   情報に基づき、前記複数のフィルタを切替え、前記ルー
   プフィルタのフィルタ特性を可変させる、 ことを特徴と
   するＰＬＬ装置。
2. 【請求項２】前記第１のＰＬＬ回路に入力される前記入
   力信号が、一定周期もしくはその遷移エッジのタイミン
   グが一定とならない場合を含む、ものである、ことを特
   徴とする請求項１記載のＰＬＬ装置。
3. 【請求項３】前記周波数比較回路が、前記第１の信号の
   周波数と前記第２の信号の周波数との差に対して基準と
   なる量の設定値（「基準値」という）を可変に設定する
   手段と、 前記第１の信号の周波数と前記第２の信号の周波数の差
   が、与えられた前記基準値内にある場合には、前記第２
   のＰＬＬ回路がロック状態であるものと判断し、一方、
   前記第１の信号の周波数と前記第２の信号の周波数の差
   が前記基準値を超えている場合には、アンロック状態で
   あるものと判断し、その判断結果を、前記第２のＰＬＬ
   回路のロック信号として出力する手段を備えている、こ
   とを特徴とする請求項１又は２記載のＰＬＬ装置。
4. 【請求項４】前記周波数比較回路において、前記第１の
   信号と前記第２の信号の周波数の差を定量化する手段
   は、前記第１の信号と前記第２の信号の周波数の差が、
   基準となる信号の周波数との比率で、どの程度大きい
   か、もしくは小さいかという相対量を求める、ことを特
   徴とする請求項１又は２記載のＰＬＬ装置。
5. 【請求項５】前記第２のＰＬＬ回路は、ループフィルタ
   として、カットオフ周波数の異なる少なくとも二つのフ
   ィルタを備え、 前記切替手段が、前記第２のＰＬＬ回路の前記ロック信
   号に基づき、前記二つのフィルタの切替えを制御し、そ
   の際、前記第２のＰＬＬ回路の前記ロック信号がロック
   状態を示す場合には、前記二つのフィルタのうち、カッ
   トオフ周波数の低いフィルタ（「重いフィルタ」とい
   う）を選択し、前記第２のＰＬＬ回路の前記ロック信号
   が、アンロック状態を示す場合には、前記二つのフィル
   タのうち、カットオフ周波数の高いフィルタ（「軽いフ
   ィルタ」という）を選択する、ことを特徴とする請求項
   １乃至４のいずれか一に記載のＰＬＬ装置。
6. 【請求項６】前記切替手段が、前記第１のＰＬＬ回路が
   ロックしているか否かを示す前記第１のＰＬＬ回路のロ
   ック信号と、前記第２のＰＬＬ回路のロック信号とに基
   づき、前記二つのフィルタの切替えを制御する構成とさ
   れ、 前記第１のＰＬＬ回路と前記第２のＰＬＬ回路がロック
   状態であると判断された場合は、前記二つのフィルタの
   うち、カットオフ周波数の低いフィルタ（「重いフィル
   タ」という）を選択し、前記第１のＰＬＬ回路と前記第
   ２のＰＬＬ回路がアンロック状態であると判断された場
   合には、前記二つのフィルタのうち、カットオフ周波数
   の高いフィルタ（「軽いフィルタ」という）を選択する
   ように制御する、ことを特徴とする請求項５記載のＰＬ
   Ｌ装置。
7. 【請求項７】前記第１のＰＬＬ回路のロック信号と、前
   記第２のＰＬＬ回路のロック信号のうちいずれか一つで
   もアンロック状態を示し、かつ、現在、軽いフィルタが
   接続されている場合には、前記切替手段において、前記
   軽いフィルタを選択したままの状態を保持するように
   し、 前記第１のＰＬＬ回路のロック信号と前記第２のＰＬＬ
   回路のロック信号の両方がロック状態を示し、かつ、現
   在、軽いフィルタが接続されている場合には、前記切替
   手段において、重いフィルタを選択するように切替え、 前記第１のＰＬＬ回路のロック状態にかかわらず、前記
   第２のＰＬＬ回路のロック信号がアンロック状態を示
   し、かつ、現在、重いフィルタが接続されている場合に
   は、前記切替手段において、軽いフィルタを選択するよ
   うに、切替え、 前記第１のＰＬＬ回路のロック状態にかかわらず、前記
   第２のＰＬＬ回路のロック信号がロック状態を示し、か
   つ、現在、重いフィルタが接続されている場合には、前
   記切替手段において、重いフィルタを選択したままの状
   態を保持する、ことを特徴とする請求項５記載のＰＬＬ
   装置。
8. 【請求項８】前記第２のＰＬＬ回路の前記周波数比較回
   路は、前記第１の信号と前記第２の信号の周波数差が、
   比率で何％程度高い、もしくは何％低いという相対量
   を、複数の段階に分けて判断する手段を備え、 前記第２のＰＬＬ回路は、ループフィルタとして、複数
   のフィルタと、前記複数のフィルタを切替える手段と、 前記周波数比較回路の比較結果によって、前記複数のフ
   ィルタを段階的に切替える手段を備え、フィルタのカッ
   トオフ周波数（ｆｃ）を段階的に変更自在としてなる、
   ことを特徴とする請求項１乃至３のいずれか一に記載の
   ＰＬＬ装置。
9. 【請求項９】前記複数のフィルタを切替える判断間隔
   を、予め定められた所定周期で行うようにしたサンプリ
   ング手段と、 切替え判断がなされた時の判断結果が、連続して同じで
   あった場合に、その結果をカウントする連続数カウント
   手段と、 外部より連続数カウント回路の連続回数を設定する手段
   と、を備え、 連続回数が、予め定められた値に達した場合に、２つな
   いしは複数のフィルタを切替える、ことを特徴とする請
   求項１乃至８のいずれか一に記載のＰＬＬ装置。
10. 【請求項１０】前記第２のＰＬＬ回路が、前記第２のＰ
    ＬＬ回路によって生成される第２の信号と、一定周波数
    で発振する発振回路からの一定発振信号の周波数差が、
    比率としてどの程度高い、もしくは低いという相対量
    を、数段階に分けて判断する第２の周波数比較回路を備
    えるとともに、複数のフィルタを有し、前記複数のフィ
    ルタを切替える手段を備え、 前記第１のＰＬＬ回路に入力される信号の周波数変化に
    伴い前記第１のＰＬＬ回路によって生成される第１の信
    号の周波数が変化しても、前記第２の周波数比較回路の
    結果によって、前記複数のフィルタを段階的に切替える
    ことで、フィルタのカットオフ周波数を含むフィルタ特
    性を段階的に可変させ、常に、最適な追従性を保証可能
    とした、ことを特徴とする請求項８記載のＰＬＬ装置。
11. 【請求項１１】入力信号を入力し該入力信号に追従した
    第１の信号を生成する第１のＰＬＬ回路と、前記第１の
    ＰＬＬ回路から出力される前記第１の信号を入力とし該
    第１の信号に追従した第２の信号を生成する第２のＰＬ
    Ｌ回路と、を備え、 前記第２のＰＬＬ回路は、与えられた制御信号に応じた
    周波数で発振する電圧制御発振器もしくは電流制御発振
    器よりなる信号発振器と、前記信号発振器の出力信号を
    分周する分周器と、前記第１のＰＬＬ回路の出力と前記
    分周器の出力との位相差及び周波数を比較する位相周波
    数比較回路と、前記位相周波数比較回路で検出された位
    相差に応じた信号を生成するチャージポンプと、前記チ
    ャージポンプの出力を平滑化するループフィルタと、を
    備え、前記ループフィルタの出力が前記制御信号として
    前記信号発振器に供給され、 前記第２のＰＬＬ回路は、さらに、 前記第１のＰＬＬ回路からの前記第１の信号と、前記分
    周器の出力信号とを入力し、前記第１のＰＬＬ回路から
    の前記第１の信号と前記分周器の出力信号の周波数の差
    を定量化し、値が可変に設定されるロック許容設定範囲
    を参照して、前記第２のＰＬＬ回路がロック状態である
    か否かを判定する周波数比較回路と、 前記ループフィルタとしてフィルタ特性の異なる複数の
    フィルタと、 前記複数のフィルタのうちのいずれかを、前記ループフ
    ィルタとして、前記チャージポンプの出力端と前記信号
    発振器の入力端間に接続するスイッチと、 前記第１のＰＬＬ回路がロックしているか否かを示す第
    １のロック信号と、前記周波数比較回路から出力され
    る、前記第２のＰＬＬ回路がロックしているか否かを示
    す第２のロック信号とに基づき、前記スイッチを制御し
    て、前記複数のフィルタの中から、前記第２のＰＬＬ回
    路のループフィルタとなるフィルタを切替える切替制御
    手段と、 を備えたことを特徴とするＰＬＬ装置。
12. 【請求項１２】前記切替制御手段が、前記第１のＰＬＬ
    回路からロック信号と、前記第２のＰＬＬ回路のロック
    信号と、現在選択されているフィルタの情報に基づき、
    ループフィルタとして接続するフィルタを選択する手段
    と、 前記ループフィルタの切替えの判断を所定の周期で行う
    サンプリング手段と、 切替えの判断がなされた時の判断結果が連続して同じで
    あった場合に、その結果をカウントする連続数カウント
    手段と、 前記連続数カウント手段の連続回数を設定する手段と、 を備え、 ロック状態が連続して所定回数続いたか、もしくはアン
    ロック状態が連続して所定回数続いたかを管理し、ヒス
    テリシスを持たせて、前記スイッチに対する、前記ルー
    プフィルタの切替信号を生成する、ことを特徴とする請
    求項１１記載のＰＬＬ装置。
13. 【請求項１３】前記複数のフィルタが、カットオフ周波
    数の相対的に高いフィルタ（「軽いフィルタ」という）
    と、カットオフ周波数の相対的に低いフィルタ（「重い
    フィルタ」という）とを備え、 前記切替制御手段は、前記第１のＰＬＬ回路のロック信
    号と、前記第２のＰＬＬ回路のロック信号のうちいずれ
    か一つでもアンロック状態を示し、かつ、現在、軽いフ
    ィルタが接続されている場合には、前記スイッチにおい
    て、前記軽いフィルタを選択したままの状態を保持する
    ようにし、 前記第１のＰＬＬ回路のロック信号と前記第２のＰＬＬ
    回路のロック信号の両方がロック状態を示し、かつ、現
    在、軽いフィルタが接続されている場合には、重いフィ
    ルタを選択するように、前記スイッチの接続を切替え、 前記第１のＰＬＬ回路のロック状態にかかわらず、前記
    第２のＰＬＬ回路のロック信号がアンロック状態を示
    し、かつ、現在、重いフィルタが接続されている場合に
    は、軽いフィルタを選択するように、前記スイッチの接
    続を切替え、 前記第１のＰＬＬ回路のロック状態にかかわらず、前記
    第２のＰＬＬ回路のロック信号がロック状態を示し、か
    つ、現在、重いフィルタが接続されている場合には、前
    記スイッチにおいて、重いフィルタを選択したままの状
    態を保持する、ことを特徴とする請求項１１又は１２記
    載のＰＬＬ装置。
14. 【請求項１４】入力信号を入力し該入力信号に追従した
    第１の信号を生成する第１のＰＬＬ回路と、前記第１の
    ＰＬＬ回路から出力される前記第１の信号を入力とし該
    第１の信号に追従した第２の信号を生成する第２のＰＬ
    Ｌ回路と、を備え、 前記第２のＰＬＬ回路は、与えられた制御信号に応じた
    周波数で発振する電圧制御発振器もしくは電流制御発振
    器よりなる信号発振器と、前記信号発振器の出力信号を
    分周する分周器と、前記第１のＰＬＬ回路の出力と前記
    分周器の出力との位相差及び周波数を比較する位相周波
    数比較回路と、前記位相周波数比較回路で検出された位
    相差に応じた信号を生成するチャージポンプと、前記チ
    ャージポンプの出力を平滑化するループフィルタと、を
    備え、前記ループフィルタの出力が前記制御信号として
    前記信号発振器に供給され、 前記第２のＰＬＬ回路は、さらに、前記第１のＰＬＬ回
    路からの前記第１の信号と前記分周器の出力信号とを入
    力し、前記第１のＰＬＬ回路からの前記第１の信号と前
    記分周器の出力信号の周波数の差がどの程度のものであ
    るか、前記周波数の差を定量化し、値が可変に設定され
    るロック許容設定範囲を参照して、前記第２のＰＬＬ回
    路がロック状態であるか否かを判定する第１の周波数比
    較回路と、 一定周波数の信号と、前記分周器の出力とを入力しその
    周波数の差がどの程度のものであるか、値が可変に設定
    されるロック許容設定範囲を参照して、前記周波数の相
    対量を定量的に比較判定する第２の周波数比較回路と、 前記ループフィルタとしてフィルタ特性の異なる複数の
    フィルタと、 前記第１の周波数比較回路の比較結果と前記第２の周波
    数比較回路の比較結果とに基づき、前記複数のフィルタ
    のいずれかを選択して、前記ループフィルタとして前記
    チャージポンプと前記信号発振器の間に接続する手段
    と、 を備えたことを特徴とするＰＬＬ装置。
15. 【請求項１５】位相周波数比較回路と、前記位相周波数
    比較回路で検出された位相差に対応した信号を生成する
    チャージポンプと、前記チャージポンプの出力を平滑化
    するループフィルタと、前記ループフィルタの出力を制
    御信号として入力し前記制御信号に応じた発振周波数の
    出力クロックを出力する電圧制御発振器又は電流制御発
    振器よりなる信号発振器と、前記信号発振器の出力クロ
    ックを分周する分周器と、を少なくとも備えたＰＬＬ回
    路を二つ備え（「第１、第２のＰＬＬ回路」という）、
    前記位相周波数比較回路は、前記分周器の出力と、入力
    される基準信号との位相差を検出するものであり、 前記第１のＰＬＬ回路の出力クロックが、前記第２のＰ
    ＬＬ回路の基準信号として入力されるように接続され 、 前記第２のＰＬＬ回路のループフィルタを、前記第１の
    ＰＬＬ回路のロック状態と、前記第２のＰＬＬ回路のロ
    ック状態によって切替え、 前記第２のＰＬＬ回路のロック状態の判定基準と、アン
    ロック状態の判定基準とに、ヒステリシスを持たせる手
    段を備えた、ことを特徴とするＰＬＬ装置。
16. 【請求項１６】前記第１のＰＬＬ回路と前記第２のＰＬ
    Ｌ回路の現在の状態がロック状態であるかアンロック状
    態であるかによって、前記第２のＰＬＬ回路のフィルタ
    特性を切替えることを特徴とする請求項１５記載のＰＬ
    Ｌ装置。
17. 【請求項１７】前記第２のＰＬＬ回路のロック状態の判
    定を、前記第１のＰＬＬ回路の出力クロックと、前記第
    ２のＰＬＬ回路の出力クロックの周波数の差の測定を行
    う周波数比較回路で行い、 前記周波数比較回路は、前記周波数の差の大小を定量的
    に求め、誤差許容範囲に収まる場合には、前記第２のＰ
    ＬＬ回路がロック状態であると判定する、ことを特徴と
    する請求項１５記載のＰＬＬ装置。
18. 【請求項１８】前記周波数比較回路の周波数測定結果の
    判定条件として、周波数の差が何％以内であればロック
    状態というように相対量が可変に指定される、ことを特
    徴とする請求項１７記載のＰＬＬ装置。
19. 【請求項１９】前記周波数比較回路の周波数測定結果の
    判定条件として、何回連続条件を満たせばロック状態又
    はアンロック状態とするか、連続回数が可変に指定され
    る、ことを特徴とする請求項１７記載のＰＬＬ装置。
20. 【請求項２０】前記連続回数の指定は、ロック及びアン
    ロックの判定条件で個別に設定されることを特徴とする
    請求項１９記載のＰＬＬ装置。
21. 【請求項２１】前記ループフィルタとしてカットオフ周
    波数の異なるフィルタを複数備え、前記チャージポンプ
    と、前記電圧制御発振器又は前記電流制御発振器と、の
    間に挿入されるループフィルタを前記複数のフィルタの
    中から選択するスイッチを備えたことを特徴とする請求
    項１５記載のＰＬＬ装置。
22. 【請求項２２】請求項１乃至２１のいずれか一のＰＬＬ
    装置を備え、 前記第１のＰＬＬ回路がＷｏｂｂｌｅ信号を入力し該Ｗ
    ｏｂｂｌｅ信号に追従し基準クロックを生成し、前記第
    ２のＰＬＬ回路が前記基準クロックから内部クロックを
    生成するものである、ことを特徴とする光ディスク装
    置。