JP3429866B2 - Matrix panel display - Google Patents

Matrix panel display

Info

Publication number
JP3429866B2
JP3429866B2 JP21558194A JP21558194A JP3429866B2 JP 3429866 B2 JP3429866 B2 JP 3429866B2 JP 21558194 A JP21558194 A JP 21558194A JP 21558194 A JP21558194 A JP 21558194A JP 3429866 B2 JP3429866 B2 JP 3429866B2
Authority
JP
Japan
Prior art keywords
data
display
liquid crystal
display data
moving image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21558194A
Other languages
Japanese (ja)
Other versions
JPH0876721A (en
Inventor
泰幸 工藤
宏之 ▲真▼野
勉 古橋
悟 恒川
利男 二見
茂之 西谷
純久 大石
達裕 犬塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Advanced Digital Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Advanced Digital Inc filed Critical Hitachi Ltd
Priority to JP21558194A priority Critical patent/JP3429866B2/en
Publication of JPH0876721A publication Critical patent/JPH0876721A/en
Application granted granted Critical
Publication of JP3429866B2 publication Critical patent/JP3429866B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マトリックス表示装置
に係り、特に動画像と静止画像とを混在表示するマトリ
ックスパネル表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix display device, and more particularly to a matrix panel display device for displaying moving images and still images in a mixed manner.

【0002】[0002]

【従来の技術】従来の液晶表示装置は、日立LCDドラ
イバLSIデータブック第6版、P367(日立製作所
半導体事業部発行)に記載されている。従来の液晶表示
装置の構成を図2を用いて説明する。図2において、2
01は液晶パネルであり本例では縦Mドット、横Nドッ
トで構成されるものとする。202は日立製HD662
14に代表されるデータドライバであり、202aはデ
ータラッチ回路、202bは液晶駆動回路である。、2
03は日立製HD66205に代表される走査ドライバ
であり、203aはシフトレジスタ回路、203bは液
晶駆動回路である。また、204は液晶表示データ、2
05はフレームクロック、206はラインクロック、2
07はデータラッチクロック、208は交流化信号であ
る。209は日立製HD66840に代表される液晶コ
ントローラであり、210は表示システムから供給され
るCRT用表示データ、211は、表示システムから供
給される同期信号群である。さらに、212は201〜
211を含む液晶表示装置である。
2. Description of the Related Art A conventional liquid crystal display device is described in Hitachi LCD Driver LSI Data Book 6th Edition, P367 (published by Hitachi, Ltd., Semiconductor Division). The structure of a conventional liquid crystal display device will be described with reference to FIG. In FIG. 2, 2
Reference numeral 01 denotes a liquid crystal panel, which is composed of vertical M dots and horizontal N dots in this example. 202 is Hitachi HD662
Reference numeral 14 is a data driver, 202a is a data latch circuit, and 202b is a liquid crystal drive circuit. Two
Reference numeral 03 is a scan driver represented by Hitachi HD66205, 203a is a shift register circuit, and 203b is a liquid crystal drive circuit. Further, 204 is liquid crystal display data, 2
05 is a frame clock, 206 is a line clock, 2
Reference numeral 07 is a data latch clock, and 208 is an alternating signal. 209 is a liquid crystal controller typified by Hitachi HD66840, 210 is CRT display data supplied from the display system, and 211 is a synchronization signal group supplied from the display system. Furthermore, 212 is 201-
It is a liquid crystal display device including 211.

【0003】データドライバ202において、データラ
ッチ回路202aは、液晶表示データ204をデータラ
ッチクロック207で順次ラッチし、1走査電極分の液
晶表示データを取り込むと、これらをラインクロック2
06の立下がりに同期して同時に出力する。また、液晶
駆動回路202bは、データラッチ回路202aからの
表示データと、交流化信号208との組み合せに応じて
適当な液晶駆動電圧を選択し、液晶パネルのデータ電極
に出力する。一方、走査ドライバ203において、シフ
トレジスタ回路203aは、フレームクロック205
の”ハイ”期間をラインクロック206の立下がりで取
り込み、その後ラインクロック206によって取り込み
データをシフトする。液晶駆動回路203bは、シフト
レジスタ回路203aからのデータと、交流化信号20
8との組み合せに応じて適当な液晶駆動電圧を選択し、
液晶パネルの走査電極に出力する。さらに、液晶コント
ローラ209は、CRT表示用表示データ210、垂直
同期信号、水平同期信号等の同期信号群211(例えば
CRT表示用の標準ビデオモードであるVGAモードに
対応している)から、前記液晶用表示データ204、お
よびドライバ制御信号群205〜208を生成する。こ
れらの動作により、CRT表示用表示画像を液晶パネル
の所望する位置に表示することができる。
In the data driver 202, the data latch circuit 202a sequentially latches the liquid crystal display data 204 with the data latch clock 207 and fetches the liquid crystal display data for one scanning electrode.
The signals are simultaneously output in synchronization with the falling edge of 06. The liquid crystal drive circuit 202b selects an appropriate liquid crystal drive voltage according to the combination of the display data from the data latch circuit 202a and the alternating signal 208, and outputs it to the data electrode of the liquid crystal panel. On the other hand, in the scan driver 203, the shift register circuit 203a controls the frame clock 205
The "high" period of is captured at the falling edge of the line clock 206, and then the captured data is shifted by the line clock 206. The liquid crystal drive circuit 203b uses the data from the shift register circuit 203a and the AC signal 20.
Select an appropriate liquid crystal drive voltage according to the combination with 8.
Output to the scanning electrodes of the liquid crystal panel. Further, the liquid crystal controller 209 selects the liquid crystal from the display data 210 for CRT display, a sync signal group 211 such as a vertical sync signal and a horizontal sync signal (corresponding to a VGA mode which is a standard video mode for CRT display). Display data 204 and driver control signal groups 205 to 208 are generated. By these operations, the display image for CRT display can be displayed at a desired position on the liquid crystal panel.

【0004】さて、近年のマルチメディアの普及化に伴
い、異なる種類の画像情報を同時に表示することが多く
なってきている。例えば、図3に示すように、テキスト
表示等の静止画の中にアニメーション等の動画のウイン
ドウを重ね合せて表示する場合がある。この様な重ね合
わせ画面を、先に説明した液晶表示装置を用いて表示す
る小型情報機器の表示システム構成例を図4に示す。図
4において、401はCPU、402はCPU出力デー
タ、403は静止画用表示コントローラ制御信号群、4
04は静止画用表示コントローラ、405は静止画メモ
リ、406は静止画データ、407は静止画同期信号群
であり、408は動画ファイル、409は動画表示命
令、410は動画ファイル出力データ、411は動画用
表示コントローラ制御信号群、412は動画用表示コン
トローラ、413は動画メモリ、414は動画データ、
415は動画同期信号群であり、416は重ね合せ手段
である。静止画用表示コントローラは402は、CPU
401から出力されるCPU出力データ402、および
静止画用表示コントローラ制御信号群403を受け、C
PU出力データ402を静止画メモリ405を介してC
RT表示用の静止画データ406として出力すると共
に、静止画同期信号群407を出力する。一方、動画フ
ァイル408は、CPU401から動画表示命令409
を受けると、動画ファイル出力データ410を出力す
る。そして、動画用表示コントローラは411は、動画
ファイル出力データ410、および静止画用表示コント
ローラ制御信号群403を受け、動画ファイル出力デー
タ410を動画メモリ413を介してCRT表示用の動
画データ414として出力すると共に、動画同期信号群
415を出力する。静止画データ406、静止画同期信
号群407、および動画データ414、動画同期信号群
415は、それぞれ重ね合わせ手段416に送られ、重
ね合わせ手段416ではCPUが指定する画面上の任意
の位置に動画が表示されるように、動画と静止画の重ね
合わせを行う。この重ね合わせデータが液晶表示装置2
12へ送られる構成となる。これにより、液晶表示装置
212は、転送されてくる表示データを、動画像、静止
画像に関係なく液晶パネルの所望する位置に表示するこ
とができる。
Now, with the spread of multimedia in recent years, it is becoming more common to display different types of image information at the same time. For example, as shown in FIG. 3, a moving image window such as an animation may be superimposed and displayed on a still image such as a text display. FIG. 4 shows a display system configuration example of a small-sized information device that displays such an overlay screen using the liquid crystal display device described above. 4, 401 is a CPU, 402 is CPU output data, 403 is a still image display controller control signal group, 4
Reference numeral 04 is a still image display controller, 405 is a still image memory, 406 is still image data, 407 is a still image synchronization signal group, 408 is a moving image file, 409 is a moving image display command, 410 is moving image file output data, and 411 is Video display controller control signal group, 412 video display controller, 413 video memory, 414 video data,
Reference numeral 415 is a moving image synchronization signal group, and 416 is a superposing means. The still image display controller 402 is a CPU
The CPU output data 402 output from the CPU 401 and the still image display controller control signal group 403 are received, and C
PU output data 402 to C via the still image memory 405
It outputs as still image data 406 for RT display and also outputs a still image synchronization signal group 407. On the other hand, for the moving image file 408, the moving image display command 409 is issued from the CPU 401.
When receiving, the video file output data 410 is output. The moving image display controller 411 receives the moving image file output data 410 and the still image display controller control signal group 403, and outputs the moving image file output data 410 as moving image data 414 for CRT display through the moving image memory 413. At the same time, the moving picture synchronization signal group 415 is output. The still image data 406, the still image synchronization signal group 407, the moving image data 414, and the moving image synchronization signal group 415 are sent to the superposing means 416, and the superposing means 416 produces a moving picture at an arbitrary position on the screen designated by the CPU. Superimpose the moving image and the still image so that is displayed. This overlay data is used for the liquid crystal display device 2.
It is configured to be sent to 12. Accordingly, the liquid crystal display device 212 can display the transferred display data at a desired position on the liquid crystal panel regardless of the moving image or the still image.

【0005】[0005]

【発明が解決しようとする課題】従来の小型情報機器の
システムにおいて、CPUから送られる表示データは、
上述したように、液晶ドライバへ転送されるまでに複数
のメモリやデータ変換回路を介しているため、この部分
で電力を消費する。また、表示データの転送方法を考え
ると、CPUから送られる表示データは、その内容が変
化した時のみ転送されるのに対し、液晶データドライバ
へは、内容の変化に関係なく常に表示データを転送して
いる。この転送周波数は、一般に数Mzと高速なため、
データドライバにおいては、この転送データを取り込む
データラッチ回路の消費電力が大きい。
In the conventional small information equipment system, the display data sent from the CPU is
As described above, power is consumed in this portion because the plurality of memories and the data conversion circuit are involved before being transferred to the liquid crystal driver. Considering the method of transferring the display data, the display data sent from the CPU is transferred only when the contents change, whereas the display data is always transferred to the liquid crystal data driver regardless of the contents change. is doing. Since this transfer frequency is generally as high as several Mz,
In the data driver, the power consumption of the data latch circuit that takes in the transfer data is large.

【0006】この課題を解決する方法として、日立製H
D66108に代表されるメモリ内蔵ドライバがある。
このメモリ内蔵ドライバを用いた小型情報機器の表示シ
ステム構成を図5に示す。図5において、501はメモ
リ内蔵ドライバを備えた液晶表示装置、502はメモリ
を内蔵した液晶データドライバ、503は表示メモリ、
504は走査ドライバ、505はドライバ内で生成され
るドライバ制御信号群である。
As a method for solving this problem, Hitachi H
There is a built-in memory driver represented by D66108.
FIG. 5 shows a display system configuration of a compact information device using the memory built-in driver. In FIG. 5, 501 is a liquid crystal display device having a memory built-in driver, 502 is a liquid crystal data driver having a built-in memory, 503 is a display memory,
Reference numeral 504 is a scan driver, and 505 is a driver control signal group generated in the driver.

【0007】このメモリ内蔵ドライバ501において、
表示メモリ503は汎用のインターフェースを持ち、C
PU401から送られる表示データを直接取り込むこと
が可能である。また、表示メモリ503は、従来例で示
した液晶データドライバ202におけるデータラッチ回
路202aと同様、ドライバ制御信号群505の1つで
あるラインクロックの立下がりに同期して、1ライン分
の表示データを同時に出力する。したがって、従来例で
示した液晶表示装置システムに対し、表示データが液晶
ドライバへ転送されるまでのメモリやデータ変換回路が
不要となり、また、データドライバにおいても、表示デ
ータの取り込みはデータの変化時のみとなり、動作周波
数も数十Kzとなる。したがって、システムおよびデー
タドライバの消費電力を低減することができる。
In this memory built-in driver 501,
The display memory 503 has a general-purpose interface, and C
It is possible to directly take in the display data sent from the PU 401. Further, the display memory 503, like the data latch circuit 202a in the liquid crystal data driver 202 shown in the conventional example, displays the display data for one line in synchronization with the fall of the line clock which is one of the driver control signal group 505. Are output at the same time. Therefore, in the liquid crystal display device system shown in the conventional example, a memory and a data conversion circuit are not required until the display data is transferred to the liquid crystal driver, and the data driver also takes in the display data when the data changes. And the operating frequency becomes several tens Kz. Therefore, the power consumption of the system and the data driver can be reduced.

【0008】しかし、この方法はCPUから送られるい
わゆる静止画についてのみ適応するものであり、従来例
で述べた静止画と動画を重ね合わせて表示するシステム
には対応していない。もしこれを実現するためには、液
晶表示装置外部に静止画、動画用表示コントローラと重
ね合わせ手段が必要となり、システム消費電力が再び上
昇する問題がある。
However, this method is applicable only to so-called still images sent from the CPU, and does not correspond to the system described in the conventional example for displaying a still image and a moving image in an overlapping manner. In order to realize this, a still image / moving image display controller and a superimposing means are required outside the liquid crystal display device, and there is a problem that system power consumption increases again.

【0009】本発明の目的は、上記のように静止画と動
画を重ね合わせて表示するシステムにおいても、システ
ムの消費電力を抑えることの可能な、液晶ドライバを提
供することである。
An object of the present invention is to provide a liquid crystal driver capable of suppressing system power consumption even in a system in which a still image and a moving image are displayed in a superimposed manner as described above.

【0010】[0010]

【課題を解決するための手段】上記課題である静止画と
動画を重ね合わせ、かつ低消費電力で表示することを考
える。まず、静止画に対し、データドライバおよびシス
テムの消費電力を抑えるためには、上述した様にデータ
ドライバ内にメモリを内蔵すれば良い。次に、静止画と
動画の重ね合わせに対し、消費電力の増加となる外部の
重ね合わせ手段等を用いることなく、これを実現するた
めには、データドライバに静止画と動画の2種類の表示
データを独立して入力し、データドライバ内で重ね合わ
せれば良い。この点に着目して、本発明の液晶データド
ライバは、データインターフェースを静止画用と動画用
の2ポート設け、CPUからの静止画データを格納し、
1走査電極分のデータを同時に出力するメモリと、動画
データをラッチし、1走査電極分同時に出力する、デー
タラッチ回路と、双方の出力データのどちらかをを動画
表示位置信号により選択し液晶駆動回路に出力するセレ
クタ手段を設けた。また、静止画のみ表示する場合にお
いて、動画データのラッチ動作は余分な電力を消費する
ことになるため、静止画のみ表示する時は動画データの
ラッチクロックをマスクする回路を設けた。
[Means for Solving the Problems] It is considered that a still image and a moving image, which are the above problems, are superimposed and displayed with low power consumption. First, in order to reduce the power consumption of the data driver and the system for a still image, the memory may be built in the data driver as described above. Next, for superimposing a still image and a moving image without using an external superimposing means or the like that increases power consumption, in order to realize this, a data driver displays two types of still images and moving images. The data may be input independently and overlapped in the data driver. Focusing on this point, the liquid crystal data driver of the present invention is provided with a data interface having two ports for still images and moving images, and stores still image data from the CPU.
A memory that outputs data for one scanning electrode simultaneously, a data latch circuit that latches moving image data and outputs simultaneously for one scanning electrode, and either output data is selected by the moving image display position signal, and liquid crystal drive A selector means for outputting to the circuit is provided. Further, when only the still image is displayed, the latching operation of the moving image data consumes extra power. Therefore, a circuit for masking the latch clock of the moving image data is provided when only the still image is displayed.

【0011】[0011]

【作用】液晶データドライバ内にCPUからの表示デー
タを直接取り込むメモリを内蔵することにより、表示デ
ータが液晶ドライバへ転送されるまでのメモリやデータ
変換回路が不要となると共に、転送速度が遅くなるた
め、消費電力が低減する。また、液晶データドライバの
データインターフェースを静止画用と動画用の2ポート
設け、それぞれのデータを内部で重ね合わせることによ
り、静止画データと動画データの重ね合わせ表示に対応
させた。これにより、外部の重ね合わせ手段等が不要と
なり、消費電力が低減する。さらに、動画データ用のデ
ータラッチ手段は、動画表示命令のないときには動作し
ないため、静止画のみ表示する時の消費電力を抑えるこ
とができる。
By incorporating a memory for directly fetching the display data from the CPU in the liquid crystal data driver, the memory and the data conversion circuit until the display data is transferred to the liquid crystal driver are unnecessary and the transfer speed becomes slow. Therefore, power consumption is reduced. In addition, the data interface of the liquid crystal data driver is provided with two ports for still images and moving images, and by overlaying the respective data internally, it is possible to display superimposed images of still image data and moving image data. This eliminates the need for external superposition means and reduces power consumption. Furthermore, since the data latch means for moving image data does not operate when there is no moving image display command, it is possible to suppress power consumption when displaying only a still image.

【0012】[0012]

【実施例】以下、本発明の実施例を、図1および図6〜
図10を用いて説明する。
EXAMPLES Examples of the present invention will be described below with reference to FIGS.
This will be described with reference to FIG.

【0013】図1は本発明の一実施例の液晶データドラ
イバおよび液晶表示装置の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing the configurations of a liquid crystal data driver and a liquid crystal display device according to an embodiment of the present invention.

【0014】図1において、101はカラー液晶パネル
であり、本例では横Nドット、縦Mドット、RGB縦ス
トライプで構成されるものとする。102は本発明の一
実施例のデータドライバであり、103は動画データラ
ッチ回路、104は汎用のインターフェースをもつ静止
画表示メモリ、105はデータセレクタ、106は、セ
レクトデータラッチ回路、107は液晶駆動回路であ
る。108は日立製HD66214で代表される走査ド
ライバである。109は動画データで、110は動画デ
ータ109に同期したデータクロック、111はライン
クロックで、ラインクロック111の1周期で1ライン
分の動画データが送られる。112は交流化信号で、こ
の信号の状態で液晶セルに印加する電圧の極性を決め
る。113はフレームクロックで、フレームクロック1
13の1周期は1フレーム期間である。114は動画表
示信号であり、この信号の状態で動画表示の有無を決め
る。115は動画コントローラであり、動画データ10
9、ドライバ制御信号110〜113、動画表示信号1
14を生成する。116は静止画データ、117はメモ
リ制御信号群であり、これらはデータドライバ102に
内蔵されたメモリへの書込み、アドレスを制御する信号
である。118はCPUで、静止画データ、メモリ制御
信号群を出力する。119はデータラッチクロック生成
回路であり、データクロック110と動画表示信号11
4からデータラッチクロック120を生成する。121
は本発明の一実施例の液晶データドライバを用いた液晶
表示装置である。
In FIG. 1, reference numeral 101 denotes a color liquid crystal panel, which in this example is composed of horizontal N dots, vertical M dots, and RGB vertical stripes. 102 is a data driver of one embodiment of the present invention, 103 is a moving image data latch circuit, 104 is a still image display memory having a general-purpose interface, 105 is a data selector, 106 is a select data latch circuit, and 107 is a liquid crystal drive. Circuit. Reference numeral 108 denotes a scan driver represented by Hitachi HD66214. 109 is moving image data, 110 is a data clock synchronized with the moving image data 109, 111 is a line clock, and moving image data for one line is sent in one cycle of the line clock 111. An alternating signal 112 determines the polarity of the voltage applied to the liquid crystal cell in the state of this signal. 113 is a frame clock, which is a frame clock 1
One cycle of 13 is one frame period. Reference numeral 114 denotes a moving image display signal, and the presence or absence of the moving image display is determined by the state of this signal. Reference numeral 115 is a moving image controller, and the moving image data 10
9, driver control signals 110 to 113, moving image display signal 1
14 is generated. Reference numeral 116 is still image data, 117 is a memory control signal group, and these are signals for controlling writing to a memory built in the data driver 102 and addresses. A CPU 118 outputs still image data and a memory control signal group. Reference numeral 119 is a data latch clock generation circuit, which includes the data clock 110 and the moving image display signal 11
4 to generate the data latch clock 120. 121
Is a liquid crystal display device using the liquid crystal data driver of one embodiment of the present invention.

【0015】まず、本発明の一実施例の液晶データドラ
イバ102の動作について、図6に示すタイミングチャ
ートを用いて説明する。
First, the operation of the liquid crystal data driver 102 according to the embodiment of the present invention will be described with reference to the timing chart shown in FIG.

【0016】動画データラッチ回路103は、動画デー
タ109をデータラッチクロック120で順次ラッチ
し、1走査電極分の液晶表示データを取り込むと、これ
らをラインクロック111の立上がりに同期して出力す
る。ここで、図6に示すように、動画データ109は表
示データ109aとは別にに動画の表示位置を決定する
ための位置データ109bを含み、この位置データ10
9bもまたデータラッチクロック120で順次ラッチさ
れ、1走査電極分の位置データがラインクロック111
の立上がりに同期して出力される。ここで、位置データ
109bに”0”をもつ表示データ109a(図6にお
けるb1,b5,bNなど)は、セレクトされないデー
タであることから、その値は任意でよい。
The moving image data latch circuit 103 sequentially latches the moving image data 109 with the data latch clock 120, and when the liquid crystal display data for one scanning electrode is taken in, these are output in synchronization with the rise of the line clock 111. Here, as shown in FIG. 6, the moving image data 109 includes position data 109b for determining the display position of the moving image in addition to the display data 109a.
9b is also sequentially latched by the data latch clock 120, and the position data for one scan electrode is stored in the line clock 111.
It is output in synchronization with the rising edge of. Here, the display data 109a (b1, b5, bN, etc. in FIG. 6) having “0” in the position data 109b is data that is not selected, so its value may be arbitrary.

【0017】一方、静止画表示メモリ104は、静止画
データ116をメモリ制御信号群で指定されるアドレス
に格納すると共に、1走査電極分の静止画データをライ
ンクロック111の立上りに同期して出力する。データ
セレクタ105は、セレクト信号である位置データ10
9bが”1”の時には動画データを、”0”の時には静
止画データを選択して出力する。そして、セレクトデー
タラッチ回路106は、選択された表示データをライン
クロック111の立ち下がりでラッチし出力する。液晶
駆動回路107は、セレクトデータラッチ回路106か
らの表示データと、交流化信号112との組み合せに応
じて適当な液晶駆動電圧を選択し、液晶パネルのデータ
電極に出力する。
On the other hand, the still image display memory 104 stores the still image data 116 at the address designated by the memory control signal group and outputs the still image data for one scanning electrode in synchronization with the rising edge of the line clock 111. To do. The data selector 105 uses the position data 10 which is a select signal.
When 9b is "1", moving image data is selected and when "0", still image data is selected and output. Then, the select data latch circuit 106 latches and outputs the selected display data at the falling edge of the line clock 111. The liquid crystal drive circuit 107 selects an appropriate liquid crystal drive voltage according to the combination of the display data from the select data latch circuit 106 and the alternating signal 112, and outputs it to the data electrode of the liquid crystal panel.

【0018】次にデータラッチクロック生成回路119
の動作について、図7の動作説明図および図8のタイミ
ングチャートを用いて説明する。データラッチクロック
生成回路119の動作目的は、静止画のみ表示する場
合、動画データラッチ回路103のクロック入力を止め
て、無駄な電力消費を防ぐことにある。これを実現する
ため、データラッチクロック生成回路119は、図7に
示すように、動画表示信号114が”1”即ち動画を表
示する時はデータクロック110の状態をそのままデー
タラッチクロック120として出力し、”0”即ち動画
を表示しない時は”0”を出力する。これは、動画表示
信号114とデータラッチクロック120の論理積をと
ることで簡単に実現可能である。なお、本実施例におけ
る動画表示信号の切り替わりタイミングは、簡略化のた
め、フレームクロック113の立上りと一致するものと
する。したがって、データラッチクロック生成回路11
9のタイミングチャートは図8に示すようになる。
Next, the data latch clock generation circuit 119.
The operation will be described with reference to the operation explanatory diagram of FIG. 7 and the timing chart of FIG. The purpose of the operation of the data latch clock generation circuit 119 is to stop the clock input of the moving image data latch circuit 103 to prevent unnecessary power consumption when displaying only a still image. In order to realize this, as shown in FIG. 7, the data latch clock generation circuit 119 outputs the state of the data clock 110 as it is as the data latch clock 120 when the moving picture display signal 114 is “1”, that is, displaying a moving picture. , "0", that is, "0" is output when the moving image is not displayed. This can be easily realized by taking the logical product of the moving image display signal 114 and the data latch clock 120. Note that the switching timing of the moving image display signal in this embodiment coincides with the rising edge of the frame clock 113 for simplification. Therefore, the data latch clock generation circuit 11
The timing chart of 9 is as shown in FIG.

【0019】本実施例では、動画表示の表示判定をフレ
ーム毎に行ない、データラッチクロックのマスクを行な
っているが、さらにシステム低消費電力化を図るために
は、動画表示をラインで判定し、動画を表示しないライ
ンでは動画データとデータラッチクロックの転送を停止
すればよい。そして、その間データセレクタ105は静
止画をセレクトしていることが必要となる。この動作
は、例えば、位置データ用のデータラッチ回路が、セレ
クタラインクロック111の”ハイ”で毎回”0”にリ
セットされるようにすれば実現できる。すなわち、動画
データとデータラッチクロックが転送されない限りは、
セレクト信号である位置データ109bは”0”のまま
であり、データセレクタ105は静止画データを選択し
続けることができるわけである。なお、動画データおよ
びデータラッチクロックの出力制御は、動画コントロー
ラで行なうことが望ましい。
In this embodiment, the display determination of the moving image display is performed for each frame and the data latch clock is masked. However, in order to further reduce the system power consumption, the moving image display is determined by the line, The transfer of the moving image data and the data latch clock may be stopped in the line where the moving image is not displayed. Then, during that time, the data selector 105 needs to select a still image. This operation can be realized, for example, if the data latch circuit for position data is reset to "0" every time the selector line clock 111 is "high". That is, unless moving image data and data latch clock are transferred,
The position data 109b, which is a select signal, remains "0", and the data selector 105 can continue to select still image data. The output control of the moving image data and the data latch clock is preferably performed by the moving image controller.

【0020】また、走査ドライバの動作は従来の走査ド
ライバと同様であり、フレームクロック113の”ハ
イ”期間をラインクロック111の立下がりで取り込
み、その後ラインクロック111によって取り込みデー
タをシフトし、交流化信号112との組み合せに応じて
適当な液晶駆動電圧を選択して液晶パネルの走査電極に
出力する。
The operation of the scan driver is similar to that of the conventional scan driver. The "high" period of the frame clock 113 is captured at the falling edge of the line clock 111, and then the captured data is shifted by the line clock 111 to be converted into an alternating current. An appropriate liquid crystal drive voltage is selected according to the combination with the signal 112 and output to the scanning electrodes of the liquid crystal panel.

【0021】以上説明した本発明の一実施例の液晶表示
装置121を用いて、静止画と動画を重ね合わせて表示
する小型情報器機器の表示システム構成は、図9のよう
になる。まず、CPU118からの静止画データ10
9、メモリ制御信号群116は、直接液晶表示装置12
1に出力される。一方、動画ファイル408は、CPU
118から動画の表示とその位置を指定する動画表示命
令409を受けると、動画ファイル出力データ410を
出力する。そして、動画用表示コントローラ115は、
動画ファイル出力データ410と動画用表示コントロー
ラ制御信号群403から動画メモリを介して動画データ
109、およびドライバ制御信号群110〜113を生
成し、また、入力される動画表示命令409を変換し、
動画を表示するフレームでは”1”、表示しないフレー
ムでは”0”となるような動画表示信号114を生成す
る。これらの信号を液晶表示装置121へ出力する。
FIG. 9 shows a display system configuration of a small information device for displaying a still image and a moving image in an overlapping manner by using the liquid crystal display device 121 of the embodiment of the present invention described above. First, the still image data 10 from the CPU 118
9, the memory control signal group 116, direct liquid crystal display device 12
It is output to 1. On the other hand, the moving image file 408 is
When a moving picture display command 409 for designating the display of a moving picture and its position is received from 118, the moving picture file output data 410 is output. Then, the moving image display controller 115
The moving image data 109 and the driver control signal groups 110 to 113 are generated from the moving image file output data 410 and the moving image display controller control signal group 403 via the moving image memory, and the input moving image display command 409 is converted.
The moving image display signal 114 is generated such that it is "1" in the frame displaying the moving image and "0" in the frame not displaying the moving image. These signals are output to the liquid crystal display device 121.

【0022】以上説明したように、本発明の一実施例に
おける液晶データドライバは、CPUからの静止画デー
タを直接アクセスできるメモリと、動画データを独立し
て取り込むデータラッチ回路と、両者を重ね合わせる処
理部をもつ。したがって、動画と静止画の重ね合わせ表
示のシステムに対し、CPUデータの変換、重ね合わせ
処理等の外部回路が不要となる。よって、従来に比べて
低消費電力な重ね合わせ表示システムが実現可能であ
る。
As described above, the liquid crystal data driver according to the embodiment of the present invention superimposes both the memory which can directly access the still image data from the CPU and the data latch circuit which independently takes in the moving image data. Have a section. Therefore, an external circuit for converting CPU data, superimposing processing, etc. is not required for a system for superimposing display of a moving image and a still image. Therefore, it is possible to realize a superimposed display system with lower power consumption than the conventional one.

【0023】また、動画部分の色数を増やした表示は、
図10に示すように動画データと液晶表示装置の間でF
RC、ディザ等の階調処理等を行なうことで実現でき
る。
The display in which the number of colors of the moving image is increased is
As shown in FIG. 10, F is displayed between the moving image data and the liquid crystal display device.
It can be realized by performing gradation processing such as RC and dither.

【0024】なお、本発明の一実施例は、液晶パネルの
素子構成によらず、例えばSTN型液晶、TFT型液
晶、MIM型液晶などに応用可能である。
Note that one embodiment of the present invention can be applied to, for example, STN type liquid crystal, TFT type liquid crystal, MIM type liquid crystal, etc., regardless of the element structure of the liquid crystal panel.

【0025】次に本発明第2の実施例を示す。本発明第
2の実施例は、液晶データドライバ内に階調処理機能を
設け、より多色な表示画面を提供するものである。以
下、本発明第2の実施例では、液晶パネルを単純マトリ
ックス型液晶(例えばSTN型液晶)とし、パルス振幅
変調方式(以下PHM方式と呼ぶ)を用いて階調表示す
る場合について、図11〜図15を用いて説明する。
Next, a second embodiment of the present invention will be shown. The second embodiment of the present invention is to provide a gradation processing function in the liquid crystal data driver to provide a display screen with more colors. Hereinafter, in the second embodiment of the present invention, a case where a liquid crystal panel is a simple matrix type liquid crystal (for example, STN type liquid crystal) and gradation display is performed by using a pulse amplitude modulation method (hereinafter referred to as PHM method) will be described with reference to FIGS. This will be described with reference to FIG.

【0026】本実施例では、階調数を4階調(入力階調
データ2ビット)として説明する。
In the present embodiment, the description will be made assuming that the number of gradations is 4 gradations (input gradation data 2 bits).

【0027】図11は本発明第2の実施例の液晶データ
ドライバの構成を示すブロック図である。図11におい
て、1101は本発明第2のデータドライバであり、1
102は動画データラッチ回路、1103は汎用のイン
ターフェースをもつ静止画表示メモリ、1104はデー
タセレクタ、1105はセレクトデータラッチ回路、1
106はPHM回路、1107は液晶駆動回路である。
1108は動画コントローラから転送される動画データ
であり、本例では2ビットの階調情報を有する。110
9はCPUから転送される静止画データであり、動画デ
ータと同様2ビットの階調情報を有する。また、111
0は液晶を駆動するための8レベルの電源電圧である。
なお、ドライバ制御信号111〜114と動画表示信号
120は本発明の一実施例で示したものと等しい。
FIG. 11 is a block diagram showing the configuration of a liquid crystal data driver according to the second embodiment of the present invention. In FIG. 11, 1101 is the second data driver of the present invention, and
102 is a moving image data latch circuit, 1103 is a still image display memory having a general-purpose interface, 1104 is a data selector, 1105 is a select data latch circuit, 1
Reference numeral 106 is a PHM circuit, and 1107 is a liquid crystal drive circuit.
Reference numeral 1108 denotes moving image data transferred from the moving image controller, which has 2-bit gradation information in this example. 110
Reference numeral 9 denotes still image data transferred from the CPU, which has 2-bit gradation information like the moving image data. Also, 111
0 is an 8-level power supply voltage for driving the liquid crystal.
The driver control signals 111 to 114 and the moving image display signal 120 are the same as those shown in the embodiment of the present invention.

【0028】本発明第2の実施例の液晶データドライバ
1101の動作について説明する。
The operation of the liquid crystal data driver 1101 according to the second embodiment of the present invention will be described.

【0029】動画データラッチ回路1102は、動画デ
ータ1108の階調上位データ、下位データ、位置デー
タを、それぞれデータラッチクロック120で順次ラッ
チし、1走査電極分のデータを取り込むと、これらをラ
インクロック111の立上がりに同期して出力する。ま
た、静止画表示メモリ1103は、階調上位データ用と
下位データ用の2プレーンを有し、静止画データ116
をメモリ制御信号群で指定されるアドレスに格納すると
共に、1走査電極分の静止画データをラインクロック1
11の立上りに同期して出力する。データセレクタ11
04は動画データ1108に含まれる位置データが”
1”の時には動画データを、”0”の時には静止画デー
タを、それぞれ階調上位データと下位データごとに選択
して出力する。そして、セレクトデータラッチ回路11
05は、選択された表示データをラインクロック111
の立ち下がりでラッチして出力する。PHM回路110
6は、走査期間(ラインクロック周期)を2分割し、前
半期間では階調上位データに対応した表示上位データ
が、後半期間では階調下位データに対応した表示下位デ
ータが出力されるように、階調データを変換する。液晶
駆動回路1107は、PHM回路回路1106から出力
される表示データと、交流化信号112との組み合せに
応じて液晶駆動電圧を選択し、液晶パネルのデータ電極
に出力する。
The moving picture data latch circuit 1102 sequentially latches the gradation upper-order data, lower order data and position data of the moving picture data 1108 with the data latch clock 120, and when the data for one scanning electrode is fetched, these are line clocked. Output in synchronization with the rising edge of 111. The still image display memory 1103 has two planes for upper gradation data and lower gradation data.
Is stored in the address designated by the memory control signal group, and still image data for one scanning electrode is stored in the line clock 1
It is output in synchronization with the rising edge of 11. Data selector 11
04 indicates that the position data included in the moving image data 1108 is "
When it is "1", moving image data is selected, and when it is "0", still image data is selected and output for each gradation upper data and lower data.
05 indicates the selected display data by the line clock 111
Latch at the falling edge of and output. PHM circuit 110
Reference numeral 6 divides the scanning period (line clock period) into two, and the display upper data corresponding to the gradation upper data is output in the first half period, and the display lower data corresponding to the gradation lower data is output in the latter half period. Convert the gradation data. The liquid crystal drive circuit 1107 selects a liquid crystal drive voltage according to the combination of the display data output from the PHM circuit circuit 1106 and the alternating signal 112, and outputs it to the data electrode of the liquid crystal panel.

【0030】ここで、PHM回路1106の構成を図1
2に示す。図12において、1201は階調上位デー
タ、1202は階調下位データ、1203セレクト信号
生成回路、1204はセレクト信号、1205は表示デ
ータ生成セレクタ、1206は表示上位データ、120
7は表示下位データである。セレクト信号生成回路12
03は、ラインクロック111の”ハイ”で”1”にプ
リセットされ、その後データラッチクロック120の数
をカウントし、そのカウント値が走査期間内にカウント
されるカウント値の半分になったとき”0”を出力する
ように動作する。表示データ生成セレクタ1204は、
セレクト信号生成回路1201で生成されるセレクト信
号1202が”1”の時階調上位データを選択し、”
0”の時階調下位データを選択し、これを表示下位デー
タ1207として出力する。ここで、表示上位データ1
206は、階調上位データ1201となる。つまり、P
HM回路は、走査期間の前半期間においては表示上位デ
ータ、下位データ共に階調上位データが出力され、後半
期間においては表示上位データに階調上位データ、表示
下位データに階調下位データが出力されるように動作す
る。
Here, the configuration of the PHM circuit 1106 is shown in FIG.
2 shows. In FIG. 12, 1201 is grayscale upper data, 1202 is grayscale lower data, 1203 select signal generating circuit, 1204 is select signal, 1205 is display data generating selector, 1206 is display upper data, 120
Reference numeral 7 is display lower data. Select signal generation circuit 12
03 is preset to "1" when the line clock 111 is "high", then counts the number of data latch clocks 120, and when the count value becomes half of the count value counted within the scanning period, "0" is set. ”Is output. The display data generation selector 1204 is
When the select signal 1202 generated by the select signal generating circuit 1201 is "1", the gradation higher order data is selected.
When 0 ", the gradation lower order data is selected and output as the display lower order data 1207. Here, the display upper order data 1
206 is the higher gradation data 1201. That is, P
The HM circuit outputs the gradation upper data for both the display upper data and the lower data in the first half period of the scanning period, and outputs the gradation upper data for the display upper data and the gradation lower data for the display lower data in the latter half period. Works like.

【0031】次に、液晶駆動回路1107は、図13に
示すように、PHM回路1106から送られる表示オン
を”1”とする表示データ1206、1207と交流化
信号112の組み合せに応じ、電圧レベルV0〜V7の
うち1つの電圧値を選択して出力する。電圧レベルV0
〜V7の関係は、図14に示すように、V0>V1>V
2>V3>V4>V5>V6>V7である。なお、走査
ドライバの非選択走査電圧レベルは、交流化信号112
が”0”の時V9、”1”の時V8であり、V9はV5
とV6の中間レベル、V8はV1とV2の中間レベルで
ある。また、選択走査電圧レベルは、交流化信号112
が”0”の時V0、”1”の時V7となる。
Next, the liquid crystal driving circuit 1107, as shown in FIG. 13, responds to the combination of the display data 1206 and 1207 and the alternating signal 112 which make the display ON sent from the PHM circuit 1106 "1", and the voltage level. One of the voltage values V0 to V7 is selected and output. Voltage level V0
The relationship of V7 to V7 is V0>V1> V as shown in FIG.
2>V3>V4>V5>V6> V7. The non-selected scan voltage level of the scan driver is the alternating signal 112.
When it is "0", it is V9, when it is "1", it is V8, and V9 is V5.
And V6 are intermediate levels, and V8 is an intermediate level between V1 and V2. Further, the selection scanning voltage level is the alternating signal 112.
When is "0", it is V0, and when it is "1", it is V7.

【0032】PHM回路1106と液晶駆動回路110
7の機能をタイミングチャートにまとめると、図15の
ようになり、静止画の部分についても4階調64色の表
示が可能となる。
PHM circuit 1106 and liquid crystal drive circuit 110
The functions of 7 are summarized in a timing chart as shown in FIG. 15, and it is possible to display 4 gradations and 64 colors in the still image portion.

【0033】以上説明したように、本発明第2の実施例
における液晶データドライバは、CPUからの静止画階
調データを直接アクセスできるメモリと、動画階調デー
タを独立して取り込むデータラッチ回路と、両者を重ね
合わせる処理部と、階調データを液晶階調表示用に変換
する階調処理部をもつ。したがって、単純マトリックス
パネルを有する液晶表示装置について、本発明の一実施
例の効果に加え、静止画部分の色数を増やすことが可能
である。
As described above, the liquid crystal data driver in the second embodiment of the present invention includes a memory which can directly access still image gradation data from the CPU, and a data latch circuit which independently takes in moving image gradation data. It has a processing unit that superimposes both, and a gradation processing unit that converts gradation data for liquid crystal gradation display. Therefore, in the liquid crystal display device having the simple matrix panel, it is possible to increase the number of colors of the still image portion in addition to the effect of the embodiment of the present invention.

【0034】さらに、動画部分に関しては、図10に示
した外部の階調処理等と組み合わせることできるため、
更に色数を増やすことが可能である。
Further, the moving image portion can be combined with the external gradation processing shown in FIG.
It is possible to further increase the number of colors.

【0035】なお、本実施例の階調ビット数は2ビット
としたが、さらにビット数を増やして多色表示を行うた
めには、、データラッチ回路とメモリのプレーン、およ
び走査期間の分割数と選択電圧のレベル数を増やせばよ
い。また、本実施例では液晶ドライバ内における階調処
理方法をPHM方式としたが、これに限られたわけでな
く、例えばパルス幅変調方式や前記のFRC方式、ディ
ザ方式を用いてもよい。
Although the number of gradation bits in this embodiment is 2 bits, in order to further increase the number of bits to perform multicolor display, the data latch circuit and the plane of the memory, and the number of divisions of the scanning period. And the number of levels of the selection voltage should be increased. Further, in the present embodiment, the gradation processing method in the liquid crystal driver is the PHM method. However, the gradation processing method is not limited to this. For example, the pulse width modulation method, the FRC method, or the dither method may be used.

【0036】本発明第2の実施例では、単純マトリック
ス型液晶(例えばSTN型液晶)パネルを対象とした。
これに対し、本発明第3の実施例では、アクティプマト
リックス型液晶(例えばTFT型液晶)パネルにおいて
静止画像の多色化を実現する、液晶データドライバにつ
いて示す。なお、本実施例についても、本発明第2の実
施例と同様、階調数を4階調(入力階調データ2ビッ
ト)として説明する。以下、本発明第3の実施例につい
て、図16、図17を用いて説明する。図16は本発明
第3の実施例の液晶データドライバの構成を示すブロッ
ク図である。図16において、1601は本発明第3の
データドライバであり、1602は液晶駆動回路、16
03は液晶を駆動するための4レベルの電源電圧であ
る。その他の部分は、本実施例第2の実施例で示したも
のと等しい。
In the second embodiment of the present invention, a simple matrix type liquid crystal (eg STN type liquid crystal) panel is targeted.
On the other hand, the third embodiment of the present invention shows a liquid crystal data driver that realizes multicolorization of a still image in an active matrix liquid crystal (for example, TFT liquid crystal) panel. In this embodiment, as in the second embodiment of the present invention, the number of gradations is 4 gradations (input gradation data is 2 bits). The third embodiment of the present invention will be described below with reference to FIGS. FIG. 16 is a block diagram showing the configuration of a liquid crystal data driver according to the third embodiment of the present invention. In FIG. 16, 1601 is a third data driver of the present invention, 1602 is a liquid crystal drive circuit, 16
Reference numeral 03 is a four-level power supply voltage for driving the liquid crystal. Other parts are the same as those shown in the second embodiment.

【0037】本発明第3の実施例の液晶データドライバ
1601の動作について説明する。
The operation of the liquid crystal data driver 1601 according to the third embodiment of the present invention will be described.

【0038】動画データラッチ回路1102は、動画デ
ータ1108の階調上位データ、下位データ、位置デー
タを、それぞれデータラッチクロック120で順次ラッ
チし、1走査電極分のデータを取り込むと、これらをラ
インクロック111の立上がりに同期して出力する。ま
た、静止画表示メモリ1103は、階調上位データ用と
下位データ用の2プレーンを有し、静止画データ116
をメモリ制御信号群で指定されるアドレスに格納すると
共に、1走査電極分の静止画データをラインクロック1
11の立上りに同期して出力する。データセレクタ11
04は動画データ1108に含まれる位置データが”
1”の時には動画データを、”0”の時には静止画デー
タを、それぞれ階調上位データと下位データごとに選択
して出力する。そして、セレクトデータラッチ回路11
05は、選択された表示データをラインクロック111
の立ち下がりでラッチして出力する。液晶駆動回路16
02は、図17に示すように、セレクトデータラッチ回
路1105から出力される表示データと、交流化信号1
12との組み合せに応じ、て4レベルの液晶駆動電圧1
603のうち1つの電圧値を選択して出力する。電圧レ
ベルV0〜V7の関係は、V0>V1>V2>V3>V
4である。
The moving picture data latch circuit 1102 sequentially latches the gradation higher order data, lower order data and position data of the moving picture data 1108 with the data latch clock 120, and when data for one scanning electrode is fetched, these are line clocked. Output in synchronization with the rising edge of 111. The still image display memory 1103 has two planes for upper gradation data and lower gradation data.
Is stored in the address designated by the memory control signal group, and still image data for one scanning electrode is stored in the line clock 1
It is output in synchronization with the rising edge of 11. Data selector 11
04 indicates that the position data included in the moving image data 1108 is "
When it is "1", moving image data is selected, and when it is "0", still image data is selected and output for each gradation upper data and lower data.
05 indicates the selected display data by the line clock 111
Latch at the falling edge of and output. LCD drive circuit 16
Reference numeral 02 denotes the display data output from the select data latch circuit 1105 and the alternating signal 1 as shown in FIG.
4 level liquid crystal drive voltage 1 depending on the combination with 12
One of the voltage values 603 is selected and output. The relationship between the voltage levels V0 to V7 is V0>V1>V2>V3> V
It is 4.

【0039】以上説明したように、本発明第3の実施例
における液晶データドライバは、CPUからの静止画階
調データを直接アクセスできるメモリと、動画階調デー
タを独立して取り込むデータラッチ回路と、両者を重ね
合わせる処理部と、階調データに対応した電圧を出力す
る液晶駆動回路をもつ。したがって、アクティブマトリ
ックスパネルを有する液晶表示装置について、本発明の
一実施例の効果に加え、静止画部分の色数を増やすこと
が可能である。
As described above, the liquid crystal data driver in the third embodiment of the present invention includes a memory which can directly access still image gradation data from the CPU, and a data latch circuit which independently takes in moving image gradation data. It has a processing unit for superposing the two, and a liquid crystal drive circuit for outputting a voltage corresponding to the gradation data. Therefore, in the liquid crystal display device having the active matrix panel, it is possible to increase the number of colors of the still image portion in addition to the effect of the embodiment of the present invention.

【0040】さらに、動画部分のに関しては、図10に
示した外部の階調処理等と組み合わせることできるた
め、更に色数を増やすことが可能である。
Furthermore, since the moving image portion can be combined with the external gradation processing shown in FIG. 10, it is possible to further increase the number of colors.

【0041】なお、本実施例の階調ビット数は2ビット
としたが、さらにビット数を増やして多色表示を行うた
めには、データラッチ回路およびメモリのプレーンと選
択電圧のレベル数を増やせばよく、また、FRCなどの
階調処理を内蔵してもよい。
Although the number of gradation bits in this embodiment is 2 bits, in order to further increase the number of bits to perform multicolor display, the number of levels of the data latch circuit and the memory plane and the selection voltage can be increased. Alternatively, gradation processing such as FRC may be incorporated.

【0042】[0042]

【発明の効果】液晶データドライバ内にCPUからの表
示データを直接取り込むメモリを内蔵することにより、
表示データが液晶ドライバへ転送されるまでのメモリや
データ変換回路が不要となると共に、転送速度が遅くな
るため、従来に比べて消費電力が低減する。また、液晶
データドライバのデータインターフェースを静止画用と
動画用の2ポート設け、それぞれのデータを内部で重ね
合わせることにより、静止画データと動画データの重ね
合わせ表示に対応することができる。これにより、外部
の重ね合わせ手段等が不要となり、消費電力が低減す
る。さらに、動画データ用のデータラッチ手段は、動画
表示命令のないときには動作しないため、静止画のみ表
示する時の消費電力を抑えることができる。また、外部
に階調処理回路を設けることにより動画部分の色数を増
やすことが出来る。さらに、液晶データドライバ内に階
調処理回路を設けることにより、静止画の色数も増やす
ことが出来る。
By incorporating a memory for directly fetching display data from the CPU in the liquid crystal data driver,
Since a memory and a data conversion circuit are not required until the display data is transferred to the liquid crystal driver, and the transfer speed becomes slower, the power consumption is reduced as compared with the conventional one. Further, the data interface of the liquid crystal data driver is provided with two ports for a still image and a moving image, and by superimposing the respective data internally, it is possible to support the superimposed display of the still image data and the moving image data. This eliminates the need for external superposition means and reduces power consumption. Furthermore, since the data latch means for moving image data does not operate when there is no moving image display command, it is possible to suppress power consumption when displaying only a still image. Further, by providing an external gradation processing circuit, it is possible to increase the number of colors in the moving image portion. Furthermore, by providing a gradation processing circuit in the liquid crystal data driver, it is possible to increase the number of colors of still images.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のマトリックス表示装置の第1実施例の
ブロック図である。
FIG. 1 is a block diagram of a first embodiment of a matrix display device of the present invention.

【図2】従来の液晶表示装置のブロック図である。FIG. 2 is a block diagram of a conventional liquid crystal display device.

【図3】静止画像と動画像の重ね合わせ表示を示す図で
ある。
FIG. 3 is a diagram showing a superimposed display of a still image and a moving image.

【図4】図3の画像を実現するシステムの構成図であ
る。
FIG. 4 is a configuration diagram of a system that realizes the image of FIG.

【図5】従来のメモリ内蔵ドライバを有する液晶表示装
置のブロック図である。
FIG. 5 is a block diagram of a liquid crystal display device having a conventional driver with a built-in memory.

【図6】図1のデータドライバの動作を示すタイムチャ
ートである。
FIG. 6 is a time chart showing the operation of the data driver of FIG.

【図7】図1のデータラッチクロック生成回路の動作説
明図である。
FIG. 7 is an operation explanatory diagram of the data latch clock generation circuit in FIG. 1.

【図8】図1のデータラッチクロック生成回路の動作を
示すタイムチャートである。
FIG. 8 is a time chart showing the operation of the data latch clock generation circuit of FIG.

【図9】図1の液晶表示装置を用いて図3の画像を実現
するシステムの構成図である。
9 is a configuration diagram of a system for realizing the image of FIG. 3 by using the liquid crystal display device of FIG.

【図10】図9のシステムに階調処理機能を設けたとき
のシステム構成図である。
10 is a system configuration diagram when the system of FIG. 9 is provided with a gradation processing function.

【図11】本発明の液晶表示装置の第2実施例のブロッ
ク図である。
FIG. 11 is a block diagram of a second embodiment of the liquid crystal display device of the present invention.

【図12】図11のPHM回路の構成図である。12 is a configuration diagram of the PHM circuit of FIG. 11.

【図13】図11の液晶駆動回路の動作説明図である。13 is an explanatory diagram of the operation of the liquid crystal drive circuit of FIG.

【図14】図11の液晶駆動回路に液晶駆動電圧の電圧
関係を示す図である。
14 is a diagram showing a voltage relationship of a liquid crystal drive voltage in the liquid crystal drive circuit of FIG.

【図15】図11のデータドライバの動作を示すタイム
チャートである。
FIG. 15 is a time chart showing the operation of the data driver of FIG.

【図16】本発明の液晶表示装置の第3実施例のブロッ
ク図である。
FIG. 16 is a block diagram of a third embodiment of the liquid crystal display device of the present invention.

【図17】図16の液晶駆動回路の動作説明図である。17 is an explanatory diagram of the operation of the liquid crystal drive circuit of FIG.

【符号の説明】[Explanation of symbols]

101…液晶パネル、 102…データドライバ、 103…動画データラッチ回路、 104…表示メモリ、 105…データセレクタ、 106…セレクトデータラッチ回路、 107…液晶駆動回路、 108…走査ドライバ、 109…動画データ、 110…データクロック、 111…ラインクロック、 112…交流化信号、 113…フレームクロック、 114…動画表示信号、 115…動画コントローラ、 116…静止画データ、 117…メモリ制御信号群、 118…CPU、 119…データラッチクロック生成回路、 120…データラッチクロック、 121…液晶表示装置、 201…液晶パネル、 202…データドライバ、 202a…データラッチ回路、 202b…液晶駆動回路、 203…走査ドライバ、 203a…シフトレジスタ回路、 204b…液晶駆動回路、 204…液晶表示データ、 205…フレームクロック、 206…ラインクロック、 207…データラッチクロック、 208…交流化信号、 209…液晶コントローラ、 210…CRT用表示データ、 211…同期信号群、 212…液晶表示装置、 401…CPU、 402…CPU出力データ、 403…静止画用表示コントローラ制御信号群、 404…静止画用表示コントローラ、 405…静止画メモリ、 406…静止画データ、 407…静止画同期信号群、 408…動画ファイル、 409…動画表示命令、 410…動画ファイル出力データ、 411…動画用表示コントローラ制御信号群、 412…動画用表示コントローラ、 413…動画メモリ、 414…動画データ、 415…動画同期信号群、 416…重ね合わせ手段、 501…液晶表示装置、 502…液晶データドライバ、 503…表示メモリ、 504…走査ドライバ、 505…ドライバ制御信号群、 1101…データドライバ、 1102…動画データラッチ回路、 1103…静止画表示メモリ、 1104…データセレクタ、 1105…セレクトデータラッチ回路、 1106…PHM回路、 1107…液晶駆動回路、 1108…動画データ、 1109…静止画データ、 1110…液晶駆動電源電圧群、 1201…階調上位データ、 1202…階調下位データ、 1203…セレクト信号生成回路、 1204…セレクト信号、 1205…表示データ生成セレクタ、 1206…表示上位データ、 1207…表示下位データ、 1601…データドライバ、 1602…液晶駆動回路、 1603…液晶駆動電源電圧群。 101 ... Liquid crystal panel, 102 ... data driver, 103 ... Video data latch circuit, 104 ... Display memory, 105 ... data selector, 106 ... Select data latch circuit, 107 ... Liquid crystal driving circuit, 108 ... Scan driver, 109 ... video data, 110 ... data clock, 111 ... Line clock, 112 ... AC signal, 113 ... Frame clock, 114 ... video display signal, 115 ... Video controller, 116 ... Still image data, 117 ... Memory control signal group, 118 ... CPU, 119 ... A data latch clock generation circuit, 120 ... Data latch clock, 121 ... Liquid crystal display device, 201 ... Liquid crystal panel, 202 ... data driver, 202a ... a data latch circuit, 202b ... Liquid crystal driving circuit, 203 ... Scan driver, 203a ... Shift register circuit, 204b ... Liquid crystal driving circuit, 204 ... liquid crystal display data, 205 ... Frame clock, 206 ... Line clock, 207 ... Data latch clock, 208 ... AC signal, 209 ... LCD controller, 210 ... Display data for CRT, 211 ... Sync signal group, 212 ... Liquid crystal display device, 401 ... CPU, 402 ... CPU output data, 403 ... Still image display controller control signal group, 404 ... Display controller for still image, 405 ... Still image memory, 406 ... Still image data, 407 ... Still image synchronization signal group, 408 ... video file, 409 ... Video display command, 410 ... Video file output data, 411 ... Moving image display controller control signal group, 412 ... Display controller for moving image, 413 ... video memory, 414 ... video data, 415 ... Video sync signal group, 416 ... Overlap means, 501 ... Liquid crystal display device, 502 ... LCD data driver, 503 ... Display memory, 504 ... Scan driver, 505 ... Driver control signal group, 1101 ... Data driver, 1102 ... Video data latch circuit, 1103 ... still image display memory, 1104 ... Data selector, 1105 ... Select data latch circuit, 1106 ... PHM circuit, 1107 ... Liquid crystal drive circuit, 1108 ... video data, 1109 ... still image data, 1110 ... Liquid crystal driving power supply voltage group, 1201 ... Higher gradation data, 1202 ... Lower gradation data, 1203 ... Select signal generation circuit, 1204 ... Select signal, 1205 ... Display data generation selector, 1206 ... Display upper data, 1207 ... Display lower data, 1601 ... Data driver, 1602 ... Liquid crystal driving circuit, 1603 ... Liquid crystal driving power supply voltage group.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 勉 神奈川県川崎市麻生区王禅寺1099番地株 式会社日立製作所システム開発研究所内 (72)発明者 恒川 悟 東京都小平市上水本町五丁目20番1号株 式会社日立製作所半導体事業部内 (72)発明者 二見 利男 千葉県茂原市早野3300番地株式会社日立 製作所電子デバイス事業部内 (72)発明者 西谷 茂之 神奈川県川崎市麻生区王禅寺1099番地株 式会社日立製作所システム開発研究所内 (72)発明者 大石 純久 神奈川県川崎市麻生区王禅寺1099番地株 式会社日立製作所システム開発研究所内 (72)発明者 犬塚 達裕 神奈川県横浜市戸塚区吉田町292番地株 式会社日立画像情報システム内 (56)参考文献 特開 平1−289383(JP,A) 特開 平6−19421(JP,A) 特開 平5−297817(JP,A) 特開 平6−324643(JP,A) 特開 平1−177781(JP,A) 特開 平6−95617(JP,A) 特開 平6−59648(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 3/38 H04N 5/66 - 5/74 G02F 1/133 505 - 580 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tsutomu Furuhashi 1099 Ozenji, Aso-ku, Kawasaki-shi, Kanagawa, Ltd. System Development Laboratory, Hitachi, Ltd. No. 1 stock company Hitachi Semiconductor Division (72) Inventor Toshio Futami 3300 Hayano, Mobara, Chiba Prefecture Hitachi Electronic Devices Division (72) Inventor Shigeyuki Nishitani 1099, Ozenji, Aso-ku, Kawasaki, Kanagawa Company Hitachi Systems Development Laboratory (72) Inventor Junhisa Oishi 1099 Ozenji, Aso-ku, Kawasaki City, Kanagawa Stock Company Hitachi Systems Development Laboratory (72) Inventor Tatsuhiro Inuzuka 292 Yoshida-cho, Totsuka-ku, Yokohama Ceremony company Hitachi Image Information System (56) References JP-A-1-289383 JP, A) JP 6-19421 (JP, A) JP 5-297817 (JP, A) JP 6-324464 (JP, A) JP 1-177781 (JP, A) JP Hei 6-95617 (JP, A) JP 6-59648 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G09G 3/00-3/38 H04N 5/66-5 / 74 G02F 1/133 505-580

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】直交する走査電極とデータ電極の交点で1
ドットを構成する液晶パネルと、該データ電極に表示デ
ータに従いデータ電圧を印加するデータ電圧駆動手段
と、該走査電極に選択電圧と非選択電圧を印加する走査
電圧駆動手段、とを備えたマトリックスパネル表示装置
において、 該データ電圧駆動手段は、 異なるソースから転送される表示データ群を独立して入
力する、複数の表示データインターフェースと、 該表示データの一方を記憶し、1走査電極上の表示デー
タを同時に出力する表示メモリと、 該表示データの他方を1走査電極分ラッチし、その後同
時に出力するデータラッチ手段と、 該表示メモリとデータラッチ手段から出力される表示デ
ータのうち、どちらか一つを1ドット単位で選択して出
力する重ね合わせ手段と、 該重ね合わせ手段から出力される表示データと、正極
性、負極性の駆動を指示する交流化信号の組み合せに従
い、前記データ電圧を選択して前記液晶パネルへ出力す
る液晶駆動手段を有し、 前記表示データの他方は、該表示データの他方の表示オ
ン、表示オフを表す表示位置データを1ドット単位で含
み、 前記重ね合わせ手段は、前記表示位置データが前記表示
データの他方の表示オンを表す場合に、前記表示データ
の他方を1ドット単位で選択し出力することを特徴とす
る、マトリックスパネル表示装置。
1. An intersection of a scan electrode and a data electrode, which intersects at right angles to each other.
Matrix panel including liquid crystal panel forming dots, data voltage driving means for applying a data voltage to the data electrodes according to display data, and scanning voltage driving means for applying a selection voltage and a non-selection voltage to the scanning electrodes In the display device, the data voltage driving means stores a plurality of display data interfaces for independently inputting display data groups transferred from different sources, and stores one of the display data to display data on one scanning electrode. One of a display memory that simultaneously outputs the display data and a data latch unit that latches the other of the display data for one scan electrode and then simultaneously outputs the display data, and the display data output from the display memory and the data latch unit. And a display data output from the superimposing means. A liquid crystal drive means for selecting the data voltage and outputting the selected data voltage to the liquid crystal panel according to a combination of alternating current signals instructing a negative drive, and the other of the display data is a display on of the other of the display data. , The display position data indicating display off in 1 dot units, and the superimposing means selects the other of the display data in 1 dot units when the display position data indicates display on of the other of the display data. A matrix panel display device, which is characterized in that the output is carried out.
【請求項2】請求項1のマトリックスパネル表示装置に
おいて、 前記データラッチ手段に送られる表示データの他方は動
画であり、 該動画は動画コントローラから転送され、 前記表示メモリに送られる表示データの一方は静止画で
あり、 該静止画はCPUから転送されることを特徴とする、マ
トリックスパネル表示装置。
2. The matrix panel display device according to claim 1, wherein the other of the display data sent to said data latch means is a moving picture, and said moving picture is transferred from a moving picture controller and sent to said display memory. Is a still image, and the still image is transferred from the CPU.
【請求項3】請求項2のマトリックスパネル表示装置に
おいて、 前記動画コントローラは、動画ファイルから転送される
動画データをマトリックスパネル表示用の表示データに
変換し、前記データ電圧駆動手段と前記走査電圧駆動手
段を制御する信号を生成し、前記CPUから転送される
表示位置データを、動画の表示中を示す動画表示信号
と、前記位置データに変換することを特徴とするマトリ
ックスパネル表示装置。
3. The matrix panel display device according to claim 2, wherein the moving image controller converts moving image data transferred from a moving image file into display data for matrix panel display, and the data voltage driving means and the scanning voltage driving device. A matrix panel display device, which generates a signal for controlling the means, and converts the display position data transferred from the CPU into a moving image display signal indicating that a moving image is being displayed and the position data.
【請求項4】請求項2のマトリックスパネル表示装置に
おいて、 前記動画コントローラは、動画を表示するラインのみ、
動画データ、およびデータラッチクロックを出力する
ことを特徴とするマトリックスパネル表示装置。
4. The matrix panel display device according to claim 2, wherein the moving image controller is only a line for displaying a moving image,
Outputs video data and data latch clock
A matrix panel display device characterized by the above.
【請求項5】請求項4のマトリックスパネル表示装置に
おいて、 前記データラッチ手段は、前記データラッチロックでリ
セットされ、 そのリセット値は、前記重ね合わせ手段が、前記静止画
を選択する値と等しいことを特徴とするマトリックスパ
ネル表示装置
5. The matrix panel display device according to claim 4, wherein the data latch means is reset by the data latch lock, and the reset value is equal to a value by which the superimposing means selects the still image. Matrix panel display device characterized by
【請求項6】請求項3のマトリックスパネル表示装置に
おいて、 前記動画コントローラは、1ドット当り複数ビットの階
調データを出力し、階調データを前記液晶パネルの階調
表示用に変換し、前記データ電圧駆動手段に出力するた
めの階調処理手段を有する ことを特徴とするマトリッ
クスパネル表示装置。
6. The matrix panel display device according to claim 3, wherein the moving image controller outputs gradation data of a plurality of bits per dot and converts the gradation data for gradation display of the liquid crystal panel, A matrix panel display device characterized by comprising gradation processing means for outputting to a data voltage driving means.
【請求項7】請求項1のマトリックスパネル表示装置に
おいて、 前記データラッチ手段が前記表示データをラッチするた
めの前記データラッチクロックを、前記動画表示信号に
応じてマスクする手段を有することを特徴とする、マト
リックスパネル表示装置。
7. The matrix panel display device according to claim 1, wherein the data latch means has means for masking the data latch clock for latching the display data according to the moving image display signal. Matrix panel display device.
【請求項8】請求項1のマトリックスパネル表示装置に
おいて、 前記表示メモリが、表示データバス、アドレスバス、メ
モリ制御信号バスに接続されることを特徴とする、マト
リックスパネル表示装置
In matrix panel display device of claim 8 according to claim 1, wherein the display memory, characterized in that it is connected the display data bus, address bus, the memory control signal bus, Mato
Rix panel display device .
【請求項9】請求項8のマトリックスパネル表示装置に
おいて、 前記表示メモリが出力する前記1走査電極分の表示デー
タと、前記データラッチ手段が出力する前記1走査電極
分の表示データは、同一走査電極用の表示データであ
り、 前記表示メモリが表示データを出力するタイミングと、
前記データラッチ手段が表示データを出力するタイミン
グは同一であることを特徴とする、マトリックスパネル
表示装置。
9. The matrix panel display device according to claim 8, wherein the display data for one scan electrode output from the display memory and the display data for one scan electrode output by the data latch means are scanned in the same scan. Display data for electrodes, the display memory output timing display data,
The matrix panel display device, wherein the data latch means output the display data at the same timing.
【請求項10】請求項9のマトリックスパネル表示装置
において、 前記複数の表示データインターフェースへの入力信号は 前記異なるソースから転送される表示データ群と、 前記表示メモリを動作させる、前記表示データ群、前記
アドレス群、前記メモリ制御信号群と、 前記表示メモリからの読みだし位置を決定するフレーム
クロックと、 前記表示メモリが表示データを出力するタイミング、お
よび前記データラッチ手段が表示データを出力するタイ
ミングを決定するラインクロックと、 前記データラッチ手段が前記表示データをラッチするた
めのデータラッチクロックと、 動画表示中であることを示す前記動画表示信号と、 前記正極性、負極性の駆動を指示する交流化信号である
ことを特徴とする、マトリックスパネル表示装置。
10. The matrix panel display device according to claim 9, wherein input signals to the plurality of display data interfaces are display data groups transferred from the different sources, and the display data group operates the display memory. The address group, the memory control signal group, a frame clock that determines a read position from the display memory, a timing at which the display memory outputs display data, and a timing at which the data latch unit outputs display data. A line clock for determining, a data latch clock for the data latch means to latch the display data, the moving image display signal indicating that a moving image is being displayed, and an alternating current for instructing the positive polarity and negative polarity driving. A matrix panel display device, characterized in that it is a digitized signal.
【請求項11】表示データに従い液晶パネルにデータ電
圧を印加するデータ電圧駆動回路において、 異なるソースから転送される表示データ群を独立して入
力する、複数の表示データインターフェースと、 該表示データの一方を記憶し、1走査電極上の表示デー
タを同時に出力する表示メモリと、 該表示データの他方を1走査電極分ラッチし、その後同
時に出力するデータラッチ手段と、 該表示メモリとデータラッチ手段から出力される表示デ
ータのうち、どちらか一つを1ドット単位で選択して出
力する重ね合わせ手段と、 該重ね合わせ手段から出力される表示データと、正極
性、負極性の駆動を指示する交流化信号の組み合せに従
い、前記データ電圧を選択して前記液晶パネルへ出力す
る液晶駆動手段を有し、 前記表示データの他方は、該表示データの他方の表示オ
ン、表示オフを表す表示位置データを1ドット単位で含
み、 前記重ね合わせ手段は、前記表示位置データが前記表示
データの他方の表示オンを表す場合に、前記表示データ
の他方を1ドット単位で選択し出力することを特徴とす
る、データ電圧駆動回路。
11. A data voltage drive circuit for applying a data voltage to a liquid crystal panel according to display data, wherein a plurality of display data interfaces for independently inputting display data groups transferred from different sources, and one of the display data. And a display memory for simultaneously outputting display data on one scanning electrode, a data latch means for latching the other one of the display data for one scanning electrode and then simultaneously outputting the same, and an output from the display memory and the data latch means. Superimposing means for selecting and outputting one of the displayed display data in 1-dot units, display data output from the superimposing means, and alternating current for instructing positive or negative drive A liquid crystal driving means for selecting the data voltage according to a combination of signals and outputting the selected data voltage to the liquid crystal panel; , The display position data indicating the display on / off of the other of the display data is included in a unit of one dot, and the overlaying unit displays the display when the display position data indicates the display on the other side of the display data. A data voltage drive circuit, characterized in that the other of the data is selected and output in dot units.
【請求項12】直交する走査電極とデータ電極の交点で
1ドットを構成する液晶パネルと、該データ電極に表示
情報に従いデータ電圧を印加するデータ電圧駆動手段
と、該走査電極に選択電圧と非選択電圧を印加する走査
電圧駆動手段、とを備えたマトリックスパネル表示装置
において、 該データ電圧駆動手段は、 異なるソースから転送される1ドット当り複数の階調ビ
ットを有する表示データ群を独立して入力する、複数の
表示データインターフェースと、 1ドット当り複数の階調ビットを有する該表示データの
一方を記憶し、1走査電極上の表示データを階調ビット
別に同時に出力する表示メモリと、 1ドット当り複数の階調ビットを有する該表示データの
他方を1走査電極分取り込み、その後階調ビット別に同
時に出力するデータラッチ手段と、 表示メモリとデータラッチ手段から出力される表示デー
タのうち、どちらか一つを1ドット単位で選択して階調
ビット別に出力する重ね合わせ手段と、 マトリックスパネルの階調表示用に、階調ビットのデー
タを変換する階調処理手段と、 該階調処理手段から出力される表示データと、正極性、
負極性の駆動を指示する交流化信号の組み合せに従い、
前記データ電圧を選択して前記液晶パネルへ出力する液
晶駆動手段を有し、 前記表示データの他方は、該表示データの他方の表示オ
ン、表示オフを表す表示位置データを1ドット単位で含
み、 前記重ね合わせ手段は、前記表示位置データが前記表示
データの他方の表示オンを表す場合に、前記表示データ
の他方を1ドット単位で選択し出力することを特徴とす
る、マトリックスパネル表示装置。
12. A liquid crystal panel forming one dot at the intersection of orthogonal scan electrodes and data electrodes, data voltage driving means for applying a data voltage to the data electrodes according to display information, and a selection voltage for the scan electrodes. In a matrix panel display device including a scanning voltage driving unit for applying a selection voltage, the data voltage driving unit independently displays a display data group having a plurality of gradation bits per dot transferred from different sources. A plurality of display data interfaces to be input, a display memory for storing one of the display data having a plurality of gradation bits per dot and simultaneously outputting display data on one scan electrode for each gradation bit; Each of the display data having a plurality of gray scale bits is taken in by one scanning electrode, and then simultaneously output for each gray scale bit. Switch means, a superposing means for selecting one of the display data output from the display memory and the data latch means in a unit of one dot, and outputting for each gradation bit, and for a gradation display of the matrix panel. A grayscale processing means for converting grayscale bit data; display data output from the grayscale processing means;
According to the combination of alternating signals that direct the drive of negative polarity,
Liquid crystal driving means for selecting the data voltage and outputting it to the liquid crystal panel, the other of the display data includes display position data indicating display on and display off of the other of the display data in 1 dot units, The matrix panel display device, wherein the superposing means selects and outputs the other one of the display data in units of one dot when the display position data indicates that the other of the display data is turned on.
【請求項13】直交する走査電極とデータ電極の交点で
1ドットを構成する液晶パネルと、該データ電極に表示
情報に従いデータ電圧を印加するデータ電圧駆動手段
と、該走査電極に選択電圧と非選択電圧を印加する走査
電圧駆動手段、とを備えたマトリックスパネル表示装置
において、 該データ電圧駆動手段は、 異なるソースから転送される1ドット当り複数の階調ビ
ットを有する表示データ群を独立して入力する、複数の
表示データインターフェースと、 1ドット当り複数の階調ビットを有する該表示データの
一方を記憶し、1走査電極上の表示データを階調ビット
別に同時に出力する表示メモリと、 1ドット当り複数の階調ビットを有する該表示データの
他方を1走査電極分取り込み、その後階調ビット別に同
時に出力するデータラッチ手段と、 表示メモリとデータラッチ手段から出力される表示デー
タのうち、どちらか一つを1ドット単位で選択して階調
ビット別に出力する重ね合わせ手段と、 該重ね合わせ手段から出力される階調ビット別の表示デ
ータと、正極性、負極性の駆動を指示する交流化信号の
組み合せに従い、前記データ電圧を選択して前記液晶パ
ネルへ出力する液晶駆動手段を有し、 前記表示データの他方は、該表示データの他方の表示オ
ン、表示オフを表す表示位置データを1ドット単位で含
み、 前記重ね合わせ手段は、前記表示位置データが前記表示
データの他方の表示オンを表す場合に、前記表示データ
の他方を1ドット単位で選択し出力することを特徴とす
る、マトリックスパネル表示装置。
13. A liquid crystal panel forming one dot at the intersection of orthogonal scan electrodes and data electrodes, data voltage driving means for applying a data voltage to the data electrodes in accordance with display information, and a selection voltage for the scan electrodes. In a matrix panel display device including a scanning voltage driving unit for applying a selection voltage, the data voltage driving unit independently displays a display data group having a plurality of gradation bits per dot transferred from different sources. A plurality of display data interfaces to be input, a display memory for storing one of the display data having a plurality of gradation bits per dot, and simultaneously outputting the display data on one scan electrode for each gradation bit; Each of the display data having a plurality of gray scale bits is taken in by one scanning electrode, and then simultaneously output for each gray scale bit. Output means from the display memory and the data latch means, and one of the display data output from the display memory and the data latch means. The display data according to a combination of the display data for each gradation bit and the alternating signal for instructing the drive of the positive polarity and the negative polarity, and selecting the data voltage and outputting it to the liquid crystal panel. The other includes the display position data indicating the display on and the display off of the other of the display data in units of one dot, and the superimposing means determines whether the display position data indicates the display on the other side of the display data. A matrix panel display device, characterized in that the other of the display data is selected and output in units of one dot.
JP21558194A 1994-09-09 1994-09-09 Matrix panel display Expired - Fee Related JP3429866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21558194A JP3429866B2 (en) 1994-09-09 1994-09-09 Matrix panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21558194A JP3429866B2 (en) 1994-09-09 1994-09-09 Matrix panel display

Publications (2)

Publication Number Publication Date
JPH0876721A JPH0876721A (en) 1996-03-22
JP3429866B2 true JP3429866B2 (en) 2003-07-28

Family

ID=16674813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21558194A Expired - Fee Related JP3429866B2 (en) 1994-09-09 1994-09-09 Matrix panel display

Country Status (1)

Country Link
JP (1) JP3429866B2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526019B2 (en) 1999-11-30 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション Image display system, image display device, and image display method
JP5237979B2 (en) * 2000-07-26 2013-07-17 ルネサスエレクトロニクス株式会社 Display control method, display control device, and mobile phone system
JP3620434B2 (en) 2000-07-26 2005-02-16 株式会社日立製作所 Information processing system
JP4594018B2 (en) * 2000-07-26 2010-12-08 ルネサスエレクトロニクス株式会社 Display control device
JP3578141B2 (en) 2001-02-22 2004-10-20 セイコーエプソン株式会社 Display driver, display unit and electronic device
JP2003263140A (en) * 2001-12-27 2003-09-19 Hitachi Ltd Display drive control circuit
JP3826159B2 (en) * 2001-12-27 2006-09-27 株式会社ルネサステクノロジ Display drive control circuit
JP2007213096A (en) * 2001-12-27 2007-08-23 Renesas Technology Corp Display drive control circuit
JP2003262846A (en) * 2002-03-07 2003-09-19 Mitsubishi Electric Corp Display device
JP2005202181A (en) * 2004-01-16 2005-07-28 Mitsubishi Electric Corp Display device driver
JP2006017797A (en) * 2004-06-30 2006-01-19 Nec Electronics Corp Data side drive circuit of flat-panel display device
US20060066596A1 (en) * 2004-09-27 2006-03-30 Sampsell Jeffrey B System and method of transmitting video data
JP2007072450A (en) * 2005-08-10 2007-03-22 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display, method for controlling display data of liquid crystal display and recording medium
JP2007225873A (en) * 2006-02-23 2007-09-06 Hitachi Displays Ltd Image display device
JP4191206B2 (en) * 2006-06-08 2008-12-03 エーユー オプトロニクス コーポレイション Image display system and image display apparatus
JP4369499B2 (en) * 2007-06-13 2009-11-18 エーユー オプトロニクス コーポレイション Image display system
JP5231886B2 (en) * 2008-07-11 2013-07-10 キヤノン株式会社 Image processing apparatus and control method thereof
JP5028463B2 (en) * 2009-11-06 2012-09-19 株式会社ジャパンディスプレイイースト Display device

Also Published As

Publication number Publication date
JPH0876721A (en) 1996-03-22

Similar Documents

Publication Publication Date Title
JP3429866B2 (en) Matrix panel display
US7724269B2 (en) Device for driving a display apparatus
US7180474B2 (en) Display apparatus
US6329973B1 (en) Image display device
JP3744826B2 (en) Display control circuit, electro-optical device, display device, and display control method
KR100965571B1 (en) Liquid Crystal Display Device and Method of Driving The Same
JP3578141B2 (en) Display driver, display unit and electronic device
US20080218500A1 (en) Display driver
KR100547071B1 (en) Display device and display drive circuit
US6525720B1 (en) Liquid crystal display and driving method thereof
US20030020702A1 (en) Scanning line driver circuits, electrooptic apparatuses, electronic apparatuses and semiconductor devices
US7423623B2 (en) Image display device
US20030011549A1 (en) Liquid crystal driving devices
JPH07230077A (en) Liquid crystal display device
JP2003058123A (en) Liquid crystal display device
US6028588A (en) Multicolor display control method for liquid crystal display
JP3882844B2 (en) Display control circuit, electro-optical device, display device, and display control method
JP3235116B2 (en) Liquid crystal display
JP3753977B2 (en) Image display device
KR0139339B1 (en) The alternating current control circuit of liquid crystal driving output
EP1624440A1 (en) Image display device with plural signal output circuits
JPH07334131A (en) Flat panel display method and device therefor
JP2004094261A (en) Display device
JPH1031478A (en) Image information processor
JPH04246688A (en) Color liquid crystal display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees