JP3416509B2 - Video decoding device - Google Patents

Video decoding device

Info

Publication number
JP3416509B2
JP3416509B2 JP06135198A JP6135198A JP3416509B2 JP 3416509 B2 JP3416509 B2 JP 3416509B2 JP 06135198 A JP06135198 A JP 06135198A JP 6135198 A JP6135198 A JP 6135198A JP 3416509 B2 JP3416509 B2 JP 3416509B2
Authority
JP
Japan
Prior art keywords
image data
output
decoding mode
memory
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06135198A
Other languages
Japanese (ja)
Other versions
JPH11262011A (en
Inventor
勝典 平瀬
信一 松浦
弘嗣 村島
昭彦 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP06135198A priority Critical patent/JP3416509B2/en
Publication of JPH11262011A publication Critical patent/JPH11262011A/en
Application granted granted Critical
Publication of JP3416509B2 publication Critical patent/JP3416509B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、MPEG方式で
圧縮符号化された信号を復号化して、原画像の解像度よ
り低い解像度の再生画像を得るのに適した動画像復号化
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a moving picture decoding apparatus suitable for decoding a signal compression-encoded by the MPEG system to obtain a reproduced image having a resolution lower than that of an original image.

【0002】[0002]

【従来の技術】従来から、デジタルTVなどの分野にお
いて画像データを圧縮符号化するための画像符号化方式
として、MPEG(Moving Picture Expert Group)方式
が知られている。
2. Description of the Related Art An MPEG (Moving Picture Expert Group) system has been known as an image coding system for compressing and coding image data in the field of digital TV and the like.

【0003】MPEG方式の代表的なものに、MPEG
1とMPEG2とがある。MPEG1では、順次走査
(ノンインターレース)の画像のみ扱われていたが、M
PEG2では、順次走査の画像だけでなく、飛び越し走
査(インターレース走査)の画像も扱われるようになっ
た。
A typical MPEG system is MPEG.
1 and MPEG2. In MPEG1, only progressive scan (non-interlaced) images are handled, but M
With PEG2, not only progressive scanning images but also interlaced scanning images have come to be handled.

【0004】これらのMPEGの符号化には、動き補償
予測(時間的圧縮)、DCT(空間的圧縮)及びエント
ロピー符号化(可変長符号化)が採用されている。MP
EGの符号化では、まず、16(水平方向画素数)×1
6(垂直方向画素数)の大きさのマクロブロック単位ご
とに、時間軸方向の予測符号化(MPEG1ではフレー
ム予測符号化が、MPEG2ではフレーム予測符号化ま
たはフィールド予測符号化)が行われる。予測符号化方
式に対応してIピクチャ、Pピクチャ、Bピクチャの3
種類の画像タイプが存在する。以下においては、フレー
ム予測符号化を例にとって説明する。
For these MPEG encodings, motion compensation prediction (temporal compression), DCT (spatial compression) and entropy encoding (variable length encoding) are adopted. MP
In EG encoding, first, 16 (horizontal pixel number) × 1
Predictive coding in the time axis direction (frame predictive coding in MPEG1, frame predictive coding or field predictive coding in MPEG2) is performed for each macroblock unit having a size of 6 (the number of pixels in the vertical direction). 3 of I picture, P picture, and B picture corresponding to the predictive coding method
There are different image types. In the following, frame predictive coding will be described as an example.

【0005】(1)Iピクチャ:フレーム内の情報のみ
から符号化された画面で、フレーム間予測を行わずに生
成される画面であり、Iピクチャ内の全てのマクロブロ
ック・タイプは、フレーム内情報のみで符号化するフレ
ーム内符号化である。
(1) I picture: This is a screen encoded only from the information in the frame and is generated without performing inter-frame prediction. All macroblock types in the I picture are in the frame. This is an intra-frame coding in which only information is coded.

【0006】(2)Pピクチャ:IまたはPピクチャか
らの予測を行うことによってできる画面であり、一般的
に、Pピクチャ内のマクロブロック・タイプは、フレー
ム内情報のみで符号化するフレーム内符号化と、過去の
再生画像から予測する順方向フレーム間予測符号化との
両方を含んでいる。
(2) P picture: This is a screen created by performing prediction from an I or P picture. Generally, the macroblock type in a P picture is an intraframe code that is coded using only intraframe information. Encoding and forward inter-frame predictive coding that is predicted from a past reproduced image.

【0007】(3)Bピクチャ:双方向予測によってで
きる画面で、一般的に、以下のマクロブロック・タイプ
を含んでいる。 a.フレーム内情報のみで符号化するフレーム内符号化 b.過去の再生画像から予測する順方向フレーム間予測
符号化 c.未来から予測する逆方向フレーム間予測符号化 d.前後両方の予測による内挿的フレーム間予測符号化 ここで、内挿的フレーム間予測とは、順方向予測と逆方
向予測の2つの予測を対応画素間で平均することをい
う。
(3) B picture: A picture which can be formed by bidirectional prediction, and generally includes the following macroblock types. a. Intra-frame coding in which only intra-frame information is coded b. Forward inter-frame predictive coding for prediction from past reproduced images c. Backward inter-frame predictive coding for prediction from the future d. Interpolative Inter-frame Prediction Coding by Both Pre- and Post-Prediction Here, interpolative inter-frame prediction means averaging two predictions of forward prediction and backward prediction between corresponding pixels.

【0008】MPEG符号器では、原画像の画像データ
は、16(水平方向画素数)×16(垂直方向画素数)
の大きさのマクロブロック単位に分割される。マクロブ
ロック・タイプがフレーム内符号化以外のマクロブロッ
クに対しては、マクロブロック・タイプに応じたフレー
ム間予測が行われ、予測誤差データが生成される。
In the MPEG encoder, the image data of the original image is 16 (horizontal pixel number) × 16 (vertical pixel number)
It is divided into macroblock units of size. For macroblocks whose macroblock type is other than intraframe coding, interframe prediction is performed according to the macroblock type, and prediction error data is generated.

【0009】マクロブロック単位毎の画像データ(マク
ロブロック・タイプがフレーム内符号化である場合)ま
たは予測誤差データ(マクロブロック・タイプがフレー
ム間予測符号化である場合)は、8×8の大きさの4つ
のサブブロックに分割され、各サブブロックの画像デー
タに直交変換の1種である2次元離散コサイン変換(D
CT:Discrete Cosine Transform )が数式5に基づい
て行われる。つまり、図10に示すように、8×8の大
きさのブロック内の各データf(i,j)に基づいて、
uv空間(u:水平周波数,v:垂直周波数)における
各DCT(直交変換)係数F(u,v)が得られる。
The image data for each macroblock (when the macroblock type is intraframe coding) or the prediction error data (when the macroblock type is interframe predictive coding) has a size of 8 × 8. 2D Discrete Cosine Transform (D
CT: Discrete Cosine Transform) is performed based on Equation 5. That is, as shown in FIG. 10, based on each data f (i, j) in the block of 8 × 8 size,
Each DCT (orthogonal transform) coefficient F (u, v) in the uv space (u: horizontal frequency, v: vertical frequency) is obtained.

【0010】[0010]

【数1】 [Equation 1]

【0011】MPEG1では、DCTには、フレームD
CTモードのみであるが、MPEG2のフレーム構造で
は、マクロブロック単位でフレームDCTモードとフィ
ールドDCTモードに切り換えることができる。ただ
し、MPEG2のフィールド構造では、フィールドDC
Tモードのみである。
In MPEG1, the DCT has a frame D.
Although only the CT mode is used, in the frame structure of MPEG2, it is possible to switch between the frame DCT mode and the field DCT mode in macroblock units. However, in the field structure of MPEG2, the field DC
Only in T mode.

【0012】フレームDCTモードでは、16×16の
マクロブロックが、4分割され左上の8×8のブロッ
ク、右上の8×8のブロック、左下の8×8のブロッ
ク、右下の8×8のブロック毎にDCTが行われる。
In the frame DCT mode, a 16 × 16 macroblock is divided into four, and the upper left 8 × 8 block, the upper right 8 × 8 block, the lower left 8 × 8 block, and the lower right 8 × 8 block are divided. DCT is performed for each block.

【0013】一方、フィールドDCTモードでは、16
×16のマクロブロックの左半分の8(水平方向画素
数)×16(垂直方向画素数)のブロック内の奇数ライ
ンのみからなる8×8のデータ群、左半分の8×16の
ブロック内の偶数ラインのみからなる8×8のデータ
群、右半分の8(水平方向画素数)×16(垂直方向画
素数)のブロック内の奇数ラインのみからなる8×8の
データ群および右半分の8×16のブロック内の偶数ラ
インのみからなる8×8のデータ群の各データ群毎にD
CTが行われる。
On the other hand, in the field DCT mode, 16
An 8 × 8 data group consisting of only odd lines in an 8 (horizontal direction pixel number) × 16 (vertical direction pixel number) block in the left half of a × 16 macroblock, and an 8 × 16 block in the left half 8 × 8 data group consisting of only even lines, 8 × 8 data group consisting of only odd lines in the right half 8 (horizontal pixel number) × 16 (vertical pixel number) block and right half 8 D for each data group of the 8 × 8 data group consisting of only even lines in the × 16 block
CT is performed.

【0014】上記のようにして得られたDCT係数に対
して量子化が施され、量子化されたDCT係数が生成さ
れる。量子化されたDCT係数は、ジグザグスキャンま
たはオルタネートスキャンされて1次元に並べられ、可
変長符号器によって符号化される。MPEG符号器から
は、可変長符号器によって得られた変換係数の可変長符
号とともに、マクロブロック・タイプを示す情報を含む
制御情報および動きベクトルの可変長符号が出力され
る。
The DCT coefficient obtained as described above is quantized to generate a quantized DCT coefficient. The quantized DCT coefficients are zigzag-scanned or alternate-scanned, arranged in one dimension, and coded by a variable-length encoder. The MPEG encoder outputs the variable-length code of the transform coefficient obtained by the variable-length encoder, the control information including the information indicating the macroblock type, and the variable-length code of the motion vector.

【0015】図4は、MPEG復号器の構成を示すブロ
ック図である。
FIG. 4 is a block diagram showing the structure of the MPEG decoder.

【0016】変換係数の可変長符号は、可変長復号化器
101に送られる。マクロブロック・タイプを含む制御
信号はCPU110に送られる。動きベクトルの可変長
符号は、可変長復号化器109に送られて復号化され
る。可変長復号化器109によって得られた動きベクト
ルは、第1参照画像用メモリ106および第2参照画像
用メモリ107に、参照画像の切り出し位置を制御する
ための制御信号として送られる。
The variable length code of the transform coefficient is sent to the variable length decoder 101. Control signals including the macroblock type are sent to the CPU 110. The variable length code of the motion vector is sent to the variable length decoder 109 to be decoded. The motion vector obtained by the variable length decoder 109 is sent to the first reference image memory 106 and the second reference image memory 107 as a control signal for controlling the cutout position of the reference image.

【0017】可変長復号化器101は、変換係数の可変
長符号を復号化する。逆量子化器102は、可変長復号
化器101から得られた変換係数(量子化されたDCT
係数)を逆量子化してDCT係数に変換する。
The variable length decoder 101 decodes the variable length code of the transform coefficient. The inverse quantizer 102 receives the transform coefficient (quantized DCT) obtained from the variable length decoder 101.
Coefficient) is inversely quantized and converted into a DCT coefficient.

【0018】逆DCT回路103は、逆量子化器102
で生成されたDCT係数列を8×8のサブブロック単位
のDCT係数に戻すとともに、数式2に示す逆変換式に
基づいて8×8の逆DCTを行う。つまり、図5に示す
ように、8×8のDCT係数F(u,v)に基づいて、
8×8のサブブロック単位のデータf(i,j)が得ら
れる。また、4つのサブブロック単位のデータf(i,
j)に基づいて1つのマクロブロック単位の再生画像デ
ータまたは予測誤差データを生成する。
The inverse DCT circuit 103 includes an inverse quantizer 102.
The DCT coefficient sequence generated in step 1 is returned to the DCT coefficient in 8 × 8 sub-block units, and 8 × 8 inverse DCT is performed based on the inverse transform equation shown in Equation 2. That is, as shown in FIG. 5, based on the 8 × 8 DCT coefficient F (u, v),
Data f (i, j) in 8 × 8 sub-block units are obtained. Further, the data f (i,
Based on j), reproduced image data or prediction error data in units of one macroblock is generated.

【0019】[0019]

【数2】 [Equation 2]

【0020】逆DCT回路103によって生成されたマ
クロブロック単位の予測誤差データには、そのマクロブ
ロック・タイプに応じた参照画像データが加算器104
によって加算されて、再生画像データが生成される。参
照画像データは、スイッチ112を介して加算器104
に送られる。ただし、逆DCT回路103から出力され
たデータがフレーム内符号に対する再生画像データであ
る場合には、参照画像データは加算されない。
In the prediction error data in macroblock units generated by the inverse DCT circuit 103, reference image data according to the macroblock type is added by the adder 104.
Are added to generate reproduced image data. The reference image data is added to the adder 104 via the switch 112.
Sent to. However, when the data output from the inverse DCT circuit 103 is the reproduced image data for the intraframe code, the reference image data is not added.

【0021】逆DCT回路103または加算器104に
よって得られたマクロブロック単位の画像データが、B
ピクチャに対する再生画像データである場合には、その
再生画像データはスイッチ113に送られる。
The image data in macroblock units obtained by the inverse DCT circuit 103 or the adder 104 is B
If the reproduced image data is for a picture, the reproduced image data is sent to the switch 113.

【0022】逆DCT回路103または加算器104に
よって得られたマクロブロック単位の再生画像データ
が、IピクチャまたはPピクチャに対する再生画像デー
タである場合には、その再生画像データはスイッチ11
1を介して第1参照画像用メモリ106または第2参照
画像用メモリ107に格納される。スイッチ111は、
CPU110によって制御される。
When the reproduced image data in macro block units obtained by the inverse DCT circuit 103 or the adder 104 is the reproduced image data for the I picture or P picture, the reproduced image data is the switch 11
1 is stored in the first reference image memory 106 or the second reference image memory 107. The switch 111 is
It is controlled by the CPU 110.

【0023】平均化部108は、メモリ106、107
から読出された再生画像データを平均して、内挿的フレ
ーム間予測符号化に用いられる参照画像データを生成す
る。
The averaging unit 108 includes the memories 106 and 107.
The reproduced image data read from is averaged to generate reference image data used in the inter-frame predictive coding.

【0024】スイッチ112は、CPU110によって
次のように制御される。逆DCT回路103から出力さ
れたデータがフレーム内符号に対する再生画像データで
ある場合には、スイッチ112の共通端子が接地端子に
切り換えられる。
The switch 112 is controlled by the CPU 110 as follows. When the data output from the inverse DCT circuit 103 is the reproduced image data for the intraframe code, the common terminal of the switch 112 is switched to the ground terminal.

【0025】逆DCT回路103から出力されたデータ
が順方向フレーム間予測符号に対する予測誤差データで
ある場合または逆方向フレーム間予測符号に対する予測
誤差データである場合には、スイッチ112の共通端子
が第1参照画像用メモリ106の出力が送られる端子ま
たは第2参照画像用メモリ107の出力が送られる端子
のいずれか一方を選択するように切り換えられる。な
お、参照画像用メモリ106、107から参照画像が読
み出される場合には、可変長復号化器109からの動き
ベクトルに基づいて、参照画像の切り出し位置が制御さ
れる。
When the data output from the inverse DCT circuit 103 is the prediction error data for the forward inter-frame prediction code or the prediction error data for the backward inter-frame prediction code, the common terminal of the switch 112 is the first terminal. It is switched to select either the terminal to which the output of the 1-reference image memory 106 is sent or the terminal to which the output of the second reference-image memory 107 is sent. When the reference image is read from the reference image memories 106 and 107, the cut-out position of the reference image is controlled based on the motion vector from the variable length decoder 109.

【0026】逆DCT回路103から出力されたデータ
が内挿的フレーム間予測符号に対する予測誤差データで
ある場合には、スイッチ112の共通端子が平均化部1
08の出力が送られる端子を選択するように切り換えら
れる。
When the data output from the inverse DCT circuit 103 is prediction error data for the interpolative interframe prediction code, the common terminal of the switch 112 is the averaging unit 1.
It is switched to select the terminal to which the 08 output is sent.

【0027】スイッチ113は、加算器104から送ら
れてくるBピクチャに対する再生画像データ、参照画像
用メモリ106に格納されたIピクチャまたはPピクチ
ャに対する再生画像データ、参照画像用メモリ107に
格納されたIピクチャまたはPピクチャに対する再生画
像データが原画像の順序と同じ順番で出力されるように
CPU110によって制御される。復号器から出力され
た画像データはモニタ装置に与えられ、モニタ装置の表
示画面に原画像が表示される。
The switch 113 stores reproduced image data for the B picture sent from the adder 104, reproduced image data for the I picture or P picture stored in the reference image memory 106, and stored in the reference image memory 107. The CPU 110 controls the reproduced image data for the I picture or P picture to be output in the same order as the original image. The image data output from the decoder is given to the monitor device, and the original image is displayed on the display screen of the monitor device.

【0028】[0028]

【発明が解決しようとする課題】ところで、本出願人
は、原画像の解像度より低い解像度の再生画像を得る場
合に、DCT係数のうちの一部のみを使用して逆DCT
を行って得た画像に基づいて再生画像を生成することに
より、原画像に対して解像度の低い再生画像を生成する
方法(以下第1方法という)を開発した。
The applicant of the present invention, when obtaining a reproduced image having a resolution lower than the resolution of the original image, uses only a part of the DCT coefficient for the inverse DCT.
By developing a reproduced image based on the image obtained by performing the above, a method (hereinafter, referred to as a first method) for generating a reproduced image having a lower resolution than the original image was developed.

【0029】また、本出願人は、DCT係数のうちの一
部のみを使用して逆DCTを行って得た画像に基づいて
第1の再生画像を生成し、当該第1の再生画像に対して
水平方向間引きおよび垂直方向間引きのうち、少なくと
も垂直方向間引きを行って、原画像に対して解像度の低
い第2の再生画像を生成する方法(以下第2方法とい
う)を開発した。上記第1方法および第2方法とも、公
知技術(従来技術)ではない。
Further, the applicant of the present invention generates a first reproduced image based on an image obtained by performing inverse DCT using only a part of the DCT coefficients, and generates a first reproduced image for the first reproduced image. Then, a method (hereinafter referred to as a second method) has been developed in which at least vertical thinning out of horizontal thinning and vertical thinning is performed to generate a second reproduced image having a lower resolution than the original image. Neither the first method nor the second method described above is a known technique (conventional technique).

【0030】上記第1方法と第2方法とを比較すると、
再生画像によって得られる画質は第1方法の方が高い
が、参照画像用メモリの容量は第1方法の方が少なくす
ることができる。したがって、いずれの方法をも用途に
応じて選択できるような復号器があれば便利である。
Comparing the first method and the second method,
Although the image quality obtained by the reproduced image is higher in the first method, the capacity of the reference image memory can be reduced in the first method. Therefore, it would be convenient to have a decoder that can select either method according to the application.

【0031】この発明は、復号化された画像の画質が異
なる2種類の復号化を選択できる動画像再生装置を提供
することを目的とする。
An object of the present invention is to provide a moving picture reproducing apparatus capable of selecting two kinds of decoding in which the quality of a decoded image is different.

【0032】[0032]

【課題を解決するための手段】この発明による第1の動
画像符号化装置は、直交変換係数のうち、水平周波数の
低域部分の係数のみを使用して逆直交変換を行うことに
より、ブロック単位毎に水平方向の画素数が1/2に削
減された第1の再生画像データを生成する第1の再生画
像データ生成手段、前記第1の再生画像テータを垂直方
向に1/2に間引いて、水平方向および垂直方向の画素
数がそれぞれ1/2に削減された第2の再生画像データ
を生成する第2の再生画像データ生成手段、前記第1の
再生画像データに基づいて復号化データを生成する第1
復号モードと、前記第2の再生画像データに基づいて復
号化データを生成する第2復号モードを有し、復号モー
ドが前記第1復号モードである場合には前記第1の再生
画像データを出力し、該復号モードが前記第2復号モー
ドである場合には前記第2の再生画像データを出力する
第1の切替手段、前記第1の切替手段から出力される画
像データを格納する参照画像メモリと、前記参照画像メ
モリから出力される前記第2の再生画像データに対し
て、間引かれた水平ラインを内挿する垂直内挿処理手
段、ならびに前記復号モードが第1復号モードである場
合には前記参照画像メモリから出力される画像データを
出力し、該復号モードが第2復号モードである場合には
前記垂直内挿処理手段から出力される画像データを出力
する第2の切替手段、を備えていることを特徴とする。
A first moving picture coding apparatus according to the present invention performs block inverse transform by using only a coefficient of a low frequency part of a horizontal frequency among orthogonal transform coefficients. First reproduction image data generation means for generating first reproduction image data in which the number of pixels in the horizontal direction is reduced to 1/2 for each unit, and the first reproduction image data is thinned out to 1/2 in the vertical direction. Second reproduction image data generating means for generating second reproduction image data in which the number of pixels in the horizontal direction and the number of pixels in the vertical direction are respectively reduced to 1/2, and decoded data based on the first reproduction image data. First to generate
It has a decoding mode and a second decoding mode for generating decoded data based on the second reproduced image data, and outputs the first reproduced image data when the decoding mode is the first decoding mode. If the decoding mode is the second decoding mode, the first switching unit that outputs the second reproduced image data, and the reference image memory that stores the image data output from the first switching unit And vertical interpolation processing means for interpolating thinned-out horizontal lines with respect to the second reproduced image data output from the reference image memory, and when the decoding mode is the first decoding mode. Second switching means for outputting the image data output from the reference image memory, and for outputting the image data output from the vertical interpolation processing means when the decoding mode is the second decoding mode, Characterized in that it comprises.

【0033】この発明による第2の動画像符号化装置
は、入力信号から得られた所定の大きさのブロック単位
の直交変換係数のうち、水平周波数の高域部分の係数を
除去して変換係数を半分に削減する係数削減回路、前記
係数削減回路によって削減された変換係数を用いて逆直
交変換を行うことにより、ブロック単位毎に水平方向の
画素数が1/2に削減された再生画像データまたは時間
軸予測誤差データを得る逆直交変換回路、前記逆直交変
換回路によって得られた時間軸予測誤差データと所定の
参照画像データとに基づいて、水平方向の画素数が1/
2に削減された再生画像データを生成する加算器、前記
加算器によって得られた再生画像データ(以下、第1の
再生画像データという)を垂直方向に1/2に間引い
て、水平方向および垂直方向の画素数がそれぞれ1/2
に削減された第2の再生画像データを生成するための垂
直間引回路、前記第1の再生画像データに基づいて復号
化データを生成する第1復号モードと、前記第2の再生
画像データに基づいて復号化データを生成する第2復号
モードを有し、復号モードが第1復号モードである場合
には前記第1の再生画像データを出力し、該復号モード
が第2復号モードである場合には前記第2の再生画像デ
ータを出力する第1の切替手段、前記第1の切替手段か
ら出力される画像データを第1参照画像用メモリまたは
第2参照画像用メモリに送るためのメモリ選択用スイッ
チ、前記第1参照画像用メモリから出力される画像デー
タに対して前記垂直間引回路によって間引かれた水平ラ
インを内挿するための第1垂直内挿回路、前記第2参照
画像用メモリから出力される画像データに対して前記垂
直間引回路によって間引かれた水平ラインを内挿するた
めの第2垂直内挿回路、前記第1参照画像用メモリから
出力される画像データおよび前記第1垂直内挿回路から
出力される画像データのうち、前記復号モードが第1復
号モードである場合には前記第1参照画像用メモリから
出力される画像データを選択し、前記復号モードが第2
復号モードである場合には前記第1垂直内挿回路から出
力される画像データを選択する第2の切替手段、前記第
2参照画像用メモリから出力される画像データおよび前
記第2垂直内挿回路から出力される画像データのうち、
前記復号モードが第1復号モードである場合には前記第
2参照画像用メモリから出力される画像データを選択
し、該復号モードが第2復号モードである場合には前記
第2垂直内挿回路から出力される画像データを選択する
第3の切替手段、前記第2の切替手段から出力される画
像データと前記第3の切替手段から出力される画像デー
タとの平均をとる平均化回路、前記第2の切替手段から
出力される画像データ、前記第3の切替手段から出力さ
れる画像データ、前記平均化回路から出力される画像デ
ータおよび接地電圧を切り換えて、前記加算器に参照画
像データとして送る参照画像切替スイッチ、ならびに前
記第1の切替手段から出力される画像データ、前記第1
参照画像用メモリから出力される画像データおよび前記
第2参照画像用メモリから出力される画像データを切り
換えて出力する出力画像データ切替スイッチ、を備えて
いることを特徴とする。
The second moving image coding apparatus according to the present invention removes the coefficient in the high frequency part of the horizontal frequency from the orthogonal transform coefficient of the block unit of a predetermined size obtained from the input signal and transforms the coefficient. Coefficient reproduction circuit that reduces the number of pixels in the horizontal direction by half by performing inverse orthogonal transform using the conversion coefficient reduced by the coefficient reduction circuit and the conversion coefficient reduced by the coefficient reduction circuit. Alternatively, an inverse orthogonal transform circuit that obtains time-axis prediction error data, and the number of pixels in the horizontal direction is 1 / n based on the time-axis prediction error data obtained by the inverse orthogonal transform circuit and predetermined reference image data.
An adder for generating reproduction image data reduced to 2, and reproduction image data (hereinafter referred to as first reproduction image data) obtained by the adder is decimated to ½ in the vertical direction so that the horizontal and vertical directions are reduced. 1/2 the number of pixels in each direction
A vertical thinning circuit for generating the reduced second reproduced image data, a first decoding mode for generating decoded data based on the first reproduced image data, and a second reproduced image data. A second decoding mode for generating decoded data based on the first decoding image data is output when the decoding mode is the first decoding mode, and the decoding mode is the second decoding mode. A first switching means for outputting the second reproduced image data, and a memory selection for transmitting the image data output from the first switching means to the first reference image memory or the second reference image memory. Switch, a first vertical interpolation circuit for interpolating a horizontal line thinned by the vertical thinning circuit with respect to the image data output from the first reference image memory, the second reference image From memory A second vertical interpolation circuit for interpolating a horizontal line thinned by the vertical thinning circuit to the input image data, the image data output from the first reference image memory, and the first When the decoding mode is the first decoding mode among the image data output from the vertical interpolation circuit, the image data output from the first reference image memory is selected, and the decoding mode is set to the second decoding mode.
When in the decoding mode, second switching means for selecting image data output from the first vertical interpolation circuit, image data output from the second reference image memory, and the second vertical interpolation circuit. Of the image data output from
When the decoding mode is the first decoding mode, the image data output from the second reference image memory is selected, and when the decoding mode is the second decoding mode, the second vertical interpolation circuit Third switching means for selecting image data output from the second switching means, an averaging circuit for averaging the image data output from the second switching means and the image data output from the third switching means, The image data output from the second switching unit, the image data output from the third switching unit, the image data output from the averaging circuit, and the ground voltage are switched and used as reference image data in the adder. A reference image changeover switch to send, and image data output from the first changeover means, the first changeover means
An output image data change-over switch for switching and outputting the image data output from the reference image memory and the image data output from the second reference image memory.

【0034】この発明による第3の動画像符号化装置
は、入力信号から得られた所定の大きさのブロック単位
の直交変換係数のうち、水平周波数の高域部分の係数を
除去して変換係数を半分に削減する係数削減回路、前記
係数削減回路によって削減された変換係数を用いて逆直
交変換を行うことにより、ブロック単位毎に水平方向の
画素数が1/2に削減された再生画像データまたは時間
軸予測誤差データを得る逆直交変換回路、前記逆直交変
換回路によって得られた時間軸予測誤差データと所定の
参照画像データとに基づいて、水平方向の画素数が1/
2に削減された再生画像データを生成する加算器、前記
加算器によって得られた再生画像データ(以下、第1の
再生画像データという)を垂直方向に1/2に間引い
て、水平方向および垂直方向の画素数がそれぞれ1/2
に削減された第2の再生画像データを生成するための垂
直間引回路、前記第1の再生画像データに基づいて復号
化データを生成する第1復号モードと、前記第2の再生
画像データに基づいて復号化データを生成する第2復号
モードを有し、復号モードが第1復号モードである場合
には前記第1の再生画像データを出力し、該復号モード
が第2復号モードである場合には前記第2の再生画像デ
ータを出力する第1の切替手段、第1の参照画像用メモ
リを接続するための第1メモリ接続用入力端子および第
1メモリ接続用出力端子、第2の参照画像用メモリを接
続するための第2メモリ接続用入力端子および第2メモ
リ接続用出力端子、前記第1の切替手段から出力される
画像データを前記第1メモリ接続用入力端子または前記
第2メモリ接続用入力端子に送るためのメモリ選択用ス
イッチ、前記第1メモリ接続用出力端子から出力される
画像データに対して前記垂直間引回路によって間引かれ
た水平ラインを内挿するための第1垂直内挿回路、前記
第2メモリ接続用出力端子から出力される画像データに
対して前記垂直間引回路によって間引かれた水平ライン
を内挿するための第2垂直内挿回路、前記第1メモリ接
続用出力端子から出力される画像データおよび前記第1
垂直内挿回路から出力される画像データのうち、前記復
号モードが第1復号モードである場合には前記第1メモ
リ接続用出力端子から出力される画像データを選択し、
該復号モードが第2復号モードである場合には前記第1
垂直内挿回路から出力される画像データを選択する第2
の切替手段、前記第2メモリ接続用出力端子から出力さ
れる画像データおよび前記第2垂直内挿回路から出力さ
れる画像データのうち、前記復号モードが第1復号モー
ドである場合には前記第2メモリ接続用出力端子から出
力される画像データを選択し、該復号モードが第2復号
モードである場合には前記第2垂直内挿回路から出力さ
れる画像データを選択する第3の切替手段、前記第2の
切替手段から出力される画像データと前記第3の切替手
段から出力される画像データとの平均をとる平均化回
路、前記第2の切替手段から出力される画像データ、前
記第3の切替手段から出力される画像データ、前記平均
化回路から出力される画像データおよび接地電圧を切り
換えて、前記加算器に参照画像データとして送る参照画
像切替スイッチ、ならびに前記第1の切替手段から出力
される画像データ、前記第1メモリ接続用出力端子から
出力される画像データおよび前記第2メモリ接続用出力
端子から出力される画像データを切り換えて出力する出
力画像データ切替スイッチ、を備えていることを特徴と
する。
The third moving picture coding apparatus according to the present invention removes the coefficient of the high frequency part of the horizontal frequency from the orthogonal transform coefficient of the block unit of a predetermined size obtained from the input signal and transforms the coefficient. Coefficient reproduction circuit that reduces the number of pixels in the horizontal direction by half by performing inverse orthogonal transform using the conversion coefficient reduced by the coefficient reduction circuit and the conversion coefficient reduced by the coefficient reduction circuit. Alternatively, an inverse orthogonal transform circuit that obtains time-axis prediction error data, and the number of pixels in the horizontal direction is 1 / n based on the time-axis prediction error data obtained by the inverse orthogonal transform circuit and predetermined reference image data.
An adder for generating reproduction image data reduced to 2, and reproduction image data (hereinafter referred to as first reproduction image data) obtained by the adder is decimated to ½ in the vertical direction so that the horizontal and vertical directions are reduced. 1/2 the number of pixels in each direction
A vertical thinning circuit for generating the reduced second reproduced image data, a first decoding mode for generating decoded data based on the first reproduced image data, and a second reproduced image data. A second decoding mode for generating decoded data based on the first decoding image data is output when the decoding mode is the first decoding mode, and the decoding mode is the second decoding mode. A first switching means for outputting the second reproduced image data, a first memory connection input terminal and a first memory connection output terminal for connecting a first reference image memory, and a second reference A second memory connection input terminal and a second memory connection output terminal for connecting an image memory, and image data output from the first switching means is the first memory connection input terminal or the second memory. For connection Switch for sending to the output terminal, a first vertical inner for interpolating the horizontal line thinned by the vertical thinning circuit with respect to the image data output from the first memory connecting output terminal Interpolation circuit, second vertical interpolation circuit for interpolating horizontal lines thinned by the vertical thinning circuit with respect to image data output from the second memory connection output terminal, first memory connection Image data output from the output terminal for data and the first
Of the image data output from the vertical interpolation circuit, when the decoding mode is the first decoding mode, the image data output from the first memory connection output terminal is selected,
When the decoding mode is the second decoding mode, the first
Second selection of image data output from vertical interpolation circuit
Of the switching means, the image data output from the second memory connection output terminal, and the image data output from the second vertical interpolation circuit, if the decoding mode is the first decoding mode. Third switching means for selecting image data output from the output terminal for connecting two memories, and selecting image data output from the second vertical interpolation circuit when the decoding mode is the second decoding mode. An averaging circuit for averaging the image data output from the second switching unit and the image data output from the third switching unit; the image data output from the second switching unit; No. 3, the image data output from the switching means, the image data output from the averaging circuit, and the ground voltage are switched and sent to the adder as reference image data. And an output image for switching and outputting the image data output from the first switching unit, the image data output from the first memory connection output terminal, and the image data output from the second memory connection output terminal. A data changeover switch is provided.

【0035】[0035]

【発明の実施の形態】以下、図面を参照して、この発明
をMPEG復号器に適用した場合の実施の形態について
説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention applied to an MPEG decoder will be described below with reference to the drawings.

【0036】以下、図1〜図3を参照して、この発明の
実施の形態について説明する。
Embodiments of the present invention will be described below with reference to FIGS.

【0037】図1は、MPEG復号器の構成を示してい
る。
FIG. 1 shows the structure of the MPEG decoder.

【0038】このMPEG復号器では、復号モードとし
て高画質モードと低画質モードとがある。復号モード
は、ユーザまたは製造元によって設定される。
This MPEG decoder has a high image quality mode and a low image quality mode as decoding modes. The decryption mode is set by the user or the manufacturer.

【0039】MPEG復号器は、集積回路50と、集積
回路50に接続される第1参照画像用メモリ7および第
2参照画像用メモリ8とを備えている。集積回路50に
は、第1参照画像用メモリ接続用の入力端子61および
出力端子62、第2参照画像用メモリ接続用の入力端子
91および出力端子92が設けられている。
The MPEG decoder comprises an integrated circuit 50 and a first reference image memory 7 and a second reference image memory 8 connected to the integrated circuit 50. The integrated circuit 50 is provided with an input terminal 61 and an output terminal 62 for connecting the first reference image memory, and an input terminal 91 and an output terminal 92 for connecting the second reference image memory.

【0040】第1参照画像用メモリ接続用の入力端子6
1および出力端子62には、第1の主メモリ71が接続
される。第2参照画像用メモリ接続用の入力端子91お
よび出力端子92には、第2の主メモリ81が接続され
る。
Input terminal 6 for connecting the first reference image memory
A first main memory 71 is connected to 1 and the output terminal 62. The second main memory 81 is connected to the input terminal 91 and the output terminal 92 for connecting the second reference image memory.

【0041】復号モードとして高画質モードが設定され
る場合には、図1に示すように、第1の主メモリ71に
第1の追加メモリ72が接続され、第2の主メモリ81
に第2の追加メモリ82が接続される。復号モードとし
て低画質モードが設定される場合には、これらの追加メ
モリ72、82を接続する必要はない。
When the high image quality mode is set as the decoding mode, as shown in FIG. 1, the first main memory 71 is connected to the first additional memory 72, and the second main memory 81 is connected.
To the second additional memory 82. When the low image quality mode is set as the decoding mode, it is not necessary to connect these additional memories 72 and 82.

【0042】つまり、復号モードとして高画質モードが
設定される場合には、第1参照画像用メモリ7は第1の
主メモリ71および第1の追加メモリ72から構成さ
れ、第2参照画像用メモリ8は第2の主メモリ81およ
び第2の追加メモリ82から構成される。復号モードと
して低画質モードが設定される場合には、第1参照画像
用メモリ7は第1の主メモリ71のみから構成され、第
2参照画像用メモリ8は第2の主メモリ81のみから構
成される。
That is, when the high image quality mode is set as the decoding mode, the first reference image memory 7 is composed of the first main memory 71 and the first additional memory 72, and the second reference image memory. 8 is composed of a second main memory 81 and a second additional memory 82. When the low image quality mode is set as the decoding mode, the first reference image memory 7 includes only the first main memory 71, and the second reference image memory 8 includes only the second main memory 81. To be done.

【0043】集積回路50は、可変長復号化器1、逆量
子化器2、水平高域係数除去回路3、逆DCT回路4、
加算器5、第1スイッチ31、垂直間引回路6、第2ス
イッチ32、第3スイッチ33、第1参照画像用メモリ
接続用の入力端子61および出力端子62、第2参照画
像用メモリ接続用の入力端子91および出力端子92、
第4スイッチ34、第1垂直内挿回路9、第5スイッチ
35、第6スイッチ36、第2垂直内挿回路10、第7
スイッチ37、平均化部11、第8スイッチ38、第9
スイッチ39、可変長復号化器12、ベクトル値変換回
路13、フォーマット変換回路14およびCPU20を
備えている。
The integrated circuit 50 includes a variable length decoder 1, an inverse quantizer 2, a horizontal high frequency coefficient removing circuit 3, an inverse DCT circuit 4,
Adder 5, first switch 31, vertical thinning circuit 6, second switch 32, third switch 33, first reference image memory connection input terminal 61 and output terminal 62, second reference image memory connection Input terminal 91 and output terminal 92 of
Fourth switch 34, first vertical interpolation circuit 9, fifth switch 35, sixth switch 36, second vertical interpolation circuit 10, seventh
Switch 37, averaging unit 11, eighth switch 38, ninth
A switch 39, a variable length decoder 12, a vector value conversion circuit 13, a format conversion circuit 14 and a CPU 20 are provided.

【0044】変換係数の可変長符号は、可変長復号化器
1に送られる。マクロブロック・タイプを含む制御信号
はCPU20に送られる。また、ユーザまたは製造元が
設定した復号モードを表す信号が初期設定時にCPU2
0に送られる。
The variable length code of the transform coefficient is sent to the variable length decoder 1. Control signals including the macroblock type are sent to the CPU 20. In addition, the signal indicating the decoding mode set by the user or the manufacturer is set to the CPU 2 at the time of initial setting.
Sent to 0.

【0045】動きベクトルの可変長符号は、可変長復号
化器12に送られて復号化される。可変長復号化器12
によって得られた動きベクトルは、ベクトル値変換回路
13に送られる。ベクトル値変換回路13には、CPU
20から復号モードを表す信号が制御信号として送られ
る。
The variable length code of the motion vector is sent to the variable length decoder 12 to be decoded. Variable length decoder 12
The motion vector obtained by is transmitted to the vector value conversion circuit 13. The vector value conversion circuit 13 includes a CPU
A signal indicating the decoding mode is sent from 20 as a control signal.

【0046】ベクトル値変換回路13は、復号モードが
高画質モードである場合には、入力された動きベクトル
を、その水平方向の大きさが1/2になるように変換す
る。復号モードが低画質モードである場合には、ベクト
ル値変換回路13は、入力された動きベクトルを、その
水平方向および垂直方向の大きさがそれぞれ1/2にな
るように変換する。
When the decoding mode is the high image quality mode, the vector value conversion circuit 13 converts the input motion vector so that its horizontal size is ½. When the decoding mode is the low image quality mode, the vector value conversion circuit 13 converts the input motion vector so that its horizontal and vertical magnitudes are each ½.

【0047】ベクトル値変換回路13によって得られた
動きベクトルは、第1参照画像用メモリ7および第2参
照画像用メモリ8に、参照画像の切り出し位置を制御す
るための制御信号として送られる。
The motion vector obtained by the vector value conversion circuit 13 is sent to the first reference image memory 7 and the second reference image memory 8 as a control signal for controlling the cutout position of the reference image.

【0048】可変長復号化器1は、変換係数の可変長符
号を復号化する。逆量子化器2は、可変長復号化器1か
ら得られた変換係数(量子化されたDCT係数)を逆量
子化してDCT係数に変換する。水平高域係数除去回路
(係数削減回路)3は、図2(a)に示すように、逆量
子化器2で生成されたDCT係数列を8(水平方向画素
数)×8(垂直方向画素数)のサブブロック単位に対応
する8×8のDCT係数F(u,v)(ただし、u=
0,1,…7、v=0,1,…7)に戻すとともに、各
サブブロックの水平周波数の高域部分のDCT係数を除
去して、図2(b)に示すように4(水平周波数方向
u)×8(垂直周波数方向v)の数のDCT係数F
(u,v)(ただし、u=0,1,…3、v=0,1,
…7)に変換する。
The variable length decoder 1 decodes the variable length code of the transform coefficient. The inverse quantizer 2 inversely quantizes the transform coefficient (quantized DCT coefficient) obtained from the variable length decoder 1 and transforms it into a DCT coefficient. As shown in FIG. 2A, the horizontal high frequency coefficient removing circuit (coefficient reducing circuit) 3 sets the DCT coefficient sequence generated by the inverse quantizer 2 to 8 (horizontal pixel number) × 8 (vertical pixel number). Number) of 8 × 8 DCT coefficients F (u, v) (where u =
0,1, ... 7, v = 0,1, ... 7), and remove the DCT coefficient of the high frequency part of the horizontal frequency of each sub-block to obtain 4 (horizontal) as shown in FIG. Number of DCT coefficients F of frequency direction u) × 8 (vertical frequency direction v)
(U, v) (where u = 0, 1, ... 3, v = 0, 1,
… Convert to 7).

【0049】逆DCT回路4は、水平高域係数除去回路
3で生成された4×8の数のDCT係数に、数式3で示
すような4×8の逆DCTを施して、図2(c)に示す
ような元のサブブロック単位のデータが水平方向に1/
2に圧縮された4(水平方向画素数)×8(垂直方向画
素数)のデータ数からなるデータf(i,j)(ただ
し、i=0,1,…3、j=0,1,…7)を生成す
る。
The inverse DCT circuit 4 subjects the 4 × 8 number of DCT coefficients generated by the horizontal high frequency coefficient removing circuit 3 to the inverse DCT of 4 × 8 as shown in Equation 3 to obtain the result shown in FIG. ) The original sub-block unit data as shown in
Data f (i, j) composed of 4 (horizontal pixel number) × 8 (vertical pixel number) data compressed to 2 (where i = 0, 1, ... 3, j = 0,1, ... 7) is generated.

【0050】[0050]

【数3】 [Equation 3]

【0051】また、このようにして得られた1つのマク
ロブロックを構成する4つのサブブロック単位に対応す
る画像データに基づいて水平方向が1/2に圧縮された
8×16の1つのマクロブロック単位の再生画像データ
または予測誤差データを生成する。したがって、逆DC
T回路4によって得られるマクロブロック単位のデータ
量は、原画像のマクロブロック単位の画像データ量の半
分となる。
Further, one macroblock of 8 × 16 compressed in the horizontal direction by 1/2 based on the image data corresponding to the unit of four sub-blocks constituting one macroblock thus obtained. The unit reproduction image data or prediction error data is generated. Therefore, the inverse DC
The amount of data in macroblock units obtained by the T circuit 4 is half the amount of image data in macroblock units of the original image.

【0052】逆DCT回路4によって生成された水平方
向が1/2に圧縮された8×16のマクロブロック単位
の予測誤差データには、そのマクロブロック・タイプに
応じた参照画像データ(水平方向が1/2に圧縮された
8×16のマクロブロック単位の参照画像データ)が加
算器5によって加算され、再生画像データが生成され
る。参照画像データは、スイッチ13を介して加算器5
に送られる。ただし、逆DCT回路4から出力された画
像データがフレーム内符号に対する再生画像データであ
る場合には、参照画像データは加算されない。
In the prediction error data generated by the inverse DCT circuit 4 in units of 8 × 16 macroblocks compressed in the horizontal direction by 1/2, reference image data (horizontal direction is Reference image data in units of 8 × 16 macroblocks compressed to ½) are added by the adder 5 to generate reproduced image data. The reference image data is added to the adder 5 via the switch 13.
Sent to. However, if the image data output from the inverse DCT circuit 4 is the reproduced image data for the intraframe code, the reference image data is not added.

【0053】第1スイッチ31および第2スイッチ32
は、復号モードが高画質モードである場合には第1の再
生画像データを第3スイッチ33および第9スイッチ3
9に送るように、復号モードが低画質モードである場合
には第1の再生画像データを垂直間引回路6に送るとと
もに垂直間引回路6によって得られた第2の再生画像デ
ータを第3スイッチ33および第9スイッチ39に送る
ように、CPU20によって制御される。
First switch 31 and second switch 32
When the decoding mode is the high image quality mode, the first reproduction image data is set to the third switch 33 and the ninth switch 3
9, when the decoding mode is the low image quality mode, the first reproduction image data is sent to the vertical thinning circuit 6 and the second reproduction image data obtained by the vertical thinning circuit 6 is sent to the third thinning circuit. It is controlled by the CPU 20 to send to the switch 33 and the ninth switch 39.

【0054】垂直間引回路6は、送られてきた8×16
のマクロブロック単位の第1の再生画像データを、垂直
方向に1/2に間引くことにより、8×8のマクロブロ
ック単位の第2の再生画像データに変換する。したがっ
て、垂直間引回路6によって得られるマクロブロック単
位の画像データ量は、原画像のマクロブロック単位の画
像データ量の1/4となる。
The vertical thinning circuit 6 sends the 8 × 16
The first reproduction image data in units of macro blocks is thinned out in half in the vertical direction to be converted into second reproduction image data in units of 8 × 8 macro blocks. Therefore, the amount of image data in macroblock units obtained by the vertical thinning circuit 6 is 1/4 of the amount of image data in macroblock units of the original image.

【0055】垂直間引回路6による垂直方向間引きは、
図3に示すように、第1の再生画像データの水平ライン
を2本単位おきに2本単位ずつ間引くことにより行われ
る。逆DCT回路4または加算器5によって得られた8
×16のマクロブロック単位の第1の再生画像データで
は、図3(a)に示すように奇数フィールドの水平ライ
ン(実線で示す)と偶数フィールドの水平ライン(破線
で示す)とが垂直方向に交互に現れる。そこで、間引き
後の画像において奇数フィールドの水平ラインと偶数フ
ィールドの水平ラインとが均等に含まれるようにするた
めに、図3(b)に示すように、第1の再生画像データ
の水平ラインを2本単位おきに2本単位ずつ間引いてい
るのである。
Vertical thinning by the vertical thinning circuit 6 is
As shown in FIG. 3, the horizontal line of the first reproduced image data is thinned out every two lines by two lines. 8 obtained by the inverse DCT circuit 4 or the adder 5
In the first reproduced image data of the macroblock unit of × 16, as shown in FIG. 3A, the horizontal lines of odd fields (shown by solid lines) and the horizontal lines of even fields (shown by broken lines) are vertically arranged. Appear alternately. Therefore, in order to evenly include the horizontal lines of the odd fields and the horizontal lines of the even fields in the image after thinning, the horizontal lines of the first reproduced image data are set as shown in FIG. 3B. Every two units are thinned out by two units.

【0056】第2スイッチ32から第9スイッチ39に
送られた再生画像データがBピクチャに対する再生画像
データである場合には、第9スイッチ39によって、そ
のBピクチャに対する再生画像データがフォーマット変
換回路14に出力される。
When the reproduced image data sent from the second switch 32 to the ninth switch 39 is the reproduced image data for the B picture, the reproduced image data for the B picture is selected by the ninth switch 39. Is output to.

【0057】第3スイッチ33に送られてきた再生画像
データがIピクチャまたはPピクチャに対する再生画像
データである場合に、第1参照画像用メモリ7または第
2参照画像用メモリ8のうち、第3スイッチ33によっ
て選択されているメモリに再生画像データが格納され
る。
When the reproduced image data sent to the third switch 33 is reproduced image data for an I picture or a P picture, the third of the first reference image memory 7 and the second reference image memory 8 is used. The reproduced image data is stored in the memory selected by the switch 33.

【0058】復号モードが低画質モードの場合には、第
2の再生画像データが第1参照画像用メモリ7(主メモ
リ71)または第2参照画像用メモリ8(主メモリ8
1)に格納されるので、第1参照画像用メモリ7(主メ
モリ71)および第2参照画像用メモリ8(主メモリ8
1)としては、従来に比べて1/4の容量のメモリを使
用できる。
When the decoding mode is the low image quality mode, the second reproduced image data is the first reference image memory 7 (main memory 71) or the second reference image memory 8 (main memory 8).
1), the first reference image memory 7 (main memory 71) and the second reference image memory 8 (main memory 8).
In 1), a memory having a capacity of 1/4 that of the conventional memory can be used.

【0059】復号モードが高画質モードの場合には、第
1の再生画像データが第1参照画像用メモリ7(主メモ
リ71+追加メモリ72)または第2参照画像用メモリ
8(主メモリ81+追加メモリ82)に格納されるの
で、第1参照画像用メモリ7(主メモリ71+追加メモ
リ72)および第2参照画像用メモリ8(主メモリ81
+追加メモリ82)としては、従来に比べて1/2の容
量のメモリを使用できる。
When the decoding mode is the high image quality mode, the first reproduced image data is the first reference image memory 7 (main memory 71 + additional memory 72) or the second reference image memory 8 (main memory 81 + additional memory). 82), the first reference image memory 7 (main memory 71 + additional memory 72) and the second reference image memory 8 (main memory 81).
As the + additional memory 82), a memory having a capacity half that of the conventional one can be used.

【0060】第4スイッチ34および第5スイッチ35
は、復号モードが高画質モードの場合には第1参照画像
用メモリ7から読み出された8×16のマクロブロック
単位の画像データを第8スイッチ38および平均化部1
1に送るように、復号モードが低画質モードの場合には
第1参照画像用メモリ7から読み出された8×8のマク
ロブロック単位の画像データを第1の垂直内挿回路9に
送るとともに、第1の垂直内挿回路9によって得られた
8×16のマクロブロック単位の画像データを第8スイ
ッチ38および平均化部11に送るように、CPU20
によって制御される。
Fourth switch 34 and fifth switch 35
When the decoding mode is the high image quality mode, the 8 × 16 macroblock-unit image data read from the first reference image memory 7 is used as the eighth switch 38 and the averaging unit 1.
When the decoding mode is the low image quality mode, the image data in 8 × 8 macroblock units read from the first reference image memory 7 is sent to the first vertical interpolation circuit 9 as shown in FIG. , The CPU 20 so as to send the image data in 8 × 16 macroblock units obtained by the first vertical interpolation circuit 9 to the eighth switch 38 and the averaging unit 11.
Controlled by.

【0061】同様に、第6スイッチ36および第7スイ
ッチ37は、復号モードが高画質モードの場合には第2
参照画像用メモリ8から読み出された8×16のマクロ
ブロック単位の画像データを第8スイッチ38および平
均化部11に送るように、復号モードが低画質モードの
場合には第2参照画像用メモリ8から読み出された8×
8のマクロブロック単位の画像データを第2の垂直内挿
回路10に送るとともに、第2の垂直内挿回路10によ
って得られた8×16のマクロブロック単位の画像デー
タを第8スイッチ38および平均化部11に送るよう
に、CPU20によって制御される。
Similarly, the sixth switch 36 and the seventh switch 37 are set to the second switch when the decoding mode is the high image quality mode.
When the decoding mode is the low image quality mode, the second reference image is used so that the image data in 8 × 16 macroblock units read from the reference image memory 8 is sent to the eighth switch 38 and the averaging unit 11. 8x read from memory 8
The image data of 8 macroblock units is sent to the second vertical interpolation circuit 10, and the image data of 8 × 16 macroblock units obtained by the second vertical interpolation circuit 10 is sent to the eighth switch 38 and the average. It is controlled by the CPU 20 to send it to the conversion section 11.

【0062】第1の垂直内挿回路9は、復号モードが低
画質モードの場合に第1参照画像用メモリ7から読み出
された8×8のマクロブロック単位の参照画像データに
対して、垂直方向の内挿を行って、つまり垂直間引回路
6によって間引かれた水平ラインを補間して、8×16
のマクロブロック単位の参照画像データを生成する。
The first vertical interpolation circuit 9 vertically applies reference image data in 8 × 8 macroblock units read from the first reference image memory 7 when the decoding mode is the low image quality mode. Direction interpolation, that is, the horizontal lines thinned out by the vertical thinning circuit 6 are interpolated to obtain 8 × 16.
Generate reference image data in units of macro blocks.

【0063】第2の垂直内挿回路10は、復号モードが
低画質モードの場合に第2参照画像用メモリ8から読み
出された8×8のマクロブロック単位の参照画像データ
に対して、垂直方向の内挿を行って、つまり垂直間引回
路6によって間引かれた水平ラインを補間して、8×1
6のマクロブロック単位の参照画像データを生成する。
The second vertical interpolation circuit 10 vertically applies reference image data in 8 × 8 macroblock units read from the second reference image memory 8 when the decoding mode is the low image quality mode. Direction interpolation, that is, the horizontal lines thinned by the vertical thinning circuit 6 are interpolated, and 8 × 1
6 to generate reference image data in units of macroblocks.

【0064】平均化部11は、復号モードが高画質モー
ドの場合には、第1参照画像用メモリ7および第2参照
画像用メモリ8から読出された画像データを平均して、
内挿的フレーム間予測符号化に用いられる8×16のマ
クロブロック単位の参照画像データを生成する。
When the decoding mode is the high image quality mode, the averaging unit 11 averages the image data read from the first reference image memory 7 and the second reference image memory 8,
Reference image data in units of 8 × 16 macroblocks used for interpolation interframe predictive coding is generated.

【0065】平均化部11は、復号モードが低画質モー
ドの場合には、第1垂直内挿回路9および第2垂直内挿
回路10から読出された画像データを平均して、内挿的
フレーム間予測符号化に用いられる8×16のマクロブ
ロック単位の参照画像データを生成する。
When the decoding mode is the low image quality mode, the averaging unit 11 averages the image data read from the first vertical interpolation circuit 9 and the second vertical interpolation circuit 10 to obtain an interpolation frame. Reference image data in 8 × 16 macroblock units used for inter-prediction encoding is generated.

【0066】第8スイッチ38は、CPU20によって
次のように制御される。逆DCT回路4から出力された
データがフレーム内符号化に対する再生画像データであ
る場合には、スイッチ38の共通端子が接地端子に切り
換えられる。
The eighth switch 38 is controlled by the CPU 20 as follows. When the data output from the inverse DCT circuit 4 is reproduced image data for intra-frame encoding, the common terminal of the switch 38 is switched to the ground terminal.

【0067】逆DCT回路4から出力されたデータが順
方向フレーム間予測符号に対する予測誤差データである
場合または逆方向フレーム間予測符号に対する予測誤差
データである場合には、第8スイッチ38の共通端子が
第1垂直内挿回路9からの参照画像データが送られる端
子または第2垂直内挿回路10からの参照画像データが
送られる端子のいずれか一方を選択するように切り換え
られる。
When the data output from the inverse DCT circuit 4 is the prediction error data for the forward inter-frame prediction code or the backward inter-frame prediction code, the common terminal of the eighth switch 38. Is switched to select either the terminal to which the reference image data from the first vertical interpolation circuit 9 is sent or the terminal to which the reference image data from the second vertical interpolation circuit 10 is sent.

【0068】逆DCT回路4から出力されたデータが内
挿的フレーム間予測符号に対する予測誤差データである
場合には、第8スイッチ38の共通端子が平均化部11
の出力が送られる端子を選択するように切り換えられ
る。
When the data output from the inverse DCT circuit 4 is the prediction error data for the interpolative inter-frame prediction code, the common terminal of the eighth switch 38 is the averaging unit 11.
Is switched to select the terminal to which the output of is sent.

【0069】なお、参照画像用メモリ7、8から参照画
像が読み出される場合には、ベクトル値変換回路13か
らの動きベクトルに基づいて、その切り出し位置が制御
される。復号モードが高画質モードである場合に、ベク
トル値変換回路13によって動きベクトルの水平方向の
大きさが1/2に変換されているのは、復号モードが高
画質モードである場合には、参照画像用メモリ7、8に
送られるマクロブロック単位の画像データ(第1の再生
画像データ)が水平方向に1/2に圧縮されたものとな
っているためである。
When the reference image is read from the reference image memories 7 and 8, the cutout position is controlled based on the motion vector from the vector value conversion circuit 13. When the decoding mode is the high image quality mode, the horizontal size of the motion vector is converted to ½ by the vector value conversion circuit 13 when the decoding mode is the high image quality mode. This is because the image data (first reproduced image data) in macro block units sent to the image memories 7 and 8 is compressed in half in the horizontal direction.

【0070】復号モードが低画質モードである場合に、
ベクトル値変換回路13によって動きベクトルの水平方
向および垂直方向の大きさが1/2に変換されているの
は、復号モードが低画質モードである場合には、参照画
像用メモリ7、8に送られるマクロブロック単位の画像
データ(第2の再生画像データ)が水平および垂直方向
にそれぞれ1/2に圧縮されたものとなっているためで
ある。
When the decoding mode is the low image quality mode,
The size of the motion vector in the horizontal and vertical directions is converted to ½ by the vector value conversion circuit 13 when the decoding mode is the low image quality mode. This is because the image data (second reproduced image data) in units of macro blocks is compressed to 1/2 in the horizontal and vertical directions.

【0071】第9スイッチ39は、第2スイッチ32か
ら第9スイッチ39に送られてきたBピクチャに対する
再生画像データ、参照画像用メモリ7に格納されたIピ
クチャまたはPピクチャに対する再生画像データ、参照
画像用メモリ8に格納されたIピクチャまたはPピクチ
ャに対する再生画像データが原画像の順序と同じ順番で
出力されるようにCPU20によって制御される。第9
スイッチ39から出力された第1または第2の再生画像
データは、フォーマット変換回路14によってモニタ装
置の水平および垂直走査線数に対応するようにフォーマ
ット変換された後、モニタ装置に送られる。
The ninth switch 39 reproduces image data for B picture sent from the second switch 32 to the ninth switch 39, reproduces image data for I picture or P picture stored in the reference image memory 7, and makes reference. The CPU 20 controls the reproduced image data for the I picture or P picture stored in the image memory 8 to be output in the same order as the original image. 9th
The first or second reproduced image data output from the switch 39 is format-converted by the format conversion circuit 14 so as to correspond to the number of horizontal and vertical scanning lines of the monitor device, and then sent to the monitor device.

【0072】低画質モード時における垂直解像度と高画
質モード時における垂直解像度とについて具体的に説明
する。たとえば、垂直画素数1080×水平画素数19
20のHDTV信号から、1フィールドが240画素×
720画素で60フィールド/秒のインターレース信号
を作成する場合を想定する。
The vertical resolution in the low image quality mode and the vertical resolution in the high image quality mode will be specifically described. For example, 1080 vertical pixels x 19 horizontal pixels
240 pixels per field from 20 HDTV signals
It is assumed that an interlace signal of 720 pixels and 60 fields / second is created.

【0073】復号モードが低画質モードの場合には、H
DTV信号から1フレームが540画素×960画素で
30フレーム/秒の映像画像が得られる。この映像信号
を60フィールド/秒のインターレース信号にすると、
1フィールドが270画素×960画素の映像信号とな
る。したがって、フォーマット変換回路14によって1
フィールドが240画素×720画素で60フィールド
/秒のインターレース信号を作成した場合には、比較的
画質の高い映像が得られる。
If the decoding mode is the low image quality mode, H
A video image of 30 frames / second can be obtained from the DTV signal with one frame having 540 pixels × 960 pixels. If this video signal is an interlaced signal of 60 fields / second,
One field is a video signal of 270 pixels × 960 pixels. Therefore, the format conversion circuit 14 outputs 1
When an interlace signal of 60 fields / sec with 240 pixels × 720 pixels is created, a relatively high quality image can be obtained.

【0074】したがって、垂直画素数1080×水平画
素数1920のHDTV信号から、1フィールドが24
0画素×720画素で60フィールド/秒のインターレ
ース信号を作成する場合には、復号モードを低画質モー
ドに設定することにより、参照画像用メモリの容量の低
減化が図れる。
Therefore, from one HDTV signal having 1080 vertical pixels × 1920 horizontal pixels, one field is 24
When an interlace signal of 0 fields × 720 pixels and 60 fields / second is created, the decoding mode is set to the low image quality mode, whereby the capacity of the reference image memory can be reduced.

【0075】次に、垂直画素数1080×水平画素数1
920のHDTV信号から、1フィールドが480画素
×720画素で60フレーム/秒のプログレッシブ信号
を作成する場合を想定する。
Next, the number of vertical pixels is 1080 × the number of horizontal pixels is 1
It is assumed that one field creates a progressive signal of 480 pixels × 720 pixels and 60 frames / sec from a 920 HDTV signal.

【0076】復号モードが低画質モードの場合には、H
DTV信号から1フレームが540画素×960画素で
30フレーム/秒の映像画像が得られる。この映像信号
を60フレーム/秒のプレグレッシブ画像にすると、1
フレームが270画素×960画素の映像信号となる。
したがって、フォーマット変換回路14によって1フレ
ームが480画素×720画素で60フレーム/秒のプ
レグレッシブ信号を作成しようとすると、水平ラインを
補間する必要があるため、画質が低下する。
If the decoding mode is the low image quality mode, H
A video image of 30 frames / second can be obtained from the DTV signal with one frame having 540 pixels × 960 pixels. If this video signal is converted into a 60-frame / second progressive image,
The frame becomes a video signal of 270 pixels × 960 pixels.
Therefore, if the format conversion circuit 14 tries to create a progressive signal of 60 frames / second with one frame of 480 pixels × 720 pixels, it is necessary to interpolate the horizontal line, and the image quality deteriorates.

【0077】復号モードが高画質モードの場合には、H
DTV信号から1フレームが1080画素×960画素
で30フレーム/秒の映像画像が得られる。この映像信
号を60フレーム/秒のプレグレッシブ画像にすると、
1フレームが540画素×960画素の映像信号とな
る。したがって、フォーマット変換回路14によって、
1フレームが480画素×720画素で60フレーム/
秒のプレグレッシブ信号を作成した場合には、比較的画
質の高い映像が得られる。
When the decoding mode is the high image quality mode, H
A video image of 30 frames / second can be obtained from the DTV signal with one frame having 1080 pixels × 960 pixels. When this video signal is converted into a 60-frame / second progressive image,
One frame is a video signal of 540 pixels × 960 pixels. Therefore, by the format conversion circuit 14,
60 frames / frame with 480 pixels x 720 pixels /
When the second progressive signal is created, a relatively high quality image can be obtained.

【0078】つまり、垂直画素数1080×水平画素数
1920のHDTV信号から、1フレームが480画素
×720画素で60フレーム/秒のプレグレッシブ信号
を作成する場合には、高画質モードが適している。
That is, the high image quality mode is suitable for creating a progressive signal of 60 frames / second with 480 pixels × 720 pixels per frame from an HDTV signal having 1080 vertical pixels × 1920 horizontal pixels. .

【0079】上記実施の形態では、1つの集積回路で低
画質モードと高画質モードとのいずれにも対応すること
ができるため、1つの集積回路を低級機用と高級機用と
に使い分けすることができるようになる。また、低画質
モードで十分な機器に搭載される場合には、参照画像用
メモリも主メモリのみで足りるので、コストを低く抑え
ることができる。
In the above embodiment, since one integrated circuit can support both the low image quality mode and the high image quality mode, one integrated circuit can be used separately for the low-end model and the high-end model. Will be able to. Further, when the device is installed in a sufficient device in the low image quality mode, the reference image memory only needs to be the main memory, so that the cost can be kept low.

【0080】また、低画質モードで十分な機器に搭載さ
れる場合に、参照画像用メモリを主メモリと追加メモリ
とで構成することによって、追加メモリをグラフィック
ス等の他の用途のメモリとして利用することも可能とな
る。
When the reference image memory is composed of the main memory and the additional memory when the low image quality mode is installed in a sufficient device, the additional memory can be used as a memory for other purposes such as graphics. It is also possible to do.

【0081】[0081]

【発明の効果】この発明によれば、復号化された画像の
画質が異なる2種類の復号化を選択できる動画像再生装
置が実現する。
According to the present invention, a moving picture reproducing apparatus capable of selecting two types of decoding in which the quality of a decoded image is different is realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】MPEG復号器の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing a configuration of an MPEG decoder.

【図2】水平高域係数除去回路によって水平空間周波数
の高域部分が除去された後のDCT係数を示すととも
に、逆DCT回路によって逆変換された後のデータを示
す模式図である。
FIG. 2 is a schematic diagram showing the DCT coefficients after the high-frequency part of the horizontal spatial frequency is removed by the horizontal high-frequency coefficient removing circuit, and the data after being inversely transformed by the inverse DCT circuit.

【図3】垂直間引回路による間引処理を説明するための
模式図である。
FIG. 3 is a schematic diagram for explaining thinning processing by a vertical thinning circuit.

【図4】従来のMPEG復号器の構成を示すブロック図
である。
FIG. 4 is a block diagram showing a configuration of a conventional MPEG decoder.

【図5】MPEG符号器で行われるDCTおよび従来の
MPEG復号器で行われる逆DCTを説明するための模
式図である。
FIG. 5 is a schematic diagram for explaining DCT performed by an MPEG encoder and inverse DCT performed by a conventional MPEG decoder.

【符号の説明】[Explanation of symbols]

1 可変長復号化器 2 逆量子化器 3 水平高域係数除去回路 4 逆DCT回路 5 加算器 6 垂直間引回路 7 第1参照画像用メモリ 8 第2参照画像用メモリ 9 第1垂直内挿回路 10 第2垂直内挿回路 11 平均化部 12 可変長復号化器 13 ベクトル値変換回路 14 フォーマット変換回路 20 CPU 31〜39 スイッチ 1 Variable length decoder 2 Inverse quantizer 3 Horizontal high frequency coefficient removal circuit 4 Inverse DCT circuit 5 adder 6 Vertical thinning circuit 7 First reference image memory 8 Second reference image memory 9 First vertical interpolation circuit 10 Second vertical interpolation circuit 11 Averaging unit 12 Variable length decoder 13 Vector value conversion circuit 14 Format conversion circuit 20 CPU 31-39 switch

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 昭彦 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 (56)参考文献 特開 平9−247673(JP,A) 特開 平9−247671(JP,A) 特開 平9−252469(JP,A) 特開 平8−116539(JP,A) 特開 平8−205161(JP,A) 米国特許5262854(US,A) (58)調査した分野(Int.Cl.7,DB名) H04N 7/24 - 7/68 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akihiko Yamashita 2-5-5 Keihan Hondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (56) Reference JP-A-9-247673 (JP, A) JP JP 9-247671 (JP, A) JP 9-252469 (JP, A) JP 8-116539 (JP, A) JP 8-205161 (JP, A) US Pat. No. 5262854 (US, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04N 7/ 24-7/68

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直交変換係数のうち、水平周波数の低域
部分の係数のみを使用して逆直交変換を行うことによ
り、ブロック単位毎に水平方向の画素数が1/2に削減
された第1の再生画像データを生成する第1の再生画像
データ生成手段、前記 第1の再生画像テータを垂直方向に1/2に間引い
て、水平方向および垂直方向の画素数がそれぞれ1/2
に削減された第2の再生画像データを生成する第2の再
生画像データ生成手段、前記第1の再生画像データに基づいて復号化データを生
成する第1復号モードと、前記第2の再生画像データに
基づいて復号化データを生成する第2復号モードを有
し、復号モードが前記第1復号モードである場合には前
記第1の再生画像データを出力し、該復号モードが前記
第2復号モードである場合には前記第2の再生画像デー
タを出力する第1の切替手段、 前記第1の切替手段から出力される画像データを格納す
る参照画像メモリと、 前記参照画像メモリから出力される前記第2の再生画像
データに対して、間引かれた水平ラインを内挿する垂直
内挿処理手段、ならびに 前記復号モードが第1復号モー
ドである場合には前記参照画像メモリから出力される画
像データを出力し、該復号モードが第2復号モードであ
る場合には前記垂直内挿処理手段から出力される画像デ
ータを出力する第2の切替手段、 を備えている動画像復号化装置。
1. The number of pixels in the horizontal direction is reduced to ½ for each block unit by performing inverse orthogonal transform using only the coefficient of the low frequency part of the horizontal frequency among the orthogonal transform coefficients.
First reproduced image data generating means for generating a first reproduced image data, by thinning out a half the first reproduced image stator in the vertical direction, each number of pixels in the horizontal and vertical directions 1 / Two
Second reproduced image data generating means for generating the reduced second reproduced image data, and generating decoded data based on the first reproduced image data.
The first decoding mode to be created and the second reproduced image data
Has a second decoding mode for generating decoded data based on
If the decoding mode is the first decoding mode,
Note that the first reproduction image data is output and the decoding mode is
When in the second decoding mode, the second reproduction image data
A first switching means for outputting the image data and storing the image data output from the first switching means.
Reference image memory, and the second reproduced image output from the reference image memory
Vertical to interpolate decimated horizontal lines to the data
The interpolation processing means and the decoding mode are the first decoding mode.
Image is output from the reference image memory.
The image data is output, and the decoding mode is the second decoding mode.
In the case of the image data output from the vertical interpolation processing means,
And a second switching means for outputting data.
【請求項2】 入力信号から得られた所定の大きさのブ
ロック単位の直交変換係数のうち、水平周波数の高域部
分の係数を除去して変換係数を半分に削減する係数削減
回路、前記 係数削減回路によって削減された変換係数を用いて
逆直交変換を行うことにより、ブロック単位毎に水平方
の画素数が1/2に削減された再生画像データまたは
時間軸予測誤差データを得る逆直交変換回路、前記 逆直交変換回路によって得られた時間軸予測誤差デ
ータと所定の参照画像データとに基づいて、水平方向
画素数が1/2に削減された再生画像データを生成する
加算器、前記 加算器によって得られた再生画像データ(以下、第
1の再生画像データという)を垂直方向に1/2に間引
いて、水平方向および垂直方向の画素数がそれぞれ1/
2に削減された第2の再生画像データを生成するための
垂直間引回路、前記第1の再生画像データに基づいて復号化データを生
成する第1復号モードと、前記第2の再生画像データに
基づいて復号化データを生成する第2復号モードを有
し、 復号モードが第1復号モードである場合には前記
1の再生画像データを出力し、復号モードが第2復号
モードである場合には前記第2の再生画像データを出力
する第1の切替手段、前記 第1の切替手段から出力される画像データを第1参
照画像用メモリまたは第2参照画像用メモリに送るため
のメモリ選択用スイッチ、前記 第1参照画像用メモリから出力される画像データに
対して前記垂直間引回路によって間引かれた水平ライン
を内挿するための第1垂直内挿回路、前記 第2参照画像用メモリから出力される画像データに
対して前記垂直間引回路によって間引かれた水平ライン
を内挿するための第2垂直内挿回路、前記 第1参照画像用メモリから出力される画像データお
よび前記第1垂直内挿回路から出力される画像データの
うち、前記復号モードが第1復号モードである場合には
前記第1参照画像用メモリから出力される画像データを
選択し、前記復号モードが第2復号モードである場合に
前記第1垂直内挿回路から出力される画像データを選
択する第2の切替手段、前記 第2参照画像用メモリから出力される画像データお
よび前記第2垂直内挿回路から出力される画像データの
うち、前記復号モードが第1復号モードである場合には
前記第2参照画像用メモリから出力される画像データを
選択し、復号モードが第2復号モードである場合には
前記第2垂直内挿回路から出力される画像データを選択
する第3の切替手段、前記 第2の切替手段から出力される画像データと前記
3の切替手段から出力される画像データとの平均をとる
平均化回路、前記 第2の切替手段から出力される画像データ、前記
3の切替手段から出力される画像データ、前記平均化回
路から出力される画像データおよび接地電圧を切り換え
て、前記加算器に参照画像データとして送る参照画像切
替スイッチ、ならびに前記第1の切替手段から出力され
る画像データ、前記第1参照画像用メモリから出力され
る画像データおよび前記第2参照画像用メモリから出力
される画像データを切り換えて出力する出力画像データ
切替スイッチ、 を備えている動画像復号化装置。
2. A coefficient reducing circuit for removing a coefficient in a high frequency part of a horizontal frequency from the orthogonal transform coefficients of a predetermined size obtained from an input signal in a block unit to reduce the transform coefficient by half, said coefficient. The inverse orthogonal transform is performed by using the transform coefficient reduced by the reduction circuit to obtain the reproduced image data or the time-axis prediction error data in which the number of pixels in the horizontal direction is reduced to 1/2 for each block. circuit, on the basis of the time obtained by the inverse orthogonal transform circuit shaft and the prediction error data and a predetermined reference image data, in the horizontal direction
Adder number of pixels to generate reproduction image data is reduced to 1/2, the reproduced image data obtained by the adder (hereinafter referred to as a first reproduced image data) by thinning out the 1/2 in the vertical direction , The number of pixels in the horizontal and vertical directions is 1 /
A vertical thinning circuit for generating the second reproduction image data reduced to 2, and generating decoded data based on the first reproduction image data.
The first decoding mode to be created and the second reproduced image data
Has a second decoding mode for generating decoded data based on
And outputs the first reproduction image data when the decoding mode is the first decoding mode, first when the decoding mode is the second decoding mode for outputting the second reproduction image data switching means, said first memory selection switch for sending image data to be outputted to the memory or the second reference image memory for the first reference image from the switching unit, output from the first reference image memory the first vertical interpolation circuit for interpolating the horizontal lines thinned out by the vertical thinning-out circuit for image data, the relative image data vertical decimation output from the second reference image memory second vertical interpolation circuit for interpolating the horizontal lines thinned out by the circuit, the image data to be output image data and from the first vertical interpolation circuit is outputted from the first reference image memory Chi, when the decoding mode is the first decoding mode
Select the image data output from the first reference image memory, when the decoding mode is the second decoding mode second switching selecting the image data output from the first vertical interpolation circuit means, among the image data to be output image data and from the second vertical interpolation circuit output from the second reference image memory, when the decoding mode is the first decoding mode
Select the image data output from the second reference image memory, when the decoding mode is the second decoding mode
Average of the third switching means, the image data output from said second image data outputted from the switching unit a third switching means for selecting the image data output from the second vertical interpolation circuit averaging circuit taking, by switching the image data outputted from the second switching means, the image data output from said third switching means, the image data and the ground voltage is output from the averaging circuit, the reference image switching switch sending as reference image data to the adder, and the output from the first image data output from the switching means, the image data and the second reference image memory is outputted from the first reference image memory A video decoding device comprising an output image data changeover switch for switching and outputting the image data to be output.
【請求項3】 入力信号から得られた所定の大きさのブ
ロック単位の直交変換係数のうち、水平周波数の高域部
分の係数を除去して変換係数を半分に削減する係数削減
回路、前記 係数削減回路によって削減された変換係数を用いて
逆直交変換を行うことにより、ブロック単位毎に水平方
の画素数が1/2に削減された再生画像データまたは
時間軸予測誤差データを得る逆直交変換回路、前記 逆直交変換回路によって得られた時間軸予測誤差デ
ータと所定の参照画像データとに基づいて、水平方向
画素数が1/2に削減された再生画像データを生成する
加算器、前記 加算器によって得られた再生画像データ(以下、第
1の再生画像データという)を垂直方向に1/2に間引
いて、水平方向および垂直方向の画素数がそれぞれ1/
2に削減された第2の再生画像データを生成するための
垂直間引回路、前記第1の再生画像データに基づいて復号化データを生
成する第1復号モードと、前記第2の再生画像データに
基づいて復号化データを生成する第2復号モードを有
し、 復号モードが第1復号モードである場合には前記
1の再生画像データを出力し、復号モードが第2復号
モードである場合には前記第2の再生画像データを出力
する第1の切替手段、 第1の参照画像用メモリを接続するための第1メモリ接
続用入力端子および第1メモリ接続用出力端子、 第2の参照画像用メモリを接続するための第2メモリ接
続用入力端子および第2メモリ接続用出力端子、前記 第1の切替手段から出力される画像データを前記
1メモリ接続用入力端子または前記第2メモリ接続用入
力端子に送るためのメモリ選択用スイッチ、前記 第1メモリ接続用出力端子から出力される画像デー
タに対して前記垂直間引回路によって間引かれた水平ラ
インを内挿するための第1垂直内挿回路、前記 第2メモリ接続用出力端子から出力される画像デー
タに対して前記垂直間引回路によって間引かれた水平ラ
インを内挿するための第2垂直内挿回路、前記 第1メモリ接続用出力端子から出力される画像デー
タおよび前記第1垂直内挿回路から出力される画像デー
タのうち、前記復号モードが第1復号モードである場合
には前記第1メモリ接続用出力端子から出力される画像
データを選択し、復号モードが第2復号モードである
場合には前記第1垂直内挿回路から出力される画像デー
タを選択する第2の切替手段、前記 第2メモリ接続用出力端子から出力される画像デー
タおよび前記第2垂直内挿回路から出力される画像デー
タのうち、前記復号モードが第1復号モードである場合
には前記第2メモリ接続用出力端子から出力される画像
データを選択し、復号モードが第2復号モードである
場合には前記第2垂直内挿回路から出力される画像デー
タを選択する第3の切替手段、前記 第2の切替手段から出力される画像データと前記
3の切替手段から出力される画像データとの平均をとる
平均化回路、前記 第2の切替手段から出力される画像データ、前記
3の切替手段から出力される画像データ、前記平均化回
路から出力される画像データおよび接地電圧を切り換え
て、前記加算器に参照画像データとして送る参照画像切
替スイッチ、ならびに前記第1の切替手段から出力され
る画像データ、前記第1メモリ接続用出力端子から出力
される画像データおよび前記第2メモリ接続用出力端子
から出力される画像データを切り換えて出力する出力画
像データ切替スイッチ、 を備えている動画像復号化装置。
3. A coefficient reducing circuit for reducing the transform coefficient by half by removing the coefficient in the high frequency part of the horizontal frequency from the orthogonal transform coefficient of the block unit of a predetermined size obtained from the input signal, said coefficient. The inverse orthogonal transform is performed by using the transform coefficient reduced by the reduction circuit to obtain the reproduced image data or the time-axis prediction error data in which the number of pixels in the horizontal direction is reduced to 1/2 for each block. circuit, on the basis of the time obtained by the inverse orthogonal transform circuit shaft and the prediction error data and a predetermined reference image data, in the horizontal direction
Adder number of pixels to generate reproduction image data is reduced to 1/2, the reproduced image data obtained by the adder (hereinafter referred to as a first reproduced image data) by thinning out the 1/2 in the vertical direction , The number of pixels in the horizontal and vertical directions is 1 /
A vertical thinning circuit for generating the second reproduction image data reduced to 2, and generating decoded data based on the first reproduction image data.
The first decoding mode to be created and the second reproduced image data
Has a second decoding mode for generating decoded data based on
And outputs the first reproduction image data when the decoding mode is the first decoding mode, first when the decoding mode is the second decoding mode for outputting the second reproduction image data Switching means, a first memory connection input terminal and a first memory connection output terminal for connecting a first reference image memory, and a second memory connection input for connecting a second reference image memory terminal and a second memory connected output terminal, said first memory selection switch for sending image data to the first memory connection input terminal or the second input terminal memory connected outputted from the switching unit, wherein the first vertical interpolation circuit for interpolating the horizontal lines thinned out by the vertical thinning-out circuit for image data outputted from the first memory connecting an output terminal, said second memory connection output terminal The second vertical interpolation circuit for interpolating thinned horizontal lines by the vertical thinning-out circuit, image data and the output from the first output terminal for the memory connected to the image data output from the of the image data output from the first vertical interpolation circuit, when the decoding mode is the first decoding mode selects the image data output from the output terminal for the first memory connection, is the decoding mode second switching means when a second decoding mode for selecting the image data output from the first a vertical interpolation circuit, image data and the second vertical output from the second output terminal for memory connection among the image data output from the interpolation circuit, when the decoding mode is the first decoding mode selects the image data output from the output terminal for said second memory connected, the decoding mode Third switching means, wherein the second image data outputted from the switching unit a third switching selecting but image data output from the second vertical interpolation circuit in the case of the second decoding mode averaging circuit averaging the image data output from the means, the image data outputted from the second switching means, the image data output from said third switching means is output from the averaging circuit by switching the image data and the ground voltage, the reference image switching switch sending as reference image data to the adder, and the image data output from said first switching means, image output from the first memory connection output terminal data and the second output image data changeover switch that switches the image data output from the memory connecting an output terminal for outputting, in which moving picture decoding apparatus includes a
JP06135198A 1998-03-12 1998-03-12 Video decoding device Expired - Fee Related JP3416509B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06135198A JP3416509B2 (en) 1998-03-12 1998-03-12 Video decoding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06135198A JP3416509B2 (en) 1998-03-12 1998-03-12 Video decoding device

Publications (2)

Publication Number Publication Date
JPH11262011A JPH11262011A (en) 1999-09-24
JP3416509B2 true JP3416509B2 (en) 2003-06-16

Family

ID=13168644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06135198A Expired - Fee Related JP3416509B2 (en) 1998-03-12 1998-03-12 Video decoding device

Country Status (1)

Country Link
JP (1) JP3416509B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002112267A (en) 2000-09-28 2002-04-12 Nec Corp Variable resolution decode processing apparatus

Also Published As

Publication number Publication date
JPH11262011A (en) 1999-09-24

Similar Documents

Publication Publication Date Title
JP4014263B2 (en) Video signal conversion apparatus and video signal conversion method
JP3164031B2 (en) Moving image encoding / decoding device, moving image encoding / decoding method, and moving image encoded recording medium
US20030095603A1 (en) Reduced-complexity video decoding using larger pixel-grid motion compensation
JP3092280B2 (en) Highly efficient encoding and decoding apparatus for image signals
JP3164292B2 (en) Moving picture coding apparatus, moving picture decoding apparatus, and moving picture code recording method
KR19990063464A (en) Moving picture decoding apparatus and moving picture decoding method
JP3257052B2 (en) Highly efficient image signal encoding apparatus and method
JP3416509B2 (en) Video decoding device
JP3568392B2 (en) Video decoding device
JP4264811B2 (en) Image decoding apparatus and image decoding method
JP3797208B2 (en) Color moving image encoding apparatus, decoding apparatus, encoding method, decoding method, and color moving image code string transmission method
JP3416505B2 (en) Video decoding method
JP3384739B2 (en) Video decoding method
JP3481112B2 (en) Video decoding device
JP3481118B2 (en) Video decoding method
JP3481111B2 (en) Video decoding device
KR100284696B1 (en) Horizontal / Vertical Frequency Converter in MPEG Decoding Block
JP3384740B2 (en) Video decoding method
JP3859118B2 (en) Variable image rate encoding apparatus, variable image rate decoding apparatus, variable image rate encoding method, and variable image rate decoding method
JPH10126749A (en) Sequential scanning conversion device
JPH0698311A (en) High efficiency coding and decoding device for picture signal
JP3384738B2 (en) Video decoding method
JP3166835B2 (en) Method and apparatus for highly efficient coding of moving images
JP4035808B2 (en) Moving image scanning structure conversion apparatus and moving image scanning structure conversion method
JPH11243550A (en) Dynamic image decoding method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees