JP3403507B2 - Ferroelectric memory element and method of manufacturing the same - Google Patents

Ferroelectric memory element and method of manufacturing the same

Info

Publication number
JP3403507B2
JP3403507B2 JP16117894A JP16117894A JP3403507B2 JP 3403507 B2 JP3403507 B2 JP 3403507B2 JP 16117894 A JP16117894 A JP 16117894A JP 16117894 A JP16117894 A JP 16117894A JP 3403507 B2 JP3403507 B2 JP 3403507B2
Authority
JP
Japan
Prior art keywords
film
ferroelectric
substrate
memory element
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16117894A
Other languages
Japanese (ja)
Other versions
JPH0831961A (en
Inventor
昌也 長田
泰史 荻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16117894A priority Critical patent/JP3403507B2/en
Publication of JPH0831961A publication Critical patent/JPH0831961A/en
Application granted granted Critical
Publication of JP3403507B2 publication Critical patent/JP3403507B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】本発明は、記憶素子等に応用される強誘電
体薄膜素子およびその製造方法に関し、さらに詳しくは
強誘電体の自発分極による静電誘導を介して不純物領域
中のキャリアの移動量を変化させる強誘電体記憶素子
よびその製造方法に関するものである。
The present invention relates to a ferroelectric thin film element applied to a memory element and the like, and a method for manufacturing the same , and more specifically, to a transfer amount of carriers in an impurity region via electrostatic induction by spontaneous polarization of a ferroelectric substance. ferroelectric memory element to change your
And a manufacturing method thereof .

【0002】[0002]

【従来の技術】従来、コンピュータ等に利用される不揮
発性メモリの半導体素子としては、ROM (Read Only
Memory)、PROM (Programmable ROM)、EPRO
M(Erasable PROM)、EEPROM (Electrically
EPROM)などがあるが、特にEEPROMは電気的
に記憶内容を書き換えることができるので有望視されて
いる。このEEPROMにおいては、MIS (Metal-In
sulator-Semiconductor)電界効果型トランジスタのゲ−
ト絶縁膜中のトラップ領域あるいはフロ−ティングゲ−
トを、シリコン基板からの電荷注入によって帯電させ、
その静電誘導によって基板の表面電導度を変調する方法
が知られている。
2. Description of the Related Art Conventionally, a ROM (Read Only) has been used as a semiconductor element of a nonvolatile memory used in a computer or the like.
Memory), PROM (Programmable ROM), EPRO
M (Erasable PROM), EEPROM (Electrically
EPROM) and the like, but EEPROM is particularly promising because the stored contents can be electrically rewritten. In this EEPROM, MIS (Metal-In
(Sulator-Semiconductor) field effect transistor
Trap area in the insulating film or floating gate
Is charged by the charge injection from the silicon substrate,
A method of modulating the surface conductivity of a substrate by the electrostatic induction is known.

【0003】この素子の特徴としては、2トランジスタ
構成なので、バイト単位の書き換えを5V単一電源で行
うことができ、かつオンボードで書き換えが容易である
という利点がある。しかし、任意のセルを消去するに
は、選択トランジスタを必要とするので、集積度を高め
るのにセルサイズを小さくしなければならず、このた
め、素子の集積度には限界がある。
A characteristic of this element is that it has a two-transistor structure, so that rewriting in byte units can be performed with a single 5V power supply, and rewriting is easy on board. However, since erasing an arbitrary cell requires a selection transistor, the cell size must be reduced in order to increase the degree of integration, which limits the degree of integration of the device.

【0004】また最近、EEPROMにおける集積度の
限界を克服するため、消去を一括で行うことにより1ト
ランジスタ/1セル構造を実現したフラッシュメモリが
開発されている。この素子の特徴としては、EEPRO
Mの約1/4の面積に素子面積を低減することができる
という利点があるが、任意のセルを消去できないこと
と、書き込みに10〜12Vという高い電圧を必要とす
る問題点がある。
Further, recently, in order to overcome the limitation of the degree of integration in the EEPROM, a flash memory has been developed which realizes a one-transistor / one-cell structure by collectively performing erasing. The feature of this element is that EEPRO
Although there is an advantage that the element area can be reduced to about 1/4 of M, there are problems that an arbitrary cell cannot be erased and that a high voltage of 10 to 12 V is required for writing.

【0005】一方、従来の半導体素子とは全く異なった
動作原理の不揮発性メモリとして、強誘電体の自発分極
を利用した強誘電体不揮発性メモリがある。この強誘電
体不揮発性メモリには、大別すると次のような2種類の
タイプがある。
On the other hand, there is a ferroelectric non-volatile memory utilizing the spontaneous polarization of a ferroelectric as a non-volatile memory whose operating principle is completely different from that of the conventional semiconductor device. The ferroelectric non-volatile memory is roughly classified into the following two types.

【0006】その1つは、誘電体キャパシタの蓄積電荷
量の変化を検出する方式のメモリ素子であり、この方式
の代表的なものに、強誘電体キャパシタに選択トランジ
スタを付加したキャパシタ+トランジスタメモリセル
(キャパシタ構造)がある。また、この方式のメモリ
は、CMOSレイヤ上に厚い層間絶縁膜を挟み、その上
に強誘電体キャパシタを設けることによって作製され
る。
[0006] One of them is a memory element of a system which detects a change in the amount of electric charge stored in a dielectric capacitor, and a typical example of this system is a capacitor + transistor memory in which a selection transistor is added to a ferroelectric capacitor. There is a cell (capacitor structure). A memory of this system is manufactured by sandwiching a thick interlayer insulating film on a CMOS layer and providing a ferroelectric capacitor on it.

【0007】もう1つは、強誘電体の自発分極による半
導体の抵抗変化を検出する方式のメモリ素子であり、こ
の方式の代表的なものにMFS(Metal Ferroelectric
Semiconductor)−FET(Field Effect Transistor)
構造がある。このMFS−FET構造は、MIS−FE
Tのゲート絶縁膜を強誘電体膜としたものであり、強誘
電体の自発分極の向き及び大きさに応じてその自発分極
を補償するように半導体表面に誘起される電荷によっ
て、半導体表面の伝導度が変調されることを利用してメ
モリ内容の読み出しを行うものである。このタイプのメ
モリ素子は、非破壊読み出しが可能であるため、書き換
え回数を向上させるのに優れている。
The other is a memory element of a system that detects a resistance change of a semiconductor due to spontaneous polarization of a ferroelectric substance. A typical example of this system is an MFS (Metal Ferroelectric).
Semiconductor) -FET (Field Effect Transistor)
There is a structure. This MFS-FET structure is MIS-FE
The gate insulating film of T is a ferroelectric film, and the electric charge induced on the semiconductor surface according to the direction and the magnitude of the spontaneous polarization of the ferroelectric material induces a charge on the semiconductor surface to The content of the memory is read by utilizing the conductivity modulation. This type of memory element is capable of non-destructive read and is therefore excellent in improving the number of times of rewriting.

【0008】しかしながら、上記従来の強誘電体不揮発
性メモリ素子のうちキャパシタ構造を用いるものは、デ
ータの読み出しが1度データを破壊してしまう破壊読み
出しであるので、書き換え回数が多くなると、膜に疲労
が生じ、膜の残留分極が小さくなってしまい、メモリと
しての機能に支障が生じることになる。
However, among the conventional ferroelectric non-volatile memory elements described above, the one using the capacitor structure is a destructive read in which the data is read once to destroy the data. Fatigue occurs, the residual polarization of the film becomes small, and the function as a memory is hindered.

【0009】また、MFS−FET構造においては、非
破壊読み出しが可能であるが、半導体上に直接強誘電体
を形成するため、プロセス上の次のような問題が生じ
る。例えば、現在キャパシタ構造材料として活発に開発
が進められているPZT(チタン酸ジルコン酸鉛)等の
酸化物強誘電体を、Si上に直接形成すると、強誘電体
/Si界面にシリコン酸化膜等の不要な膜が形成されて
しまう。すると、素子の動作電圧が増大したり、トラッ
プ準位の発生によって電荷が膜中へ注入され残留分極に
よる電荷を打ち消す等の悪影響の原因となる。また、素
子製造工程における成膜温度が高いと、強誘電体の成分
元素がSi中に拡散してしまい、FET特性を劣化させ
る恐れがある。
Further, in the MFS-FET structure, nondestructive reading is possible, but since the ferroelectric substance is formed directly on the semiconductor, the following process problems occur. For example, when an oxide ferroelectric such as PZT (lead zirconate titanate), which is currently being actively developed as a capacitor structural material, is directly formed on Si, a silicon oxide film or the like is formed at the ferroelectric / Si interface. Unnecessary film is formed. Then, the operating voltage of the element increases, and charges are injected into the film due to the generation of trap levels, which causes adverse effects such as canceling the charges due to remnant polarization. Further, if the film forming temperature in the device manufacturing process is high, the component elements of the ferroelectric substance may diffuse into Si, which may deteriorate the FET characteristics.

【0010】このようなFET構造における酸化物強誘
電体の欠点を克服するため、BaMgF4等の非酸化物
強誘電体材料が検討されている(S.Sinharoy et.al.,J.
Vac.Sci.Technol.A9(3).p.409,1991等参照)。しかしな
がら、このような非酸化物強誘電体材料においても、S
iとの格子定数や熱膨張係数等の整合性を考えると、S
i上に直接形成すること(以下Si直上形成という)は
非常に困難である。
Non-oxide ferroelectric materials such as BaMgF 4 have been studied to overcome the drawbacks of oxide ferroelectrics in such FET structures (S. Sinharoy et.al., J.
Vac.Sci.Technol.A9 (3) .p.409, 1991 etc.). However, even in such a non-oxide ferroelectric material, S
Considering the matching of i such as the lattice constant and the coefficient of thermal expansion, S
It is very difficult to form it directly on i (hereinafter referred to as “formation directly on Si”).

【0011】そこで、Si直上形成の種々の問題点を解
決するために、ゲートとして、従来の半導体プロセス技
術として確立されているシリコン酸化膜を用い、その上
にフローティングゲートタイプの電極を設け、さらにそ
の上に強誘電体を成膜するという、MFMIS(Metal
Ferroelectric Semiconductor)−FET構造が提案さ
れている(特開昭49−131646号参照)。この特
開昭49−131646号に示されたメモリ素子の構造
は、図7のように、Si基板101にソース領域103
とドレイン領域103’を形成し、それらの間に酸化シ
リコン膜102を介して金属浮遊ゲート104及びチタ
ン酸ビスマス膜105を形成し、ゲート電極106、ソ
ース電極107、ドレイン電極107’、オーミック電
極108をそれぞれ形成したものである。
Therefore, in order to solve various problems of forming directly on Si, a silicon oxide film established as a conventional semiconductor process technology is used as a gate, and a floating gate type electrode is provided on the silicon oxide film. The MFMIS (Metal
Ferroelectric Semiconductor) -FET structure has been proposed (see JP-A-49-131646). As shown in FIG. 7, the structure of the memory element disclosed in Japanese Patent Laid-Open No. 49-131646 is such that a source region 103 is formed on a Si substrate 101.
And a drain region 103 'are formed, a metal floating gate 104 and a bismuth titanate film 105 are formed between them with a silicon oxide film 102 interposed therebetween, and a gate electrode 106, a source electrode 107, a drain electrode 107', and an ohmic electrode 108 are formed. Are formed respectively.

【0012】このような構造であれば、ゲート絶縁膜に
従来のシリコン酸化膜(図7における酸化シリコン膜1
02)を用いることができる。さらに、フローティング
ゲート(図7における金属浮遊ゲート104)としての
金属上に強誘電体を成膜できるので、強誘電体の下地層
を、そのままフローティングゲートとして用いることが
できる。
With such a structure, the conventional silicon oxide film (silicon oxide film 1 in FIG. 7) is used as the gate insulating film.
02) can be used. Further, since the ferroelectric substance can be formed on the metal as the floating gate (the metal floating gate 104 in FIG. 7), the underlying layer of the ferroelectric substance can be used as it is as the floating gate.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記の
特開昭49−131646号に開示された構造の強誘電
体メモリ素子において、最も問題となるのは、チタン酸
ビスマス膜105、酸化シリコン膜102を夫々誘電体
膜とする積層コンデンサ構造となるため、チタン酸ビス
マス膜105よりなる強誘電体にかかる電圧が小さくな
ってしまうことである。したがって、強誘電体に十分な
電界を与えるために印加電圧を大きくすると、シリコン
酸化膜(図7における酸化シリコン膜102)に高い電
圧がかかり、絶縁破壊を起こす恐れがある。
However, in the ferroelectric memory device having the structure disclosed in Japanese Patent Laid-Open No. 49-131646, the most problematic one is the bismuth titanate film 105 and the silicon oxide film 102. Therefore, the voltage applied to the ferroelectric substance composed of the bismuth titanate film 105 becomes small because the multilayer capacitor structure in which each of them is a dielectric film is formed. Therefore, if the applied voltage is increased to give a sufficient electric field to the ferroelectric substance, a high voltage is applied to the silicon oxide film (silicon oxide film 102 in FIG. 7), which may cause dielectric breakdown.

【0014】積層コンデンサ構造の場合、強誘電体膜の
膜厚、強誘電体膜の比誘電率、及び強誘電体膜にかかる
電圧をそれぞれtF、εF、VFとし、シリコン酸化膜の
膜厚、シリコン酸化膜の比誘電率、及びシリコン酸化膜
にかかる電圧をそれぞれtOX、εOX、VOXとすると、ゲ
ートに電圧Vを印加したとき、強誘電体膜にかかる電圧
F及びシリコン酸化膜にかかる電圧VOXの関係は、下
記数1のように記述することができる。
In the case of the multilayer capacitor structure, the film thickness of the ferroelectric film, the relative permittivity of the ferroelectric film, and the voltage applied to the ferroelectric film are t F , ε F , and V F , respectively, and the silicon oxide film When the film thickness, the relative dielectric constant of the silicon oxide film, and the voltage applied to the silicon oxide film are t OX , ε OX , and V OX , respectively, when the voltage V is applied to the gate, the voltage V F applied to the ferroelectric film and The relationship of the voltage V ox applied to the silicon oxide film can be described as the following Expression 1.

【0015】[0015]

【数1】 [Equation 1]

【0016】この数1より、強誘電体膜にかかる電圧と
シリコン酸化膜にかかる電圧との比VF/VOXを大きく
するには、強誘電体膜の膜厚tFを厚くし、強誘電体膜
の比誘電率εFを小さくし、かつシリコン酸化膜の膜厚
OXを薄くする必要がある。しかし、シリコン酸化膜の
膜厚をあまり薄くすると、強誘電体膜に必要な電界を印
加した際に、シリコン酸化膜の絶縁破壊限界を超えてし
まう危険性がある。
From this equation 1, in order to increase the ratio V F / V OX between the voltage applied to the ferroelectric film and the voltage applied to the silicon oxide film, the film thickness t F of the ferroelectric film is increased to It is necessary to reduce the relative permittivity ε F of the dielectric film and the thickness t OX of the silicon oxide film. However, if the silicon oxide film is too thin, there is a risk that the dielectric breakdown limit of the silicon oxide film will be exceeded when an electric field required for the ferroelectric film is applied.

【0017】本発明は、上記のような課題を解決するた
めになされたものであって、MFSMIS−FET構造
で、低電圧駆動が可能であり、シリコン酸化膜等のゲー
ト絶縁膜の絶縁破壊が発生しにくい等、良好な素子特性
が得られる強誘電体記憶素子を提供することを目的とし
ている。
The present invention has been made in order to solve the above problems and has a MFSMIS-FET structure, which can be driven at a low voltage and causes a dielectric breakdown of a gate insulating film such as a silicon oxide film. It is an object of the present invention to provide a ferroelectric memory element which can obtain good element characteristics such as being hard to occur.

【0018】[0018]

【課題を解決するための手段】上記課題を解決するた
め、本発明では、p型あるいはn型のいずれか一方の導
電型の半導体材料から成る基板と、その基板の表面に形
成されその基板とは反対の導電型の少なくとも二の不純
物領域と、その少なくとも二の不純物領域の間の前記基
板上に形成された誘電体膜と、その誘電体膜上に形成さ
れた下部電極と、その下部電極上に形成された強誘電体
膜と、その強誘電体膜上に形成された上部電極とから構
成される強誘電体記憶素子において、強誘電体膜として
弗化物を含んだ強誘電体を用い、下部電極として白金を
用い、下部電極、強誘電体膜及び上部電極を、同一形状
に形成し、上部電極と基板間で強誘電体膜と誘電体膜と
から成る積層コンデンサを形成している。
In order to solve the above problems, according to the present invention, a substrate made of either a p-type or n-type conductive semiconductor material and a substrate formed on the surface of the substrate are provided. Are at least two impurity regions of opposite conductivity type, a dielectric film formed on the substrate between the at least two impurity regions, a lower electrode formed on the dielectric film, and a lower electrode thereof. In a ferroelectric memory element comprising a ferroelectric film formed on the ferroelectric film and an upper electrode formed on the ferroelectric film, a ferroelectric containing fluoride is used as the ferroelectric film. , Platinum is used as the lower electrode, and the lower electrode, the ferroelectric film and the upper electrode have the same shape.
To form a ferroelectric film and a dielectric film between the upper electrode and the substrate.
To form a multilayer capacitor.

【0019】また、本発明では、上記の強誘電体記憶素
子において、基板としてシリコン基板を用い、誘電体膜
としてシリコン酸化膜を用いている。
Further, according to the present invention, in the above ferroelectric memory element, a silicon substrate is used as the substrate and a silicon oxide film is used as the dielectric film.

【0020】また、本発明では、上記の強誘電体膜とし
て、BaMgF4から成る強誘電体膜を用いる。また、
本発明では、高真空蒸着法を用いて、基板を加熱した状
態で、下部電極の上に弗化物を含んだ強誘電体を成膜す
る工程を有している。
Further, in the present invention, a ferroelectric film made of BaMgF 4 is used as the above ferroelectric film. Also,
In the present invention, the substrate is heated by using the high vacuum deposition method.
State, form a ferroelectric containing fluoride on the lower electrode
It has a process.

【0021】[0021]

【作用】本発明の強誘電体記憶素子では、強誘電体膜の
材料として弗化物を採用している。例えば、弗化物強誘
電体材料であるBaMgF4は、比誘電率が約9であ
り、誘電体として用いられるシリコン酸化膜の比誘電率
が約4であるのと比較すると、2倍程度である。したが
って、強誘電体膜と誘電体膜とから積層コンデンサを構
成する場合、比誘電率が500であるPZTなどと比較
すると、強誘電体膜としてBaMgF4を用いた方が、
格段に強誘電体膜にかかる電圧を大きくすることができ
る。
In the ferroelectric memory element of the present invention, fluoride is used as the material of the ferroelectric film. For example, BaMgF 4 which is a fluoride ferroelectric material has a relative dielectric constant of about 9, which is about twice that of a silicon oxide film used as a dielectric, which has a relative dielectric constant of about 4. . Therefore, when a multilayer capacitor is composed of a ferroelectric film and a dielectric film, it is better to use BaMgF 4 as the ferroelectric film as compared with PZT having a relative dielectric constant of 500.
The voltage applied to the ferroelectric film can be remarkably increased.

【0022】また、BaMgF4の分極軸は[100]
方向にあり、またその自発分極特性はバルク状態のもの
で7.7μC/cm2という値が報告されている(M.Eib
schutz et.al.,Phys.Lett.vol.29A.p.409,1969 参照)。
FET構造の強誘電体記憶素子の場合、チャネル部に反
転層を形成するのに十分な残留分極があれば良く、1μ
C/cm2以下の小さな残留分極でも十分に動作可能で
あるので、このような弗化物強誘電体材料を用いること
ができる。
The polarization axis of BaMgF 4 is [100].
In addition, the spontaneous polarization characteristic of the bulk state is 7.7 μC / cm 2 (M.Eib).
schutz et.al., Phys. Lett. vol. 29A.p.409, 1969).
In the case of a ferroelectric memory element having an FET structure, it is sufficient if there is sufficient remanent polarization to form an inversion layer in the channel portion.
Such a fluoride ferroelectric material can be used because it can sufficiently operate even with a small residual polarization of C / cm 2 or less.

【0023】また、上記のような弗化物強誘電体膜を、
シリコン等の基板上に直接形成すると、格子定数や熱膨
張係数の違いにより膜にクラックが生じることなどによ
り、良好な特性が得られないが、下部電極として白金か
ら成る電極を用いることによって、このような問題を解
消することができる。
Further, the above-mentioned fluoride ferroelectric film is
If formed directly on a substrate such as silicon, good characteristics cannot be obtained due to cracks in the film due to differences in lattice constant and thermal expansion coefficient, but by using an electrode made of platinum as the lower electrode, Such a problem can be solved.

【0024】[0024]

【実施例】以下、本発明の一実施例について、図面を参
照して説明する。図1は、本発明の一実施例の強誘電体
記憶素子の基本構成を示す要部断面図である。図1に示
すように、n型Si(シリコン)半導体基板1の表面に
+型の不純物領域であるソース領域3及びドレイン領
域3’が形成されており、これらソース領域3及びドレ
イン領域3’の間のSi半導体基板上に、シリコン酸化
膜2、白金下部電極4、弗化物強誘電体膜5、白金等か
ら成る上部電極6がそれぞれ順次形成されている。そし
て、ソース領域3及びドレイン領域3’上には、それぞ
れAl等から成るオーミック電極7及びオーミック電極
7’が形成され、Si半導体基板1の反対面には、Al
等から成るオーミック電極8が形成された構造となって
いる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view of essential parts showing the basic structure of a ferroelectric memory element according to an embodiment of the present invention. As shown in FIG. 1, a source region 3 and a drain region 3'which are p + -type impurity regions are formed on the surface of an n-type Si (silicon) semiconductor substrate 1, and the source region 3 and the drain region 3'are formed. A silicon oxide film 2, a platinum lower electrode 4, a fluoride ferroelectric film 5 and an upper electrode 6 made of platinum or the like are sequentially formed on the Si semiconductor substrate between them. An ohmic electrode 7 and an ohmic electrode 7 ′ made of Al or the like are formed on the source region 3 and the drain region 3 ′, respectively.
The structure is such that an ohmic electrode 8 made of, for example, is formed.

【0025】図1に示した強誘電体記憶素子の動作原理
について説明する。上部電極6とオーミック電極8との
間に電圧を印加すると、弗化物強誘電体膜5及びシリコ
ン酸化膜2が帯電され、それらの静電誘導によりシリコ
ン酸化膜2の下のSi半導体基板1表面の電導度が変調
される。従って、これによりソース領域3及びドレイン
領域3’に流れる電流を制御することができる。その
後、上部電極6とオーミック電極8との間の電圧印加を
止めた後でも、弗化物強誘電体膜5の残留分極によっ
て、シリコン酸化膜2において静電誘導が起こり、電圧
を印加したときのSi半導体基板1表面の電導度の値が
保持される。これをスイッチングメモリに応用するもの
である。
The operation principle of the ferroelectric memory element shown in FIG. 1 will be described. When a voltage is applied between the upper electrode 6 and the ohmic electrode 8, the fluoride ferroelectric film 5 and the silicon oxide film 2 are charged, and the electrostatic induction thereof causes the surface of the Si semiconductor substrate 1 below the silicon oxide film 2. The electric conductivity of is modulated. Therefore, the current flowing through the source region 3 and the drain region 3'can be controlled by this. After that, even after the voltage application between the upper electrode 6 and the ohmic electrode 8 is stopped, electrostatic induction occurs in the silicon oxide film 2 due to the remanent polarization of the fluoride ferroelectric film 5, and when the voltage is applied. The value of the electric conductivity of the surface of the Si semiconductor substrate 1 is retained. This is applied to a switching memory.

【0026】次いで、図1に示した強誘電体記憶素子の
作製方法の一例について、図2を用いて説明する。ま
ず、図2(A)に示すように、n型Si半導体基板11
表面に対し、温度1000℃の条件の熱酸化法を用い
て、10nmのシリコン酸化膜12を形成する。次に、
図2(B)に示すように、フォトリソグラフィーによっ
て、シリコン酸化膜12をエッチングし、ゲート幅1μ
mでゲート長100μmのゲート絶縁膜12’の形状を
形成する。そして、Si基板11表面に、150kV、
1×1016ions/cm2の条件でボロンを注入し、
1000℃の温度でアニール処理を施すことによって、
図2(C)に示すように、深さが0.35μmのp+
の不純物領域であるソース領域13とドレイン領域1
3’を形成する。次に、Si基板11のゲート絶縁膜
(シリコン酸化膜)12’が形成された面上に、スパッ
タ法により白金膜14を形成すると、図2(D)に示す
ようになる。この上に、図2(E)に示すように、弗化
物強誘電体であるBaMgF4膜15を形成する。
Next, an example of a method for manufacturing the ferroelectric memory element shown in FIG. 1 will be described with reference to FIG. First, as shown in FIG. 2A, the n-type Si semiconductor substrate 11
A 10 nm silicon oxide film 12 is formed on the surface by using a thermal oxidation method under the condition of a temperature of 1000 ° C. next,
As shown in FIG. 2B, the silicon oxide film 12 is etched by photolithography to obtain a gate width of 1 μm.
The gate insulating film 12 ′ having a gate length of 100 μm is formed by m. Then, on the surface of the Si substrate 11, 150 kV,
Boron is injected under the condition of 1 × 10 16 ions / cm 2 ,
By applying an annealing treatment at a temperature of 1000 ° C,
As shown in FIG. 2C, the source region 13 and the drain region 1 which are p + -type impurity regions having a depth of 0.35 μm.
To form 3 '. Next, a platinum film 14 is formed on the surface of the Si substrate 11 on which the gate insulating film (silicon oxide film) 12 'is formed by a sputtering method, as shown in FIG. On this, as shown in FIG. 2E, a BaMgF 4 film 15 which is a fluoride ferroelectric is formed.

【0027】ここで、このBaMgF4膜の成膜方法に
ついて詳しく説明する。本実施例においては、高真空蒸
着法を用いた。まず、バックグラウンド真空圧を、1×
10-10Torrまで真空引きし、基板温度を600℃
に保持する。そして、蒸着源としてBaF2とMgF2
を用い、蒸着レート0.2nm/sec.で、25分間
蒸着を行った。このようにして、図2(E)に示すよう
に、膜厚が200nmのBaMgF4膜15を形成し
た。
Here, the method of forming the BaMgF 4 film will be described in detail. In this example, a high vacuum vapor deposition method was used. First, set the background vacuum pressure to 1 x
Evacuate to 10 -10 Torr and raise the substrate temperature to 600 ° C.
Hold on. Then, using BaF 2 and MgF 2 as vapor deposition sources, the vapor deposition rate was 0.2 nm / sec. Then, vapor deposition was performed for 25 minutes. In this way, as shown in FIG. 2E, a BaMgF 4 film 15 having a film thickness of 200 nm was formed.

【0028】次に、上記のようにして形成したBaMg
4膜15の上に、スパッタ法により白金膜16を形成
して、図2(F)に示す構造を得る。次に、図2(G)
に示すように、フォトリソグラフィーを用いてレジスト
21を形成し、矢印22の方向からイオンミリングによ
って、レジスト21の形成されていない個所の白金膜1
4、BaMgF4膜15、及び白金膜16の不必要な部
分をエッチングして除去する。このようにして、図2
(H)に示すように、白金下部電極14’、BaMgF
4膜15’、及び白金上部電極16’が、それぞれゲー
ト絶縁膜(シリコン酸化膜)12’と同形状に形成した
ものが得られる。
Next, BaMg formed as described above
A platinum film 16 is formed on the F 4 film 15 by the sputtering method to obtain the structure shown in FIG. Next, FIG. 2 (G)
As shown in FIG. 1, a resist 21 is formed by photolithography, and ion-milling is performed in the direction of an arrow 22 to form a platinum film 1 at a portion where the resist 21 is not formed.
4, unnecessary portions of the BaMgF 4 film 15 and the platinum film 16 are removed by etching. In this way, FIG.
As shown in (H), platinum lower electrode 14 ', BaMgF
The four films 15 'and the platinum upper electrode 16' are formed in the same shape as the gate insulating film (silicon oxide film) 12 ', respectively.

【0029】最後に、図2(I)に示すように、ソース
領域13上、ドレイン領域13’上、及びSi半導体基
板11裏面に、それぞれ膜厚が0.5μmのAl膜1
7、Al膜17’、及びAl膜18を形成した。Al膜
17、Al膜17’、及びAl膜18は、電極として作
用するものであり、これらはすべてオーミック電極とな
っている。以上のようにして、本発明による強誘電体記
憶素子を作製することができる。
Finally, as shown in FIG. 2I, an Al film 1 having a thickness of 0.5 μm is formed on each of the source region 13, the drain region 13 ′ and the back surface of the Si semiconductor substrate 11.
7, Al film 17 ′, and Al film 18 were formed. The Al film 17, the Al film 17 ', and the Al film 18 act as electrodes, and all of them are ohmic electrodes. As described above, the ferroelectric memory element according to the present invention can be manufactured.

【0030】ここで、上記のようにして白金膜上に形成
したBaMgF4膜の評価について、図3及び図4を用
いて説明する。X線観察によるX線回折パターンは図3
に示すようになり、この図3から、ランダムな配向パタ
ーンが得られており、分極軸であるa軸方向の成分
((120),(201),(211))が含まれてい
ることがわかる。また、この白金膜上のBaMgF4
を反射型電子顕微鏡により観察した結果を、図4の電子
顕微鏡写真像(SEM像)に示す。この図4によると、
クラックのない、非常に平坦な膜が得られていることが
わかる。そして、この白金膜上のBaMgF4膜のヒス
テリシス特性を評価した結果、残留分極Prが2μC/
cm2、抗電界値Ecが56kV/cmという値になっ
た。このように、本発明による弗化物強誘電体膜は、強
電体記憶素子に用いるのに、優れた特性を有している。
Evaluation of the BaMgF 4 film formed on the platinum film as described above will be described with reference to FIGS. 3 and 4. The X-ray diffraction pattern obtained by X-ray observation is shown in FIG.
As shown in FIG. 3, a random alignment pattern is obtained from FIG. 3, and the components ((120), (201), (211)) in the a-axis direction, which is the polarization axis, are included. Recognize. The result of observing the BaMgF 4 film on this platinum film with a reflection electron microscope is shown in an electron microscope photographic image (SEM image) of FIG. According to this FIG.
It can be seen that a very flat film without cracks is obtained. As a result of evaluating the hysteresis characteristic of the BaMgF 4 film on the platinum film, the remanent polarization Pr was 2 μC /
The cm 2 and the coercive electric field value Ec became 56 kV / cm. Thus, the fluoride ferroelectric film according to the present invention has excellent characteristics for use in a ferroelectric memory element.

【0031】続いて、上記のようにして作製した本発明
による強誘電体記憶素子の動作特性について、図5及び
図6を用いて説明する。この強誘電体記憶素子のC−V
特性を、±2.5V、1MHzの条件で、キャパシタ面
積をゲート面積100(μm)2として測定した結果、図
5に示すようになり、±2.5Vの印加で約2.1Vの
しきい値電圧のシフトが得られた。
Next, the operation characteristics of the ferroelectric memory element according to the present invention manufactured as described above will be described with reference to FIGS. 5 and 6. C-V of this ferroelectric memory element
The characteristics were measured under the conditions of ± 2.5 V and 1 MHz, and the capacitor area was measured as a gate area of 100 (μm) 2. As a result, the results are as shown in FIG. 5, and a threshold of about 2.1 V when ± 2.5 V is applied. A shift in value voltage was obtained.

【0032】この強誘電体記憶素子を“ON”状態にし
たときと“OFF”状態にしたときとのドレイン電圧V
Dとドレイン電流IDとの関係を表す特性曲線を図6に示
す。図6によると、“ON”状態では電界効果型の特有
のドレイン電流が流れ、“OFF”状態ではドレイン電
流が流れないことがわかる。また、この図6に示したよ
うな特性は非常に安定しており、記憶素子としての安定
な動作が可能であることを示している。
The drain voltage V when the ferroelectric memory element is in the "ON" state and when it is in the "OFF" state
A characteristic curve showing the relationship between D and the drain current I D is shown in FIG. According to FIG. 6, it can be seen that a drain current peculiar to the field effect type flows in the “ON” state and no drain current flows in the “OFF” state. Further, the characteristics as shown in FIG. 6 are very stable, indicating that stable operation as a memory element is possible.

【0033】なお、上記実施例において、半導体基板と
してn型のSi半導体基板を用いたが、これに限定され
るものではなく、p型あるいはn型のいずれか一方の導
電型の半導体材料から成る基板であれば良い。ただし、
p型の半導体基板を用いた場合には、ソース領域及びド
レイン領域となる不純物領域をn型としなければなら
ず、そのためには、リンや砒素等を注入することにより
不純物領域を形成することができる。
Although the n-type Si semiconductor substrate is used as the semiconductor substrate in the above embodiment, the semiconductor substrate is not limited to this, and is made of either p-type or n-type conductive semiconductor material. Any substrate will do. However,
When a p-type semiconductor substrate is used, the impurity regions to be the source region and the drain region must be n-type. For that purpose, the impurity regions can be formed by implanting phosphorus or arsenic. it can.

【0034】また、上記実施例において、半導体基板上
に形成する絶縁膜として、膜厚が10nmのシリコン酸
化膜を用いたが、膜厚や絶縁膜の材料はこれに限定され
るものではなく、シリコン酸化膜の場合には膜厚が10
〜50nmのもので十分に良好な素子特性が得られるも
のであり、材料としてはシリコン酸化膜以外にもSi3
4等を用いても良好な特性が得られる。また、絶縁膜
の形成方法についても、上記実施例に限定されるもので
はなく、CVD法やスパッタ法等も用いることができ
る。
Further, in the above embodiment, the silicon oxide film having a film thickness of 10 nm is used as the insulating film formed on the semiconductor substrate, but the film thickness and the material of the insulating film are not limited to this. In the case of a silicon oxide film, the film thickness is 10
With a thickness of up to 50 nm, sufficiently good device characteristics can be obtained. As a material, in addition to a silicon oxide film, Si 3
Good characteristics can be obtained even when N 4 or the like is used. Also, the method of forming the insulating film is not limited to the above embodiment, and a CVD method, a sputtering method, or the like can be used.

【0035】また、上記実施例において、シリコン酸化
膜上に白金膜を形成したが、シリコン酸化膜と白金膜と
の密着性を向上させるために、これらの膜の間にTi
(チタン)膜やTa(タンタル)膜を介在させても、良
好な特性が得られる。
Further, in the above embodiment, the platinum film is formed on the silicon oxide film, but in order to improve the adhesion between the silicon oxide film and the platinum film, Ti film is formed between these films.
Good characteristics can be obtained even if a (titanium) film or a Ta (tantalum) film is interposed.

【0036】また、上記実施例において、弗化物強誘電
体膜として200nmのBaMgF4膜を用いたが、強
誘電体膜の膜厚や材料はこれに限定されるものではな
く、膜厚は100nm〜500nmのものであれば十分
な特性が得られており、また、材料についても、BaM
nF4、BaFeF4、BaCoF4、BaNiF4、Ba
ZnF4等の弗化物系の強誘電体材料でも上記実施例と
同様の結果が得られている。また、弗化物強誘電体膜の
形成方法についても、上記実施例に限定されるものでは
なく、高真空蒸着法の他に、スパッタ法やレーザアブレ
ーション法等も用いることができる。
Although the BaMgF 4 film of 200 nm is used as the fluoride ferroelectric film in the above embodiment, the film thickness and material of the ferroelectric film are not limited to this, and the film thickness is 100 nm. Sufficient characteristics have been obtained if the thickness is up to 500 nm, and the material is BaM.
nF 4 , BaFeF 4 , BaCoF 4 , BaNiF 4 , Ba
Fluoride-based ferroelectric materials such as ZnF 4 have similar results to those of the above-mentioned embodiment. Further, the method for forming the fluoride ferroelectric film is not limited to the above embodiment, and a sputtering method, a laser ablation method or the like can be used in addition to the high vacuum vapor deposition method.

【0037】[0037]

【発明の効果】以上のように、本発明の強誘電体記憶素
子によれば、BaMgF4等の弗化物強誘電体膜を白金
膜上に形成しているので、ランダム配向の弗化物強誘電
体膜を得ることでき、半導体表面の電導度を変調するの
に十分な分極電荷を確保することができる。さらに、B
aMgF4等の弗化物強誘電体は、PZT等の従来の強
誘電体に比較して、低い比誘電率を示すので、強誘電体
キャパシタ部分にかかる実効的な電圧を十分に大きく確
保することができる。したがって、本発明の強誘電体記
憶素子によれば、従来のものでは不可能だった5VP-P
という電源電圧に対応する非破壊読み出しが可能とな
る。
As described above, according to the ferroelectric memory element of the present invention, since the fluoride ferroelectric film such as BaMgF 4 is formed on the platinum film, the randomly oriented fluoride ferroelectric film is formed. It is possible to obtain a body film, and it is possible to secure a polarization charge sufficient to modulate the electric conductivity of the semiconductor surface. Furthermore, B
Fluoride ferroelectrics such as aMgF 4 exhibit a lower relative permittivity than conventional ferroelectrics such as PZT, so ensure a sufficiently large effective voltage applied to the ferroelectric capacitor portion. You can Therefore, according to the ferroelectric memory element of the present invention, 5V PP which cannot be obtained by the conventional one is used.
The non-destructive reading corresponding to the power supply voltage becomes possible.

【0038】また、本発明の強誘電体記憶素子によれ
ば、BaMgF4等の弗化物強誘電体は、PZT等の従
来の強誘電体に比較して、低い比誘電率を示すので、シ
リコン酸化膜等の誘電体膜に対しても大きな電界がかか
らないので、その絶縁破壊の危険性を著しく低減するこ
とができる。
Further, according to the ferroelectric memory element of the present invention, the fluoride ferroelectric substance such as BaMgF 4 exhibits a lower relative permittivity than the conventional ferroelectric substance such as PZT. Since a large electric field is not applied to a dielectric film such as an oxide film, the risk of dielectric breakdown can be significantly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の強誘電体記憶素子の構成を
示す要部断面図である。
FIG. 1 is a cross-sectional view of essential parts showing a configuration of a ferroelectric memory element according to an example of the present invention.

【図2】本実施例の強誘電体記憶素子の製造方法を説明
する図である。
FIG. 2 is a diagram illustrating a method of manufacturing the ferroelectric memory element according to the present embodiment.

【図3】本実施例で作製した弗化物強誘電体膜であるB
aMgF4膜のX線回折パターンを示す図である。
FIG. 3 is a fluoride ferroelectric film B produced in this example.
It is a diagram showing an X-ray diffraction pattern of AMgF 4 film.

【図4】本実施例で作製した薄膜(弗化物強誘電体膜で
あるBaMgF4膜)の表面を電子顕微鏡(SEM)に
より観察した結果を示す写真である。
FIG. 4 is a photograph showing the result of observing the surface of the thin film (BaMgF 4 film which is a fluoride ferroelectric film) manufactured in this example with an electron microscope (SEM).

【図5】本実施例の強誘電体記憶素子のC−V特性を測
定した結果を示す図である。
FIG. 5 is a diagram showing the results of measuring the CV characteristics of the ferroelectric memory element of this example.

【図6】本実施例の強誘電体記憶素子のVD−ID特性を
測定した結果を示す図である。
6 is a diagram showing the results of measuring the V D -I D characteristic of the ferroelectric memory device of this embodiment.

【図7】従来の強誘電体記憶素子の構造を示す断面図で
ある。
FIG. 7 is a cross-sectional view showing the structure of a conventional ferroelectric memory element.

【符号の説明】[Explanation of symbols]

1,11 n型シリコン半導体基板 2,12’ シリコン酸化膜(ゲート絶縁膜) 3,3’,13,13’ p+型不純物領域 4,14’ 白金下部電極 5,15’ 弗化物強誘電体膜 6,16’ 上部電極 7,7’,8,17,17’,18 オーミック電極1,11 n-type silicon semiconductor substrate 2,12 'silicon oxide film (gate insulating film) 3,3', 13,13 'p + -type impurity region 4,14' platinum lower electrode 5,15 'fluoride ferroelectric Membrane 6, 16 'Upper electrode 7, 7', 8, 17, 17 ', 18 Ohmic electrode

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 371 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/78 371

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 p型あるいはn型のいずれか一方の導電
型の半導体材料から成る基板と、該基板の表面に形成さ
れ該基板とは反対の導電型の少なくとも二の不純物領域
と、該少なくとも二の不純物領域の間の前記基板上に形
成された誘電体膜と、該誘電体膜上に形成された下部電
極と、該下部電極上に形成された強誘電体膜と、該強誘
電体膜上に形成された上部電極とから構成される強誘電
体記憶素子において、前記強誘電体膜が弗化物を含んだ
強誘電体から成り、前記下部電極が白金から成り、前記
下部電極、前記強誘電体膜及び前記上部電極を、同一形
状に形成し、前記上部電極と前記基板間で前記強誘電体
膜と前記誘電体膜とから成る積層コンデンサを形成して
ることを特徴とする強誘電体記憶素子。
1. A substrate made of a p-type or n-type conductivity type semiconductor material, at least two impurity regions of a conductivity type opposite to the substrate and formed on the surface of the substrate, A dielectric film formed on the substrate between two impurity regions, a lower electrode formed on the dielectric film, a ferroelectric film formed on the lower electrode, and a ferroelectric substance. in configured ferroelectric memory element and an upper electrode formed on the film, the ferroelectric film is made of a ferroelectric containing fluorides, the lower electrode Ri consists of platinum, the
The lower electrode, the ferroelectric film and the upper electrode have the same shape.
Forming a ferroelectric substance between the upper electrode and the substrate.
Forming a multilayer capacitor consisting of a film and the dielectric film
Ferroelectric memory device characterized Rukoto have.
【請求項2】 前記基板がシリコン基板であり、前記誘
電体膜がシリコン酸化膜であることを特徴とする請求項
1に記載の強誘電体記憶素子。
2. The ferroelectric memory element according to claim 1, wherein the substrate is a silicon substrate, and the dielectric film is a silicon oxide film.
【請求項3】 前記強誘電体膜がBaMgF4から成る
ことを特徴とする請求項1又は2に記載の強誘電体記憶
素子。
3. The ferroelectric memory element according to claim 1, wherein the ferroelectric film is made of BaMgF 4 .
【請求項4】 請求項1に記載の強誘電体記憶素子の製
造方法であって、高真空蒸着法を用いて、前記基板を加
熱した状態で、前記下部電極の上に前記弗化物を含んだ
強誘電体を成膜する工程を有することを特徴とする強誘
電体記憶素子の製造方法。
4. A method of manufacturing the ferroelectric memory element according to claim 1.
A method of manufacturing, wherein the substrate is applied using a high vacuum deposition method.
In a heated state, the fluoride was included on the lower electrode.
Ferroelectric device characterized by having a step of forming a ferroelectric film
Method for manufacturing electric storage element.
JP16117894A 1994-07-13 1994-07-13 Ferroelectric memory element and method of manufacturing the same Expired - Fee Related JP3403507B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16117894A JP3403507B2 (en) 1994-07-13 1994-07-13 Ferroelectric memory element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16117894A JP3403507B2 (en) 1994-07-13 1994-07-13 Ferroelectric memory element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0831961A JPH0831961A (en) 1996-02-02
JP3403507B2 true JP3403507B2 (en) 2003-05-06

Family

ID=15730071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16117894A Expired - Fee Related JP3403507B2 (en) 1994-07-13 1994-07-13 Ferroelectric memory element and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3403507B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877977A (en) * 1996-09-10 1999-03-02 National Semiconductor Corporation Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
US6639264B1 (en) * 1998-12-11 2003-10-28 International Business Machines Corporation Method and structure for surface state passivation to improve yield and reliability of integrated circuit structures

Also Published As

Publication number Publication date
JPH0831961A (en) 1996-02-02

Similar Documents

Publication Publication Date Title
JP3264506B2 (en) Ferroelectric nonvolatile memory device
KR100258751B1 (en) Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
US6140672A (en) Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor
TW522555B (en) Ferroelectric capacitor and a semiconductor device
WO2001024265A1 (en) Nonvolatile memory
US7893473B2 (en) Semiconductor memory device and method of fabricating the same
US6649963B1 (en) Ferroelectric memory cell for VLSI RAM
JPH08264669A (en) Ferroelectric substance memory device and its preparation
JPH04158570A (en) Structure of semiconductor device and manufacture thereof
JPH0437170A (en) Manufacture of semiconductor device
WO1998053506A1 (en) Ferroelectric memory element and method of producing the same
US6703655B2 (en) Ferroelectric memory transistor
US7227210B2 (en) Ferroelectric memory transistor with highly-oriented film on gate insulator
US5955755A (en) Semiconductor storage device and method for manufacturing the same
JP3203135B2 (en) Ferroelectric memory element
US20010051436A1 (en) Fabrication method and structure for ferroelectric nonvolatile memory field effect transistor
JP3403507B2 (en) Ferroelectric memory element and method of manufacturing the same
US5942776A (en) Shallow junction ferroelectric memory cell and method of making the same
JP3222569B2 (en) Semiconductor storage element
US6018171A (en) Shallow junction ferroelectric memory cell having a laterally extending p-n junction and method of making the same
KR100363393B1 (en) Ndro-fram memory cell device and the fabrication method there of
JPH02249278A (en) Manufacture of ferroelectric film
JP3849105B2 (en) Manufacturing method of ferroelectric memory
JPH05121759A (en) Semiconductor memory element
JP3746815B2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees