JP3342706B2 - 表面取り付け回路網及びその電気的相互接続方法 - Google Patents

表面取り付け回路網及びその電気的相互接続方法

Info

Publication number
JP3342706B2
JP3342706B2 JP27998091A JP27998091A JP3342706B2 JP 3342706 B2 JP3342706 B2 JP 3342706B2 JP 27998091 A JP27998091 A JP 27998091A JP 27998091 A JP27998091 A JP 27998091A JP 3342706 B2 JP3342706 B2 JP 3342706B2
Authority
JP
Japan
Prior art keywords
network
interconnect
electrical
substrate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27998091A
Other languages
English (en)
Other versions
JPH04264701A (ja
Inventor
レイス・エル・セファーニック
ニール・エフ・トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTS Corp
Original Assignee
CTS Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CTS Corp filed Critical CTS Corp
Publication of JPH04264701A publication Critical patent/JPH04264701A/ja
Application granted granted Critical
Publication of JP3342706B2 publication Critical patent/JP3342706B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、全体として、表面取り
付け装置、特に、表面取り付け抵抗器回路網に関するも
のである。
【０００２】
【従来の技術】高品質の抵抗器回路網は、典型的に、そ
の上にセラミック−金属の複合導電体が配列されたセラ
ミック基板から成っている。これらサーメット導電体
は、典型的に、８００−１０００°Ｃの高温で加熱処理
して製造される。このようにして製造されたサーメット
抵抗器は低温の高分子抵抗材料よりも著しく優れた性能
特性を備えるに至る。しかし、高温度による加熱処理を
行うためには、セラミック基板を使用することが必要と
なる。
【０００３】
【発明が解決しようとする課題】抵抗要素の局部的な加
熱、大気の急激な変化又はその他の原因により、仕上が
って、取り付けられた抵抗器回路網は、該回路網が取り
付けられる配線基板と同一の温度及び温度変化率を示す
ことは稀である。かかる両者の特性の差によって膨張及
び収縮率に差が生じ、その結果、回路網と基板との間に
応力が発生する。こうした熱に起因する応力の結果、そ
の応力を適正に除去しない限り、相互接続部が破断す
る。従来の技術において、かかる応力は抵抗器回路網の
導線が弾性変形することにより容易に除去することが可
能であった。しかし、かかる型式の応力除去は、導線に
対する十分なスペースがない箇所に表面取り付け装置を
取り付けようとする場合には、適用不可能である。この
応力除去が不可能であることは、非弾性的なセラミック
基板、サーメット導電体及び抵抗器による最良の性能特
性が得られることを必要とする場合に特に顕著となる。
故に、サーメット抵抗器の品質を当然のものとして利用
し、高速で高密度に実装された回路を設計しようとする
ならば、この熱応力を解決するためのその他の手段を開
発しなければならない。
【０００４】近代の電子機器がより高速でかつより高密
度化するのに伴い、デバィスは、そのデバィスと基板と
の間に殆ど電線を使用せず、又使用したとしても極めて
僅かな電線にて取り付ける傾向にある。一般に、配線
は、全て基板の上又はその内側にのみ存在するように
し、余分な電線が構成要素から伸長することは、性能、
実装密度、及び多層プリント配線板の適合性に有害であ
ると考えらることが出来る。これは、線は構成要素と基
板との間に付加的な接続部を生じさせ（構成要素−基板
ではなく、構成要素−線−基板の接続）、その結果、全
体の信頼性が幾分低下するからである。線は、更に、所
定のスペースを必要とし、このため、実装密度が低下
し、高速度回路の場合、信号の伝送遅れ、雑音及び信号
の劣化が生じる。更に、線は、各結線部を取り付けるた
め、回路板に追加の穴を必要とする。必要とされる貫通
穴は、回路板の各層を穿孔して形成しなければならず、
このため、配線パターンに空白部が存在することを必要
とし、その結果、配線レイアウトが複雑になる。
【０００５】配線基板と異なる抵抗器基板材料を使用す
る場合、又は抵抗器基板が配線基板から熱的に遠隔の位
置にある場合、膨張及び収縮率の差が顕著となり、その
結果、抵抗器回路網と配線基板との間の相互接続部分に
破断が生ずることが多い。
【０００６】この破断のメカニズムを解決しようとする
幾つかの従来技術の試みには、極小型のリードフレーム
を抵抗器の底部から配線基板に取り付け、又は別のデバ
ィスにおいては、リードフレームをデバィスの周囲に完
全に包み込み、デバィスをプラスチック容器化するもの
がある。プラスチック及びリードフレームは、セラミッ
ク抵抗器基板よりもはるかに弾性的であり、多くの場
合、抵抗器と配線基板との間の相互接続部分の破断を防
止するのに十分であろう。
【０００７】しかし、リードフレームを組み込むことで
抵抗器回路網の製造は極めて複雑化し、仕上ったデバィ
スの製造コストはより増大する。更に、この技術を少量
生産工程に適用した場合、コスト的に全く許容し得ない
ものとなり、設計が益々小型化するのに伴い、この技術
のためのスペースは全く存在し得なくなる。
【０００８】チップ抵抗器及びチップコンデンサの設計
のような関連技術は、従来、デバィスと配線基板との相
互接続部の破断を防止するための手段を備えている。１
つの公知の方法は、チップと配線基板との間にはんだす
み肉部を形成することであり、該はんだすみ肉部は、任
意の時点におけるはんだ内の応力を最小に軽減する特別
な形状を備えている。このようにして、はんだは、配線
基板及びチップが受けるであろう通常の温度循環を通じ
て僅かに弾性変形することで応力を吸収することが出来
る。しかし、従来、恐らく、幾つかの理由のため、チッ
プ技術を抵抗器回路網に経済的に適用することは実現さ
れていなかった。
【０００９】その第１の理由は、抵抗器回路網の全体的
寸法が増大することである。チップは２つの端子と、こ
れら２つの端子の間に１つの抵抗器を印刷するだけでよ
い。抵抗器回路網の場合、典型的に、回路網基板の上に
印刷された各抵抗器毎に、１以上の外部結線部が必要で
ある。その結果、場合によっては、２０以上の結線部が
必要とされることもある。多数の結線部のため、寸法を
増大させることが必要となる結果、温度変化に伴う回路
網と配線基板との間の寸法上の差は、実際には、より大
きくなる。
【００１０】チップ技術が抵抗器回路網に適用されない
第２の理由は、全体の結線部の数、及びこれら結線部が
相互に相対的に近接していることによる。チップ抵抗器
の場合、チップと配線基板との間に著しい整列誤差があ
っても、相互接続部の完全性は影響を受けない。しか
し、多数の結線部がより広い全体寸法に亙って存在する
場合、その整列ははるかに重要なものとなる。このこと
は、結線部の位置に対する製造公差によって一層悪化す
る。一般に、配線結線部を使用して、整列誤差及び製造
公差を補正することが出来るが、チップ型式の設計はこ
の種類の問題点に対応するための手段を必要とせず、又
かかる手段を備えることもない。
【００１１】本発明は、配線基板と構成要素との間に高
密度で正確に制御された相互接続部を提供することによ
り、従来技術の問題点を解決しようとするものである。
【００１２】
【課題を解決するための手段】構成要素は、１又は２以
上のはんだバリヤーを内蔵し、このバリヤーにより結線
部の間隔を短縮することが可能となる。更に、構成要素
基板と配線基板との間の間隔を正確にかつ極めて予測可
能な方法にて制御することにより、応力除去した相互接
続部を実現することが出来る。はんだバリヤーと結線部
の間隔の制御とを組み合わせることで、標準的な単一の
インライン（ＳＩＰ）実装と異なり、二重インライン
（ＤＩＰ）実装を協働作用可能なように形成することが
更に可能となり、構成要素の全長を半分に短くすること
が出来る。
【００１３】
【実施例】本発明の特徴を具備し得るように設計した抵
抗器回路網が添付図面に図示されている。図１におい
て、該回路網は、全体として参照符号１で示してある。
個々の抵抗器（図３に符号９で表示）は、カバーコート
１０により大気への露出から保護された状態で示してあ
る。これら抵抗器は、抵抗器９及びカバーコート１０の
下方のみならず、カバーコート１０を僅かに越えかつは
んだ突起６の片面の下方にも伸長する略平面状のセラミ
ック面３の上に形成される。図１及び図２に図示した取
り付け前の回路網において、構成要素６は幾分丸型又は
張り出した形態であるため、これが「はんだ突起」と呼
ばれる理由が分かる。抵抗器回路網の底面には、更にセ
ラミックスタンドオフ４、５が形成されている。参照符
号５で示したスタンドオフは、参照符号４で示した４つ
の隅部スタンドオフよりも幾分小さい。便宜上、幾つか
の突起及びスタンドオフのみ参照符号を付してあるが、
これら参照符号は、同一の各セラミックスタンドオフ又
ははんだ突起にも該当するものである。好適な実施例で
大きく成した唯一のセラミックスタンドオフ４は基板の
底部端隅部にある。顧客の使用条件が別のものであれ
ば、より大きいスタンドオフ４を様々の位置に配置して
もよい。他方のセラミックスタンドオフ５は、隣接する
各はんだ突起６の間に配置される。
【００１４】セラミックスタンドオフ５により、はんだ
突起６を離間させることは、製造中、はんだが端子間を
架橋するのを阻止するのに有用である。セラミック、こ
の場合、アルミナは、はんだによって湿潤状態となるこ
とはない。その結果、はんだ突起６は制御されかつ再現
可能な寸法にて形成される。
【００１５】セラミック基板２の底部の４つの端隅部に
形成された幾分大きいスタンドオフ４は、第２の寸法制
御手段として設けられるものである。回路網１と配線基
板導電体１２との間を相互接続するとき、基板導電体１
２には、典型的に所定の厚さのはんだペーストが適用さ
れる。表面取り付け構成要素はこのはんだペーストの頂
部に位置決めしかつこのはんだペースト内に入るように
する。本発明の場合、はんだ突起６がペースト内に僅か
に入る。当然、このペーストとはんだ突起との重なり合
い程度は、極めて重要である。それは、重なり合い部分
が無い場合、はんだが逆流するとき、電気的相互接続が
全く行われないからである。一方、過度の重なり合い程
度は、はんだペーストが抵抗器回路網１を越えて汚染
（スミアリング）され、その他の周囲の構成要素を汚染
する虞れがある。かかる過度の重なり合い程度の結果、
抵抗器回路網１と隣接する構成要素との間には、はんだ
架橋が生ずる可能性がある。
【００１６】再度、従来技術のチップ構成について説明
すると、２つの結線部しか存在しない場合、架橋、又は
接続部が離れる問題は、一つの問題ではあるが、極めて
軽微な問題である。しかし、結線部の数の増加に伴い、
表面基板の表面平滑度、付着したはんだペーストの厚
さ、表面の凹凸の均一性にばらつきがあることは、はん
だ突起６とはんだペーストとの間の重なり合い程度に著
しく影響する。回路網１に対する配線基板１３の公差
は、回路網１によってカバーされる面積が増大する結
果、チップ構成の公差よりも当然に悪化することから、
設計者は、回路網の機能部分の公差を正確に制御する手
段を講じ、はんだ突起６が常に配線基板の導電体１２か
ら所定の距離の厳密な公差範囲の位置にあるようにする
ことを要する。スタンドオフ４、５は、はんだ突起６の
形状を制御し、回路網基板２と配線基板１３との間の距
離を制御することにより、かかる制御を実現する理想的
な手段を提供するものである。
【００１７】更に、結線部導電体１１と配線基板導電体
１２との間の間隔を正確に制御することにより、制御さ
れたはんだすみ肉部が形成され、このことは、利用可能
な弾性変形を通じて、降服応力を軽減するのに著しく効
果的である。換言すれば、スタンドオフの寸法を制御す
ることにより、制御された有益なはんだすみ肉部１５が
形成されるのである。
【００１８】図２及び図３を参照すると、好適な実施例
は更なる特徴を備えている。基板２の底部には、溝７が
形成されており、該溝７は、基板の第１の面３に形成さ
れたはんだ突起６と反対面１４に形成されたはんだ突起
６とを物理的に分離させる。このはんだ突起６を物理的
に分離させることにより、基板の各側部上に形成された
回路網同士の物理的かつ電気的絶縁が可能となる。その
結果、二重インライン実装の形態を容易に適用可能とな
る。この機能の重要性は、構成要素の全長が単一のイン
ライン実装形態に通常必要とされる長さの半分で済むこ
とである。この全長が短縮されることにより、製造公差
の増大が許され、その結果、回路網の製造者及び最終ユ
ーザ双方の生産性が向上し、それに伴って、コストが削
減される。最も重要なことは、ＤＩＰ形態は基板の長さ
が約半分で済み、その結果、回路網の基板とその回路網
を取り付ける配線基板との間の熱膨張の差に起因する応
力が軽減されることである。
【００１９】はんだバリヤーは、好適な実施例におい
て、溝７として図示されている。この溝７は、典型的
に、スタンドオフ４、５と同様に、セラミック基板の製
造時に形成される。これは、当該技術分野にて一般に公
知であるように、ファインセラミック粉末の加圧中、所
定の特徴部分が得られるように適当な寸法の製造金型を
使用することにより実現することが出来る。これは、セ
ラミックの加熱処理前に行われる。例えば、サンドブラ
スト処理のようなその他の同様に満足すべき方法を利用
してもよい。しかし、以下に説明するように、比較的円
形の溝７を基板の加圧時に形成することが望ましい。
【００２０】その他の方法を利用して、はんだバリヤー
を形成するすることも出来る。スタンドオフ５が、ある
程度、はんだバリヤーとして機能し得ると同様に、縦方
向の突起もバリヤーとして機能する。しかし、溝を形成
することは、容積の大きい無害の領域を提供し、構成要
素を取り付けるとき、はんだペーストがこの領域に流動
するようにすることにより、余剰なはんだペーストに対
する幾分制限された逃がし領域が得られる。突起を形成
する場合、かかる利点を得ることは出来ない。
【００２１】スタンドオフ５と特に、構成要素７に対す
る溝とを組み合わせることにより、何れの機能部分も単
独では発揮し得ない更なる利点が得られる。はんだ突起
５を形成する現在の技術は、ある型式のはんだ材料１１
を基板に適用することを含む。この材料を付着させるこ
とを要する表面の凹凸を考慮して、一般に、ローラ、金
属薄板を使用する型式の移送方法、又はその他の移送方
法が採用される。これらの移送方法は、極めて高速であ
り、大量生産に好適ではあるが、一般に、２つの軸線方
向に分離された材料を平坦な面に沿って配置することが
出来ない。換言すれば、通常、基板上を転動する幾つか
のローラを相互に平行に配置するだけで基板に沿った多
数の平行なラインを形成することが可能である。しか
し、基板に沿ってｘ及びｙ軸双方に非連続的なパターン
を形成するためには、例えば、歯車の歯に類似する切欠
きローラを使用することが必要とされる。かかる切欠き
ローラは、大量生産に必要とされる信頼性に欠ける。２
軸方向に別個に変位させるためのその他の方法には、例
えば分配注入器を使用することが含まれる。しかし、か
かる注入器は大量生産には不適当であり、同様に生産効
率に影響を及ぼす。
【００２２】溝７を形成することは、基板２の一側部か
ら反対側部に導電体１１を２つの別個の半体に分離する
結果となる。これは、精密な注入器又は信頼性に劣る歯
車型式のローラを使用せずに実現される。移送アプリケ
ータが正確に整列されているか否かは、スタンドオフ５
を介して正確に確認することが出来る。材料は、これら
接触部分に移送するだけでよく、従って、溝７に接触す
ることはない。溝７は各種の形状とし、又は各種の方法
にて形成することが可能であるが、セラミック内の応力
が最小となり、深さを相対的な最大値に維持することが
出来るため、好適な形態として半円形の溝を選択した。
標準的なサンドブラスト処理法は、更なる処理工程を必
要とし、溝の成形深さが不十分となる可能性がある。選
択的に、溝７を１又は２以上の結線部位置で省略し、導
電性材料１１が基板の正面の回路を基板の後側の回路に
接続し得るようにすることも可能である。
【００２３】表面取り付けの結果として形成される最終
的な電気的接続部が図示されており、以下これについて
説明する。基板１３は、表面上にある型式の導電体１２
を担持する。はんだペースト及びはんだ突起６が逆流す
るとき、はんだすみ肉部１５が形成される。このはんだ
は、一般に、切欠き又は端縁周囲の材料と称される導電
性被覆部１１に対する機械的及び電気的相互接続部とし
て機能する。導電性材料８は、所望のパターンにて基板
２の上に融着され、典型的に加熱処理し、次に、抵抗性
材料９にて再度融着し、再度、加熱処理を行う。導電体
１２からはんだすみ肉部１５を通じて端縁周辺部１１ま
での電気的相互接続が実現され、次に、導電体８に、最
終的には抵抗性材料９に接続される。抵抗器の回路網に
対して幾分制限された環境及び物理的保護手段を提供す
るカバーコート１０が図示されている。該カバーコート
１０は、はんだがそれを越えては滴下しないバリヤーを
更に提供し、はんだの逆流中、すみ肉部１５の形成を更
に制御する。
【００２４】次に、全体として、回路網４１に関する、
図４に示した第１の別の実施例を参照すると、同様の構
成要素は、前述の図面におけると同様の符号で示してあ
る。カバーコート１０、セラミックの略平坦な表面３及
びスタンドオフ４は、以前に図示しかつ説明したものと
同様である。しかし、小さいスタンドオフ５に代えて、
回路網４１は、僅かに溝を付けた部分４２を備えてい
る。これらの溝は、上述の溝７と同様、はんだ突起の結
線部６間に長さが長くかつ容積の大きいむき出しのセラ
ミック領域を提供する。更に、これらの溝付き部分４２
は、隣接するはんだ突起の結線部６の間にはんだバリヤ
ーを提供する。更に、これらの溝により形成される開放
領域は、各結線部を囲繞し洗浄流体が表面にアクセスす
るための小さい開口部を提供することにより、フラック
スの除去といった洗浄方法を支援する。
【００２５】第２の別の実施例が図５及び図６に図示さ
れている。この回路網は、図６から明らかであるよう
に、表面取り付けＳＩＰである。抵抗器９、導電体８及
び配線板導電体１２のような抵抗器回路網に見られる多
くの機能部分は、発明概念を明確にするために図示して
いないが、この回路に含まれていることが理解される。
全体として、回路網５１として識別したこの実施例は、
配線板５４の上に取り付けられる。この取り付けは、セ
ラミック脚部５３を配線基板５４に挿入することにより
行われる。セラミック脚部５３及び端部５２に対する任
意の適当な形状が含まれているものと考えられるが、セ
ラミック脚部５３は、テーパー付き又は面取り加工端部
５２を備える形態で図示してある。脚部は、はんだ取り
付け工程前、抵抗器回路網を安定させ、更に、配線基板
５４に対し、回路網５１及び関係する結線部５６を物理
的に整列させることを可能にする。溝５５は、図４に関
して説明した溝４２と同様に機能する。同様に、結線部
５６は、図１に示したはんだ突起の結線部６と同様であ
り、概ね、同一の方法にて形成される。
【００２６】特に、図５の線６′に沿った断面図である
図６を参照すると、幾つかの構成要素は省略してあるが
含まれているものと考えられ、配線基板５４が各脚部５
３を囲繞しているのが分かる。溝５５の一方の半分が図
示してあり、結線部５６と配線基板導電体とを架橋する
はんだすみ肉部１５も示してある。
【００２７】第２の別の実施例は、ＳＩＰとして図示し
てあるが、本発明者は、又、溝７を含めることによって
形成されるＤＩＰを考えている。かかる溝は、必ずしも
基板の全長に沿って伸長する必要はなく、結線部５６が
占められる距離に沿ってのみ伸長するようしてもよい。
【００２８】上記の記述は、本発明の好適な実施例であ
ると考えられるものについて詳細に説明したものである
が、これは、発明の範囲及び請求の範囲に実質的な限定
を付与することを何等意図するものではない。更に、当
業者に明らかである機能部分及び設計はこれに含まれて
いるものと考えられる。例えば、好適な実施例は、セラ
ミック抵抗器回路網に関するものであるが、本発明の特
徴は、高分子基板、絶縁金属基板、抵抗器−コンデンサ
回路網、コンデンサ回路網、ハイブリッド、及び設計者
がかかる基板に本発明の特徴を組み込むのに適すると考
えるその他の回路の組み合わせを含むその他の基板材料
及びその他の回路網にも適用可能であろう。更に、配線
基板に対するはんだ接続部を備える好適な実施例につい
て説明した。しかし、本発明の適用分野は、例えば、導
電性エポキシのようなその他の結線方法を含むものであ
る。更に、カバーコートを備える好適な実施例を図示し
たが、かかるカバーコート１０を一切採用しないことも
出来る。本発明の範囲は、特許請求の範囲に記載した通
りである。
【図面の簡単な説明】
【図１】本発明の特徴を備え得るように設計した表面取
り付け抵抗器回路網の取り付け前の状態を示す図であ
る。
【図２】結線部分を示すために底面から見た図１の回路
網の底面図である。
【図３】図２の線３′に沿った図１及び図２と同一の表
面取り付け抵抗器回路網の図である。
【図４】表面取り付け抵抗器回路網の別の実施例の取り
付け前の形態を示す図である。
【図５】抵抗器回路網の第２の別の実施例の表面に取り
付けた状態を示す図である。
【図６】線６′に沿った図５の第２の別の実施例の断面
図である。
【符号の説明】
１ 回路網 ２ 基板 ３ セラミック面 ４ スタンドオフ ５ スタンドオフ ６ はんだ突起 ７ 溝 ８ 導電性材料 ９ 抵抗器 １０ カバーコー
ト １１ 結線部導電体 １２ 配線基板導
電体 １３ 配線基板 １４ 反対面 １５ はんだすみ肉部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ニール・エフ・トーマス アメリカ合衆国インディアナ州46514, エルクハート，サドル・ブルック・クロ ッシング 54503 (56)参考文献 特開 昭61−12001（ＪＰ，Ａ) 実開 昭61−142402（ＪＰ，Ｕ) 実開 昭62−193759（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 1/01

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面取り付け回路網（１）にして、 少なくとも一部分が支持された少なくとも１つの電気的
    又は電子的構成要素（９）を有する回路網基板（２）
    と、 前記電気的又は電子的構成要素（９）と、前記回路網
    （１）とは別体の他の導電性手段（１２）と、の間に電
    気的な相互接続部を形成する複数の電気的相互接続手段
    （６）であって、少なくとも第１、第２、第３及び第４
    の相互接続手段（６、６）を有する電気的相互接続手段
    （６）とを備え、 前記第１の相互接続手段（６）と前記第２の相互接続手
    段（６）は、前記回路網基板（２）の第１の面（３）に
    形成されており、 前記第３の相互接続手段（６）と前記第４の相互接続手
    段（６）は、前記回路網基板（２）の反対面（１４）に
    形成されており、 前記回路網基板（２）の第１の面（３）に形成された前
    記第１及び第２の相互接続手段（６）と、前記回路網基
    板（２）の反対面（１４）に形成された前記第３及び第
    ４の相互接続手段（６）とを物理的に分離させる溝
    （７）が、前記回路網基板（２）の底部に形成されてお
    り、 前記第１の相互接続手段（６）と前記第２の相互接続手
    段（６）との間に最小距離が必要とされ、必要とされる
    前記最小距離が、前記第１及び第２の相互接続手段
    （６、６）間の電気的架橋を阻止するのに必要な距離で
    あり、 更に、前記複数の電気的相互接続手段（６）に隣接して
    配置され、個々の相互接続手段（６）を任意の隣接する
    相互接続手段（６）から分離させる複数の隔離手段
    （５）を備え、その結果、前記第１及び第２の相互接続
    手段（６、６）が前記隔離手段（５）によって隔離さ
    れ、前記隔離手段（５）が、作用して、前記第１及び第
    ２の相互接続手段（６、６）間に必要とされる前記最小
    距離を、前記隔離手段（５）が存在しないときに実現さ
    れる距離より短い値に短縮しており、 前記表面取り付け回路網（１）は、前記回路網（１）を
    前記他方の導電性手段（１２）に対して支持する回路網
    支持手段（４、５３）を更に備え、 前記回路網支持手段（４、５３）は、前記回路網基板
    （２）のうち前記他方の導電性手段（１２）に対向する
    対向面に設けられており、 前記回路網支持手段（４、５３）は、前記他方の導電性
    手段（１２）を支持する、前記表面取り付け回路網
    （１）の一部でない外部基板（１３）に係合できるよう
    に、前記回路網基板（２）の対向面から前記電気的相互
    接続手段（６）を越えて概ね伸長又は突出し、これによ
    って、前記回路網（１）を前記外部基板（１３）上で支
    持して、前記回路網基板（２）の対向面と前記他方の導
    電性手段（１２）との間にはんだ用の空間を形成できる
    ことを特徴とする表面取り付け回路網。
  2. 【請求項２】 請求項１に記載の表面取り付け回路網
    （１）にして、 前記隔離手段（５）が、前記第１及び第２の相互接続手
    段（６、６）間に存在する平坦でない表面から成ること
    を特徴とする表面取り付け回路網。
  3. 【請求項３】 請求項１に記載の表面取り付け回路網
    （１）にして、 更に、相互接続領域を備えており、その相互接続領域内
    で、前記複数の電気的相互接続手段（６）と前記その他
    の導電性手段（１２）との間の相互接続が形成されてお
    り、 前記複数の電気的相互接続手段（６）が、前記隔離手段
    （５）により、前記相互接続領域内で分離されることを
    特徴とする表面取り付け回路網。
  4. 【請求項４】 請求項３に記載の表面取り付け回路網
    （１）にして、 前記相互接続領域は、略平坦であることを特徴とする表
    面取り付け回路網。
  5. 【請求項５】 請求項１に記載の表面取り付け回路網
    （１）にして、 前記回路網支持手段（４）は、少なくとも部分的に前記
    外部基板（１３）を通って伸長することを特徴とする表
    面取り付け回路網。
  6. 【請求項６】 請求項５に記載の表面取り付け回路網
    （１）にして、 前記回路網支持手段（４）は、前記回路網基板（２）と
    一体であることを特徴とする表面取り付け回路網。
  7. 【請求項７】 請求項１に記載の表面取り付け回路網
    （１）にして、 前記回路網支持手段（４）は、概ね、前記複数の電気的
    相互接続手段（６）と比べてより前記回路網基板（２）
    から突出し前記外部基板（１３）に係合して、これによ
    り、前記回路網基板（２）と前記外部基板（１３）との
    間に制御された間隔を形成できることを特徴とする表面
    取り付け回路網。
JP27998091A 1990-10-25 1991-10-25 表面取り付け回路網及びその電気的相互接続方法 Expired - Fee Related JP3342706B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60391290A 1990-10-25 1990-10-25
US603912 1990-10-25

Publications (2)

Publication Number Publication Date
JPH04264701A JPH04264701A (ja) 1992-09-21
JP3342706B2 true JP3342706B2 (ja) 2002-11-11

Family

ID=24417423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27998091A Expired - Fee Related JP3342706B2 (ja) 1990-10-25 1991-10-25 表面取り付け回路網及びその電気的相互接続方法

Country Status (6)

Country Link
US (1) US5621619A (ja)
JP (1) JP3342706B2 (ja)
DE (1) DE4135007C2 (ja)
FR (1) FR2673063B1 (ja)
GB (1) GB2249746B (ja)
IT (1) IT1250024B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4135007C2 (de) * 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
FR2734983B1 (fr) 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
JPH09237962A (ja) * 1995-12-28 1997-09-09 Sanyo Electric Co Ltd 電子回路装置
DE19639947A1 (de) * 1996-09-27 1998-04-16 Siemens Matsushita Components Passives Netzwerk in Chip-Bauform
US6495195B2 (en) * 1997-02-14 2002-12-17 Arcturus Engineering, Inc. Broadband absorbing film for laser capture microdissection
US7075640B2 (en) * 1997-10-01 2006-07-11 Arcturus Bioscience, Inc. Consumable for laser capture microdissection
WO1999051071A1 (de) * 1998-03-31 1999-10-07 Tyco Electronics Logistics Ag Smd-fähige hybridschaltung
US6047463A (en) 1998-06-12 2000-04-11 Intermedics Inc. Embedded trimmable resistors
DE29813725U1 (de) 1998-07-31 1998-10-01 Siemens AG, 80333 München An Kontaktflächen eines Schaltungssubstrats verlötbares, aus Blech geformtes elektrisches Bauelement mit Lötstop
US6326677B1 (en) 1998-09-04 2001-12-04 Cts Corporation Ball grid array resistor network
US6097277A (en) * 1998-11-05 2000-08-01 Cts Resistor network with solder sphere connector
US6005777A (en) * 1998-11-10 1999-12-21 Cts Corporation Ball grid array capacitor
JP3714088B2 (ja) * 1999-02-18 2005-11-09 株式会社村田製作所 電子部品及びその製造方法
US6246016B1 (en) * 1999-03-11 2001-06-12 Lucent Technologies, Inc. Edge-mountable integrated circuit package and method of attaching the same to a printed wiring board
US6194979B1 (en) 1999-03-18 2001-02-27 Cts Corporation Ball grid array R-C network with high density
JP2001237585A (ja) * 2000-02-22 2001-08-31 Murata Mfg Co Ltd 電子部品及びその製造方法
US6246312B1 (en) 2000-07-20 2001-06-12 Cts Corporation Ball grid array resistor terminator network
DE10145348C1 (de) * 2001-09-14 2003-03-27 Siemens Dematic Ag Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
US20040084211A1 (en) * 2002-10-30 2004-05-06 Sensonix, Inc. Z-axis packaging for electronic device and method for making same
US7180186B2 (en) * 2003-07-31 2007-02-20 Cts Corporation Ball grid array package
US6946733B2 (en) * 2003-08-13 2005-09-20 Cts Corporation Ball grid array package having testing capability after mounting
FR2916299A1 (fr) * 2007-05-14 2008-11-21 Eurofarad Composant electronique multicouches avec canal de lavage et gorges
JP2011228644A (ja) * 2010-03-29 2011-11-10 Murata Mfg Co Ltd 電子部品及びその製造方法
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
JP6956552B2 (ja) * 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3280378A (en) * 1964-07-01 1966-10-18 Cts Corp Means for anchoring and connecting lead wires in an electrical component
US3346774A (en) * 1965-07-30 1967-10-10 Cts Corp Electrical component substrate with cavities for anchoring lead wires therein
US3444436A (en) * 1967-04-26 1969-05-13 Erie Technological Prod Inc Mounted capacitor with spaced terminal feet
US3492536A (en) * 1968-01-18 1970-01-27 Cts Corp Means for anchoring and connecting lead wires to an electrical component
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
US3621112A (en) * 1970-10-28 1971-11-16 Gen Electric Housing for electrical components
FR2137167B1 (ja) * 1971-05-14 1973-05-11 Socapex
US3873890A (en) * 1973-08-20 1975-03-25 Allen Bradley Co Terminal construction for electrical circuit device
US3838316A (en) * 1973-10-09 1974-09-24 Western Electric Co Encapsulated electrical component assembly and method of fabrication
US3902189A (en) * 1974-04-10 1975-08-26 Hunt Electronics Prefabricated article and methods of maintaining the orientation of parts being bonded thereto
US4187529A (en) * 1975-09-02 1980-02-05 Allen-Bradley Company Terminal construction for electrical circuit device
US4345300A (en) * 1980-04-07 1982-08-17 Cts Corporation Recessed circuit module
US4426774A (en) * 1980-04-07 1984-01-24 Cts Corporation Process for producing a circuit module
US4373655A (en) * 1980-06-26 1983-02-15 Mckenzie Jr Joseph A Component mask for printed circuit boards and method of use thereof
US4400762A (en) * 1980-08-25 1983-08-23 Allen-Bradley Company Edge termination for an electrical circuit device
US4389771A (en) * 1981-01-05 1983-06-28 Western Electric Company, Incorporated Treatment of a substrate surface to reduce solder sticking
US4376505A (en) * 1981-01-05 1983-03-15 Western Electric Co., Inc. Methods for applying solder to an article
US4465898A (en) * 1981-07-27 1984-08-14 Texas Instruments Incorporated Carrier for integrated circuit
US4419714A (en) * 1982-04-02 1983-12-06 International Business Machines Corporation Low inductance ceramic capacitor and method for its making
JPS5921047A (ja) * 1982-07-27 1984-02-02 Fuji Xerox Co Ltd リ−ドレスチツプキヤリア
JPS5945985A (ja) * 1982-09-08 1984-03-15 矢沢フエロマイト株式会社 遮音材
US4641222A (en) * 1984-05-29 1987-02-03 Motorola, Inc. Mounting system for stress relief in surface mounted components
JPS61145838A (ja) * 1984-12-20 1986-07-03 Fujitsu Ltd 半導体素子の接続方法
EP0234838A2 (en) * 1986-02-21 1987-09-02 American Precision Industries Inc Surface mount network and method of making
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
DE3722725A1 (de) * 1987-07-09 1989-01-19 Productech Gmbh Geheizter stempel
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
JPH0230169A (ja) * 1988-07-19 1990-01-31 Fujitsu Ltd 半導体装置
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
JPH02177464A (ja) * 1988-12-28 1990-07-10 Nec Corp 半導体装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5142268A (en) * 1990-02-07 1992-08-25 Cts Corporation Elimination of discrete capacitors in R/C networks
DE4135007C2 (de) * 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
JPH05243020A (ja) * 1992-03-02 1993-09-21 Rohm Co Ltd チップネットワーク型抵抗器
US5592022A (en) * 1992-05-27 1997-01-07 Chipscale, Inc. Fabricating a semiconductor with an insulative coating
JPH1152637A (ja) * 1997-08-04 1999-02-26 Canon Inc 画像形成装置

Also Published As

Publication number Publication date
GB2249746B (en) 1994-04-13
ITTO910811A0 (it) 1991-10-25
FR2673063A1 (fr) 1992-08-21
US5621619A (en) 1997-04-15
DE4135007A1 (de) 1992-05-14
GB9122659D0 (en) 1991-12-11
JPH04264701A (ja) 1992-09-21
FR2673063B1 (fr) 1994-11-04
GB2249746A (en) 1992-05-20
IT1250024B (it) 1995-03-30
DE4135007C2 (de) 1994-12-22
ITTO910811A1 (it) 1993-04-25

Similar Documents

Publication Publication Date Title
JP3342706B2 (ja) 表面取り付け回路網及びその電気的相互接続方法
JPS62216259A (ja) 混成集積回路の製造方法および構造
US20170265300A1 (en) Double-sided printed circuit board and method for manufacturing same
US4528748A (en) Method for fabricating a printed circuit board of desired shape
US5481241A (en) Film-type heat sink-mounted power resistor combination having only a thin encapsulant, and having an enlarged internal heat sink
US5400953A (en) Method of printing a bonding agent
JP2004064052A (ja) ノイズ遮蔽型積層基板とその製造方法
JPS60192304A (ja) チツプ抵抗
US7383977B2 (en) Method for attaching a shield can to a PCB and a shield can therefor
JP3836263B2 (ja) アキシャルリード型電子部品及びアキシャルリード型電子部品実装回路基板装置
JPH11233531A (ja) 電子部品の実装構造および実装方法
CN106298728A (zh) 封装结构及其制法
JPH06350233A (ja) 回路基板
JP2004079811A (ja) チップ電子部品及びその製造方法
JPH0631137U (ja) 多連電子部品
WO1987004008A1 (en) Lead finishing for a surface mount package
JPS6153852B2 (ja)
CA1151257A (en) Edge termination for an electrical circuit device
JP2003037001A (ja) チップ抵抗器およびその製造方法
JP2002232104A (ja) 配線モジュール
JPS6149491A (ja) セラミツク多層配線基板
JP2751476B2 (ja) 面実装形ネットワーク電子部品
JPH04154190A (ja) チップ部品の実装方法
JP2562797Y2 (ja) 配線基板
JPH05206598A (ja) セラミック回路基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees