JP3314666B2 - Nitride semiconductor device - Google Patents

Nitride semiconductor device

Info

Publication number
JP3314666B2
JP3314666B2 JP15180097A JP15180097A JP3314666B2 JP 3314666 B2 JP3314666 B2 JP 3314666B2 JP 15180097 A JP15180097 A JP 15180097A JP 15180097 A JP15180097 A JP 15180097A JP 3314666 B2 JP3314666 B2 JP 3314666B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
type impurity
cm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15180097A
Other languages
Japanese (ja)
Other versions
JPH1168155A (en
Inventor
修二 中村
孝志 向井
傑 窪田
Original Assignee
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP15081297 priority Critical
Priority to JP9-150812 priority
Application filed by 日亜化学工業株式会社 filed Critical 日亜化学工業株式会社
Priority to JP15180097A priority patent/JP3314666B2/en
Publication of JPH1168155A publication Critical patent/JPH1168155A/en
Application granted granted Critical
Publication of JP3314666B2 publication Critical patent/JP3314666B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は例えばLED、LD等の発光素子、太陽電池、光センサー等の受光素子等に用いられる窒化物半導体(In X Al Y Ga 1-XY N、0≦X、 The present invention is, for example LED BACKGROUND OF THE emitting device LD like, a solar cell, a nitride semiconductor used for the light-receiving element such as a light sensor (In X Al Y Ga 1- XY N, 0 ≦ X,
0≦Y、X+Y≦1)よりなる素子と、その素子を構成する窒化物半導体の成長方法に関する。 0 ≦ Y, and X + Y ≦ 1) than consisting element relates to method of growing a nitride semiconductor which constitutes the element.

【0002】 [0002]

【従来の技術】窒化物半導体は高輝度青色LED、純緑色LEDの材料として、本出願人により、フルカラーL BACKGROUND ART Nitride semiconductors high luminance blue LED, as a material for pure green LED, by the Applicant, full color L
EDディスプレイ、交通信号等で実用化されたばかりである。 ED display, has just been put to practical use in the traffic signal, and the like. これらの各種デバイスに使用されるLEDは、n LED used in these various devices, n
型窒化物半導体層とp型窒化物半導体層との間に、単一量子井戸構造(SQW:Single-Quantum- Well)のIn Between the type nitride semiconductor layer and a p-type nitride semiconductor layer, a single quantum well structure (SQW: Single-Quantum- Well) of In
GaNよりなる活性層が挟まれたダブルへテロ構造を有している。 It has a double heterostructure in which an active layer made of GaN is sandwiched. 青色、緑色等の波長はInGaN活性層のI Blue, green wavelength such as the InGaN active layer I
n組成比を増減することで決定されている。 It is determined by increasing or decreasing the n composition ratio. 青色LED Blue LED
は20mAにおいて発光波長450nm、半値幅20n Emission wavelength 450nm at 20mA, the half width 20n
m、光度2cd、光出力5mW、外部量子効率9.1% m, luminosity 2cd, light output 5 mW, the external quantum efficiency of 9.1%
である。 It is. 一方、緑色LEDは同じく20mAにおいて、 On the other hand, in the green LED is also 20 mA,
発光波長525nm、半値幅30nm、光度6cd、光出力3mW、外部量子効率6.3%である。 Emission wavelength 525 nm, half width 30 nm, intensity 6 cd, light output 3 mW, a 6.3% external quantum efficiency.

【0003】また本出願人は、最近この材料を用いてパルス電流下、室温での410nmのレーザ発振を世界で初めて発表した{例えば、Jpn.J.Appl.Phys.35(1996)L7 [0003] The Applicant has recently pulsed current under with this material, it was the first in the world to announce the laser oscillation of 410nm at room temperature {e.g., Jpn.J.Appl.Phys.35 (1996) L7
4、Jpn.J.Appl.Phys.35(1996)L217等}。 4, Jpn.J.Appl.Phys.35 (1996) L217, etc.}. このレーザ素子は、InGaNを用いた多重量子井戸構造の活性層を有するダブルへテロ構造を有し、パルス幅2μs、パルス周期2msの条件で、閾値電流610mA、閾値電流密度8.7kA/cm 2 、410nmの発振を示す。 The laser element has a double hetero structure having an active layer of multiple quantum well structure using InGaN, pulse width 2 [mu] s, in the conditions of the pulse period 2 ms, the threshold current 610MA, the threshold current density of 8.7kA / cm 2 , shows the oscillation of 410nm. 改良したレーザ素子もまた、Appl.Phys.Lett.69(1996)1477において発表した。 Laser device improved also announced in Appl.Phys.Lett.69 (1996) 1477. このレーザ素子は、p型窒化物半導体層の一部にリッジストライプが形成された構造を有しており、パルス幅1μs、パルス周期1ms、デューティー比0.1%で、閾値電流187mA、閾値電流密度3 The laser device has a p-type nitride part to the ridge stripe of the semiconductor layer is formed structure, the pulse width 1 [mu] s, pulse period 1 ms, at a duty ratio of 0.1%, a threshold current 187MA, the threshold current density 3
kA/cm kA / cm 2 、410nmの発振を示す。 2, it shows the 410nm oscillation of. さらに本出願人は室温での連続発振にも初めて成功し、発表した。 Furthermore, the present applicant has succeeded for the first time in a continuous oscillation at room temperature, it was announced. {例えば、日経エレクトロニクス 1996年12月2日号 技術速報、Appl.Phys.Lett.69(1996)3034、Appl.Phys.Lett.69 {For example, Nikkei Electronics 1996 December 2 issue technical bulletins, Appl.Phys.Lett.69 (1996) 3034, Appl.Phys.Lett.69
(1996)4056 等}、このレーザ素子は20℃において、閾値電流密度3.6kA/cm 2 、閾値電圧5.5V、1. (1996) 4056, etc.}, the laser device at 20 ° C., the threshold current density of 3.6 kA / cm 2, the threshold voltages 5.5V, 1.
5mW出力において、27時間の連続発振を示す。 In 5mW output, indicating the continuous oscillation of 27 hours.

【0004】 [0004]

【発明が解決しようとする課題】このように窒化物半導体を用いた発光デバイスはLEDとして既に実用化されているが、未だ不十分な点もあり、さらなる発光出力の向上が望まれている。 BRIEF Problem to be Solved] The light emitting device using nitride semiconductor in this way has already been put to practical use as a LED, there is also still insufficient points, further improvement in light output is desired. またLDは実用化を目指して現在鋭意研究中であり、出力の向上はもちろんのこと、長寿命化が望まれている。 The LD is currently intensively being studied with the aim of commercialization, improvement in output is, of course, long life is desired. これらLED、LDのような発光デバイスの発光出力を向上させることができれば、類似した構造を有する太陽電池、光センサー等の受光デバイスの受光効率も同時に向上させることができる。 These LED, if it is possible to improve the luminous output of the light emitting device such as LD, a solar cell having a structure similar, light receiving efficiency of the light-receiving devices such as optical sensors can also be improved simultaneously. 従って、本発明はこのような事情を鑑みて成されたものであって、その目的とするところは、新規な窒化物半導体素子の構造を提供することにより、主としてLED、LD Accordingly, the present invention was made in view of such circumstances, and has as its object by providing a structure of a novel nitride semiconductor device, mainly LED, LD
の出力を向上させることにある。 It is to increase the output of.

【0005】 [0005]

【課題を解決するための手段】本発明の窒化物半導体素子は、活性層上部にp型不純物を含む第1の窒化物半導体層が形成され、その第1の窒化物半導体層上部に、その第1の窒化物半導体層から離れるに従ってp型不純物濃度が次第に少なくなっている第2の窒化物半導体層を備え、その第2の窒化物半導体層上部に、第2の窒化物半導体層の平均p型不純物濃度よりも多い量のp型不純物を含む第3の窒化物半導体層を有することを特徴とする。 Means for Solving the Problems] The nitride semiconductor device of the present invention, the first nitride semiconductor layer containing a p-type impurity is formed on the active layer upper in the first nitride semiconductor layer top, the a second nitride semiconductor layer p-type impurity concentration is gradually decreased with distance from the first nitride semiconductor layer, on the second nitride semiconductor layer top, the average of the second nitride semiconductor layer and having a third nitride semiconductor layer containing higher amounts of p-type impurities than the p-type impurity concentration. なお本発明において、活性層と第1の窒化物半導体層とは接して形成されていなくても良く、また第1の窒化物半導体層と、第2の窒化物半導体層とは接して形成されていなくても良く、さらに第2の窒化物半導体層と第3の窒化物半導体層とは接して形成されていなくても良い。 In the present invention, it may not be formed in contact with the active layer and the first nitride semiconductor layer and a first nitride semiconductor layer and the second nitride semiconductor layer formed in contact with even if it not better, may not be formed by further contact with the second nitride semiconductor layer and the third nitride semiconductor layer.

【0006】さらに本発明の窒化物半導体素子は、前記第2の窒化物半導体層が複数の窒化物半導体層が積層された多層膜よりなり、その多層膜のp型不純物が段階的に少なくなっていることを特徴とする。 Furthermore nitride semiconductor device of the present invention, the second nitride semiconductor layer is made of a multilayer film in which a plurality of nitride semiconductor layers are laminated, is p-type impurity is stepwise reduced in the multi-layer film and wherein the are.

【0007】さらに本発明の窒化物半導体素子は、前記第1の窒化物半導体層は互いに組成の異なる2種類の窒化物半導体層が積層されてなる超格子層であることを特徴とする。 Furthermore nitride semiconductor device of the present invention is characterized in that two different types of the nitride semiconductor layer of the first nitride semiconductor layer composition each other a superlattice layer formed by laminating. さらに本発明の窒化物半導体素子は、第1の Further nitride semiconductor device of the present invention, first
窒化物半導体層はAl Ga 1−X N(0≦X≦1)よ Nitride semiconductor layer is Al X Ga 1-X N ( 0 ≦ X ≦ 1)
りなり、前記第3の窒化物半導体層はAl Ga 1−X Rinari, the third nitride semiconductor layer is Al X Ga 1-X
N(0≦X≦0.3)よりなることを特徴とする。 Characterized by comprising from N (0 ≦ X ≦ 0.3) . さら Further
に本発明の窒化物半導体素子は、前記第2の窒化物半導 The nitride semiconductor device of the present invention, the second nitride semiconductor
体層は第3の窒化物半導体層と同一の組成よりなること Body layer is made of the same composition as that of the third nitride semiconductor layer
を特徴とする。 The features. さらに本発明の窒化物半導体素子は、前 Further nitride semiconductor device of the present invention, prior to
記第1の窒化物半導体層のp型不純物濃度は1×10 Serial p-type impurity concentration of the first nitride semiconductor layer is 1 × 10
18 /cm 以上、1×10 21 /cm 以下であるこ 18 / cm 3 or more and 1 × 10 21 / cm 3 or less this
とを特徴とする。 And wherein the door. さらに本発明の窒化物半導体素子は、 Further nitride semiconductor device of the present invention,
前記第3の窒化物半導体層のp型不純物濃度は1×10 P-type impurity concentration of the third nitride semiconductor layer is 1 × 10
18 /cm 以上、1×10 21 /cm 以下であるこ 18 / cm 3 or more and 1 × 10 21 / cm 3 or less this
とを特徴とする。 And wherein the door. さらに本発明の窒化物半導体素子は、 Further nitride semiconductor device of the present invention,
前記活性層は少なくともInを含む窒化物半導体層を含む単一量子井戸構造、または多重量子井戸構造であることを特徴とする。 Wherein the active layer is a single quantum well structure or a multiple quantum well structure, includes a nitride semiconductor layer containing at least In.

【0008】 [0008]

【発明の実施の形態】図1は本発明の一実施例に係る窒化物半導体素子の構造を示す模式的な断面図であり、具体的にはLED素子の構造を示している。 Figure 1 DETAILED DESCRIPTION OF THE INVENTION is a schematic sectional view showing a structure of a nitride semiconductor device according to an embodiment of the present invention, specifically showing the structure of an LED element. 素子構造としては、サファイアよりなる基板1の上に、GaNよりなるバッファ層2、SiドープGaNよりなるn側コンタクト層3(兼n側クラッド層)、膜厚30オングストロームの単一量子井戸構造のInGaNよりなる活性層4、MgドープAlGaNよりなる第1のp側窒化物半導体層5、Mgが傾斜ドープされたGaNよりなる第2 The device structure on a substrate 1 made of sapphire, a buffer layer 2, Si-doped consisting GaN n-side contact layer 3 (and n-side cladding layer) made of GaN, a single quantum well structure having a thickness of 30 Å active layer 4 made of InGaN, Mg-doped first p-side nitride semiconductor layer made of AlGaN 5, second the Mg is formed of GaN which is inclined doped
のp側窒化物半導体層6、Mg平均濃度が第2のp側窒化物半導体層6よりも多くドープされたGaNよりなる第3のp側窒化物半導体層7が積層されてなっている。 p-side nitride semiconductor layer 6, Mg average concentration third p-side nitride semiconductor layer 7 made more doped GaN than the second p-side nitride semiconductor layer 6 is made by laminating the.
第3のp側窒化物半導体層7のほぼ全面には、透光性の金属薄膜よりなるp電極8が形成され、その全面電極8 Third to almost the entire surface of the p-side nitride semiconductor layer 7, p electrode 8 made of translucent metal thin film is formed, the entire surface of the electrode 8
の隅部にはボンディング用のパッド電極9が形成されている。 Pad electrode 9 for bonding the corner portion is formed of. 一方p側窒化物半導体層側からエッチングして露出されたn側コンタクト層3の表面にはn電極10が形成されている。 On the other hand, the p-side nitride semiconductor layer side etching to exposed n-side contact layer 3 on the surface from the n-electrode 10 is formed.

【0009】また、図2にこのLED素子をSIMS Further, SIMS the LED element 2
(二次イオン質量分析装置)により分析したデータを示す。 Shows data was analyzed by (secondary ion mass spectrometer). Mgは濃度を示し、Inは二次イオン強度でもって示している。 Mg represents the concentration, In is shown with the secondary ionic strength. つまりInピークは活性層の位置を示し、 That In peak indicates the position of the active layer,
Mgは活性層よりもp層側に分布していることを示している。 Mg shows that distributed in the p-layer side than the active layer. この図では最上層からCsイオンでLED素子をスパッタして、出てくる元素を分析し、横軸に深さ、縦軸にMg濃度と、In強度をとって示している。 In this figure by sputtering LED element with Cs ions from the uppermost layer, to analyze come out element, the depth and the horizontal axis is a Mg concentration on the vertical axis, represents taking In strength. このように、本発明の素子では、Mg濃度が活性層から離れるに従って次第に小さくなるように調整された窒化物半導体層を有している。 Thus, the device of the present invention, Mg concentration has a nitride semiconductor layer which is adjusted so as progressively smaller with distance from the active layer.

【0010】本発明の素子ではp型不純物を含む第1の窒化物半導体層5の上に、p型不純物が傾斜ドープされた第2のp側窒化物半導体層6を有している。 [0010] on the first nitride semiconductor layer 5 including a p-type impurity is an element of the present invention includes a second p-side nitride semiconductor layer 6 a p-type impurity is tilted doped. この第2 This second
のp側窒化物半導体層はこのようにp側不純物が傾斜ドープされることによって、発光素子出力を向上させることができる。 The p-side nitride semiconductor layer by p-side impurity as this is tilted doped, thereby improving the light emitting element output. 即ち、コンタクト層として作用するp型不純物が高濃度にドープされた第3のp側窒化物半導体と、その第3のp側窒化物半導体層よりも活性層に接近した位置に、p型不純物が傾斜ドープされた第2のp側窒化物半導体、さらに第2の窒化物半導体よりも活性層に接近した位置にp型不純物が高濃度にドープされた第1のp側窒化物半導体とを備えることにより、コンタクト層側から注入されるキャリアを、活性層に貯まりやすくできるために、素子全体の出力を向上させることができる。 That is, the third and the p-side nitride semiconductor, at a position close to the active layer than the third p-side nitride semiconductor layer, p-type impurity p-type impurity which acts as a contact layer is heavily doped There second p-side nitride semiconductor which is inclined doped, and a further first p-side nitride p-type impurity is heavily doped in a position close to the active layer than the second nitride semiconductor semiconductor by providing the carriers injected from the contact layer side, in order to be easily accumulated in the active layer, thereby improving the output of the entire device.

【0011】活性層4は少なくともInを含む窒化物半導体層を含む単一量子井戸構造、若しくは多重量子井戸構造とする。 [0011] single quantum well structure active layer 4 including a nitride semiconductor layer containing at least In, or a multiple quantum well structure. 井戸層は膜厚100オングストローム以下、さらに好ましくは70オングストローム以下のIn Well layer thickness of 100 angstroms or less, more preferably 70 angstroms or less of In
X Ga 1-X N(0<X≦1)で構成することが望ましく、 It is desirable to constitute in X Ga 1-X N (0 <X ≦ 1),
また障壁層は井戸層よりもバンドギャップエネルギーが大きいIn Y Ga 1-Y N(0≦Y<)、若しくはAl X' The barrier layer bandgap energy than the well layer is large In Y Ga 1-Y N ( 0 ≦ Y <), or Al X 'G
1-X' N(0<X'≦1)を200オングストローム以下、さらに好ましくは150オングストローム以下の膜厚で構成することが望ましい。 a 1-X 'N (0 <X' ≦ 1) and 200 Å, still more preferably composed of a film thickness of not more than 150 angstroms.

【0012】第1のp側窒化物半導体層5はp型不純物を含む窒化物半導体層で構成されていれば良く、特に活性層に接していてもいなくても良い。 [0012] The first p-side nitride semiconductor layer 5 may be composed of a nitride semiconductor layer containing p-type impurities may or may not be particularly contact with the active layer. 半導体としては活性層よりもバンドギャップエネルギーの大きい窒化物半導体を選択し、例えば前記のようにAl X Ga 1-X N(0 As the semiconductor select larger nitride semiconductor band gap energy than the active layer, for example, as the Al X Ga 1-X N ( 0
≦X≦1)を好ましく成長させる。 ≦ X ≦ 1) is allowed to preferably grow. 一方ドープするp型不純物濃度は1×10 18 /cm 3以上、1×10 21 /cm 3以下、さらに好ましくは5×10 18 /cm 3以上、5×10 Meanwhile the p-type impurity concentration to be doped is 1 × 10 18 / cm 3 or more, 1 × 10 21 / cm 3 or less, more preferably 5 × 10 18 / cm 3 or more, 5 × 10
20 /cm 3に調整する。 Adjusted to 20 / cm 3. p型不純物としては例えばMg、 The p-type impurity, for example Mg,
Zn、Cd、Ca、Be、Sr等のII族元素を好ましくドープする。 Zn, Cd, Ca, Be, a Group II element of Sr such that preferably doped. さらにこの第1の窒化物半導体層を互いに組成の異なる2種類の窒化物半導体層が積層されてなる超格子層とすることもできる。 Furthermore two different types of the nitride semiconductor layer having a composition of this first nitride semiconductor layer each other may be a super lattice layer formed by laminating. 超格子層とする場合、超格子層を構成する窒化物半導体層の膜厚は100オングストローム以下、さらに好ましくは70オングストローム以下、最も好ましくは50オングストローム以下の膜厚に調整する。 If the superlattice layer, the thickness of the nitride semiconductor layer constituting the super lattice layer is 100 angstroms or less, more preferably 70 angstroms or less, and most preferably adjusted to a thickness of 50 angstroms or less. 超格子層とすると、窒化物半導体層の結晶性が良くなり、出力がさらに向上する。 When superlattice layer, the better the crystallinity of the nitride semiconductor layer, the output is further improved. 超格子層とする場合、p型不純物は両方の層にドープしても良いし、 If the superlattice layer, to p-type impurity may be doped into both layers,
いずれか一方の層にドープしても良い。 It may be doped to either one of the layers.

【0013】第2の窒化物半導体層6は第1の窒化物半導体層5に接して形成されていることが望ましいが、特に接して形成されていなくても良い。 [0013] The second nitride semiconductor layer 6 is desirably formed in contact with the first nitride semiconductor layer 5 may not be formed in particular contact. 例えば第1と第2 For example, the first and second
の窒化物半導体層との間に数百オングストローム以下の膜厚のアンドープの窒化物半導体層を成長させることもできる。 It is also possible to grow an undoped nitride semiconductor layer of less thickness several hundred angstroms between the nitride semiconductor layer. また、不純物は第3の窒化物半導体層6に接近して連続的に少なくなるように調整することが望ましいが、段階的にp型不純物のドープ量を少なくして第2の窒化物半導体層を成長させることもできる。 The impurity is desirably adjusted to be less continuously close to third nitride semiconductor layer 6, the second nitride semiconductor layer with less doping amount of stepwise p-type impurity It can also be grown. 窒化物半導体層の組成は特に問うものではないが、好ましくは第3 Although not the composition of the nitride semiconductor layer asks particularly preferably 3
の窒化物半導体層と同一組成とする。 And the nitride semiconductor layer of the same composition. 第2の窒化物半導体層の膜厚は2μm以下、さらに好ましくは1μm以下、最も好ましくは0.5μm以下に調整する。 The thickness of the second semiconductor layer is 2μm or less, more preferably 1μm or less, and most preferably adjusted to 0.5μm or less. また第2の窒化物半導体層を窒化物半導体の多層膜(超格子を含む)構造として、その多層膜を構成する窒化物半導体層のp型不純物濃度を段階的に少なくなるようにしても良い。 As the multilayer film (including the superlattice) structure of a nitride semiconductor of the second nitride semiconductor layer may be a p-type impurity concentration of the nitride semiconductor layer constituting the multilayer film to stepwise decreases .

【0014】第3の窒化物半導体層7は、p電極を形成するコンタクト層とすることが望ましく、好ましくはX A third nitride semiconductor layer 7, it is desirable that a contact layer for forming a p-electrode, preferably X
値が0.3以下のAl X Ga 1-X N(0≦X≦0.3)とするとp電極と好ましいオーミックが得られる。 Preferred ohmic and p electrode can be obtained when the value is 0.3 or less of Al X Ga 1-X N ( 0 ≦ X ≦ 0.3). 第3の窒化物半導体層7のp型不純物濃度は、第1の窒化物半導体層5と同じく、1×10 18 /cm 3以上、1×10 21 P-type impurity concentration of the third nitride semiconductor layer 7, the first nitride semiconductor layer 5 as well, 1 × 10 18 / cm 3 or more, 1 × 10 21
/cm 3以下、さらに好ましくは5×10 18 /cm 3以上、5 / Cm 3 or less, more preferably 5 × 10 18 / cm 3 or more, 5
×10 20 /cm 3に調整することが望ましい。 × is preferably adjusted to 10 20 / cm 3. また第3の窒化物半導体層の膜厚は第2の窒化物半導体層よりも薄く調整することが望ましい。 The thickness of the third nitride semiconductor layer is preferably adjusted thinner than the second nitride semiconductor layer. 即ち、コンタクト層として作用する第3のp型窒化物半導体層の膜厚を薄くして、 That is, by reducing the thickness of the third p-type nitride semiconductor layer serving as a contact layer,
高濃度にp型不純物をドープすることによりコンタクト抵抗が下がるので、Vf(順方向電圧)が低下しやすい傾向にある。 Since the contact resistance is lowered by doping p-type impurity at a high concentration, Vf (forward voltage) tends to easily lowered.

【0015】 [0015]

【実施例】以下、MOCVD法を用いて本発明の窒化物半導体素子の製造方法について説明する。 EXAMPLES Hereinafter, the manufacturing method of the nitride semiconductor device of the present invention will be described by MOCVD.

【0016】[実施例1]サファイア(0001)面を主面とする基板を用意し、原料ガスにTMG(トリメチルガリウム)、アンモニアを用いて500℃でGaNよりなるバッファ層を200オングストロームの膜厚で成長させる。 [0016] [Example 1] sapphire (0001) plane is prepared a substrate having a major surface, TMG (trimethylgallium) as a source gas, the film thickness of 200 angstroms a buffer layer of GaN at 500 ° C. using ammonia in growing.

【0017】次に温度を1050℃に上昇させ、TM [0017] then allowed to raise the temperature to 1050 ℃, TM
G、アンモニア、不純物ガスにモノシランガスを用いて、Siを1×10 19 /cm 3ドープしたn型GaN層を5μmの膜厚で成長させる。 G, ammonia, using monosilane gas impurity gas, an n-type GaN layer 1 × 10 19 / cm 3 doped with Si is grown to the thickness of 5 [mu] m.

【0018】次に温度を800℃にして、TMI(トリメチルインジウム)、TMG、アンモニアを用い、活性層として、アンドープIn 0.4 Ga 0.6 Nよりなる井戸層を25オングストロームの膜厚で成長させる。 [0018] Next, the temperature to 800 ° C., TMI (trimethyl indium), TMG, using ammonia, as an active layer, a well layer made of undoped In 0.4 Ga 0.6 N is grown to the thickness of 25 angstroms.

【0019】次に温度を1050℃にして、TMG、アンモニア、不純物ガスとしてCp2Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×10 20 /cm [0019] Next, a temperature of 1050 ° C., TMG, ammonia, Cp2Mg (cyclopentadienyl magnesium) as the impurity gas, 1 × a Mg 10 20 / cm
3ドープしたp型Al 0.3 Ga 0.7 Nよりなる第1の窒化物半導体層を200オングストロームの膜厚で成長させる。 3 a first nitride semiconductor layer made of doped p-type Al 0.3 Ga 0.7 N is grown to the thickness of 200 angstroms. この第1の窒化物半導体層はキャリアを閉じ込める層として作用する。 The first nitride semiconductor layer serves as a layer for confining carriers.

【0020】第1の窒化物半導体層成長後、原料ガスを止め、続いて再度TMG、アンモニア、Cp2Mgを流し、1050℃で、p型不純物が傾斜ドープされたGa [0020] After the growth of the first nitride semiconductor layer, stopping the feed gas, followed again TMG, ammonia, flowing Cp2Mg, at 1050 ° C., Ga of the p-type impurity is tilted doped
Nよりなる第2の窒化物半導体層を0.18μmの膜厚で成長させる。 A second nitride semiconductor layer made of N is grown to the thickness of 0.18 .mu.m. 但しCp2MgはMFC(マスフローコントローラ)により、成長中徐々に流量が少なくなるように調整し、第2の窒化物半導体が成長し終わる頃には、Cp2Mgの流量が0となるようにする。 However Cp2Mg by MFC (mass flow controller), gradually adjusted to the flow rate is reduced during the growth, by the time the second nitride semiconductor has finished growing, the flow rate of Cp2Mg is set to be zero.

【0021】第2の窒化物半導体層成長後、TMG、アンモニア、Cp2Mgを用い、Mgを1×10 20 /cm 3ドープした第3の窒化物半導体層を300オングストロームの膜厚で成長させる。 [0021] After the growth of the second nitride semiconductor layer, TMG, ammonia, using Cp2Mg, a third nitride semiconductor layer was 1 × 10 20 / cm 3 doped with Mg is grown to the thickness of 300 angstroms.

【0022】以上のようにして窒化物半導体を成長させたウェーハを反応容器内において、窒素雰囲気中700 [0022] In the above manner the wafer obtained by growing a nitride semiconductor in a reaction vessel in a nitrogen atmosphere 700
℃でアニーリングを行い、p型不純物をドープした層をさらに低抵抗化させる。 ℃ performed annealing at, thereby further reducing the resistance of the layer doped with p-type impurity. アニーリング後、ウェーハを反応容器から取り出し、RIE装置により最上層の第3の窒化物半導体層側からエッチングを行い、n電極を形成すべきn側コンタクト層の表面を露出させる。 After annealing, removed wafer from the reaction vessel, etching the third nitride semiconductor layer side of the uppermost by RIE apparatus to expose the surface of the n-side contact layer to be formed an n-electrode. 最上層の第3の窒化物半導体層のほぼ全面にNi/Auよりなる全面電極を200オングストロームの膜厚で形成し、その全面電極の一部に1μmの膜厚でAuよりなるパッド電極を形成する。 Substantially the entire surface is formed on the entire surface electrode made of Ni / Au is formed with a thickness of 200 angstroms, a pad electrode made of Au with a thickness of 1μm on a part of the entire electrode of the third nitride semiconductor layer of the top layer to. 一方、露出させたn側コンタクト層の表面には、WとAuよりなるn電極を形成する。 On the other hand, the surface of the n-side contact layer is exposed, to form an n electrode made of W and Au.

【0023】以上のようにして電極を形成したウェーハを350μm角のチップに分離し、発光させたところ2 [0023] The thus the wafer having electrodes formed was separated into chips of 350μm angle, when allowed to emit light 2
0mAにおいて、Vf3.2V、発光波長525nm、 In 0mA, Vf3.2V, emission wavelength 525 nm,
光出力3.5mW、外部量子効率7.3%となり、傾斜ドープしていない従来の緑色LEDに比較して、およそ1.2倍に向上した。 Light output 3.5 mW, next external quantum efficiency of 7.3%, compared to conventional green LED that is not inclined dope was increased approximately 1.2-fold.

【0024】[実施例2]実施例1において、第1の窒化物半導体層成長後、原料ガスを止め、続いて再度TM [0024] In Example 2 Example 1, after the growth of the first nitride semiconductor layer, stopping the feed gas, followed by re-TM
G、アンモニア、Cp2Mgを流し、1050℃で、p G, ammonia, flowing Cp2Mg, at 1050 ℃, p
型不純物を1×10 19 /cm 3ドープしたGaN層を50 The impurity 1 × 10 19 / cm 3 doped GaN layer 50
0オングストローム成長させ、次にCp2Mgの流量を変えて、Mgを5×10 18 /cm 3ドープしたGaN層を500オングストローム成長させ、次にMgを1×10 0 angstroms is grown, then changing the flow rate of Cp2Mg, Mg and 5 × 10 18 / cm 3 doped GaN layer was 500 angstroms growth, then Mg 1 × 10
18 /cm 3ドープしたGaN層を500オングストローム成長させ、最後にMgをドープしていないGaN層を5 18 / cm 3 doped GaN layer was 500 angstroms growth, 5 at the end is not doped with Mg GaN layer
00オングストローム成長させて、総膜厚0.2μmの第2の窒化物半導体層を成長させる。 00 angstroms is grown, growing a second nitride semiconductor layer having a total thickness of 0.2 [mu] m. その他は実施例1 Other Example 1
と同様にしたところ、実施例1のものとほぼ同等の特性を有するLED素子が作製できた。 It was the same as, LED elements could be produced having substantially the same characteristics as those of Example 1.

【0025】[実施例3]図3は本発明に係る一レーザ素子の構造を示す模式的な断面図であり、以下、この図を元に本発明の第3実施例について説明する。 [0025] [Embodiment 3] FIG. 3 is a schematic sectional view showing a structure of a laser device according to the present invention, hereinafter, a description will be given of a third embodiment of the present invention based on this plot.

【0026】サファイア(0001)面を主面とする基板の上にGaNよりなるバッファ層を介してGaNよりなる単結晶を120μmの膜厚で成長させたGaN基板100を用意する。 [0026] providing a sapphire (0001) GaN substrate 100 having a surface of GaN via a buffer layer of GaN on a substrate having a principal surface of the single crystal is grown to a thickness of 120 [mu] m. このGaN基板100をサファイアの上に成長させた状態で、反応容器内にセットし、温度を1050℃まで上げ、実施例1と同様にして、GaN The GaN substrate 100 in a state where grown on sapphire was set in the reaction vessel, raising the temperature to 1050 ° C., in the same manner as in Example 1, GaN
基板100上にSiを1×10 18 /cm 3ドープしたGa 1 × the Si on the substrate 100 10 18 / cm 3 doped with Ga
Nよりなるn側バッファ層11を4μmの膜厚で成長させる。 The n-side buffer layer 11 made of N is grown to the thickness of 4 [mu] m. このn側バッファ層は高温で成長させるバッファ層であり、例えば実施例1のように、サファイア、Si The n-side buffer layer is a buffer layer grown at a high temperature, as for example, in Example 1, a sapphire, Si
C、スピネルのように窒化物半導体と異なる材料よりなる基板の上に、900℃以下の低温において、GaN、 C, and on the substrate made of different material from the nitride semiconductor as spinel, at a low temperature of 900 ° C. or less, GaN,
AlN等を、0.5μm以下の膜厚で直接成長させるバッファ層2とは区別される。 The AlN and the like are distinguished from the buffer layer 2 grown directly in the following film thickness 0.5 [mu] m.

【0027】(n側クラッド層12=歪み超格子層)続いて、1050℃でTMA、TMG、アンモニア、シランガスを用い、Siを1×10 19 /cm 3ドープしたn型Al 0.3 Ga 0.7 Nよりなる第1の層を40オングストロームの膜厚で成長させ、続いてシランガス、TMAを止め、アンドープのGaNよりなる第2の層を40オングストロームの膜厚で成長させる。 [0027] (n-side cladding layer 12 = strained superlattice layer) Subsequently, TMA at 1050 ° C., TMG, ammonia, using a silane gas, a Si than 1 × 10 19 / cm 3 doped with n-type Al 0.3 Ga 0.7 N the first layer was grown to the thickness of 40 angstroms made, followed by silane gas, stop the TMA, growing a second layer made of undoped GaN with a thickness of 40 angstroms. そして第1層+第2層+第1層+第2層+・・・というように歪み超格子層を構成し、それぞれ100層ずつ交互に積層し、総膜厚0.8μmの歪み超格子よりなるn側クラッド層12を成長させる。 The first layer + constitute a strained superlattice layer so that the second layer + the first layer + the second layer + ..., respectively are alternately laminated by 100 layers, total thickness 0.8μm of strained superlattice growing an n-side cladding layer 12 become more.

【0028】(n側光ガイド層13)続いて、シランガスを止め、1050℃でアンドープGaNよりなるn側光ガイド層13を0.1μmの膜厚で成長させる。 [0028] (n-side optical guide layer 13) Then, stop the silane gas, growing an n-side optical guide layer 13 made of undoped GaN at 1050 ° C. at a film thickness of 0.1 [mu] m. このn側光ガイド層は、活性層の光ガイド層として作用し、 The n-side optical guide layer acts as an optical guide layer of the active layer,
GaN、InGaNを成長させることが望ましく、通常100オングストローム〜5μm、さらに好ましくは2 GaN, it is desirable to grow a InGaN, typically 100 Å 5 .mu.m, more preferably 2
00オングストローム〜1μmの膜厚で成長させることが望ましい。 It is desirable to grow a film thickness of 00 angstroms ~1Myuemu. またこの層をアンドープの歪み超格子層とすることもできる。 It is also possible to make this layer and undoped strained superlattice layer. 歪み超格子層とする場合にはバンドギャップエネルギーは活性層より大きく、n側クラッド層よりも小さくする。 When the strained superlattice layer is the band gap energy larger than that of the active layer, is smaller than the n-side cladding layer.

【0029】(活性層14)次に、原料ガスにTMG、 [0029] Next (active layer 14), TMG as the raw material gas,
TMI、アンモニアを用いて活性層14を成長させる。 TMI, growing the active layer 14 with ammonia.
活性層14は温度を800℃に保持して、アンドープI The active layer 14 by maintaining the temperature at 800 ° C., an undoped I
0.2 Ga 0.8 Nよりなる井戸層を25オングストロームの膜厚で成長させる。 The n 0.2 Ga 0.8 well layer made of N is grown to the thickness of 25 angstroms. 次にTMIのモル比を変化させるのみで同一温度で、アンドープIn 0.01 Ga 0.95 Nよりなる障壁層を50オングストロームの膜厚で成長させる。 Then at the same temperature only changing the molar ratio of TMI, growing the barrier layer made of undoped In 0.01 Ga 0.95 N with a thickness of 50 angstroms. この操作を2回繰り返し、最後に井戸層を積層した総膜厚175オングストロームの多重量子井戸構造(M This operation was repeated twice, finally laminating a well layer total thickness 175 Å of the multiple quantum well structure (M
QW)の活性層を成長させる。 Growing an active layer of a QW). 活性層は本実施例のようにアンドープでもよいし、またn型不純物及び/又はp The active layer may be undoped as in the present embodiment, also n-type impurity and / or p
型不純物をドープしても良い。 Type impurities may be doped. 不純物は井戸層、障壁層両方にドープしても良く、いずれか一方にドープしてもよい。 Impurity well layer may be doped into both the barrier layer may be doped to either one.

【0030】(p側キャップ層15=第1の窒化物半導体層)次に、温度を1050℃に上げ、TMG、TM [0030] (p-side cap layer 15 = first nitride semiconductor layer) Then, the temperature raised to 1050 ° C., TMG, TM
A、アンモニア、Cp2Mg(シクロペンタジエニルマグネシウム)を用い、p側光ガイド層16よりもバンドギャップエネルギーが大きい、Mgを1×10 20 /cm 3 A, ammonia, Cp2Mg used (cyclopentadienyl magnesium), a band gap energy than the p-side optical guide layer 16 is large, 1 Mg × 10 20 / cm 3
ドープしたp型Al 0.3 Ga 0.7 Nよりなるp側キャップ層17を300オングストロームの膜厚で成長させる。 The p-side cap layer 17 made of doped p-type Al 0.3 Ga 0.7 N is grown to the thickness of 300 angstroms.
p側キャップ層は0.5μm以下、さらにに好ましくは0.1μm以下の膜厚で成長させると、p側キャップ層がキャリアを活性層内に閉じ込めるためのバリアとして作用するので、出力が向上する。 p-side cap layer 0.5μm or less, the more the preferably grown in the following film thickness 0.1 [mu] m, since the p-side cap layer acts as a barrier to confine carriers in the active layer, thereby improving output . このp型キャップ層1 The p-type cap layer 1
5の膜厚の下限は特に限定しないが、10オングストローム以上の膜厚で形成することが望ましい。 The lower limit of 5 of the film thickness is not particularly limited, it is preferably formed of a film thickness of at least 10 angstroms.

【0031】(p側光ガイド層16=第2の窒化物半導体層)p側キャップ層15成長後、再度TMG、Cp2 [0031] (p-side optical guide layer 16 = second nitride semiconductor layer) p-side cap layer 15 after the growth, again TMG, Cp2
Mg、アンモニアを用い、実施例1と同様にして、10 Using Mg, ammonia, in the same manner as in Example 1, 10
50℃で、バンドギャップエネルギーがp側キャップ層15よりも小さい、p型不純物が傾斜ドープされたGa At 50 ° C., has a bandgap energy narrower than the p-side cap layer 15, Ga of the p-type impurity is tilted doped
Nよりなるp側光ガイド層16を0.1μmの膜厚で成長させる。 The p-side optical guide layer 16 made of N is grown to the thickness of 0.1 [mu] m. この層は、活性層の光ガイド層として作用する。 This layer acts as a light guide layer of the active layer.

【0032】(p側クラッド層17)続いて、1050 [0032] (p-side cladding layer 17) Subsequently, 1050
℃でMgを1×10 20 /cm 3ドープしたp型Al 0.3 Ga ℃ and 1 × 10 20 / cm 3 doped with Mg in the p-type Al 0.3 Ga
0.8 Nよりなる第3の層を40オングストロームの膜厚で成長させ、続いてTMAのみを止め、アンドープGa 0.8 a third layer consisting of N is grown to the thickness of 40 angstroms, followed by stopping the TMA alone, an undoped Ga
Nよりなる第4の層を40オングストロームの膜厚で成長させる。 A fourth layer consisting of N is grown to the thickness of 40 angstroms. そしてこの操作をそれぞれ100回繰り返し、総膜厚0.8μmの歪み超格子層よりなるp側クラッド層17を形成する。 And this operation was repeated 100 times each, to form a p-side cladding layer 17 made of a total thickness 0.8μm of the strained superlattice layer.

【0033】(p側コンタクト層18=第3の窒化物半導体層)最後に、1050℃で、p側クラッド層17の上に、Mgを2×10 20 /cm 3ドープしたp型GaNよりなるp側コンタクト層18を150オングストロームの膜厚で成長させる。 [0033] (p-side contact layer 18 = third nitride semiconductor layer) Finally, at 1050 ° C., on the p-side cladding layer 17 composed of p-type GaN was 2 × 10 20 / cm 3 doped with Mg the p-side contact layer 18 is grown to the thickness of 150 angstroms. p側コンタクト層18はp型のI p-side contact layer 18 is p-type I
X Al Y Ga 1-XY N(0≦X、0≦Y、X+Y≦1)で構成することができ、好ましくはMgをドープしたGaN n X Al Y Ga 1-XY N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) can be composed of, GaN preferably doped with Mg
とすれば、p電極21と最も好ましいオーミック接触が得られる。 If, most preferred ohmic contact with the p electrode 21 is obtained. またp型Al Y Ga 1-Y Nを含む歪み超格子構造のp側クラッド層17に接して、バンドギャップエネルギーの小さい窒化物半導体をp側コンタクト層として、その膜厚を500オングストローム以下と薄くしているために、実質的にp側コンタクト層18のキャリア濃度が高くなりp電極と好ましいオーミックが得られて、素子の閾値電流、電圧が低下する。 Also in contact with the p-type Al Y Ga 1-Y N p-side cladding layer 17 of the strained superlattice structure including, a small nitride semiconductor band gap energy as a p-side contact layer, thin film thickness of 500 angstroms or less for you are, substantially in the preferred ohmic and the carrier concentration is high becomes p electrode of the p-side contact layer 18 is obtained, the threshold current of the device, the voltage drops.

【0034】以上のようにして窒化物半導体を成長させたウェーハを反応容器内において、窒素雰囲気中700 [0034] In the above manner the wafer obtained by growing a nitride semiconductor in a reaction vessel in a nitrogen atmosphere 700
℃でアニーリングを行い、p型不純物をドープした層をさらに低抵抗化させる。 ℃ performed annealing at, thereby further reducing the resistance of the layer doped with p-type impurity.

【0035】アニーリング後、ウェーハを反応容器から取り出し、図3に示すように、RIE装置により最上層のp側コンタクト層18と、p側クラッド層17とをエッチングして、4μmのストライプ幅を有するリッジ形状とする。 The removed after annealing, the wafer from the reaction vessel, as shown in FIG. 3, the top layer of the p-side contact layer 18 by RIE device, by etching the p-side cladding layer 17 has a stripe width of 4μm the ridge shape. このように、活性層よりも上部にある層をストライプ状のリッジ形状とすることにより、活性層の発光がストライプリッジの下に集中するようになって閾値が低下する。 Thus, by a layer at the top than the active layer and the stripe-shaped ridge, the threshold is lowered emission of the active layer so as to focus below the stripe ridge. 特に歪み超格子層よりなるp側クラッド層17以上の層をリッジ形状とすることが好ましい。 Especially the p-side cladding layer 17 or a layer made of strained superlattice layer is preferably a ridge shape.

【0036】リッジ形成後、p側コンタクト層18のリッジ最表面にNi/Auよりなるp電極21をストライプ状に形成し、p電極21以外の最表面の窒化物半導体層のにSiO 2よりなる絶縁膜25を形成し、この絶縁膜25を介してp電極21と電気的に接続したpパッド電極22を形成する。 [0036] After forming the ridge, a p electrode 21 made of Ni / Au on the ridge top surface of the p-side contact layer 18 is formed in a stripe shape, of SiO 2 to the nitride semiconductor layer of the outermost surface of the other p-electrode 21 forming the insulating film 25, to form a p-pad electrode 22 which is electrically connected to the p-electrode 21 via the insulating film 25.

【0037】以上のようにして、p電極を形成したウェーハを研磨装置に移送し、サファイア基板を研磨により除去し、GaN基板10の表面を露出させる。 [0037] As described above, transferring the wafer to form the p-electrode to the polishing apparatus, it is removed by polishing the sapphire substrate, to expose the surface of the GaN substrate 10. 露出したGaN基板表面のほぼ全面にTi/Alよりなるn電極23を形成する。 Substantially the entire surface of the exposed GaN substrate surface to form an n electrode 23 made of Ti / Al.

【0038】電極形成後GaN基板のM面(窒化物半導体を六方晶系で近似した場合に六角柱の側面に相当する面)で劈開し、その劈開面にSiO 2とTiO 2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、 The cleaved after the electrode formation M plane of GaN substrate (surface corresponding to the side surface of the hexagonal prism when approximating the nitride semiconductor with hexagonal), of SiO 2 and TiO 2 on the cleaved surface dielectric multilayer film is formed, in a direction parallel to the end to the p-electrode,
バーを切断してレーザ素子とする。 A laser device to cut the bar.

【0039】このレーザチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度2.0kA/cm 2 、閾値電圧4.0Vで、発振波長405nmの連続発振が確認され、1000時間以上の寿命を示した。 [0039] The laser chip is placed on a heat sink in a face-up (state in which the substrate and the heat sink is opposed), each of the electrodes by wire bonding, was tried laser oscillation at room temperature, at room temperature, the threshold current density of 2 .0kA / cm 2, the threshold voltages 4.0V, continuous oscillation of an oscillation wavelength of 405nm was confirmed showed 1000 hours or more life.

【0040】 [0040]

【発明の効果】このように、本発明の窒化物半導体素子では、活性層の上にあるp型不純物を多くドープした窒化物半導体層と、p型不純物を多くドープした窒化物半導体層との間に、p型不純物を傾斜ドープした層を介在させることにより、出力が大幅に向上させることができる。 [Effect of the Invention] Thus, the nitride semiconductor device of the present invention, the nitride compound semiconductor layer which is heavily doped with p-type impurities at the top of the active layer, and heavily doped p-type impurity and the nitride semiconductor layer during, by interposing a layer inclined doped with p-type impurities, the output can be greatly improved. また本発明の素子はLED、LDのような発光デバイスだけではなく、他の受光デバイスのような窒化物半導体を用いた多くの電子デバイスに用いることができる。 The device of the present invention is LED, not only the light emitting device such as LD, can be used in many electronic devices using nitride semiconductor, such as other light receiving devices.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明の一実施例に係る一LED素子の構造を示す模式断面図。 Schematic sectional view showing a structure of a LED according to an embodiment of the present invention; FIG.

【図2】 図1のLED素子のp型不純物濃度を示す分布図。 [Figure 2] distribution diagram showing a p-type impurity concentration of the LED device of Figure 1.

【図3】 本発明の他の実施例に係るLD素子の構造を示す模式断面図。 Schematic cross-sectional view showing a structure of an LD device according to another embodiment of the present invention; FIG.

【符号の説明】 DESCRIPTION OF SYMBOLS

1・・・基板 2・・・バッファ層 3・・・n側コンタクト層 4・・・活性層 5・・・第1のp側窒化物半導体層 6・・・第2のp側窒化物半導体層 7・・・第3のp側窒化物半導体層 8・・・p電極 9・・・パッド電極 10・・・n電極 1 ... substrate 2 ... buffer layer 3 ... n-side contact layer 4 ... active layer 5: first p-side nitride semiconductor layer 6 ... second p-side nitride semiconductor layer 7 ... third p-side nitride semiconductor layer 8 ... p electrode 9 ... pad electrodes 10 ... n electrode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−233530(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) H01L 33/00 ────────────────────────────────────────────────── ─── of the front page continued (56) reference Patent flat 10-233530 (JP, a) (58 ) investigated the field (Int.Cl. 7, DB name) H01L 33/00

Claims (8)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 活性層上部にp型不純物を含む第1の窒化物半導体層が形成され、その第1の窒化物半導体層上部に、その第1の窒化物半導体層から離れるに従ってp 1. A first nitride semiconductor layer containing a p-type impurity into the active layer upper is formed, p according to the first nitride semiconductor layer top, away from the first nitride semiconductor layer
    型不純物濃度が次第に少なくなっている第2の窒化物半導体層を備え、その第2の窒化物半導体層上部に、第2 A second nitride semiconductor layer is type impurity concentration has become less and less, to the second nitride semiconductor layer upper, second
    の窒化物半導体層の平均p型不純物濃度よりも多量のp A large amount of p than the average p-type impurity concentration of the nitride semiconductor layer
    型不純物を含む第3の窒化物半導体層を有することを特徴とする窒化物半導体素子。 Nitride semiconductor device characterized by comprising a third nitride semiconductor layer containing impurity.
  2. 【請求項2】 前記第2の窒化物半導体層が複数の窒化物半導体層が積層された多層膜よりなり、その多層膜のp型不純物が段階的に少なくなっていることを特徴とする請求項1に記載の窒化物半導体素子。 2. A becomes a multilayer film, wherein the second nitride semiconductor layer has a plurality of nitride semiconductor layers are stacked, p-type impurity of the multilayer film is characterized in that it decreases stepwise reduced claims the nitride semiconductor device according to claim 1.
  3. 【請求項3】 前記第1の窒化物半導体層は互いに組成の異なる2種類の窒化物半導体層が積層されてなる超格子層であることを特徴とする請求項1または請求項2に記載の窒化物半導体素子。 3. A according to claim 1 or claim 2, characterized in that two different types of the nitride semiconductor layer having a composition of the first nitride semiconductor layer each other a superlattice layer formed by stacking nitride semiconductor device.
  4. 【請求項4】 前記第1の窒化物半導体層はAl Ga Wherein said first nitride semiconductor layer is Al X Ga
    1−X N(0≦X≦1)よりなり、前記第3の窒化物半 1-X N (0 ≦ X ≦ 1) consists, said third nitride semi
    導体層はAl Ga 1−X N(0≦X≦0.3)よりな Conductor layer I than Al X Ga 1-X N ( 0 ≦ X ≦ 0.3)
    ることを特徴とする請求項1乃至請求項3のいずれか1 Any of claims 1 to 3, characterized in Rukoto 1
    項に記載の窒化物半導体素子。 The nitride semiconductor device according to claim.
  5. 【請求項5】 前記第2の窒化物半導体層は第3の窒化 Wherein said second nitride semiconductor layer and the third nitride
    物半導体層と同一の組成よりなることを特徴とする請求 Claims, characterized in that consists of the same composition and objects semiconductor layer
    項1乃至請求項4のいずれか1項に記載の窒化物半導体 The nitride semiconductor according to any one of claims 1 to 4
    素子。 element.
  6. 【請求項6】 前記第1の窒化物半導体層のp型不純物 6. The p-type impurity of the first nitride semiconductor layer
    濃度は1×10 18 /cm 以上、1×10 21 /cm Concentration of 1 × 10 18 / cm 3 or more, 1 × 10 21 / cm
    以下であることを特徴とする請求項1乃至請求項5の 3 of claims 1 to 5, characterized in that less is
    いずれか1項に記載の窒化物半導体素子。 The nitride semiconductor device according to any one.
  7. 【請求項7】 前記第3の窒化物半導体層のp型不純物濃度は1×10 18 /cm 以上、1×10 21 /cm 7. A p-type impurity concentration of the third nitride semiconductor layer is 1 × 10 18 / cm 3 or more, 1 × 10 21 / cm
    以下であることを特徴とする請求項1乃至請求項6のいずれか1項に記載の窒化物半導体素子。 The nitride semiconductor device according to any one of claims 1 to 6, characterized in that 3 or less.
  8. 【請求項8】 前記活性層は少なくともInを含む窒化物半導体層を含む単一量子井戸構造、または多重量子井戸構造であることを特徴とする請求項1乃至請求項7のいずれかに記載の窒化物半導体素子。 8. according to any one of claims 1 to 7, wherein the active layer is a single quantum well structure or a multiple quantum well structure, includes a nitride semiconductor layer containing at least In nitride semiconductor device.
JP15180097A 1997-06-09 1997-06-10 Nitride semiconductor device Expired - Fee Related JP3314666B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15081297 1997-06-09
JP9-150812 1997-06-09
JP15180097A JP3314666B2 (en) 1997-06-09 1997-06-10 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15180097A JP3314666B2 (en) 1997-06-09 1997-06-10 Nitride semiconductor device

Publications (2)

Publication Number Publication Date
JPH1168155A JPH1168155A (en) 1999-03-09
JP3314666B2 true JP3314666B2 (en) 2002-08-12

Family

ID=26480285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15180097A Expired - Fee Related JP3314666B2 (en) 1997-06-09 1997-06-10 Nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP3314666B2 (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008153130A1 (en) 2007-06-15 2008-12-18 Rohm Co., Ltd. Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US8525221B2 (en) 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
US8536601B2 (en) 2009-06-10 2013-09-17 Toshiba Techno Center, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
US8581267B2 (en) 2011-11-09 2013-11-12 Toshiba Techno Center Inc. Series connected segmented LED
US8624482B2 (en) 2011-09-01 2014-01-07 Toshiba Techno Center Inc. Distributed bragg reflector for reflecting light of multiple wavelengths from an LED
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US8698192B2 (en) 2010-12-01 2014-04-15 Kabushiki Kaisha Toshiba Semiconductor light emitting device having a p-type semiconductor layer with a p-type impurity
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US8994064B2 (en) 2011-09-03 2015-03-31 Kabushiki Kaisha Toshiba Led that has bounding silicon-doped regions on either side of a strain release layer
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US9018643B2 (en) 2011-09-06 2015-04-28 Kabushiki Kaisha Toshiba GaN LEDs with improved area and method for making the same
US9130068B2 (en) 2011-09-29 2015-09-08 Manutius Ip, Inc. Light emitting devices having dislocation density maintaining buffer layers
US9142743B2 (en) 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
US9159869B2 (en) 2011-08-03 2015-10-13 Kabushiki Kaisha Toshiba LED on silicon substrate using zinc-sulfide as buffer layer
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US10174439B2 (en) 2011-07-25 2019-01-08 Samsung Electronics Co., Ltd. Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2322490C (en) 1998-03-12 2010-10-26 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
JP5082444B2 (en) * 2004-04-28 2012-11-28 三菱化学株式会社 Nitride semiconductor light emitting device
JP5771145B2 (en) * 2009-07-31 2015-08-26 日亜化学工業株式会社 nitride semiconductor laser diode
JP6088807B2 (en) 2012-11-19 2017-03-01 スタンレー電気株式会社 Semiconductor light emitting device and manufacturing method thereof

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008153130A1 (en) 2007-06-15 2008-12-18 Rohm Co., Ltd. Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US9142742B2 (en) 2009-06-10 2015-09-22 Kabushiki Kaisha Toshiba Thin-film LED with P and N contacts electrically isolated from the substrate
US8536601B2 (en) 2009-06-10 2013-09-17 Toshiba Techno Center, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
US8871539B2 (en) 2009-06-10 2014-10-28 Kabushiki Kaisha Toshiba Thin-film LED with P and N contacts electrically isolated from the substrate
US8684749B2 (en) 2009-11-25 2014-04-01 Toshiba Techno Center Inc. LED with improved injection efficiency
US8525221B2 (en) 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
US9012953B2 (en) 2009-11-25 2015-04-21 Kabushiki Kaisha Toshiba LED with improved injection efficiency
US9590141B2 (en) 2010-12-01 2017-03-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device having a p-type semiconductor layer with a p-type impurity
US8698192B2 (en) 2010-12-01 2014-04-15 Kabushiki Kaisha Toshiba Semiconductor light emitting device having a p-type semiconductor layer with a p-type impurity
US9093609B2 (en) 2010-12-01 2015-07-28 Kabushiki Kaisha Toshiba Semiconductor light emitting device having a p-type semiconductor layer with a p-type impurity
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US10174439B2 (en) 2011-07-25 2019-01-08 Samsung Electronics Co., Ltd. Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US9142743B2 (en) 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US9159869B2 (en) 2011-08-03 2015-10-13 Kabushiki Kaisha Toshiba LED on silicon substrate using zinc-sulfide as buffer layer
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
US9070833B2 (en) 2011-08-04 2015-06-30 Kabushiki Kaisha Toshiba Distributed current blocking structures for light emitting diodes
US8981410B1 (en) 2011-09-01 2015-03-17 Kabushiki Kaisha Toshiba Distributed bragg reflector for reflecting light of multiple wavelengths from an LED
US8624482B2 (en) 2011-09-01 2014-01-07 Toshiba Techno Center Inc. Distributed bragg reflector for reflecting light of multiple wavelengths from an LED
US8994064B2 (en) 2011-09-03 2015-03-31 Kabushiki Kaisha Toshiba Led that has bounding silicon-doped regions on either side of a strain release layer
US9018643B2 (en) 2011-09-06 2015-04-28 Kabushiki Kaisha Toshiba GaN LEDs with improved area and method for making the same
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US9490392B2 (en) 2011-09-29 2016-11-08 Toshiba Corporation P-type doping layers for use with light emitting devices
US9130068B2 (en) 2011-09-29 2015-09-08 Manutius Ip, Inc. Light emitting devices having dislocation density maintaining buffer layers
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US9299881B2 (en) 2011-09-29 2016-03-29 Kabishiki Kaisha Toshiba Light emitting devices having light coupling layers
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9391234B2 (en) 2011-11-09 2016-07-12 Toshiba Corporation Series connected segmented LED
US8581267B2 (en) 2011-11-09 2013-11-12 Toshiba Techno Center Inc. Series connected segmented LED
US9123853B2 (en) 2011-11-09 2015-09-01 Manutius Ip, Inc. Series connected segmented LED

Also Published As

Publication number Publication date
JPH1168155A (en) 1999-03-09

Similar Documents

Publication Publication Date Title
KR100803101B1 (en) Nitride semiconductor device
JP3679914B2 (en) The semiconductor light emitting device and manufacturing method thereof
US6608330B1 (en) Light emitting device
CA2529996C (en) Nitride semiconductor device
CN1269230C (en) Semiconductor light-emitting device and method for mfg. semiconductor light-emitting device
AU747260B2 (en) Nitride semiconductor device
JP3668031B2 (en) Production method for a nitride semiconductor light emitting element
JP3551101B2 (en) Nitride semiconductor device
KR100589622B1 (en) Nitride semiconductor device
US20020167019A1 (en) Nitride semiconductor light-emitting device
JP3864782B2 (en) Nitride semiconductor laser device
EP1189289A1 (en) Nitride semiconductor device
JP2917742B2 (en) The gallium nitride-based compound semiconductor light emitting device and manufacturing method thereof
KR970007135B1 (en) Light-emitting gallium nitride-based compound semiconductor device
EP1041650A2 (en) Group III nitride compound semiconductor light-emitting device
CN1160801C (en) Nitride semiconductor device
US20040195579A1 (en) Nitride semiconductor element
JP3063756B1 (en) Nitride semiconductor device
US6900465B2 (en) Nitride semiconductor light-emitting device
DE69637304T2 (en) A semiconductor light-emitting device consisting of a III-V nitride compound
JP3424629B2 (en) Nitride semiconductor device
US6849864B2 (en) Nitride semiconductor device
JP4629178B2 (en) Nitride semiconductor device
US9048385B2 (en) Nitride semiconductor light emitting diode
JP3656456B2 (en) Nitride semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees