JP3302218B2 - Finite state machine state minimum number of apparatus and method of by prime-compatible - Google Patents

Finite state machine state minimum number of apparatus and method of by prime-compatible

Info

Publication number
JP3302218B2
JP3302218B2 JP12185995A JP12185995A JP3302218B2 JP 3302218 B2 JP3302218 B2 JP 3302218B2 JP 12185995 A JP12185995 A JP 12185995A JP 12185995 A JP12185995 A JP 12185995A JP 3302218 B2 JP3302218 B2 JP 3302218B2
Authority
JP
Japan
Prior art keywords
compatible
set
prime
state
states
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12185995A
Other languages
Japanese (ja)
Other versions
JPH08314989A (en
Inventor
博之 樋口
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP12185995A priority Critical patent/JP3302218B2/en
Publication of JPH08314989A publication Critical patent/JPH08314989A/en
Application granted granted Critical
Publication of JP3302218B2 publication Critical patent/JP3302218B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、論理回路の合成や言語処理等に用いられる不完全指定有限状態機械の状態数を最小化するための装置および方法に関する。 The present invention relates to an apparatus and method for minimizing the number of states incompletely specified finite state machine used in the synthesis and language processing of the logic circuit.

【0002】 [0002]

【従来の技術】近年、集積回路技術の進歩に伴い、より大規模なシステムが論理回路として実現されるようになってきている。 In recent years, with the progress of the integrated circuit technology, larger systems have come to be implemented as a logic circuit. そのため、大規模な順序回路の合成技術はますます重要性を増している。 Therefore, synthesis techniques for large sequential circuits have become increasingly important. 中でも、順序回路の仕様として与えられる有限状態機械の状態数の最小化は最も重要なステップのうちの1つである。 Among them, minimizing the number of states of the finite state machine is given as the specification of the sequential circuit is one of the most important steps. 有限状態機械の状態数を最小化することにより、少ないフリップフロップで順序回路を実現することが可能であり、また、実現する順序回路の未使用状態が増える。 By minimizing the number of states of the finite state machine, it is possible to realize a sequential circuit with fewer flip-flops, also increases the unused state of the sequential circuit to be realized. これらの未使用状態を指定するための論理素子を省略することにより、順序回路の中の組合せ回路部分をより簡単化することが可能となる。 By omitting the logic element for specifying these unused, it is possible to further simplify the combinational circuit portion in the sequential circuit.

【0003】有限状態機械(Finite State Machines : [0003] The finite state machine (Finite State Machines:
FSM's:有限オートマトン、順序機械などとも呼ばれる)は、有限個の状態を持ち、その上での状態遷移の規則が定義された計算機構のモデルである。 FSM's: finite automaton, also referred to as sequential machine) has a finite number of states, a model calculation mechanism rules of the state transition is defined in on it. 有限状態機械は、形式的には5項組(I,O,S,δ,λ)で定義される。 Finite state machine, 5-tuple is formally (I, O, S, δ, λ) is defined by. ただし、I,O,Sは、それぞれ入力、出力および状態の有限集合である。 However, I, O, S is a finite set of respective inputs, outputs and state. δ:I×S→Sは状態遷移関数であり、λ:I×S→Oは出力関数を表す。 δ: I × S → S is a state transition function, λ: I × S → O represents an output function. 状態遷移関数δについては、各状態と入力記号の組に対して次の状態が唯一に指定されているときには決定性有限状態機械、複数指定されている場合があるときには非決定性有限状態機械という。 The state transition function [delta], deterministic finite state machine when the relative pair of each state and an input symbol is specified in only the next state, when there may have been specified more of the non-deterministic finite state machine. また入力と現状態の組すべてに対して、次状態と出力が指定されている有限状態機械を完全指定有限状態機械という。 In addition to all inputs and the current state set, a finite state machine output and the next state is specified that the fully qualified finite state machine. また、少なくとも1つ以上の入力と現状態の組に対して、次状態あるいは出力が指定されていないような有限状態機械を不完全指定有限状態機械という。 Further, with respect to at least one input and the current state set, a finite state machine, such as the next state or the output it is not designated as incompletely specified finite state machine.

【0004】有限状態機械の状態数を最小化するという問題は古くから様々な研究が行われているが、与えられる有限状態機械の記述が不完全な場合(不完全指定の場合)には問題が複雑になる。 [0004] The finite state various research machine number of states from the old problem of minimizing is being carried out, in case the description of the given finite state machine is incomplete (in the case of incomplete specification) is a problem It becomes complicated. 従って状態数の多い有限状態機械の場合には、現実的な計算時間では解が求まらないことが多い。 Therefore, when a large number of states finite state machine, in a realistic calculation time is often not solutions Motomara. そこでより高速な状態数最小化方法が必要とされている。 Therefore faster state Minimization methods are needed.

【0005】不完全指定を含む有限状態機械の状態数を最小化する従来の方法は、次の2つの論文に記述されている。 Conventional methods of minimizing the number of state finite state machine comprising an incomplete specification is described in the following two papers. (a)MC Paull and SH Unger.“Minimizing the (A) MC Paull and SH Unger. "Minimizing the
Number of States inIncompletely Specified Sequent Number of States inIncompletely Specified Sequent
ial Switching Functions”. IRE Trans. onElectronic ial Switching Functions ". IRE Trans. onElectronic
Computers, 8:356-367, September 1959. (b)A. Grasselli and F. Luccio. “A Method for M Computers, 8:.. 356-367, September 1959. (b) A Grasselli and F. Luccio "A Method for M
inimizing the Numberof Internal States in Incomple inimizing the Numberof Internal States in Incomple
tely Specified Sequential Networks”. IRETrans. on tely Specified Sequential Networks ". IRETrans. on
Electronic Computers, 14(3):350-359, June 1965. また、有限状態機械の状態数最小化方法に関する先願については、次の2つがある。 Electronic Computers, 14 (3): 350-359, June 1965. In addition, the earlier application relates to the number of states minimization method of the finite state machine, the following There are two.

【0006】(c)「有限状態機械のシンボリックカバー最小化方法及び状態数割当方法」(特開平03−11 [0006] (c) "finite state machine of the symbolic cover minimization method and the number of states allocation method" (JP-A-03-11
6279、特願平01−252357) (d)「不完全指定順序回路最小化方法」(特開平04 6279, Japanese Patent Application No. 01-252357) (d) "imperfect order specified circuit minimization method" (Patent 04
−158480、特願平02−284840) これらの先願のうち、(c)については完全指定の有限状態機械のみを対象としており、不完全指定有限状態機械を対象とする本発明とは直接関係がない。 -158480, of Japanese Patent Application No. 02-284840) These prior applications, covers only finite state machine fully specified for (c), the present invention directed to the incompletely specified finite state machine directly related there is no. (d)は、 (D) it is,
基本的に上述の2つの論文(a)、(b)の手法に基づいたものである。 Basically above two papers (a), it is based on the method (b). そこで、ここでは(a)および(b) Therefore, where the (a) and (b)
の手法を従来技術として、有限状態機械の具体例をあげて説明する。 The method as the prior art will be described with a specific example of a finite state machine.

【0007】従来より、有限状態機械の状態数を最小化するために、与えられた状態のグループ化の候補に対応するプライム・コンパチブルをすべて計算する方法が採られている。 [0007] Conventionally, in order to minimize the number of state finite state machine, a method of calculating all the prime compatible corresponding to the grouping of a given state candidates is adopted. そして、得られたプライム・コンパチブルの中からすべての状態を含む最小閉包集合を求めることにより、状態数の最小化を行っている。 Then, by obtaining the minimum closure set containing all the states from the resulting prime compatible is performed to minimize the number of states.

【0008】図18は、1つの有限状態機械の状態遷移表を示している。 [0008] Figure 18 shows a state transition table of one finite state machine. 有限状態機械は、通常、このような状態遷移を表す情報により与えられる。 Finite state machine is usually provided by information representing such a state transition. 図18において、 In FIG. 18,
PS(Present State )は現在の状態を表し、各行のA、B、C、D、E、Fは有限状態機械の複数の状態の各々に対応する。 PS (Present State) represents the current state, each line of A, B, C, D, E, F corresponds to each of the plurality of states of a finite state machine. また、各列のI 1 、I 2はそれぞれ特定の入力を表す。 Further, I 1, I 2 of each column represents a particular input, respectively. そして、状態遷移表の行と列の交差位置(セル)には、その行に対応する現状態において、その列に対応する入力が印加されたときに遷移する次の状態NS(Next State)と出力zが“NS,z”のように記されている。 Then, the intersection of the row and column of the state transition table (cell), in the current state corresponding to that row, the next state NS to transition when the input is applied corresponding to the rows (Next State) output z is written as "NS, z".

【0009】例えば、現状態A、入力I 1のセルには“E,0”が記されており、現状態Aにおいて入力I 1 [0009] For example, the current state A, the cells of the input I 1 has been marked with a "E, 0", the input I 1 in the current state A
が入力されると次状態Eに遷移し、0が出力されることを表す。 There is input to a transition to the next state E, indicating that 0 is output. 状態遷移表中の“−”は、出力zの値が指定されていないことを示している。 In the state transition table "-" indicates that the value of the output z is not specified. このような値はドントケア(don't care) 値と呼ばれ、それがどのような値でもよいことを意味する。 Such a value is called a do not care (do not care) values, which means that it may be any value. したがって、状態数が少なくなるように、その値を適当に決めることができる。 Thus, as the number of states is reduced, it is possible to determine the value appropriately. 一般に、 In general,
不完全指定有限状態機械では状態遷移表のセルにドントケア値が含まれ、完全指定有限状態機械ではすべてのセルが完全に指定されていて、ドントケア値が含まれない。 Incomplete specified in the finite state machine includes don't-care values ​​to the cells of the state transition table, fully specified finite state machine with all the cells are fully specified, it does not contain do not care values.

【0010】さて、図18の現状態CおよびEを見ると、入力I 2に対しては出力がともに0で同一であり、 [0010] Now, looking at the current state C and E in FIG. 18, for an input I 2 is the same output are both 0,
入力I 1に対しては出力がそれぞれドントケア値および1である。 Output is the do not care value and 1 respectively to the input I 1. また、現状態CおよびEを1つの状態対(C,E)として、対応する次状態の対を求めると、入力I 2に対してはともにCで同一であり、入力I 1に対しては(C,E)自身である。 Further, as the current state C and E 1 single pair of states (C, E), when obtaining the corresponding pair of next state, are both the same C is for the input I 2, for an input I 1 (C, E) is its own. ここで、出力のドントケア値はどのような値に決定してもよいから、状態CとE Here, because the do not care value of output may be determined in any value, state C and E
は1つの状態にまとめることが可能である。 It is can be combined into a single state. この場合、 in this case,
CとEを1つの状態にするには、状態Cの入力I 1に対する出力のドントケア値を1に置き換えればよい。 C and E to a single state, a do not care value of the output to the input I 1 of the state C may be replaced with 1. これらの状態C、Eのように、2つの状態を1つの状態にまとめることができるとき、それらの状態はコンパチブル(compatible:両立的)であるという。 These state C, the as E, when you can put together two states into one state, their state compatible: that is (compatible compatibly).

【0011】次に状態AとBを考えると、これらは対応する出力は同じだが、入力I 1に対して次状態が異なり、かつ、次状態対が(A,B)自身でもない。 [0011] Next, we consider the state A and B, which are output to the corresponding but the same, different next state to the input I 1, and the next state pair (A, B) nor himself. したがって、AとBがコンパチブルであるためには、対応する次状態どうしがコンパチブルでなければならない。 Therefore, in order A and B are compatible, the corresponding next state each other must be compatible. すなわち、AとBがコンパチブルであるためには、EとFもコンパチブルでなければならない。 That is, in order A and B are compatible is, E and F must also be compatible. このとき状態対(E,F)を(A,B)のインプライド・ペア(implie Implied pair at this time the state pair (E, F) (A, B) (implie
d pair)という。 d pair) that. 一方、状態AとDを考えると、入力I On the other hand, considering the state A and D, the input I
1に対してそれぞれの出力が異なり、1つの状態にまとめることができない。 Different respective output for one, can not be combined into one state. このように1つにまとめることができない2つの状態をインコンパチブル(incompatibl Thus the two states can not be combined into one so in compatible (Incompatibl
e:非両立的)であるという。 e: that is non-compatible manner).

【0012】さらに、2つ以上の状態の集合に対しては、その集合内の任意の2つの状態の組がコンパチブルのとき、その状態集合はコンパチブルであるといい、コンパチブルでない状態集合はインコンパチブルであるという。 [0012] In addition, with respect to the set of two or more states, when a pair of any of the two states in the set is compatible, the state set is said to be compatible, the state set is not a compatible in-compatible that is. 以下、コンパチブルな状態集合のことを単にコンパチブルと呼ぶ。 Hereinafter simply referred to as compatible to a compatible state set.

【0013】図19は、図18の任意の状態の組についてそれらがコンパチブルかどうかを調べるために用いられるマージャ・テーブル(merger table)を示している。 [0013] Figure 19 shows a merger table (merger table) used to determine if they do compatible for a set of any state of FIG. 18. マージャ・テーブルは、有限状態機械の各状態を行および列に割り当てた表で、表の各エントリには、対応する状態対がコンパチブルでないときには×印、コンパチブルのときにはそのインプライド・ペアが記入される。 Merger table, the table assigned to each state of the finite state machine in rows and columns, each entry in the table, × mark when corresponding state pair is not compatible, the implied pair is entered when the compatible that. ただし、対応するインプライド・ペアがなく、空集合のときには記号 外1 が代わりに記入される。 However, there is no corresponding implied pair, at the time of the empty set symbol outside the 1 is written instead.

【0014】 [0014]

【外1】 [Outside 1]

【0015】マージャ・テーブルのエントリに記されたインプライド・ペアがインコンパチブルであれば、そのエントリの行と列に対応する状態対もインコンパチブルとなる。 [0015] implied pair marked the entry of the merger table is if the in-compatible, also made an in-compatible state pair corresponding to the row and column of the entry. この場合には、そのエントリを×に書き直す必要がある。 In this case, it is necessary to rewrite the entry to ×. インコンパチブルなインプライド・ペアを持つエントリがなくなるまで、このような更新を繰り返し行うことにより、マージャ・テーブルが簡約化される。 Until there is no entry with the in-compatible implied pairs, by repeatedly performing such updates, the merger table is simplification.
例えば、図19のマージャ・テーブルにおいては、状態Dを行としBを列とするエントリは×であるため、状態対(B,D)はインコンパチブルであることが分かる。 For example, in a merger table of Figure 19, since the entry to the column was the state D and row B is ×, state pairs (B, D) is found to be in compatible.
したがって、状態対(B,D)をインプライド・ペアとして持つ状態対(D,F)もまたインコンパチブルである。 Therefore, the state pairs (B, D) state pairs with the implied pairs (D, F) also in compatible. さらに、インコンパチブルな状態対(D,F)をインプライド・ペアとして持つ状態対(B,F)もまたインコンパチブルとなる。 Furthermore, the state pairs with in-compatible state pairs (D, F) as implied pairs (B, F) also becomes in compatible. これらの更新を行った結果、マージャ・テーブルは図20に示すようになる。 As a result of these updates, merger table is as shown in FIG. 20.

【0016】図20のマージャ・テーブルからコンパチブルなすべての状態対が確認できる。 [0016] All of the state versus a compatible from the merger table of FIG. 20 can be confirmed. さらに、例えば状態対(A,B)、(A,C)、(B,C)はすべてコンパチブルであるから、これらの状態から構成される集合{A,B,C}はコンパチブルである。 Furthermore, for example, the state pairs (A, B), a (A, C), (B, C) are all because it is compatible, the set consisting of these states {A, B, C} is compatible. このようにして、互いにコンパチブルな状態をまとめることにより、 In this way, by bringing together compatible with each other,
極大なコンパチブルを求めることができる。 It is possible to find the maximum of compatible. ここで、極大なコンパチブルとは、他のいかなるコンパチブルにも真に包含されることのないコンパチブルを意味する。 Here, the maximum of compatible means compatible never be truly included in any other compatible. 図20のマージャ・テーブルから極大なコンパチブルを求めると、{A,B,C}、{A,C,F}、{C,D, When determining the maximum of compatible from merger table of FIG. 20, {A, B, C}, {A, C, F}, {C, D,
E}、{C,E,F}となる。 E}, the {C, E, F}. コンパチブルの定義より、極大コンパチブルの任意の部分集合もまたコンパチブルであり、すべてのコンパチブルはある極大コンパチブルの部分集合である。 From compatible definition, any subset of the maximum compatible are also compatible, is a subset of all compatible is maximum compatible.

【0017】状態対に対するインプライド・ペアの概念と同様に、コンパチブルに対するインプライド・セット(implied set )が定義できる。 [0017] Similar to the concept of implied pair for the state pair, can be defined implied set (implied set) is for compatible. 例えば、図18より、 For example, from FIG. 18,
コンパチブル{C,E,F}の入力I 1に対するインプライド・セットは{C,D,E}、I 2に対するインプライド・セットは{B,C}である。 Compatible {C, E, F} implied set for input I 1 of {C, D, E}, implied set for I 2 is {B, C}. あるコンパチブルについて、次の2つの条件(1)、(2)を満足するインプライド・セットを要素とする集合のことを、そのコンパチブルのクラス・セット(class set )と呼ぶ。 For a compatible, the following two conditions (1), referred to as that of the set to the implied set of elements (2) are satisfied, the compatible of the class set (class set).

【0018】(1)そのコンパチブル自身に含まれない。 [0018] (1) not be included in the compatible itself. (2)他のインプライド・セットに含まれない。 (2) not included in the other implied set. 例えば、コンパチブル{C,E,F}のクラス・セットは{{C,D,E},{B,C}}である。 For example, class set of compatible {C, E, F} is {{C, D, E}, {B, C}}.

【0019】状態数最小化を行う際、コンパチブルは1 [0019] When performing a number of states minimization, compatible 1
つの状態にまとめ得る状態集合の候補となる。 It becomes a candidate set of states that can be summarized in One of the state. 例えば、 For example,
コンパチブル{C,E,F}を解に含めるということは、状態C、E、Fを1つの状態にまとめることを意味する。 That contain compatible {C, E, F} a a solution means to combine state C, E, and F in one state. このとき、このコンパチブルのクラス・セットに含まれる各インプライド・セットについて、それを包含するコンパチブルが少なくとも1つこの解に含まれていなければならないというのがクラス・セットの制約による閉包性条件である。 In this case, for each implied set included in class set of compatible, with closure property conditions of the class set constraint because the compatible encompasses it must be included in at least one the solution is there. したがって、状態数の最小化とは、与えられた有限状態機械の各状態を含むコンパチブルが少なくとも1つ存在し、かつ、解に含められたコンパチブルの閉包性条件をすべて満足する、要素数最小のコンパチブルの集合を求めることである。 Therefore, the minimization of the number of states, compatible containing each state of a given finite state machine there is at least one, and satisfies all of the closure property conditions compatible that is included in the solution, the number of elements minimum it is to find a set of compatible.

【0020】コンパチブルの集合の中から最小解を1つだけ求めればよい場合には、解の候補としてすべてのコンパチブルは必ずしも必要ではない。 [0020] When the minimum solution from the set of compatible may be determined only one, all compatible as a candidate solution is not necessary. 例えば、コンパチブル{C,F}は他のコンパチブル{A,C,F}に真に包含され、図20よりそのクラス・セットは{{D, For example, compatible {C, F} is true are included in other compatible {A, C, F}, the class set from FIG. 20 {{D,
E},{B,C}}であることが分かる。 E}, it is found that {B, C}}. また、図18 In addition, FIG. 18
よりコンパチブル{A,C,F}のクラス・セットもまた{{D,E},{B,C}}である。 More compatible {A, C, F} be set of classes also a {{D, E}, {B, C}}. つまり、コンパチブル{C,F}の閉包性条件は{A,C,F}のそれと等価である。 That is, closure property conditions compatible {C, F} is the same equivalent of {A, C, F}. したがって、{C,F}を含む最小解において、そのかわりに{A,C,F}を含めても解の最小性は保証されるので、コンパチブル{C,F}を解の候補から除く(exclude)ことができる。 Accordingly, the minimum solution containing {C, F}, so instead the minimum of {A, C, F} be included solution is guaranteed, excluding compatible {C, F} from candidate solutions ( exclude) it can be. このとき、コンパチブル{A,C,F}はコンパチブル{C,F}を支配するという。 At this time, compatible {A, C, F} is compatible {C, F} that dominates. 一般に、コンパチブルcがコンパチブルc′を支配する必要十分条件は、 (3)c⊃c′、 かつ、 (4)cのクラス・セット⊆c′のクラス・セット である。 Generally, compatible c is compatible c 'necessary and sufficient conditions that govern the, (3) c⊃c', and a set of classes (4) class set ⊆c of c '. 他のコンパチブルによって支配されないコンパチブルをプライム・コンパチブル(prime compatible) A compatible that is not dominated by other compatible prime-compatible (prime compatible)
という。 That.

【0021】最大のコンパチブルの大きさをnとすると、大きさnのコンパチブルは他のコンパチブルに真に含まれることはないので、必ずプライム・コンパチブルである。 [0021] of the maximum of compatible size and n, since it is not that compatible of size n is contained in a true to other compatible, it is always a prime-compatible. したがって、大きさnのコンパチブルをすべてプライム・コンパチブルを要素とする集合に含める。 Thus, it included in the set to all the compatible prime-compatible of size n elements. それと共に、それらのクラス・セットも求めておく。 At the same time, we should also seek their class set. 例えば、図18の有限状態機械の場合は最大コンパチブルの大きさは3であり、それらのプライム・コンパチブルとクラス・セットは、図21に示すようになる。 For example, the size of the maximum compatible For finite state machine of Figure 18 is 3, their prime compatible and class set is as shown in FIG. 21.

【0022】次に、大きさn−1のコンパチブルを順に生成していき、今までに生成したプライム・コンパチブルに支配されていなければ、それらをプライム・コンパチブルの集合に含める。 Next, we continue to generate the size n-1 of compatible in order, if it is not dominated by the generated prime-compatible so far, include them in the set of prime-compatible. このとき、大きさn−1のコンパチブルは、大きさnのコンパチブルの部分集合として生成されるか、大きさn−1の極大コンパチブルとして生成されるかのいずれかである。 At this time, compatible size n-1 is either generated as a compatible subset of size n, is either generated as a maximum compatible size n-1. プライム・コンパチブルの集合に含めるものについてはクラス・セットを求めておく。 About what to include in the set of prime-compatible with the previously obtained a class set. 大きさ2のプライム・コンパチブルとそれらのクラス・セットは、図22に示すようになる。 Size 2 prime compatible with their class set is as shown in FIG. 22. ここで、 here,
プライム・コンパチブル{C,E}のクラス・セットはφ(空集合)となる。 Class set of prime compatible {C, E} is the phi (empty set). クラス・セットがφの場合、そのプライム・コンパチブルの部分集合は必ずそのプライム・コンパチブルに支配されるので、そのような部分集合は以降のコンパチブルの生成過程において生成する必要はない。 If the class set is φ, because the subset of prime-compatible is always dominated by the prime-compatible, it is not necessary to generate in the process of generating such a subset of the later-compatible.

【0023】以下同様にして、プライム・コンパチブルの大きさが1になるか、生成したすべてのプライム・コンパチブルのクラス・セットがφになるまで処理を繰り返す。 [0023] In the same manner, whether the size of the prime-compatible is to 1, the generated class-set of all prime-compatible that is the process is repeated until the φ. その結果として、すべてのプライム・コンパチブルが生成される。 As a result, all of the prime-compatible is generated. 図23は、生成されたすべてのプライム・コンパチブルとそれらのクラス・セットを示している。 Figure 23 shows the generated all prime compatible with their class set.

【0024】このようにして得られたプライム・コンパチブルの集合から、状態数が最小のプライム・コンパチブルの集合を求めるには、分枝限定法などの探索法が用いられる。 [0024] From the set of the thus obtained prime compatible, the number of states determined a set of minimum prime compatible, search method, such as branch and bound method is used. 分枝限定法とは、最適解の探索問題を部分問題に分割し、最適解を与えないと結論できるものを除いていく手法である。 The branch and bound method, dividing the search problem of optimal solutions to the partial problems, a technique we except those that can be concluded that not give an optimal solution. このような探索の結果、状態数が最小となる解が求められる。 As a result of such search, a solution is required that the number of states is minimized. 図18の有限状態機械のプライム・コンパチブルの最小解は、{{A,B,C}, Minimum solution of the finite state machine of prime compatible 18, {{A, B, C},
{C,D},{E,F}}である。 Is {C, D}, {E, F}}. ここで、コンパチブル{A,B,C}を状態α、{C,D}をβ、{E, Here, compatible {A, B, C} state alpha, {C, D} the beta, {E,
F}をγとおくと、対応する有限状態機械の状態遷移表は図24に示すようになる。 When the F} put the gamma, the state transition table of the corresponding finite state machine is shown in Figure 24. 図24においては、図18 In FIG. 24, FIG. 18
と異なり、すべての次状態と出力が完全に指定されている。 Unlike, all of the output and the next state is completely specified.

【0025】 [0025]

【発明が解決しようとする課題】しかしながら、上述のような従来のプライム・コンパチブルの計算方法には次のような問題がある。 [SUMMARY OF THE INVENTION However, the conventional prime compatible calculation method as described above has the following problems.

【0026】他のコンパチブルに支配されないコンパチブルであるプライム・コンパチブルを生成するためには、条件(4)に示すように、任意の2つのコンパチブルのクラス・セットどうしの包含関係を調べる必要がある。 [0026] To generate the prime-compatible is a compatible not dominated by other compatible, the conditions as shown in (4), it is necessary to examine the inclusion relationships between any two compatible class set. クラス・セットは、与えられた有限状態機械の状態の集合を1つの要素とする集合である。 Class set is a set of set of a given finite state machine state and one of the elements. したがって、一般に、集合の集合であるクラス・セットどうしの包含関係を調べることは容易ではなく、これを行うことは計算時間の増大につながる。 Thus, in general, it is not easy to find the inclusion relation class set each other is a set of the set, which leads to an increase in computational time for this.

【0027】本発明は、有限状態機械の状態集合の任意の集合どうしの包含性判定をすることなく、より効率的にプライム・コンパチブルを計算して、状態数の最小化を行う装置および方法を提供することを目的とする。 [0027] The present invention may be determined without any inclusion determination of the set with each other in the state set of finite state machines, to calculate more efficiently prime compatible, the apparatus and method for minimizing the number of states an object of the present invention is to provide.

【0028】 [0028]

【課題を解決するための手段】図1は、本発明の状態数最小化装置の原理図である。 Figure 1 [Means for Solving the Problems] is a diagram showing the principle of a state Minimization apparatus of the present invention. 図1の状態数最小化装置は、現在の状態から次の状態への状態遷移の規則が定められている有限状態機械がとり得る状態の数を最小化するために、該有限状態機械の状態のコンパチブル集合であって、他のコンパチブル集合によって支配されないプライム・コンパチブル集合を求める装置であり、入力手段1、コンパチブル生成手段2、コンパチブル排除手段3、状態数最小化手段4、出力手段5、およびシグネチャ計算手段6を備える。 State Minimization apparatus of Figure 1, in order to minimize the number of finite state machines can take a state in which the rules of the state transition from the current state to the next state is defined, the state of the finite state machine a compatible set, a device for determining the prime compatible set not dominated by other compatible set, the input unit 1, compatible generating means 2, compatible removing means 3, the number of states minimization unit 4, output unit 5, and comprising a signature computation unit 6.

【0029】入力手段1は、上記有限状態機械に関する第1の状態遷移情報を入力する。 The input unit 1 inputs a first state transition information about the finite state machine. コンパチブル生成手段2は、第1の状態遷移情報から第1のプライム・コンパチブル集合を生成する。 Compatible generating means 2 generates a first prime compatible set from the first state transition information.

【0030】シグネチャ計算手段6は、第1のプライム・コンパチブル集合内の任意の状態対について、第1のプライム・コンパチブル集合に含まれないインプライド・ペアを第1の状態遷移情報から求め、各インプライド・ペアを次の状態対として持つ各状態対に含まれる状態から構成される状態集合を生成し、生成された状態集合のうち、他の状態集合を含まない状態集合を、第1のプライム・コンパチブル集合のシグネチャとして求める。 The signature calculation unit 6, for any pair of states of the first prime compatible in the set determines the implied pairs not included in the first prime compatible set from a first state transition information, the implied pair generates a state set composed of states included in each state pair with the next state pair, among the generated set of states, the state set free of other state set, the first determined as the signature of the prime-compatible set.
コンパチブル排除手段3は、第1のプライム・コンパチブル集合の各部分集合が第1のプライム・コンパチブル集合のシグネチャを含むか否かを調べ、シグネチャを含まない部分集合を第2のプライム・コンパチブル集合としてプライム・コンパチブル集合の解に含めることで、 Compatible removing means 3, each subset of the first prime compatible set is checked whether including a signature of the first prime compatible set, a subset that does not include a signature as the second prime compatible set by including in the solution of the prime-compatible set,
シグネチャを含む部分集合が排除されたプライム・コンパチブル集合の解を生成する。 Subset including a signature to produce a solution of prime compatible set which is excluded.

【0031】状態数最小化手段4は、上記プライム・コンパチブル集合の解をもとに状態数を削減し、出力手段5は、削減された状態により表現される第2の状態遷移情報を出力する。 The number of states minimization means 4, the solution of the prime compatible set to reduce the number of states on the basis of the output unit 5 outputs a second state transition information represented by the reduced state .

【0032】 [0032]

【0033】 [0033]

【0034】また、コンパチブル生成手段2は、上記第1の状態遷移情報から第3のプライム・コンパチブル集合を生成して、上記プライム・コンパチブル集合の解に含め、シグネチャ計算手段6は、上記第1のプライム・ Further, compatible generating means 2, from the first state transition information to generate a third prime compatible set, including the solution of the prime compatible set, the signature computation unit 6, the first of Prime
コンパチブル集合の代わりに第3のプライム・コンパチブル集合を用いて、第3のプライム・コンパチブル集合のシグネチャを求める。 Using a third prime compatible set instead of compatible set, determining a signature of the third prime compatible set. そして、コンパチブル排除手段3は、プライム・コンパチブル集合の解に含まれる部分集合のうち、第3のプライム・コンパチブル集合にも含まれる部分集合が、第3のプライム・コンパチブル集合のシグネチャを含むか否かを調べ、第3のプライム・コンパチブル集合のシグネチャを含む部分集合を、プライム・コンパチブル集合の解から排除する。 Then, whether compatible removing means 3, among the subsets contained in the solution of prime compatible set, the subset contained in the third prime compatible set includes a signature of the third prime compatible set or the police, a subset containing the signature of the third prime compatible set, eliminating from the solution of prime compatible set.

【0035】図1の入力手段1および出力手段5は、実施例の図2における入出力装置11に対応し、コンパチブル生成手段2、コンパチブル排除手段3、状態数最小化手段4、およびシグネチャ計算手段6は、演算処理装置12およびデータ記憶装置13に対応する。 The input means 1 and the output unit 5 of FIG. 1 corresponds to the input-output device 11 in FIG. 2 embodiment, compatible generating means 2, compatible removing means 3, the number of states minimization unit 4, and the signature computation means 6 corresponds to the processing unit 12 and a data storage device 13.

【0036】 [0036]

【作用】コンパチブル生成手段2は、入力手段1が入力した多数の状態を含む第1の状態遷移情報から第1および第3のプライム・コンパチブル集合を生成する。 [Action] Compatible generating means 2 generates a first state transition information from the first and third prime compatible set containing a number of state input means 1 inputs. これらのプライム・コンパチブル集合は、例えば第1の状態遷移情報に含まれる複数の状態の極大コンパチブル集合として生成される。 These prime compatible set is generated, for example, as a maximum compatible set of a plurality of states included in a first state transition information. また、第1のプライム・コンパチブル集合の各部分集合を、新たなプライム・コンパチブル集合の候補として解に含める。 Moreover, each subset of the first prime compatible set, including solution as a candidate of a new prime compatible set.

【0037】コンパチブル排除手段3は、プライム・コンパチブル集合の候補である各部分集合が第1のプライム・コンパチブル集合のシグネチャを含むか否かを調べ、その結果により、各部分集合をプライム・コンパチブル集合の解から排除するかどうかを決める。 The compatible removing means 3 checks whether each subset that is a candidate for prime compatible set contains a signature of the first prime compatible set, as a result, the prime compatible set of each subset decide whether or not to exclude from the solution of. ある部分集合がシグネチャを含めば、これをプライム・コンパチブル集合の解から排除し、シグネチャを含まなければ第2のプライム・コンパチブル集合としてプライム・コンパチブル集合の解に残す。 If there subset including a signature, which was eliminated from the solution of prime compatible set, leaving a solution of the prime compatible set as the second prime compatible set MUST include a signature.

【0038】さらに、コンパチブル生成手段2が生成した第3のプライム・コンパチブル集合がある部分集合を含む時、コンパチブル排除手段3は、その部分集合が第3のプライム・コンパチブル集合のシグネチャを含むか否かを調べて、その部分集合を残すかどうかを決める。 [0038] Further, when containing a subset where there is a third prime compatible set of compatible generation means 2 is generated, whether compatible removing means 3, the subset including a signature of the third prime compatible set or a look, decide whether or not to leave the subset.
その部分集合がシグネチャを含めば、これをプライム・ If included in the subset is the signature, prime it
コンパチブル集合の解から排除し、シグネチャを含まなければプライム・コンパチブル集合の解に残す。 Eliminated from the solution of the compatible set, leave the solution of the prime-compatible set to be included in the signature.

【0039】このようにして、プライム・コンパチブル集合の解が得られ、状態数最小化手段4は、それに含まれる状態数を分岐限定法等により削減し、第2の状態遷移情報を生成することができる。 [0039] In this way, the prime solution of compatible set is obtained, the number of states minimize unit 4, the number of states contained therein was reduced by branch and bound method, generating a second state transition information can. また、出力手段5が出力した第2の状態遷移情報から、対応する論理回路等を合成することもできる。 Further, from the second state transition information output means 5 is output, it is also possible to synthesize the corresponding logic circuit, and the like.

【0040】この状態数最小化装置によれば、プライム・コンパチブル集合の部分集合とシグネチャの包含関係を調べることにより、ある部分集合が新たなプライム・ According to the number of states minimization apparatus, by examining the inclusion relation subset and signature of the prime compatible set, prime there subset new
コンパチブル集合になり得るかどうかが容易に判定される。 Whether can become compatible set is easily determined. したがって、従来のようにクラス・セットどうしの包含関係を調べる必要がなく、計算時間が短縮される。 Therefore, conventionally there is no need to examine the inclusion relationships between class set as the calculation time is shortened.

【0041】また、シグネチャを用いれば、プライム・ [0041] In addition, the use of the signature, prime
コンパチブル集合の各部分集合が他のコンパチブル集合に支配されるかどうかをほぼ正確に判定することができる。 It can be determined whether each subset of compatible set is governed by other compatible set almost exactly. コンパチブル排除手段3は、ある部分集合が第1または第3のプライム・コンパチブル集合のシグネチャを含めば、これを被支配コンパチブル集合と判断し、プライム・コンパチブル集合の解から排除する。 Compatible exclusion means 3, if included there subset the signature of the first or third prime compatible set, it was determined that the dominant compatible set, eliminating from the solution of prime compatible set. シグネチャを用いればプライム・コンパチブル集合のみを残すことができる理由については、実施例において詳しく説明する。 Reason for leaving only prime compatible set by using the signature will be described in detail in the Examples.

【0042】 [0042]

【実施例】以下、図面を参照しながら、本発明の実施例について詳細に説明する。 EXAMPLES Hereinafter, with reference to the accompanying drawings, will be described in detail for the embodiment of the present invention. 図2は、実施例の状態数最小化装置の構成図である。 Figure 2 is a block diagram of a number of states the minimum device in embodiment. 図2の状態数最小化装置は、入出力装置11、演算処理装置12、データ記憶装置1 State Minimization apparatus of Figure 2, input-output devices 11, processor 12, the data storage device 1
3、プログラム記憶装置14、およびこれらの各装置を接続するバス20を備える計算機システムである。 3, program storage device 14, and is a computer system comprising a bus 20 for connecting these devices. 入出力装置11は、例えばキーボードやマウス等の入力装置とディスプレイ装置から成る計算機端末であり、有限状態機械の状態遷移表の入力や最小化された状態の状態遷移表の出力等を行う。 Output device 11 is, for example, a computer terminal comprising an input device and a display device such as a keyboard and a mouse, performs output such as the state transition table of the state input and minimization of the state transition table of the finite state machine. 演算処理装置12は、例えばCP Arithmetic processing device 12, for example, CP
U(中央処理装置)であり、データ記憶装置13に記憶されたデータを用いて、プログラム記憶装置14に格納された各種プログラムを実行し、演算等を行う。 A U (central processing unit), using the data stored in the data storage device 13, executes various programs stored in the program memory 14, performs arithmetic operations. データ記憶装置13は、入力された状態遷移表や生成されるコンパチブル等のデータを記憶する。 Data storage device 13 stores the data of the compatible or the like which is a state transition table or generated input.

【0043】プログラム記憶装置14は、マージャ・テーブル作成プログラム15、極大コンパチブル生成プログラム16、シグネチャ生成プログラム17、コンパチブル生成プログラム18、および被支配コンパチブル排除プログラム19を格納している。 The program storage device 14, a merger-table creating program 15, the maximum compatible generation program 16, the signature generation program 17 stores a compatible generator 18, and the controlled compatible exclusion program 19. マージャ・テーブル作成プログラム15は、状態遷移表の情報から与えられた状態のマージャ・テーブルを作成するプログラムであり、極大コンパチブル生成プログラム16は、マージャ・テーブルから極大コンパチブルを生成するプログラムである。 Merger table creation program 15 is a program that creates a merger table of a given state from the information of the state transition table, the maximum compatible generation program 16 is a program that generates a maximum compatible from merger table. シグネチャ生成プログラム17は、与えられたコンパチブルのシグネチャを生成するプログラムであり、コンパチブル生成プログラム18は、特定の条件の下でコンパチブルの部分集合を生成するプログラムである。 Signature generation program 17 is a program for generating a signature of a given compatible, compatible generation program 18 is a program that generates a compatible subset under certain conditions.

【0044】被支配コンパチブル排除プログラム19 [0044] a controlled compatible exclusion program 19
は、シグネチャ生成プログラム17が生成するシグネチャを用いて、コンパチブル生成プログラム18が生成するコンパチブルから他のコンパチブルに支配されるものを排除し、プライム・コンパチブルを算出するプログラムである。 , Using a signature signature generator 17 generates, eliminating those compatible generator 18 is governed from compatible for generating the other compatible, is a program for calculating the prime compatible.

【0045】ここで、本発明で用いるシグネチャのより厳密な定義を与えることにする。 [0045] Here, to give a more precise definition of the signatures used in the present invention. まず、最初に公知のクラス・セットの定義を述べる。 First of all, the first to describe the definition of a well-known class set. 定義1:コンパチブルcに対するクラス・セットCS Definition 1: Class set for compatible c CS
(c)は以下の(i) 、(ii)、(iii) の条件を満足するすべてのインプライド・セットdからなる集合である。 (C) the following (i), is a set consisting of (ii), all implied set d satisfying the condition of (iii).

【0046】(i) |d|>1、かつ、(ii)d 外2 [0046] (i) | d |> 1 and,, (ii) d out 2
c、かつ、 c and,

【0047】 [0047]

【外2】 [Outside 2]

【0048】(iii) ∀d′∈CS(c),d 外3 [0048] (iii) ∀d'∈CS (c), d out of 3
d′. d '. (定義終り) (Defined end)

【0049】 [0049]

【外3】 [Outside 3]

【0050】条件(i) において、|d|はdの大きさを表す。 [0050] In the condition (i), | d | represents the magnitude of the d. このように定義されたCS(c)を用いると、コンパチブル同士の支配関係の定義は次のようになる。 When used in this manner a defined CS (c), the definition of dominance of compatible each other as follows.

【0051】定義2:コンパチブルc、c′が以下の2 [0051] Definition 2: compatible c, c 'is less than or equal to 2
つの条件を満たすとき、cはc′を支配するという。 One condition is satisfied when, c is that dominates c '. (5)c′⊂c、かつ、 (6)CS(c′)⊇CS(c). (5) c'⊂c and,, (6) CS (c ') ⊇CS (c). (定義終り) 次に、シグネチャの定義を与える前に、クラス・セットの代わりにペアワイズ・クラス・セット(pair-wise cl (Defined end) Then, before giving a definition of signature, pairwise class set in place of the class set (pair-wise cl
ass set )なるものを導入する。 To introduce the ass set) made things. ペアワイズ・クラス・ Pairwise class
セットは次のように定義される。 Set is defined as follows.

【0052】定義3:コンパチブルc内の任意の状態対に対するインプライド・ペアp=(s a ,s b )のうち、 (7)s a ≠s b 、かつ、 (8){s a ,s b } 外4 c [0052] Definition 3: Implied pair p = (s a, s b ) for any pair of states in compatible c of, (7) s a ≠ s b, and, (8) {s a, s b} the outer 4 c

【0053】 [0053]

【外4】 [Outside 4]

【0054】なるインプライド・ペアの集合をペアワイズ・クラス・セットと呼び、PWCS(c)と書く。 [0054] a set of made implied pair is called a pairwise class set, written as PWCS (c). このとき、次の定理が成り立つ。 In this case, it holds the following theorem.

【0055】定理1:コンパチブルcがc′を支配するとき、以下の(5)、(6′)を満足する。 [0055] Theorem 1: 'When you dominate, the following (5), (6' compatible c is c is satisfied). (5)c′⊂c (6′)PWCS(c′)⊇PWCS(c). (5) c'⊂c (6 ') PWCS (c') ⊇PWCS (c). (定理終り) 定理1は、定義1の(6)が成り立つために(6′)が成り立つことが必要であることを意味している。 (Theorem End) Theorem 1, it means that the definition 1 (6) to be satisfied (6 ') it is necessary to hold. 定理1 Theorem 1
の証明は以下の通りである。 The proof is as follows. 条件(5)のもとで、定義1の(6)が成り立つときに(6′)が成り立つことを証明すればよい。 Condition (5) under, it may be demonstrated (6 ') that holds when defining the first (6) holds.

【0056】仮に、(6′)に反して、p∈PWCS [0056] If, contrary to (6 '), p∈PWCS
(c)、かつ、p 外5 PWCS( (C), and, p extracellular 5 PWCS (

【0057】 [0057]

【外5】 [Outside 5]

【0058】c′)なるインプライド・ペアpが存在したとすると、CS(c)にはpを含むインプライド・セットが必ず存在する。 [0058] When c ') consisting implied pair p is present, the CS (c) is implied set always exists, including p. 一方、p 外6 PWCS On the other hand, p outside the 6 PWCS
(c′)であ (C ') Der

【0059】 [0059]

【外6】 [Outside 6]

【0060】るから、CS(c′)にはpを含むインプライド・セットは存在しない。 [0060] Since the Ru, the CS (c ') there is no implied set containing p. すなわち、CS(c) In other words, CS (c)
外7 CS(c′)となり、(6)に反する。 Outer 7 CS (c '), and the counter to (6). このように、( in this way,(

【0061】 [0061]

【外7】 [Outside 7]

【0062】6′)が成り立たなければ、(6)も成り立たない。 [0062] 6 ') is to be satisfied, (6) does not hold. したがって、(6)が成り立てば、(6′) Therefore, if Naritate is (6), (6 ')
が成り立つ。 It holds. (証明終り) ここで、条件(6′)の十分性について検討してみる。 (QED) here, try to consider the sufficiency of the condition (6 ').
仮に、(6)に反して、q∈CS(c)、かつ、q 外8 CS(c′)なるインプライド・セットq If, contrary to (6), q∈CS (c), and, q outside the 8 CS (c ') consisting implied set q

【0063】 [0063]

【外8】 [Outside 8]

【0064】が存在したとする。 [0064] and there was. c′⊂cであるから、 Because it is c'⊂c,
各入力に対して、cのインプライド・セットはc′のインプライド・セットを必ず包含する。 For each input, the implied set of c is sure to include the implied set of c '. したがって、qは次の2つの条件のうちいずれかを満足する。 Therefore, q is to satisfy either of the following two conditions.

【0065】(α)qはCS(c′)内のどのインプライド・セットとも共通部分を持たない。 [0065] (α) q does not have a common part with any implied set in the CS (c '). (β)CS(c′)内にqを真に含むインプライド・セットrが存在する。 (Β) CS (c ') truly including implied set r exists a q in.

【0066】(α)の場合には、qに含まれる任意の状態対pに対して、p∈PWCS(c)、かつ、p 外9 [0066] In the case of (alpha) is, for any pair of states p included in q, p∈PWCS (c), and, p outside 9
PWCS(c′)が成り立つ。 PWCS (c ') is satisfied. すなわち、PWCS In other words, PWCS
(c) (C)

【0067】 [0067]

【外9】 [Outside 9]

【0068】外10 PWCS(c′)となって、 [0068] become the outside 10 PWCS (c '),
(6′)に反する。 Contrary to (6 '). このように、(6)が In this way, the (6)

【0069】 [0069]

【外10】 [Outside 10]

【0070】成り立たなければ、(6′)も成り立たない。 [0070] If not satisfied, (6 ') is also not hold. したがって、(6′)が成り立てば(6)が成り立ち、条件(5)のもとで、(6′)は(6)の十分条件となる。 Thus, (6 ') if the Naritate holds the (6), under the condition (5), (6' a sufficient condition) is (6).

【0071】しかし、(β)の場合には、rに含まれるがqには含まれないすべての状態対がCS(c′)内の他のインプライド・セットに含まれる時、必ずしもPW [0071] However, in the case of (β), when it is included in the r every pair of states that are not included in the q is included in addition to the implied set in the CS (c '), necessarily PW
CS(c) 外11 PWCS(c′)であるとは限らない。 CS (c) not necessarily the outer 11 PWCS (c '). したがって、(6′) Therefore, (6 ')

【0072】 [0072]

【外11】 [Outside 11]

【0073】の十分性は保証されない。 [0073] enough of it is not guaranteed. 定理1は、コンパチブルcに含まれるあるコンパチブルc′がcに支配されるとき、c′はcのすべてのインプライド・ペアをインプライド・ペアとして持つことを示している。 Theorem 1 'when are dominated by c, c' is compatible c included in the compatible c shows that with all implied pair c as implied pairs. ここで、あるコンパチブルに支配されるコンパチブルを容易に求めるため、以下のようなコンパチブルのシグネチャ Here, for obtaining the compatible governed to a compatible easily, compatible signature as follows
(signature) という概念を導入する。 To introduce the concept of (signature).

【0074】定義4: コンパチブルcの部分集合d [0074] Definition 4: Compatible c subset d
で、以下を満たすものをcのシグネチャという。 In, those satisfying the following called c signature. (9)PWCS(c)⊆PWCS(d)、かつ、 (10)∀d′∈Sig(c),d′ 外12 d. (9) PWCS (c) ⊆PWCS (d), and, (10) ∀d'∈Sig (c), d 'outer 12 d.
(定義終り) (Defined end)

【0075】 [0075]

【外12】 [Outside 12]

【0076】ここで、Sig(c)は、コンパチブルc [0076] In this case, Sig (c) is compatible c
に対するすべてのシグネチャからなる集合を表す。 It represents the set of all of the signature for. 直観的には、あるコンパチブルcのシグネチャdとは、PW Intuitively, the signature d of a compatible c, PW
CS(c)に属するインプライド・ペアをインプライド・ペアとするような状態対に含まれる状態からなる極小集合である。 CS belonging implied pair (c) is a minimal set consisting of states included in the state pairs as a implied pairs. したがって、シグネチャdを求める時には、まずコンパチブルc内の任意の状態対に対する次状態の状態対のうち、cに含まれるものを除外する必要がある。 Therefore, when obtaining a signature d, first of the states versus the next state for any pair of states in compatible c, it is necessary to exclude those included to c. そして、残った次状態の状態対をインプライド・ Then, in the state versus the remaining next state pride,
ペアとする状態対から適当なものを選び、それらに含まれる状態からなる集合を生成すればよい。 Select appropriate ones from a state pair to pair may generate a set consisting of states included in them. コンパチブルの1つのインプライド・ペアを複数の状態対がインプライしている場合、そのうちのどの1つをシグネチャに含めてもよいので、そのシグネチャは複数個存在することになる。 If one implied pairs compatible plurality of pairs of states are implied, since them may include one of the throat to the signature, so that the signature is present a plurality.

【0077】このシグネチャという概念を用いて定理1 [0077] Theorem 1 by using the concept of this signature
を書き換えると、次のようになる。 When rewriting, it is as follows. 定理2: コンパチブルcがc′を支配するとき、以下の(5)、(6″)を満足する。 Theorem 2: When the compatible c dominates the c ', the following (5), to satisfy the (6 ").

【0078】(5)c′⊂c (6″)∃d∈Sig(c), c′⊇d.(定理終り) 定理2の証明は以下の通りである。条件(5)のもとで、定理1の(6′)が成り立つときに(6″)が成り立つことを証明すればよい。 [0078] (5) c'⊂c (6 ") ∃d∈Sig (c), c'⊇d. Of (Theorem end) Theorem 2 proof is as follows. Under the conditions (5) may be demonstrated (6 ") that holds when the theorem 1 (6 ') is established.

【0079】定理1の(6′)よりPWCS(c′)⊇ [0079] Theorem 1 (6 ') than PWCS (c') ⊇
PWCS(c)であるので、定義4よりc′∈Sig Since a PWCS (c), c'∈Sig the definition 4
(c)、または、∃d∈Sig(c)に対してd⊂c′ (C), or, ∃d∈Sig (c) with respect to D⊂c '
となる。 To become. したがって、(6″)が成り立つ。(証明終り) 定理2の(5)、(6″)をまとめると、 ∃d∈Sig(c),c⊃c′⊇d (11) と書ける。 Thus, written as (6 ') is established. Of (QED) Theorem 2 (5), (6 "To summarize), ∃d∈Sig (c), c⊃c'⊇d (11).

【0080】図3は、条件(11)におけるコンパチブルc、c′とシグネチャdの関係を示している。 [0080] Figure 3 shows the relationship between the compatible c, c 'and the signature d in condition (11). 条件(11)および図3から、コンパチブルcのシグネチャdは、そのコンパチブルcと被支配コンパチブルc′とに共通に含まれることが分かる。 The condition (11) and 3, the signature d Compatible c is seen to be commonly included in its compatible c and the dominant compatible c '. このことを用いれば、 The use of this thing,
あるコンパチブルの部分集合がそのコンパチブルに支配されないことを、比較的容易に確認できる。 That subset of a compatible is not dominated by the compatible, it can be confirmed relatively easy. また、各コンパチブルcのシグネチャdを用いて、条件(11)を満足するコンパチブルc′を被支配コンパチブルと推定して、それらをすべてのコンパチブルの中から除いていくことにより、プライム・コンパチブルの候補を削減することができる。 Also, using the signature d of each compatible c, the condition (11) a compatible c 'satisfying estimates that a controlled compatible with, by going except them from all compatible, prime compatible candidates it can be reduced. 1つのコンパチブルcに対してシグネチャが複数存在する場合は、どれか1つのシグネチャd If the signature there are plural for one compatible c, any one signature d
に対して条件(11)が成り立てば、そのときのコンパチブルc′が除外される。 If the condition (11) is Naritate respect, compatible c 'is excluded at that time.

【0081】例えば、コンパチブル{A,B}に対して、Sig({A,B})={{A},{B}}のときには、{A,B}⊃c′⊇{A}、または、{A,B} [0081] For example, for compatible {A, B}, Sig ({A, B}) = {{A}, {B}} at the, {A, B} ⊃c'⊇ {A}, or , {A, B}
⊃c′⊇{B}であるようなすべてのコンパチブルc′ ⊃c'⊇ {B} ​​a is all such compatible c '
を、{A,B}の被支配コンパチブルと推定する。 The estimates {A, B} and Controlled compatible. そこで、これらをプライム・コンパチブルの候補から除外する。 Therefore, to exclude them from the prime-compatible candidate.

【0082】この方法では、あるコンパチブルの部分集合がそのコンパチブルに支配されることを完全には確認できないため、プライム・コンパチブルをいつも正確に求められるとは限らない。 [0082] In this method, a subset of a compatible because that completely can not be confirmed that it is dominated by its compatible, not necessarily be required to prime-compatible always accurately. しかしながら、現実には、定理1の(6′)が成り立つ時には大抵定義1の(6)が成り立つ。 However, in reality, most Definition 1 (6) is satisfied when the Theorem 1 (6 ') is established. また、定理2の(6″)が成り立てば定理1 In addition, Theorem 1 if Theorem 2 (6 ") is Naritate
の(6′)が成り立つので、定理2を用いてコンパチブルを除くことにより、プライム・コンパチブルをほぼ正確に求められると考えられる。 Because of (6 ') is satisfied, by removing compatible with Theorem 2, believed to be required to prime compatible almost exactly. したがって、有限状態機械の状態数を最小化する実用的な方法の1つとして有効である。 Therefore, it is effective number of state finite state machine as one of the practical methods of minimizing. 次に、図4から図6までを参照しながら、図2 Next, with reference to FIGS. 4 to 6, FIG. 2
の状態数最小化装置によるプライム・コンパチブル計算処理について説明する。 It explained prime compatible calculation processing by the number of states minimization device. 図4は、プライム・コンパチブル計算処理のフローチャートであり、図5は、図4のステップS6およびS12で行われるシグネチャ計算処理のフローチャートである。 Figure 4 is a flow chart of a prime compatible computing, FIG. 5 is a flowchart of the signature calculation process performed in step S6 and S12 in FIG. また図6は、図4のステップS9およびS10で行われる被支配コンパチブル排除の例を示している。 The Figure 6 shows an example of the controlled-compatible exclusion executed in steps S9 and S10 in FIG.

【0083】図4において処理が開始されると、まず入出力装置11から状態遷移表等の状態遷移に関する情報(状態遷移情報)が入力される(ステップS1)。 [0083] When the process in FIG. 4 is started, information on the state transition, such as a state transition table (state transition information) is first inputted from the input-output device 11 (step S1). 次に、演算処理装置12は、マージャ・テーブル作成プログラム15を実行して、状態遷移情報からマージャ・テーブルを作成し(ステップS2)、極大コンパチブル生成プログラム16を実行して、極大コンパチブルを生成する(ステップS3)。 Next, the arithmetic processing unit 12 executes a merger-table creating program 15 creates a merger table from the state transition information (step S2), and by executing the maximum compatible generator 16 generates the maximum compatible (step S3). 次に、生成した極大コンパチブルのうち最大のものの大きさをnとおき(ステップS Next, the n Distant largest one in size among the generated maximum compatible (step S
4)、大きさnのすべての極大コンパチブルの集合をプライム・コンパチブルの集合Xとしてデータ記憶装置1 4), the data storage device the set of all maximal compatible size n as a set X prime compatible 1
3に格納する(ステップS5)。 Stored in the 3 (step S5). そして、Xに含まれる各コンパチブルのシグネチャを計算する(ステップS Then, to calculate the respective compatible signatures contained in X (step S
6)。 6). ステップS6においては、演算処理装置12はシグネチャ生成プログラム17を実行して、与えられたコンパチブルcのシグネチャを定義4に従って生成する。 In step S6, the arithmetic processing unit 12 executes the signature generation program 17, generated according to define the signature of a given compatible c 4. まず、図5に示すように、コンパチブルc内の任意の状態対に対するインプライド・ペアであって、PWC First, as shown in FIG. 5, a Implied pairs for any pair of states in compatible c, PWC
S(c)に含まれるインプライド・ペアp1、・・・、 Implied pair p1 that is included in the S (c), ···,
pmを生成する(ステップS21)。 Generating a pm (step S21). 定義3の(8)より、各インプライド・ペアpi(i=1,...,m) Than of Definition 3 (8), each implied pair pi (i = 1, ..., m)
を構成する2つの状態が、コンパチブルcに同時に含まれることはない。 Two states constituting the can, will not be included at the same time compatible c. 次に、各インプライド・ペアpiを次状態対として持つc内の状態対の集合それぞれから1つずつ状態対を選択し、任意の状態対集合を生成する(ステップS22)。 Then, each implied pair pi select one by one state pairs from each set of states pairs in c with the next state pair, produce any pair of states set (step S22). そして、その状態対集合に含まれる各状態対を構成する状態を要素とする状態集合を生成する。 Then, to generate a set of states for the state constituting each state pair included in the pairs of states set as elements. 次に、生成した複数の状態集合のうち、他の状態集合を含むものを排除し、残った各状態集合をそれぞれc Then, among the plurality of set of states generated, eliminating the case where another set of states, remaining each state set each c
のシグネチャとする(ステップS23)。 The signature (step S23). これらのシグネチャは、他の状態集合を含まないという意味において、極小な状態集合となっている。 These signatures, in the sense that no other state set, which is the minimum condition set.

【0084】例えば図18の有限状態機械の場合、まず図20に示すようなマージャ・テーブルが作成され(ステップS2)、従来と同様に4つの極大コンパチブル{A,B,C}、{A,C,F}、{C,D,E}、 [0084] For example, in the case of a finite state machine of Figure 18, the merger table as shown in FIG. 20 is created first (step S2), and similarly to the conventional four maximum compatible {A, B, C}, {A, C, F}, {C, D, E},
{C,E,F}が生成される(ステップS3)。 {C, E, F} is generated (step S3). これらの極大コンパチブルはすべて大きさが3であり、最大コンパチブルに相当する。 All of these maxima compatible in size is 3, it corresponds to the maximum compatible. したがって、n=3となり(ステップS4)、これらの極大コンパチブルが、図7に示すように、大きさ3のプライム・コンパチブルとなる(ステップS5)。 Thus, n = 3 becomes (step S4), and these maxima compatible, as shown in FIG. 7, the magnitude 3 prime compatible (step S5). これらのプライム・コンパチブルについて、シグネチャが求められる(ステップS6)。 These prime compatible, signatures are determined (step S6).

【0085】例えば、コンパチブル{A,C,F}内の状態対(A,C)、(A,F)のインプライド・ペアは、図20よりそれぞれ(B,C)、(D,E)であり、状態対(C,F)のインプライド・ペアは(B, [0085] For example, compatible {A, C, F} state pairs in (A, C), is implied pair (A, F), respectively from FIG. 20 (B, C), (D, E) , and the implied pairs pair of states (C, F) (B,
C)と(D,E)である(ステップS21)。 Is C) and (D, E) (step S21). これらの関係を状態対からそのインプライド・ペアに向かう矢印を用いて表すと、 (A,C)→(B,C) (A,F)→(D,E) (C,F)→(B,C),(D,E) となる。 When expressed using the arrow directing these relationships from state-to its implied pairs, (A, C) → (B, C) (A, F) → (D, E) (C, F) → ( B, C), the (D, E). これをインプライド・ペア毎にまとめると、 (B,C)←(A,C),(C,F) (D,E)←(A,F),(C,F) となる。 To summarize this for each implied pairs, and (B, C) ← (A, C), (C, F) (D, E) ← (A, F), (C, F).

【0086】図8は、コンパチブル{A,C,F}内の状態対とそれらのインプライド・ペアの関係を示している。 [0086] Figure 8 shows the relationship between the compatible {A, C, F} in the state pairs and their implied pairs. インプライド・ペア(B,C)を構成する2つの状態の集合{B,C}は、コンパチブル{A,C,F}には含まれないため、(B,C)は{A,C,F}のペアワイズ・クラス・セットに属する。 For implied pairs (B, C) a set of two states constituting the {B, C} is not included in the compatible {A, C, F}, (B, C) are {A, C, belonging to the pairwise class set of F}. インプライド・ペア(D,E)についても同様である。 The same applies to the implied pairs (D, E).

【0087】図8より、インプライド・ペア(B,C) [0087] from FIG. 8, the implied pairs (B, C)
をインプライするには、状態対(A,C)、(C,F) To implied, the state pairs (A, C), (C, F)
のうちのいずれか一方を選択して、状態対集合に含めなければならないことが分かる。 Select either one of, it can be seen that must be included in the state-to-set. 同様に、インプライド・ Similarly, the implied
ペア(D,E)に対しては、(A,F)、(C,F)のうち一方を選択し、状態対集合に含めなければならない。 For pair (D, E), (A, F), (C, F) to select the one of the, must be included in the state-to-set. したがって、状態対集合としては、{(A,C), Therefore, the state-to-set, {(A, C),
(A,F)}、{(A,C),(C,F)}、{(C, (A, F)}, {(A, C), (C, F)}, {(C,
F),(A,F)}、{(C,F)}の4つが生成される。 F), (A, F)}, {(C, F) four} but is generated. これらのうち、最初の3つの状態対集合からは状態集合{A,C,F}が生成され、状態対集合{(C, Among these, from the first three states versus the set state set {A, C, F} is generated, the state-to-set {(C,
F)}からは状態集合{C,F}が生成される(ステップS22)。 State set from F)} {C, F} is generated (step S22).

【0088】生成された状態集合{A,C,F}、 [0088] set of states generated {A, C, F},
{C,F}のうち、{A,C,F}はもう一方の{C, {C, F} of, {A, C, F} and the other {C,
F}を含むので排除される(ステップS23)。 It is eliminated because they contain F} (step S23). 一方、 on the other hand,
{C,F}は他の状態集合を含まないので極小集合として残り、コンパチブル{A,C,F}のシグネチャとして採用される。 {C, F} is employed rest, as signature of compatible {A, C, F} a minimal set because no other state set.

【0089】同様にして、コンパチブル{A,B,C} [0089] In the same manner, compatible {A, B, C}
内の状態対とそれらのインプライド・ペアの関係は図9 State-to-the inner and the relationship of those implied pair 9
のようになる。 become that way. 図9に示されたインプライド・ペア(E,F)、(B,C)、(A,C)のうち、(B, Implied pairs shown in FIG 9 (E, F), (B, C), of (A, C), (B,
C)と(A,C)については、それらを構成する2つの状態の集合{B,C}、{A,C}がコンパチブル{A,B,C}に含まれる。 C) and the (A, C) is a set of two states constituting them {B, C}, {A, C} is included in compatible {A, B, C}. したがって、これらのインプライド・ペアは{A,B,C}のペアワイズ・クラス・セットに含まれず、ステップS21では除外される。 Thus, these implied pair {A, B, C} is not included in the pair-wise class set of, it is excluded in step S21.
ここで、インプライド・ペア(E,F)のみが処理の対象として残される。 Here, implied pair (E, F) only is left as a processing target.

【0090】図9より、インプライド・ペア(E,F) [0090] from FIG. 9, the implied pair (E, F)
をインプライするには、状態対(A,B)、(B,C) To implied, the state pairs (A, B), (B, C)
のうちのいずれか一方を選択して、状態対集合に含めなければならないことが分かる。 Select either one of, it can be seen that must be included in the state-to-set. したがって、状態対集合としては、{(A,B)}と{(B,C)}の2つが生成され、これらの状態対集合からは状態集合{A,B} Therefore, the state-to-set, {(A, B)} and {(B, C)} two but is generated, the state set from these states versus the set {A, B}
と{B,C}がそれぞれ生成される(ステップS2 And {B, C} is generated, respectively (step S2
2)。 2). これらの状態集合{A,B}、{B,C}は互いに相手を含んでいないため、ともにコンパチブル{A, These state set {A, B}, {B, C} Since contains no counterpart to one another, both compatible {A,
B,C}のシグネチャとなる(ステップS23)。 B, a signature of C} (step S23).

【0091】このようにして、大きさ3のプライム・コンパチブルのシグネチャが順次求められ、その結果は図7に示すようになる(ステップS6)。 [0091] In this way, the prime compatible signature size 3 is sequentially calculated, the result is as shown in FIG. 7 (step S6). 次に、演算処理装置12はnを1だけデクリメントし(ステップS Next, the arithmetic processing unit 12 decrements n by 1 (step S
7)、nが0になったかどうかを判定する(ステップS 7), n determines whether becomes 0 (step S
8)。 8). nが0より大きければ、コンパチブル生成プログラム18を実行して、集合X内の任意のコンパチブルの部分集合で、そのコンパチブル自身に支配されない大きさnのすべてのコンパチブルを生成し、それらの集合をYとする(ステップS9)。 If n is greater than 0, running compatible generation program 18, a subset of any compatible in the set X, generates all the compatible size n that is not subject to the compatible itself, those set Y to (step S9). そして、集合Yをデータ記憶装置13に格納する。 Then, store the set Y to the data storage device 13. 次に、被支配コンパチブル排除プログラム19を実行して、集合Y内のコンパチブルであって、集合X内の他のコンパチブルに支配されるものを集合Yから排除する(ステップS10)。 Then run the Controlled compatible exclusion program 19, a compatible in the set Y, eliminating what is governed to other compatible in the set X from the set Y (step S10). これらの処理により排除される被支配コンパチブルが図6に示されている。 Controlled compatible to be eliminated by these processes is shown in FIG.

【0092】図6において、集合X内のコンパチブルX [0092] In FIG. 6, compatible X in the set X
1 、X 2のうち、X 1の部分集合はC1、C2、C3の3つである。 1, of X 2, a subset of X 1 is three C1, C2, C3. このうち、部分集合C2はコンパチブルX Of these, the subset C2 is compatible X
1自身に支配されているために、集合Yから排除される(ステップS9)。 Because it is dominated by 1 itself, it is excluded from the set Y (step S9). また、部分集合C3はコンパチブルX 1には支配されないが、他のコンパチブルであるX Further, the subset C3 is not dominated the compatible X 1, which is another compatible X 2 2
に支配されるので、集合Yから排除される(ステップS As it governed to be excluded from the set Y (step S
10)。 10). したがって、コンパチブルX 1の部分集合としては、C1のみが集合Yに残ることになる。 Accordingly, the subset of compatible X 1, and only the C1 remains in the set Y.

【0093】次に、演算処理装置12は、集合X内のコンパチブルの部分集合としては生成できない大きさnのすべての極大コンパチブルを生成し、集合Yに加える(ステップS11)。 Next, the arithmetic processing unit 12 generates all the maximum compatible size n can not be generated as a compatible subset of the set X, add to the set Y (step S11).

【0094】ここでは、最初n=3であったので(ステップS4)、次にn=2となり(ステップS7)、大きさ2のコンパチブルが生成される(ステップS9)。 [0094] Here, since a first n = 3 (step S4), and then n = 2 becomes (step S7), and the size of 2 compatible is generated (step S9). このとき、従来の方法とは異なり、集合X内のプライム・ In this case, unlike the conventional method, prime in the set X ·
コンパチブル{A,C,F}の部分集合である{C, A subset of compatible {A, C, F} {C,
F}を生成する必要がない。 There is no need to generate F}. なぜなら、コンパチブル{C,F}は、図7より{A,C,F}のシグネチャに相当するため、シグネチャ{C,F}を含んでいる。 Because compatible {C, F}, in order to correspond to the signature of from FIG. 7 {A, C, F}, includes signatures {C, F}. したがって、条件(11)より、コンパチブル{A,C, Thus, from the condition (11), compatible {A, C,
F}の被支配コンパチブルであると推定されるからである。 This is because it is estimated to be a controlled compatible F}. 同様に、プライム・コンパチブル{A,B,C}の部分集合である{A,B}、{B,C}も、{A,B, Similarly, prime compatible {A, B, C} is a subset of {A, B}, {B, C} is also, {A, B,
C}のシグネチャ{A,B}、{B,C}をそれぞれ含んでいる。 Signature of C} {A, B}, each contain the {B, C}. したがって、これらはコンパチブル{A, Thus, they compatible {A,
B,C}の被支配コンパチブルであると推定され、ここでは生成されない。 B, is estimated to be a controlled compatible C}, not generated here. 図10は、このようにして求められた大きさ2以上のプライム・コンパチブルを示している。 Figure 10 illustrates the thus size 2 or more prime compatible obtained.

【0095】次に、演算処理装置12はシグネチャ生成プログラム17を実行して、集合Y内の各コンパチブルのシグネチャを求める(ステップS12)。 [0095] Next, the arithmetic processing unit 12 executes the signature generation program 17 obtains the compatible signatures in the set Y (step S12). ここで、大きさ2以上のプライム・コンパチブルのシグネチャは、 Here, the signature of the size of two or more of prime-compatible is,
図10のようになる。 It becomes as shown in FIG. 10. 図10に示されるように、大きさ2のコンパチブルについては、その中に含まれる状態対は1つだけであり、そのコンパチブル自身がシグネチャとなることが多い。 As shown in FIG. 10, the size 2 compatible, the state pairs contained therein there is only one, it is often the compatible itself becomes signature. ただし、プライム・コンパチブル{C,E}については、図20より状態対{C,E}のインプライド・ペアが空集合であるため、シグネチャも空集合となる。 However, prime compatible {C, E} For, since 20 from state-to {C, E} is implied pair is an empty set, the signature becomes an empty set. このとき、{C,E}のいかなる部分集合も{C,E}のシグネチャを含むため、{C,E}の被支配コンパチブルと推定される。 In this case, {C, E} for any subset of which includes a signature of {C, E}, is estimated {C, E} and Controlled compatible. したがって、以降の処理では、{C,E}の部分集合について考慮する必要はない。 Accordingly, in the subsequent processing it is not necessary to consider the subset of {C, E}.

【0096】次に、演算処理装置12は集合XとYの和をとり、改めてプライム・コンパチブルの集合Xとしてデータ記憶装置13に格納する(ステップS13)。 [0096] Next, the processing unit 12 takes the sum of the set X and Y, is stored in the data storage device 13 as a set X anew prime compatible (step S13). また、再びnを1だけデクリメントし、ステップS8以降の処理を繰り返す。 Also, it is decremented by 1 to n again, step S8 and repeats the subsequent processing. そして、ステップS8でnが0になると、集合Xとして格納されているすべてのプライム・ When n is 0 in step S8, all prime stored as a set X ·
コンパチブルを入出力装置11から出力して(ステップS14)、処理を終了する。 And outputs the compatible from the input-output device 11 (step S14), and terminates the process.

【0097】図11は、このようにして最終的に得られたすべてのプライム・コンパチブルをとそれらのシグネチャを示している。 [0097] Figure 11 shows their signatures and thus to all prime compatible finally obtained. 図11において、大きさ1のプライム・コンパチブルは1つの状態のみからなるが、{C} 11, prime compatible size 1 consists of only one state, {C}
と{E}は{C,E}の被支配コンパチブルとして除外されている。 And {E} is excluded as a controlled-compatible {C, E}. また、大きさ1のプライム・コンパチブルは状態対を構成できないため、インプライド・ペアを持たず、したがってそのシグネチャも空集合となる。 Further, since the prime compatible size 1 can not configure the state pair, no implied pairs, thus its signature becomes an empty set.

【0098】図11に示されたプライム・コンパチブルは、図23のプライム・コンパチブルと一致しており、 [0098] prime-compatible with that shown in FIG. 11 is consistent with prime-compatible in FIG. 23,
これらのプライム・コンパチブルから公知の分岐限定法等により有限状態機械の最小解が求められる。 Minimum solution of the finite state machine is determined by these prime known branch and bound method from compatible like. したがって、状態数最小化を行った後の状態遷移表は図24のようになる。 Accordingly, the state transition table after the number of states minimization is shown in FIG 24.

【0099】次に、図12から図17までを参照しながら、有限状態機械の状態数最小化と合成される論理回路の関係について説明する。 [0099] Next, with reference to FIGS. 12 to 17, a description will be given of the relationship of the logic circuit which is the number of states minimization of finite state machines and synthesis. まず、図18の有限状態機械の状態数を最小化することなく、順序回路として実現する場合を考える。 First, without minimizing the number of state finite state machine of Figure 18, consider a case of realizing a sequential circuit. 図18においては、状態数は6であるので、少なくとも順序回路のフリップフロップは「log 2 In Figure 18, since the number of states is 6, the flip-flop of the least sequential circuit "log 2
6」=3個必要である。 6 "= there are three necessary. ただし、「R」は実数R以上の値を持つ最小の整数を表すものとする。 However, "R" represents the smallest integer with a value of more than a real number R. 今、例えばこれらの各状態に対して、図12に示すように3ビットの符号割り当てを行って、状態ベクトルに変換したとする。 Now, for example, for each of these states, perform code assignment of 3 bits as shown in FIG. 12, and was converted to the state vector.
また、入力についてはI 1を0、I 2を1と割り当て、 Also, assign the I 1 0, I 2 and 1 for input,
さらに出力のドントケア値はすべて0であるとすると、 Further do not care value of the output is set to all zero,
これらの状態ベクトルおよび入力ベクトルを用いて、図18の状態遷移表は図13のような遷移・出力表に変換できる。 Using these state vector and the input vector, the state transition table of Figure 18 can be converted to transition-output table as shown in Figure 13. 図13において、y 321は現状態を表す状態ベクトルであり、xは入力を表す入力ベクトルである。 In Figure 13, y 3 y 2 y 1 is the state vector representing the current state, x is an input vector representing the input. この遷移・出力表をもとに、対応する順序回路を合成することができる。 Based on this transition-output table, it is possible to synthesize the corresponding sequential circuit.

【0100】図14は、図13の遷移・出力表を実現した順序回路の一例を示している。 [0100] Figure 14 shows an example of a sequential circuit that realizes a transition-output table of Figure 13. 図14において、組合わせ回路部25に対する入力xは有限状態機械の入力ベクトルに対応しており、3つの入力y 3 、y 2 、y 1は現状態の状態ベクトルy 3 14, the input x for combinational circuit unit 25 corresponds to the input vector of the finite state machine, three inputs y 3, y 2, y 1 is the state vector y 3 y present state 21の成分に対応している。 It corresponds to a component of 2 y 1. また、組合わせ回路部25の出力zは有限状態機械の出力に対応しており、3つの出力y 3 ′、y 2 ′、y Further, the output z of the combinational circuit unit 25 corresponds to the output of the finite state machine, the three output y 3 ', y 2', y
1 ′は次状態を表す状態ベクトルの成分に対応している。 1 'corresponds to the component of the state vector representing the next state.

【0101】組合わせ回路部25は、インバータ22− [0101] combination circuit section 25, the inverter 22-
1、22−2、22−3、22−4、ANDゲート23 1,22-2,22-3,22-4, AND gate 23
−1、23−2、23−3、23−4、23−5、23 -1,23-2,23-3,23-4,23-5,23
−6、23−7、23−8、23−9、およびORゲート24−1、24−2、24−3からなり、入力x、y -6,23-7,23-8,23-9, and it consists OR gate 24-1, 24-2, and 24-3, the input x, y
3 、y 2 、y 1から出力z、y 3 ′、y 2 ′、y 1 ′を生成する。 3, y 2, the output from the y 1 z, y 3 ', y 2', to generate a y 1 '. フリップフロップ21−1、21−2、21 Flip-flop 21-1,21-2,21
−3は、現状態を表すy 3 、y 2 、y 1をそれぞれ組合わせ回路部25に出力し、次状態を表すy 3 ′、 -3 outputs to the circuit unit 25 by combining y 3 representing the current state, y 2, y 1, respectively, y 3 representing the next state ',
2 ′、y 1 ′を入力として受け取る。 y 2 ', y 1' receives as inputs. 次に、受け取ったこれらの値を、遷移後の新たな現状態を表すy 3 、y Then, these values received, y 3 representing a new current state after the transition, y
2 、y 1として組合わせ回路部25に与える。 2, combined as y 1 gives the circuit portion 25.

【0102】次に、図18の有限状態機械の状態数を最小化した後に、順序回路として実現する場合を考える。 [0102] Then, after minimizing the number of state finite state machine of Figure 18, consider a case of realizing a sequential circuit.
この場合の有限状態機械の状態遷移表は図24のようになる。 State transition table of the finite state machine in this case is as shown in Figure 24. 図24においては状態数は3であるから、必要な最小フリップフロップの数は「log 2 3」=2となり、図18の場合と比べて1つ少なくなる。 The number of states in FIG. 24 because it is 3, the number of minimum flip-flop required is one less than in the case of "log 2 3" = 2, Figure 18. これらの各状態に対して2ビットの状態ベクトルを図15のように割り当てると、遷移・出力表は図16のようになる。 Assigning a state vector of 2 bits as shown in FIG. 15 for each of these states, transition-output table is as shown in Figure 16. 図16において、y 21は現状態を表す状態ベクトルであり、 In Figure 16, y 2 y 1 is the state vector representing the current state,
xは入力を表す入力ベクトルである。 x is an input vector representing the input.

【0103】図17は、図16の遷移・出力表を実現した順序回路の一例を示している。 [0103] Figure 17 shows an example of a sequential circuit that realizes a transition-output table of FIG. 16. 図17において、組合わせ回路部35に対する入力xは図16の有限状態機械の入力ベクトルに対応しており、入力y 2 、y 1は現状態の状態ベクトルy 21の成分に対応している。 17, the input x for combinational circuit unit 35 corresponds to the input vector of the finite state machine of Figure 16, the input y 2, y 1 is in correspondence with the components of the state vector y 2 y 1 of the present state there. また、組合わせ回路部35の出力zは有限状態機械の出力に対応しており、出力y 2 ′、y 1 ′は次状態を表す状態ベクトルの成分に対応している。 Further, the output z of the combinational circuit unit 35 corresponds to the output of the finite state machine, the output y 2 ', y 1' corresponds to the component of the state vector representing the next state.

【0104】組合わせ回路部35は、インバータ32− [0104] combination circuit section 35, an inverter 32
1、32−2、ANDゲート33−1、33−2、33 1,32-2, AND gate 33-1,33-2,33
−3、33−4、およびORゲート34−1、34−2 -3,33-4, and OR gate 34-1 and 34-2
からなり、入力x、y 2 、y 1から出力z、y 2 ′、y Made, the input x, y 2, the output from the y 1 z, y 2 ', y
1 ′を生成する。 To generate a 1 '. フリップフロップ31−1、31−2 Flip-flop 31-1, 31-2
は、現状態を表すy 2 、y 1をそれぞれ組合わせ回路部35に出力し、次状態を表すy 2 ′、y 1 ′を入力として受け取る。 Outputs to the circuit unit 35 by combining y 2, y 1 representing the current state, respectively, y 2 representing the next state ', y 1' receives as inputs. 次に、受け取ったこれらの値を、遷移後の新たな現状態を表すy 2 、y 1として組合わせ回路部3 Then, these values received, circuit unit 3 combined as y 2, y 1 representing a new current state after transition
5に与える。 Give to 5. 図17の順序回路を図14のそれと比べると、フリップフロップの数が3個から2個に減少し、組合せ回路部分のゲート数が16個から8個に減少していることが分かる。 Compared to that of FIG. 14 the sequential circuit of Fig. 17, reduced to two the number of flip-flops to 3, it is seen that the number of gates of the combinational circuit portion is reduced from sixteen to eight.

【0105】一般に、状態数の最小化を行ってから順序回路の合成を行うと、次のような利点がある。 [0105] In general, when the synthesis of the sequential circuit after performing minimization of the number of states, the following advantages. (a)順序回路に含まれるフリップフロップの数が少なくなる可能性がある。 (A) there is a possibility that the number of flip-flops is reduced to be included in the sequential circuit.

【0106】(b)フリップフロップの数が少なくなった場合には、次状態の状態ベクトルの成分のうち、削除されたフリップフロップに対応するビットの値を計算するための論理回路が不要になり、組合せ回路部分のゲート数も少なくなることが多い。 [0106] (b) if the number of flip-flops is low, among the components of the state vector of the next state, the logic circuit for calculating the value of the bit corresponding to the flip-flop that is deleted is not required , the number of gates combinational circuit portion also often less.

【0107】(c)フリップフロップの数が少なくならない場合でも、状態数が少なくなることにより回路の未使用状態が増え、組合せ回路部分の合成の際にそれらをドントケアとして扱うことにより、組合せ回路のゲート数が少なくなる可能性がある。 [0107] Even if the (c) number of flip-flops is not less, more unused state of the circuit by the number of states is reduced by treating them as a do not care in the synthesis of a combinational circuit portion, the combinational circuit there is a possibility that the number of gates is reduced.

【0108】以上、有限状態機械を論理回路の合成のために用いる例について説明したが、これをある文字列が与えられた言語に含まれるか否かを判定するための機械と見ることもできる。 [0108] above, a finite state machine has been described for use for the synthesis of logic circuits, can be regarded as machine for determining whether the string that it is included in the given language . このような目的で有限状態機械が用いられる例としては、コンパイラにおける字句解析や音声認識における言語処理などがある。 An example of the finite state machine is used for this purpose, and the like language processing in the lexical analysis and speech recognition in the compiler. いずれも、ある文字列がマッチする文字列を探す処理を行うために用いるものである。 Both those used to perform a process for searching a character string in the string matches.

【0109】この場合は、非決定性有限状態機械をまず構成し、それを決定性有限状態機械に変換してから状態数最小化の処理を行うことが多い。 [0109] In this case, the non-deterministic finite-state machine first configuration, often perform processing after converting the deterministic finite-state machine of the state number minimizing it. これらの決定性有限状態機械は通常完全指定であるため、プライム・コンパチブルを求めることなく、より計算量の少ない最小化アルゴリズムにより、状態数を最小化することができる。 Since these deterministic finite state machine is usually fully qualified, without obtaining a prime compatible, the more minimization algorithm small amount of calculation, it is possible to minimize the number of states.
しかし、決定性不完全指定有限状態機械を構成して、本発明の状態数最小化方法により最小解を求めることも可能である。 However, to configure the deterministic incompletely specified finite state machine, it is also possible to determine the minimum solution by the number of states minimization method of the present invention.

【0110】 [0110]

【発明の効果】本発明によれば、有限状態機械の状態数最小化問題において、コンパチブルの部分集合であるシグネチャを計算し、シグネチャを含む部分集合を被支配コンパチブルとして排除する。 According to the present invention, the number of states minimization problem of a finite state machine, and calculates the signature is a subset of compatible, eliminating a subset including a signature as a controlled-compatible. これにより、状態の集合の集合であるクラス・セットどうしの包含性判定を行うことなく、プライム・コンパチブルを求めることができる。 Thus, without the inclusion determination of class set each other is a set of a set of states can be determined prime compatible. したがって、計算機によるプライム・コンパチブルの生成処理の計算時間が短縮され、状態数の最小化処理が効率化される。 Therefore, calculation time of generation processing of prime compatible by the computer is shortened, minimizing the processing of the number of states is more efficient.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の原理図である。 1 is a principle diagram of the present invention.

【図2】実施例の状態数最小化装置の構成図である。 2 is a block diagram of a number of states the minimum device in embodiment.

【図3】コンパチブルとシグネチャの関係を示す図である。 FIG. 3 is a diagram showing the relationship between the compatible and signature.

【図4】プライム・コンパチブル計算処理のフローチャートである。 4 is a flow chart of a prime compatible computing.

【図5】シグネチャ計算処理のフローチャートである。 5 is a flowchart of the signature calculation process.

【図6】被支配コンパチブル排除の例を示す図である。 6 is a diagram showing an example of a controlled-compatible eliminated.

【図7】大きさ3のプライム・コンパチブルとそのシグネチャを示す図である。 7 is a diagram illustrating prime compatible size 3 and its signature.

【図8】コンパチブル{A,C,F}のインプライド・ [8] In the compatible {A, C, F} Pride
ペアを示す図である。 It is a diagram showing a pair.

【図9】コンパチブル{A,B,C}のインプライド・ [9] Implied Compatible {A, B, C} ·
ペアを示す図である。 It is a diagram showing a pair.

【図10】大きさ2以上のプライム・コンパチブルとそのシグネチャを示す図である。 10 is a diagram illustrating magnitude 2 or more prime compatible with its signature.

【図11】すべてのプライム・コンパチブルとそのシグネチャを示す図である。 FIG. 11 is a diagram showing all of the prime-compatible and its signature.

【図12】状態割当を示す図である。 12 is a diagram showing a state assignment.

【図13】遷移・出力表を示す図である。 13 is a diagram showing a transition-output table.

【図14】状態数を最小化せずに合成した時の順序回路を示す図である。 [14] The number of states is a diagram showing the sequence circuit when synthesized without minimization.

【図15】状態数を最小化した場合の状態割当を示す図である。 [15] The number of states is a diagram showing a state assignment of when minimized.

【図16】状態数を最小化した場合の遷移・出力表を示す図である。 16 is a diagram showing a transition-output table in the case of minimizing the number of states.

【図17】状態数を最小化した順序回路を示す図である。 [17] The number of states is a diagram showing the minimized sequential circuit.

【図18】有限状態機械の状態遷移を示す図である。 FIG. 18 is a diagram showing a state transition of the finite state machine.

【図19】マージャ・テーブルを示す図である。 FIG. 19 is a diagram showing the merger table.

【図20】更新後のマージャ・テーブルを示す図である。 FIG. 20 is a diagram showing the merger table after the update.

【図21】大きさ3のプライム・コンパチブルとそのクラス・セットを示す図である。 21 is a diagram illustrating prime compatible size 3 and its class set.

【図22】大きさ2以上のプライム・コンパチブルとそのクラス・セットを示す図である。 22 is a diagram illustrating magnitude 2 or more prime compatible with the class set.

【図23】すべてのプライム・コンパチブルとそのクラス・セットを示す図である。 FIG. 23 is a diagram showing all of the prime-compatible and its class set.

【図24】状態数を最小化した有限状態機械の状態遷移を示す図である。 [24] The number of states is a diagram showing a state transition of the finite state machine minimized.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 入力手段 2 コンパチブル生成手段 3 コンパチブル排除手段 4 状態数最小化手段 5 出力手段 6 シグネチャ計算手段 11 入出力装置 12 演算処理装置 13 データ記憶装置 14 プログラム記憶装置 15 マージャ・テーブル作成プログラム 16 極大コンパチブル生成プログラム 17 シグネチャ生成プログラム 18 コンパチブル生成プログラム 19 被支配コンパチブル排除プログラム 20 バス 21−1、21−2、21−3、31−1、31−2 1 Input unit 2 compatible generating means 3 compatible removing means 4 states Minimization means 5 output unit 6 Signature calculation unit 11 input-output device 12 processor 13 data storage device 14 program storage device 15 merger-table creating program 16 maximum compatible product program 17 signature generation program 18 compatible generating program 19 a controlled compatible exclusion program 20 bus 21-1,21-2,21-3,31-1,31-2
フリップフロップ 22−1、22−2、22−3、22−4、32−1、 Flip-flop 22-1,22-2,22-3,22-4,32-1,
32−2 インバータ 23−1、23−2、23−3、23−4、23−5、 32-2 inverter 23-1,23-2,23-3,23-4,23-5,
23−6、23−7、23−8、23−9、33−1、 23-6,23-7,23-8,23-9,33-1,
33−2、33−3、33−4 ANDゲート 24−1、24−2、24−3、34−1、34−2 33-2,33-3,33-4 AND gate 24-1,24-2,24-3,34-1,34-2
ORゲート 25、35 組合わせ回路部 OR gate 25 and 35 combinational circuit section

フロントページの続き (56)参考文献 特開 平3−116279(JP,A) 特開 平4−158480(JP,A) 特開 平4−205665(JP,A) Hiroyuki,H. Following (56) references of the front page Patent flat 3-116279 (JP, A) JP flat 4-158480 (JP, A) JP flat 4-205665 (JP, A) Hiroyuki, H. ,Impli cit Prime Compatib le Generation for Minimizing Incompl etely Specified Fi nite State Machin e,Proceedings of t he ASP−DAC,IEEE,1995 年 8月29日,Vol. , Impli cit Prime Compatib le Generation for Minimizing Incompl etely Specified Fi nite State Machin e, Proceedings of t he ASP-DAC, IEEE, 8 May 29, 1995, Vol. 1995,p. 1995, p. 229 −234 (58)調査した分野(Int.Cl. 7 ,DB名) G06F 17/50 654 G06F 17/50 652 229 -234 (58) investigated the field (Int.Cl. 7, DB name) G06F 17/50 654 G06F 17/50 652

Claims (7)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 現在の状態から次の状態への状態遷移の規則が定められている有限状態機械がとり得る状態の数を最小化するために、該有限状態機械の状態のコンパチブル集合であって、他のコンパチブル集合によって支配されないプライム・コンパチブル集合を求める情報処理 1. A number of finite state machines can take a state in which the rules of the state transitions are determined from the current state to the next in order to minimize, there in compatible set of states of the finite state machine Te, information processing to obtain the prime compatible set that is not dominated by other compatible set
    を行う状態数最小化装置であって、前記有限状態機械に関する第1の状態遷移情報を入力する入力手段と、 プライム・コンパチブル集合の解として、前記第1の状態遷移情報から第1のプライム・コンパチブル集合を生成するコンパチブル生成手段と、 前記第1のプライム・コンパチブル集合内の任意の状態 A minimization unit the number of states for performing an input means for inputting a first state transition information about the finite state machine, as a solution of prime compatible set, the first prime from the first state transition information compatible generating means for generating a compatible set, any state of the first prime compatible in the set
    対について、該第1のプライム・コンパチブル集合に含 For a pair, including the prime-compatible set of first
    まれないインプライド・ペアを前記第1の状態遷移情報 Said the rare no implied pair first state transition information
    から求め、各インプライド・ペアを次の状態対として持 Determined from, lifting each implied pair as the next pair of states
    つ各状態対に含まれる状態から構成される状態集合を生 One play the composed state set from the state in each state pair
    成し、生成された状態集合のうち、他の状態集合を含ま Form, of the generated set of states, it includes other conditions set
    ない状態集合を、前記第1のプライム・コンパチブル集 With no state set, the first prime-compatible Collection
    合のシグネチャとして求めるシグネチャ計算手段と、 前記第1のプライム・コンパチブル集合の各部分集合が前記第1のプライム・コンパチブル集合のシグネチャを含むか否かを調べ、 該シグネチャを含まない部分集合を A signature calculation means for calculating a case of signatures, each subset of the first prime compatible set is checked whether including a signature of the first prime compatible set, a subset that does not include the signature
    第2のプライム・コンパチブル集合として前記プライム・コンパチブル集合の解に含めることで、該シグネチャ By including the solution of the prime-compatible set as the second prime compatible set, the signature
    を含む部分集合が排除されたプライム・コンパチブル集 Prime compatible collection of subset has been eliminated, including the
    合の解を生成するコンパチブル排除手段と、 生成されたプライム・コンパチブル集合の解をもとに、 And compatible exclusion means for generating a solution of the case, generated the solution of the prime-compatible set to the original,
    状態数を削減する状態数最小化手段と、 削減された状態により表現される第2の状態遷移情報を出力する出力手段とを備えることを特徴とする状態数最小化装置。 A number of states minimization means for reducing the number of states, the number of states minimization device characterized by an output means for outputting a second state transition information represented by the reduced state.
  2. 【請求項2】前記コンパチブル生成手段は、前記第1 Wherein said compatible generating means, said first
    の状態遷移情報から第3のプライム・コンパチブル集合を生成して、前記プライム・コンパチブル集合の解に含 From the state transition information to generate a third prime compatible set, including the solution of the prime-compatible set
    め、 前記シグネチャ計算手段は、前記第1のプライム・コン Because the signature computation means, the first prime con
    パチブル集合の代わりに前記第3のプライム・コンパチ Said instead of Pachiburu set the third prime-compatible
    ブル集合を用いて、該第3のプライム・コンパチブル集 By using the table set, the third of prime-compatible Collection
    合のシグネチャを求め、前記コンパチブル排除手段は、 前記プライム・コンパチ Required the signature of the case, the compatible exclusion means, the prime-compatible
    ブル集合の解に含まれる部分集合のうち、前記第3のプ Of the subset contained in the solution of the cable set, the third-flop
    ライム・コンパチブル集合にも含まれる部分集合が、前 Subset that are also included in the lime-compatible set is, before
    第3のプライム・コンパチブル集合のシグネチャを含むか否かを調べ、 該第3のプライム・コンパチブル集合 Examine whether or not including the serial third of the signature of the prime-compatible set, prime-compatible set of third
    のシグネチャを含む部分集合を、該プライム・コンパチブル集合の解から排除することを特徴とする請求項1記載の状態数最小化装置。 Of a subset including a signature, according to claim 1 state Minimization apparatus, wherein the exclusion from the solution of the prime compatible set.
  3. 【請求項3】前記コンパチブル生成手段は、前記有限状態機械がとり得る状態の極大コンパチブル集合を前記第1のプライム・コンパチブル集合として生成することを特徴とする請求項1記載の状態数最小化装置。 Wherein said compatible generating means, the finite state machine possible states Minimization apparatus according to claim 1, wherein the maximum compatible set to generate a first prime compatible set of states .
  4. 【請求項4】 前記シグネチャ計算手段は、前記第1の Wherein said signature computation means, the first
    プライム・コンパチブル集合の代わりに前記第2のプラ Said second plastic in place of the prime-compatible set
    イム・コンパチブル集合を用いて、該第2のプライム・ Using the im-compatible set, the second prime
    コンパチブル集合のシグネチャを求め、前記コンパチブル排除手段は、 前記第2のプライム・コ Obtains a signature of the compatible set, the compatible removing means, said second prime co
    ンパチブル集合の各部分集合が前記第2のプライム・コ Wherein each subset of Npachiburu second set of prime co
    ンパチブル集合のシグネチャを含むか否かを調べ、該シ Examine whether or not contain the signature of the Npachiburu set,該Shi
    グネチャを含まない部分集合を前記プライム・コンパチ The prime-compatible subset that does not contain the signatures
    ブル集合の解に含めることを特徴とする請求項1記載の状態数最小化装置。 Claim 1 states Minimization device, wherein the inclusion in the solution of the table set.
  5. 【請求項5】 前記第2の状態遷移情報を用いて、前記有限状態機械が表す論理回路を合成する手段をさらに備<br/>えることを特徴とする請求項1記載の状態数最小化装 With wherein said second state transition information, the finite state machine is represented in claim 1, wherein the obtaining further Bei <br/> means for synthesizing a logic circuit state minimum number KaSo
    Location.
  6. 【請求項6】 現在の状態から次の状態への状態遷移の規則が定められている有限状態機械がとり得る状態の数を最小化するために、該有限状態機械の状態のコンパチブル集合であって、他のコンパチブル集合によって支配されないプライム・コンパチブル集合を、計算機が求め<br/>る状態数最小化方法であって、 前記計算機が、前記有限状態機械に関する第1の状態遷移情報が入力さ 6. The number of finite state machines can take a state in which the rules of the state transitions are determined from the current state to the next in order to minimize, there in compatible set of states of the finite state machine Te, of the prime compatible set not dominated by other compatible set, a computer in <br/> situations that minimization method determined, the computer, the first state transition information about the finite state machine input
    れた時、該第1の状態遷移情報を記憶する処理と、 プライム・コンパチブル集合の解として、前記第1の状態遷移情報から第1のプライム・コンパチブル集合を生成する処理と、 前記第1のプライム・コンパチブル集合内の任意の状態 When a process of storing the state transition information of the first, as a solution of the prime compatible set, and generating a first prime compatible set from the first state transition information, the first any state of the prime-compatible in the set
    対について、該第1の プライム・コンパチブル集合に含 For a pair, including the prime-compatible set of first
    まれないインプライド・ペアを前記第1の状態遷移情報 Said the rare no implied pair first state transition information
    から求める処理と、 各インプライド・ペアを次の状態対として持つ各状態対 A process for obtaining from each state pair with each implied pair as the next state pair
    に含まれる状態から構成される第1の状態集合を生成す To generate a first set of states consisting of states included in the
    る処理と、 生成された状態集合のうち、他の状態集合を含まない状 That process and, among the generated set of states, like free of other state set
    態集合を、前記第1のプライム・コンパチブル集合のシ The state set, the first prime-compatible assembled
    グネチャとして求める処理と、 前記第1のプライム・コンパチブル集合の各部分集合が前記第1のプライム・コンパチブル集合のシグネチャを含むか否かを調べ、 該シグネチャを含まない部分集合を A process for obtaining as signatures, each said subset of the first prime compatible set is checked whether including a signature of the first prime compatible set, a subset that does not include the signature
    第2のプライム・コンパチブル集合として前記プライム・コンパチブル集合の解に含めることで、該シグネチャ To by incorporating the solution of the prime-compatible set as the second prime compatible set, the signature
    を含む部分集合が排除されたプライム・コンパチブル集 Prime compatible collection of subset has been eliminated, including the
    合の解を生成する処理と、 生成されたプライム・コンパチブル集合の解をもとに状態数を削減する処理と、削減された状態により表現される第2の状態遷移情報を生成する処理とを行うことを特徴とする状態数最小化方法。 And generating a solution of case, the process of reducing the number of states generated solutions prime compatible set on the basis of a process of generating a second state transition information represented by the reduced state state minimization method and performing.
  7. 【請求項7】 前記計算機が、前記第2の状態遷移情報を用いて、前記有限状態機械が表す論理回路を合成する Wherein said computer, using said second state transition information, synthesizes the logic circuit represented by the finite state machine
    処理を行うことを特徴とする請求項6記載の状態数最小 State minimum number of claim 6, wherein the performing processing
    化方法 Method of.
JP12185995A 1995-05-19 1995-05-19 Finite state machine state minimum number of apparatus and method of by prime-compatible Expired - Fee Related JP3302218B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12185995A JP3302218B2 (en) 1995-05-19 1995-05-19 Finite state machine state minimum number of apparatus and method of by prime-compatible

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12185995A JP3302218B2 (en) 1995-05-19 1995-05-19 Finite state machine state minimum number of apparatus and method of by prime-compatible

Publications (2)

Publication Number Publication Date
JPH08314989A JPH08314989A (en) 1996-11-29
JP3302218B2 true JP3302218B2 (en) 2002-07-15

Family

ID=14821707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12185995A Expired - Fee Related JP3302218B2 (en) 1995-05-19 1995-05-19 Finite state machine state minimum number of apparatus and method of by prime-compatible

Country Status (1)

Country Link
JP (1) JP3302218B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7685547B1 (en) * 2007-07-02 2010-03-23 Cadence Design Systems, Inc. Method, system, and computer program product for generating automated assumption for compositional verification

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hiroyuki,H.,Implicit Prime Compatible Generation for Minimizing Incompletely Specified Finite State Machine,Proceedings of the ASP−DAC,IEEE,1995年 8月29日,Vol.1995,p.229−234

Also Published As

Publication number Publication date
JPH08314989A (en) 1996-11-29

Similar Documents

Publication Publication Date Title
Van Hentenryck et al. A generic arc-consistency algorithm and its specializations
US5355496A (en) Method and system for process expression and resolution including a generally and inherently concurrent computer language
US4849905A (en) Method for optimized RETE pattern matching in pattern-directed, rule-based artificial intelligence production systems
Jones Tentative steps toward a development method for interfering programs
US5790854A (en) Efficient stack utilization for compiling and executing nested if-else constructs in a vector data processing system
US5841947A (en) Computer implemented machine learning method and system
US5664192A (en) Method and system for accumulating values in a computing device
US5175843A (en) Computer-aided design method for restructuring computational networks to minimize shimming delays
Boyer et al. The Boyer-Moore theorem prover and its interactive enhancement
Kurshan et al. Verification of a multiplier: 64 bits and beyond
KR920006283B1 (en) Digital signal processing method
Banătre et al. Gamma and the chemical reaction model: Fifteen years after
US20060129953A1 (en) Method for verifying and representing hardware by decomposition and partitioning
Lal et al. Interprocedural analysis of concurrent programs under a context bound
JP2741715B2 (en) Rete network organization method
US5157778A (en) Method and apparatus for circuit simulation using parallel processors including memory arrangements and matrix decomposition synchronization
US4228498A (en) Multibus processor for increasing execution speed using a pipeline effect
Fortune et al. Parallelism in random access machines
CA2097230C (en) Timing verification by successive approximation
US6442732B1 (en) Virtual logic system for solving satisfiability problems using reconfigurable hardware
Cypher et al. Algorithms for image component labeling on SIMD mesh-connected computers
EP0100511A2 (en) Processor for fast multiplication
US5230053A (en) Processor scheduling method for iterative loops
JP3270459B2 (en) Unification system and method
JPH06332743A (en) Test program generator and method for generating test program

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020416

LAPS Cancellation because of no payment of annual fees