JP3296206B2 - Ion implantation method and ion implantation apparatus - Google Patents
Ion implantation method and ion implantation apparatusInfo
- Publication number
- JP3296206B2 JP3296206B2 JP25110096A JP25110096A JP3296206B2 JP 3296206 B2 JP3296206 B2 JP 3296206B2 JP 25110096 A JP25110096 A JP 25110096A JP 25110096 A JP25110096 A JP 25110096A JP 3296206 B2 JP3296206 B2 JP 3296206B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- semiconductor substrate
- substrate
- ion implantation
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electron Sources, Ion Sources (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置製造に用
いられるイオン注入工程におけるイオン注入方法および
イオン注入装置に関するものである。The present invention relates to an ion implantation method and an ion implantation apparatus in an ion implantation step used for manufacturing a semiconductor device.
【0002】[0002]
【従来の技術】半導体装置製造において、イオン注入工
程では、正電荷を持ったイオン高電界で加速し、半導体
基板に打ち込むため、静電荷蓄積によりゲートあるいは
容量酸化膜に高電界が印加されることによる絶縁破壊が
従来から問題となっている。これを解決するためには、
電子を半導体基板上に供給し、正の電荷蓄積を中和する
方法が有効であり、この目的で種々の方式の静電破壊防
止機構が使われてきた。しかし前記の静電破壊防止機構
において電子を発生する際に、負の高電界が半導体基板
に印加されることによる絶縁膜破壊が問題となってお
り、発生する電子の電位をより低く抑えるために、近年
ではプラズマを用いた静電破壊防止機構が用いられてい
る。2. Description of the Related Art In the ion implantation process in the manufacture of semiconductor devices, a high electric field is applied to a gate or a capacitor oxide film by accumulating static charges in order to accelerate a positively charged ion with a high electric field and drive it into a semiconductor substrate. Has been a problem in the past. To solve this,
A method of supplying electrons onto a semiconductor substrate to neutralize the accumulation of positive charges is effective. For this purpose, various types of electrostatic breakdown preventing mechanisms have been used. However, when generating electrons in the electrostatic breakdown prevention mechanism described above, the problem of insulation film breakdown due to the application of a high negative electric field to the semiconductor substrate is to reduce the potential of the generated electrons to a lower level. In recent years, an electrostatic breakdown prevention mechanism using plasma has been used.
【0003】以下に従来のイオン注入方法とイオン注入
装置を図面を参照しながら説明する。A conventional ion implantation method and ion implantation apparatus will be described below with reference to the drawings.
【0004】図3は、従来のイオン注入装置において、
プラズマから発生する低エネルギー電子を使用する静電
破壊防止機構の概念図である。FIG. 3 shows a conventional ion implantation apparatus.
FIG. 2 is a conceptual diagram of an electrostatic breakdown prevention mechanism using low-energy electrons generated from plasma.
【0005】図3において、プラズマを発生する機構
は、不活性ガスの導入管1と、アークチャンバー2と、
熱電子を発生するフィラメント3aを有する電流発生器
3とで構成されている。4はプラズマである。そしてプ
ラズマから発生した電子を封じ込める機構は、プラズマ
を封じ込めるチューブ5と、マグネット6と、直流電源
7とで構成されている。8は、プラズマ4から発生した
低エネルギー電子、9は注入イオンビーム、10は半導
体装置を作り込んだ基板である。[0005] In FIG. 3, a mechanism for generating plasma includes an inert gas introduction pipe 1, an arc chamber 2,
And a current generator 3 having a filament 3a for generating thermoelectrons. 4 is a plasma. The mechanism for containing the electrons generated from the plasma includes a tube 5 for containing the plasma, a magnet 6, and a DC power supply 7. Reference numeral 8 denotes low-energy electrons generated from the plasma 4, reference numeral 9 denotes an implanted ion beam, and reference numeral 10 denotes a substrate on which a semiconductor device is formed.
【0006】不活性ガスとして、例えばアルゴンガス2
[cc]をガス導入管1を介し、アークチャンバー2の
中に導入する。フィラメント3aに100〜200アン
ペアの直流電流を印加し、発生した熱電子とアルゴンガ
スの衝突によりプラズマ4が形成される。一方、アーク
チャンバー2に近接して導電性のチューブ5があり、チ
ューブ5の外周を囲んだマグネット6とチューブ5に負
の電位を印加する電源7が備えられている。従来におい
ては、チューブ5には、−10[V]が印加されてい
る。プラズマ4から発生する電子は、電位差によりチュ
ーブ5の内部に導かれ、封じ込められる。このとき封じ
込められた電子はエネルギーが非常に低く保たれてい
る。イオンビーム照射時に、この低エネルギー電子はイ
オンビームにより基板に蓄積された正電荷が発生する電
界により基板に流入し、基板上の電荷を中和し、酸化膜
の絶縁破壊を防止するものである。As an inert gas, for example, argon gas 2
[Cc] is introduced into the arc chamber 2 through the gas introduction tube 1. A direct current of 100 to 200 amperes is applied to the filament 3a, and a plasma 4 is formed by collision of the generated thermoelectrons with argon gas. On the other hand, a conductive tube 5 is provided near the arc chamber 2, and a magnet 6 surrounding the outer periphery of the tube 5 and a power supply 7 for applying a negative potential to the tube 5 are provided. Conventionally, -10 [V] is applied to the tube 5. Electrons generated from the plasma 4 are guided into the tube 5 by the potential difference and are confined. At this time, the energy of the trapped electrons is kept very low. At the time of ion beam irradiation, these low-energy electrons flow into the substrate by an electric field in which positive charges accumulated on the substrate by the ion beam are generated, neutralize the charges on the substrate, and prevent dielectric breakdown of the oxide film. .
【0007】[0007]
【発明が解決しようとする課題】前記従来の方法は、電
子の発生にプラズマを用いることで、半導体装置を作り
込んだ半導体基板に供給する電子の電位を低く抑え、過
剰な負の高電圧印加を防止するというものである。しか
しながら、前記方法を用いた場合においても半導体装置
の微細化によりゲート、容量等の酸化膜が薄膜化するに
したがって、静電破壊あるいはトランジスタ等の装置特
性の劣化が発生してきている。一例として従来方法で
は、ゲート酸化膜厚10[nm]、1ゲート面積0.0
1[mm2]、1半導体装置あたり2[%]のゲート面
積をもつ50[mm2]の半導体装置を200個作り込
んだ半導体基板においては従来方法でゲート酸化膜破壊
率は0.01[%]以下であるが、ゲート酸化膜厚6
[nm]の場合、同破壊率は5[%]程度に上昇する。According to the conventional method, the plasma is used to generate the electrons, whereby the potential of the electrons supplied to the semiconductor substrate in which the semiconductor device is formed is suppressed to a low level, and an excessive negative high voltage is applied. That is to prevent. However, even when the above method is used, electrostatic breakdown or deterioration of device characteristics such as a transistor has occurred as an oxide film such as a gate and a capacitor becomes thinner due to miniaturization of a semiconductor device. As an example, in the conventional method, the gate oxide film thickness is 10 nm, and the gate area is 0.0.
In a semiconductor substrate in which 200 semiconductor devices of 50 [mm 2 ] having a gate area of 1 [mm 2 ] and 2 [%] per semiconductor device are fabricated, the gate oxide film breakdown rate is 0.01 [0] according to the conventional method. %] Or less, but the gate oxide film thickness 6
In the case of [nm], the destruction rate increases to about 5 [%].
【0008】そこで本発明の目的は、イオン注入時に発
生する酸化膜の破壊、あるいは半導体装置の特性の劣化
という課題を防止するイオン注入方法およびイオン注入
装置を供給することである。SUMMARY OF THE INVENTION It is an object of the present invention to provide an ion implantation method and an ion implantation apparatus for preventing a problem of destruction of an oxide film generated during ion implantation or deterioration of characteristics of a semiconductor device.
【0009】[0009]
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明のイオン注入方法は、半導体基板に正
電荷をもったイオンを注入する工程において、プラズマ
を発生させ、プラズマから発生した電子を基板近傍の一
定領域に電磁力により封じ込める工程と、所定の量のイ
オンを半導体基板に注入する工程とを備え、前記一定領
域に封じ込められる総電荷量を所定の値に設定するもの
である。また、半導体基板に正電荷をもったイオンを注
入する工程において、プラズマを発生させ、プラズマか
ら発生した電子を基板近傍の一定領域に電磁力により封
じ込める工程と、所定の量のイオンを半導体基板に注入
する工程とを備え、前記一定領域に封じ込められる総電
荷量を所定の値に制御するものである。そして一定領域
に封じ込められる総電荷量を所定の値が、〔当該工程に
ある半導体基板に作り込まれた半導体装置の最大許容電
圧〕×〔当該工程にある半導体基板の総容量〕により算
出された値に基づいて設定されているものである。In order to solve the above-mentioned conventional problems, in the ion implantation method of the present invention, in the step of implanting positively charged ions into a semiconductor substrate, a plasma is generated and generated from the plasma. And a step of injecting a predetermined amount of ions into the semiconductor substrate, the step of setting the total amount of electric charge trapped in the certain area to a predetermined value. is there. In the step of injecting positively charged ions into the semiconductor substrate, a step of generating plasma and confining electrons generated from the plasma to a certain region near the substrate by electromagnetic force, and a step of depositing a predetermined amount of ions into the semiconductor substrate. Injecting, and controlling the total amount of electric charges contained in the certain region to a predetermined value. Then, a predetermined value of the total amount of electric charge contained in the certain region was calculated by [the maximum allowable voltage of the semiconductor device built in the semiconductor substrate in the process] × [the total capacity of the semiconductor substrate in the process]. It is set based on the value.
【0010】また本発明のイオン注入装置は、半導体基
板に正電荷をもったイオンを注入する装置において、プ
ラズマを発生する機構と、プラズマから発生した電子を
基板近傍の一定領域に電磁力により封じ込める機構とを
備え、前記一定領域に封じ込められる総電荷量を所定の
値に制御する機構とを備えたものである。また、一定領
域に封じ込められる総電荷量の制御機構が電子密度の検
出機構と検出結果と所定の値との比較に基づいて、プラ
ズマ密度あるいは電子を封じ込める領域の体積を制御す
る機構により構成されるものである。The ion implantation apparatus of the present invention is an apparatus for implanting positively charged ions into a semiconductor substrate, wherein a mechanism for generating plasma and electrons generated from the plasma are confined to a certain region near the substrate by electromagnetic force. And a mechanism for controlling the total amount of electric charge contained in the certain region to a predetermined value. Further, the control mechanism of the total amount of electric charge contained in the certain region is configured by a detection mechanism of the electron density and a mechanism of controlling the plasma density or the volume of the region containing the electrons based on a comparison between the detection result and a predetermined value. Things.
【0011】[0011]
【発明の実施の形態】前記構成の通り、本発明のイオン
注入方法により、静電破壊防止機構の電子を封じ込める
部分の磁界強度、電位、体積を考慮し、プラズマを発生
する機構を制御し、電子を封じ込める部分に封じ込める
総電荷量を1.2×10-8[C]を上限、イオンビーム
により基板に蓄積された正電荷を中和するために必要な
電子が不足しないことを下限となるように設定すること
により、半導体基板に作り込んだ半導体装置のゲート酸
化膜破壊を防止できる。DESCRIPTION OF THE PREFERRED EMBODIMENTS As described above, according to the ion implantation method of the present invention, the mechanism for generating plasma is controlled in consideration of the magnetic field intensity, potential, and volume of the portion for containing electrons of the electrostatic breakdown prevention mechanism. The upper limit is 1.2 × 10 −8 [C] of the total amount of charges that can be confined in the portion that confines electrons, and the lower limit is that there is not a shortage of electrons necessary to neutralize the positive charges accumulated on the substrate by the ion beam. With this setting, it is possible to prevent the gate oxide film of the semiconductor device formed on the semiconductor substrate from being destroyed.
【0012】以下、本発明の一実施形態について、図面
を参照しながら説明する。図1は本実施形態のイオン注
入方法を示す概念図である。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a conceptual diagram showing the ion implantation method of the present embodiment.
【0013】図1において、11は電子を封じ込める機
構、12は前記電子を封じ込める機構に存在する電子の
電荷密度測定センサー、13は電荷密度測定装置、14
は信号処理装置、15はプラズマ発生機構の制御装置、
16はプラズマを発生する機構である。In FIG. 1, 11 is a mechanism for confining electrons, 12 is a sensor for measuring the charge density of electrons existing in the mechanism for confining the electrons, 13 is a charge density measuring device, 14
Is a signal processing device, 15 is a control device of a plasma generation mechanism,
16 is a mechanism for generating plasma.
【0014】動作としては、電荷密度測定センサー1
2、電荷密度測定装置13により得られた電荷密度の測
定値は、信号処理装置14に入力され、信号処理装置1
4は所定の設定値をもとに測定された値の比較により、
一定領域に封じ込められる電子の総電荷量を、所定の値
に制御するようにプラズマの発生機構の制御を行う。本
実施形態のイオン注入方法による半導体基板へのイオン
注入の例を以下に述べる。The operation is as follows.
2. The measured value of the charge density obtained by the charge density measuring device 13 is input to the signal processing device 14, and the signal processing device 1
4 is a comparison of values measured based on a predetermined set value,
The plasma generation mechanism is controlled so that the total charge amount of electrons confined in a certain region is controlled to a predetermined value. An example of ion implantation into a semiconductor substrate by the ion implantation method of the present embodiment will be described below.
【0015】ゲート酸化膜厚6[nm]、1ゲート面積
0.01[mm2]、1半導体装置あたり2[%]のゲー
ト面積をもつ50[mm2]の半導体装置を200個作
り込んだ半導体基板にイオン注入を行う際に、プラズマ
から発生する低エネルギー電子を用いて静電破壊を防止
する。このとき、この半導体装置のゲート酸化膜の劣化
を起こさない最大許容電圧は8[V]である。したがっ
て、半導体装置を作り込んだ半導体基板全面に印加して
もよい電荷量は、(数1)に示すような式によって計算
され、1.2×10-8[C]となる。200 semiconductor devices of 50 [mm 2 ] having a gate oxide film thickness of 6 [nm], a gate area of 0.01 [mm 2 ], and a gate area of 2 [%] per semiconductor device were fabricated. When ion implantation is performed on a semiconductor substrate, electrostatic breakdown is prevented by using low-energy electrons generated from plasma. At this time, the maximum allowable voltage at which the gate oxide film of the semiconductor device does not deteriorate is 8 [V]. Therefore, the amount of charge that may be applied to the entire surface of the semiconductor substrate in which the semiconductor device is formed is calculated by the equation shown in (Equation 1), and is 1.2 × 10 −8 [C].
【0016】[0016]
【数1】 (Equation 1)
【0017】すなわち、一定領域に封じ込められる総電
荷量を所定の値が、〔当該工程にある半導体基板に作り
込まれた半導体装置の最大許容電圧〕×〔当該工程にあ
る半導体基板の総容量〕により算出された値に基づいて
設定されるものである。That is, the predetermined amount of the total amount of electric charge confined in a certain area is [the maximum allowable voltage of the semiconductor device built in the semiconductor substrate in the process] × [the total capacity of the semiconductor substrate in the process] Is set based on the value calculated by
【0018】本実施形態では、静電破壊防止機構の電子
を封じ込める部分の磁界強度、電位、体積を考慮し、プ
ラズマを発生する機構を制御し、電子を封じ込める部分
に封じ込める総電荷量を1.2×10-8[C]を上限、
イオンビームにより基板に蓄積された正電荷を中和する
ために必要な電子が不足しないことを下限となるように
設定した。このイオン注入方法を使用してイオン注入を
行った結果、前記半導体基板に作り込んだ半導体装置の
ゲート酸化膜破壊は起こらなかった。In the present embodiment, the mechanism for generating plasma is controlled in consideration of the magnetic field strength, potential, and volume of the portion for containing electrons of the electrostatic breakdown prevention mechanism, and the total amount of charge contained in the portion for containing electrons is 1. 2 × 10 -8 [C] is the upper limit,
The lower limit is set so that there is no shortage of electrons necessary for neutralizing the positive charges accumulated on the substrate by the ion beam. As a result of ion implantation using this ion implantation method, no gate oxide film breakdown of the semiconductor device formed in the semiconductor substrate occurred.
【0019】ここで、この上限を設定した根拠を図2を
用いて説明する。図2は、イオン注入時の半導体装置の
模式図(図2(a))と、その時の等価回路図(図2
(b))である。Here, the grounds for setting the upper limit will be described with reference to FIG. FIG. 2 is a schematic diagram of the semiconductor device at the time of ion implantation (FIG. 2A) and an equivalent circuit diagram at that time (FIG. 2A).
(B)).
【0020】図2(a)において、17は封じ込められ
た電荷、18は半導体基板上の全てのゲート酸化膜部
分、19は封じ込められた電荷の端部とゲート酸化膜の
表面との間に形成される可動電荷の希薄な部分、20は
接地された半導体基板である。この構成を等価回路図で
表わすと図2(b)となる。図2(b)において、21
は封じ込められた電荷の端部とゲート酸化膜の表面との
間に形成される可動電荷の希薄な部分に相当するコンデ
ンサ、22は半導体基板上の全てのゲート酸化膜部分に
相当するコンデンサ、23は封じ込められた電荷が印加
されている端子である。この時全てのゲート酸化膜で構
成されたコンデンサの接地側、すなわちゲート酸化膜と
半導体基板との界面に端子に印加された電荷と同量の相
対する電荷が誘起され、ゲート酸化膜両端でV=Q/C
で計算される電圧が生じる。したがって、本実施形態に
おいて、この電荷が1.2×10-8[C]を上限とすれ
ば、この電圧は、8(V)以下となり、半導体装置のゲ
ート酸化膜の劣化、破壊を起こさない。In FIG. 2A, reference numeral 17 denotes a trapped charge, reference numeral 18 denotes all gate oxide film portions on the semiconductor substrate, and reference numeral 19 denotes a portion formed between the end of the trapped charge and the surface of the gate oxide film. Reference numeral 20 denotes a semiconductor substrate which is grounded and has a small amount of movable charges. FIG. 2B shows this configuration in an equivalent circuit diagram. In FIG. 2B, 21
Is a capacitor corresponding to a dilute portion of movable charge formed between the end of the trapped charge and the surface of the gate oxide film; 22 is a capacitor corresponding to all gate oxide portions on the semiconductor substrate; Is a terminal to which the enclosed charge is applied. At this time, the same amount of the opposite charge as the charge applied to the terminal is induced on the ground side of the capacitor composed of all the gate oxide films, that is, at the interface between the gate oxide film and the semiconductor substrate. = Q / C
The voltage calculated by Therefore, in this embodiment, if this charge has an upper limit of 1.2 × 10 −8 [C], this voltage is 8 (V) or less, and the gate oxide film of the semiconductor device does not deteriorate or break down. .
【0021】なお、本実施形態では、プラズマを発生す
る機構を制御し、電子を封じ込める領域の電荷量を所定
の値に設定したが、電子を封じ込める領域の体積、電子
を封じ込める装置の磁界強度、電位を制御しても同様の
結果を得ることができる。In the present embodiment, the mechanism for generating plasma is controlled to set the amount of charge in the region for confining electrons to a predetermined value. Similar results can be obtained by controlling the potential.
【0022】[0022]
【発明の効果】以上、本発明のイオン注入方法によれ
ば、生産する半導体装置の極薄酸化膜などの絶縁膜の破
壊あるいは半導体装置特性の劣化を防止することが出来
るため、微細な半導体装置製造においてその歩留を著し
く改善出来る。As described above, according to the ion implantation method of the present invention, it is possible to prevent breakdown of an insulating film such as an ultrathin oxide film of a semiconductor device to be produced or deterioration of characteristics of the semiconductor device. The yield can be significantly improved in manufacturing.
【図1】本発明の一実施形態のイオン注入方法を示す概
念図FIG. 1 is a conceptual diagram showing an ion implantation method according to an embodiment of the present invention.
【図2】本発明の一実施形態のイオン注入方法を示す図FIG. 2 is a diagram showing an ion implantation method according to an embodiment of the present invention.
【図3】従来のイオン注入方法を示す概念図FIG. 3 is a conceptual diagram showing a conventional ion implantation method.
1 不活性ガスの導入管 2 アークチャンバー 3 電流発生器 4 プラズマ 5 チューブ 6 マグネット 7 直流電源 8 プラズマから発生した低エネルギー電子 9 注入イオンビーム 10 半導体装置を作り込んだ基板 11 電子を封じ込める機構 12 電荷密度測定センサー 13 電荷密度測定装置 14 信号処理装置 15 プラズマ発生機構の制御装置 16 プラズマを発生する機構 17 封じ込められた電荷 18 半導体基板上の全てのゲート酸化膜部分 19 可動電荷の希薄な部分 20 半導体基板 21 コンデンサ 22 コンデンサ 23 端子 DESCRIPTION OF SYMBOLS 1 Inert gas introduction pipe 2 Arc chamber 3 Current generator 4 Plasma 5 Tube 6 Magnet 7 DC power supply 8 Low-energy electron generated from plasma 9 Implanted ion beam 10 Substrate in which semiconductor device is built 11 Electron containment mechanism 12 Charge Density measurement sensor 13 Charge density measurement device 14 Signal processing device 15 Control device for plasma generation mechanism 16 Mechanism for generating plasma 17 Enclosed charge 18 All gate oxide film portion on semiconductor substrate 19 Dilute portion of movable charge 20 Semiconductor Substrate 21 Capacitor 22 Capacitor 23 Terminal
Claims (3)
入する工程において、プラズマを発生させ、プラズマか
ら発生した電子を基板近傍の一定領域に電磁力により封
じ込める工程と、所定の量のイオンを半導体基板に注入
する工程とを備え、前記一定領域に封じ込められ、前記
半導体基板に蓄積された正電荷を中和するために必要な
総電荷量を〔当該工程にある半導体基板に作り込まれた
半導体装置の最大許容電圧〕×〔当該工程にある半導体
基板の総容量〕により算出された値以下に設定すること
を特徴とするイオン注入方法。In a step of injecting ions having a positive charge into a semiconductor substrate, a step of generating plasma and enclosing electrons generated from the plasma in a predetermined region near the substrate by an electromagnetic force; Implanting into a semiconductor substrate, and sealed in the certain area,
The total amount of charge necessary to neutralize the positive charge accumulated on the semiconductor substrate
Maximum allowable voltage of semiconductor device] x [Semiconductor in this process
[Total capacity of the substrate] .
入する工程において、プラズマを発生させ、プラズマか
ら発生した電子を基板近傍の一定領域に電磁力により封
じ込める工程と、所定の量のイオンを半導体基板に注入
する工程とを備え、前記一定領域に封じ込められ、前記
半導体基板に蓄積された正電荷を中和するために必要な
総電荷量を〔当該工程にある半導体基板に作り込まれた
半導体装置の最大許容電圧〕×〔当該工程にある半導体
基板の総容量〕により算出された値以下に制御すること
を特徴とするイオン注入方法。2. A process for injecting ions having a positive charge into a semiconductor substrate, comprising the steps of generating plasma and confining electrons generated from the plasma in a fixed region near the substrate by electromagnetic force; Implanting into a semiconductor substrate, and sealed in the certain area,
The total amount of charge necessary to neutralize the positive charge accumulated on the semiconductor substrate
Maximum allowable voltage of semiconductor device] x [Semiconductor in this process
(Total capacity of substrate) .
入する装置において、プラズマを発生する機構と、プラ
ズマから発生した電子を基板近傍の一定領域に電磁力に
より封じ込める機構と、前記一定領域に封じ込められる
総電荷量を所定の値に制御する制御機構とを備え、前記
制御機構が電子密度の検出機構と検出結果と所定の値と
の比較に基づいて、プラズマ密度あるいは電子を封じ込
める領域の体積を制御する機構により構成されることを
特徴とするイオン注入装置。3. A device for injecting ions having a positive charge into a semiconductor substrate, a mechanism for generating plasma, a mechanism for confining electrons generated from plasma in a certain region near the substrate by electromagnetic force , and e Bei the total charge is confined and a control mechanism for controlling a predetermined value, the
The control mechanism detects the electron density, the detection result, and the predetermined value.
Plasma density or electron containment based on comparison
An ion implantation apparatus comprising a mechanism for controlling the volume of a region to be implanted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25110096A JP3296206B2 (en) | 1996-09-24 | 1996-09-24 | Ion implantation method and ion implantation apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25110096A JP3296206B2 (en) | 1996-09-24 | 1996-09-24 | Ion implantation method and ion implantation apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1097828A JPH1097828A (en) | 1998-04-14 |
JP3296206B2 true JP3296206B2 (en) | 2002-06-24 |
Family
ID=17217651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25110096A Expired - Fee Related JP3296206B2 (en) | 1996-09-24 | 1996-09-24 | Ion implantation method and ion implantation apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3296206B2 (en) |
-
1996
- 1996-09-24 JP JP25110096A patent/JP3296206B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1097828A (en) | 1998-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2704438B2 (en) | Ion implanter | |
JP3992366B2 (en) | Electron flood device for neutralizing charge accumulation on a substrate during ion implantation. | |
JP3758520B2 (en) | Ion beam irradiation apparatus and related method | |
JP3790215B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
JP3296206B2 (en) | Ion implantation method and ion implantation apparatus | |
JP2954885B2 (en) | Faraday cup assembly of semiconductor ion implantation facility | |
US6651582B2 (en) | Method and device for irradiating an ion beam, and related method and device thereof | |
US5286978A (en) | Method of removing electric charge accumulated on a semiconductor substrate in ion implantation | |
JP4124437B2 (en) | Ion implantation apparatus and ion implantation method | |
TW201734243A (en) | A method of controlling an implanter operating in plasma immersion | |
JP3460242B2 (en) | Negative ion implanter | |
CA1118535A (en) | Discharge device and method for use in processing semiconductor devices | |
JP2917627B2 (en) | Ion implanter | |
JP2845871B2 (en) | Ion beam irradiation method | |
JP3202002B2 (en) | Impurity introduction device and impurity introduction method | |
JP3265987B2 (en) | Ion irradiation equipment | |
JP2001511293A (en) | Modulator for plasma immersion ion implantation | |
JP3473219B2 (en) | Ion beam generator | |
JP3265988B2 (en) | Ion irradiation equipment | |
JPH0378740B2 (en) | ||
JP2801936B2 (en) | Ion beam irradiation apparatus and ion beam irradiation method | |
JPH08106876A (en) | Ion implanting device and ion implanting method | |
JPH0652824A (en) | Ion implanting device | |
JPH08306334A (en) | Ion beam generating device | |
JPH07169434A (en) | Ion implanting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |