JP3272484B2 - Radar pulse modulator - Google Patents

Radar pulse modulator

Info

Publication number
JP3272484B2
JP3272484B2 JP15192193A JP15192193A JP3272484B2 JP 3272484 B2 JP3272484 B2 JP 3272484B2 JP 15192193 A JP15192193 A JP 15192193A JP 15192193 A JP15192193 A JP 15192193A JP 3272484 B2 JP3272484 B2 JP 3272484B2
Authority
JP
Japan
Prior art keywords
pulse
trigger
circuit
transmission
discharge switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15192193A
Other languages
Japanese (ja)
Other versions
JPH0712921A (en
Inventor
弘則 北沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP15192193A priority Critical patent/JP3272484B2/en
Publication of JPH0712921A publication Critical patent/JPH0712921A/en
Application granted granted Critical
Publication of JP3272484B2 publication Critical patent/JP3272484B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、パルスレーダにおいて
用いられるレーダ用パルス変調器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radar pulse modulator used in a pulse radar.

【0002】[0002]

【従来の技術】図5には、一従来例に係るレーダ用パル
ス変調器の構成が示されている。この図に示される回路
は、マグネトロン1、パルストランス2、パルス形成回
路3、サイリスタ4、サイリスタゲート抵抗5、充電保
持ダイオード6、充電コイル7及び定電圧電源8から構
成されている。
2. Description of the Related Art FIG. 5 shows a configuration of a radar pulse modulator according to a conventional example. The circuit shown in FIG. 1 includes a magnetron 1, a pulse transformer 2, a pulse forming circuit 3, a thyristor 4, a thyristor gate resistor 5, a charge holding diode 6, a charge coil 7, and a constant voltage power supply 8.

【0003】パルス形成回路3は、放電によって送信パ
ルスを形成する回路である。パルス形成回路3は、定電
圧電源8、充電コイル7及び充電保持ダイオード6から
構成される充電回路に接続されており、この充電回路に
よって充電される。パルス形成回路3は、また、サイリ
スタ4及びサイリスタゲート抵抗5から構成される放電
スイッチに接続されている。この放電スイッチは、送信
トリガに応じてパルス形成回路3をパルストランス2に
短絡接続する。これによってパルス形成回路3が放電
し、パルストランス2を介してマグネトロン1に送信パ
ルスが供給される。マグネトロン1は、この送信パルス
によってパルス変調されたマイクロ波を図示しない空中
線回路に供給する。
The pulse forming circuit 3 is a circuit for forming a transmission pulse by discharging. The pulse forming circuit 3 is connected to a charging circuit composed of a constant voltage power supply 8, a charging coil 7 and a charge holding diode 6, and is charged by this charging circuit. The pulse forming circuit 3 is connected to a discharge switch including a thyristor 4 and a thyristor gate resistor 5. This discharge switch short-circuits the pulse forming circuit 3 to the pulse transformer 2 in response to a transmission trigger. As a result, the pulse forming circuit 3 discharges, and a transmission pulse is supplied to the magnetron 1 via the pulse transformer 2. The magnetron 1 supplies a microwave pulse-modulated by the transmission pulse to an antenna circuit (not shown).

【0004】[0004]

【発明が解決しようとする課題】このように、従来にお
いては、送信管としてマグネトロンが用いられており、
また放電スイッチとしてサイリスタ等の素子が用いられ
ている。すなわち、高耐圧、大電流を満たすべくサイリ
スタが用いられている。しかしながら、このような放電
スイッチにおいて用いられるサイリスタ等のスイッチン
グ素子は、ゲートにパルスを加えてオンさせた後トリガ
パルスを取り除いても直ちにオフすることができない。
すなわち、ターンオフするために一定の時間が必要であ
る。ところが、このターンオフ時間において雑音による
トリガが加わった場合、すなわち誤トリガがゲートに加
わった場合、このサイリスタはターンオフすることがで
きず、図に示されるようにパルス形成回路の連続放電
が発生してしまう。パルス形成回路が連続放電すると、
マグネトロン等の送信管を正しく駆動することができな
い。
As described above, conventionally, a magnetron is used as a transmission tube.
An element such as a thyristor is used as a discharge switch. That is, a thyristor is used to satisfy a high withstand voltage and a large current. However, a switching element such as a thyristor used in such a discharge switch cannot be turned off immediately even if a trigger pulse is removed after a pulse is applied to the gate and turned on.
That is, a certain time is required to turn off. However, if the trigger due to noise is added in this turn-off time, that is, if false triggering is applied to the gate, the thyristor can not be turned off, continuous discharge occurs in the pulse forming circuit as shown in FIG. 6 Would. When the pulse forming circuit discharges continuously,
A transmission tube such as a magnetron cannot be driven properly.

【0005】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、雑音等に係る誤ト
リガが発生した場合にも、パルス形成回路が連続放電し
ないようにすることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to prevent a pulse forming circuit from continuously discharging even when a false trigger related to noise or the like occurs. Aim.

【0006】[0006]

【課題を解決するための手段】このような目的を達成す
るために、本発明のレーダ用パルス変調器は、充電回路
から充電を受け放電時には送信パルスを形成するパルス
形成回路と、パルス形成回路の放電に応じ送信パルスに
より変調された送信信号を発生させる送信管と、パルス
形成回路を放電させる放電スイッチと、パルス形成回路
が所定タイミングで放電しかつ所定幅の送信パルスを形
成するよう、送信トリガに応じて放電スイッチを制御す
る制御回路と、パルス形成回路放電後、少なくとも放電
スイッチが制御回路への誤トリガによって誤動作しない
状態となるまで、制御回路による放電スイッチの制御を
遮断する誤トリガ動作阻止回路と、を備えることを特徴
とする。
In order to achieve the above object, a radar pulse modulator according to the present invention comprises a pulse forming circuit for receiving a charge from a charging circuit and forming a transmission pulse at the time of discharging, and a pulse forming circuit. A transmission tube for generating a transmission signal modulated by a transmission pulse in accordance with the discharge of the pulse, a discharge switch for discharging the pulse forming circuit, and a transmission so that the pulse forming circuit discharges at a predetermined timing and forms a transmission pulse of a predetermined width. A control circuit that controls the discharge switch in response to a trigger, and a false trigger operation that interrupts control of the discharge switch by the control circuit after the pulse forming circuit discharges, at least until the discharge switch does not malfunction due to a false trigger to the control circuit. And a blocking circuit.

【0007】また、本発明のレーダ用パルス変調器は、
制御回路が、送信パルス幅に対応した幅の駆動トリガを
送信トリガに同期して発生させる手段と、発生した駆動
トリガにより駆動される第1の能動素子と、を含み、誤
トリガ動作阻止回路が、送信繰り返し周波数に応じた幅
の阻止パルスを駆動トリガに同期して発生させる手段
と、発生した阻止パルスにより駆動される第2の能動素
子と、を含み、第1及び第2の能動素子が、駆動トリガ
及び阻止パルスが同時に発生している場合にのみパルス
形成回路が放電するよう、放電スイッチに接続されたこ
とを特徴とする。
Further, the pulse modulator for radar according to the present invention comprises:
The control circuit includes: means for generating a drive trigger having a width corresponding to the transmission pulse width in synchronization with the transmission trigger; and a first active element driven by the generated drive trigger. Means for generating a stop pulse having a width corresponding to the transmission repetition frequency in synchronization with the drive trigger, and a second active element driven by the generated stop pulse, wherein the first and second active elements are The pulse forming circuit is connected to a discharge switch so that the pulse forming circuit discharges only when the driving trigger and the blocking pulse are simultaneously generated.

【0008】[0008]

【作用】本発明のレーダ用パルス変調器においては、パ
ルス形成回路放電後、少なくとも放電スイッチが誤トリ
ガによっては動作しない状態となるまで、制御回路によ
る放電スイッチの制御が遮断される。すなわち、送信ト
リガに誤トリガが加わった場合においては、誤トリガに
応じた制御回路による放電スイッチの制御は行われな
い。従って、放電スイッチとしてサイリスタ等の素子を
用いた場合においても、パルス形成回路の連続放電が防
止されることとなり、マグネトロン等の送信管が正しく
駆動されることとなる。
In the radar pulse modulator of the present invention, after the discharge of the pulse forming circuit, the control of the discharge switch by the control circuit is interrupted at least until the discharge switch does not operate due to a false trigger. That is, when an erroneous trigger is added to the transmission trigger, the control of the discharge switch by the control circuit according to the erroneous trigger is not performed. Therefore, even when an element such as a thyristor is used as a discharge switch, continuous discharge of the pulse forming circuit is prevented, and a transmission tube such as a magnetron is driven correctly.

【0009】また、本発明のレーダ用パルス変調器にお
いては、第2の能動素子を駆動する阻止パルスが、第1
の能動素子を駆動する駆動トリガに同期して生成され
る。パルス形成回路は、駆動トリガ及び阻止パルスが同
時に発生している場合にのみ放電する。送信パルスのパ
ルス幅は送信繰り返し周波数に応じて設定されるため、
本発明においては、互いに異なるパルス幅に係る送信パ
ルスを得るための複数種類の送信繰り返し周波数に対応
して、誤トリガ動作阻止動作の継続時間が制御されるこ
ととなり、異なるパルス幅の送信パルスが安定的に得ら
れる。
Further, in the radar pulse modulator of the present invention, the blocking pulse for driving the second active element is the first pulse.
Are generated in synchronization with a drive trigger that drives the active element of the second. The pulse forming circuit discharges only when the drive trigger and the inhibition pulse are simultaneously generated. Since the pulse width of the transmission pulse is set according to the transmission repetition frequency,
In the present invention, the duration of the false trigger operation prevention operation is controlled in accordance with a plurality of types of transmission repetition frequencies for obtaining transmission pulses having different pulse widths. Obtained stably.

【0010】[0010]

【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図5及び図6に示される従来例
と同様の構成には同一の符号を付し説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. The same components as those of the conventional example shown in FIGS. 5 and 6 are denoted by the same reference numerals, and description thereof will be omitted.

【0011】図1には本発明の第1実施例に係るレーダ
用パルス変調器の構成が示されている。この図に示され
るレーダ用パルス変調器は、図5に示される回路にさら
にサイリスタゲートトリガトランス9、トリガ駆動トラ
ンジスタ10、阻止パルス駆動トランジスタ11、PR
F判断部12、駆動トリガ発生部13及び阻止パルス発
生部14を付加した構成である。
FIG. 1 shows a configuration of a radar pulse modulator according to a first embodiment of the present invention. The pulse modulator for radar shown in this figure is different from the circuit shown in FIG. 5 in that a thyristor gate trigger transformer 9, a trigger driving transistor 10, a blocking pulse driving transistor 11, PR
The configuration is such that an F determination unit 12, a drive trigger generation unit 13, and a stop pulse generation unit 14 are added.

【0012】サイリスタゲートトリガトランス9は、サ
イリスタゲート抵抗5に接続されたトランスであり、サ
イリスタ4のゲートをトリガするために用いられる。サ
イリスタゲートトリガトランス9の入力側にはトリガ駆
動トランジスタ10及び阻止パルス駆動トランジスタ1
1が直列に接続されている。トリガ駆動トランジスタ1
0は、駆動トリガ発生部13によって生成される駆動ト
リガによって駆動されるトランジスタであり、阻止パル
ス駆動トランジスタ11は阻止パルス発生部14によっ
て生成される阻止パルスによって駆動されるトランジス
タである。これらのトランジスタ10及び11がともに
オンしている場合にのみ、サイリスタ4のゲートがトリ
ガされることとなる。
The thyristor gate trigger transformer 9 is a transformer connected to the thyristor gate resistor 5, and is used to trigger the gate of the thyristor 4. The input side of the thyristor gate trigger transformer 9 has a trigger driving transistor 10 and a blocking pulse driving transistor 1
1 are connected in series. Trigger drive transistor 1
Numeral 0 denotes a transistor driven by the drive trigger generated by the drive trigger generator 13, and the inhibition pulse drive transistor 11 is a transistor driven by an inhibition pulse generated by the inhibition pulse generator 14. Only when both transistors 10 and 11 are on, the gate of thyristor 4 will be triggered.

【0013】PRF判断部12は、図示しないレーダ表
示器から供給されるレンジ信号、すなわちレーダ表示器
の表示レンジを示す信号に応じ、PRF(送信繰り返し
周波数)を判断する。駆動トリガ発生部13は、レーダ
表示器から供給される送信トリガ、すなわち送信タイミ
ングを示すトリガに応じて駆動トリガを発生させる。駆
動トリガ発生部13において生成される駆動トリガのパ
ルス幅は、PRF判断部12によって判断されたPRF
に基づき、必要な送信パルス幅に対応したパルス幅に設
定される。阻止パルス発生部14は、PRF判断部12
によって判断されたPRFに応じたパルス幅を有する阻
止パルスを、駆動トリガ発生部13によって生成される
駆動トリガに同期して生成する。
The PRF determination unit 12 determines a PRF (transmission repetition frequency) according to a range signal supplied from a radar display (not shown), that is, a signal indicating a display range of the radar display. The drive trigger generator 13 generates a drive trigger according to a transmission trigger supplied from the radar display, that is, a trigger indicating a transmission timing. The pulse width of the drive trigger generated by the drive trigger generation unit 13 is equal to the PRF determined by the PRF determination unit 12.
Is set to a pulse width corresponding to a required transmission pulse width. The blocking pulse generator 14 is provided with the PRF determiner 12
A blocking pulse having a pulse width corresponding to the PRF determined by the above is generated in synchronization with the driving trigger generated by the driving trigger generating unit 13.

【0014】図2には、この実施例の動作が示されてい
る。この図に示されるように、駆動トリガは、送信トリ
ガのフロントエッジに同期して生成される。阻止パルス
は、この駆動トリガに同期してオフし、サイリスタ4の
ターンオフに必要な時間、このオフ状態を保つ。従っ
て、送信トリガに誤トリガが重畳している場合であって
も、パルス形成回路3の連続放電は生じない。
FIG. 2 shows the operation of this embodiment. As shown in this figure, the drive trigger is generated in synchronization with the front edge of the transmission trigger. The blocking pulse turns off in synchronization with the drive trigger, and keeps the off state for a time required for turning off the thyristor 4. Therefore, even when the false trigger is superimposed on the transmission trigger, the pulse forming circuit 3 does not continuously discharge.

【0015】また、図2(1)に示されるショートパル
スの場合(PRFが比較的高い場合)と、図2(2)に
示されるロングパルスの場合(PRFが比較的低い場
合)とでは、阻止パルスがオフ状態を継続する時間が異
なる値に設定されている。これは、PRF判断部12に
おいてPRFを判断し、その判断結果に基づき阻止パル
ス発生部14が阻止パルスを発生させているためであ
る。このような動作により、本実施例においては、PR
Fの相違に対応して異なる複数種類の送信パルスを安定
的に得ることができる。
The short pulse shown in FIG. 2A (when the PRF is relatively high) and the long pulse shown in FIG. 2B (the PRF is relatively low) The time during which the blocking pulse continues the off state is set to a different value. This is because the PRF determination unit 12 determines the PRF, and the inhibition pulse generation unit 14 generates an inhibition pulse based on the determination result. By such an operation, in the present embodiment, PR
A plurality of different types of transmission pulses can be stably obtained corresponding to the difference in F.

【0016】図3には、本発明の第2実施例に係るレー
ダ用パルス変調器の構成が示されている。この図に示さ
れる回路も、図1に示される実施例と同様、トリガ駆動
トランジスタ10、阻止パルス駆動トランジスタ11、
PRF判断部12、駆動トリガ発生部13及び阻止パル
ス発生部14を備えている。この実施例が前述の第1実
施例と異なる点は、トリガ駆動トランジスタ10及び阻
止パルス駆動トランジスタ11がサイリスタゲートトリ
ガトランス9を介してサイリスタゲート抵抗5に接続さ
れるのではなく、トリガ駆動トランジスタ10と阻止パ
ルス駆動トランジスタ11の接続点がサイリスタゲート
抵抗5の一端に接続される点にある。
FIG. 3 shows the configuration of a radar pulse modulator according to a second embodiment of the present invention. The circuit shown in this figure also has a trigger drive transistor 10, a blocking pulse drive transistor 11,
A PRF determination unit 12, a drive trigger generation unit 13, and a stop pulse generation unit 14 are provided. This embodiment is different from the first embodiment in that the trigger driving transistor 10 and the blocking pulse driving transistor 11 are not connected to the thyristor gate resistor 5 via the thyristor gate trigger transformer 9 but the trigger driving transistor 10 And the connection point of the blocking pulse drive transistor 11 is connected to one end of the thyristor gate resistor 5.

【0017】このような回路構成とした場合、阻止パル
スの論理が第1実施例のそれと逆のものになる。すなわ
ち、図4に示されるような論理となる。このような回路
構成においても、前述の第1実施例と同様の効果が得ら
れる。
With such a circuit configuration, the logic of the blocking pulse is opposite to that of the first embodiment. That is, the logic is as shown in FIG. With such a circuit configuration, the same effects as in the first embodiment can be obtained.

【0018】なお、図中、V1 は、サイリスタ4のゲー
トをトリガするための定電圧である。
In the drawing, V 1 is a constant voltage for triggering the gate of the thyristor 4.

【0019】[0019]

【発明の効果】以上説明したように、本発明によれば、
パルス形成回路放電後少なくとも放電スイッチが誤トリ
ガによって誤動作をしない状態となるまで、制御回路に
よる放電スイッチの制御を遮断するようにしたため、放
電スイッチとしてサイリスタ等の素子を用いた場合に
も、パルス形成回路の連続放電を防止することができ
る。従って、誤トリガの発生に伴う送信管駆動不能状態
が防止されることとなり、より信頼性の高いレーダ用パ
ルス変調器が得られる。
As described above, according to the present invention,
Since the control of the discharge switch by the control circuit is interrupted at least until the discharge switch does not malfunction due to an erroneous trigger after the pulse forming circuit discharges, even when an element such as a thyristor is used as the discharge switch, the pulse formation is performed. Continuous discharge of the circuit can be prevented. Therefore, a state in which the transmission tube cannot be driven due to the occurrence of a false trigger is prevented, and a more reliable radar pulse modulator can be obtained.

【0020】また、本発明のレーダ用パルス変調器にお
いては、駆動トリガ及び阻止パルスが同時に発生してい
る場合にパルス形成回路が放電するよう第1及び第2の
能動素子を設けるとともに、この阻止パルスのパルス幅
を送信繰り返し周波数に応じて設定しかつこの阻止パル
スを駆動トリガに同期して発生させるようにしたため、
送信繰り返し周波数の相違に適合しつつ上述の効果を実
現することができる。従って、異なる複数種類のパルス
幅での送信管の動作を安定的に実現することができる。
In the radar pulse modulator according to the present invention, the first and second active elements are provided so that the pulse forming circuit discharges when the driving trigger and the blocking pulse are simultaneously generated. Because the pulse width of the pulse is set according to the transmission repetition frequency and this blocking pulse is generated in synchronization with the drive trigger,
The above-described effect can be realized while adapting to the difference in the transmission repetition frequency. Therefore, it is possible to stably realize the operation of the transmission tube with a plurality of different pulse widths.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例に係るレーダ用パルス変調
器の回路構成を示す回路図である。
FIG. 1 is a circuit diagram showing a circuit configuration of a radar pulse modulator according to a first embodiment of the present invention.

【図2】この実施例の動作を示す波形図であり、図2
(1)はショートパルスの場合を、図2(2)はロング
パルスの場合を、それぞれ示す図である。
FIG. 2 is a waveform chart showing the operation of this embodiment.
FIG. 2A shows a case of a short pulse, and FIG. 2B shows a case of a long pulse.

【図3】本発明の第2実施例に係るレーダ用パルス変調
器の回路構成を示す回路図である。
FIG. 3 is a circuit diagram showing a circuit configuration of a radar pulse modulator according to a second embodiment of the present invention.

【図4】この実施例の動作を示す波形図であり、図4
(1)はショートパルスの場合を、図4(2)はロング
パルスの場合を、それぞれ示す図である。
FIG. 4 is a waveform chart showing the operation of this embodiment.
4A is a diagram showing a case of a short pulse, and FIG. 4B is a diagram showing a case of a long pulse.

【図5】一従来例に係るレーダ用パルス変調器の回路構
成を示す回路図である。
FIG. 5 is a circuit diagram showing a circuit configuration of a radar pulse modulator according to a conventional example.

【図6】この従来例の問題点を示す波形図である。FIG. 6 is a waveform diagram showing a problem of the conventional example.

【符号の説明】[Explanation of symbols]

1 マグネトロン 2 パルストランス 3 パルス形成回路 4 サイリスタ 5 サイリスタゲート抵抗 6 充電保持ダイオード 7 充電コイル 8 定電圧電源 9 サイリスタゲートトリガトランス 10 トリガ駆動トランジスタ 11 阻止パルス駆動トランジスタ 12 PRF判断部 13 駆動トリガ発生部 14 阻止パルス発生部 V1 サイリスタゲート駆動トリガ用定電圧REFERENCE SIGNS LIST 1 magnetron 2 pulse transformer 3 pulse forming circuit 4 thyristor 5 thyristor gate resistor 6 charge holding diode 7 charging coil 8 constant voltage power supply 9 thyristor gate trigger transformer 10 trigger drive transistor 11 blocking pulse drive transistor 12 PRF determination unit 13 drive trigger generation unit 14 Blocking pulse generator V 1 Constant voltage for thyristor gate drive trigger

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 充電回路から充電を受け放電時には送信
パルスを形成するパルス形成回路と、 パルス形成回路の放電に応じ送信パルスにより変調され
た送信信号を発生させる送信管と、 パルス形成回路を放電させる放電スイッチと、 パルス形成回路が所定タイミングで放電しかつ所定幅の
送信パルスを形成するよう、送信トリガに応じて放電ス
イッチを制御する制御回路と、 パルス形成回路放電後、少なくとも放電スイッチが制御
回路への誤トリガによっては誤動作しない状態となるま
で、制御回路による放電スイッチの制御を遮断する誤ト
リガ動作阻止回路と、 を備え 制御回路が、送信パルス幅に対応した幅の駆動トリガを
送信トリガに同期して発生させる手段と、発生した駆動
トリガにより駆動される第1の能動素子と、を含み、 誤トリガ動作阻止回路が、送信繰り返し周波数に応じた
幅の阻止パルスを駆動トリガに同期して発生させる手段
と、発生した阻止パルスにより駆動される第2の能動素
子と、を含み、 第1及び第2の能動素子が、駆動トリガ及び阻止パルス
が同時に発生している場合にのみパルス形成回路が放電
するよう、放電スイッチに接続されたことを特徴とする
レーダ用パルス変調器。
1. A pulse forming circuit for receiving a charge from a charging circuit and forming a transmission pulse at the time of discharging, a transmitting tube for generating a transmission signal modulated by the transmitting pulse in accordance with the discharging of the pulse forming circuit, and discharging the pulse forming circuit. A discharge switch for controlling the discharge switch in response to a transmission trigger so that the pulse forming circuit discharges at a predetermined timing and forms a transmission pulse having a predetermined width; and at least the discharge switch controls after the pulse forming circuit discharges. An erroneous trigger operation prevention circuit that interrupts the control of the discharge switch by the control circuit until the circuit does not malfunction due to an erroneous trigger to the circuit, and the control circuit transmits a drive trigger having a width corresponding to the transmission pulse width. Means for generating a signal in synchronization with the trigger, and a first active element driven by the generated drive trigger; A trigger operation blocking circuit including: means for generating a blocking pulse having a width corresponding to the transmission repetition frequency in synchronization with the driving trigger; and a second active element driven by the generated blocking pulse; A pulse modulator for radar, wherein the two active elements are connected to a discharge switch so that the pulse forming circuit discharges only when a drive trigger and a blocking pulse are simultaneously generated.
JP15192193A 1993-06-23 1993-06-23 Radar pulse modulator Expired - Fee Related JP3272484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15192193A JP3272484B2 (en) 1993-06-23 1993-06-23 Radar pulse modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15192193A JP3272484B2 (en) 1993-06-23 1993-06-23 Radar pulse modulator

Publications (2)

Publication Number Publication Date
JPH0712921A JPH0712921A (en) 1995-01-17
JP3272484B2 true JP3272484B2 (en) 2002-04-08

Family

ID=15529116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15192193A Expired - Fee Related JP3272484B2 (en) 1993-06-23 1993-06-23 Radar pulse modulator

Country Status (1)

Country Link
JP (1) JP3272484B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006041041A1 (en) 2004-10-14 2006-04-20 Anritsu Corporation Compact-size, low-power-consumption, short-pulse radar and its control method
WO2006041042A1 (en) 2004-10-14 2006-04-20 Anritsu Corporation Small and low power consumption short pulse radar having time lag between transmission and reception arbitrarily variable with high time resolution and its control method
WO2006051948A1 (en) 2004-11-15 2006-05-18 Anritsu Corporation High-frequency electronic switch, bust wave generation device using the same, and short pulse radar using the same

Also Published As

Publication number Publication date
JPH0712921A (en) 1995-01-17

Similar Documents

Publication Publication Date Title
EP0772296B1 (en) Recovery of the propagation delay in a PWM circuit
EP0242759B1 (en) Current limiter for constant current for switching driving devices
US5041802A (en) Low power oscillator with high start-up ability
US4402299A (en) Ignition coil energizing circuit
TW349286B (en) DC-DC converter
KR19990077628A (en) Feedback pulse generators
US4694206A (en) Drive circuit for a power field effect transistor
JP3272484B2 (en) Radar pulse modulator
JPH06252718A (en) Pulse-width modulated pulse generator
US5719521A (en) Integrated half-bridge timing control circuit
JPH08313619A (en) Pulse modulator for radar
US5107292A (en) Electronic flash unit
US7378915B2 (en) Dielectric resonator oscillator and radar apparatus using the same
US4454430A (en) Universal control grid modulator
US4158151A (en) Semiconductor laser modulating circuit
KR200150912Y1 (en) Control circuit of power mosfet
US3424925A (en) Scr pulse forming and shaping network
US4755740A (en) Circuit for power pulse amplitude stabilization in radar transmitter pulse modulator or the like
JPH09211581A (en) Flash control circuit
JP2548367B2 (en) Strobe device
JPS6230346Y2 (en)
US5142248A (en) Plural selectable RF oscillators for supplying capacitive loads
US5912551A (en) Start up circuit for a boost mode controller
US6501209B2 (en) Piezoelectric transformer driving circuit
JP3020775B2 (en) Optical pulse generator

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees