JP3256091B2 - Grains forming method and a semiconductor device - Google Patents

Grains forming method and a semiconductor device

Info

Publication number
JP3256091B2
JP3256091B2 JP19815394A JP19815394A JP3256091B2 JP 3256091 B2 JP3256091 B2 JP 3256091B2 JP 19815394 A JP19815394 A JP 19815394A JP 19815394 A JP19815394 A JP 19815394A JP 3256091 B2 JP3256091 B2 JP 3256091B2
Authority
JP
Japan
Prior art keywords
crystal grains
grain
si
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19815394A
Other languages
Japanese (ja)
Other versions
JPH0864525A (en
Inventor
英一 村上
昌弘 茂庭
彰男 西田
裕 鯨井
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP19815394A priority Critical patent/JP3256091B2/en
Publication of JPH0864525A publication Critical patent/JPH0864525A/en
Application granted granted Critical
Publication of JP3256091B2 publication Critical patent/JP3256091B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、結晶粒を異種材料の上に形成する方法に係わり、特に、量子サイズ効果の発する微小結晶粒を形成する方法に関する。 The present invention relates to a grain relates to a method of forming on different materials, in particular, to a method of forming a fine crystal grains generated by the quantum size effect. また、本発明は、単体で、もしくはSi集積回路に搭載して光インター・コネクト用発光素子として用いる半導体装置に関する。 Further, the present invention may be used alone or mounted on the Si integrated circuit to a semiconductor device used as a light-emitting element for an optical inter-connection.

【0002】 [0002]

【従来の技術】エレクトロニクスのサブシステムである大規模集積回路(Large Scale Integrated circuit;L Large-scale integrated circuit is of the Prior Art Electronics subsystem (Large Scale Integrated circuit; L
SI)は、素子を微細化することで大容量・高速・低消費電力の性能を飛躍的に向上させてきた。 SI) has been dramatically improved high-capacity, high speed and low power consumption in miniaturizing the element. しかし、今や微細化は、従来の素子の動作原理の限界と目される0.1 However, the now finer, it is critical and eye operation principle of the conventional element 0.1
μmの壁を目の当たりにするところまで来た。 It came to the point where to witness the wall of μm. 0.1μm 0.1μm
以降は、新たな動作原理の電子素子がLSIの発展を担わなければならない。 After that, the electronic element of a new operating principle must be borne the development of LSI. 新たな素子とは、超微細構造で発現する量子サイズ効果を利用したもので、特に、その原理の簡潔さから、100 Å以下のサイズの微小結晶粒に発現するクーロン・ブロッケイド現象を用いた単一電子素子が主眼である。 The new device, utilizes the quantum size effect which is expressed in ultrastructure, in particular, from the simplicity of its principle, using Coulomb blockade phenomena expressed fine grain size below 100 Å single one-electron element is a focus. 最近では、単一電子素子に関する理論計算や、原理実験の結果が多く報じられるようになり、 Recently, theoretical calculation or for a single electronic device, is as a result of the principle experiments are reported many,
その進展は著しい。 Its progress is remarkable. しかしまた、この素子が新しく産業を支えるようになるためには、素子製造技術の開発も欠かせない。 But also, in order for this element is to support the new industry, indispensable development of device fabrication technology. この分野はまだ黎明期にある。 This field is still in the early days. 発明者らは、 Inventors have found that,
先に、SiO2上で生ずるSi原子のマイグレーションとその後の凝集現象により微小結晶粒を形成する技術を報告した。 Previously reported technique for forming a fine crystal grains by the migration and subsequent agglomeration of the Si atoms occurring on SiO2.

【0003】また、今後のエレクトロニクスの潮流における新しい重要なうねりは、電子回路と光通信との融合である。 [0003] In addition, the new significant swell in the trend of the future of electronics, is a fusion of the electronic circuit and optical communication. 光ファイバによるデータの双方向大量伝送と高速LSIによるデータ処理が、アメリカでも日本でも、 Data processing by the bi-directional mass transit and high-speed LSI of the data by the optical fiber, in Japan in the United States,
職場でも家庭でも日常の光景になる。 Made by the sight of the day-to-day at home and at work. その際、LSIと光ケーブルとの接続部に光/電気変換素子が必要である。 At that time, it is necessary optical / electrical conversion element to the connection portion between the LSI and the optical cable. 受光発光素子としてはGaAs 系の化合物半導体素子が代表的であるが、電子回路の主流であるSiLSIに搭載出来ない。 As the light receiving-emitting device GaAs-based compound semiconductor device is typically not be mounted in a mainstream electronics SiLSI. SiとGaAs が互いにドーパントの関係にあり、化学的に相性が悪いためである。 Si and GaAs there is a dopant relationship to each other, is due to poor chemical compatibility. したがって、 Therefore,
Siを用いた光/電気変換素子が求められる。 Optical / electrical conversion device using Si is obtained. Si受光素子は、これまでにも開発の歴史があり、フォト・ダイオード、フォト・トランジスタなど、実用化もされている。 Si light receiving element, also has a history of development in the past, the photo diode, such as photo-transistors, are also practical. しかし、発光に関しては、Siが間接遷移型のバンド構造を有するため実現が難しく、多孔質Siの可視発光が発見された近年ようやく研究・開発が始まった。 However, for light emission, Si is difficult to realize because it has a band structure of the indirect transition type, finally research and development in recent years visible emission is found in the porous Si began. 多孔質Siは、陽極化成で生ずるSiの虫食い現象により得られるもので、ジャパニーズ・ジャーナル・オブ・アプライド・フィジクス(Japanese Journal of Applied Porous Si, those obtained by the worm-eaten phenomenon of Si occurring in the anodization, Japanese Journal of Applied Physics (Japanese Journal of Applied
Physics)第31巻(1992年)第L1219頁から第L1222頁において論じられているように、直径 1 Physics) Vol. 31 (1992) as discussed in the pages L1219 pp L1222, diameter 1
50 〜 280 ÅのSiO2 の粒によりなり、その中に、 Made by the grain of the 50 ~ 280 Å of SiO2, in it,
SiO2 粒の1/3程度の直径(50 〜 80 Å)のSi SiO2 grain of about 1/3 of the diameter of Si (50 ~ 80 Å)
粒が内包されている。 Grain has been contained. Si粒のサイズが100 Å以下と極めて小さいため、量子サイズ効果によりバンド構造が直接遷移型にシフトし、発光が可能である。 Since the size of Si grains is very small and less 100 Å, shifted band structure in a direct transition type due to the quantum size effect, it is possible emission. この陽極化成法では、Si粒のサイズを化成電流密度によって結果的に制御している。 In the anodization, and consequently controlled by anodizing current density the size of Si grains. このため、大量データ転送に望ましい高周波数帯域すなわち青〜緑色の短波長域の発光に必要な特に微小な 10 〜 40 ÅのSi粒を制御して形成することは難しい。 Therefore, it is difficult to form by controlling the Si grains in particular small 10 ~ 40 Å necessary for light emission of a short wavelength region of the high frequency band i.e. blue to green desirable bulk data transfer.

【0004】 [0004]

【発明が解決しようとする課題】単一電子素子は、 (e* THE INVENTION Problems to be Solved] single-electron devices, (e *
e)/2C (C ;微小粒の静電容量,e;素電荷量)が kT e) / 2C (C; the capacitance of the minute particle, e; elementary electric charge) is kT
(T=300K) より大きな時に安定して動作する。 (T = 300K) to operate stably than when large. Cは粒が小さいほど小さい。 C is small as the particle is small. 計算によれば、10 〜 80 Åが素子動作のための該当範囲である。 According to calculations, 10 ~ 80 Å is appropriate range for device operation. しかし、特に信頼性が必要な場合には、 (e*e)/2C と kT の違いを十分大きく取る必要があり、10〜 40 Åがこれに応える粒径範囲になる。 However, especially when reliability is required, (e * e) / 2C and kT difference of must sufficiently large, the size range. 10 to 40 Å is responding thereto. 一方、Si発光素子においては、粒径が発光波長に対応しており、青〜緑色の発光には 10 〜 40 ÅのSi On the other hand, Si in the light emitting element has a particle size corresponds to the emission wavelength, the blue-green to light emission 10 ~ 40 Å Si
微小粒が求められる。 Fine particle can be obtained. いずれの場合も、10 〜 40 Åの極微小径でSi粒を形成する技術が必要である。 In either case, there is a need in the art to form the Si grains in extremely small diameter of 10 ~ 40 Å.

【0005】発明者らが先に報告した結晶粒の形成技術は、基板温度とSiの堆積速度を制御して所望のサイズの結晶粒を堆積するものである。 [0005] inventors have crystal grains forming techniques reported earlier, is to deposit a crystal grain having a desired size by controlling the deposition rate of the substrate temperature and Si. 基板温度を低温化し(ただし、Siが結晶相で堆積する240℃が下限)、 The substrate temperature was low temperature (but, Si is 240 ° C. to deposit a crystalline phase is lower),
堆積速度を高速化すれば、10〜 40 ÅのSi結晶粒を形成することも可能である。 If faster deposition rate, it is also possible to form the Si crystal grains. 10 to 40 Å. しかし、このように特にサイズが小さい微小粒を形成する場合には面内均一性や製造装置に関連して問題が生ずる。 However, problems associated with in-plane uniformity and manufacturing apparatus occurs in the case of forming such a small particle, especially a small size.

【0006】例えば、20 Åの微小粒を20 Åの間隔で形成しようとすると、連続膜の膜厚に換算して2Å程度の堆積をすることになる。 [0006] For example, when the minute particle of 20 Å to be formed at intervals of 20 Å, so that the deposition of about 2Å in terms of the thickness of the continuous film. 1Å/sec. (図1参照,850 1Å / sec. (See Figure 1, 850
℃)で堆積するなら堆積時間は2秒ということになる。 Deposition time if deposited at ° C.) will be called 2 seconds.
ところで、堆積開始、停止のためにビーム・シャッタを開閉すれば、Si照射ビームの断面形状は、シャッタが横切るのに対応して非対称に変形する。 Incidentally, deposition starts, if opening and closing the beam shutter for stopping, the cross-sectional shape of the Si radiation beam is deformed asymmetrically in response to the shutter crosses. この間、基板へのSi照射は不均一になり、堆積量の基板面内均一性は低下する。 During this time, Si irradiated to the substrate becomes uneven, the substrate surface uniformity of the deposited amount is reduced. 開閉の遷移時間が定常照射の時間に比べて充分短ければこの問題は無視できる。 If sufficiently short in comparison with the transition time of the opening and closing of the steady illumination time this problem is negligible. しかし、遷移時間がたかだか 0.3 秒であっても、堆積時間が2秒と短かければ、遷移時間の割合は3割に達し、実際のところ、無視できない。 However, even in the transition time is at most 0.3 seconds, if multiplied by the deposition time is 2 seconds and the short, the proportion of the transition time is reached to 30%, in fact, can not be ignored.

【0007】また、通常、膜厚の基板面内均一化のために堆積中に基板回転を行なうが、均一化を達成するためには、堆積終了までに最低でも1回転させなければならない。 [0007] Usually, during deposition for a substrate in-plane uniformity of film thickness is performed to the substrate rotation, in order to achieve the homogenization, it must be one rotation at least until the end of the deposition. これは、堆積時間2秒に対して 30 rpm の回転速度に相当する。 This corresponds to a rotational speed of 30 rpm with respect to deposition time 2 seconds. 実際には、均一化の効果を充分働かせるため10回転くらいは必要で、300 rpm の回転速度が必要である。 In fact, about 10 revolutions for exerting sufficient effects of homogenization required, it is necessary rotational speed of 300 rpm. 300 rpm というのは真空内駆動装置としては速い回転速度であり、この場合、装置の故障頻度の増加という問題が生ずる。 300 because rpm is higher rotational speed as the vacuum within the drive device, in this case, arises a problem that an increase in the frequency of failure device.

【0008】これらの問題を回避するには、より低速でSi粒を堆積できる技術が必要になる。 [0008] To avoid these problems, it is necessary to techniques that can deposit the Si particles more slowly. 従来法では、堆積速度を低速化すると、Si原子のマイグレーション長が長くなるため結晶粒サイズが大きくなってしまい、10 In the conventional method, when slowing the deposition rate, crystal grain size because the migration length of the Si atoms is increased it becomes large, 10
〜 40 Åの極微小サイズの粒堆積は出来ない。 Can not grain deposition of very small size of ~ 40 Å.

【0009】本発明の課題は、高信頼性の単一電子素子および青〜緑色発光のSi発光素子製造のために、10 It is an object of the present invention, for the Si manufacturing light emitting elements of a single electron device, and the blue-green emission with high reliability, 10
〜 40 Åの極微小サイズの結晶粒を制御して形成する技術を提供することである。 It is to provide a technique for forming by controlling the crystal grains of very small size of ~ 40 Å. また、Si発光素子に関しては、本発明で形成した微小粒を利用した素子構造も提供する。 As for the Si-emitting element, the element structure using fine particles formed in the present invention are also provided.

【0010】 [0010]

【課題を解決するための手段】10 〜 40 Åの極微小サイズの結晶粒を1Å/sec. 以下の低速堆積で形成する本発明の手段は次のとおりである。 Means for Solving the Problems] The means of the present invention that the crystal grains of very small size of 10 ~ 40 Å formed at 1 Å / sec. The following slow deposition is as follows. まず、基板温度を結晶相堆積の下限温度(240℃)以下にまで低温化し、非晶質Si微小粒を堆積する。 First, a low temperature the substrate temperature to less than the lower limit temperature of the crystal deposition (240 ° C.), depositing amorphous Si fine particle. 次に、結晶化温度(240 Then, the crystallization temperature (240
℃)以上の熱処理を行ない、これを結晶化する。 ° C.) performs above heat treatment, which is crystallized.

【0011】また、本発明で形成した微小粒を用いて発光素子をなすためには次の構造を構成する。 Further, in order to form a light emitting device using a micro-grains were formed in the present invention constitutes the following structure. 即ち、10 In other words, 10
〜 40 Åの極微小サイズの結晶粒の上下を薄い絶縁性の膜ではさみ、さらにその上下を導電性材料ではさんだ構造を形成する。 ~ 40 sandwiched between the upper and lower thin insulating film of grain microfine sizes Å, further forming a sandwiched structure of the upper and lower electrically conductive material. この構造において導電性材料間に電圧をかけることにより、微粒子において発光現象を生ぜしめる。 By applying a voltage between the electrically conductive material in this structure, causing a luminous phenomenon in the microparticles. 発光素子には、素子の断面において(通常、基板の劈開面)発光させるものと、電極側から(基板の平面) The light-emitting element, in the cross section of the element (typically, cleavage plane of the substrate) as to emit light, the electrode side (the plane of the substrate)
光を取り出すものがある。 There are things to take out the light. 後者の場合には、絶縁性の膜および取り出し側の導電性材料に透明な材料を用いる。 In the latter case, a transparent material to the conductive material of the insulating film and the extraction side.
微粒子の層は一層でも複数層でもよい。 A layer of fine particles may be a plurality of layers even further.

【0012】 [0012]

【作用】10 〜 40 Åの極微小サイズの結晶粒を低速堆積で形成する手段について。 [Working] microfine size 10 ~ 40 Å the means for forming the crystal grains at a low speed deposition.

【0013】本発明の製造方法は、微小粒を乗せる絶縁膜を所望の温度に加熱しつつ、これに、微小粒の構成元素からなる原子もしくは分子を気相中から供給する。 [0013] the production method of the present invention, while an insulating film carrying a minute particle is heated to a desired temperature, to supply the atoms or molecules composed of constituent elements of the fine particle from the gas phase. 絶縁膜を昇温しておくことにより、膜上に供給した構成元素に熱エネルギーを与え、膜上移動(マイグレーション)、及びマイグレーションの結果として出会った元素どうしを凝集させ微小粒の形成を可能にする。 By previously heating the insulating film, applying heat energy as a constituent element it has been supplied onto the film, the film on the movement (migration), and to allow the resulting met formation of fine grains elements to each other to agglomerate migration to. Si原子をSiO2 膜表面に照射したときの、膜表面におけるSi原子のマイグレーション長を基板温度の関数として図1に示す。 The Si atoms when irradiated in the SiO2 film surface, shown in Figure 1 the migration length of the Si atoms in the film surface as a function of substrate temperature. マイグレーションが終了した時点で凝集が生じSi粒が発生するため、マイグレーション長はおおよそSi粒の発生間隔に相当し、間隔いっぱいにSi粒を成長させるときの粒径にも相当する。 Since aggregation when migration is complete occurs Si grains occurs, migration length is roughly equivalent to the interval of generation of Si grains, corresponding to the particle diameter when growing the Si grains to fill gap.

【0014】マイグレーション長は、図1に示すように、基板温度およびマイグレーション種の供給速度(堆積速度)により変化する。 [0014] migration length, as shown in FIG. 1, it varies with the feed rate of the substrate temperature and migration species (deposition rate). 基板温度を下げれば、マイグレーションのために供給されるエネルギーが減るので、 By lowering the substrate temperature, the energy supplied for the migration is reduced,
マイグレーション長は減少する。 Migration length is reduced. 供給速度(堆積速度) Feed rate (deposition rate)
を上げれば、単位面積当たりに存在するマイグレーション種の数が増加し、互いに出会う確率が増加する。 Increasing the number of migration species present per unit area is increased, which increases the probability that meet each other. わずかの移動距離で他のマイグレーション種と出会い合体して凝集体となり移動が停止してしまうので、マイグレーション長はやはり短くなる。 Since thus stops movement becomes slightly other migration species moving distance of the encounter coalesce to aggregate, migration length is also shortened. 基板温度と堆積速度を駆使して所望のサイズの結晶粒を堆積しようというのが従来法である。 By making full use of the substrate temperature and the deposition rate because trying to deposit a crystal grain having a desired size is a conventional method. この方法では、結晶相で堆積する温度に下限があるため、既に述べたように、極微小サイズで微小粒を形成しようとすると無視できない困難が生ずる。 In this way, because there is a lower limit to the temperature to deposit a crystalline phase, as already mentioned, can not hardly occurs ignored when attempting to form a fine particle in an extremely minute size. 参考のため従来法の堆積条件領域を図1中にライトグレーの領域(領域1)で示す。 The deposition conditions regions of the prior art for reference in FIG. 1 shown by the light gray area (area 1).

【0015】本発明は、結晶相堆積の下限温度よりもさらに充分に基板温度を低温化してSiを堆積する。 [0015] The present invention is more fully depositing Si substrate temperature and lower temperature than the lower limit temperature of the crystal deposition. こうすることで、図1に示すように、遅い堆積速度でもマイグレーション長を充分短くすることができる。 In this way, as shown in FIG. 1, it is possible to sufficiently shorten the migration length at the slower deposition rate. (本発明の堆積条件領域は、図1中、ダークグレーで示した領域(領域2)である。特性線のうち、この領域に入っている部分が堆積条件になる。なお、結晶構造の最小単位のサイズである格子定数よりもマイグレーション長の短い領域は微小粒堆積には使わない。結晶の最小構造よりも小さい粒が堆積するので、結晶たり得ないからである)。 (Deposition condition region of the present invention, in FIG. 1, a region indicated by dark gray (region 2). Of the characteristic line, the portion contained in this region becomes deposition conditions. The minimum unit of the crystal structure short region of migration length than the lattice constant a size not use the micro-particle deposition so. small particle than the minimum structure of the crystal is deposited, because not obtained or crystals). しかし、結晶化温度より低温であるため、従来法のように堆積工程それだけで結晶粒を得るわけにはいかない。 However, since the crystallization temperature is low, it can not obtain the deposition process it just grains as in the conventional method. 微小粒は非晶質状態で堆積する。 Fine particle is deposited in an amorphous state. 堆積後に結晶化温度以上の温度で熱処理することにより、固相成長が生じ非晶質微小粒は結晶相の微結晶粒に遷移する。 By heat treatment at a crystallization temperature or higher after deposition, solid-phase growth occurs amorphous fine particles is changed to fine crystal grains of the crystalline phase.

【0016】10 〜 40 Åの極微小サイズの結晶粒を用いた発光素子における作用について。 The microfine size 10 ~ 40 Å the effect of the light-emitting element using a crystal grain.

【0017】絶縁性の膜を薄く形成しておくことにより、これをはさむ導電性材料(電極として用いる)に電圧をかけたとき、膜中にトンネル電流が流れる。 [0017] By previously forming a thin insulating film, when a voltage is applied to the conductive material (used as an electrode) sandwiching this tunneling current to flow in the film. 絶縁性の膜は極微小結晶粒を挟み込んでいるから、トンネル電流は微小粒によるポテンシャルの井戸を介して流れる。 Since insulating film is sandwiched microfine crystal grains, a tunnel current flows through the potential well by the minute grains.
即ち、微小粒に電流が注入される。 In other words, the current is injected into the fine particle. ポテンシャルの井戸にキャリアが注入されれば、キャリアの再結合が生ずる。 If carriers are injected into the potential well, recombination of carriers occurs. この時、微小粒は量子サイズ効果により直接遷移型のバンド構造にシフトしているから、再結合により主としてフォトン即ち光が放出される。 At this time, since the fine particle is shifted to the direct transition type band structure due to the quantum size effect, primarily photons or light by recombination is released. 絶縁性の膜や電極に透明のものを使えば、これらのものを透過して光が放出され、電極側に光の出口を設けることができる。 With those transparent insulating film and the electrode, it is transmitted to light release these things can be provided an outlet for the light toward the electrode. 透明材料の例としては、絶縁膜、導電膜で、それぞれ、SiO Examples of transparent material, the insulating film, a conductive film, respectively, SiO
2 やボロン/リン添加ガラス、および、Indium tin ox 2 or boron / phosphorus doped glass, and, Indium tin ox
ide(ITO)、などがある。 ide (ITO), and the like.

【0018】 [0018]

【実施例】 【Example】

(実施例1)本発明の製造方法により、直径 20 Åの結晶Si微小粒を形成し、それをチャネルに用いて単一電子トランジスタを作製した例について述べる。 The production method of (Example 1) The present invention, to form a crystalline Si minute particle diameter 20 Å, describes an example of manufacturing a single-electron transistor using it to channel.

【0019】まず、作製したトランジスタの構造を図4 [0019] First, as shown in FIG. 4 a structure of a transistor manufactured
(c)に示す。 It is shown in (c). ソース端子9、ドレイン端子10間に電圧をかけ結晶Si微小粒5を介してソース・ドレイン間電流を流し、この電流をゲート端子8にかける電圧でO The source terminal 9, through the crystalline Si fine particle 5 applying a voltage between the drain terminal 10 to flow between the source and the drain current, O voltage applying this current to the gate terminal 8
N/OFFする。 N / turned OFF. ゲート端子8に電圧がかかっていない時は、微小粒5において量子サイズ効果によって発現するクーロン・ブロッケイド現象のため、電流は流れない(OFF状態)。 When the gate terminal 8 no voltage is applied, since the Coulomb blockade phenomena expressed by the quantum size effect in the fine particle 5, no current flows (OFF state). ゲート端子8に電圧をかけ微小粒5間のトンネル抵抗を量子抵抗(h/4(e*e) ,h;プランク定数,e;素電荷量)以下にすれば、クーロン・ブロッケイドが破れて、電流が流れる(ON状態)。 Quantum resistance tunneling resistance between fine particles 5 applied a voltage to the gate terminal 8 (h / 4 (e * e), h; Planck's constant, e; elementary electric charge) if below, torn Coulomb blockade, current flows (ON state).

【0020】以下、結晶Si微小粒およびそれを用いた単一電子トランジスタの作製について順に説明する。 [0020] Hereinafter, a manufacturing of the single-electron transistor will be described in order using the same crystal Si fine particles and. 抵抗率 0.003 Ωcm の低抵抗Siウェハ1を用い、通常の選択酸化法により、素子形成領域以外の表面に厚さ 250 Using a low-resistance Si wafer 1 of resistivity 0.003 [Omega] cm, by a conventional selective oxidation method, thickness 250 on the surface other than the element formation region
0 Å のSiO2 膜2を形成し、素子分離領域とした(図2(a)参照)。 0 SiO2 film 2 is formed of Å, and an element isolation region (see FIG. 2 (a)). 次に、このウェハを酸素雰囲気中で熱処理し、素子形成領域の表面に厚さ 40 Å のSi Next, heat treatment of the wafer in an oxygen atmosphere, Si of thickness 40 Å on the surface of the element formation region
O2 膜2を形成した(図2(b)参照)。 It was formed O2 film 2 (see Figure 2 (b)). この上に、 On this,
CVD法により厚さ 1000 Å のタングステン膜3を堆積し、これをマスクを用いたドライ・エッチングにより図2(c)に示すようにパターニングした。 Depositing a tungsten film 3 having a thickness of 1000 Å by the CVD method, and patterned as shown in FIG. 2 (c) by dry etching using a mask the same. これらは最終的にはそれぞれソース、ドレインとして用いる。 It is ultimately the source, is used as a drain.

【0021】試料を超高真空槽に導入して 125 ℃に加熱し、この温度に保持しながら、電子ビーム蒸着法により、基板のSiO2 膜2表面へ 0.1 Å/sec. の堆積速度でSi原子を供給した。 [0021] The sample was introduced into an ultrahigh vacuum chamber was heated to 125 ° C., while maintaining this temperature, electrons by beam evaporation, 0.1 Å / sec. Si atom at a deposition rate of the SiO2 film 2 surface of the substrate It was supplied. これにより、試料表面に直径 Thus, the diameter on the sample surface
20 Å,高さ 10 Åの半球形非晶質Si微小粒4を 2 20 Å, a semispherical amorphous Si fine particle 4 height 10 Å 2
0 Åの間隔で 形成した(図3(a)参照)。 0 were formed at intervals of Å (see Figure 3 (a)). この時、 At this time,
堆積所要時間は20秒であり、30 rpm の速度で基板を10回転させた。 Deposition time required is 20 seconds, it was 10 rotating the substrate at a speed of 30 rpm. この後、500 ℃に昇温し、1時間の熱処理を行なって、非晶質Si微小粒4を結晶化した。 Thereafter, the temperature was raised to 500 ° C., and subjected to heat treatment for 1 hour was crystallized amorphous Si fine particle 4.

【0022】次に、SiH4 ,O2 ,PH3 ,B2 [0022] Then, SiH4, O2, PH3, B2
H5 を原料ガスに用いた化学気相堆積法(Chemical Va Chemical vapor deposition method using H5 in the raw material gas (Chemical Va
por Deposition;CVD)によりボロン/リン添加ガラス6を堆積し、これを800℃の熱処理によるリフローで表面を平坦化し、結晶化したSi微小粒5のないところで厚さ 50 Å 、あるところで厚さ 40 Å とした(図3(b)参照)。 por Deposition; CVD) by depositing a boron / phosphorus-doped glass 6, which the surface is planarized by reflow by heat treatment of 800 ° C., the crystallized Si thickness 50 Å in the absence of fine particle 5, the thickness at a certain point of 40 was Å (see Figure 3 (b)).

【0023】再びタングステン膜3をCVD法により堆積し、マスクを用いたドライエッチングでゲート電極7 The deposited tungsten film 3 by the CVD method again, the gate electrode 7 by dry etching using a mask
の形状に成形した(図3(c)参照)。 It was molded into a shape (see Figure 3 (c)).

【0024】層間絶縁膜としてSiO2 膜2をCVD [0024] CVD the SiO2 film 2 as an interlayer insulation film
法により堆積し(図4(a)参照)、集積回路の製造工程において通常に行なわれるとおり、配線(図4(b) Deposited by law (see FIG. 4 (a)), as usually performed in the manufacturing process of integrated circuits, wiring (see FIG. 4 (b)
参照)及びパッシベーション膜形成を行ない、ゲート端子8、ソース端子9、ドレイン端子10、基板電位端子11を形成した(図4(c)参照)。 It performs reference) and a passivation film is formed, a gate terminal 8, the source terminal 9, the drain terminal 10, to form a substrate potential terminal 11 reference (FIG. 4 (c)).

【0025】基板電位端子11およびソース端子9を接地し、ゲート端子8に負、ドレイン端子10に正の電圧を印加してこの半導体装置の動作を調べ、ゲート電圧によってドレイン電流がねらいどおり ON/OFF することを確認した。 The grounding the substrate potential terminal 11 and source terminal 9, the negative gate terminal 8, by applying a positive voltage to the drain terminal 10 examines the operation of the semiconductor device, the drain current by the gate voltage is aimed exactly ON / it was confirmed that the OFF.

【0026】(実施例2)本発明の製造方法により、直径 20 Åの結晶Si微小粒を形成し、それを用いてSi [0026] The production method of (Example 2) The present invention, to form a crystalline Si minute particle diameter 20 Å, Si therewith
発光素子を作製した例について述べる。 It describes an example of manufacturing a light-emitting element.

【0027】まず、作製したSi発光素子の構造を図6 Firstly, the structure of the Si light-emitting elements fabricated FIG
(c)に示す。 It is shown in (c). 上部電極13、下部電極14間に電圧をかけてトンネル電流を流し、結晶Si微小粒5にキャリアを注入することにより発光を得る。 Upper electrode 13, flowing a tunnel current by applying a voltage between the lower electrode 14, to obtain light emission by injecting carriers into the crystal Si fine particle 5.

【0028】以下、作製の流れにしたがって順に説明する。 [0028] will be described below with reference to the production of flow in the order. 抵抗率 0.003 Ωcm の低抵抗Siウェハ1を用い、 Using a low-resistance Si wafer 1 of resistivity 0.003 [Omega] cm,
通常の選択酸化法により、素子形成領域以外の表面に厚さ 2500 Å の酸化膜を形成し、素子分離領域とした(図5(a)参照)。 The conventional selective oxidation to form an oxide film having a thickness of 2500 Å on the surface other than the element formation region and an element isolation region (see Figure 5 (a)). 次に、このウェハを酸素雰囲気中で熱処理し、素子形成領域の表面に厚さ 30 Å のSi Next, heat treatment of the wafer in an oxygen atmosphere, Si of thickness 30 Å on the surface of the element formation region
O2 膜2を形成した(図5(b)参照)。 It was formed O2 film 2 (see Figure 5 (b)).

【0029】試料を超高真空槽に導入して 125 ℃に加熱し、この温度に保持しながら、電子ビーム蒸着法により、基板のSiO2 膜2表面へ 0.1 Å/sec. の堆積速度でSi原子を供給した。 [0029] The sample was introduced into an ultrahigh vacuum chamber was heated to 125 ° C., while maintaining this temperature, electrons by beam evaporation, 0.1 Å / sec. Si atom at a deposition rate of the SiO2 film 2 surface of the substrate It was supplied. これにより、試料表面に直径 Thus, the diameter on the sample surface
20 Å,高さ 10 Åの半球形非晶質Si微小粒4を 20 20 Å, a semispherical amorphous Si fine particle 4 height 10 Å 20
Åの間隔で 形成した(図5(c)参照)。 It was formed at intervals of Å (see FIG. 5 (c)). この時、堆積所要時間は20秒であり、30 rpm の速度で基板を1 At this time, the deposition time required is 20 seconds, the substrate at a speed of 30 rpm 1
0回転させた。 0 is rotated. この後、500℃に昇温し、1時間の熱処理を行なって、非晶質Si微小粒4を結晶化した。 Thereafter, the temperature was raised to 500 ° C., and subjected to heat treatment for 1 hour was crystallized amorphous Si fine particle 4.

【0030】次に、SiH4 ,O2 ,PH3 ,B2 [0030] Then, SiH4, O2, PH3, B2
H5 を原料ガスに用いた化学気相堆積法(Chemical Va Chemical vapor deposition method using H5 in the raw material gas (Chemical Va
por Deposition;CVD)によりボロン/リン添加ガラス6を堆積し、これを800℃の熱処理によるリフローで表面を平坦化し、結晶Si微小粒5のないところで厚さ 40 Å 、あるところで厚さ 30 Å とした(図6 por Deposition; CVD) by depositing a boron / phosphorus-doped glass 6, which the surface is planarized by reflow by heat treatment of 800 ° C., the thickness in the absence of crystalline Si fine particle 5 40 Å, and thickness 30 Å at a certain point and (Fig. 6
(a)参照)。 (A) see).

【0031】この上に、光学素子で通常に報告されるように、スパッタ法により Indium tin oxide(ITO)膜1 [0031] On this, as reported in normal optical element, Indium tin oxide (ITO) film 1 by sputtering
2を堆積した。 It was deposited 2. そしてこれをマスクを用いたエッチングで所望の形状の上部電極13に成形した。 And this was molded into the upper electrode 13 of a desired shape by etching using a mask. 更にこの上部電極13をマスクとしてボロン/リン添加ガラス6のエッチングを行ない、電極領域以外のボロン/リン添加ガラス6および結晶Si微小粒5を除去した(図6(b) Further, this upper electrode 13 performs etching boron / phosphorus doped glass 6 as a mask, to remove boron / phosphorus doped glass 6 and crystalline Si fine particle 5 other than the electrode region (Fig. 6 (b)
参照)。 reference). これは、結晶Si微小粒5を伝わって上部電極13間に不要な電流が流れるのを防ぐためである。 This is to prevent the unnecessary current flows between the upper electrode 13 transmitted crystal Si fine particle 5.

【0032】その後に、集積回路の製造工程において通常に用いられている技術を使って、パッシベーションと配線を行ない、素子作製を完了した(図6(c)参照)。 [0032] Then, using the technology used in normal in the manufacturing process of integrated circuits, (see FIG. 6 (c)) passivation and performs wiring to complete the device fabrication.

【0033】こうしてできた素子の上部電極端子15と下部電極端子16に電圧を印加し観察したところ、青色発光が観察された。 [0033] The voltage to the upper electrode terminal 15 and the lower electrode terminal 16 of the thus can have elements applied was observed blue light emission was observed. 即ち、本発明により所望の発光素子が作製できたことを確認した。 In other words, the desired light-emitting element was confirmed that could be produced by the present invention.

【0034】 [0034]

【発明の効果】本発明によれば、高信頼性の単一電子素子および青〜緑色発光のSi発光素子が作製できるため、単一電子素子による大容量・高速・低消費電力のL According to the present invention, since the Si-emitting element of a single electron device, and the blue-green emission with high reliability can be produced, a large-capacity, high speed and low power consumption due to a single electronic element L
SIと青〜緑色Si発光素子を用い、大量データ転送・ Using the SI and blue to green Si light-emitting element, a large amount of data transfer -
処理の光/電気融合システムを実現することが可能になる。 It is possible to realize an optical / electrical fusion system processing.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の製造方法の原理を説明する図である。 1 is a diagram illustrating the principle of the production method of the present invention.

【図2】第1の実施例を示す図である。 2 is a diagram showing a first embodiment.

【図3】第1の実施例を示す図である。 3 is a diagram showing a first embodiment.

【図4】第1の実施例を示す図である。 4 is a diagram showing a first embodiment.

【図5】本発明の半導体装置の構造と第2の実施例を示す図である。 5 is a structure and shows a second embodiment of the semiconductor device of the present invention.

【図6】本発明の半導体装置の構造と第2の実施例を示す図である。 6 is a structure and shows a second embodiment of the semiconductor device of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…Siウエハ,2…SiO2 膜,3…タングステン膜,4…非晶質Si微小粒,5…結晶Si微小粒,6… 1 ... Si wafer, 2 ... SiO2 film, 3 ... tungsten film, 4 ... amorphous Si fine particle, 5 ... crystal Si fine particle, 6 ...
ボロン/リン添加ガラス,7…ゲート電極,8…ゲート端子,9…ソース端子,10…ドレイン端子,11…基板電位端子,12…Indium tin oxide(ITO)膜,13 Boron / phosphorus doped glass, 7 ... gate electrode, 8 ... gate terminal, 9 ... source terminal, 10 ... drain terminal, 11 ... substrate potential terminal, 12 ... Indium tin oxide (ITO) film, 13
…上部電極,14…下部電極,15…上部電極端子,1 ... upper electrode, 14 ... lower electrode, 15 ... upper electrode terminal, 1
6…下部電極端子。 6 ... the lower electrode terminals.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鯨井 裕 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平6−326359(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) H01L 21/18 H01L 21/20 H01L 21/34 H01L 21/36 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Kujirai Hiroshi Tokyo Kokubunji Higashikoigakubo 1-chome 280 address Hitachi, Ltd. center within the Institute (56) reference Patent flat 6-326359 (JP, a) (58) investigation the field (Int.Cl. 7, DB name) H01L 21/18 H01L 21/20 H01L 21/34 H01L 21/36

Claims (7)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】異種基板上に結晶粒を形成する方法において、結晶粒の構成元素を一旦非晶質の状態で微小粒として前記基板上に堆積し、これを熱処理することにより結晶化して前記基板上に結晶粒を形成することを特徴とする結晶粒の形成方法。 A method of forming a 1. A crystal grains foreign substrate, said crystallized by the deposited on the substrate as a fine particle in once amorphous state grain structure elements, heat treatment of this crystal grains forming method characterized by forming the crystal grains on the substrate.
  2. 【請求項2】上記構成元素の堆積が、真空中の原子・分子ビーム輸送により行なわれる請求項1記載の結晶粒の形成方法。 Wherein deposition of the constituent elements, the crystal grains of the formation method of claim 1, wherein performed by atoms and molecules beam transport in vacuum.
  3. 【請求項3】上記結晶粒の構成元素がSiであり、基板の材料がSiO 2である請求項1記載の結晶粒の形成方法。 3. a constituent element of the crystal grains is Si, grain method of forming according to claim 1, wherein the material of the substrate is SiO 2.
  4. 【請求項4】上記結晶粒の構成元素を非晶質の状態で微少粒として基板上に形成する温度は240℃以下であり、熱処理して結晶化する温度は240℃以上であることを特徴とする請求項1記載の結晶粒の形成方法。 4. A temperature for forming on a substrate a constituent element of the crystal grains as fine particles in an amorphous state is at 240 ° C. or less, wherein the temperature at which crystallization heat treatment is 240 ° C. or higher grain formation method of claim 1 wherein.
  5. 【請求項5】上記結晶粒の大きさは10Å〜40Åであることを特徴とする請求項1記載の結晶粒の形成方法。 5. The grain forming process according to claim 1, wherein the size of the crystal grains is 10A~40A.
  6. 【請求項6】請求項1に記載の結晶粒の形成方法におい 6. put the grain formation method according to claim 1
    て240℃以下の温度で非晶質の状態の微小粒を形成し The minute particle of an amorphous state was formed at 240 ° C. below the temperature Te
    た後240℃以上の温度で熱処理することによって形成された結晶粒が、該結晶粒よりもエネルギー・ギャップの大きい材料ではさまれ、それがさらに電極ではさまれた構造を具備してなり、前記電極間に電圧がかかることにより電荷が前記結晶粒に注入され、該結晶粒が発光する半導体装置。 240 to a heat treatment at ℃ temperatures above thus formed grains after is than the crystal grain pinched material having a large energy gap, it is further provided with a sandwiched structure with electrodes, the inter-electrode charge by the voltage according to the are injected into the crystal grains, the semiconductor device in which the crystal grains are emitting.
  7. 【請求項7】請求項1に記載の結晶粒の形成方法におい 7. put the grain formation method according to claim 1
    て240℃以下の温度で非晶質の状態の微小粒を形成し The minute particle of an amorphous state was formed at 240 ° C. below the temperature Te
    た後240℃以上の温度で熱処理することによって形成された結晶粒が、該結晶粒よりもエネルギー・ギャップの大きい材料ではさまれ、それがさらに電極ではさまれた構造を具備してなり、前記電極間に電圧がかかることにより電荷が前記結晶粒に注入される半導体装置。 240 to a heat treatment at ℃ temperatures above thus formed grains after is than the crystal grain pinched material having a large energy gap, it is further provided with a sandwiched structure with electrodes, the semiconductor device charges when a voltage is applied between the electrodes is injected into the crystal grains.
JP19815394A 1994-08-23 1994-08-23 Grains forming method and a semiconductor device Expired - Fee Related JP3256091B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19815394A JP3256091B2 (en) 1994-08-23 1994-08-23 Grains forming method and a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19815394A JP3256091B2 (en) 1994-08-23 1994-08-23 Grains forming method and a semiconductor device

Publications (2)

Publication Number Publication Date
JPH0864525A JPH0864525A (en) 1996-03-08
JP3256091B2 true JP3256091B2 (en) 2002-02-12

Family

ID=16386350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19815394A Expired - Fee Related JP3256091B2 (en) 1994-08-23 1994-08-23 Grains forming method and a semiconductor device

Country Status (1)

Country Link
JP (1) JP3256091B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260495A (en) * 1991-08-23 1993-11-09 Union Carbide Chemicals & Plastics Technology Corporation Monoalkylene glycol production using highly selective monoalkylene glycol catalysts
JPH1197667A (en) * 1997-09-24 1999-04-09 Sharp Corp Method of forming ultrafine particle of line and semiconductor element using the formed particle or line
GB2338592A (en) * 1998-06-19 1999-12-22 Secr Defence Single electron transistor
KR100558287B1 (en) 2002-12-10 2006-03-10 한국전자통신연구원 Single electron device, Method of manufacturing the same and Method of manufacturing Single electron device and MOS transistor simulataneously
US7800117B2 (en) * 2005-12-28 2010-09-21 Group Iv Semiconductor, Inc. Pixel structure for a solid state light emitting device

Also Published As

Publication number Publication date
JPH0864525A (en) 1996-03-08

Similar Documents

Publication Publication Date Title
US3519901A (en) Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US5904770A (en) Method of manufacturing a semiconductor device
US5312771A (en) Optical annealing method for semiconductor layer and method for producing semiconductor device employing the same semiconductor layer
US4868616A (en) Amorphous electronic matrix array for liquid crystal display
US6285042B1 (en) Active Matry Display
US5536333A (en) Process for making photovoltaic devices and resultant product
EP0117045B1 (en) Liquid crystal flat panel display
US5720827A (en) Design for the fabrication of high efficiency solar cells
DE60320373T2 (en) Method of manufacturing non-volatile resistant components and method of manufacturing silver-seleno-fixed structures
JP3314345B2 (en) High mobility thin film transistor process and a plurality of fabricating high mobility thin film transistors
US20110220874A1 (en) Inorganic Bulk Multijunction Materials and Processes for Preparing the Same
KR960012256B1 (en) Method for manufacturing a polysilicon layer
CN100446236C (en) Transistor array and active-matrix substrate
EP1313134A1 (en) Semiconductor polysilicon component and method of manufacture thereof
US20100283055A1 (en) Tft substrate and tft substrate manufacturing method
US7262463B2 (en) Transistor including a deposited channel region having a doped portion
US6297516B1 (en) Method for deposition and patterning of organic thin film
JP3096629B2 (en) Method of manufacturing an electron field emission device
JP5116225B2 (en) Manufacturing method of oxide semiconductor device
EP0144604A2 (en) Electronic matrix arrays and method for making the same
US6410372B2 (en) Manufacture of thin film transistors
JP3191972B2 (en) A manufacturing method and a semiconductor substrate of a semiconductor substrate
CN1294619C (en) Semiconductor device and making method thereof
JP4869601B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20080230802A1 (en) Semiconductor Device Comprising a Heterojunction

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071130

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees