JP3230942B2 - Active matrix type liquid crystal display - Google Patents

Active matrix type liquid crystal display

Info

Publication number
JP3230942B2
JP3230942B2 JP30863194A JP30863194A JP3230942B2 JP 3230942 B2 JP3230942 B2 JP 3230942B2 JP 30863194 A JP30863194 A JP 30863194A JP 30863194 A JP30863194 A JP 30863194A JP 3230942 B2 JP3230942 B2 JP 3230942B2
Authority
JP
Japan
Prior art keywords
layer
light
liquid crystal
tft
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30863194A
Other languages
Japanese (ja)
Other versions
JPH08166598A (en
Inventor
貴美 池田
政彦 秋山
敏也 清田
光志 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30863194A priority Critical patent/JP3230942B2/en
Publication of JPH08166598A publication Critical patent/JPH08166598A/en
Application granted granted Critical
Publication of JP3230942B2 publication Critical patent/JP3230942B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】従来から用いられているアクティブマト
リクス型液晶表示装置のスイッチング素子の概略断面図
を図9に示す。この表示装置は、一対の絶縁基板1、1
5を有し、一方の基板1上にマトリクス状に配列された
画素電極(図示せす)とこの画素電極に接続されたスイ
ッチング素子としての薄膜トランジスタ(TFT)90
を有する。ここで12は液晶層、94はチャネル領域が
形成されるi型a−Si層、971 はn+ a−Si膜で
ある。このn+ a−Si膜971 の表面にはMoシリサ
イド膜972 が形成されている。また、チャネル領域9
4上にはチャネル保護層95が形成されている。さら
に、基板1上には0.2μm厚のパッシベーション膜9
9が形成されている。この様なTFTはソース・ドレイ
ン領域表面が低抵抗の金属シリサイドであるためソース
・ドレイン領域97間の抵抗を低減できるが、しかし強
い光が照射されると光キャリアによりリ−ク電流が大き
く増加するという問題点が新たに表面化した。
2. Description of the Related Art FIG. 9 is a schematic sectional view of a switching element of a conventional active matrix type liquid crystal display device. The display device includes a pair of insulating substrates 1 and 1
5, pixel electrodes (not shown) arranged in a matrix on one substrate 1, and thin film transistors (TFT) 90 as switching elements connected to the pixel electrodes.
Having. Here 12 the liquid crystal layer, 94 is an i-type a-Si layer in which a channel region is formed, 97 1 are n + a-Si film. Mo silicide film 97 2 is formed on the n + a-Si film 97 1 on the surface. Further, the channel region 9
4, a channel protection layer 95 is formed. Further, a passivation film 9 having a thickness of 0.2 μm is formed on the substrate 1.
9 are formed. In such a TFT, the resistance between the source / drain regions 97 can be reduced because the source / drain region surfaces are made of low-resistance metal silicide. However, when strong light is irradiated, the leakage current is greatly increased by photocarriers. The problem of doing so has newly surfaced.

【0003】このリ−ク電流についてもう少し詳しく説
明すると、a−Siは特に青色の光(約 400〜500nm )
に感度が高く、同じエネルギ−の異なったスペクトルの
光に比べて大きな光リ−ク電流が発生することが分かっ
た。光リ−ク電流の発生が小さいのは赤色の光( 640〜
780nm )であるが、バックライトの分光スペクトルはお
よそ400 〜700nm の範囲に存在するため、LCDで使用
するa−SiTFTにとっては極めて光リ−ク電流が発
生しやすい環境といえる。表面或いは裏面からTFT9
0に入射した青色の光が光を透過しやすいMoシリサイ
ド膜972 を透過してa−Si層94に吸収され、電子
が励起されて光リ−ク電流が流れるというリーク電流の
メカニズム及び原因が本発明者らの鋭意研究によって分
かった。これは、ソース・ドレイン領域ではチャネル領
域に比較して大量のキャリアが発生し、しかも大きな電
界に加速されるためリーク電流が発生するものと考えら
れる。従って、TFT90の画素電位の保持能力低下に
よって表示品質が劣化するという問題が明らかになっ
た。
To explain this leak current in more detail, a-Si is particularly blue light (about 400 to 500 nm).
It was found that the sensitivity was high, and a large photo leak current was generated as compared with the light having the same energy but different spectra. The generation of light leakage current is small for red light (640 ~
780 nm), but since the spectral spectrum of the backlight is in the range of about 400 to 700 nm, it can be said that an a-Si TFT used in an LCD is an environment in which light leakage current is extremely likely to occur. TFT 9 from front or back
Blue light incident on the 0 is transmitted through the easy Mo silicide film 97 2 transmits light is absorbed in the a-Si layer 94, electrons excited by light Li - mechanisms and causes of the leakage current of the leak current flows Was found by the inventors' earnest study. This is considered to be because a large amount of carriers are generated in the source / drain region as compared with the channel region, and the current is accelerated by a large electric field, so that a leak current is generated. Therefore, the problem that the display quality is degraded due to the reduction in the ability of the TFT 90 to hold the pixel potential becomes apparent.

【0004】また、リーク電流の防止対策にTFT表面
を遮光膜で覆うことを発明者らは検討したが、単に厚く
覆っただけではチャネル保護層の側面から遮光膜が剥が
れるという現象が多発し、リーク電流の発生を抑えるこ
とができなくなり、ひいてはTFT自体の動作も不良に
なり、これに起因して表示欠陥が発生するという新たな
問題を見出だした。
[0004] The inventors have studied to cover the TFT surface with a light-shielding film in order to prevent leakage current. However, simply covering the TFT surface thickly often causes the light-shielding film to be peeled off from the side surface of the channel protective layer. It has been found that the generation of a leak current cannot be suppressed, and the operation of the TFT itself also becomes defective, thereby causing a new problem that a display defect occurs.

【0005】[0005]

【発明が解決しようとする課題】従来の液晶表示装置
は、TFTのソース・ドレイン領域表面に形成した金属
シリサイドで反射光を吸収することに起因して光リ−ク
電流が発生し、表示欠陥が生じるという問題点があっ
た。また、TFTを覆う遮光膜がチャネル保護層の側面
から剥がれ、これに起因して表示欠陥が発生する問題が
生じた。
In a conventional liquid crystal display device, a light leakage current is generated due to absorption of reflected light by a metal silicide formed on the surface of a source / drain region of a TFT, and a display defect occurs. There is a problem that occurs. Further, the light-shielding film covering the TFT is peeled off from the side surface of the channel protective layer, which causes a problem that a display defect occurs.

【0006】本発明は上記問題点に鑑みてなされたもの
で、光リ−ク電流を低減し、TFTを覆う遮光膜の剥が
れに起因する表示品位の劣化の発生を低減したアクティ
ブマトリクス型液晶表示装置を提供することを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has been made in view of the above-mentioned problems. It is intended to provide a device.

【0007】[0007]

【課題を解決するための手段】請求項1の発明は、第1
の絶縁基板上に順次積層形成された半導体薄膜、絶縁性
のチャネル保護層のうち、このチャネル保護層の下の前
記半導体薄膜にチャネル領域が形成されると共に、この
チャネル領域の両側の前記半導体薄膜に金属を含むソ−
ス・ドレイン領域が形成された薄膜トランジスタと、前
記第1の絶縁基板上に形成され前記薄膜トランジスタに
よって電荷の注入量を制御される表示電極と、前記第1
の絶縁基板上に形成され前記薄膜トランジスタを覆う遮
光層と、前記第1の絶縁基板に対向して形成された第2
の絶縁基板と、前記第1の絶縁基板と前記第2の絶縁基
板間に封入された液晶層とを有するアクティブマトリク
ス型液晶表示装置において、前記チャネル保護層上の前
記遮光層の厚さd1 と、前記ソ−ス・ドレイン領域上の
前記遮光層の厚さd2 とに対して、0.5μm≦d1
3.0μm、1.1≦d2 /d1 ≦2.0の関係がある
ことを特徴とするアクティブマトリクス型液晶表示装置
を提供するものである。
According to the first aspect of the present invention, there is provided the following:
A channel region is formed in the semiconductor thin film below the channel protective layer among the semiconductor thin film and the insulating channel protective layer sequentially formed on the insulating substrate, and the semiconductor thin film on both sides of the channel region. Source containing metal
A thin film transistor on which a drain region is formed, a display electrode formed on the first insulating substrate, and controlling a charge injection amount by the thin film transistor;
A light-shielding layer formed on the insulating substrate and covering the thin-film transistor; and a second light-shielding layer formed on the first insulating substrate.
In the active matrix type liquid crystal display device having the insulating substrate described above and a liquid crystal layer sealed between the first insulating substrate and the second insulating substrate, the thickness d 1 of the light shielding layer on the channel protective layer When the source - of the light shielding layer on the scan and drain regions with respect to the thickness d 2, 0.5μm ≦ d 1
It is intended to provide an active matrix type liquid crystal display device having a relationship of 3.0 μm and 1.1 ≦ d 2 / d 1 ≦ 2.0.

【0008】請求項2の発明は、請求項1の発明におい
て、特にd2 /d1 を1.4≦d2/d1 ≦1.8の範
囲に規定したものである。これは、強制的な剥がれのテ
ストから得た好ましい範囲である。
[0008] The invention of claim 2 is the invention of claim 1, in which d 2 / d 1 is particularly defined in the range of 1.4 ≦ d 2 / d 1 ≦ 1.8. This is the preferred range obtained from the forced peel test.

【0009】請求項3の発明は、請求項1の発明におい
て、前記遮光層が黒色レジスト膜であることを特徴とす
るアクティブマトリクス型液晶表示装置を提供するもの
である。
According to a third aspect of the present invention, there is provided an active matrix type liquid crystal display device according to the first aspect, wherein the light shielding layer is a black resist film.

【0010】[0010]

【作用】本発明者らの実験によれば、遮光層を0.5μ
m≦d1 、1.1≦d2 /d1の厚さでTFT上に形成
することにより光リ−ク電流を十分に抑えることができ
ることが分った。これはTFTに入射した青色の光がソ
−ス・ドレイン領域の金属成分で吸収されることに起因
して、半導体層でキャリアが発生するために、この遮光
層はTFTのチャネル領域上で少なくとも0.5μm以
上の厚みが必要である。また、遮光層をTFTから剥が
れないようにするためにTFT上で膜厚に変化をつけて
TFTへの食い付きを良くできることを見出だした。こ
の食い付きを良くするためには遮光層の厚みをチャネル
保護層上でd1 ≦3.0μmにして厚くすると共にソ−
ス・ドレイン領域上で薄くし、厚さの範囲をd2 /d1
≦2.0の範囲内にすることが有効であることが判明し
た。
According to the experiments of the present inventors, the light-shielding layer was 0.5 μm thick.
It has been found that the photo leak current can be sufficiently suppressed by forming on the TFT with a thickness of m ≦ d 1 and 1.1 ≦ d 2 / d 1 . This is because the blue light incident on the TFT is absorbed by the metal component in the source / drain region, and carriers are generated in the semiconductor layer. A thickness of 0.5 μm or more is required. It has also been found that the thickness of the light-shielding layer can be changed on the TFT to prevent the light-shielding layer from being peeled off from the TFT, thereby improving the biting of the TFT. In order to improve this biting, the thickness of the light shielding layer is increased to d 1 ≦ 3.0 μm on the channel protective layer, and the light shielding layer is made thicker.
Thin on the drain region and the thickness range is d 2 / d 1
It has been found that it is effective to set the range of ≦ 2.0.

【0011】[0011]

【実施例】以下、本発明の詳細を実施例に沿って図面を
参照しながら説明する。 (実施例1)図1は本発明の実施例1の断面図であり、
図2は平面図(X1 −X2 断面が図1に相当)である。
図1は液晶表示装置が完成した状態での図、図2は基板
1上の構成を上から見た状態の図である。形成順序に沿
って各構成を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below along the embodiments with reference to the drawings. (Embodiment 1) FIG. 1 is a sectional view of Embodiment 1 of the present invention.
FIG. 2 is a plan view (X1-X2 cross section corresponds to FIG. 1).
FIG. 1 is a diagram showing a state in which the liquid crystal display device is completed, and FIG. 2 is a diagram showing a configuration on the substrate 1 as viewed from above. Each component will be described in the order of formation.

【0012】先ず、ガラス基板1上に金属層を3500A堆
積して、これをパタ−ニングすることによりMoTaの
ゲ−ト電極2を形成する。次に、その上にSiNxから
なるゲ−ト絶縁膜3 (4000A) 及びi型a−Si半導体
層 ( 500A) 4及びSiNxのチャネル保護層5を順次
積層する。その後、チャネル保護層5(4500A) を
セルフアライメントによりパタ−ニングして、i型a−
Si半導体層4のチャネル領域6の中心上に残す。
First, a metal layer of 3500 A is deposited on a glass substrate 1 and patterned to form a MoTa gate electrode 2. Next, a gate insulating film 3 (4000A) made of SiNx, an i-type a-Si semiconductor layer (500A) 4 and a channel protection layer 5 of SiNx are sequentially laminated thereon. After that, the channel protective layer 5 (4500A) is patterned by self-alignment to obtain an i-type
It is left on the center of the channel region 6 of the Si semiconductor layer 4.

【0013】続いて、前記チャネル保護層5をマスクと
し、このチャネル保護層5の上面と前記半導体層4の上
面にリン、ボロン等をド−ピングして、オ−ミックコン
タクト用の低抵抗n+ −Si層71 をセルフアライメン
トにより形成する。
Subsequently, using the channel protective layer 5 as a mask, phosphorus, boron or the like is doped on the upper surface of the channel protective layer 5 and the upper surface of the semiconductor layer 4 to form a low resistance n for ohmic contact. + a -Si layer 7 1 is formed by self-alignment.

【0014】そして、この低抵抗n+ −Si層71 上を
覆ってMo等の金属層を堆積させ、この金属層と前記低
抵抗n+ −Si層71 との界面に導電性の金属半導体化
合物層であるMoシリサイド層72 を形成する。ここで
は低抵抗n+ −Si層71 とMoシリサイド層72 の2
層によってソース・ドレイン領域7を構成する。
[0014] Then, this covers the low resistance n + -Si layer 7 1 above depositing a metal layer such as Mo, a conductive at the interface between the metal layer and the low resistance n + -Si layer 7 1 metal forming a Mo silicide layer 7 2 is a semiconductor compound layer. Here a low-resistance n + -Si layer 7 1 Mo silicide layer 7 2 2
The source / drain regions 7 are constituted by the layers.

【0015】ついで、このi型a−Si半導体層4を島
状にパタ−ニングした後、未反応のMo層(図示せず)
を除去し、この上にMo/Al層をスパッタリングで形
成し、パタ−ニングして、ソ−ス及びドレイン電極8を
形成する。この際、予めゲ−ト絶縁膜3上に形成してお
いたITOの透明画素電極(図示せず)はソース・ドレ
イン電極7のいずれか一方に接続される。そして、この
上に、2000AのSiNxのパッシベ−ション膜9を
形成し、TFT上に残すと共に透明画素電極上の膜をエ
ッチングして除去する。
After the i-type a-Si semiconductor layer 4 is patterned in an island shape, an unreacted Mo layer (not shown)
Is removed, and a Mo / Al layer is formed thereon by sputtering, followed by patterning to form source and drain electrodes 8. At this time, an ITO transparent pixel electrode (not shown) formed on the gate insulating film 3 in advance is connected to one of the source / drain electrodes 7. Then, a 2000 A SiNx passivation film 9 is formed thereon, and is left on the TFT and the film on the transparent pixel electrode is removed by etching.

【0016】続いて黒色ネガレジストをスピンコ−トに
より、パッシベ−ション膜9上に形成する。膜厚は均一
でもかなりの遮光効果が得られることが分かったが、最
も良いのは、d1 =1μm、d2 =1.6μmになるよ
うに塗布することである。膜厚が厚ければ、遮光のOD
値は上がるが、TFTと画素電極上の膜厚の差が大きい
場合、段差により配向不良が起こり、また膜厚が変化す
る箇所で膜剥がれが発生することから最適値はd2
1.6μmである。この様に、遮光層として、ブラック
マトリクス(BM)10を形成する。
Subsequently, a black negative resist is formed on the passivation film 9 by spin coating. It has been found that a considerable light-shielding effect can be obtained even if the film thickness is uniform, but the best is to apply the coating so that d 1 = 1 μm and d 2 = 1.6 μm. If the film thickness is large, OD
Although the value increases, when the difference between the film thicknesses on the TFT and the pixel electrode is large, poor alignment occurs due to the step, and film peeling occurs at a portion where the film thickness changes, so the optimum value is d 2 =
1.6 μm. Thus, the black matrix (BM) 10 is formed as a light shielding layer.

【0017】このBM10とTFT51、画素電極11
の平面図が図5である。ここで、11はITOの透明画
素電極、52はゲート線である。以上の構成によって、
TFT51上は平坦化され、セルにする際にはTFT表
面が平面であるので、配向不良が起こり難くなる。
The BM 10, the TFT 51, and the pixel electrode 11
Is a plan view of FIG. Here, 11 is a transparent pixel electrode of ITO, and 52 is a gate line. With the above configuration,
The TFT 51 is flattened, and when a cell is formed, the TFT surface is flat, so that poor alignment is less likely to occur.

【0018】また、このようなセルフアライメントを用
いたTFT構造では、比較例として遮光層がTFT全域
上で0.5μmより薄い場合、ソ−ス・ドレイン領域7
上のMoシリサイド層72 がソース・ドレイン電極8か
ら露出する領域6で、TFT部から基板を通してTFT
上部からの反射光を吸収してリ−ク電流が特に大量に発
生していたが、本実施例の如く0.5≦d1 にすること
により光リ−ク電流を抑える効果が大きくなることが分
り、効果的に表示欠陥を低減できることが分かった。図
10のTFT内部のバンド図を用いてこの理由を説明す
る。
In the TFT structure using such self-alignment, as a comparative example, when the light-shielding layer is thinner than 0.5 μm over the entire area of the TFT, the source / drain region 7
In region 6 Mo silicide layer 7 2 above is exposed from the drain electrode 8, TFT through the substrate from the TFT section
Although a large amount of leak current was generated by absorbing the reflected light from the upper part, the effect of suppressing the light leak current was increased by setting 0.5 ≦ d 1 as in this embodiment. It was found that display defects could be effectively reduced. The reason will be described with reference to the band diagram inside the TFT shown in FIG.

【0019】図10は従来のTFTを示した図9の領域
1 〜E1 における電位図(黒丸は電子、○はホールを
表示する)を示したもので、それぞれA2 〜E2 に対応
する。A2 、C2 領域ではチャネル領域B2 に比較して
大量のキャリアが発生し、しかも大きな電界に加速され
るためリーク電流が発生するものと考えられる。
FIG. 10 shows a potential diagram (black circles indicate electrons, は indicates holes) in regions A 1 to E 1 of FIG. 9 showing a conventional TFT, corresponding to A 2 to E 2 , respectively. I do. It is considered that a large amount of carriers are generated in the A 2 and C 2 regions as compared with the channel region B 2 , and furthermore, the current is accelerated by a large electric field, so that a leak current occurs.

【0020】さらに詳しく説明すると、A1 、C1 のソ
ース・ドレイン電極付近は電界が大きいために光によっ
て生成された電子/ホール対は逆方向に流れ、再結合し
にくく、また大きな電界により速く移動するために(v
=uE)、電界の小さなB2部より大きな光電流を発生
しやすいのである。A1 、C1 部での光リーク電流はB
1 部より10〜70%大きいことが分った。
More specifically, since the electric field is large near the source / drain electrodes of A 1 and C 1 , electron / hole pairs generated by light flow in the opposite direction, are less likely to be recombined, and are faster due to the large electric field. To move (v
= UE), is of a greater photocurrent than 2 parts Do B small electric field easily occurs. The light leakage current at A 1 and C 1 is B
It was found to be 10-70% larger than one part.

【0021】ここで、図1の構造のTFTに代えて、図
8のようにソース・ドレイン領域の片側のみを遮光した
構造(80が半分のみ形成した遮光層)にしても十分な
効果がある。サイズその他の構造、液晶表示装置に組み
込んだ際の他の構造なども図1のものと同様である。以
下、図1のTFTと同一部分は同一番号を付し、その詳
しい説明を省略する。
Here, a sufficient effect can be obtained by using a structure in which only one side of the source / drain region is shielded from light (FIG. 8) (light shielding layer in which only 80 is formed half), instead of the TFT having the structure of FIG. . The size and other structures and other structures when incorporated in the liquid crystal display device are the same as those in FIG. Hereinafter, the same portions as those of the TFT of FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0022】図8のTFTではソース・ドレイン間の抵
抗Rは R=RBM+Rph=RBM=1/2Rdark ここで、RBMはBMで覆われている部分の抵抗であり、
完全にdarkの場合の1/2の抵抗である。Rphは光
の当たった部分の抵抗であり、RBMより非常に小さく、
無視できる(RBM<<Rph)。通常RphはRBMの2から3
桁小さいため、十分に効果がある。両側のソース・ドレ
イン領域部近くをBMで覆った方が遮光効果は大きい
が、片側だけでも十分なのである。
In the TFT of FIG. 8, the resistance R between the source and the drain is R = R BM + R ph = R BM = 1 / 2R dark where R BM is the resistance of the portion covered by the BM.
It is 1/2 the resistance in the case of completely dark. R ph is the resistance of the lighted part, much smaller than R BM ,
It can be ignored (R BM << R ph ). Usually R ph is 2 to 3 of R BM
Since it is an order of magnitude smaller, it is sufficiently effective. Covering the vicinity of the source / drain regions on both sides with the BM has a greater light-shielding effect, but only one side is sufficient.

【0023】図3は、図1に示したTFTのリーク電流
特性を示したもので、縦軸がドレイン電流、横軸がゲー
ト電圧であり、実線が本実施例のTFTの特性である。
比較のために、図9に示した従来のTFTの同様の特性
を示した。従来に比べて、本実施例のTFTが光リ−ク
電流を大幅に低減できていることが分かる。
FIG. 3 shows the leakage current characteristics of the TFT shown in FIG. 1. The vertical axis shows the drain current, the horizontal axis shows the gate voltage, and the solid line shows the characteristics of the TFT of this embodiment.
For comparison, similar characteristics of the conventional TFT shown in FIG. 9 are shown. It can be seen that the TFT according to the present embodiment can significantly reduce the light leakage current as compared with the related art.

【0024】図4は本実施例で使用した黒色ネガレジス
トのスペクトル分布図である。この黒色ネガレジスト40
0 〜700nm の光は遮光し、300 〜400nm の光は透過する
特性を有している。この様な、黒色ネガレジストを使用
することで、シリサイド部とTFT上部絶縁膜との段差
は0.1um あれば10%以上遮光性が向上し、0.3um 以上
あれば30%以上の改善が有る。
FIG. 4 is a spectrum distribution diagram of the black negative resist used in this embodiment. This black negative resist 40
Light having a wavelength of 0 to 700 nm is shielded, and light having a wavelength of 300 to 400 nm is transmitted. By using such a black negative resist, the step between the silicide portion and the upper insulating film of the TFT is improved by 10% or more when the thickness is 0.1 μm, and is improved by 30% or more when the thickness is 0.3 μm or more.

【0025】前述のように、ゲート端部での光リーク電
流はゲート中央部の光リーク電流より10〜70%大き
い。このため、ゲート端部のチャネル保護層の膜厚d2
はゲート中央部のチャネル保護層の膜厚d1 の1.1倍
以上、好ましくは1.2倍以上とすることが光リーク低
減からは必要である。
As described above, the light leakage current at the end of the gate is 10 to 70% larger than the light leakage current at the center of the gate. For this reason, the thickness d 2 of the channel protective layer at the end of the gate
In order to reduce light leakage, it is necessary that the thickness be 1.1 times or more, preferably 1.2 times or more the thickness d 1 of the channel protective layer at the gate center.

【0026】この様なTFTで画素電極11に電荷を注
入し、対向電極13との間で液晶層12に電界を印加す
る液晶表示装置を完成させた。13.8”,SXGA対
応の液晶表示装置について、耐光性をテストをした結
果、耐光性は100倍向上した。
A charge is injected into the pixel electrode 11 with such a TFT, and an electric field is applied to the liquid crystal layer 12 between the pixel electrode 11 and the counter electrode 13 to complete a liquid crystal display device. As a result of a test of the light fastness of the liquid crystal display device corresponding to 13.8 ″, SXGA, the light fastness was improved 100 times.

【0027】この実施例ではブラックマトリクス(B
M)10を図1に示すごとく単層にしたが、実施例1の
変形例としてこのブラックマトリクス(BM)10を2
層にしても良い。この場合、遮光層を2層の黒色レジス
トを用いて、400 〜700nm の光を遮光し、300 〜400nm
の光を透過するレシスト材料を選択する。
In this embodiment, the black matrix (B
M) 10 is a single layer as shown in FIG. 1, but as a modification of the first embodiment, this black matrix (BM) 10 is
It may be a layer. In this case, the light-shielding layer shields light of 400 to 700 nm by using two layers of black resist to form a light shielding layer of 300 to 400 nm.
Select a resist material that transmits light.

【0028】図6は図1、図2に示したTFT構造のd
1 、d2 の厚さを種々変えたサンプルを作成し、剥がれ
の様子を調べた結果を表にしたものである。サンプルは
各10個作成し、TFTのうち動作不良が生じしかも顕
微鏡で目視して剥がれが複数個確認できたものを×、1
個確認したものを△、不良が全く無かったものを○で表
示した。さらに、テープによる剥がれテストを行い完全
に良好であったものを二重丸で示した。剥がれが生じな
いためには、d1 ≦3.0μm、d2 /d1 ≦2.0の
範囲にすることが少なくとも必要である。但し、0.5
μm≦d1 であることが必要である。d1 が0.5μm
以下であれば上述したように有効に光を遮光することが
できないからである。さらに、1μm≦d1 ≦2μm、
1.4≦d2 /d1 ≦1.8が最も良い二重丸の範囲と
なる。 (実施例2)図7は本発明の実施例2の液晶表示装置の
要部断面図である。
FIG. 6 shows d of the TFT structure shown in FIGS.
Table 1 shows the results of preparing samples having various thicknesses of 1 and d 2 and examining the state of peeling. Ten samples were prepared for each sample. Among the TFTs, a sample in which a malfunction occurred and a plurality of peelings were visually observed with a microscope was evaluated as × 1,
Those that were confirmed individually were marked with △, and those that had no defect were marked with ○. Further, a peeling test with a tape was performed, and a completely good one was indicated by a double circle. In order to prevent peeling, it is at least necessary to set d 1 ≦ 3.0 μm and d 2 / d 1 ≦ 2.0. However, 0.5
It is necessary that μm ≦ d 1 . d 1 is 0.5 μm
This is because light cannot be effectively blocked as described above. Further, 1 μm ≦ d 1 ≦ 2 μm,
1.4 ≦ d 2 / d 1 ≦ 1.8 is the best double circle range. (Embodiment 2) FIG. 7 is a sectional view of a main part of a liquid crystal display device according to Embodiment 2 of the present invention.

【0029】この実施例が実施例1と大きく異なる点
は、チャネル保護層75をセルフアラインではなく、マ
スクアライメントによりパタ−ニングして形成する点で
ある。チャネル保護層75よりもゲ−ト幅が大きいよう
なTFTにも適用することができる。ここで、74はチ
ャネル領域が形成されるi型a−Si層、771 はソー
ス・ドレイン領域となるn+ 型a−Si層、772 はM
oシリサイド層、78はMoTaのソース・ドレイン電
極である。また、79はSiNxのパッシベーション膜であ
り、71は画素電極である。ここでは絶縁層75が平坦
なためにd1 を規定することに問題はないが、d2 はパ
ッシベーション膜79上での平均的な厚さとする。この
実施例ではd1 =1.0μm、d2 =1.2μmとし
た。
This embodiment is significantly different from the first embodiment in that the channel protection layer 75 is formed not by self-alignment but by patterning by mask alignment. The present invention can be applied to a TFT having a gate width larger than that of the channel protective layer 75. Here, 74 i-type a-Si layer in which a channel region is formed, 77 1 will be the source and drain regions n + -type a-Si layer, 77 2 M
The o-silicide layer 78 is a source / drain electrode of MoTa. Reference numeral 79 denotes a passivation film of SiNx, and reference numeral 71 denotes a pixel electrode. Here, since the insulating layer 75 is flat, there is no problem in defining d 1 , but d 2 is an average thickness on the passivation film 79. In this embodiment, d 1 = 1.0 μm and d 2 = 1.2 μm.

【0030】この実施例でもd1 、d2 の範囲を実施例
1と同様の範囲で良好な結果を得ることができることが
判明した。本発明は上記実施例に限定されるものではな
く、その趣旨を逸脱しない範囲で種々変形して実施でき
ることはいうまでもない。
In this embodiment, it has been found that good results can be obtained in the range of d 1 and d 2 in the same range as in the first embodiment. The present invention is not limited to the above embodiment, and it goes without saying that various modifications can be made without departing from the spirit of the present invention.

【0031】TFTのゲート絶縁膜やパッシベーション
絶縁膜はSiNxに限定されず、SiOxや他の絶縁性
材料でも良く、厚さも必要に応じて変えることが出き
る。また、半導体薄膜はa−Si(非晶質シリコン)に
限定されるものではなく、微結晶シリコン、多結晶シリ
コンであっても良く、半導体もシリコンに限定されるも
のではなく、SiC、GaAs、Cなどでも実施するこ
とができる。また、ソース・ドレイン電極は、実施例の
ような金属シリサイドの場合だけでなく、ITOの様な
光透過性の電極配線であれば同様な遮光効果を期待する
ことができる。
The gate insulating film and the passivation insulating film of the TFT are not limited to SiNx, but may be SiOx or another insulating material, and the thickness can be changed as required. Further, the semiconductor thin film is not limited to a-Si (amorphous silicon), but may be microcrystalline silicon or polycrystalline silicon. The semiconductor is not limited to silicon, but may be SiC, GaAs, C can also be implemented. The same light-shielding effect can be expected if the source / drain electrode is not only a metal silicide as in the embodiment but also a light-transmitting electrode wiring such as ITO.

【0032】また、第1および第2の絶縁基板は、ガラ
ス基板である必要はなく、表面が絶縁性の基板であれば
良く、例えばセラミックス基板、金属板や半導体基板表
面に絶縁膜を形成した複合基板であってももちろん構わ
ない。
The first and second insulating substrates need not be glass substrates, but may be insulating substrates. For example, an insulating film may be formed on a ceramic substrate, a metal plate or a semiconductor substrate. Of course, a composite substrate may be used.

【0033】TFTの金属を含むソ−ス・ドレイン領域
は含まれる金属がMo、W、Ta等の金属(高融点金
属)の他、金属シリサイド等のこれらの金属と半導体の
化合物等であり、半導体と比較して青〜紫外光領域の光
に対して反射率が比較的大きな材料である。また、ソ−
ス・ドレイン領域の表面に層状に形成されるものに限る
ものではなく、ソ−ス・ドレイン領域の半導体層全体に
金属が分散されているものでも良い。
In the source / drain region containing the metal of the TFT, the metal contained is not only a metal (high melting point metal) such as Mo, W and Ta, but also a compound of these metals and a semiconductor such as metal silicide, It is a material having a relatively high reflectance for light in the blue to ultraviolet region as compared with semiconductors. Also, the source
It is not limited to a layer formed on the surface of the source / drain region, but may be a layer in which metal is dispersed throughout the semiconductor layer in the source / drain region.

【0034】[0034]

【発明の効果】以上説明したように本発明によれば、光
リ−ク電流を低減するだけではなく、TFTを覆う遮光
膜が剥がれ難く、TFT動作を確実のものとすることが
でき、画素欠陥の発生を低減することが可能なアクティ
ブマトリクス型液晶表示装置を提供することができる。
As described above, according to the present invention, not only the light leakage current can be reduced, but also the light-shielding film covering the TFT is hardly peeled off, and the TFT operation can be assured. It is possible to provide an active matrix liquid crystal display device capable of reducing the occurrence of defects.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1の断面図FIG. 1 is a sectional view of a first embodiment of the present invention.

【図2】本発明の実施例1の平面図FIG. 2 is a plan view of the first embodiment of the present invention.

【図3】本発明の実施例1のV−I特性を説明する図FIG. 3 is a diagram illustrating a VI characteristic according to the first embodiment of the present invention.

【図4】本発明の実施例1のBMのスペクトル特性を示
す図
FIG. 4 is a diagram showing the spectral characteristics of the BM according to the first embodiment of the present invention.

【図5】本発明の実施例1の要部平面図FIG. 5 is a plan view of a main part of the first embodiment of the present invention.

【図6】本発明の効果を説明する図FIG. 6 is a diagram illustrating an effect of the present invention.

【図7】本発明の実施例2の断面図FIG. 7 is a sectional view of a second embodiment of the present invention.

【図8】本発明の実施例1の変形例を示す断面図FIG. 8 is a sectional view showing a modification of the first embodiment of the present invention.

【図9】従来の完全セルフアラインTFTの断面図FIG. 9 is a sectional view of a conventional completely self-aligned TFT.

【図10】従来の完全セルフアラインTFTを説明する
FIG. 10 is a diagram illustrating a conventional completely self-aligned TFT.

【符号の説明】[Explanation of symbols]

1…第1の絶縁性基板 2…ゲ−ト電極 3…ゲ−ト絶縁膜 4…a−Si半導体層 5…チャネル保護層 6…チャネル領域 7…ソ−ス・ドレイン領域 8…ソ−ス・ドレイン電極 9…パッシベーション膜 10…黒色レジスト 11…画素電極 12…液晶層 13…対向電極 15…第2の絶縁性基板 DESCRIPTION OF SYMBOLS 1 ... 1st insulating substrate 2 ... Gate electrode 3 ... Gate insulating film 4 ... a-Si semiconductor layer 5 ... Channel protective layer 6 ... Channel region 7 ... Source / drain region 8 ... Source・ Drain electrode 9 ... Passivation film 10 ... Black resist 11 ... Pixel electrode 12 ... Liquid crystal layer 13 ... Counter electrode 15 ... Second insulating substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 光志 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝 生産技術研究所内 (56)参考文献 特開 平6−208135(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1335 500 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Koji Ikeda 33, Shinisogo-cho, Isogo-ku, Yokohama-shi, Kanagawa Pref. ) Surveyed field (Int.Cl. 7 , DB name) G02F 1/1368 G02F 1/1335 500

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1の絶縁基板上に順次積層形成された半
導体薄膜、絶縁性のチャネル保護層のうち、このチャネ
ル保護層の下の前記半導体薄膜にチャネル領域が形成さ
れると共に、このチャネル領域の両側の前記半導体薄膜
に金属を含むソ−ス・ドレイン領域が形成された薄膜ト
ランジスタと、前記第1の絶縁基板上に形成され前記薄
膜トランジスタによって電荷の注入量を制御される表示
電極と、前記第1の絶縁基板上に形成され前記薄膜トラ
ンジスタを覆う遮光層と、前記第1の絶縁基板に対向し
て形成された第2の絶縁基板と、前記第1の絶縁基板と
前記第2の絶縁基板間に封入された液晶層とを有するア
クティブマトリクス型液晶表示装置において、前記チャ
ネル保護層上の前記遮光層の厚さd1 と、前記ソ−ス・
ドレイン領域上の前記遮光層の厚さd2 とに対して以下
の関係があることを特徴とするアクティブマトリクス型
液晶表示装置。 記 0.5μm≦d1 ≦3.0μm 1.1≦d2 /d1 ≦2.0
A channel region formed in the semiconductor thin film under the channel protection layer, the semiconductor region being formed of a semiconductor thin film and an insulating channel protection layer sequentially laminated on a first insulating substrate; A thin film transistor in which a source / drain region containing a metal is formed in the semiconductor thin film on both sides of the region, a display electrode formed on the first insulating substrate and controlling a charge injection amount by the thin film transistor; A light-shielding layer formed on a first insulating substrate and covering the thin-film transistor; a second insulating substrate formed to face the first insulating substrate; the first insulating substrate and the second insulating substrate in an active matrix liquid crystal display device having a liquid crystal layer sealed between a thickness d 1 of the light-shielding layer on the channel protection layer, the source - scan &
An active matrix type liquid crystal display device having the following relationship with the thickness d 2 of the light shielding layer on the drain region. 0.5 μm ≦ d 1 ≦ 3.0 μm 1.1 ≦ d 2 / d 1 ≦ 2.0
【請求項2】前記d2 /d1 が、1.4≦d2 /d1
1.8であることを特徴とする請求項1に記載のアクテ
ィブマトリクス型液晶表示装置。
2. The method according to claim 1, wherein d 2 / d 1 is 1.4 ≦ d 2 / d 1
2. The active matrix type liquid crystal display device according to claim 1, wherein the ratio is 1.8.
【請求項3】前記遮光層が黒色レジスト層であることを
特徴とする請求項1に記載のアクティブマトリクス型液
晶表示装置。
3. The active matrix type liquid crystal display device according to claim 1, wherein said light shielding layer is a black resist layer.
JP30863194A 1994-12-13 1994-12-13 Active matrix type liquid crystal display Expired - Fee Related JP3230942B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30863194A JP3230942B2 (en) 1994-12-13 1994-12-13 Active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30863194A JP3230942B2 (en) 1994-12-13 1994-12-13 Active matrix type liquid crystal display

Publications (2)

Publication Number Publication Date
JPH08166598A JPH08166598A (en) 1996-06-25
JP3230942B2 true JP3230942B2 (en) 2001-11-19

Family

ID=17983381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30863194A Expired - Fee Related JP3230942B2 (en) 1994-12-13 1994-12-13 Active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JP3230942B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (en) 1996-11-26 2004-05-05 三星电子株式会社 Liquid crystal display using organic insulating material and manufacturing methods thereof
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
JP4722538B2 (en) * 2005-04-25 2011-07-13 シャープ株式会社 Display device
CN114360371B (en) * 2021-11-30 2023-11-07 昆山国显光电有限公司 Display screen assembly and display device

Also Published As

Publication number Publication date
JPH08166598A (en) 1996-06-25

Similar Documents

Publication Publication Date Title
US7943933B2 (en) Thin film transistor substrate and display device with oxygen-containing layer
US7139045B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US7615783B2 (en) Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
FR2899982A1 (en) NETWORK SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY DEVICE COMPRISING THE SAME
US6559906B1 (en) Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
JPH09218425A (en) Liquid crystal display device and its production
JP2635885B2 (en) Thin film transistor and active matrix liquid crystal display
FR2895809A1 (en) LCD thin film transistor substrate formation by forming passivation film and pixel electrode where contact hole is formed by removing two photo-resist patterns, which remain on passivation film after etching transparent conductive film
US5953085A (en) Liquid crystal display device having a storage capacitor
KR100343307B1 (en) A method for manufacturing a thin film transistor
WO2018043472A1 (en) Active matrix substrate and method for manufacturing same
JPH05181159A (en) Active matrix type liquid crystal display element
JP2002141509A (en) Thin-film transistor and liquid crystal display
JP3230942B2 (en) Active matrix type liquid crystal display
KR100272266B1 (en) Thin film transistor and method of manufacturing same
US7924382B2 (en) Liquid crystal display device substrate, method of manufacturing liquid crystal display device substrate, liquid crystal display device and method of manufacturing liquid crystal display device
JP2002303879A (en) Active matrix substrate and manufacturing method therefor
KR101202982B1 (en) The substrate for LCD and method for fabricating the same
JPH10161151A (en) Active matrix type liquid crystal display device and its production
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
JP2004170656A (en) Liquid crystal display device and method for manufacturing the same
JPH0933944A (en) Liquid crystal display device
US6600196B2 (en) Thin film transistor, and manufacturing method thereof
JP3767204B2 (en) Electro-optic device
KR20080048726A (en) Array substrate for liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees