JP3227732B2 - Horizontal sync signal generator - Google Patents

Horizontal sync signal generator

Info

Publication number
JP3227732B2
JP3227732B2 JP24279991A JP24279991A JP3227732B2 JP 3227732 B2 JP3227732 B2 JP 3227732B2 JP 24279991 A JP24279991 A JP 24279991A JP 24279991 A JP24279991 A JP 24279991A JP 3227732 B2 JP3227732 B2 JP 3227732B2
Authority
JP
Japan
Prior art keywords
voltage
signal
phase detector
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24279991A
Other languages
Japanese (ja)
Other versions
JPH0564032A (en
Inventor
光晃 峰田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24279991A priority Critical patent/JP3227732B2/en
Publication of JPH0564032A publication Critical patent/JPH0564032A/en
Application granted granted Critical
Publication of JP3227732B2 publication Critical patent/JP3227732B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Receiver Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン(TV)
用クロックIC(半導体集積回路)として集積化するの
に好適の水平同期信号発生器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television (TV).
The present invention relates to a horizontal synchronization signal generator suitable for being integrated as a clock IC (semiconductor integrated circuit) for use.

【0002】[0002]

【従来の技術】図4は、従来のこの種の水平同期信号発
生器を示すブロック図である。
2. Description of the Related Art FIG. 4 is a block diagram showing a conventional horizontal synchronizing signal generator of this kind.

【0003】水平同期分離回路34は複合同期信号入力
端子33を介して複合同期信号を入力し、この複合同期
信号から水平同期信号を分離する。位相検波器35は、
この水平同期信号を基準として水平同期信号と電圧制御
発振器(以下、VCOという)36の出力との位相を比
較し、その結果に基づく制御電圧をVCO36に出力す
る。VCO36は、その入力側及び出力側が夫々引出し
端子31,32に接続されており、位相検波器35から
与えられた前記制御電圧に基づく周波数で発振する。
A horizontal sync separation circuit 34 inputs a composite sync signal via a composite sync signal input terminal 33 and separates a horizontal sync signal from the composite sync signal. The phase detector 35 is
The phase of the horizontal synchronization signal is compared with the output of a voltage controlled oscillator (hereinafter, referred to as VCO) 36 based on the horizontal synchronization signal, and a control voltage based on the result is output to the VCO 36. The VCO 36 has its input side and output side connected to the extraction terminals 31 and 32, respectively, and oscillates at a frequency based on the control voltage given from the phase detector 35.

【0004】このように、従来の水平同期信号発生器
は、常に水平同期信号に同期した発振周波数が得られる
PLL(Phase Locked Loop )回路を構成している。
As described above, the conventional horizontal synchronizing signal generator constitutes a PLL (Phase Locked Loop) circuit which can always obtain an oscillation frequency synchronized with the horizontal synchronizing signal.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た従来の水平同期信号発生器においては、以下に示す問
題点がある。即ち、従来の水平同期信号発生器において
は、複合同期信号から水平同期信号を分離するようにな
っており、直接水平同期信号を入力することができな
い。また、VCO36を単体で使用することが困難であ
る。更に、VCO36のフリーランニング周波数を調整
する場合は、引出し端子31に外部から電圧を与えて擬
似的に行なう必要があるが、VCO36の入力端は位相
検波器35に接続されているため、実際のフリーランニ
ング周波数に対してずれが生じやすく、安定した周波数
を得られないことがある。
However, the above-mentioned conventional horizontal synchronizing signal generator has the following problems. That is, in the conventional horizontal synchronizing signal generator, the horizontal synchronizing signal is separated from the composite synchronizing signal, and the horizontal synchronizing signal cannot be directly input. Also, it is difficult to use the VCO 36 alone. Further, when adjusting the free-running frequency of the VCO 36, it is necessary to apply a voltage from the outside to the extraction terminal 31 in a simulated manner. However, since the input terminal of the VCO 36 is connected to the phase detector 35, A deviation from the free running frequency is likely to occur, and a stable frequency may not be obtained.

【0006】本発明はかかる問題点に鑑みてなされたも
のであって、入力信号として複合同期信号の外に水平同
期信号を直接入力することができると共に、VCOのフ
リーランニング周波数を高精度で調整することができ
て、更にVCOを単体で使用することもできる水平同期
信号発生器を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such a problem, and allows a horizontal synchronizing signal to be directly input as an input signal in addition to a composite synchronizing signal, and adjusts a free running frequency of a VCO with high accuracy. It is another object of the present invention to provide a horizontal synchronizing signal generator capable of performing the above operation and further using a VCO alone.

【0007】[0007]

【課題を解決するための手段】本発明に係る水平同期信
号発生器は、電圧制御発振器と、複合同期信号を入力し
第1の水平同期信号を出力する水平同期分離回路と、第
2の水平同期信号が与えられる水平同期信号入力端子
と、第1のスイッチ制御信号に基づいて前記第1の水平
同期信号及び前記第2の水平同期信号のうちのいずれか
一方を選択的に出力する第1のスイッチ回路と、この第
1のスイッチ回路から出力された前記第1又は第2の水
平同期信号と前記電圧制御発振器の出力との位相を比較
しその結果に基づいて制御電圧を発生する位相検波器
と、この位相検波器の出力端と前記電圧制御発振器の入
力端との間に介装され第2のスイッチ制御信号に基づい
て動作する第2のスイッチ回路と、第3のスイッチ制御
信号に基づいて前記第1及び第2のスイッチ制御信号を
生成するスイッチ制御信号生成手段と、前記電圧制御発
振器のフリーランニング周波数調整用の信号を入力する
電圧制御端子と、を有することを特徴とする。
A horizontal synchronizing signal generator according to the present invention includes a voltage controlled oscillator, a horizontal synchronizing separation circuit for inputting a composite synchronizing signal and outputting a first horizontal synchronizing signal, and a second horizontal synchronizing signal generator. A horizontal synchronization signal input terminal to which a synchronization signal is applied; and a first which selectively outputs one of the first horizontal synchronization signal and the second horizontal synchronization signal based on a first switch control signal. And a phase detector for comparing a phase of the first or second horizontal synchronizing signal output from the first switch circuit with an output of the voltage controlled oscillator and generating a control voltage based on the result of the comparison. A second switch circuit interposed between an output terminal of the phase detector and an input terminal of the voltage-controlled oscillator, the second switch circuit operating based on a second switch control signal, and a third switch control signal. Based on the said And a switch control signal generating means for generating a second switch control signal, the voltage controlled onset
Input the signal for adjusting the free running frequency of the vibrator
And a voltage control terminal .

【0008】[0008]

【作用】本発明においては、位相検波器の前段に第1の
スイッチ回路が設けられている。この第1のスイッチ回
路は、第1のスイッチ制御信号に基づいて、水平同期分
離回路から出力された第1の水平同期信号又は水平同期
信号入力端子に与えられた第2の水平同期信号のうちの
いずれか一方を選択的に出力する。従って、本発明に係
る水平同期信号発生器に入力される信号は、複合同期信
号でもよく、水平同期信号を直接入力してもよい。
According to the present invention, a first switch circuit is provided before the phase detector. The first switch circuit outputs a first horizontal synchronization signal output from the horizontal synchronization separation circuit or a second horizontal synchronization signal applied to a horizontal synchronization signal input terminal based on the first switch control signal. Is selectively output. Therefore, the signal input to the horizontal synchronization signal generator according to the present invention may be a composite synchronization signal or a horizontal synchronization signal may be directly input.

【0009】また、本発明においては位相検波器と電圧
制御発振器との間に第2のスイッチ制御信号に基づいて
動作する第2のスイッチ回路が設けられている。この第
2のスイッチ回路がオン状態のときには、電圧制御発振
器は位相検波器の出力に基づく周波数で発振する。一
方、この第2のスイッチ回路がオフ状態のときには電圧
制御発振器の入力端が位相検波器と電気的に分離される
ため、電圧制御端子に周波数調整用の信号を入力して
圧制御発振器のフリーランニング周波数を高精度で調整
することができる。また、この電圧制御発振器を単体と
して使用することもできる。更に、前記電圧制御発振器
の出力端と前記位相検波器の入力端との間に介装され前
記第2のスイッチ制御信号に基づいて動作する第3のス
イッチ回路を設け、前記第2及び第3のスイッチ回路が
オフ状態となったときに前記位相検波器と前記電圧制御
発振器とが互いに電気的に分離されるようにすることに
より、電圧制御発振器だけでなく位相検波器をも単体と
して使用することができるようになる。
Further, in the present invention, a second switch circuit that operates based on a second switch control signal is provided between the phase detector and the voltage controlled oscillator. When the second switch circuit is on, the voltage controlled oscillator oscillates at a frequency based on the output of the phase detector. Meanwhile, because this second switching circuit is in the off state the input terminal of the voltage controlled oscillator is electrically separated from the phase detector, conductive if the input signal for frequency adjustment to the voltage control terminal <br/> The free running frequency of the pressure controlled oscillator can be adjusted with high accuracy. Further, this voltage-controlled oscillator can be used alone. Further, the voltage controlled oscillator
Between the output terminal of the phase detector and the input terminal of the phase detector.
The third switch operating based on the second switch control signal.
A switch circuit, wherein the second and third switch circuits are
The phase detector and the voltage control when turned off
So that the oscillator is electrically isolated from the
Therefore, not only the voltage controlled oscillator but also the phase detector
You can use it.

【0010】[0010]

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
Next, an embodiment of the present invention will be described with reference to the accompanying drawings.

【0011】図1は本発明の第1の実施例に係る水平同
期信号発生器を示すブロック図である。
FIG. 1 is a block diagram showing a horizontal synchronizing signal generator according to a first embodiment of the present invention.

【0012】水平同期分離回路21は入力端子13に入
力された複合同期信号から水平同期信号を分離する。こ
の水平同期分離回路21と位相検波器22との間には、
NAND回路6,7,8及びインバータ9からなる第1
のスイッチ回路が設けられている。即ち、NAND回路
8には水平同期分離回路21の出力(以下、第1の水平
同期信号という)及びスイッチ制御信号Xが与えられ、
NAND回路7には水平同期信号入力端子12に入力さ
れた水平同期信号(以下、第2の水平同期信号という)
及びインバータ9により反転されたスイッチ制御信号X
が与えられる。そして、これらのNAND回路7,9の
出力はNAND回路6に与えられ、このNAND回路6
の出力が位相検波回路22に与えられるようになってい
る。
The horizontal sync separation circuit 21 separates a horizontal sync signal from the composite sync signal input to the input terminal 13. Between the horizontal sync separation circuit 21 and the phase detector 22,
A first circuit comprising NAND circuits 6, 7, 8 and an inverter 9
Is provided. That is, the output (hereinafter, referred to as a first horizontal synchronization signal) of the horizontal synchronization separation circuit 21 and the switch control signal X are given to the NAND circuit 8.
The NAND circuit 7 has a horizontal synchronization signal (hereinafter, referred to as a second horizontal synchronization signal) input to the horizontal synchronization signal input terminal 12.
And the switch control signal X inverted by the inverter 9
Is given. The outputs of these NAND circuits 7 and 9 are applied to NAND circuit 6, and the output of NAND circuit 6
Is supplied to the phase detection circuit 22.

【0013】下記表1に、この第1のスイッチ回路の動
作を示す。
Table 1 below shows the operation of the first switch circuit.

【0014】[0014]

【表1】 [Table 1]

【0015】つまり、この第1のスイッチ回路は、制御
信号Xの状態値に基づいて、水平同期分離回路21によ
り複合同期信号から分離された第1の水平同期信号か、
又は端子12に与えられた第2の水平同期信号かのいず
れか一方を位相検波器22に出力する。
That is, the first switch circuit outputs the first horizontal synchronization signal separated from the composite synchronization signal by the horizontal synchronization separation circuit 21 based on the state value of the control signal X,
Alternatively, either one of the second horizontal synchronizing signals supplied to the terminal 12 is output to the phase detector 22.

【0016】また、位相検波器22とVCO23との間
には2個のMOSトランジスタ4及びインバータ5によ
り構成された第2のスイッチ回路が設けられている。こ
の第2のスイッチ回路は、スイッチ制御信号Yによりオ
ン−オフ動作する。
A second switch circuit comprising two MOS transistors 4 and an inverter 5 is provided between the phase detector 22 and the VCO 23. The second switch circuit is turned on and off by the switch control signal Y.

【0017】下記表2に、この第2のスイッチ回路の動
作を示す。
Table 2 below shows the operation of the second switch circuit.

【0018】[0018]

【表2】 [Table 2]

【0019】つまり、この第2のスイッチ回路は、制御
信号Yが“H”のときには位相検波器22の出力をVC
O23に伝達し、制御信号Yが“L”のときにはVCO
23の入力端と位相検波器22の出力端とを電気的に分
離する。
That is, the second switch circuit outputs the output of the phase detector 22 to VC when the control signal Y is "H".
O23, and when the control signal Y is "L", the VCO
The input terminal 23 and the output terminal of the phase detector 22 are electrically separated.

【0020】更に、抵抗15,16,17、コンパレー
タ1,2及びOR回路3によりスイッチ制御信号生成回
路が構成されている。即ち、抵抗15,16,17は電
源と接地との間に直列接続されており、コンパレータ1
には抵抗15,16の相互接続点の電圧v2 とスイッチ
制御端子10に与えられた電圧vX とが入力される。ま
た、コンパレータ2には抵抗16,17の相互接続点の
電圧v1 とスイッチ制御端子10に与えられた電圧vX
とが入力される。更に、OR回路3にはコンパレータ
1,2の出力が与えられる。そして、コンパレータ1の
出力がスイッチ制御信号Xとして前述の第1のスイッチ
回路に与えられ、OR回路3の出力がスイッチ制御信号
Yとして前述の第2のスイッチ回路に与えられる。
Further, a switch control signal generating circuit is constituted by the resistors 15, 16, 17, the comparators 1, 2 and the OR circuit 3. That is, the resistors 15, 16, and 17 are connected in series between the power supply and the ground, and the comparator 1
The voltage v 2 at the interconnection point between the resistors 15 and 16 and the voltage v X applied to the switch control terminal 10 are input to the switch. The comparator 2 has a voltage v 1 at the interconnection point of the resistors 16 and 17 and a voltage v X applied to the switch control terminal 10.
Is input. Further, the outputs of the comparators 1 and 2 are given to the OR circuit 3. Then, the output of the comparator 1 is supplied to the above-described first switch circuit as a switch control signal X, and the output of the OR circuit 3 is supplied to the above-described second switch circuit as a switch control signal Y.

【0021】このスイッチ制御信号生成回路において
は、スイッチ制御端子10に与えられる電圧vX が抵抗
16,17の接続点の電圧v1 よりも低い場合(即ち、
X <v1 ;以下、VL という)、電圧vX が抵抗1
6,17の相互接続点の電圧v1と抵抗15,16の相
互接続点の電圧v2 との間である場合(v1 <vX <v
2;以下、VM という)及び電圧vX が抵抗15,16
の相互接続点の電圧v2 よりも高い場合(v2 <vX
以下VH という)に、夫々下記表3に示すように制御信
号を発生する。
In this switch control signal generation circuit, when the voltage v X applied to the switch control terminal 10 is lower than the voltage v 1 at the connection point between the resistors 16 and 17 (ie,
v X <v 1 ; hereinafter, referred to as VL ), and the voltage v X is the resistance 1
(V 1 <v X <v) between the voltage v 1 at the interconnection point 6 and 17 and the voltage v 2 at the interconnection point between the resistors 15 and 16.
2; hereinafter, referred to as V M) and the voltage v X is the resistance 15, 16
For higher than the voltage v 2 of the interconnection point (v 2 <v X;
VH ), control signals are generated as shown in Table 3 below.

【0022】[0022]

【表3】 [Table 3]

【0023】即ち、スイッチ制御端子10に与えられる
電圧がVL のときには、位相検波器22には水平同期信
号入力端子12から入力された第2の水平同期信号が与
えられる。また、第2のスイッチ回路がオンになり、位
相検波器22の出力はVCO23に伝達される。従っ
て、この水平同期信号発生器は、第2の水平同期信号を
入力とするPLL回路を構成する。
That is, when the voltage applied to the switch control terminal 10 is V L , the second horizontal synchronizing signal input from the horizontal synchronizing signal input terminal 12 is applied to the phase detector 22. Further, the second switch circuit is turned on, and the output of the phase detector 22 is transmitted to the VCO 23. Therefore, this horizontal synchronizing signal generator constitutes a PLL circuit which receives the second horizontal synchronizing signal.

【0024】また、スイッチ制御端子10に与えられる
電圧がVM のときには、第2のスイッチ回路がオフ状態
になり、位相検波器22の出力端とVCO23の入力端
とは電気的に分離される。図2は、横軸に制御電圧をと
り、縦軸に発振周波数をとって、VCO23の制御特性
を示すグラフ図である。スイッチ制御端子10に与えら
れる電圧がVM のときには、第2のスイッチ回路がオフ
状態であるため、VCO23はフリーランニング周波数
0 で発振する。このときの制御電圧v0 はVCO23
内部の回路構成で決定される電圧であり、一定の値であ
る。このため、外部から制御電圧を与えなくても、フリ
ーランニング周波数を高精度で調整することができる。
また、この状態で端子11に制御電圧(vmin 〜v
max )を与えれば、VCO23は制御電圧に対応した周
波数で発振する。従って、この状態においては、VCO
23のフリーランニング周波数の調整が可能であると共
に、VCO23を単体で使用することも可能である。こ
の場合は、VCO23の出力は、端子14から外部に送
出される。
Further, when the voltage applied to the switch control terminal 10 is V M, the second switch circuit is turned off, is electrically separated from the input end of the output terminal and the VCO23 of the phase detector 22 . FIG. 2 is a graph showing the control characteristics of the VCO 23 with the horizontal axis representing the control voltage and the vertical axis representing the oscillation frequency. When the voltage applied to the switch control terminal 10 is V M, the second switch circuit for an off-state, VCO 23 oscillates in free-running frequency f 0. The control voltage v 0 at this time is VCO 23
This is a voltage determined by an internal circuit configuration, and is a constant value. Therefore, the free-running frequency can be adjusted with high accuracy without externally applying a control voltage.
In this state, the control voltage (v min to v
max ), the VCO 23 oscillates at a frequency corresponding to the control voltage. Therefore, in this state, the VCO
The free running frequency of the VCO 23 can be adjusted, and the VCO 23 can be used alone. In this case, the output of the VCO 23 is sent from the terminal 14 to the outside.

【0025】更に、スイッチ制御端子10に与えられる
電圧がVH のときには、位相検波器22には水平同期分
離回路21から出力された第1の水平同期信号が与えら
れる。また、位相検波器22の出力は、第2のスイッチ
回路を介してVCO23に伝達される。従って、この水
平同期信号発生器は、複合同期信号を入力とするPLL
回路を構成する。
Further, when the voltage applied to the switch control terminal 10 is V H , the first horizontal synchronizing signal output from the horizontal synchronizing separation circuit 21 is applied to the phase detector 22. Further, the output of the phase detector 22 is transmitted to the VCO 23 via the second switch circuit. Therefore, this horizontal synchronizing signal generator uses a PLL having a composite synchronizing signal as input.
Configure the circuit.

【0026】このように、本実施例においては、スイッ
チ制御端子10に与える電圧を制御することにより、複
合同期信号を入力とするPLL回路モード、水平同期信
号(第2の水平同期信号)を直接入力するPLL回路モ
ード又はVCOの調整若しくはVCOを単体で使用する
モードのうちから所望のモードを選択することができ
る。また、VCOを調整する場合は、VCOの入力端が
位相検波器と電気的に分離されるため、フリーランニン
グ周波数を高精度で調整することができる。
As described above, in this embodiment, by controlling the voltage applied to the switch control terminal 10, the PLL circuit mode in which the composite synchronizing signal is input, the horizontal synchronizing signal (second horizontal synchronizing signal) is directly transmitted. A desired mode can be selected from the input PLL circuit mode, the VCO adjustment, or the mode using the VCO alone. Further, when adjusting the VCO, the free-running frequency can be adjusted with high accuracy because the input terminal of the VCO is electrically separated from the phase detector.

【0027】図3は本発明の第2の実施例に係る水平同
期信号発生器を示すブロック図である。
FIG. 3 is a block diagram showing a horizontal synchronizing signal generator according to a second embodiment of the present invention.

【0028】本実施例が第1の実施例と異なる点はVC
O23の出力端と位相検波器22の入力端との間に第3
のスイッチ回路が設けられていることにあり、その他の
構成は基本的には第1の実施例と同様であるので、図3
において図1と同一物には同一符号を付してその詳しい
説明は省略する。
The difference between this embodiment and the first embodiment is that VC
A third terminal is provided between the output terminal of O23 and the input terminal of the phase detector 22.
Since the other configuration is basically the same as that of the first embodiment, FIG.
In FIG. 1, the same components as those in FIG.

【0029】第3のスイッチ回路は、第2のスイッチ回
路と同様に、2つのMOSトランジスタ18により構成
されている。そして、この第3のスイッチ回路は、制御
信号Yによりオン−オフ動作する。
The third switch circuit is composed of two MOS transistors 18 like the second switch circuit. Then, the third switch circuit is turned on / off by the control signal Y.

【0030】また、本実施例においては、位相検波器2
2のVCO23側入力に位相検波器入力端子19が設け
られており、出力側に位相検波器出力端子20が設けら
れている。
In this embodiment, the phase detector 2
2, a phase detector input terminal 19 is provided at the input of the VCO 23, and a phase detector output terminal 20 is provided at the output side.

【0031】本実施例においては、スイッチ制御端子1
0に与える電圧vX が電圧v1 以下の場合及び電圧v2
以上の場合は、第1の実施例と同様に動作する。また、
スイッチ制御端子10に与える電圧vX が電圧v1 と電
圧v2 との間である場合は、第2及び第3のスイッチ回
路はいずれもオフ状態になり、VCO23の入力側及び
出力側が位相検波器22と電気的に分離される。この場
合は、VCO23を単体で使用することができると共
に、位相検波器22を単体として使用することができ
る。
In this embodiment, the switch control terminal 1
When the voltage v X of the voltage v 1 below gives the 0 and the voltage v 2
In the above case, the operation is the same as in the first embodiment. Also,
When the voltage v X applied to the switch control terminal 10 is between voltage v 1 and the voltage v 2, both the second and the third switching circuit is turned off, the input side and the output side phase detection of VCO23 Is electrically separated from the container 22. In this case, the VCO 23 can be used alone, and the phase detector 22 can be used alone.

【0032】[0032]

【発明の効果】以上説明したように本発明によれば、位
相検波器の入力を切替える第1のスイッチ回路及び位相
検波器と電圧制御発振器との間に介装された第2のスイ
ッチ回路が設けられているから、複合同期信号及び水平
同期信号のいずれを入力としても正常に動作する。ま
た、電圧制御発振器の入力端と位相検波器とを電気的に
分離できるから、電圧制御発振器のフリーランニング周
波数の調整を高精度で実施できると共に、電圧制御発振
器を単体で使用することもできる。
As described above, according to the present invention, the first switch circuit for switching the input of the phase detector and the second switch circuit interposed between the phase detector and the voltage controlled oscillator are provided. Since it is provided, it operates normally when any of the composite synchronizing signal and the horizontal synchronizing signal is input. Further, since the input terminal of the voltage controlled oscillator and the phase detector can be electrically separated, the free running frequency of the voltage controlled oscillator can be adjusted with high accuracy, and the voltage controlled oscillator can be used alone.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例に係る水平同期信号発生
器を示すブロック図である。
FIG. 1 is a block diagram illustrating a horizontal synchronization signal generator according to a first embodiment of the present invention.

【図2】VCOの制御特性を示すグラフ図である。FIG. 2 is a graph showing control characteristics of a VCO.

【図3】本発明の第2の実施例に係る水平同期信号発生
器を示すブロック図である。
FIG. 3 is a block diagram showing a horizontal synchronization signal generator according to a second embodiment of the present invention.

【図4】従来の水平同期信号発生器を示すブロック図で
ある。
FIG. 4 is a block diagram showing a conventional horizontal synchronization signal generator.

【符号の説明】[Explanation of symbols]

1,2;コンパレータ 3;OR回路 4,18;MOSトランジスタ 5,9;インバータ回路 6,7,8;NAND回路 10;スイッチ制御端子 11;VCO制御端子 12;水平同期信号入力端子 13;複合同期信号入力端子 14;出力端子 15,16,17;抵抗 19;位相検波器入力端子 20;位相検波器出力端子 21,34;水平同期分離回路 22,35;位相検波器 23,36;VCO 1, 3; OR circuit 4, 18; MOS transistor 5, 9; inverter circuit 6, 7, 8; NAND circuit 10; switch control terminal 11; VCO control terminal 12; horizontal synchronization signal input terminal 13; Signal input terminal 14; output terminal 15, 16, 17; resistor 19; phase detector input terminal 20; phase detector output terminal 21, 34; horizontal sync separation circuit 22, 35; phase detector 23, 36;

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 5/04 - 5/12 H04N 5/50 - 5/63 Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H04N 5/04-5/12 H04N 5/50-5/63

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電圧制御発振器と、複合同期信号を入力
し第1の水平同期信号を出力する水平同期分離回路と、
第2の水平同期信号が与えられる水平同期信号入力端子
と、第1のスイッチ制御信号に基づいて前記第1の水平
同期信号及び前記第2の水平同期信号のうちのいずれか
一方を選択的に出力する第1のスイッチ回路と、この第
1のスイッチ回路から出力された前記第1又は第2の水
平同期信号と前記電圧制御発振器の出力との位相を比較
しその結果に基づいて制御電圧を発生する位相検波器
と、この位相検波器の出力端と前記電圧制御発振器の入
力端との間に介装され第2のスイッチ制御信号に基づい
て動作する第2のスイッチ回路と、第3のスイッチ制御
信号に基づいて前記第1及び第2のスイッチ制御信号を
生成するスイッチ制御信号生成手段と、前記電圧制御発
振器のフリーランニング周波数調整用の信号を入力する
電圧制御端子と、を有することを特徴とする水平同期信
号発生器。
1. A voltage controlled oscillator, a horizontal sync separation circuit for receiving a composite sync signal and outputting a first horizontal sync signal,
A horizontal synchronization signal input terminal to which a second horizontal synchronization signal is supplied; and selectively one of the first horizontal synchronization signal and the second horizontal synchronization signal based on a first switch control signal. A first switch circuit for outputting, a phase of the first or second horizontal synchronizing signal output from the first switch circuit, and a phase of an output of the voltage controlled oscillator, and a control voltage based on a result of the comparison. A phase detector that is generated, a second switch circuit that is interposed between an output terminal of the phase detector and an input terminal of the voltage-controlled oscillator and that operates based on a second switch control signal; a switch control signal generating means for generating the first and second switch control signal based on the switch control signal, the voltage controlled onset
Input a signal for adjusting the free running frequency of the vibrator
And a voltage control terminal .
【請求項2】 前記電圧制御発振器の出力端と前記位相
検波器の入力端との間に介装され前記第2のスイッチ制
御信号に基づいて動作する第3のスイッチ回路を有し、
前記第2及び第3のスイッチ回路が非導通状態となった
ときに前記位相検波器と前記電圧制御発振器とが互いに
電気的に分離されることを特徴とする請求項1に記載の
水平同期信号発生器。
2. A have a third switch circuit which operates based on the interposed the second switch control signal between the input end of the output terminal and the phase detector of the voltage controlled oscillator,
The second and third switch circuits are turned off.
Sometimes the phase detector and the voltage controlled oscillator
The horizontal synchronization signal generator according to claim 1, wherein the horizontal synchronization signal generator is electrically separated .
JP24279991A 1991-08-28 1991-08-28 Horizontal sync signal generator Expired - Fee Related JP3227732B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24279991A JP3227732B2 (en) 1991-08-28 1991-08-28 Horizontal sync signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24279991A JP3227732B2 (en) 1991-08-28 1991-08-28 Horizontal sync signal generator

Publications (2)

Publication Number Publication Date
JPH0564032A JPH0564032A (en) 1993-03-12
JP3227732B2 true JP3227732B2 (en) 2001-11-12

Family

ID=17094463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24279991A Expired - Fee Related JP3227732B2 (en) 1991-08-28 1991-08-28 Horizontal sync signal generator

Country Status (1)

Country Link
JP (1) JP3227732B2 (en)

Also Published As

Publication number Publication date
JPH0564032A (en) 1993-03-12

Similar Documents

Publication Publication Date Title
JPH027718A (en) Phase synchronizing loop circuit having high speed phase synchronizing current reducing and clamping circuit
US6140881A (en) Display apparatus with a circuit for controlling the input voltage of PLL according to display mode and method
JP3227732B2 (en) Horizontal sync signal generator
JPH09102739A (en) Pll circuit
JP3263621B2 (en) PLL circuit
US6424379B1 (en) Vertical synchronization separation circuit
JP2924803B2 (en) PLL frequency synthesizer circuit
JP2002010102A (en) Phase-controlling device for oscillator
JP3276718B2 (en) Microcomputer
JP2850543B2 (en) Phase locked loop
JP3157151B2 (en) Semiconductor integrated circuit
JPH06276089A (en) Pll circuit
JP3156425B2 (en) Horizontal AFC circuit
JP2714193B2 (en) Digital television receiver
JP2001077690A (en) Device and method for supplying clock
JPH0752843B2 (en) PLL circuit
JPH0481018A (en) Digital phase comparator
JPS6141192B2 (en)
JP3316364B2 (en) Display clock generation circuit
JPH03780Y2 (en)
JP2807227B2 (en) Horizontal image phase adjustment circuit
JPH05175858A (en) Pll circuit
JPS59127425A (en) Phase-locked circuit
JPH08162950A (en) Pll circuit with sweep function
JPS6141193B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees