JP3213671B2 - Power converter - Google Patents

Power converter

Info

Publication number
JP3213671B2
JP3213671B2 JP26255394A JP26255394A JP3213671B2 JP 3213671 B2 JP3213671 B2 JP 3213671B2 JP 26255394 A JP26255394 A JP 26255394A JP 26255394 A JP26255394 A JP 26255394A JP 3213671 B2 JP3213671 B2 JP 3213671B2
Authority
JP
Japan
Prior art keywords
snubber
diode
wide
self
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26255394A
Other languages
Japanese (ja)
Other versions
JPH08126302A (en
Inventor
秀夫 岡山
久 福盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26255394A priority Critical patent/JP3213671B2/en
Priority to CN95104866A priority patent/CN1047483C/en
Priority to DE1995141111 priority patent/DE19541111B4/en
Publication of JPH08126302A publication Critical patent/JPH08126302A/en
Application granted granted Critical
Publication of JP3213671B2 publication Critical patent/JP3213671B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08144Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】自己消弧形半導体素子を適用した
インバータ装置等の電力変換装置に関するものであり、
特に自己消弧形半導体素子の保護回路であるスナバ回路
の構成要素の配置および接続方法に関し、スナバ回路内
のインダクタンスを低減するスナバ回路の構造に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter such as an inverter using a self-extinguishing type semiconductor device.
In particular, the present invention relates to a method for arranging and connecting components of a snubber circuit which is a protection circuit for a self-extinguishing semiconductor device, and more particularly to a structure of a snubber circuit for reducing inductance in the snubber circuit.

【0002】[0002]

【従来の技術】図29は、例えば特開平4-229078号公報に
示された従来の電力変換装置の、特に自己消弧形半導体
素子のスナバ回路の配置および接続方法に関するもので
ある。従来例において、1は自己消弧形半導体素子の一
例としてのGTO(Gate Turn-off) サイリスタ(以下G
TOと略す)、2はスナバダイオード、3はスナバコン
デンサであり、スナバダイオード2とスナバコンデンサ
3の直列体からなるスナバ回路が自己消弧形半導体素子
1のバイパス回路を構成している。4はスナバコンデン
サ3の電極の一端であるコンデンサフード、5はスナバ
コンデンサ3の電極の他端、6はスナバダイオード2の
陽極とスナバコンデンサ3の電極4との接続体、7はG
TO1とスナバコンデンサの電極5との接続体、8はG
TO1の冷却フィン、9はGTO1とスナバダイオード
2の冷却フィンである。この公報には、図示していない
スナバ回路に存在する寄生インダクタンスの低減がGT
O1に接続されるスナバ回路を構成するスナバコンデン
サ3の一方の端子4を、コンデンサ3を部分的に取り囲
む良導電性のコンデンサフードとして構成することによ
り達成され、この手段はスナバ回路の電気的な線路ルー
プ長を出来るだけ小さく保持するという思想に基づいて
いると記載されている。また対象となるGTO1として
2kAのターンオフ電流を有し、4.5kV 程度の定格電圧を
有するGTOを対象としている。この程度の電気定格を
有する現状のGTOのシリコンウエハーの直径は約4イ
ンチ程度である。またスナバコンデンサ3の静電容量は
2.5uF と記載されている。更に従来例の具体的なスナバ
ダイオード2としては、定格電流が低く、比較的寄生イ
ンダクタンスの大きいスタッド形ダイオードを用いてい
る。このスナバダイオード2は冷却フィン9に固定接続
されている。
2. Description of the Related Art FIG. 29 relates to a conventional power converter disclosed in, for example, Japanese Patent Application Laid-Open No. 4-229078, particularly to a method of arranging and connecting a snubber circuit of a self-extinguishing semiconductor device. In the conventional example, reference numeral 1 denotes a GTO (Gate Turn-off) thyristor (hereinafter referred to as G) as an example of a self-extinguishing semiconductor device.
2 is a snubber diode, 3 is a snubber capacitor, and a snubber circuit composed of a series body of the snubber diode 2 and the snubber capacitor 3 constitutes a bypass circuit of the self-extinguishing type semiconductor element 1. 4 is a capacitor hood which is one end of the electrode of the snubber capacitor 3, 5 is the other end of the electrode of the snubber capacitor 3, 6 is a connection between the anode of the snubber diode 2 and the electrode 4 of the snubber capacitor 3, 7 is G
The connection between TO1 and the electrode 5 of the snubber capacitor, 8 is G
Cooling fins 9 of TO1 and cooling fins 9 of GTO1 and snubber diode 2 are provided. This publication discloses that the reduction of parasitic inductance existing in a snubber circuit (not shown) is described in GT.
This is achieved by configuring one terminal 4 of the snubber capacitor 3 constituting the snubber circuit connected to O1 as a well-conductive capacitor hood that partially surrounds the capacitor 3, and this means is provided by the electrical connection of the snubber circuit. It is described as being based on the idea of keeping the line loop length as small as possible. Also, the target GTO 1 has a turn-off current of 2 kA and a rated voltage of about 4.5 kV. The diameter of a current GTO silicon wafer having such an electrical rating is about 4 inches. The capacitance of the snubber capacitor 3 is
It is described as 2.5uF. Further, as a specific snubber diode 2 of the conventional example, a stud type diode having a low rated current and a relatively large parasitic inductance is used. The snubber diode 2 is fixedly connected to the cooling fin 9.

【0003】[0003]

【発明が解決しようとする課題】従来の電力変換装置は
以上のように構成されているので、例えば現在開発中の
直径が6インチ以上のシリコンウエハーを用いて製造さ
れる自己消弧形半導体素子、例えばGTOを適用した場
合、その電気定格は6kV、6kA以上となる。従って従来
のシリコンウエハーの直径が4インチ程度のGTOに対
する絶縁レベルとは絶縁レベルが全く異なり、必要な絶
縁距離が必然的に長くなる。また自己消弧形半導体素子
がターンオフして遮断する電流値が大きくなり、スナバ
回路にバイパスされる電流値が大きくなるために、定格
電流の大きく、かつ静電容量の大きなスナバコンデンサ
(例えばターンオフ電流が6kAであれば6uF程度)とス
ナバダイオードが必要となり、接続すべき端子間距離が
必然的に長くなる。従ってスナバ回路の電気的な線路ル
ープ長が必然的に大きくなり、従来のスナバ回路の接続
方法をそのまま適用しても、電気的な線路ループ長を出
来るだけ小さく保持するという従来例の基本思想を遵守
することが容易ではなくなる。また従来例では触れられ
ていないが、自己消弧形半導体素子、例えば電力変換器
の制御性能を向上させるために、GTOのスイッチング
周波数を高周波化すると、スナバ回路に流れ込む実効電
流値が大きくなり、スナバコンデンサ、スナバダイオー
ドが大型化して、前述した基本思想を遵守することが更
に困難になる。
Since the conventional power converter is constructed as described above, for example, a self-extinguishing type semiconductor device manufactured using a silicon wafer having a diameter of 6 inches or more, which is currently under development, is used. For example, when GTO is applied, its electrical rating is 6 kV, 6 kA or more. Therefore, the insulation level is completely different from the insulation level of a conventional silicon wafer for GTO having a diameter of about 4 inches, and the necessary insulation distance is inevitably long. In addition, since the current value at which the self-extinguishing type semiconductor element is turned off and cut off increases, and the current value bypassed to the snubber circuit increases, a snubber capacitor having a large rated current and a large capacitance (for example, a turn-off current) Is about 6 uF if the current is 6 kA), and a snubber diode is required, and the distance between the terminals to be connected is inevitably increased. Therefore, the electric line loop length of the snubber circuit is inevitably increased, and the basic idea of the conventional example that the electric line loop length is kept as small as possible even if the conventional connection method of the snubber circuit is applied as it is. It will not be easy to comply. Also, although not mentioned in the conventional example, when the switching frequency of the GTO is increased to improve the control performance of the self-extinguishing semiconductor device, for example, the power converter, the effective current value flowing into the snubber circuit increases, The size of the snubber capacitor and the snubber diode increases, and it becomes more difficult to comply with the above-described basic idea.

【0004】さて、スナバ回路に存在する寄生インダク
タンスが増加すると、自己消弧形半導体素子の電流遮断
時のターンオフ損失が増加する。これを図30を用いて説
明する。図30は自己消弧形半導体素子の電流遮断時の典
型的なアノードカソード間電圧VAK、アノードカソード
電流IAKの波形である。自己消弧形半導体素子の電流が
遮断電流から降伏していくと、余剰電流はスナバ回路に
バイパスされる。このバイパスされる電流ISNはスナバ
コンデンサの充電電圧VCSを発生する。加えてバイパス
電流ISNは、図示した降伏していく電流IAKの電流変化
率di/dt の絶対値と同じ電流変化率を伴うので、その電
流変化率と寄生インダクタンスとの積で決まる電圧VLS
がスナバ回路内に発生する。またスナバダイオードにお
いて発生する過渡電圧VDSは、電流変化率di/dt の絶対
値の増加に伴って増加する。従って自己消弧形半導体素
子に印加される電圧は、スナバコンデンサの充電電圧V
CSと寄生インダクタンスの誘起電圧VLSとスナバダイオ
ードの過渡電圧VDSの和となり、図中時刻T1に示され
るスパイク状電圧VDSP を生じる。スナバ回路にバイパ
スされる電流ISNの変化率di/dt に起因している電圧
は、自己消弧形半導体素子がターンオフ動作を完了する
T1以降になれば発生しなくなり、自己消弧型半導体素
子にかかる電圧VAKはスナバコンデンサの充電電圧VCS
だけになる。一方、寄生インダクタンスに蓄積されたエ
ネルギーは、スナバコンデンサの過剰な充電電圧を発生
させ、時刻T2における自己消弧形半導体素子に印加さ
れる電圧の最大値VDMを増加させる要因の一つとなる。
また、このターンオフ動作における自己消弧形半導体素
子の損失は、自己消弧形半導体素子の電流IAKと電圧V
AKの積により近似的に求められるため、スナバ回路に存
在する寄生インダクタンスは、その損失を増加させる要
因と成る。この損失は、電力変換器の効率低下要因とな
るだけでなく、その損失量の程度によっては、自己消弧
形半導体素子の冷却能力との平衡状態を崩すことにな
り、温度上昇による素子破壊の要因となる。
When the parasitic inductance existing in the snubber circuit increases, the turn-off loss of the self-extinguishing type semiconductor device at the time of current interruption increases. This will be described with reference to FIG. FIG. 30 shows typical waveforms of the anode-cathode voltage V AK and the anode-cathode current I AK when the current of the self-extinguishing semiconductor device is cut off. When the current of the self-extinguishing semiconductor device falls off from the cutoff current, the surplus current is bypassed to the snubber circuit. This bypassed current I SN generates a charging voltage V CS for the snubber capacitor. In addition, since the bypass current I SN has the same current change rate as the absolute value of the current change rate di / dt of the illustrated breakdown current I AK , the voltage V determined by the product of the current change rate and the parasitic inductance. LS
Occurs in the snubber circuit. Also, the transient voltage V DS generated in the snubber diode increases with an increase in the absolute value of the current change rate di / dt. Therefore, the voltage applied to the self-extinguishing semiconductor element is the charging voltage V of the snubber capacitor.
The sum of CS , the induced voltage V LS of the parasitic inductance, and the transient voltage V DS of the snubber diode generates a spike-like voltage V DSP shown at time T1 in the figure. The voltage caused by the rate of change di / dt of the current I SN bypassed to the snubber circuit is not generated when the self-extinguishing type semiconductor device completes the turn-off operation after T1. charging voltage V CS of voltage V AK is the snubber capacitor according to
Only. On the other hand, the energy stored in the parasitic inductance generates an excessive charging voltage of the snubber capacitor, and is one of the factors that increase the maximum value VDM of the voltage applied to the self-extinguishing semiconductor device at time T2.
The loss of the self-extinguishing type semiconductor element in the turn-off operation is based on the current I AK and the voltage V
Since it is approximately obtained by the product of AK , the parasitic inductance present in the snubber circuit is a factor that increases the loss. This loss not only causes a reduction in the efficiency of the power converter, but also, depending on the degree of the loss, breaks the equilibrium state with the cooling capacity of the self-extinguishing type semiconductor element, and causes element destruction due to temperature rise. It becomes a factor.

【0005】このようにスナバ回路に存在する寄生イン
ダクタンスの増加は、スナバ回路が持つ基本機能である
自己消弧形半導体素子の保護回路の役割を果たせないど
ころか、電力変換器の信頼性を低下させる、あるいは自
己消弧形半導体素子をターンオフ電流を低減して使用し
なければならず、素子利用率を低下させるなどの問題が
あった。
As described above, the increase in the parasitic inductance existing in the snubber circuit does not function as a protection circuit for the self-extinguishing type semiconductor element, which is a basic function of the snubber circuit, but also lowers the reliability of the power converter. Alternatively, a self-extinguishing type semiconductor device must be used with a reduced turn-off current, which causes a problem such as a reduction in device utilization.

【0006】本発明は、上記のような問題点を解決する
ためになされたもので、自己消弧形半導体素子の電気定
格が大きく、その保護回路であるスナバ回路の構成部品
が大型化した場合でも、スナバ回路に存在する寄生イン
ダクタンスを低減できる電力変換装置を得ることを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has been made in the case where the electric rating of the self-extinguishing type semiconductor element is large and the components of the snubber circuit which is the protection circuit are enlarged. However, it is an object of the present invention to obtain a power converter that can reduce parasitic inductance existing in a snubber circuit.

【0007】[0007]

【課題を解決するための手段】本発明にかかる電力変換
装置は、自己消弧型半導体素子と、前記自己消弧型半導
体素子のバイパス回路に接続され、スナバダイオードと
スナバコンデンサの直列体からなるスナバ回路と、一端
が上記自己消弧型半導体素子に他端が上記スナバダイオ
ードに接続される第1の幅広導体、一端が上記自己消弧
型半導体素子に他端が上記スナバコンデンサに接続され
る第2の幅広導体、及び一端が上記スナバダイオードに
他端が上記スナバコンデンサに接続される第3の幅広導
体を有する複数の帯状の幅広導体とを備え、 前記自己消
弧形半導体素子の中心と前記スナバダイオードの中心を
結んだ線分と、前記スナバダイオードの中心と前記スナ
バコンデンサの電極の中心を結んだ線分と、前記スナバ
コンデンサの電極の中心と前記自己消弧形半導体素子の
中心を結んだ線分とが同一面に含まれるよう前記自己消
弧型半導体素子、前記スナバダイオードおよび前記スナ
バコンデンサを配置し、前記幅広導体をすべて平行な位
置関係に配置したものである。
A power converter according to the present invention comprises a self-extinguishing type semiconductor device and the self-extinguishing type semiconductor device.
Connected to the bypass circuit of the body element,
A snubber circuit consisting of a series body of snubber capacitors and one end
Is the self-extinguishing type semiconductor device and the other end is the snubber diode.
A first wide conductor connected to the circuit, one end of which is self-extinguishing
The other end of the die is connected to the snubber capacitor
A second wide conductor, one end of which is connected to the snubber diode.
Third wide conductor having the other end connected to the snubber capacitor
And a plurality of strip-like wide conductor having a body, said self-turn
The center of the arc-shaped semiconductor element and the center of the snubber diode
The connected line segment, the center of the snubber diode and the snubber
The line connecting the center of the capacitor electrode and the snubber
The center of the capacitor electrode and the self-extinguishing semiconductor device
The self-extinguishing function so that the line connecting the centers is included in the same plane
Arc-shaped semiconductor device, said snubber diode and said snubber
The bus capacitor arranged, all the wide conductor in which arranged in a parallel positional relationship.

【0008】また、前記幅広導体の幅は、それが相互に
接続される少なくとも2つの電極面幅のうち最も小さ
ものの幅以上であるように構成してもよい。
[0008] The width of the wide conductor is determined by
May be configured such that the width or more of the most small <br/> have one of the connected at least two electrode surfaces of the width.

【0009】また、前記幅広導体のうちの2つを互いに
近接して配置し、これらの幅広導体に電流が逆方向に流
れるようにしてもよい
In addition, two of the wide conductors are arranged close to each other , and a current flows through these wide conductors in opposite directions.
It may be made to be .

【0010】また、前記スナバコンデンサの2つの電極
に接続される前記幅広導体を平行に近接させて対とし、
前記対をなす幅広導体の間に誘電体を挿入してもよい。
Also, two electrodes of the snubber capacitor
The wide conductors connected to each other are paired in parallel close to each other,
A dielectric may be inserted between the pair of wide conductors.

【0011】また、前記自己消弧型半導体素子を直列ま
たは直並列に複数接続してもよい。
Further , the self-extinguishing type semiconductor elements are connected in series.
Or a plurality may be connected in series / parallel.

【0012】さらに、電力変換装置が3レベルインバー
タであってもよい。
[0012] Further, the power conversion device is a three-level invar.
Data.

【0013】[0013]

【0014】[0014]

【0015】[0015]

【0016】[0016]

【作用】発明に係る電力変換装置は、スナバ回路のイ
ンダクタンスを低減でき、従って自己消弧形半導体素子
の遮断時における損失を低減することができる。
The power converter according to the present invention can reduce the inductance of the snubber circuit, and can reduce the loss when the self-extinguishing type semiconductor element is cut off.

【0017】また、前記スナバコンデンサの2つの電極
に接続される前記幅広導体を平行に近接させて対とし、
前記対をなす幅広導体の間に誘電体を挿入することで、
スナバコンデンサの容量を等価的に増加させ、自己消弧
形半導体素子の遮断時における損失を低減することがで
きる。
Also, two electrodes of the snubber capacitor
The wide conductors connected to each other are paired in parallel close to each other,
By inserting a dielectric between the pair of wide conductors,
It is possible to equivalently increase the capacity of the snubber capacitor and reduce the loss when the self-extinguishing type semiconductor element is cut off.

【0018】また、前記自己消弧型半導体素子を直列ま
たは直並列に複数接続することで、高電圧または大電力
の電力変換装置においてスナバ回路のインダクタンスを
低減し、自己消弧形半導体素子の遮断時における損失を
低減することができる。
Further , the self-extinguishing type semiconductor elements are connected in series.
Alternatively, by connecting a plurality of power supply devices in series and parallel, the inductance of the snubber circuit in a high-voltage or high-power power converter can be reduced, and the loss when the self-extinguishing semiconductor device is cut off can be reduced.

【0019】また、電力変換装置が3レベルインバータ
であれば、3レベルインバータにおいて、スナバ回路の
インダクタンスを低減し、自己消弧形半導体素子の遮断
時における損失を低減することができる。
The power converter is a three-level inverter.
Then, in the three-level inverter, the inductance of the snubber circuit can be reduced, and the loss when the self-extinguishing type semiconductor element is cut off can be reduced.

【0020】[0020]

【0021】[0021]

【実施例】実施例1. この発明の第1の実施例を図について説明する。図1は
自己消弧形半導体素子のスナバ回路の構造の側面図を示
す。ここでは自己消弧形半導体素子1の一例として、G
TOサイリスタ(以下GTO)を取り上げるが、電極面
が平形であれば、逆導通形GTOサイリスタ、IGB
T、SIサイリスタ、SICなどにも適用できる。なお
図1では、フリーホイールダイオード、スナバ抵抗ある
いはスナバエネルギー回生回路などに用いられる追加的
な構成要素は省略しているが、ここで示す基本構造に適
用できることは言うまでもない。また絶縁物、圧接用構
造体等も省略している。1はGTO、2はスタッド形で
はなく、平形のスナバダイオード、3はスナバコンデン
サ、10はGTO1の陽極に圧接された冷却フィン(導体
でも良い)、11はGTO1の陰極に圧接された冷却フィ
ン(導体でも良い)、12、13はスナバコンデンサ3の電
極、14は冷却フィン10(GTO1の陽極の延長)とスナ
バダイオード2の陽極とを接続する帯状の幅広導体、15
はスナバダイオード2の陰極とスナバコンデンサ3の電
極12とを接続する幅広導体、16はスナバコンデンサ3の
電極13と冷却フィン11(GTO1の陰極の延長)を接続
する幅広導体である。なおスナバダイオード2の冷却に
ついては、冷却フィン10と幅広導体14との一体化におい
て実現しても良いし、個別に冷却フィンなどの冷却手段
を追加しても良い。
[Embodiment 1] A first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a side view of the structure of a snubber circuit of a self-extinguishing semiconductor device. Here, as an example of the self-extinguishing semiconductor device 1, G
A TO thyristor (hereinafter GTO) will be taken up, but if the electrode surface is flat, a reverse conducting GTO thyristor, IGB
It is also applicable to T, SI thyristor, SIC, and the like. In FIG. 1, additional components used for a freewheel diode, a snubber resistor, a snubber energy regenerating circuit and the like are omitted, but it goes without saying that the present invention can be applied to the basic structure shown here. Further, the insulator, the press-contact structure, and the like are omitted. 1 is a GTO, 2 is a flat snubber diode, not a stud type, 3 is a snubber capacitor, 10 is a cooling fin (may be a conductor) pressed against the anode of GTO1, and 11 is a cooling fin pressed against the cathode of GTO1 ( Conductors); 12, 13 are electrodes of the snubber capacitor 3; 14 is a strip-shaped wide conductor connecting the cooling fin 10 (extension of the anode of the GTO 1) to the anode of the snubber diode 2;
Is a wide conductor connecting the cathode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3, and 16 is a wide conductor connecting the electrode 13 of the snubber capacitor 3 and the cooling fin 11 (an extension of the cathode of the GTO 1). The cooling of the snubber diode 2 may be realized by integrating the cooling fins 10 and the wide conductors 14, or individual cooling means such as cooling fins may be added.

【0022】 まず「電極面の平行の位置関係」について
説明する。スナバ回路構造の側面図である図1に示すよ
うに、6つ全ての電極面同士が角度を持たない、つまり
GTO1の陽極面あるいは陰極面に対して、スナバダイ
オード2の陽極面、陰極面、スナバコンデンサ3の電極
12、13の電極面の延長平面が空間で交わらない関係にあ
る。このような位置関係にある場合を「電極面の平行の
位置関係」と呼ぶことにする。これにより従来例に比較
して組立技術を各段に単純化でき、組立作業の簡素化が
図れる。特に幅広導体14、15、16についてU字形曲げ等
の加工を必要としないため、導体構造コストも低減でき
る。また、この構成は、後述する幅広導体の平行な位置
関係を可能にし、線路インダクタンスの低減を可能にす
る。
[0022] First described "parallel positional relation between the electrode surface". As shown in FIG. 1 which is a side view of the snubber circuit structure, all six electrode surfaces do not have an angle, that is, the anode surface or the cathode surface of the snubber diode 2 with respect to the anode surface or the cathode surface of the GTO 1. Electrode of snubber capacitor 3
The extended planes of the electrode surfaces 12 and 13 do not intersect in space. Such a positional relationship is referred to as “parallel positional relationship of the electrode surfaces”. As a result, the assembling technique can be simplified at each stage as compared with the conventional example, and the assembling work can be simplified. In particular, since the wide conductors 14, 15, 16 do not require processing such as U-shaped bending, the conductor structure cost can be reduced. Further, this configuration enables a parallel positional relationship of the wide conductors described later, and enables a reduction in line inductance.

【0023】 次に「電極面の直線の位置関係」について
説明する。スナバ回路構造の平面図を図2に示す。説明
の都合上、図2ではGTO1とスナバダイオード2との
接続と、スナバダイオード2とスナバコンデンサ3との
接続と、スナバコンデンサ3とGTO1との接続につい
て個別に記載しているが、本来は重なって組立てられる
ものである。図2に示すように、前提条件としては上面
図で見て、GTO1の中心Aとスナバダイオードの中心
Bを直線で結んだ中心線ABと、スナバダイオード2の
中心Bとスナバコンデンサ3の電極12の中心Cを直線で
結んだ中心線BCと、スナバコンデンサ3の電極13の中
心DとGTO1の中心Aとを直線で結んだ中心線DAと
が、一直線上にあるような位置関係にある場合を「電極
面の直線の位置関係」と呼ぶことにする。なおスナバコ
ンデンサ3の電極12、13については、通常図3に示すよ
うに、平面図で見ると幾つかの端子(ここでは端子数を
3とした)の集合体となっている。ここで示すスナバコ
ンデンサ3の電極12、13の中心としては、図3に示すよ
うに、端子の集合体の中心を意味している。この構成
は、幅広導体の平面図上での重なりを確保し、後述の線
路インダクタンスの低減を可能にする。
Next the "positional relationship of the electrode surface straight line" it will be described. FIG. 2 shows a plan view of the snubber circuit structure. For convenience of explanation, FIG. 2 separately describes the connection between the GTO 1 and the snubber diode 2, the connection between the snubber diode 2 and the snubber capacitor 3, and the connection between the snubber capacitor 3 and the GTO 1; It can be assembled. As shown in FIG. 2, as a precondition, as viewed from the top view, a center line AB connecting a center A of the GTO 1 and a center B of the snubber diode with a straight line, a center B of the snubber diode 2 and an electrode 12 of the snubber capacitor 3 are shown. A center line BC connecting the center C of the snubber capacitor 3 with a straight line and a center line DA connecting the center D of the electrode 13 of the snubber capacitor 3 and the center A of the GTO 1 are in a straight line. Is referred to as a “linear positional relationship between the electrode surfaces”. The electrodes 12 and 13 of the snubber capacitor 3 are usually an aggregate of several terminals (here, the number of terminals is 3) when viewed in a plan view, as shown in FIG. As shown in FIG. 3, the center of the electrodes 12 and 13 of the snubber capacitor 3 means the center of a group of terminals. This configuration ensures that the wide conductors overlap in a plan view, and enables reduction of the line inductance described later.

【0024】 次に「幅広導体の平行の位置関係」につい
て説明する。スナバ回路構造の側面図である図1におい
て、幅広導体14、15、16同士が角度を持たない、つまり
GTO1の陽極面あるいは陰極面に対して、幅広導体1
4、15、16の延長平面が空間で交わらない関係にある。
このような位置関係にある場合を「幅広導体の平行の位
置関係」と呼ぶことにする。この構成は、後述の線路イ
ンダクタンスの低減を可能にする。
Next the "parallel positional relationship of the wide conductor" it will be described. In FIG. 1, which is a side view of the snubber circuit structure, the wide conductors 14, 15, and 16 have no angle, that is, the wide conductor 1
The extension planes of 4, 15, and 16 do not intersect in space.
Such a positional relationship is referred to as a “parallel positional relationship between wide conductors”. This configuration makes it possible to reduce the line inductance described later.

【0025】 次に幅広導体の幅の規定について説明す
る。具体的には少なくとも2つの電極端子を接続する導
体が、接続される少なくとも2つの端子の幅について小
さい方の端子の幅以上の幅広導体であることについて説
明する。GTO1の陽極(陰極)、スナバダイオード2
の陽極(陰極)、スナバコンデンサ3の電極12、13が全
て同じ幅を持つものである場合は極めて少ない。従っ
て、スナバ回路構造の上面図である図2に示すように、
例えば電極の幅を、GTO1、スナバコンデンサ3、ス
ナバダイオード2の順に大きい場合を仮定して説明す
る。GTO1の冷却フィン10とスナバダイオード2の陽
極を接続する幅広導体14については、少なくともスナバ
ダイオード2の電極幅以上の幅広導体を適用し、スナバ
ダイオード2の陰極とスナバコンデンサ3の電極12を接
続する幅広導体15については、少なくともスナバダイオ
ード2の電極幅以上の幅広導体15を適用し、スナバコン
デンサ3の電極13とGTO1の冷却フィン11を接続する
幅広導体16については、少なくともスナバコンデンサ3
の電極13の幅以上の幅広導体16を適用する。図2に示す
幅広導体14、15、16は、前述した幅広導体の幅の規定を
満足した具体例であり、この導体幅の最小条件を「幅広
導体の幅の規定」と呼ぶことにする。この構成は、高周
波電流の均一な分布を実現し、後述の線路インダクタン
スの低減を可能にする。
[0025] Next will be described the provision of the wide conductor. Specifically, it will be described that the conductor connecting the at least two electrode terminals is a wide conductor that is equal to or larger than the width of the terminal smaller than the width of the at least two terminals to be connected. GTO1 anode (cathode), snubber diode 2
(Anode) and the electrodes 12, 13 of the snubber capacitor 3 all have the same width. Therefore, as shown in FIG. 2, which is a top view of the snubber circuit structure,
For example, the description will be made on the assumption that the width of the electrodes is larger in the order of GTO1, snubber capacitor 3, and snubber diode 2. As the wide conductor 14 connecting the cooling fin 10 of the GTO 1 and the anode of the snubber diode 2, a wide conductor at least equal to the electrode width of the snubber diode 2 is applied, and the cathode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3 are connected. For the wide conductor 15, a wide conductor 15 having at least the electrode width of the snubber diode 2 is applied, and for the wide conductor 16 connecting the electrode 13 of the snubber capacitor 3 and the cooling fin 11 of the GTO 1, at least the snubber capacitor 3 is used.
A wide conductor 16 larger than the width of the electrode 13 is applied. The wide conductors 14, 15, and 16 shown in FIG. 2 are specific examples satisfying the above-described definition of the width of the wide conductor, and the minimum condition of the conductor width will be referred to as "the definition of the width of the wide conductor". This configuration realizes a uniform distribution of the high-frequency current and enables a reduction in the line inductance described later.

【0026】 更に幅広導体間の相互結合の規定について
説明する。具体的にはスナバダイオード2の陰極とスナ
バコンデンサ3の電極12とを接続する幅広導体15とスナ
バコンデンサ3の電極13とGTO1の陰極とを接続する
幅広導体16間の相互インダクタンスによる結合を持たせ
ることについて説明する。まず「電気工学ハンドブック
電気学会」を参照すると、2本の閉回路間相互インダ
クタンスMはノイマン公式である(1) 式で求められる。
Furthermore described provisions of mutual coupling between the wide conductor. More specifically, mutual inductance is provided between the wide conductor 15 connecting the cathode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3 and the wide conductor 16 connecting the electrode 13 of the snubber capacitor 3 and the cathode of the GTO 1. This will be described. First, referring to the “Electrical Engineering Handbook”, the mutual inductance M between two closed circuits is obtained by the Neumann formula (1).

【0027】[0027]

【数1】 (Equation 1)

【0028】これより、2本の電流値が等しければ、相
互インダクタンスMは線路間距離rに反比例し、電流ベ
クトルが作る角度θの余弦に比例する。それぞれの線路
の自己インダクタンスをLS とすれば、線路インダクタ
ンスLは(2)式で求められる。
From this, if the two current values are equal, the mutual inductance M is inversely proportional to the distance r between the lines, and is proportional to the cosine of the angle θ formed by the current vector. Assuming that the self-inductance of each line is L S , the line inductance L can be obtained by equation (2).

【0029】[0029]

【数2】 (Equation 2)

【0030】この値は負にはならないため、極力小さい
値とするためには、相互インダクタンスMは符号を負と
する可能な限り大きな値とし、LS の値に近づける必要
がある。つまり2本の線路に流れる電流の向きを正反
対、角度θで言えば、180 °(従って cosθ=−1)と
し、線路間距離rを可能な限り小さく取ることになる。
この条件を満足する導体の配置関係を「幅広導体間の相
互結合の規定」と呼ぶことにする。この構成により線路
インダクタンスの低減が可能となる。
Since this value does not become negative, in order to make the value as small as possible, the mutual inductance M needs to be as large as possible with a negative sign and approach the value of L S. In other words, the directions of the currents flowing in the two lines are exactly opposite to each other, that is, 180 ° (accordingly, cos θ = −1) in terms of the angle θ, and the distance r between the lines is set as small as possible.
The arrangement of conductors that satisfies this condition will be referred to as "the definition of mutual coupling between wide conductors". With this configuration, the line inductance can be reduced.

【0031】 次に図1、図2の具体例を用いて説明す
る。図1では、幅広導体14と幅広導体16、幅広導体15と
幅広導体16が前述した2本の線路の関係にある。まず幅
広導体14、15、16に流れる電流についてであるが、GT
O1が電流遮断を行うと、遮断された電流は図1の回路
にバイパスされるため、電流の絶対値としては全ての幅
広導体において同じであることは、キルヒホッフの法則
により明らかである。また幅広導体14、15の電流ベクト
ルと幅広導体16の電流ベクトルが持つ角度θは図2から
分かるように180 °である。さらにGTO1が電流を遮
断する際、幅広導体14、15、16に流れる電流は高周波電
流となるため、当然のことながら表皮効果を伴い、各幅
広導体には電流が均一に流れる。これにより、幅広導体
14と16については、幅広導体14から発生する磁束と、幅
広導体16から発生する磁束とが効果的に打ち消し合い、
相互インダクタンスMの絶対値の増加、ひいては線路イ
ンダクタンスLの低減につながる。この線路インダクタ
ンスLの低減効果を証明するために、図4に示す簡易モ
デル形状に対する中間くぼみ幅Xをパラメータとしたと
きの、線路インダクタンスと実抵抗の三次元解析結果を
図5に示す。この結果は、Xの増加に従ってインダクタ
ンスが減少しており、前述した線路間距離rの低減によ
る線路インダクタンスLの低減が可能であることを示し
ている。
[0031] Next Fig. 1 will be described with reference to the specific example of FIG. In FIG. 1, the wide conductor 14 and the wide conductor 16 and the wide conductor 15 and the wide conductor 16 are in the relationship of the two lines described above. First, regarding the current flowing through the wide conductors 14, 15, and 16, GT
When O1 interrupts the current, the interrupted current is bypassed to the circuit of FIG. 1, and it is clear from Kirchhoff's law that the absolute value of the current is the same for all wide conductors. The angle θ between the current vectors of the wide conductors 14 and 15 and the current vector of the wide conductor 16 is 180 ° as can be seen from FIG. Further, when the GTO 1 interrupts the current, the current flowing through the wide conductors 14, 15, 16 is a high-frequency current, and therefore naturally has a skin effect and the current flows uniformly through each wide conductor. This allows wide conductors
Regarding 14 and 16, the magnetic flux generated from the wide conductor 14 and the magnetic flux generated from the wide conductor 16 effectively cancel each other out,
This leads to an increase in the absolute value of the mutual inductance M and a reduction in the line inductance L. In order to prove the effect of reducing the line inductance L, FIG. 5 shows a three-dimensional analysis result of the line inductance and the actual resistance when the intermediate recess width X for the simple model shape shown in FIG. 4 is used as a parameter. This result indicates that the inductance decreases as X increases, and that the line inductance L can be reduced by reducing the inter-line distance r described above.

【0032】 従って以上の事柄をまとめると、GTO1
の電極面、スナバダイオード2の電極面、スナバコンデ
ンサ3の「電極面に関する平行の位置関係」は、各電極
面の接続手段に曲げ加工の少ない幅広導体を用いること
を可能とし、接続手段の自己インダクタンスが低減で
き、ひいてはスナバ回路内インダクタンスが低減する条
件となる。またGTO1の電極面、スナバダイオード2
の電極面、スナバコンデンサ3の「電極面に対する直線
の位置関係」は、幅広導体の電流の向きを0°と180 °
のみとし、幅広導体間の相互インダクタンスが増加で
き、ひいてはスナバ回路内インダクタンスが低減できる
条件となる。また「幅広導体の平行の位置関係」及び
「幅広導体の幅の規定」について、特に、接続する2つ
の電極のうち、電極幅の小さい方の幅以上の幅広導体の
適用は、幅広導体表面に均一に高周波電流を流すことを
可能とし、スナバ回路内インダクタンスが低減できる条
件となる。更に電流の向きが反対方向にある幅広導体間
距離を、相互結合を密にして相互インダクタンスの絶対
値を増加させるために近接させる「幅広導体間の相互結
合の規定」は、スナバ回路内インダクタンスを低減でき
る条件となる。またこれらの基本条件を遵守して実現し
たスナバ回路を自己消弧形半導体素子のバイパス回路に
接続することにより、図30に示すスパイク的に発生する
電圧VDSP を低減でき、ターンオフ損失を低減できるこ
とになる。また、上記の構成は自己消弧形半導体素子、
スナバダイオード、スナバコンデンサおよび幅広導体が
構成する回路の側面図上での面積を総断面積に比べて縮
小する構成でもある。回路のインダクタンスは他の条件
が同じであれば回路の囲む面積にほぼ比例する性質があ
るので、上記の構成によりインダクタンスの低減が可能
となる。
[0032] Thus, when the summary of the above matters, GTO1
The electrode surface of the snubber diode 2, the electrode surface of the snubber diode 2, and the "parallel positional relationship with respect to the electrode surface" of the snubber capacitor 3 make it possible to use a wide conductor with a small bending process for the connection means of each electrode surface. This is a condition that the inductance can be reduced and the inductance in the snubber circuit is reduced. GTO1 electrode surface, snubber diode 2
The “position of a straight line with respect to the electrode surface” of the electrode surface of the snubber capacitor 3 is such that the current directions of the wide conductor are 0 ° and 180 °.
This is a condition that the mutual inductance between the wide conductors can be increased and the inductance in the snubber circuit can be reduced. Regarding the "parallel positional relationship of the wide conductor" and "the definition of the width of the wide conductor", in particular, of the two electrodes to be connected, the application of a wide conductor whose width is equal to or greater than the smaller width of the electrode is applied to the wide conductor surface. This is a condition that allows a high-frequency current to flow uniformly and reduces the inductance in the snubber circuit. Furthermore, the `` regulation of mutual coupling between wide conductors '' that makes the distance between wide conductors in which the direction of current is opposite in order to make the mutual coupling denser and increase the absolute value of the mutual inductance is called This is a condition that can be reduced. In addition, by connecting the snubber circuit realized in compliance with these basic conditions to the bypass circuit of the self-extinguishing semiconductor device, the spike-like voltage V DSP shown in FIG. 30 can be reduced, and the turn-off loss can be reduced. become. Further, the above configuration is a self-extinguishing type semiconductor element,
In this configuration, the area of the circuit formed by the snubber diode, the snubber capacitor, and the wide conductor in the side view is reduced as compared with the total cross-sectional area. If the other conditions are the same, the inductance of the circuit has a property that it is almost proportional to the area surrounding the circuit, and thus the above configuration enables the inductance to be reduced.

【0033】 実施例2. この発明の第2の実施例を図について説明する。図6
は、実施例1の設計概念にもとづく他の組合せによる自
己消弧形半導体素子のスナバ回路の構造を示す。1はG
TO、2はスナバダイオード、3はスナバコンデンサ、
10はGTO1の陽極に圧接された冷却フィン(導体でも
良い)、11はGTO1の陰極に圧接された冷却フィン
(導体でも良い)、12、13はスナバコンデンサ3の電
極、14は冷却フィン11(GTO1の陰極の延長)とスナ
バダイオード2の陰極とを接続する幅広導体、15はスナ
バダイオード2の陽極とスナバコンデンサ3の電極12と
を接続する幅広導体、16はスナバコンデンサ3の電極13
と冷却フィン10(GTO1の陽極の延長)とを接続する
幅広導体である。なおスナバダイオード2の冷却につい
ては、冷却フィン11と幅広導体14との一体化において実
現しても良いし、個別に冷却フィンなどの冷却手段を追
加しても良い。
Embodiment 2 FIG . A second embodiment of the present invention will be described with reference to the drawings. FIG.
Shows the structure of the snubber circuit of the self-extinguishing type semiconductor device in another combination based on the design concept of the first embodiment. 1 is G
TO, 2 is a snubber diode, 3 is a snubber capacitor,
10 is a cooling fin (or a conductor) pressed against the anode of the GTO 1, 11 is a cooling fin (or a conductor) pressed against the cathode of the GTO 1, 12 and 13 are electrodes of the snubber capacitor 3, and 14 is a cooling fin 11 ( A wide conductor for connecting the cathode of the GTO 1) to the cathode of the snubber diode 2, a wide conductor 15 for connecting the anode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3, and a reference numeral 16 for the electrode 13 of the snubber capacitor 3.
And the cooling fins 10 (extensions of the anode of the GTO 1). The cooling of the snubber diode 2 may be realized by integrating the cooling fins 11 and the wide conductors 14, or cooling means such as individual cooling fins may be added.

【0034】 図6において図1と異なる点は、GTO1
に並列接続されるスナバダイオード2、スナバコンデン
サ3の接続順序であり、具体的には、図1では、GTO
1に並列にGTO1の陽極側から、スナバダイオード
2、スナバコンデンサ3の順で接続しているが、図6で
は、GTO1に並列にGTO1の陽極側から、スナバコ
ンデンサ3、スナバダイオード2の順で接続している。
図6はスナバ回路構造の側面図であり、全ての電極面が
平行の位置関係に配置されており、全ての幅広導体が平
行の位置関係にある。また図7の平面図に示すように、
全ての電極面が直線の位置関係に配置されている。更に
幅広導体の幅の規定も、幅広導体間の相互結合関係も図
1と同様である。つまり図6のスナバ回路構造は、図1
で示したスナバ回路内インダクタンスの低減効果は同等
であることは明かである。
FIG . 6 differs from FIG. 1 in that GTO1
Is the connection order of the snubber diode 2 and the snubber capacitor 3 connected in parallel to each other. Specifically, in FIG.
1, the snubber diode 2 and the snubber capacitor 3 are connected in this order from the anode side of the GTO 1, but in FIG. 6, the snubber capacitor 3 and the snubber diode 2 are connected in parallel from the anode side of the GTO 1 in parallel with the GTO 1. Connected.
FIG. 6 is a side view of the snubber circuit structure, in which all electrode surfaces are arranged in a parallel positional relationship, and all wide conductors are in a parallel positional relationship. Also, as shown in the plan view of FIG.
All electrode surfaces are arranged in a linear positional relationship. Further, the definition of the width of the wide conductor and the mutual coupling relationship between the wide conductors are the same as those in FIG. That is, the snubber circuit structure of FIG.
It is clear that the effect of reducing the inductance in the snubber circuit shown by the above is the same.

【0035】 実施例3. この発明の第3の実施例を図について説明する。図8
は、実施例1の設計概念にもとづく他の組合せによる自
己消弧形半導体素子のスナバ回路の構造を示す。1はG
TO、2はスナバダイオード、3はスナバコンデンサ、
10はGTO1の陽極に圧接された冷却フィン(導体でも
良い)、11はGTO1の陰極に圧接された冷却フィン
(導体でも良い)、12、13はスナバコンデンサ3の電
極、14は冷却フィン10とスナバダイオード2の陽極とを
接続する幅広導体、15はスナバダイオード2の陰極とス
ナバコンデンサ3の電極12とを接続する幅広導体、16は
スナバコンデンサ3の電極13と冷却フィン11を接続する
幅広導体である。
Embodiment 3 FIG . A third embodiment of the present invention will be described with reference to the drawings. FIG.
Shows the structure of the snubber circuit of the self-extinguishing type semiconductor device in another combination based on the design concept of the first embodiment. 1 is G
TO, 2 is a snubber diode, 3 is a snubber capacitor,
10 is a cooling fin (may be a conductor) pressed against the anode of GTO1, 11 is a cooling fin (may be a conductor) pressed against the cathode of GTO1, 12, 13 are the electrodes of the snubber capacitor 3, and 14 is the cooling fin 10. A wide conductor connecting the anode of the snubber diode 2, a wide conductor 15 connecting the cathode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3, and a wide conductor 16 connecting the electrode 13 of the snubber capacitor 3 and the cooling fin 11 It is.

【0036】 図8において図1と異なる点は、GTO1
に対するスナバダイオード2、スナバコンデンサ3の距
離関係であり、具体的には、図1では、GTO1に対し
て、スナバダイオード2がスナバコンデンサ3より近く
配置されているが、図8では、GTO1に対して、スナ
バコンデンサ3がスナバダイオード2より近く配置され
ている。図8に対するスナバ回路構造の側面図は省略す
るが、図8のスナバ回路構造は、図1で示したスナバ回
路内インダクタンスの低減方法を適用していることは明
かであり、スナバ回路内インダクタンスの低減は可能で
ある。
FIG . 8 differs from FIG. 1 in that GTO1
In FIG. 1, the snubber diode 2 and the snubber capacitor 3 are disposed closer to the GTO 1, but in FIG. 8, the snubber diode 2 and the snubber capacitor 3 are disposed closer to the GTO 1. Thus, the snubber capacitor 3 is arranged closer to the snubber diode 2. Although the side view of the snubber circuit structure with respect to FIG. 8 is omitted, it is clear that the snubber circuit structure of FIG. 8 applies the method of reducing the snubber circuit inductance shown in FIG. Reduction is possible.

【0037】 実施例4. この発明の第4の実施例を図について説明する。図9
は、実施例1の設計概念にもとづく他の組合せによる自
己消弧形半導体素子のスナバ回路の構造を示す。1はG
TO、2はスナバダイオード、3はスナバコンデンサ、
10はGTO1の陽極に圧接された冷却フィン(導体でも
良い)、11はGTO1の陰極に圧接された冷却フィン
(導体でも良い)、12、13はスナバコンデンサ3の電
極、14は冷却フィン11とスナバダイオード2の陰極とを
接続する幅広導体、15はスナバダイオード2の陽極とス
ナバコンデンサ3の電極12とを接続する幅広導体、16は
スナバコンデンサ3の電極13と冷却フィン10とを接続す
る幅広導体である。
Embodiment 4 FIG . A fourth embodiment of the present invention will be described with reference to the drawings. FIG.
Shows the structure of the snubber circuit of the self-extinguishing type semiconductor device in another combination based on the design concept of the first embodiment. 1 is G
TO, 2 is a snubber diode, 3 is a snubber capacitor,
10 is a cooling fin (may be a conductor) pressed against the anode of GTO1, 11 is a cooling fin (may be a conductor) pressed against the cathode of GTO1, 12, 13 are electrodes of the snubber capacitor 3, and 14 is a cooling fin 11. A wide conductor that connects the cathode of the snubber diode 2, 15 is a wide conductor that connects the anode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3, and 16 is a wide conductor that connects the electrode 13 of the snubber capacitor 3 and the cooling fin 10. Conductor.

【0038】 図9において図6と異なる点は、GTO1
に対するスナバダイオード2、スナバコンデンサ3の距
離関係であり、具体的には、図6では、GTO1に対し
て、スナバダイオード2がスナバコンデンサ3より近く
配置されているが、図9では、GTO1に対して、スナ
バコンデンサ3がスナバダイオード2より近く配置され
ている。図9に対するスナバ回路構造の側面図は省略す
るが、図9のスナバ回路構造は、図6で示したスナバ回
路内インダクタンスの低減方法を適用していることは明
かであり、スナバ回路内インダクタンスの低減は可能で
ある。
FIG . 9 differs from FIG. 6 in that GTO1
In FIG. 6, the snubber diode 2 is arranged closer to the GTO 1 than the snubber capacitor 3, but in FIG. 9, the snubber diode 2 and the snubber capacitor 3 are arranged closer to the GTO 1 in FIG. Thus, the snubber capacitor 3 is arranged closer to the snubber diode 2. Although the side view of the snubber circuit structure with respect to FIG. 9 is omitted, it is clear that the snubber circuit structure of FIG. 9 applies the method of reducing the snubber circuit inductance shown in FIG. Reduction is possible.

【0039】 実施例5. この発明の第5の実施例を図について説明する。図10
は、実施例1の設計概念を一部変形して実施した自己消
弧形半導体素子のスナバ回路の構造を示す。1はGT
O、2はスナバダイオード、3はスナバコンデンサ、10
はGTO1の陽極に圧接された冷却フィン(導体でも良
い)、11はGTO1の陰極に圧接された冷却フィン(導
体でも良い)、12、13はスナバコンデンサ3の電極、14
は冷却フィン10とスナバダイオード2の陽極とを接続す
る幅広導体、15はスナバダイオード2の陰極とスナバコ
ンデンサ3の電極12とを接続する幅広導体、16はスナバ
コンデンサ3の電極13と冷却フィン11とを接続する幅広
導体である。
Embodiment 5 FIG . A fifth embodiment of the present invention will be described with reference to the drawings. FIG.
9 shows the structure of a snubber circuit of a self-extinguishing semiconductor device implemented by partially modifying the design concept of the first embodiment. 1 is GT
O, 2 is a snubber diode, 3 is a snubber capacitor, 10
Are cooling fins (which may be conductors) pressed against the anode of GTO1, 11 are cooling fins (which may be conductors) which are pressed against the cathode of GTO1, 12, 13 are electrodes of the snubber capacitor 3, 14
Is a wide conductor connecting the cooling fin 10 and the anode of the snubber diode 2, 15 is a wide conductor connecting the cathode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3, and 16 is an electrode 13 of the snubber capacitor 3 and the cooling fin 11 And a wide conductor for connecting

【0040】 図10において図1と異なる点は、GTO
1、スナバダイオード2の電極面に対して、スナバコン
デンサ3の電極12、13の電極面が平行の位置関係に配置
されていない点である。具体的には、図1では、スナバ
コンデンサ3の電極12、13の高さを異ならせて全ての電
極を平行の位置関係に配置していたが、図10では、同じ
高さの電極12、13を持つスナバコンデンサ3を適用し、
さらにL字形の幅広導体15、16を適用している。これに
より図1に比較して図10の有利な点は、幅広導体15の自
己インダクタンスが低減され、ひいてはスナバ回路内イ
ンダクタンスを低減できることである。これは幅広導体
15、16の平行でない部分が、図1の幅広導体16の方に、
図10の幅広導体16よりも多く存在していることに起因す
る。図10に対するスナバ回路構造の側面図は省略する
が、図10のスナバ回路構造は、図1で示したスナバ回路
内インダクタンスの低減効果と同等以上とすることが可
能であることは明かである。
FIG . 10 differs from FIG. 1 in that the GTO
1. The point is that the electrode surfaces of the electrodes 12 and 13 of the snubber capacitor 3 are not arranged in a parallel positional relationship with the electrode surface of the snubber diode 2. Specifically, in FIG. 1, all the electrodes 12 and 13 of the snubber capacitor 3 are arranged in a parallel positional relationship by making the heights of the electrodes 12 and 13 different, but in FIG. 10, the electrodes 12 and 13 of the same height are arranged. Apply snubber capacitor 3 with 13,
Further, L-shaped wide conductors 15 and 16 are applied. Thus, the advantage of FIG. 10 compared to FIG. 1 is that the self-inductance of the wide conductor 15 is reduced, and thus the inductance in the snubber circuit can be reduced. This is a wide conductor
The non-parallel parts 15 and 16 move toward the wide conductor 16 in FIG.
This is due to the fact that there are more than the wide conductors 16 in FIG. Although the side view of the snubber circuit structure shown in FIG. 10 is omitted, it is clear that the snubber circuit structure shown in FIG. 10 can be equal to or more than the effect of reducing the inductance in the snubber circuit shown in FIG.

【0041】 実施例6. この発明の第6の実施例を図について説明する。図11
は、実施例1の設計概念を一部変形して実施した自己消
弧形半導体素子のスナバ回路の構造を示す。1はGT
O、2はスナバダイオード、3はスナバコンデンサ、10
はGTO1の陽極に圧接された冷却フィン(導体でも良
い)、11はGTO1の陰極に圧接された冷却フィン(導
体でも良い)、12、13はスナバコンデンサ3の電極、14
は冷却フィン11とスナバダイオード2の陰極とを接続す
る幅広導体、15はスナバダイオード2の陽極とスナバコ
ンデンサ3の電極12とを接続する幅広導体、16はスナバ
コンデンサ3の電極13と冷却フィン10とを接続する幅広
導体である。
Embodiment 6 FIG . A sixth embodiment of the present invention will be described with reference to the drawings. FIG.
9 shows the structure of a snubber circuit of a self-extinguishing semiconductor device implemented by partially modifying the design concept of the first embodiment. 1 is GT
O, 2 is a snubber diode, 3 is a snubber capacitor, 10
Are cooling fins (which may be conductors) pressed against the anode of GTO1, 11 are cooling fins (which may be conductors) which are pressed against the cathode of GTO1, 12, 13 are electrodes of the snubber capacitor 3, 14
Is a wide conductor connecting the cooling fin 11 and the cathode of the snubber diode 2, 15 is a wide conductor connecting the anode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3, and 16 is an electrode 13 of the snubber capacitor 3 and the cooling fin 10. And a wide conductor for connecting

【0042】 図11において図6と異なる点は、GTO
1、スナバダイオード2の電極面に対して、スナバコン
デンサ3の電極12、13の電極面が平行の位置関係に配置
されていない点である。具体的には、図6では、スナバ
コンデンサ3の電極12、13の高さを異ならせて全ての電
極を平行の位置関係に配置していたが、図11では、同じ
高さの電極12、13を持つスナバコンデンサ3を適用し、
さらにL字形の幅広導体15、16を適用している。これに
より図6に比較して図11の有利な点は、幅広導体16の自
己インダクタンスが低減され、ひいてはスナバ回路内イ
ンダクタンスを低減できることである。これは幅広導体
15、16の平行でない部分が、図6の幅広導体16の方に、
図11の幅広導体16よりも多く存在していることに起因す
る。図11に対するスナバ回路構造の側面図は省略する
が、図11のスナバ回路構造は、図6で示したスナバ回路
内インダクタンスの低減効果と同等以上とすることが可
能であることは明かである。
FIG . 11 differs from FIG. 6 in that the GTO
1. The point is that the electrode surfaces of the electrodes 12 and 13 of the snubber capacitor 3 are not arranged in a parallel positional relationship with the electrode surface of the snubber diode 2. Specifically, in FIG. 6, all the electrodes 12 and 13 of the snubber capacitor 3 are arranged in a parallel positional relationship by making the heights of the electrodes 12 and 13 different, but in FIG. 11, the electrodes 12 and 13 of the same height are arranged. Apply snubber capacitor 3 with 13,
Further, L-shaped wide conductors 15 and 16 are applied. The advantage of FIG. 11 in comparison with FIG. 6 is that the self-inductance of the wide conductor 16 is reduced, and thus the inductance in the snubber circuit can be reduced. This is a wide conductor
The non-parallel parts of 15 and 16 move toward the wide conductor 16 in FIG.
This is due to the fact that there are more than the wide conductors 16 in FIG. Although a side view of the snubber circuit structure with respect to FIG. 11 is omitted, it is clear that the snubber circuit structure of FIG. 11 can be equal to or more than the effect of reducing the inductance in the snubber circuit shown in FIG.

【0043】参照例1図1は、 自己消弧形半導体素子のスナバ回路の構造を示
図である。1はGTO、2はスナバダイオード、3は
スナバコンデンサ、10はGTO1の陽極に圧接された冷
却フィン(導体でも良い)、11はGTO1の陰極に圧接
された冷却フィン(導体でも良い)、12、13はスナバコ
ンデンサ3の電極、14は冷却フィン10とスナバダイオー
ド2の陽極とを接続する幅広導体、15はスナバダイオー
ド2の陰極とスナバコンデンサ3の電極12とを接続する
幅広導体、16はスナバコンデンサ3の電極13と冷却フィ
ン11とを接続する幅広導体である。
Reference Example 1 FIG. 1 is a diagram showing a structure of a snubber circuit of a self-extinguishing semiconductor device. 1 is a GTO, 2 is a snubber diode, 3 is a snubber capacitor, 10 is a cooling fin (or a conductor) pressed against the anode of GTO1, 11 is a cooling fin (or a conductor) pressed against the cathode of GTO1, 12, 13 is an electrode of the snubber capacitor 3, 14 is a wide conductor connecting the cooling fin 10 and the anode of the snubber diode 2, 15 is a wide conductor connecting the cathode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3, and 16 is a snubber. This is a wide conductor connecting the electrode 13 of the capacitor 3 and the cooling fin 11.

【0044】 図12において図2と異なる点は、スナバダ
イオード2、スナバコンデンサ3の電極面に対して、G
TO1の電極面が直線の位置関係に配置されていない点
である。具体的には、図2では、直線AB、直線BC、
直線DAが一直線上に位置するが、図12では直線AB、
直線ADが直線BCの直線上に位置しない。しかし図12
に対するスナバ回路構造の側面図が図1と同じである場
合、全ての電極面は平行の位置関係にあり、全ての幅広
導体は平行の位置関係にある。また図12に示す様に幅広
導体の幅の規定も満足している。図12のスナバ回路構造
は、全ての電極面が直線上にないこと以外は、図2で示
したスナバ回路内インダクタンスの低減効果とほぼ同等
とすることが可能であることは明かである。
FIG . 12 differs from FIG. 2 in that the electrode surfaces of the snubber diode 2 and the snubber capacitor 3
The point is that the electrode surfaces of TO1 are not arranged in a linear positional relationship. Specifically, in FIG. 2, a straight line AB, a straight line BC,
Although the straight line DA is located on a straight line, in FIG.
The straight line AD is not located on the straight line of the straight line BC. But Figure 12
If the side view of the snubber circuit structure is the same as that of FIG. 1, all electrode surfaces are in a parallel positional relationship, and all wide conductors are in a parallel positional relationship. Further, as shown in FIG. 12, the width of the wide conductor is satisfied. It is clear that the snubber circuit structure of FIG. 12 can be made substantially equivalent to the effect of reducing the inductance in the snubber circuit shown in FIG. 2 except that all the electrode surfaces are not on a straight line.

【0045】実施例図13は、 実施例1の設計概念を一部変形して実施した自
己消弧形半導体素子のスナバ回路の構造を示す。1はG
TO、2はスナバダイオード、3はスナバコンデンサ、
10はGTO1の陽極に圧接された冷却フィン(導体でも
良い)、11はGTO1の陰極に圧接された冷却フィン
(導体でも良い)、12、13はスナバコンデンサ3の電
極、14は冷却フィン10とスナバダイオード2の陽極とを
接続する幅広導体、15はスナバダイオード2の陰極とス
ナバコンデンサ3の電極12とを接続する幅広導体、16は
スナバコンデンサ3の電極13と冷却フィン11とを接続す
る幅広導体である。
Embodiment 7 FIG. FIG. 13 shows the structure of a snubber circuit of a self-extinguishing semiconductor device implemented by partially modifying the design concept of the first embodiment. 1 is G
TO, 2 is a snubber diode, 3 is a snubber capacitor,
10 is a cooling fin (may be a conductor) pressed against the anode of GTO1, 11 is a cooling fin (may be a conductor) pressed against the cathode of GTO1, 12, 13 are the electrodes of the snubber capacitor 3, and 14 is the cooling fin 10. A wide conductor that connects the anode of the snubber diode 2, 15 is a wide conductor that connects the cathode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3, and 16 is a wide conductor that connects the electrode 13 of the snubber capacitor 3 and the cooling fin 11. Conductor.

【0046】 図13において図2と異なる点は、スナバダ
イオード2、スナバコンデンサ3の電極面に対して、G
TO1の電極面が直線の位置関係に配置されていない点
である。具体的には、図2では、直線AB、直線BC、
直線DAが一直線上に位置するが、図13では直線AB、
直線ADが直線BCの直線上に位置しない。しかし図13
に対するスナバ回路構造の側面図が図1と同じである場
合、全ての電極面は平行の位置関係にあり、全ての幅広
導体は平行の位置関係にある。図13に示す様に幅広導体
の幅の規定も満足している。更にその幅広導体の幅につ
いて図12に比較して有利な点は、上面図から見て、GT
O1の電極とスナバダイオード2の電極との接線P1、
P2が幅広導体14の内側にあり、スナバダイオード2の
電極とスナバコンデンサ3の電極12との接線Q1、Q2
が幅広導体15の内側にあり、更にスナバコンデンサ3の
電極13とGTO1の電極との接線R1、R2が幅広導体
16の内側にあるため、GTO1の遮断時のスナバ回路に
バイパスされる高周波電流による電界集中を避けること
ができる。図12では、特に冷却フィン10と幅広導体14の
接続部において電界集中が生じる場合がある。電界集中
が生じると局部的に熱損失が発生し、GTO1の接合温
度上昇を招き、ひいては素子破壊の要因となる。従って
図13に示すスナバ回路構造は、全ての電極が直線上にな
いこと以外は、図2で示したスナバ回路内インダクタン
スの低減効果とほぼ同等とすることが可能であり、幅広
導体内の温度上昇の均一化が可能なことは明かである。
FIG . 13 differs from FIG. 2 in that the electrode surfaces of snubber diode 2 and snubber capacitor 3
The point is that the electrode surfaces of TO1 are not arranged in a linear positional relationship. Specifically, in FIG. 2, a straight line AB, a straight line BC,
Although the straight line DA is located on a straight line, in FIG.
The straight line AD is not located on the straight line of the straight line BC. But Figure 13
If the side view of the snubber circuit structure is the same as that of FIG. 1, all electrode surfaces are in a parallel positional relationship, and all wide conductors are in a parallel positional relationship. As shown in FIG. 13, the definition of the width of the wide conductor is also satisfied. Another advantage of the width of the wide conductor as compared with FIG.
Tangent line P1 between the electrode of O1 and the electrode of snubber diode 2,
P2 is inside the wide conductor 14, and tangent lines Q1, Q2 between the electrode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3
Are inside the wide conductor 15, and tangent lines R1 and R2 between the electrode 13 of the snubber capacitor 3 and the electrode of the GTO1 are wide conductors.
Since it is located inside the block 16, the electric field concentration due to the high-frequency current bypassed by the snubber circuit when the GTO 1 is cut off can be avoided. In FIG. 12, electric field concentration may occur particularly at the connection between the cooling fin 10 and the wide conductor 14. When the electric field concentration occurs, heat loss occurs locally, which causes an increase in the junction temperature of the GTO 1 and eventually causes element destruction. Therefore, the snubber circuit structure shown in FIG. 13 can be made almost equivalent to the effect of reducing the inductance in the snubber circuit shown in FIG. 2 except that all the electrodes are not on a straight line, and the temperature in the wide conductor can be reduced. It is clear that the rise can be equalized.

【0047】なおこの電界集中を避けるための幅広導体
の幅についての考え方は、他の実施例に適用できること
は言うまでもない。更に図13では幅広導体14、15、16を
上面図で見て、長方形のものを適用したが、例えば幅広
導体14であれば、接線P1に沿って切断された形状の幅
広導体14を適用するなどして、幅広導体のコストを低減
することも可能である。
A wide conductor for avoiding the electric field concentration
That the concept of width can be applied to other examples
Needless to say. Further, in FIG. 13, wide conductors 14, 15, 16 are shown.
When viewed from the top, a rectangular one was applied, but for example,
For conductor 14, the width of the shape cut along tangent P1
Reduce the cost of wide conductors by applying wide conductors 14, etc.
It is also possible.

【0048】またインダクタンスの低減の観点からは、
各電極中心が直線上になくても、平面図上で重なり合う
2つの幅広導体のうち幅のせまいものが幅のひろいもの
に平面図上で含まれていればよい。
From the viewpoint of reducing inductance,
Even if the center of each electrode is not on a straight line, it overlaps on the plan view
Of the two wide conductors, the narrow one is the wide one
In the plan view.

【0049】実施例. この発明の第の実施例を図について説明する。図14
は、実施例1の設計概念を直列接続された複数の自己消
弧形半導体素子のスナバ回路に適用した場合の構造を示
す。1A、1BはGTO、2A、2Bはスナバダイオード、3A、
3Bはスナバコンデンサである。GTO1Aに注目すると、
10A はGTO1Aの陽極に圧接された冷却フィン(導体で
も良い)、11A はGTO1の陰極に圧接された冷却フィ
ン(導体でも良い)、12A 、13A はスナバコンデンサ3A
の電極、14A は冷却フィン10A とスナバダイオード2Aの
陽極とを接続する幅広導体、15A はスナバダイオード2A
の陰極とスナバコンデンサ3Aの電極12A とを接続する幅
広導体、16A はスナバコンデンサ3Aの電極13A と冷却フ
ィン11A とを接続する幅広導体である。なおスナバダイ
オード2Aの冷却については、冷却フィン10A と幅広導体
14A との一体化において実現しても良いし、個別に冷却
フィンなどの冷却手段を追加しても良い。またGTO1B
の構造についてもGTO1Aに対する構造と同じであるた
め、説明は省略する。
Embodiment 8 FIG. An eighth embodiment of the present invention will be described with reference to the drawings. Fig. 14
Shows a structure when the design concept of the first embodiment is applied to a snubber circuit of a plurality of self-extinguishing semiconductor elements connected in series. 1A and 1B are GTO, 2A and 2B are snubber diodes, 3A,
3B is a snubber capacitor. Focusing on GTO1A,
10A is a cooling fin (or a conductor) pressed against the anode of GTO1A, 11A is a cooling fin (or a conductor) pressed against the cathode of GTO1, and 12A and 13A are snubber capacitors 3A.
14A is a wide conductor connecting the cooling fin 10A and the anode of the snubber diode 2A, and 15A is a snubber diode 2A
Is a wide conductor connecting the cathode of the snubber capacitor 3A to the electrode 12A of the snubber capacitor 3A, and 16A is a wide conductor connecting the electrode 13A of the snubber capacitor 3A and the cooling fin 11A. For cooling of snubber diode 2A, cooling fin 10A and wide conductor
It may be realized by integration with 14A, or a cooling means such as a cooling fin may be separately added. GTO1B
Is the same as the structure for GTO1A, and the description is omitted.

【0050】図14は直列接続された複数のGTO1A、1B
の陽極と陰極に対して、図1をそのまま適用した場合を
示している。従ってスナバ回路内インダクタンスの低減
効果は、図1と同等であることは明かである。また複数
の直列接続されたGTOに並列接続されるスナバ回路の
接続方法は図15に示す4通りが考えられる。図14は図15
(1) の具体的構造であるが、例えば図15(2) について側
面図を考慮すれば、図1と図6の組合せ、あるいは図10
と図11の組合せ等からも構成可能であることは明かであ
る。他の図15(3) 、(4) についても既に記載した実施例
の組合せにより実現できる。
FIG. 14 shows a plurality of GTOs 1A and 1B connected in series.
1 is applied to the anode and the cathode of FIG. Therefore, it is clear that the effect of reducing the inductance in the snubber circuit is equivalent to that of FIG. Also, there are four possible connection methods of snubber circuits connected in parallel to a plurality of GTOs connected in series as shown in FIG. FIG. 14 shows FIG. 15
The specific structure of (1) is shown in FIG. 15 (2). Considering the side view, for example, the combination of FIG. 1 and FIG.
It is clear that the configuration can also be made from the combination of FIG. The other FIGS. 15 (3) and 15 (4) can also be realized by a combination of the already described embodiments.

【0051】また、この実施例では複数の自己消弧型半
導体素子を直列接続したものを示したが、直並列接続し
たものについても同様にこの発明を適用できる。
In this embodiment, a plurality of self-extinguishing semiconductor elements are connected in series. However, the present invention can be similarly applied to a series-parallel connection.

【0052】参照例2図16、図17は、 自己消弧形半導体素子のスナバ回路の構
造を示す図である。図16は平面図、図17は側面図であ
り、スナバコンデンサとその接続手段などは説明上省略
している。図14と異なる点は、スナバダイオード2A、2B
の中心B1、B2が、平面図で見て同じ位置に無い点であ
る。しかし、図16のように全ての電極面が平行の位置関
係にあり、また幅広導体が平行の位置関係にあり、かつ
GTO1Aに対してスナバダイオード2A、図示しないスナ
バコンデンサ3Aが中心線SS上にありGTO1Bに対して
スナバダイオード2B、図示しないスナバコンデンサ3Bが
中心線SSと角度を持つ中心線TT上にある場合、結局
方向1、方向2から見たそれぞれのスナバ回路構造の側
面図は図1と同じである。従って図1と同様に、各々の
スナバ回路内インダクタンスの低減を実現できることは
明かである。なお図16では、中心線SSと中心線TTが
作る内角が直角である場合を示したが、この内角が直角
である必然性は無く、特に制限はない。
Reference Example 2 16, FIG. 17 is a diagram showing the structure of the snubber circuit of the self-turn-off semiconductor devices. FIG. 16 is a plan view and FIG. 17 is a side view, and the snubber capacitor and its connection means are omitted for the sake of explanation. The difference from FIG. 14 is that the snubber diodes 2A and 2B
Are not located at the same position in the plan view. However, as shown in FIG. 16, all the electrode surfaces are in a parallel positional relationship, the wide conductor is in a parallel positional relationship, and the snubber diode 2A and the snubber capacitor 3A (not shown) are on the center line SS with respect to the GTO 1A. If the snubber diode 2B and the not-shown snubber capacitor 3B are on the center line TT having an angle with respect to the center line SS with respect to the GTO 1B, the side view of each snubber circuit structure viewed from the direction 1 and the direction 2 is FIG. Is the same as Therefore, similarly to FIG. 1, it is apparent that the inductance in each snubber circuit can be reduced. Although FIG. 16 shows a case where the interior angle formed by the center line SS and the center line TT is a right angle, there is no necessity that the interior angle is a right angle, and there is no particular limitation.

【0053】実施例. この発明の第の実施例を図について説明する。図18は
中間電位点Cを有する直流電源17の正負母線P、N間に
直列接続された自己消弧形半導体素子1A、1B、1C、1D
(一例としてGTO)と、それらの各々に逆並列接続さ
れたフリーホイールダイオード18A 、18B 、18C 、18D
と、GTO1AとGTO1Bとの接続点および中間電位点C
間に接続されたクランプダイオード19A と、GTO1Cと
GTO1Dとの接続点および中間電位点C間に接続された
クランプダイオード19B と、GTO1BとGTO1Cとの接
続点に設けられた出力端子Oとを備え、GTO1AからG
TO1Dのスイッチング動作により直流電源17の正負母線
P、Nの電圧と中間電位点Cの電圧の3つの電圧レベル
を出力端子Oに出力できる電力変換装置、即ち3レベル
インバータ装置である。なおアノードリアクトル、スナ
バ抵抗あるいはスナバエネルギー回生回路など追加的な
構成要素は、本発明に直接関係しないため省略してい
る。
Embodiment 9 FIG. A ninth embodiment of the present invention will be described with reference to the drawings. FIG. 18 shows self-extinguishing type semiconductor elements 1A, 1B, 1C, 1D connected in series between positive and negative buses P, N of a DC power supply 17 having an intermediate potential point C.
(Eg, GTO) and freewheeling diodes 18A, 18B, 18C, 18D connected in anti-parallel to each of them.
, The connection point between GTO1A and GTO1B and the intermediate potential point C
A clamp diode 19A connected between the GTO1C and GTO1D, a clamp diode 19B connected between the intermediate potential point C, and an output terminal O provided at a connection point between GTO1B and GTO1C. GTO1A to G
This is a three-level inverter device that can output three voltage levels of the voltages of the positive and negative buses P and N of the DC power supply 17 and the voltage of the intermediate potential point C to the output terminal O by the switching operation of the TO1D. Note that additional components such as an anode reactor, a snubber resistor, and a snubber energy regeneration circuit are omitted because they are not directly related to the present invention.

【0054】この3レベルインバータ装置を構成する各
々のGTOの電流遮断時にかかる急峻な電圧上昇率を抑
制するためのスナバ回路の接続について説明する。この
3レベルインバータ装置のスナバ回路としては、GTO
1Aに並列接続されたスナバコンデンサ3Aとスナバダイオ
ード2Aからなるスナバ回路と、クランプダイオード19A
の陽極とフリーホイールダイオード18C の陽極に接続さ
れたスナバダイオード2Bとスナバコンデンサ3Bからなる
スナバ回路と、フリーホイールダイオード18Bの陰極と
クランプダイオード19B の陰極に接続されたスナバコン
デンサ3Cとスナバダイオード2Cからなるスナバ回路と、
GTO1Dに並列接続されたスナバコンデンサ3Dとスナバ
ダイオード2Dからなるスナバ回路が接続されている。例
えばGTO1Aについては、図19(1) に示すように、電流
(a) をGTO1Aが遮断すると、電流(b) にバイパスさ
れ、スナバ回路にあるスナバコンデンサ3Aの充電動作に
より、GTO1Aにかかる電圧上昇率を抑制することがで
きる。GTO1Dについても同様である。またGTO1Bに
ついては、図19(2) に示すように、電流(a) をGTO1B
が遮断すると、電流(b) にバイパスされ、スナバ回路に
あるスナバコンデンサ3Bの充電動作により、GTO1Bに
かかる電圧上昇率を抑制することができる。GTO1Cに
ついても同様である。
The connection of a snubber circuit for suppressing a steep voltage increase rate when the current of each GTO constituting the three-level inverter device is cut off will be described. The snubber circuit of this three-level inverter device is GTO
A snubber circuit consisting of a snubber capacitor 3A and a snubber diode 2A connected in parallel to 1A, and a clamp diode 19A
A snubber circuit consisting of a snubber diode 2B and a snubber capacitor 3B connected to the anode of the freewheel diode 18C and a snubber capacitor 3C and a snubber diode 2C connected to the cathode of the freewheel diode 18B and the cathode of the clamp diode 19B. A snubber circuit,
A snubber circuit composed of a snubber capacitor 3D and a snubber diode 2D connected in parallel to GTO1D is connected. For example, for GTO1A, as shown in FIG.
When (a) is cut off by the GTO 1A, the current is bypassed by the current (b), and the rate of voltage increase applied to the GTO 1A can be suppressed by charging the snubber capacitor 3A in the snubber circuit. The same applies to GTO1D. As for GTO1B, as shown in FIG. 19 (2), the current (a) is changed to GTO1B.
Is cut off, the current (b) is bypassed, and the charging operation of the snubber capacitor 3B in the snubber circuit can suppress the rate of voltage increase on the GTO1B. The same applies to GTO1C.

【0055】図18に示すGTO1A、GTO1Dに対するス
ナバ回路については、前述したスナバ回路構造の実施例
のいずれかをそのまま適用できる。しかしGTO1B、G
TO1Cに対するスナバ回路については、前述した実施例
をそのまま適用できないことは、図19(1) と図19(2) に
示す電流遮断動作の違いからも明かである。
As for the snubber circuit for GTO1A and GTO1D shown in FIG. 18, any one of the embodiments of the snubber circuit structure described above can be applied as it is. But GTO1B, G
The fact that the above-described embodiment cannot be directly applied to the snubber circuit for TO1C is apparent from the difference between the current cutoff operations shown in FIGS. 19 (1) and 19 (2).

【0056】ここでは特にGTO1B、GTO1Cに対し
て、インダクタンス低減が実現できるスナバ回路の構造
について図を用いて説明する。まず図20にはGTO1Bに
対するスナバ回路の構造の側面図を示す。1BはGTO、
2Bはスナバダイオード、3Bはスナバコンデンサ、10B は
GTO1Bの陽極に圧接された冷却フィン(導体でも良
い)、11B はGTO1Bの陰極に圧接された冷却フィン
(導体でも良い)であり、出力端子Oに接続される。20
B はクランプダイオード19A の冷却フィン(導体でも良
い)であり、中間電位点Cと接続される。21B はフリー
ホイールダイオード18C の冷却フィン(導体でも良い)
である。12B 、13B はスナバコンデンサ3Bの電極、14B
は冷却フィン20B とスナバダイオード2Bの陽極とを接続
する幅広導体、15B はスナバダイオード2Bの陰極とスナ
バコンデンサ3Bの電極12B とを接続する幅広導体、16B
はスナバコンデンサ3Bの電極13B と冷却フィン21B を接
続する幅広導体である。なおスナバダイオード2Bの冷却
については、冷却フィン20B と幅広導体14B との一体化
において実現しても良いし、個別に冷却フィンなどの冷
却手段を追加しても良い。
Here, the structure of the snubber circuit that can realize the reduction of the inductance particularly for GTO1B and GTO1C will be described with reference to the drawings. First, FIG. 20 shows a side view of the structure of a snubber circuit for GTO1B. 1B is GTO,
2B is a snubber diode, 3B is a snubber capacitor, 10B is a cooling fin (may be a conductor) pressed against the anode of GTO1B, and 11B is a cooling fin (may be a conductor) pressed against the cathode of GTO1B. Connected. 20
B is a cooling fin (or a conductor) of the clamp diode 19A, which is connected to the intermediate potential point C. 21B is the cooling fin of the freewheel diode 18C (may be a conductor)
It is. 12B and 13B are the electrodes of snubber capacitor 3B, 14B
Is a wide conductor connecting the cooling fin 20B and the anode of the snubber diode 2B, 15B is a wide conductor connecting the cathode of the snubber diode 2B and the electrode 12B of the snubber capacitor 3B, 16B
Is a wide conductor connecting the electrode 13B of the snubber capacitor 3B and the cooling fin 21B. The cooling of the snubber diode 2B may be realized by integrating the cooling fins 20B and the wide conductors 14B, or cooling means such as individual cooling fins may be added.

【0057】図20では、全ての電極面が平行の位置関係
にあり、かつ直線の位置関係にもある。また幅広導体の
規定も満足することが可能である。図1に追加されたク
ランプダイオード19A 、フリーホイールダイオード18C
については、クランプダイオード19A とスナバダイオー
ド2Bとの、あるいはフリーホイールダイオード18C と幅
広導体15B の斜線部分との電流極性が逆方向であること
を考慮すれば、相互結合関係にある。また幅広導体15B
と16B は、部分的ではあるが極力平行の位置関係を保つ
ように配置されている。すなわち、本実施例においても
実施例1の設計概念を可能な限り適用しているので、実
施例1と同様にスナバ回路内インダクタンスの低減を実
現できる。
In FIG. 20, all the electrode surfaces have a parallel positional relationship and also have a linear positional relationship. In addition, it is possible to satisfy the definition of the wide conductor. Clamp diode 19A and freewheel diode 18C added to Fig. 1
Are mutually coupled, considering that the current polarity of the clamp diode 19A and the snubber diode 2B or the current polarity of the freewheel diode 18C and the shaded portion of the wide conductor 15B are opposite. Also wide conductor 15B
And 16B are arranged so as to maintain a partial but parallel positional relationship as much as possible. That is, also in this embodiment, the design concept of the first embodiment is applied as much as possible, so that the inductance in the snubber circuit can be reduced as in the first embodiment.

【0058】次に、図21にはGTO1Cに対するスナバ回
路の構造の側面図を示す。1CはGTO、2Cはスナバダイ
オード、3Cはスナバコンデンサ、10C はGTO1Cの陽極
に圧接された冷却フィン(導体でも良い)であり、出力
端子Oに接続される。11C はGTO1Cの陰極に圧接され
た冷却フィン(導体でも良い)であり、20C はクランプ
ダイオード19B の冷却フィン(導体でも良い)であり、
中間電位点Cと接続される。21C はフリーホイールダイ
オード18B の冷却フィン(導体でも良い)である。12C
、13C はスナバコンデンサ3Cの電極、14C は冷却フィ
ン20C とスナバダイオード2Cの陰極とを接続する幅広導
体、15C はスナバダイオード2Cの陽極とスナバコンデン
サ3Cの電極12C とを接続する幅広導体、16C はスナバコ
ンデンサ3Cの電極13C と冷却フィン21C を接続する幅広
導体である。なおスナバダイオード2Cの冷却について
は、冷却フィン20C と幅広導体14C との一体化において
実現しても良いし、個別に冷却フィンなどの冷却手段を
追加しても良い。
Next, FIG. 21 shows a side view of the structure of the snubber circuit for GTO1C. 1C is a GTO, 2C is a snubber diode, 3C is a snubber capacitor, and 10C is a cooling fin (or a conductor) pressed against the anode of the GTO 1C, and is connected to the output terminal O. 11C is a cooling fin (or a conductor) pressed against the cathode of the GTO1C, 20C is a cooling fin (or a conductor) of the clamp diode 19B,
Connected to intermediate potential point C. 21C is a cooling fin (or a conductor) of the freewheel diode 18B. 12C
, 13C is the electrode of the snubber capacitor 3C, 14C is the wide conductor connecting the cooling fin 20C and the cathode of the snubber diode 2C, 15C is the wide conductor connecting the anode of the snubber diode 2C and the electrode 12C of the snubber capacitor 3C, and 16C is This is a wide conductor connecting the electrode 13C of the snubber capacitor 3C and the cooling fin 21C. The cooling of the snubber diode 2C may be realized by integrating the cooling fins 20C and the wide conductors 14C, or cooling means such as individual cooling fins may be added.

【0059】図21においても図20と同様、全ての電極面
が平行の位置関係にあり、かつ直線の位置関係にもあ
る。また幅広導体の幅の規定も満足することが可能であ
る。図1に追加されたクランプダイオード19B 、フリー
ホイールダイオード18B については、クランプダイオー
ド19B とスナバダイオード2Cとの、あるいはフリーホイ
ールダイオード18B と幅広導体15C の斜線部分との電流
極性が逆方向であることを考慮すれば、相互結合関係に
ある。また幅広導体15C と16C は、部分的ではあるが極
力平行の位置関係を保つように配置されている。すなわ
ち、本実施例においても実施例1の設計概念を可能な限
り適用しているので、実施例1と同様にスナバ回路内イ
ンダクタンスの低減を実現できる。
In FIG. 21, as in FIG. 20, all electrode surfaces have a parallel positional relationship and also have a linear positional relationship. In addition, it is possible to satisfy the definition of the width of the wide conductor. Regarding the clamp diode 19B and the freewheel diode 18B added to FIG. 1, the current polarity between the clamp diode 19B and the snubber diode 2C or between the freewheel diode 18B and the hatched portion of the wide conductor 15C is opposite. If considered, they are in a mutual connection relationship. The wide conductors 15C and 16C are arranged so as to maintain a parallel positional relationship as much as possible, though partially. That is, also in this embodiment, the design concept of the first embodiment is applied as much as possible, so that the inductance in the snubber circuit can be reduced as in the first embodiment.

【0060】なお、当然のことながら前述した他の実施
例を、GTO1B、GTO1Cのスナバ回路に適用し、スナ
バ回路内インダクタンスを低減することも可能である。
例えば図20のスナバコンデンサ3Bについて、図10に示し
たスナバコンデンサを適用しても良いことなどは言うま
でもない。
Of course, the other embodiments described above can be applied to the GTO1B and GTO1C snubber circuits to reduce the inductance in the snubber circuits.
For example, it goes without saying that the snubber capacitor shown in FIG. 10 may be applied to snubber capacitor 3B shown in FIG.

【0061】実施例10. この発明の第10の実施例を図について説明する。図22
は中間電位点Cを有する直流電源17の正負母線P、N間
に直列接続された自己消弧形半導体素子1A、1B、1C、1D
(一例としてGTO)と、それらの各々に逆並列接続さ
れたフリーホイールダイオード18A 、18B 、18C 、18D
と、GTO1AとGTO1Bとの接続点および中間電位点C
間に接続されたクランプダイオード19A と、GTO1Cと
GTO1Dとの接続点および中間電位点C間に接続された
クランプダイオード19B と、GTO1BとGTO1Cとの接
続点に設けられた出力端子Oとを備え、GTO1AからG
TO1Dのスイッチング動作により直流電源17の正負母線
P、Nの電圧と中間電位点Cの電圧の3つの電圧レベル
を出力端子Oに出力できる電力変換装置、即ち3レベル
インバータ装置である。なおアノードリアクトル、スナ
バ抵抗あるいはスナバエネルギー回生回路など追加的な
構成要素は、本発明に直接関係しないため省略してい
る。
Embodiment 10 FIG. A tenth embodiment of the present invention will be described with reference to the drawings. Fig. 22
Are self-extinguishing semiconductor elements 1A, 1B, 1C, 1D connected in series between the positive and negative buses P, N of a DC power supply 17 having an intermediate potential point C.
(Eg, GTO) and freewheeling diodes 18A, 18B, 18C, 18D connected in anti-parallel to each of them.
, The connection point between GTO1A and GTO1B and the intermediate potential point C
A clamp diode 19A connected between the GTO1C and GTO1D, a clamp diode 19B connected between the intermediate potential point C, and an output terminal O provided at a connection point between GTO1B and GTO1C. GTO1A to G
This is a three-level inverter device that can output three voltage levels of the voltages of the positive and negative buses P and N of the DC power supply 17 and the voltage of the intermediate potential point C to the output terminal O by the switching operation of the TO1D. Note that additional components such as an anode reactor, a snubber resistor, and a snubber energy regeneration circuit are omitted because they are not directly related to the present invention.

【0062】この3レベルインバータ装置を構成する各
々のGTOの電流遮断時にかかる急峻な電圧上昇率を抑
制するためのスナバ回路の接続について説明する。この
装置のスナバ回路としては、GTO1Aに並列接続された
スナバコンデンサ3Aとスナバダイオード2Aからなるスナ
バ回路と、クランプダイオード19A の陽極とGTO1Bの
陰極に接続されたスナバコンデンサ3Bとスナバダイオー
ド2からなるスナバ回路と、GTO1Cの陽極とクランプ
ダイオード19B の陰極に接続されたスナバダイオード2C
とスナバコンデンサ3Cからなるスナバ回路と、GTO1D
に並列接続されたスナバダイオード2Dとスナバコンデン
サ3Dからなるスナバ回路が接続されている。例えばGT
O1Aについては、図23(1) に示すように、電流(a) をG
TO1Aが遮断すると、電流(b) にバイパスされ、スナバ
回路にあるスナバコンデンサ3Aの充電動作により、GT
O1Aにかかる電圧上昇率を抑制することができる。GT
O1Dについても同様である。またGTO1Bについては、
図23(2) に示すように、電流(a) をGTO1Bが遮断する
と、電流(b) にバイパスされ、スナバ回路にあるスナバ
コンデンサ3Bの充電動作により、GTO1Bにかかる電圧
上昇率を抑制することができる。GTO1Cについても同
様である。
The connection of a snubber circuit for suppressing a steep voltage rise rate when the current of each GTO constituting the three-level inverter device is cut off will be described. The snubber circuit of this device includes a snubber circuit composed of a snubber capacitor 3A and a snubber diode 2A connected in parallel to GTO1A, and a snubber circuit composed of a snubber capacitor 3B and a snubber diode 2 connected to the anode of clamp diode 19A and the cathode of GTO1B. Circuit and snubber diode 2C connected to anode of GTO1C and cathode of clamp diode 19B
And snubber circuit consisting of snubber capacitor 3C and GTO1D
Is connected to a snubber circuit composed of a snubber diode 2D and a snubber capacitor 3D connected in parallel. For example, GT
As for O1A, as shown in FIG.
When TO1A is cut off, the current is bypassed to current (b), and the charging operation of snubber capacitor 3A in the snubber circuit causes
The rate of increase in the voltage applied to O1A can be suppressed. GT
The same applies to O1D. For GTO1B,
As shown in FIG. 23 (2), when the current (a) is cut off by the GTO1B, the current (b) is bypassed, and the charging operation of the snubber capacitor 3B in the snubber circuit suppresses the rate of voltage increase on the GTO1B. Can be. The same applies to GTO1C.

【0063】図22に示すGTO1A、GTO1Dに対するス
ナバ回路については、前述したスナバ回路構造の実施例
のいずれかをそのまま適用できる。しかしGTO1B、G
TO1Cに対するスナバ回路については、前述した実施例
をそのまま適用できないことは、図23(1) と図23(2) に
示す電流遮断動作の違いからも明かである。
For the snubber circuits for GTO1A and GTO1D shown in FIG. 22, any of the embodiments of the snubber circuit structure described above can be applied as they are. But GTO1B, G
The fact that the above-described embodiment cannot be directly applied to the snubber circuit for TO1C is evident from the difference between the current cutoff operations shown in FIGS. 23 (1) and 23 (2).

【0064】ここでは特にGTO1B、GTO1Cに対し
て、インダクタンス低減が実現できるスナバ回路の構造
について図を用いて説明する。まず図24にはGTO1Bに
対するスナバ回路の構造の側面図を示す。1BはGTO、
2Bはスナバダイオード、3Bはスナバコンデンサ、10B は
GTO1Bの陽極に圧接された冷却フィン(導体でも良
い)、11B はGTO1Bの陰極に圧接された冷却フィン
(導体でも良い)であり、出力端子Oに接続される。20
B はクランプダイオード19A の冷却フィン(導体でも良
い)であり、中間電位点Cと接続される。12B 、13B は
スナバコンデンサ3Bの電極、14B は冷却フィン11B とス
ナバダイオード2Bの陰極とを接続する幅広導体、15B は
スナバダイオード2Bの陽極とスナバコンデンサ3Bの電極
12B とを接続する幅広導体、16B はスナバコンデンサ3B
の電極13B と冷却フィン20B を接続する幅広導体であ
る。なおスナバダイオード2Bの冷却については、冷却フ
ィン11B と幅広導体14B との一体化において実現しても
良いし、個別に冷却フィンなどの冷却手段を追加しても
良い。
Here, the structure of the snubber circuit which can realize the reduction of the inductance particularly for GTO1B and GTO1C will be described with reference to the drawings. First, FIG. 24 shows a side view of the structure of a snubber circuit for GTO1B. 1B is GTO,
2B is a snubber diode, 3B is a snubber capacitor, 10B is a cooling fin (may be a conductor) pressed against the anode of GTO1B, and 11B is a cooling fin (may be a conductor) pressed against the cathode of GTO1B. Connected. 20
B is a cooling fin (or a conductor) of the clamp diode 19A, which is connected to the intermediate potential point C. 12B and 13B are the electrodes of the snubber capacitor 3B, 14B is a wide conductor connecting the cooling fin 11B and the cathode of the snubber diode 2B, and 15B is the anode of the snubber diode 2B and the electrode of the snubber capacitor 3B.
Wide conductor to connect with 12B, 16B is snubber capacitor 3B
This is a wide conductor connecting the electrode 13B and the cooling fin 20B. The cooling of the snubber diode 2B may be realized by integrating the cooling fins 11B and the wide conductors 14B, or cooling means such as individual cooling fins may be added.

【0065】図24では、全ての電極面が平行の位置関係
にあり、かつ直線の位置関係にもある。また幅広導体の
幅の規定も満足することが可能である。図1に追加され
たクランプダイオード19A については、クランプダイオ
ード19A と幅広導体15B の斜線部分との電流極性が逆方
向であることを考慮すれば、相互結合関係にある。また
幅広導体15B と16B は、部分的ではあるが極力平行の位
置関係を保つように配置されている。すなわち、本実施
例においても実施例1の設計概念を可能な限り適用して
いるので、実施例1と同様にスナバ回路内インダクタン
スの低減を実現できる。
In FIG. 24, all the electrode surfaces have a parallel positional relationship and also have a linear positional relationship. In addition, it is possible to satisfy the definition of the width of the wide conductor. The clamp diode 19A added to FIG. 1 has a mutual coupling relationship in consideration of the fact that the current polarity between the clamp diode 19A and the hatched portion of the wide conductor 15B is opposite. The wide conductors 15B and 16B are arranged so as to maintain a parallel positional relationship as much as possible, though partially. That is, also in this embodiment, the design concept of the first embodiment is applied as much as possible, so that the inductance in the snubber circuit can be reduced as in the first embodiment.

【0066】次に、図25にはGTO1Cに対するスナバ回
路の構造の側面図を示す。1CはGTO、2Cはスナバダイ
オード、3Cはスナバコンデンサ、10C はGTO1Cの陽極
に圧接された冷却フィン(導体でも良い)であり、出力
端子Oに接続される。11C はGTO1Cの陰極に圧接され
た冷却フィン(導体でも良い)であり、20C はクランプ
ダイオード19B の冷却フィン(導体でも良い)であり、
中間電位点Cと接続される。12C 、13C はスナバコンデ
ンサ3Cの電極、14C は冷却フィン10C とスナバダイオー
ド2Cの陽極とを接続する幅広導体、15C はスナバダイオ
ード2Cの陰極とスナバコンデンサ3Cの電極12C とを接続
する幅広導体、16C はスナバコンデンサ3Cの電極13C と
冷却フィン20C を接続する幅広導体である。なおスナバ
ダイオード2Cの冷却については、冷却フィン10C と幅広
導体14C との一体化において実現しても良いし、個別に
冷却フィンなどの冷却手段を追加しても良い。
Next, FIG. 25 shows a side view of the structure of the snubber circuit for GTO1C. 1C is a GTO, 2C is a snubber diode, 3C is a snubber capacitor, and 10C is a cooling fin (or a conductor) pressed against the anode of the GTO 1C, and is connected to the output terminal O. 11C is a cooling fin (or a conductor) pressed against the cathode of the GTO1C, 20C is a cooling fin (or a conductor) of the clamp diode 19B,
Connected to intermediate potential point C. 12C and 13C are electrodes of the snubber capacitor 3C, 14C is a wide conductor connecting the cooling fin 10C and the anode of the snubber diode 2C, 15C is a wide conductor connecting the cathode of the snubber diode 2C and the electrode 12C of the snubber capacitor 3C, 16C Is a wide conductor connecting the electrode 13C of the snubber capacitor 3C and the cooling fin 20C. The cooling of the snubber diode 2C may be realized by integrating the cooling fins 10C and the wide conductors 14C, or cooling means such as individual cooling fins may be added.

【0067】図25においても図24と同様、全ての電極面
が平行の位置関係にあり、かつ直線の位置関係にもあ
る。また幅広導体の幅の規定も満足することが可能であ
る。図1に追加されたクランプダイオード19B について
は、クランプダイオード19B と幅広導体15C の斜線部分
との電流極性が逆方向であることを考慮すれば、相互結
合関係にある。また幅広導体15C と16C は、部分的では
あるが極力平行の位置関係を保つように配置されてい
る。すなわち、本実施例においても実施例1の設計概念
を可能な限り適用しているので、実施例1と同様にスナ
バ回路内インダクタンスの低減を実現できる。
In FIG. 25, as in FIG. 24, all electrode surfaces have a parallel positional relationship and also have a linear positional relationship. In addition, it is possible to satisfy the definition of the width of the wide conductor. The clamp diode 19B added to FIG. 1 has a mutual coupling relationship in consideration of the fact that the current polarity between the clamp diode 19B and the hatched portion of the wide conductor 15C is in the opposite direction. The wide conductors 15C and 16C are arranged so as to maintain a parallel positional relationship as much as possible, though partially. That is, also in this embodiment, the design concept of the first embodiment is applied as much as possible, so that the inductance in the snubber circuit can be reduced as in the first embodiment.

【0068】なお、当然のことながら前述した他の実施
例を、GTO1B、GTO1Cのスナバ回路に適用し、スナ
バ回路内インダクタンスを低減することも可能である。
例えば図25のスナバコンデンサ3Cについて、図10に示し
たスナバコンデンサを適用しても良いことなどは言うま
でもない。
It is needless to say that the other embodiments described above can be applied to the GTO1B and GTO1C snubber circuits to reduce the inductance in the snubber circuits.
For example, it goes without saying that the snubber capacitor shown in FIG. 10 may be applied to snubber capacitor 3C shown in FIG.

【0069】実施例11. この発明の第11の実施例を図について説明する。図2
6、図27は、実施例1の設計概念を一部変形して実施し
た自己消弧形半導体素子のスナバ回路の構造を示す。1
はGTO、2はスナバダイオード、3はスナバコンデン
サ、10はGTO1の陽極に圧接された冷却フィン(導体
でも良い)、11はGTO1の陰極に圧接された冷却フィ
ン(導体でも良い)、12、13はスナバコンデンサ3の電
極、14は冷却フィン11とスナバダイオード2の陽極とを
接続する幅広導体、15はスナバダイオード2の陰極とス
ナバコンデンサ3の電極12とを接続する幅広導体、16は
スナバコンデンサ3の電極13と冷却フィン11とを接続す
る幅広導体である。
Embodiment 11 FIG. An eleventh embodiment of the present invention will be described with reference to the drawings. Figure 2
6 and FIG. 27 show the structure of a snubber circuit of a self-extinguishing semiconductor device which is implemented by partially modifying the design concept of the first embodiment. 1
Is a GTO, 2 is a snubber diode, 3 is a snubber capacitor, 10 is a cooling fin (or a conductor) pressed against the anode of the GTO1, 11 is a cooling fin (or a conductor) pressed against the cathode of the GTO1, 12, 13 Is a wide conductor connecting the cooling fin 11 and the anode of the snubber diode 2, 15 is a wide conductor connecting the cathode of the snubber diode 2 and the electrode 12 of the snubber capacitor 3, and 16 is a snubber capacitor. This is a wide conductor connecting the third electrode 13 and the cooling fin 11.

【0070】図1と異なる点はスナバダイオード2の電
極間距離と、スナバコンデンサ3の電極12、13の電極間
距離との和より、かなりGTO1の電極間距離が大きい
点である。この様な場合に、スナバ回路内インダクタン
スを低減するためには、図26、図27に示すように、全て
の電極面が直線の位置関係にあるように配置し、幅広導
体の幅の規定を遵守し、幅広導体15と16、幅広導体14と
16を極力、相互結合関係を持たせるよう近接させて配置
することが有利である。
The difference from FIG. 1 is that the distance between the electrodes of the GTO 1 is considerably larger than the sum of the distance between the electrodes of the snubber diode 2 and the distance between the electrodes 12 and 13 of the snubber capacitor 3. In such a case, in order to reduce the inductance in the snubber circuit, as shown in FIGS. 26 and 27, all the electrode surfaces are arranged in a linear positional relationship, and the width of the wide conductor is defined. Comply with wide conductors 15 and 16, wide conductor 14
It is advantageous to place 16 as close together as possible to have an interconnected relationship.

【0071】実施例12. この発明の第12の実施例を図について説明する。図28
は、実施例1の設計概念を一部変形して実施した自己消
弧形半導体素子のスナバ回路の構造を示す。1はGT
O、2はスナバダイオード、3はスナバコンデンサ、10
はGTO1、スナバダイオード2に圧接された冷却フィ
ン(導体でも良い)、11はGTO1の陰極に圧接された
冷却フィン(導体でも良い)、12、13はスナバコンデン
サ3の電極、15はスナバダイオード2の陰極とスナバコ
ンデンサ3の電極12とを接続する幅広導体、16はスナバ
コンデンサ3の電極13と冷却フィン11とを接続する幅広
導体である。
Embodiment 12 FIG. A twelfth embodiment of the present invention will be described with reference to the drawings. Figure 28
9 shows the structure of a snubber circuit of a self-extinguishing semiconductor device implemented by partially modifying the design concept of the first embodiment. 1 is GT
O, 2 is a snubber diode, 3 is a snubber capacitor, 10
Is a cooling fin (or a conductor) pressed against the GTO 1 and the snubber diode 2, 11 is a cooling fin (or a conductor) pressed against the cathode of the GTO 1, 12, 13 are electrodes of the snubber capacitor 3, and 15 is a snubber diode 2. Is a wide conductor connecting the negative electrode of the snubber capacitor 3 to the electrode 12 of the snubber capacitor 3, and 16 is a wide conductor connecting the electrode 13 of the snubber capacitor 3 and the cooling fin 11.

【0072】図1と異なる点はGTO1とスナバダイオ
ード2を同じ圧接構造内に収めた点である。前述した実
施例に用いた図においては、GTO1とスナバダイオー
ド2の電極面の直径についてはGTO1が大きく、同じ
圧接構造内に収めた場合に、均一な電極面同士の接触が
不可能である場合を仮定した。即ちGTO1とスナバダ
イオード2は異なる圧接構造に収められることを前提と
した。しかし図28のようにGTO1とスナバダイオード
2の電極面の直径が、同一圧接構造内に収めることを許
容できる条件にある場合に、スナバ回路内インダクタン
スを低減するためには、図28に示すように全ての電極面
が直線の位置関係にあるように配置し、幅広導体の幅の
規定を遵守し、幅広導体15と16を極力、相互結合関係を
持たせるよう近接させて配置することが有利である。
The difference from FIG. 1 is that the GTO 1 and the snubber diode 2 are housed in the same press-contact structure. In the figures used in the above-described embodiment, the GTO1 and the snubber diode 2 have large GTO1 electrode diameters, and when the GTO1 and the snubber diode 2 are housed in the same pressure contact structure, uniform contact between the electrode surfaces is impossible. Was assumed. That is, it is assumed that the GTO 1 and the snubber diode 2 are housed in different press-contact structures. However, in order to reduce the inductance in the snubber circuit when the diameters of the electrode surfaces of the GTO 1 and the snubber diode 2 are in a condition that can be accommodated in the same pressure welding structure as shown in FIG. It is advantageous to arrange so that all the electrode surfaces are in a linear positional relationship, observe the rules for the width of the wide conductor, and arrange the wide conductors 15 and 16 as close as possible to have a mutual coupling relationship. It is.

【0073】実施例13. 前述した実施例の説明に用いた図において、自己消弧形
半導体素子、ダイオード、冷却フィンなどを圧接して、
熱伝導を保証し、温度分布の均一化を図るための圧接手
段は実用上は必ず追加されなければならない。さらに絶
縁距離あるいは縁面距離を保証するための絶縁物の挿入
などは自己消弧形半導体素子に印加される電圧に依存す
るため省略しているが、これについても実用上は適宜追
加されなければならない。例えば図1において、特に幅
広導体15と幅広導体16の間に挿入される絶縁物について
は、誘電率の大きな誘電体を挿入すれば、等価的にスナ
バコンデンサの静電容量が増加され、自己消弧形半導体
素子が電流遮断した場合にかかる電圧上昇率を抑制で
き、ひいては自己消弧形半導体素子の損失を低減でき
る。
Embodiment 13 FIG. In the drawings used in the description of the above-described embodiment, the self-extinguishing type semiconductor element, the diode, the cooling fin, and the like are pressed into contact with each other.
A press-contact means for ensuring heat conduction and making the temperature distribution uniform must always be added in practical use. Furthermore, the insertion of an insulator for guaranteeing the insulation distance or the edge surface distance is omitted because it depends on the voltage applied to the self-extinguishing type semiconductor element. No. For example, in FIG. 1, especially for an insulator inserted between the wide conductor 15 and the wide conductor 16, if a dielectric having a large dielectric constant is inserted, the capacitance of the snubber capacitor is equivalently increased, and The voltage increase rate when the arc-shaped semiconductor element interrupts the current can be suppressed, and the loss of the self-extinguishing semiconductor element can be reduced.

【0074】[0074]

【発明の効果】本発明にかかる電力変換装置は、スナバ
回路のインダクタンスを低減でき、従って自己消弧形半
導体素子の遮断時における損失を低減することができ
る。
According to the power converter of the present invention, the inductance of the snubber circuit can be reduced, and therefore, the loss when the self-extinguishing type semiconductor element is cut off can be reduced.

【0075】また、前記スナバコンデンサの2つの電極
に接続される前記幅広導体を平行に近接させて対とし、
前記対をなす幅広導体の間に誘電体を挿入する場合に
は、スナバコンデンサの容量を等価的に増加させ、自己
消弧形半導体素子の遮断時における損失を低減すること
ができる。
The two electrodes of the snubber capacitor
The wide conductors connected to each other are paired in parallel close to each other,
When inserting a dielectric between the pair of wide conductors
Can equivalently increase the capacity of the snubber capacitor and reduce the loss when the self-extinguishing type semiconductor element is cut off.

【0076】また、前記自己消弧型半導体素子を直列ま
たは直並列に複数接続する場合には、高電圧または大電
力の電力変換装置においてスナバ回路のインダクタンス
を低減し、自己消弧形半導体素子の遮断時における損失
を低減することができる。
Further , the self-extinguishing type semiconductor elements are connected in series.
In the case where a plurality of power supply devices are connected in series or in parallel, the inductance of the snubber circuit in a high-voltage or high-power power converter can be reduced, and the loss when the self-extinguishing semiconductor device is cut off can be reduced.

【0077】また、電力変換装置が3レベルインバータ
である場合には、3レベルインバータにおいて、スナバ
回路のインダクタンスを低減し、自己消弧形半導体素子
の遮断時における損失を低減することができる。
Also, the power converter is a three-level inverter.
In the three-level inverter, the inductance of the snubber circuit can be reduced in the three-level inverter, and the loss when the self-extinguishing type semiconductor element is cut off can be reduced.

【0078】[0078]

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の第1の実施例によるスナバ回路構
造の側面図である。
FIG. 1 is a side view of a snubber circuit structure according to a first embodiment of the present invention.

【図2】 この発明の第1の実施例によるスナバ回路構
造の平面図である。
FIG. 2 is a plan view of a snubber circuit structure according to the first embodiment of the present invention.

【図3】 スナバコンデンサ電極の中心を説明する図で
ある。
FIG. 3 is a diagram illustrating the center of a snubber capacitor electrode.

【図4】 スナバ回路の構造モデルを示す図である。FIG. 4 is a diagram illustrating a structural model of a snubber circuit.

【図5】 スナバ回路内インダクタンス特性を示す図で
ある。
FIG. 5 is a diagram showing inductance characteristics in a snubber circuit.

【図6】 この発明の第2の実施例によるスナバ回路構
造の側面図である。
FIG. 6 is a side view of a snubber circuit structure according to a second embodiment of the present invention.

【図7】 この発明の第2の実施例によるスナバ回路構
造の平面図である。
FIG. 7 is a plan view of a snubber circuit structure according to a second embodiment of the present invention.

【図8】 この発明の第3の実施例によるスナバ回路構
造の側面図である。
FIG. 8 is a side view of a snubber circuit structure according to a third embodiment of the present invention.

【図9】 この発明の第4の実施例によるスナバ回路構
造の側面図である。
FIG. 9 is a side view of a snubber circuit structure according to a fourth embodiment of the present invention.

【図10】 この発明の第5の実施例によるスナバ回路
構造の側面図である。
FIG. 10 is a side view of a snubber circuit structure according to a fifth embodiment of the present invention.

【図11】 この発明の第6の実施例によるスナバ回路
構造の側面図である。
FIG. 11 is a side view of a snubber circuit structure according to a sixth embodiment of the present invention.

【図12】 スナバ回路構造の側面図であるFIG. 12 is a side view of a snubber circuit structure .

【図13】 この発明の第の実施例によるスナバ回路
構造の平面図である。
FIG. 13 is a plan view of a snubber circuit structure according to a seventh embodiment of the present invention.

【図14】 この発明の第の実施例によるスナバ回路
構造の平面図である
FIG. 14 is a plan view of a snubber circuit structure according to an eighth embodiment of the present invention .

【図15】 直列接続された自己消弧形半導体素子に対
するスナバ回路の接続例を示す図である。
FIG. 15 is a diagram illustrating a connection example of a snubber circuit to a self-extinguishing type semiconductor element connected in series.

【図16】 スナバ回路構造の平面図であるFIG. 16 is a plan view of a snubber circuit structure .

【図17】 スナバ回路構造の側面図であるFIG. 17 is a side view of a snubber circuit structure .

【図18】 この発明の第の実施例に記載の3レベル
インバータ装置の回路構成図である。
FIG. 18 is a circuit configuration diagram of a three-level inverter device according to a ninth embodiment of the present invention.

【図19】 この発明の第の実施例に記載の3レベル
インバータ装置に適用するスナバ回路の動作を説明する
図である。
FIG. 19 is a diagram illustrating the operation of a snubber circuit applied to a three-level inverter device according to a ninth embodiment of the present invention.

【図20】 この発明の第の実施例によるスナバ回路
構造の側面図である。
FIG. 20 is a side view of a snubber circuit structure according to a ninth embodiment of the present invention.

【図21】 この発明の第の実施例によるスナバ回路
構造の側面図である。
FIG. 21 is a side view of a snubber circuit structure according to a ninth embodiment of the present invention.

【図22】 この発明の第10の実施例に記載の3レベ
ルインバータ装置の回路構成図である。
FIG. 22 is a circuit configuration diagram of a three-level inverter device according to a tenth embodiment of the present invention.

【図23】 この発明の第10の実施例に記載の3レベ
ルインバータ装置に適用するスナバ回路の動作を説明す
る図である。
FIG. 23 is a diagram illustrating the operation of the snubber circuit applied to the three-level inverter device according to the tenth embodiment of the present invention.

【図24】 この発明の第10の実施例によるスナバ回
路構造の側面図である。
FIG. 24 is a side view of a snubber circuit structure according to a tenth embodiment of the present invention.

【図25】 この発明の第10の実施例によるスナバ回
路構造の側面図である。
FIG. 25 is a side view of a snubber circuit structure according to a tenth embodiment of the present invention.

【図26】 この発明の第11の実施例によるスナバ回
路構造の側面図である。
FIG. 26 is a side view of a snubber circuit structure according to an eleventh embodiment of the present invention.

【図27】 この発明の第11の実施例によるスナバ回
路構造の側面図である。
FIG. 27 is a side view of a snubber circuit structure according to an eleventh embodiment of the present invention.

【図28】 この発明の第12の実施例によるスナバ回
路構造の側面図である。
FIG. 28 is a side view of a snubber circuit structure according to a twelfth embodiment of the present invention.

【図29】 従来のスナバ回路構造を示す図である。FIG. 29 is a diagram showing a conventional snubber circuit structure.

【図30】 自己消弧形半導体素子に適用するスナバ回
路の動作を説明する図である。
FIG. 30 is a diagram illustrating the operation of a snubber circuit applied to a self-extinguishing semiconductor device.

【符号の説明】[Explanation of symbols]

1 自己消弧形半導体素子 2 スナバダイ
オード 3 スナバコンデンサ 10,11 冷却フ
ィン 12,13 スナバコンデンサの電極 14,15,16 幅
広導体
DESCRIPTION OF SYMBOLS 1 Self-extinguishing semiconductor element 2 Snubber diode 3 Snubber capacitor 10, 11 Cooling fin 12, 13 Electrode of snubber capacitor 14, 15, 16 Wide conductor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−227737(JP,A) 実開 昭63−177024(JP,U) 実開 昭59−60887(JP,U) 実開 昭59−60888(JP,U) (58)調査した分野(Int.Cl.7,DB名) H02M 1/06 H02M 7/48 H02M 1/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-5-227737 (JP, A) JP-A-63-177024 (JP, U) JP-A-59-60887 (JP, U) JP-A-59-60887 60888 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H02M 1/06 H02M 7/48 H02M 1/00

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 自己消弧型半導体素子と、前記自己消弧
型半導体素子のバイパス回路に接続され、スナバダイオ
ードとスナバコンデンサの直列体からなるスナバ回路
と、一端が上記自己消弧型半導体素子に他端が上記スナ
バダイオードに接続される第1の幅広導体、一端が上記
自己消弧型半導体素子に他端が上記スナバコンデンサに
接続される第2の幅広導体、及び一端が上記スナバダイ
オードに他端が上記スナバコンデンサに接続される第3
の幅広導体を有する複数の帯状の幅広導体とを備え、 前記自己消弧形半導体素子の中心と前記スナバダイオー
ドの中心を結んだ線分と、前記スナバダイオードの中心
と前記スナバコンデンサの電極の中心を結んだ線分と、
前記スナバコンデンサの電極の中心と前記自己消弧形半
導体素子の中心を結んだ線分とが同一面に含まれるよう
前記自己消弧型半導体素子、前記スナバダイオードおよ
び前記スナバコンデンサを配置し、前記幅広導体をすべ
て平行な位置関係に配置したことを特徴とする電力変換
装置。
1. A self-extinguishing type semiconductor device, a snubber circuit connected to a bypass circuit of the self-extinguishing type semiconductor device, comprising a series body of a snubber diode and a snubber capacitor, and one end of the self-extinguishing type semiconductor device. To the other end
A first wide conductor connected to a diode, one end of which is
The other end of the self-extinguishing type semiconductor device is connected to the above snubber capacitor.
A second wide conductor to be connected, and one end having the snubber die
The other end of the diode is connected to the snubber capacitor.
A plurality of band-shaped wide conductors each having a wide conductor, and a center of the self-extinguishing semiconductor device and the snubber diode.
Line connecting the center of the diode and the center of the snubber diode
And a line segment connecting the centers of the electrodes of the snubber capacitor,
The center of the snubber capacitor electrode and the self-extinguishing half
The line connecting the centers of the conductor elements should be included on the same plane
The self-extinguishing type semiconductor element, the snubber diode and
And the snubber capacitors are arranged, and the wide conductors are all arranged in a parallel positional relationship.
【請求項2】 前記幅広導体の幅は、それが相互接続
される少なくとも2つの電極面の幅のうち最も小さいも
のの幅以上であることを特徴とする請求項1に記載の電
力変換装置。
2. The width of the wide conductor is such that it is interconnected .
Power converter according to claim 1, characterized in that it is that is at least two smallest ones width of the width of the electrode surface more.
【請求項3】 前記幅広導体のうちの2つを互いに近接
して配置し、これらの幅広導体に電流が逆方向に流れる
ようにしたことを特徴とする請求項1または請求項2
記載の電力変換装置。
3. The method of claim 2, wherein two of the wide conductors are close to each other.
And the current flows in the opposite direction in these wide conductors
The power conversion device according to claim 1 or 2 , wherein the power conversion device is configured as described above.
【請求項4】 前記スナバコンデンサの2つの電極に接
続される前記幅広導体を平行に近接させて対とし、前記
対をなす幅広導体の間に誘電体を挿入したことを特徴と
する請求項1〜3のいずれか1項に記載の電力変換装
置。
4. A contact between two electrodes of said snubber capacitor.
The wide conductors to be continued are paired in parallel close to each other,
The feature is that a dielectric is inserted between the pair of wide conductors.
The power converter according to any one of claims 1 to 3 .
【請求項5】 前記自己消弧型半導体素子を直列または
直並列に複数接続したことを特徴とする請求項1〜4の
いずれか1項に記載の電力変換装置。
5. The self-extinguishing type semiconductor element is connected in series or
5. A method according to claim 1, wherein a plurality of serially-parallel connections are provided.
The power converter according to claim 1 .
【請求項6】 電力変換装置が3レベルインバータであ
ることを特徴とする請求項1〜6のいずれか1項に記載
電力変換装置。
6. The power conversion device is a three-level inverter.
The method according to any one of claims 1 to 6, wherein
Power conversion device.
JP26255394A 1994-10-26 1994-10-26 Power converter Expired - Lifetime JP3213671B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP26255394A JP3213671B2 (en) 1994-10-26 1994-10-26 Power converter
CN95104866A CN1047483C (en) 1994-10-26 1995-05-15 Power converter and method of manufacturing the same
DE1995141111 DE19541111B4 (en) 1994-10-26 1995-10-24 power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26255394A JP3213671B2 (en) 1994-10-26 1994-10-26 Power converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001135936A Division JP3391348B2 (en) 2001-05-07 2001-05-07 Power converter

Publications (2)

Publication Number Publication Date
JPH08126302A JPH08126302A (en) 1996-05-17
JP3213671B2 true JP3213671B2 (en) 2001-10-02

Family

ID=17377410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26255394A Expired - Lifetime JP3213671B2 (en) 1994-10-26 1994-10-26 Power converter

Country Status (3)

Country Link
JP (1) JP3213671B2 (en)
CN (1) CN1047483C (en)
DE (1) DE19541111B4 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW496105B (en) * 1995-09-08 2002-07-21 Hitachi Ltd Wiring board and electric power switching apparatus using the same
JPH10285907A (en) * 1997-04-10 1998-10-23 Toshiba Corp Power converting device
DE19717550A1 (en) * 1997-04-25 1998-10-29 Abb Daimler Benz Transp Flat bus=bar packet for transistorised rectifier apparatus
JP3641974B2 (en) * 1999-05-12 2005-04-27 富士電機デバイステクノロジー株式会社 Power converter
JP3665934B2 (en) * 2001-08-03 2005-06-29 株式会社日立製作所 3-level inverter device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH661151A5 (en) * 1980-06-03 1987-06-30 Mitsubishi Electric Corp Semiconductor element stack.
EP0185181B1 (en) * 1984-11-28 1990-05-16 BBC Brown Boveri AG Gate turn-off power thyristor having an anode-cathode circuitry with a low inductance
DE4023687C2 (en) * 1990-07-26 2000-09-07 Abb Schweiz Ag Power converter arrangement
DE4111401A1 (en) * 1991-04-09 1992-10-15 Abb Patent Gmbh CONDENSATION ARRANGEMENT
JPH09229078A (en) * 1996-02-26 1997-09-02 Nippon Seiko Kk Creep prevention structure of rolling bearing

Also Published As

Publication number Publication date
CN1122068A (en) 1996-05-08
DE19541111B4 (en) 2004-07-22
CN1047483C (en) 1999-12-15
JPH08126302A (en) 1996-05-17
DE19541111A1 (en) 1996-05-02

Similar Documents

Publication Publication Date Title
US6028779A (en) Power inverter device
JP3906440B2 (en) Semiconductor power converter
JP4920677B2 (en) Power conversion device and assembly method thereof
US8300443B2 (en) Semiconductor module for use in power supply
JP5132175B2 (en) Power converter
JP3652934B2 (en) Power converter
US11901835B2 (en) Low inductance bus assembly and power converter apparatus including the same
US20180240787A1 (en) Half-bridge power semiconductor module and method for manufacturing same
JP3046276B2 (en) Power converter
JP3830669B2 (en) Power converter
JP3213671B2 (en) Power converter
JP3420021B2 (en) Semiconductor power converter
JP4842018B2 (en) Power converter
JPH1094256A (en) Power-conversion element module
JP4664104B2 (en) Power converter
JP3391348B2 (en) Power converter
JP3247197B2 (en) Semiconductor power converter
JP7364103B2 (en) power converter
JP2000216331A (en) Power semiconductor module and electric conversion device using the module
US20240120833A1 (en) Power converter
JP2018174654A (en) Conductor connection structure of multilevel inverter
JP3660480B2 (en) Power converter wiring structure
JP3160492B2 (en) Snubber circuit
JP3553396B2 (en) Semiconductor element stack and power converter
JP2023158713A (en) Power conversion device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 12

EXPY Cancellation because of completion of term