JP3212390B2 - スライディング相関器 - Google Patents
スライディング相関器Info
- Publication number
- JP3212390B2 JP3212390B2 JP33105992A JP33105992A JP3212390B2 JP 3212390 B2 JP3212390 B2 JP 3212390B2 JP 33105992 A JP33105992 A JP 33105992A JP 33105992 A JP33105992 A JP 33105992A JP 3212390 B2 JP3212390 B2 JP 3212390B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- clock
- correlation
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 37
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 238000012790 confirmation Methods 0.000 claims description 3
- 238000003786 synthesis reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000005314 correlation function Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 1
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 1
- 102100021133 Nuclear protein 1 Human genes 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/708—Parallel implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7095—Sliding correlator type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
Description
【０００１】
【産業上の利用分野】本発明はスペクトラム拡散通信シ
ステム等に好適なスライディング相関器の改良に関す
る。
ステム等に好適なスライディング相関器の改良に関す
る。
【０００２】
【従来の技術】スペクトラム拡散通信（Spread Spectru
m Communication 以下ＳＳＣと呼ぶ）では、図１７
（ａ）に示すように、データで擬似雑音符号（Pseudo N
oise code以下ＰＮ符号と呼ぶ）を変調し、変調された
ＰＮ符号でキャリア信号を変調して送信する。
m Communication 以下ＳＳＣと呼ぶ）では、図１７
（ａ）に示すように、データで擬似雑音符号（Pseudo N
oise code以下ＰＮ符号と呼ぶ）を変調し、変調された
ＰＮ符号でキャリア信号を変調して送信する。
【０００３】図１７（ａ）で、１はデータ、２は変調
器、３はＰＮ符号発生器（Pseudo Noise code Generato
r 以下ＰＮＧと呼ぶ）、４はキャリア信号発生器、５は
変調器、６はアンテナを意味する。受信側では、図１７
（ｂ）に示すようにその信号を受信し、相関器によって
基準となるＰＮ符号との相関をとり、両符号が一致した
とき及びその近傍に現れる相対的に大きな振幅の自己相
関スパイク波形を処理してデータ復調を行う。
器、３はＰＮ符号発生器（Pseudo Noise code Generato
r 以下ＰＮＧと呼ぶ）、４はキャリア信号発生器、５は
変調器、６はアンテナを意味する。受信側では、図１７
（ｂ）に示すようにその信号を受信し、相関器によって
基準となるＰＮ符号との相関をとり、両符号が一致した
とき及びその近傍に現れる相対的に大きな振幅の自己相
関スパイク波形を処理してデータ復調を行う。
【０００４】図１７（ｂ）で、７はアンテナ、８は相関
器、９は基準ＰＮ符号発生器、１０はデータ復調器、１
１はデータを意味する。而して、相関器の１つとして、
スライディング相関器がある。スライディング相関器は
受信信号に含まれる受信ＰＮ符号と基準ＰＮ符号の１周
期にわたる符号パターンを一致させるため、基準ＰＮ符
号の符号クロック周波数をずらして、相関値が所定のス
レッショルドに達するまでその状態を保持し、受信ＰＮ
符号と基準ＰＮ符号の相関値が所定のスレッショルドに
達したとき同期捕捉と判定する。この動作を初期同期と
呼ぶ。初期同期が行われると、次に受信ＰＮ符号クロッ
クに基準ＰＮ符号クロックを一致させるための動作であ
る同期保持が行われる。
器、９は基準ＰＮ符号発生器、１０はデータ復調器、１
１はデータを意味する。而して、相関器の１つとして、
スライディング相関器がある。スライディング相関器は
受信信号に含まれる受信ＰＮ符号と基準ＰＮ符号の１周
期にわたる符号パターンを一致させるため、基準ＰＮ符
号の符号クロック周波数をずらして、相関値が所定のス
レッショルドに達するまでその状態を保持し、受信ＰＮ
符号と基準ＰＮ符号の相関値が所定のスレッショルドに
達したとき同期捕捉と判定する。この動作を初期同期と
呼ぶ。初期同期が行われると、次に受信ＰＮ符号クロッ
クに基準ＰＮ符号クロックを一致させるための動作であ
る同期保持が行われる。
【０００５】図１８に、スライディング相関器の１つで
ある遅延ロック方式の回路構成を示す。同図において、
１２，１３は掛算器、１４，１５は包絡線検波器、１６
は比較器、１７はループフィルタ、１８は電圧制御発振
器から成る基準ＰＮ符号クロック発振器（ＶＣＯ）、１
９はＰＮ符号発生器、２０は遅延回路で、Ｔは符号１チ
ップ遅延時間を表わす。遅延ロック方式では、符号パタ
ーンは同一で一方が他方よりも遅延している２つの基準
ＰＮ符号ＰＮ１，ＰＮ２を用いる。遅延時間の他は全く
同一の２つの基準ＰＮ符号と受信ＰＮ符号の相関関数
（相関出力１，２）は、その相関ピーク値が遅延量に等
しい量だけ時間的にずれて得られる。従って、遅延ロッ
ク方式の合成相関関数は図１９に示すように、２つのピ
ークの中点を挾んで相関関数が線形である部分が存在す
る。ループフィルタ１７通過後の合成相関関数を基準Ｐ
Ｎ符号クロック発振器ＶＣＯの制御信号として用いる
と、合成相関関数の中点に受信ＰＮ符号クロックと基準
ＰＮ符号クロックの同期保持が行われる。
ある遅延ロック方式の回路構成を示す。同図において、
１２，１３は掛算器、１４，１５は包絡線検波器、１６
は比較器、１７はループフィルタ、１８は電圧制御発振
器から成る基準ＰＮ符号クロック発振器（ＶＣＯ）、１
９はＰＮ符号発生器、２０は遅延回路で、Ｔは符号１チ
ップ遅延時間を表わす。遅延ロック方式では、符号パタ
ーンは同一で一方が他方よりも遅延している２つの基準
ＰＮ符号ＰＮ１，ＰＮ２を用いる。遅延時間の他は全く
同一の２つの基準ＰＮ符号と受信ＰＮ符号の相関関数
（相関出力１，２）は、その相関ピーク値が遅延量に等
しい量だけ時間的にずれて得られる。従って、遅延ロッ
ク方式の合成相関関数は図１９に示すように、２つのピ
ークの中点を挾んで相関関数が線形である部分が存在す
る。ループフィルタ１７通過後の合成相関関数を基準Ｐ
Ｎ符号クロック発振器ＶＣＯの制御信号として用いる
と、合成相関関数の中点に受信ＰＮ符号クロックと基準
ＰＮ符号クロックの同期保持が行われる。
【０００６】
【発明が解決しようとする課題】従来、図１８に示すよ
うなスライディング相関器はアナログ回路で構成されて
きた。しかし、近年の半導体回路技術の発達に伴い、図
１８に示すようなスライディング相関器をディジタル回
路で実現する必要性が高まってきた。しかるに前記ＶＣ
Ｏのディジタル化は理論的には可能であるが、実際には
非常に大規模なものとなってしまい、スライディング相
関器が大型かつ複雑な回路構成とならざるを得ず、実用
的ではない。
うなスライディング相関器はアナログ回路で構成されて
きた。しかし、近年の半導体回路技術の発達に伴い、図
１８に示すようなスライディング相関器をディジタル回
路で実現する必要性が高まってきた。しかるに前記ＶＣ
Ｏのディジタル化は理論的には可能であるが、実際には
非常に大規模なものとなってしまい、スライディング相
関器が大型かつ複雑な回路構成とならざるを得ず、実用
的ではない。
【０００７】本発明の目的はこのディジタル型ＶＣＯを
用いることなく、スライディング相関器をディジタル型
に構成することにある。
用いることなく、スライディング相関器をディジタル型
に構成することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明のスライディング相関器は、受信信号に夫々
変調キャリア周波数と等しいcosωtとsinωtとを掛算
し、sin成分信号とcos成分信号を出力する掛算手段と、
制御信号の入力に基づいて、クロックを変化させるクロ
ック生成手段と、上記クロック生成手段の出力するクロ
ックに基づいて、上記sin成分信号とcos成分信号とをデ
ィジタル変換する複数のＡ／Ｄ変換手段と、前記制御信
号の入力に基づいて、ＰＮ符号位相を変化させるＰＮ符
号発生手段と、上記ＰＮ符号と各Ａ／Ｄ変換手段の出力
との相関をとる複数の相関手段と、上記相関手段の出力
を合成して合成相関信号を得る合成手段と、上記合成手
段の合成相関信号と所定値とを比較し、その比較結果に
基づいて、前記制御信号を出力する制御手段と、より成
り、前記クロック生成手段は少なくとも３種類の符号ク
ロック及びサンプリングクロックを夫々発生して前記Ｐ
Ｎ符号発生手段及びＡ／Ｄ変換手段に供給し、該ＰＮ符
号発生手段は各々１チップ位相の異なる３つの基準ＰＮ
符号を前記各相関手段に出力し、前記制御手段は各合成
相関信号の内所定のスレッショルドに達するものを検出
し、所定のスレッショルドに達した基準ＰＮ符号があれ
ば、その基準ＰＮ符号の位相に他の基準ＰＮ符号を初期
化し、所定の基準ＰＮ符号を基準にその１／３チップ前
後に他の基準ＰＮ符号及びサンプリングクロックを設定
し、所定のスレッショルドに達した基準ＰＮ符号がなけ
れば各基準ＰＮ符号の位相を符号１周期に達するまで所
定チップ間隔でずらして同様の検出を行い、符号１周期
に達したときは、サンプリングクロックを逆相に切換え
て再度同様の検出を行うことによりサンプリング確定及
び初期同期を行うことを要旨とする。
め、本発明のスライディング相関器は、受信信号に夫々
変調キャリア周波数と等しいcosωtとsinωtとを掛算
し、sin成分信号とcos成分信号を出力する掛算手段と、
制御信号の入力に基づいて、クロックを変化させるクロ
ック生成手段と、上記クロック生成手段の出力するクロ
ックに基づいて、上記sin成分信号とcos成分信号とをデ
ィジタル変換する複数のＡ／Ｄ変換手段と、前記制御信
号の入力に基づいて、ＰＮ符号位相を変化させるＰＮ符
号発生手段と、上記ＰＮ符号と各Ａ／Ｄ変換手段の出力
との相関をとる複数の相関手段と、上記相関手段の出力
を合成して合成相関信号を得る合成手段と、上記合成手
段の合成相関信号と所定値とを比較し、その比較結果に
基づいて、前記制御信号を出力する制御手段と、より成
り、前記クロック生成手段は少なくとも３種類の符号ク
ロック及びサンプリングクロックを夫々発生して前記Ｐ
Ｎ符号発生手段及びＡ／Ｄ変換手段に供給し、該ＰＮ符
号発生手段は各々１チップ位相の異なる３つの基準ＰＮ
符号を前記各相関手段に出力し、前記制御手段は各合成
相関信号の内所定のスレッショルドに達するものを検出
し、所定のスレッショルドに達した基準ＰＮ符号があれ
ば、その基準ＰＮ符号の位相に他の基準ＰＮ符号を初期
化し、所定の基準ＰＮ符号を基準にその１／３チップ前
後に他の基準ＰＮ符号及びサンプリングクロックを設定
し、所定のスレッショルドに達した基準ＰＮ符号がなけ
れば各基準ＰＮ符号の位相を符号１周期に達するまで所
定チップ間隔でずらして同様の検出を行い、符号１周期
に達したときは、サンプリングクロックを逆相に切換え
て再度同様の検出を行うことによりサンプリング確定及
び初期同期を行うことを要旨とする。
【０００９】
【作用】受信信号とその変調キャリア周波数と等しいco
sωtとsinωtとの掛算によってcos成分とsin成分を求
め、この成分からＰＮ符号チップを抽出し、Ａ／Ｄ変換
した後ベースバンド処理を行ってデータ復調をしてい
る。
sωtとsinωtとの掛算によってcos成分とsin成分を求
め、この成分からＰＮ符号チップを抽出し、Ａ／Ｄ変換
した後ベースバンド処理を行ってデータ復調をしてい
る。
【００１０】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図１は本発明の一実施例として、ディジタル回路で
構成したスライディング相関器をＳＳＣに応用した場合
の構成の１つを示し、２相シフトキーイング（Bi-Phase
Shift Keying 以下ＢＰＳＫと呼ぶ）変調されたＳＳ信
号（以下ＳＳ−ＢＰＳＫと呼ぶ）を受信しデータ復調を
行うものである。
る。図１は本発明の一実施例として、ディジタル回路で
構成したスライディング相関器をＳＳＣに応用した場合
の構成の１つを示し、２相シフトキーイング（Bi-Phase
Shift Keying 以下ＢＰＳＫと呼ぶ）変調されたＳＳ信
号（以下ＳＳ−ＢＰＳＫと呼ぶ）を受信しデータ復調を
行うものである。
【００１１】同図において、２０，２１は掛算器、２
２，２３はローパスフィルタ（ＬＰＦ）、２４はスライ
ディング相関器としての相関システムである。相関シス
テム２４はＡ／Ｄ変換器２５，２６、相関器２７，２
８、合成回路２９、制御回路３０、基準ＰＮ符号発生器
３１、クロック信号発生器３２から成る。
２，２３はローパスフィルタ（ＬＰＦ）、２４はスライ
ディング相関器としての相関システムである。相関シス
テム２４はＡ／Ｄ変換器２５，２６、相関器２７，２
８、合成回路２９、制御回路３０、基準ＰＮ符号発生器
３１、クロック信号発生器３２から成る。
【００１２】また相関器２７，２８は、例えば、図２の
ように構成される。同図において、３３は排他的ノア回
路（Exclusive-ＮＯＲ）、３４はカウンタ、３５はラッ
チ回路である。排他的ノア回路３３はＡ／Ｄ出力とＰＮ
符号の各チップの一致、不一致を検出し、一致したチッ
プ数をカウンタ３４がカウントする。この動作はＰＮ符
号１周期にわたって行われ、そのＰＮ符号の１周期に達
した時、ダンプ／クリア信号（ＰＮ符号の１周期間隔で
発生するパルス）によってカウンタ３４のカウント出力
をラッチ回路３５にラッチすると同時にカウンタ３４の
内容をクリアする。
ように構成される。同図において、３３は排他的ノア回
路（Exclusive-ＮＯＲ）、３４はカウンタ、３５はラッ
チ回路である。排他的ノア回路３３はＡ／Ｄ出力とＰＮ
符号の各チップの一致、不一致を検出し、一致したチッ
プ数をカウンタ３４がカウントする。この動作はＰＮ符
号１周期にわたって行われ、そのＰＮ符号の１周期に達
した時、ダンプ／クリア信号（ＰＮ符号の１周期間隔で
発生するパルス）によってカウンタ３４のカウント出力
をラッチ回路３５にラッチすると同時にカウンタ３４の
内容をクリアする。
【００１３】次に、図１の実施例によるＳＳ−ＢＰＳＫ
信号の非同期復調動作を説明する。ＳＳ−ＢＰＳＫ信号
は（１）式に示すように表現できる。
信号の非同期復調動作を説明する。ＳＳ−ＢＰＳＫ信号
は（１）式に示すように表現できる。
【００１４】
【数１】
【００１５】図１では、掛算器２０，２１によるＳＳ−
ＢＰＳＫ信号とＳＳ−ＢＰＳＫ信号の変調キャリア周波
数と等しいcosωt及びsinωtとの掛算によってcos成分
及びsin成分を求め、ＰＮ符号クロック周波数に等しい
カットオフ周波数を持つローパスフィルタ２２，２３に
よってＰＮ符号チップを抽出し、Ａ／Ｄ変換器２５，２
６でＡ／Ｄ変換した後ベースバンド処理を行うことでデ
ータ復調を行っている。
ＢＰＳＫ信号とＳＳ−ＢＰＳＫ信号の変調キャリア周波
数と等しいcosωt及びsinωtとの掛算によってcos成分
及びsin成分を求め、ＰＮ符号クロック周波数に等しい
カットオフ周波数を持つローパスフィルタ２２，２３に
よってＰＮ符号チップを抽出し、Ａ／Ｄ変換器２５，２
６でＡ／Ｄ変換した後ベースバンド処理を行うことでデ
ータ復調を行っている。
【００１６】即ち、１周期にわたる符号パターンが同期
した状態で受信ＰＮ符号のcos成分及びsin成分のディジ
タルデータと基準ＰＮ符号の相関値が相関器２７，２８
で求められ、この相関値に基づいてデータ復調が行われ
る。図１の全体の動作のフローチャートを、図３に示
す。図３に示すように、ＳＳ−ＢＰＳＫ信号からデータ
復調を行うには、サンプリング確定、初期同期及び同期
保持を行う必要がある。従って上記動作を行うため、図
１の基本的構成を更に詳細かつ具体化した図４に示す構
成の実施例が提案される。
した状態で受信ＰＮ符号のcos成分及びsin成分のディジ
タルデータと基準ＰＮ符号の相関値が相関器２７，２８
で求められ、この相関値に基づいてデータ復調が行われ
る。図１の全体の動作のフローチャートを、図３に示
す。図３に示すように、ＳＳ−ＢＰＳＫ信号からデータ
復調を行うには、サンプリング確定、初期同期及び同期
保持を行う必要がある。従って上記動作を行うため、図
１の基本的構成を更に詳細かつ具体化した図４に示す構
成の実施例が提案される。
【００１７】同図において、４０はＡ／Ｄ変換ブロック
で、Ａ／Ｄ変換器４０−１〜４０−６から成る。４１は
相関ブロックで、Ａ／Ｄ変換データ選択回路４１−１〜
４１−６、相関器４１−７〜４１−１２、演算（√（ｘ
2＋ｙ2））回路４１−１３〜４１−１５から成る。４２
は制御ブロックで、初期化回路４２−１、比較回路４２
−２、サンプリング確定及び初期同期回路４２−３、同
期保持回路４２−４、スレッショルド設定回路４２−５
から成る。４３はＰＮＧブロックで、基準ＰＮ符号発生
器４３−１及び基準ＰＮ符号制御回路４３−２から成
る。４４はクロック生成ブロックで、クロック生成回路
４４−１及びクロック選択回路４４−２から成る。
で、Ａ／Ｄ変換器４０−１〜４０−６から成る。４１は
相関ブロックで、Ａ／Ｄ変換データ選択回路４１−１〜
４１−６、相関器４１−７〜４１−１２、演算（√（ｘ
2＋ｙ2））回路４１−１３〜４１−１５から成る。４２
は制御ブロックで、初期化回路４２−１、比較回路４２
−２、サンプリング確定及び初期同期回路４２−３、同
期保持回路４２−４、スレッショルド設定回路４２−５
から成る。４３はＰＮＧブロックで、基準ＰＮ符号発生
器４３−１及び基準ＰＮ符号制御回路４３−２から成
る。４４はクロック生成ブロックで、クロック生成回路
４４−１及びクロック選択回路４４−２から成る。
【００１８】上述した構成の図４の実施例によるサンプ
リング確定、初期同期及び同期保持動作は下記の通り行
われる。
リング確定、初期同期及び同期保持動作は下記の通り行
われる。
【００１９】（１）サンプリング確定 サンプリング確定の目的は、cos成分及びsin成分に分解
されローパスフィルタＬＰＦを通過して得られる受信Ｐ
Ｎ符号チップの最良のレベルをサンプリングしＡ／Ｄ変
換することである。例えば、図５（ａ）はサンプリング
不確定であり、図５（ｂ）はサンプリング確定である。
されローパスフィルタＬＰＦを通過して得られる受信Ｐ
Ｎ符号チップの最良のレベルをサンプリングしＡ／Ｄ変
換することである。例えば、図５（ａ）はサンプリング
不確定であり、図５（ｂ）はサンプリング確定である。
【００２０】サンプリングを確定するするために、基準
ＰＮ符号クロックの正相と逆相をサンプリングクロック
として用いる。受信ＰＮ符号クロックに等しい周波数の
基準ＰＮ符号クロックをサンプリングクロックとした場
合、例えば、受信ＰＮ符号チップの不確定レベルを基準
ＰＮ符号クロックの立上りエッジが捕捉したとき、立下
りエッジは確定レベルを捕捉している。この状態を、図
６（ａ）に示す。このタイミング関係から、基準ＰＮ符
号クロックの正相と逆相の何れかによってサンプリング
を行えば正常なＡ／Ｄ変換を行うことが可能であること
が分かる。図７にフローチャートを示す。なお、ＬＰＦ
の応答特性に依存するが、理想的なサンプリングポイン
トに対するずれは（２）式に示す損失Loss１になる。
ＰＮ符号クロックの正相と逆相をサンプリングクロック
として用いる。受信ＰＮ符号クロックに等しい周波数の
基準ＰＮ符号クロックをサンプリングクロックとした場
合、例えば、受信ＰＮ符号チップの不確定レベルを基準
ＰＮ符号クロックの立上りエッジが捕捉したとき、立下
りエッジは確定レベルを捕捉している。この状態を、図
６（ａ）に示す。このタイミング関係から、基準ＰＮ符
号クロックの正相と逆相の何れかによってサンプリング
を行えば正常なＡ／Ｄ変換を行うことが可能であること
が分かる。図７にフローチャートを示す。なお、ＬＰＦ
の応答特性に依存するが、理想的なサンプリングポイン
トに対するずれは（２）式に示す損失Loss１になる。
【００２１】
【数２】
【００２２】また、Ａ／Ｄ変換の量子化レベルｑに依存
して（３）式に示す損失Loss２も加算される。
して（３）式に示す損失Loss２も加算される。
【００２３】
【数３】
【００２４】但し、Ａ／Ｄ変換器４０のオフセット誤
差、ゲイン誤差及び非線形誤差等は補正されているもの
とする。
差、ゲイン誤差及び非線形誤差等は補正されているもの
とする。
【００２５】なお、図７において、ステップＳ１はＡ／
Ｄブロック４０及びクロック生成ブロック４４によって
行われる動作で、ステップＳ２は相関ブロック４１で行
われる動作であり、相関器４１−４〜４１−６が夫々ア
ーリ（Early）、センター（Center）、レート（Late）
での相関をとる。
Ｄブロック４０及びクロック生成ブロック４４によって
行われる動作で、ステップＳ２は相関ブロック４１で行
われる動作であり、相関器４１−４〜４１−６が夫々ア
ーリ（Early）、センター（Center）、レート（Late）
での相関をとる。
【００２６】（２）初期同期 初期同期の目的は、図６（ｂ）に示す受信ＰＮ符号チッ
プと３相のサンプリングクロックとの時間的位置関係を
設定する準備を行うことである。図８及び図９にフロー
チャート及びタイミングチャートを示す。例えば、ｍ系
列符号の場合、図８及び図９に示すように初期同期は所
定のスレッショルドに達する相関値を得るまで基準ＰＮ
符号位相を３チップ間隔でずらしていくため、初期同期
に要する時間は最長で（４）式に示すＴsyncになる。
プと３相のサンプリングクロックとの時間的位置関係を
設定する準備を行うことである。図８及び図９にフロー
チャート及びタイミングチャートを示す。例えば、ｍ系
列符号の場合、図８及び図９に示すように初期同期は所
定のスレッショルドに達する相関値を得るまで基準ＰＮ
符号位相を３チップ間隔でずらしていくため、初期同期
に要する時間は最長で（４）式に示すＴsyncになる。
【００２７】
【数４】
【００２８】図８のフローチャートから明らかなように
演算回路４１−７〜４１−９の出力が比較回路４２−２
所定スレッショルドＴｈで夫々比較され、このスレッシ
ョルドＴｈをこえるものがなければＰＮＧブロック４３
の基準ＰＮ符号の位相を所定チップ（例えば、３チッ
プ）ずらす。そして上記出力がスレッショルドをこえる
まで、それを繰り返すことにより、そのスレッショルド
をこえた時、初期同期は完了する。より詳細には図４の
回路４２−３，４２−４は比較回路４２−２の出力に応
じて信号Ｓ1，Ｓ2，Ｓ3を発生し、ＰＮＧブロック４
３、クロック生成ブロック４４に送る。信号Ｓ1はＰＮ
Ｇブロック４３でのＰＮ符号の位相をずらし、Ｓ2はＰ
Ｎ符号１チップのセンター（Center）を中心にアーリ
（Early）、レート（Late）の３つのサンプリングクロ
ックを設定し、Ｓ3は前記演算回路の出力が１つでもス
レッショルドＴｈ以下であると、ＰＮ符号のクロックを
いれ替えるようにクロック選択回路４４−２を制御す
る。
演算回路４１−７〜４１−９の出力が比較回路４２−２
所定スレッショルドＴｈで夫々比較され、このスレッシ
ョルドＴｈをこえるものがなければＰＮＧブロック４３
の基準ＰＮ符号の位相を所定チップ（例えば、３チッ
プ）ずらす。そして上記出力がスレッショルドをこえる
まで、それを繰り返すことにより、そのスレッショルド
をこえた時、初期同期は完了する。より詳細には図４の
回路４２−３，４２−４は比較回路４２−２の出力に応
じて信号Ｓ1，Ｓ2，Ｓ3を発生し、ＰＮＧブロック４
３、クロック生成ブロック４４に送る。信号Ｓ1はＰＮ
Ｇブロック４３でのＰＮ符号の位相をずらし、Ｓ2はＰ
Ｎ符号１チップのセンター（Center）を中心にアーリ
（Early）、レート（Late）の３つのサンプリングクロ
ックを設定し、Ｓ3は前記演算回路の出力が１つでもス
レッショルドＴｈ以下であると、ＰＮ符号のクロックを
いれ替えるようにクロック選択回路４４−２を制御す
る。
【００２９】なお、図９において、ＡＤ−Ｅ，ＡＤ−
Ｃ，ＡＤ−Ｌは夫々Ａ／Ｄ変換器４０−１，４０−４
（Early）、４０−２，４０−５（Center）、４０−
３，４０−６（Late）の出力、ＰＮ−Ｅ、ＰＮ−Ｃ，Ｐ
Ｎ−Ｌは夫々基準ＰＮ符号Early，Center，Lateを示
し、Ｎは符号長で、図９は初期同期として基準ＰＮ符号
（Early）に同期した場合を示す。
Ｃ，ＡＤ−Ｌは夫々Ａ／Ｄ変換器４０−１，４０−４
（Early）、４０−２，４０−５（Center）、４０−
３，４０−６（Late）の出力、ＰＮ−Ｅ、ＰＮ−Ｃ，Ｐ
Ｎ−Ｌは夫々基準ＰＮ符号Early，Center，Lateを示
し、Ｎは符号長で、図９は初期同期として基準ＰＮ符号
（Early）に同期した場合を示す。
【００３０】（３）同期保持 同期保持は、図６（ｂ）に示す状態を基準に、サンプリ
ングクロックEarly及びLateによって受信ＰＮ符号クロ
ックと基準ＰＮ符号クロックのずれを検出し、相関器４
１−４〜４１−６に入力するＡ／Ｄ変換データ及び基準
ＰＮ符号クロックを切り換えることで行う。図１０及び
図１１にフローチャート及びタイミングチャートを示
す。即ち、初期同期が完了すると、今度は基準ＰＮ符号
１チップのセンターを中心にアーリ、レートの３種類の
サンプリングクロックをクロック選択回路４４−２で選
択し、Ａ／Ｄ変換ブロック４０及びＰＮＧブロック４３
に出力する。
ングクロックEarly及びLateによって受信ＰＮ符号クロ
ックと基準ＰＮ符号クロックのずれを検出し、相関器４
１−４〜４１−６に入力するＡ／Ｄ変換データ及び基準
ＰＮ符号クロックを切り換えることで行う。図１０及び
図１１にフローチャート及びタイミングチャートを示
す。即ち、初期同期が完了すると、今度は基準ＰＮ符号
１チップのセンターを中心にアーリ、レートの３種類の
サンプリングクロックをクロック選択回路４４−２で選
択し、Ａ／Ｄ変換ブロック４０及びＰＮＧブロック４３
に出力する。
【００３１】そして演算回路４１−７〜４１−９の出力
中１つでもスレッショルドＴｈを下回った場合、図１
０、図１１に示すように各Ａ／Ｄ変換器４０−１〜４０
−６から各相関器４１−４〜４１−６へ至る経路を、各
Ａ／Ｄ変換データ選択回路４１−１〜４１−３で選択、
切替えし、ローテーションを行うと共にサンプリングク
ロックは変更せずにＰＮクロックのみをローテーション
させる。
中１つでもスレッショルドＴｈを下回った場合、図１
０、図１１に示すように各Ａ／Ｄ変換器４０−１〜４０
−６から各相関器４１−４〜４１−６へ至る経路を、各
Ａ／Ｄ変換データ選択回路４１−１〜４１−３で選択、
切替えし、ローテーションを行うと共にサンプリングク
ロックは変更せずにＰＮクロックのみをローテーション
させる。
【００３２】以上の動作を繰り返して同期保持を行う。
なお、上述した実施例では、Ａ／Ｄ変換用サンプリング
クロック及びＰＮ符号クロックとして夫々３種類のクロ
ックを用いるとしたが、上記両クロックとして同一のも
のを用いると共に初期状態を記憶しておいて、それと現
状とを比較することにより初期同期以降の処理を行うよ
うにしてもよい。
なお、上述した実施例では、Ａ／Ｄ変換用サンプリング
クロック及びＰＮ符号クロックとして夫々３種類のクロ
ックを用いるとしたが、上記両クロックとして同一のも
のを用いると共に初期状態を記憶しておいて、それと現
状とを比較することにより初期同期以降の処理を行うよ
うにしてもよい。
【００３３】図１２はこのような処理を行うための本発
明の他の実施例で、図４のＡ／Ｄ変換データ選択回路に
代えて、相関出力選択回路４２−６が制御ブロック４２
内に設けられかつＰＮＧブロック４３に基準ＰＮ符号選
択回路４３−４を設けている。
明の他の実施例で、図４のＡ／Ｄ変換データ選択回路に
代えて、相関出力選択回路４２−６が制御ブロック４２
内に設けられかつＰＮＧブロック４３に基準ＰＮ符号選
択回路４３−４を設けている。
【００３４】図１３は図１２の実施例による初期同期の
動作を示すフローチャート、図１４はそのタイムチャー
トを示す。また、図１５は図１２の実施例による同期保
持の動作を示すフローチャートで、図１６はそのタイム
チャートを示す。
動作を示すフローチャート、図１４はそのタイムチャー
トを示す。また、図１５は図１２の実施例による同期保
持の動作を示すフローチャートで、図１６はそのタイム
チャートを示す。
【００３５】なお、図１２の実施例において、基準符号
を初期化するレベルを最大相関値としてもよく、その場
合、サンプリング確定動作は前述した通りであるが、初
期同期及び同期保持動作は各のように若干相異してい
る。
を初期化するレベルを最大相関値としてもよく、その場
合、サンプリング確定動作は前述した通りであるが、初
期同期及び同期保持動作は各のように若干相異してい
る。
【００３６】初期動作 この場合の初期同期の目的は、図２１に示す受信ＰＮ符
号チップと基準ＰＮ符号クロックの正相及び逆相を用い
たサンプリングクロックとの時間的位置関係を設定し、
最大相関値に関する初期ステータスを記憶することであ
る。図２４にステータスの検出方法及びステータスと基
準符号位相制御の関係を示す。また、図２０及び図２１
にフローチャート及びタイミングチャートを示す。
号チップと基準ＰＮ符号クロックの正相及び逆相を用い
たサンプリングクロックとの時間的位置関係を設定し、
最大相関値に関する初期ステータスを記憶することであ
る。図２４にステータスの検出方法及びステータスと基
準符号位相制御の関係を示す。また、図２０及び図２１
にフローチャート及びタイミングチャートを示す。
【００３７】例えば、ｍ系列符号の場合、図２１に示す
ように初期同期は所定のスレッショルドに達する相関値
を得るまで基準ＰＮ符号位相を３チップ間隔でずらして
いくため、初期同期に要する時間は最長で（４）式に示
すＴsyncになる。
ように初期同期は所定のスレッショルドに達する相関値
を得るまで基準ＰＮ符号位相を３チップ間隔でずらして
いくため、初期同期に要する時間は最長で（４）式に示
すＴsyncになる。
【００３８】図２４において、（ａ）はステータスの検
出方法の一例としてステアリングゲートＳＧ１，ＳＧ２
及び比較器ＣＯＭ１，ＣＯＭ２を用いた方法であり、
（ｂ）は該方法によるステータス（ＳＴ０，ＳＴ１）、
最大相関値及び基準符号位相制御の関係を示している。
なお図２４（ｂ）でＸは不要、ＮＯＰは不動作、＋は位
相進み、−は位相遅れをあらわす。
出方法の一例としてステアリングゲートＳＧ１，ＳＧ２
及び比較器ＣＯＭ１，ＣＯＭ２を用いた方法であり、
（ｂ）は該方法によるステータス（ＳＴ０，ＳＴ１）、
最大相関値及び基準符号位相制御の関係を示している。
なお図２４（ｂ）でＸは不要、ＮＯＰは不動作、＋は位
相進み、−は位相遅れをあらわす。
【００３９】同期保持 この場合の同期保持は、最大相関値に関する各相関値の
初期ステータスを基準に、サンプリングクロックＥarly
及びＬateによって受信ＰＮ符号クロックと基準ＰＮ符
号クロックのずれを検出し、基準ＰＮ符号位相を制御す
ることで行う。図２２及び図２３にフローチャート及び
タイミングチャートを示す。
初期ステータスを基準に、サンプリングクロックＥarly
及びＬateによって受信ＰＮ符号クロックと基準ＰＮ符
号クロックのずれを検出し、基準ＰＮ符号位相を制御す
ることで行う。図２２及び図２３にフローチャート及び
タイミングチャートを示す。
【００４０】
【発明の効果】以上説明したように本発明によれば、従
来のアナログ回路で構成したスライディング相関器で用
いている電圧制御クロック発振器に相当するディジタル
回路を用いずに、ディジタル回路で構成したスライディ
ング相関器によるサンプリング確定、初期同期及び同期
保持方式を実現することができる。
来のアナログ回路で構成したスライディング相関器で用
いている電圧制御クロック発振器に相当するディジタル
回路を用いずに、ディジタル回路で構成したスライディ
ング相関器によるサンプリング確定、初期同期及び同期
保持方式を実現することができる。
【図１】本発明の基本的構成に基づく実施例を示すブロ
ック図である。
ック図である。
【図２】上記実施例における相関器の構成例を示す図で
ある。
ある。
【図３】上記実施例の全体の動作を示すフローチャート
である。
である。
【図４】本発明の具体的構成に基づく実施例を示すブロ
ック図である。
ック図である。
【図５】図４の実施例のサンプリング不確定及び確定の
状態を示す波形図である。
状態を示す波形図である。
【図６】図４の実施例における基準クロックと受信符号
チップとの関係を示す波形図である。
チップとの関係を示す波形図である。
【図７】図４の実施例のサンプリング確定の動作を示す
フローチャートである。
フローチャートである。
【図８】図４の実施例の初期同期の動作を示すフローチ
ャートである。
ャートである。
【図９】上記初期同期の動作説明用タイムチャートであ
る。
る。
【図１０】図４の実施例の同期保持の動作を示すフロー
チャートである。
チャートである。
【図１１】上記同期保持の動作説明用タイムチャートで
ある。
ある。
【図１２】本発明の他の実施例を示すブロック図であ
る。
る。
【図１３】図１２の実施例の初期同期の動作を示すフロ
ーチャートである。
ーチャートである。
【図１４】上記初期同期の動作説明用タイムチャートで
ある。
ある。
【図１５】図１２の実施例の同期保持の動作を示すフロ
ーチャートである。
ーチャートである。
【図１６】上記同期保持の動作説明用タイムチャートで
ある。
ある。
【図１７】従来のＳＳＣシステムを示すブロック図であ
る。
る。
【図１８】従来のスライディング相関器を示すブロック
図である。
図である。
【図１９】図１８における相関波形を示す波形図であ
る。
る。
【図２０】図１２の実施例の他の方法による初期同期の
動作を示すフローチャートである。
動作を示すフローチャートである。
【図２１】図２０の初期同期の動作説明用タイムチャー
トである。
トである。
【図２２】図１２の実施例の他の方法による同期保持の
動作を示すフローチャートである。
動作を示すフローチャートである。
【図２３】図２２の同期保持の動作説明用タイムチャー
トである。
トである。
【図２４】ステータスの検出方法及びステータス、最大
相関値及び基準符号位相制御の関係を示す図である。
相関値及び基準符号位相制御の関係を示す図である。
２０，２１ 掛算器 ２２，２３ ローパスフィルタ ２４ 相関システム ２５，２６ Ａ／Ｄ変換器 ２７，２８ 相関器 ２９ 合成回路 ３０ 制御回路 ３１ 基準ＰＮ符号発生器 ３２ クロック信号発生器
フロントページの続き (56)参考文献 特開 平２−301336（ＪＰ，Ａ) 特開 平５−175938（ＪＰ，Ａ) 特開 平６−209305（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 13/00 - 13/06 H04B 1/69 - 1/713
Claims (6)
- 【請求項１】 受信信号に夫々変調キャリア周波数と等
しいcosωtとsinωtとを掛算し、sin成分信号とcos成分
信号を出力する掛算手段と、制御信号の入力に基づい
て、クロックを変化させるクロック生成手段と、上記ク
ロック生成手段の出力するクロックに基づいて、上記si
n成分信号とcos成分信号とをディジタル変換する複数の
Ａ／Ｄ変換手段と、前記制御信号の入力に基づいて、Ｐ
Ｎ符号位相を変化させるＰＮ符号発生手段と、上記ＰＮ
符号と各Ａ／Ｄ変換手段の出力との相関をとる複数の相
関手段と、上記相関手段の出力を合成して合成相関信号
を得る合成手段と、上記合成手段の合成相関信号と所定
値とを比較し、その比較結果に基づいて、前記制御信号
を出力する制御手段と、より成り、前記クロック生成手
段は少なくとも３種類の符号クロック及びサンプリング
クロックを夫々発生して前記ＰＮ符号発生手段及びＡ／
Ｄ変換手段に供給し、該ＰＮ符号発生手段は各々１チッ
プ位相の異なる３つの基準ＰＮ符号を前記各相関手段に
出力し、前記制御手段は各合成相関信号の内所定のスレ
ッショルドに達するものを検出し、所定のスレッショル
ドに達した基準ＰＮ符号があれば、その基準ＰＮ符号の
位相に他の基準ＰＮ符号を初期化し、所定の基準ＰＮ符
号を基準にその１／３チップ前後に他の基準ＰＮ符号及
びサンプリングクロックを設定し、所定のスレッショル
ドに達した基準ＰＮ符号がなければ各基準ＰＮ符号の位
相を符号１周期に達するまで所定チップ間隔でずらして
同様の検出を行い、符号１周期に達したときは、サンプ
リングクロックを逆相に切換えて再度同様の検出を行う
ことによりサンプリング確定及び初期同期を行うことを
特徴とするスライディング相関器。 - 【請求項２】 前記制御手段は、各合成相関信号の内所
定のスレッショルドに達しないものを検出し、所定のス
レッショルドに達しないものがあれば、その基準ＰＮ符
号から受信符号クロックと基準ＰＮ符号クロックのずれ
方向を検出し、そのずれ方向に対応して前記相関手段に
入力するＡ／Ｄ変換データ及び基準ＰＮ符号クロックを
切り換え、所定のスレッショルドに達しないものがなけ
れば、同期は保持されていると判断することにより同期
保持を行うことを特徴とする請求項１に記載のスライデ
ィング相関器。 - 【請求項３】 受信信号に夫々変調キャリア周波数と等
しいcosωtとsinωt とを掛算し、sin成分信号とcos成分
信号を出力する掛算手段と、制御信号の入力に基づい
て、クロックを変化させるクロック生成手段と、上記ク
ロック生成手段の出力するクロックに基づいて、上記si
n成分信号とcos成分信号とをディジタル変換する複数の
Ａ／Ｄ変換手段と、前記制御信号の入力に基づいて、Ｐ
Ｎ符号位相を変化させるＰＮ符号発生手段と、上記ＰＮ
符号と各Ａ／Ｄ変換手段の出力との相関をとる複数の相
関手段と、上記相関手段の出力を合成して合成相関信号
を得る合成手段と、上記合成手段の合成相関信号と所定
値とを比較し、その比較結果に基づいて、前記制御信号
を出力する制御手段と、より成り、前記クロック発生手
段は符号クロック及びサンプリングクロックとして少な
くとも同一の２種類のクロックを発生して、前記ＰＮ符
号発生手段及びＡ／Ｄ変換手段に供給し、該ＰＮ符号発
生手段は各１チップ位相の異なる３つの基準ＰＮ符号を
前記各相関手段に出力し、前記制御手段は、各合成相関
信号の内所定のスレッショルドに達する基準ＰＮ符号を
検出し、所定のスレッショルドに達する基準ＰＮ符号が
あれば、その基準ＰＮ符号の位相に他の基準ＰＮ符号を
初期化し、所定の基準ＰＮ符号を基準にその１／２チッ
プ前後に他の基準ＰＮ符号及びサンプリングクロックを
設定し、所定のスレッショルドに達しているか否かのス
テータスを記憶し、所定のスレッショルドに達する基準
ＰＮ符号がなければ、各基準ＰＮ符号の位相を符号１周
期に達するまで所定チップ間隔でずらして同様の検出を
行い、符号１周期に達したときは、サンプリングクロッ
クを逆相に切り換えて再度同様の検出を行うことにより
サンプリング確定及び初期同期を行うことを特徴とする
スライディング相関器。 - 【請求項４】 前記制御手段は、各合成相関信号の所定
のスレッショルドに対するステータスを記憶し、各合成
相関信号の所定のスレッショルドに対する前回のステー
タスと今回のステータスを比較し、所定のステータスが
変化したときの他のステータスから受信符号クロックと
基準ＰＮ符号クロックのずれ方向を検出し、そのずれ方
向に対応して基準ＰＮ符号の位相を制御し、上記所定の
ステータスが変化しなければ、同期は保持されていると
判断することを特徴とする請求項３に記載のスライディ
ング相関器。 - 【請求項５】 受信信号に夫々変調キャリア周波数と等
しいcosωtとsinωt とを掛算し、sin成分信号とcos成分
信号を出力する掛算手段と、制御信号の入力に基づい
て、クロックを変化させるクロック生成手段と、上記ク
ロック生成手段の出力するクロックに基づいて、上記si
n成分信号とcos成分信号とをディジタル変換する複数の
Ａ／Ｄ変換手段と、前記制御信号の入力に基づいて、Ｐ
Ｎ符号位相を変化させるＰＮ符号発生手段と、上記ＰＮ
符号と各Ａ／Ｄ変換手段の出力との相関をとる複数の相
関手段と、上記相関手段の出力を合成して合成相関信号
を得る合成手段と、上記合成手段の合成相関信号と所定
値とを比較し、その比較結果に基づいて、前記制御信号
を出力する制御手段と、より成り、前記ロック発生手段
は符号クロック及びサンプリングクロックとして少なく
とも同一の２種類のクロックを発生して、前記ＰＮ符号
発生手段及びＡ／Ｄ変換手段に供給し、該ＰＮ符号発生
手段は各１チップ位相の異なる３つの基準ＰＮ符号を前
記各相関手段に出力し、前記制御手段は、各相関信号の
内最大の相関値に達する基準ＰＮ符号を検出し、最大の
相関値に達する基準符号があればその基準符号の位相に
他の基準符号を初期化し、所定基準ＰＮ符号を基準にそ
の１／２チップ前後に他の基準ＰＮ符号及びサンプリン
グクロックを設定し、最大相関値に達しているか否かの
ステータスを記憶し、最大相関値に達する基準ＰＮ符号
がなければ、各基準ＰＮ符号の位相を符号１周期に達す
るまで所定チップ間隔でずらして同様の検出を行い、符
号１周期に達したときは、サンプリングクロックを逆相
に切換えて再度同様の検出を行うことによりサンプリン
グ確定及び初期同期を行うことを特徴とするスライディ
ング相関器。 - 【請求項６】 前記制御手段は、各合成相関信号最大相
関値に対するステータスを記憶し、その最大相関値に対
する前回のステータスと今回のステータスを比較し、所
定のステータスが変化したとき他のステータスから受信
符号クロックと基準符号クロックのずれ方向を検出し、
そのずれ方向に対応して基準ＰＮ符号の位相を制御し、
所定のステータスが変化しなければ、同期は保持されて
いると判断することを特徴とする請求項５に記載のスラ
イディング相関器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33105992A JP3212390B2 (ja) | 1992-11-17 | 1992-11-17 | スライディング相関器 |
| US08/556,439 US5574754A (en) | 1992-11-17 | 1995-11-09 | Sliding correlator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33105992A JP3212390B2 (ja) | 1992-11-17 | 1992-11-17 | スライディング相関器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164544A JPH06164544A (ja) | 1994-06-10 |
| JP3212390B2 true JP3212390B2 (ja) | 2001-09-25 |
Family
ID=18239397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33105992A Expired - Lifetime JP3212390B2 (ja) | 1992-11-17 | 1992-11-17 | スライディング相関器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5574754A (ja) |
| JP (1) | JP3212390B2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2675267B2 (ja) * | 1994-09-30 | 1997-11-12 | 立山科学工業株式会社 | スペクトラム拡散通信装置 |
| JP3581448B2 (ja) * | 1994-10-21 | 2004-10-27 | キヤノン株式会社 | スペクトラム拡散通信装置 |
| JP2689927B2 (ja) * | 1994-12-09 | 1997-12-10 | 日本電気株式会社 | スペクトラム拡散受信機 |
| JP2715987B2 (ja) * | 1995-05-23 | 1998-02-18 | 日本電気株式会社 | スペクトラム拡散通信方式用同期捕捉装置および同期捕捉方法 |
| JP2728034B2 (ja) * | 1995-06-15 | 1998-03-18 | 日本電気株式会社 | スペクトラム拡散信号受信装置 |
| US6801516B1 (en) | 1995-06-30 | 2004-10-05 | Interdigital Technology Corporation | Spread-spectrum system for assigning information signals having different data rates |
| US6885652B1 (en) | 1995-06-30 | 2005-04-26 | Interdigital Technology Corporation | Code division multiple access (CDMA) communication system |
| ZA965340B (en) * | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
| US6816473B2 (en) | 1995-06-30 | 2004-11-09 | Interdigital Technology Corporation | Method for adaptive forward power control for spread-spectrum communications |
| US7929498B2 (en) | 1995-06-30 | 2011-04-19 | Interdigital Technology Corporation | Adaptive forward power control and adaptive reverse power control for spread-spectrum communications |
| US7020111B2 (en) | 1996-06-27 | 2006-03-28 | Interdigital Technology Corporation | System for using rapid acquisition spreading codes for spread-spectrum communications |
| US5778022A (en) * | 1995-12-06 | 1998-07-07 | Rockwell International Corporation | Extended time tracking and peak energy in-window demodulation for use in a direct sequence spread spectrum system |
| US6330273B1 (en) * | 1996-03-28 | 2001-12-11 | Roke Manor Research Limited | Apparatus for code tracking in a direct sequence spread spectrum receiver |
| US5966403A (en) * | 1996-07-19 | 1999-10-12 | Trimble Navigation Limited | Code multipath error estimation using weighted correlations |
| US5805646A (en) * | 1996-10-08 | 1998-09-08 | Ericsson Inc. | Synchronization method, and associated circuitry, for improved synchronization of a receiver with a transmitter using early-late testing during coarse synchronization |
| US6002709A (en) * | 1996-11-21 | 1999-12-14 | Dsp Group, Inc. | Verification of PN synchronization in a direct-sequence spread-spectrum digital communications system |
| US6018556A (en) * | 1996-11-21 | 2000-01-25 | Dsp Group, Inc. | Programmable loop filter for carrier recovery in a radio receiver |
| US6314128B1 (en) | 1998-07-17 | 2001-11-06 | World Wireless Communications, Inc. | Spread spectrum synchronized receiver and synchronizing methods |
| JP2000106528A (ja) * | 1998-09-28 | 2000-04-11 | Ando Electric Co Ltd | Ａ／ｄ変換装置、ａ／ｄ変換方法、及び光パルス試験装置 |
| US6330271B1 (en) | 1998-10-13 | 2001-12-11 | Telefonaktiebolaget Lm Ericsson (Publ) | CDMA receiver that shares a tracking device among multiple rake branches |
| US6421371B1 (en) | 1998-11-17 | 2002-07-16 | Ericsson Inc. | Modulation sequence synchronization methods and apparatus employing partial sequence correlation |
| US6493396B1 (en) * | 1999-01-11 | 2002-12-10 | Tellabs Operations, Inc | Phase shift key burst receiver having improved phase resolution and timing and data recovery |
| US6434361B1 (en) * | 1999-09-29 | 2002-08-13 | Trw Inc. | Synchronization burst processor for a processing satellite |
| JP4341127B2 (ja) * | 1999-12-20 | 2009-10-07 | ソニー株式会社 | 情報処理装置、ｉｃカード及びリーダライタ |
| EP2290865B1 (en) * | 2000-04-17 | 2018-10-17 | Apple Inc. | Cooperation of arq protocols at physical and link layers for wireless communications |
| US6466958B1 (en) | 2000-09-12 | 2002-10-15 | Interstate Electronics Corporation, A Division Of L3 Communications Corporation | Parallel frequency searching in an acquisition correlator |
| CA2363927C (en) * | 2000-11-28 | 2004-07-06 | Research In Motion Limited | Synchronization signal detector and method |
| US20020141568A1 (en) * | 2001-04-02 | 2002-10-03 | Acoustic Technologies, Inc. | Dual threshold correlator |
| US6727790B2 (en) * | 2001-08-20 | 2004-04-27 | Itran Communications Ltd. | Acquisition of sychronization in a spread spectrum communications transceiver |
| TWI224740B (en) * | 2002-07-31 | 2004-12-01 | Interdigital Tech Corp | Start-up automatic frequency control (AFC) method and apparatus |
| US7822157B2 (en) * | 2002-12-31 | 2010-10-26 | L-3 Communications, Corp. | Acquisition and tracking of burst code signals |
| JP4198034B2 (ja) * | 2003-11-25 | 2008-12-17 | 富士通株式会社 | 情報符号送信装置 |
| US7889777B2 (en) * | 2006-11-08 | 2011-02-15 | Silicon Laboratories Inc. | System and method for data transfer in frequency hopping wireless networks |
| US8014379B2 (en) * | 2007-09-28 | 2011-09-06 | St-Ericsson Sa | Correlation of access code for bluetooth synchronization |
| US8638888B2 (en) * | 2011-07-21 | 2014-01-28 | Infineon Technologies Ag | Analog correlation technique for ultra low power receivers |
| JP6165888B2 (ja) * | 2013-02-21 | 2017-07-19 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | １０ｇｂａｓｅ−ｔシステムにおけるデータ支援型タイミング回復のための方法および装置 |
| EP2911307B1 (en) * | 2014-02-19 | 2021-04-28 | Airbus Defence and Space GmbH | Receiver for acquiring and tracking spread spectrum navigation signals with changing subcarriers |
| US11569856B2 (en) | 2020-12-07 | 2023-01-31 | Electronics And Telecommunications Research Institute | Method and apparatus for receiving periodic band-limited signal |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4638494A (en) * | 1970-08-19 | 1987-01-20 | Sperry Corporation | System for the acquisition of code signals |
| US4092601A (en) * | 1976-06-01 | 1978-05-30 | The Charles Stark Draper Laboratory, Inc. | Code tracking signal processing system |
| US4649549A (en) * | 1983-08-30 | 1987-03-10 | Sophisticated Signals And Circuits | Apparatus for synchronizing linear PN sequences |
| US5084913A (en) * | 1990-07-26 | 1992-01-28 | Unisys Corporation | Programmable multi-mode two-channel timing generator |
| EP0502260B1 (en) * | 1991-03-05 | 1996-06-12 | ALCATEL BELL Naamloze Vennootschap | Synchronizing circuit |
| US5285471A (en) * | 1991-12-20 | 1994-02-08 | Clarion Co., Ltd. | Spread spectrum receiving device |
-
1992
- 1992-11-17 JP JP33105992A patent/JP3212390B2/ja not_active Expired - Lifetime
-
1995
- 1995-11-09 US US08/556,439 patent/US5574754A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5574754A (en) | 1996-11-12 |
| JPH06164544A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3212390B2 (ja) | スライディング相関器 | |
| US6459721B1 (en) | Spread spectrum receiving apparatus | |
| US5228055A (en) | Spread spectrum communication device | |
| US5793794A (en) | Spread spectrum receiving apparatus | |
| JPH1141141A (ja) | スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置 | |
| JP2661534B2 (ja) | スペクトラム拡散受信方法及び受信機 | |
| JPH10112695A (ja) | スペクトル拡散パルス位置変調通信方式 | |
| US5848096A (en) | Communication method and system using different spreading codes | |
| US6263011B1 (en) | Receiver for spread spectrum communication system capable of shortening acquisition time | |
| US5923701A (en) | Spread spectrum pulse position modulation system | |
| US6041074A (en) | Spread spectrum pulse position modulation system | |
| US6693954B1 (en) | Apparatus and method of early-late symbol tracking for a complementary code keying receiver | |
| JP3852533B2 (ja) | 初期捕捉回路 | |
| US6985509B2 (en) | Low cost DSSS communication system | |
| JP2692434B2 (ja) | スペクトル拡散復調装置 | |
| JPH08102698A (ja) | スライディング相関器 | |
| JP3666623B2 (ja) | 相関器 | |
| JP3179554B2 (ja) | スペクトラム拡散通信システム | |
| JP4754750B2 (ja) | 相関器 | |
| RU2246181C2 (ru) | Приемник квадратурно-модулированных сигналов со смещением (oqpsk) многоканальной системы связи с кодовым разделением каналов | |
| JP2596988B2 (ja) | スペクトラム拡散通信方式および装置 | |
| JP2601206B2 (ja) | スペクトル拡散通信方式及び受信装置 | |
| KR100238172B1 (ko) | 직접 확산 시스템의 복조회로 | |
| JPH10107689A (ja) | スペクトラム拡散通信における符号同期回路および受信装置 | |
| JPH05175938A (ja) | スペクトラム拡散受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |